KR20170049405A - Method of forming led substrate - Google Patents

Method of forming led substrate Download PDF

Info

Publication number
KR20170049405A
KR20170049405A KR1020160138159A KR20160138159A KR20170049405A KR 20170049405 A KR20170049405 A KR 20170049405A KR 1020160138159 A KR1020160138159 A KR 1020160138159A KR 20160138159 A KR20160138159 A KR 20160138159A KR 20170049405 A KR20170049405 A KR 20170049405A
Authority
KR
South Korea
Prior art keywords
silicon substrate
forming
substrate
light emitting
forming step
Prior art date
Application number
KR1020160138159A
Other languages
Korean (ko)
Other versions
KR102397159B1 (en
Inventor
영석 김
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170049405A publication Critical patent/KR20170049405A/en
Application granted granted Critical
Publication of KR102397159B1 publication Critical patent/KR102397159B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

The present invention is to provide a method for forming an LED substrate capable of forming an LED substrate at low cost by a simple operation. The method for forming an LED substrate includes a buffer layer forming step of forming a buffer layer on the surface of a silicon substrate; a light emitting layer forming step of forming a light emitting layer on the surface of the buffer layer; a ring-shaped reinforcing part forming step of forming a ring-shaped reinforcing part by grinding a central part while leaving the outer peripheral part of the back surface of the silicon substrate; a reflective film forming step of forming a reflective film on the back surface of the silicon substrate; an electrode forming step of forming an electrode on the reflective film; and a division step of dividing the silicon substrate into chips along a division-planned line.

Description

LED 기판의 형성 방법{METHOD OF FORMING LED SUBSTRATE}[0001] METHOD OF FORMING LED SUBSTRATE [0002]

본 발명은 LED 기판의 형성 방법에 관한 것이다.The present invention relates to a method of forming an LED substrate.

종래에는, n-GaN 층, 활성층, p-GaN 층으로 이루어지는 발광층을 사파이어 기판 상에 적층하여 LED (Light Emitting Diode) 기판이 형성된다. LED 기판으로는, 절연성을 갖는 사파이어 기판을 분리하지 않고, p 형 전극 옆에 n 형 전극을 배치한 수평 구조의 LED 기판이 알려져 있다 (예를 들어, 특허문헌 1 참조). 수평 구조의 LED 기판은, p-GaN 층측을 에칭하여 n-GaN 층을 부분적으로 노출시키고, p-GaN 층의 표면과 n-GaN 층의 표면에 각각 p 형 전극과 n 형 전극을 배치하고 있다. p 형 전극으로부터 n 형 전극을 향할 때 전류가 집중되어, LED 기판의 내구성이 저하될 가능성이 있다.Conventionally, an LED (Light Emitting Diode) substrate is formed by laminating a light emitting layer composed of an n-GaN layer, an active layer and a p-GaN layer on a sapphire substrate. As an LED substrate, there is known a horizontal LED substrate in which an n-type electrode is disposed beside a p-type electrode without separating a sapphire substrate having an insulating property (see, for example, Patent Document 1). In the LED substrate of the horizontal structure, the side of the p-GaN layer is etched to partially expose the n-GaN layer, and the p-type electrode and the n-type electrode are disposed on the surface of the p-GaN layer and the surface of the n- . there is a possibility that the current is concentrated when the p-type electrode is directed to the n-type electrode, and the durability of the LED substrate is lowered.

또, LED 기판으로는, 절연성을 갖는 사파이어 기판을 분리하고, p 형 전극과 n 형 전극을 수직으로 배치한 수직 구조의 LED 기판이 알려져 있다 (예를 들어, 특허문헌 2 참조). 수직 구조의 LED 기판은, 레이저 리프트 오프 (LLO : Laser Lift Off) 에 의해 n-GaN 층으로부터 사파이어 기판을 분리시키고, p-GaN 층의 표면과 n-GaN 층의 이면에 각각 p 형 전극과 n 형 전극을 배치한 후에 서포트 기판 에 의해 지지된다. 이 때문에, 수평 구조의 LED 기판과 달리, p 형 전극으로부터 n 형 전극을 향할 때 전류가 집중되는 경우가 없어, LED 의 내구성이 향상되어 있다.As the LED substrate, there is known an LED substrate having a vertical structure in which a sapphire substrate having an insulating property is separated and a p-type electrode and an n-type electrode are vertically arranged (for example, see Patent Document 2). The sapphire substrate is separated from the n-GaN layer by laser lift off (LLO), and the p-type electrode and the n-GaN layer are formed on the surface of the p-GaN layer and the back surface of the n- Type electrodes are supported by the support substrate. Therefore, unlike the LED substrate having a horizontal structure, the current does not concentrate from the p-type electrode toward the n-type electrode, and the durability of the LED is improved.

최근에는, 사파이어 기판 대신에, 실리콘 기판 상에 버퍼층을 개재하여 발광층을 적층시켜 LED 기판을 형성하는 기술 (GaN on Silicon 기술) 도 개발되어 있다 (예를 들어, 특허문헌 3, 4 참조). 실리콘 기판은 사파이어 기판과 비교하여, 에피택시 기판으로서 저렴하고, LED 기판 제조시의 비용을 대폭 삭감하는 것이 가능하게 되어 있다.Recently, a technique (GaN on Silicon technology) for forming an LED substrate by laminating a light emitting layer on a silicon substrate via a buffer layer instead of a sapphire substrate has also been developed (see Patent Documents 3 and 4, for example). Compared with a sapphire substrate, a silicon substrate is inexpensive as an epitaxial substrate, and it is possible to greatly reduce the cost of manufacturing an LED substrate.

일본 공개특허공보 평09-116192호Japanese Laid-Open Patent Publication No. 09-116192 일본 특허 제5653327호Japanese Patent No. 5653327 일본 공개특허공보 2012-243807호Japanese Laid-Open Patent Publication No. 2012-243807 일본 특허 제5752855호Japanese Patent No. 5752855

그러나, 실리콘 기판과 GaN 에서는 격자 부정합이 크기 때문에, GaN 층을 적층하기 위해서는 실리콘 기판 상에 버퍼층을 겹겹이 형성할 필요가 있다. 또, 수직 구조의 LED 기판을 형성하는 경우에는, 상기한 레이저 리프트 오프를 사용하여 LED 기판으로부터 실리콘 기판을 분리하는 것이 어렵다. 만일, LED 기판으로부터 실리콘 기판을 분리하고, 실리콘 기판으로부터 서포트 기판으로 바꿔 붙일 수 있었다고 해도, 바꿔 붙이기 작업이 발생하는 분만큼 작업이 번잡해진다는 문제가 있었다.However, since the lattice mismatch is large in the silicon substrate and GaN, it is necessary to form a buffer layer on the silicon substrate in order to laminate the GaN layer. In the case of forming a vertically-structured LED substrate, it is difficult to separate the silicon substrate from the LED substrate using the above-described laser lift-off. Even if the silicon substrate is separated from the LED substrate and can be replaced from the silicon substrate to the support substrate, there is a problem that the work becomes troublesome as much as the replacement operation occurs.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 간이한 작업에 의해 염가로 LED 기판을 형성할 수 있는 LED 기판의 형성 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of forming an LED substrate capable of forming an LED substrate at a low cost by a simple operation.

본 발명의 LED 기판의 형성 방법은, 실리콘 기판의 일방의 면에 버퍼층을 형성하는 버퍼층 형성 공정과, 그 버퍼층 형성 공정에서 형성한 버퍼층의 표면에 발광층을 형성하는 발광층 형성 공정과, 그 발광층 형성 공정 후, 실리콘 기판의 타방의 면의 중앙을 연삭하여 오목부를 형성함으로써 그 오목부의 외측에 환상 (環狀) 보강부를 형성하는 환상 보강부 형성 공정과, 그 환상 보강부 형성 공정 후, 그 오목부에 반사막을 형성하는 반사막 형성 공정과, 그 반사막 형성 공정에서 형성된 그 반사막의 표면에 전극을 형성하는 전극 형성 공정과, 그 전극 형성 공정 후, 분할 예정 라인을 따라 칩으로 분할하는 분할 공정을 갖는다.A method for forming an LED substrate according to the present invention is a method for forming an LED substrate comprising a buffer layer forming step of forming a buffer layer on one surface of a silicon substrate, a light emitting layer forming step of forming a light emitting layer on the surface of the buffer layer formed in the buffer layer forming step, A step of forming an annular reinforcing portion on the outer side of the concave portion by grinding the center of the other surface of the silicon substrate to form a concave portion; and a step of forming, on the concave portion after the step of forming the annular reinforcing portion, An electrode forming step of forming an electrode on the surface of the reflective film formed in the reflective film forming step; and a dividing step of dividing the substrate into chips along a line to be divided after the electrode forming step.

이 구성에 의하면, 실리콘 기판의 타방의 면의 중앙 부분이 연삭되고, 중앙 부분의 주위에 환상 보강부가 형성된다. 환상 보강부에 의해 실리콘 기판의 강성이 확보되어 있기 때문에, 실리콘 기판의 중앙 부분이 얇아도 휨이 발생하는 경우가 없다. 따라서, 실리콘 기판으로부터 서포트 기판으로의 기판 바꿔 붙이기 작업이 발생하는 경우가 없다. 또, 실리콘 기판의 중앙 부분이 얇기 때문에, 발광층의 이면으로부터 발광된 광이 실리콘 기판을 투과하여 반사막에서 반사됨으로써 발광 효율이 향상된다. 또, 실리콘 기판을 에피택시 기판으로 함으로써, 비용을 대폭 삭감할 수 있다.According to this configuration, the central portion of the other surface of the silicon substrate is ground, and the annular reinforcing portion is formed around the central portion. Since the rigidity of the silicon substrate is ensured by the annular reinforcing portion, there is no occurrence of warp even if the center portion of the silicon substrate is thin. Therefore, there is no case where the substrate replacement operation from the silicon substrate to the support substrate occurs. In addition, since the central portion of the silicon substrate is thin, the light emitted from the back surface of the light emitting layer is transmitted through the silicon substrate and reflected by the reflection film, thereby improving the light emitting efficiency. In addition, by using the silicon substrate as the epitaxial substrate, the cost can be greatly reduced.

본 발명에 의하면, 실리콘 기판의 타방의 면의 중앙 부분이 연삭됨으로써, 중앙 부분의 주위에 환상 보강부가 형성된다. 이로써, 염가인 실리콘 기판을 에피택시 기판으로서 사용할 수 있고, 발광층을 실리콘 기판으로부터 서포트 기판으로의 바꿔 붙이기 작업을 발생시키지 않는다. 또, 실리콘 기판을 얇게 연삭함으로써 발광층의 이면으로부터의 광을, 실리콘 기판을 투과시켜 반사막에서 반사시키고 다시 실리콘 기판을 투과시킴으로써 휘도를 향상시킬 수 있다.According to the present invention, the central portion of the other surface of the silicon substrate is ground, whereby the annular reinforcing portion is formed around the central portion. As a result, the inexpensive silicon substrate can be used as an epitaxial substrate, and the replacement of the light emitting layer from the silicon substrate to the support substrate does not occur. In addition, by thinly grinding the silicon substrate, light from the back surface of the light emitting layer can be transmitted through the silicon substrate, reflected by the reflection film, and transmitted through the silicon substrate again, thereby improving the brightness.

도 1 은 비교예의 LED 구조의 설명도이다.
도 2 는 본 실시형태의 버퍼층 형성 공정의 일례를 나타내는 도면이다.
도 3 은 본 실시형태의 발광층 형성 공정의 일례를 나타내는 도면이다.
도 4 는 본 실시형태의 환상 보강부 형성 공정의 일례를 나타내는 도면이다.
도 5 는 본 실시형태의 반사막 형성 공정의 일례를 나타내는 도면이다.
도 6 은 본 실시형태의 전극 형성 공정의 일례를 나타내는 도면이다.
도 7 은 본 실시형태의 분할 공정의 일례를 나타내는 도면이다.
도 8 은 제 1 변형예의 전극 형성 공정의 일례를 나타내는 도면이다.
도 9 는 제 2 변형예의 전극 형성 공정의 일례를 나타내는 도면이다.
도 10 은 본 실시형태의 분할 공정의 다른 일례를 나타내는 도면이다.
1 is an explanatory diagram of an LED structure of a comparative example.
2 is a diagram showing an example of the buffer layer forming step of the present embodiment.
Fig. 3 is a view showing an example of a light-emitting layer forming step of this embodiment.
Fig. 4 is a view showing an example of a ring-shaped reinforcement forming step of the present embodiment.
5 is a view showing an example of the reflective film forming process of this embodiment.
6 is a diagram showing an example of the electrode forming process of the present embodiment.
Fig. 7 is a diagram showing an example of a dividing step of the present embodiment.
8 is a view showing an example of the electrode forming step of the first modification.
9 is a view showing an example of an electrode forming step of the second modification.
10 is a view showing another example of the dividing step of the present embodiment.

본 실시형태에 대해 설명하기 전에, 비교예의 LED 구조에 대해 간단하게 설명한다. 도 1 은, 비교예의 LED 구조의 설명도이다. 또한, 비교예의 LED 구조에 있어서는 설명의 편의상, 본 실시형태와 동일한 부호를 사용하여 설명한다.Before describing the present embodiment, the LED structure of the comparative example will be briefly described. 1 is an explanatory diagram of an LED structure of a comparative example. In the LED structure of the comparative example, the same reference numerals as in the present embodiment are used for the convenience of explanation.

도 1A 에 나타내는 바와 같이, 실리콘 기판 (10) 상에 버퍼층 (20) 이 형성되고, 버퍼층 (20) 상에 n-GaN 층 (31), 활성층 (32), p-GaN 층 (33) 으로 이루어지는 발광층 (LED 발광층) (30) 이 형성되어 있다. 실리콘 기판 (10) 은, 사파이어 기판과 비교하여 대구경이고, 또한 에피택시 기판으로서 사파이어 기판보다 저렴하다. 또, 실리콘 기판 (10) 과 n-GaN 층 (31) 사이에는, 실리콘과 GaN 의 격자 부정합의 상이를 흡수하기 위해서 버퍼층 (20) 이 겹겹이 형성되어 있다. 이 구조에서는, 레이저 리프트 오프를 사용하여 발광층 (30) 으로부터 실리콘 기판 (10) 을 분리하고, 수직 구조의 LED 기판을 형성하는 것이 어렵다.1A, a buffer layer 20 is formed on a silicon substrate 10 and an n-GaN layer 31, an active layer 32, and a p-GaN layer 33 are formed on the buffer layer 20, A light emitting layer (LED light emitting layer) 30 is formed. The silicon substrate 10 is larger in diameter than the sapphire substrate, and is less expensive than the sapphire substrate as the epitaxial substrate. A buffer layer 20 is formed between the silicon substrate 10 and the n-GaN layer 31 in order to absorb the difference in lattice mismatch between silicon and GaN. In this structure, it is difficult to separate the silicon substrate 10 from the light emitting layer 30 using a laser lift-off, and to form an LED substrate having a vertical structure.

통상적으로 레이저 리프트 오프는 발광층을 적층한 사파이어 기판에 사용되고, n-GaN 층에 레이저 광선을 집광함으로써, 발광층으로부터 사파이어 기판을 분리시키고 있다. 본 구조에서는, n-GaN 층 (31) 에 대해 레이저 광선을 직접적으로 집광할 수 없어, 발광층 (30) 으로부터 실리콘 기판 (10) 을 분리하는 것이 어렵다. 이 경우, 실리콘 기판 (10) 을 n-GaN 층 (31) 으로부터 분리시키지 않고, 서포트 기판으로서 이용하는 것도 생각할 수 있다. 이로써, 서포트 기판의 바꿔 붙이기를 없애 작업을 간략화할 수 있지만, 실리콘 기판 (10) 이 두꺼운 채이면, 발광층 (30) 의 이면으로부터 발광된 광이 실리콘 기판 (10) 에 흡수되어 발광 효율이 저하된다.Usually, the laser lift off is used for a sapphire substrate having a light emitting layer laminated thereon, and a sapphire substrate is separated from the light emitting layer by condensing a laser beam on the n-GaN layer. In this structure, the laser beam can not be directly focused on the n-GaN layer 31, and it is difficult to separate the silicon substrate 10 from the light emitting layer 30. [ In this case, it is also conceivable to use the silicon substrate 10 as a support substrate without separating the silicon substrate 10 from the n-GaN layer 31. However, if the silicon substrate 10 remains thick, the light emitted from the back surface of the light emitting layer 30 is absorbed by the silicon substrate 10 and the light emitting efficiency is lowered .

한편으로, 도 1B 에 나타내는 바와 같이, 실리콘 기판 (10) 의 이면을 연삭하여 얇게 하는 것도 생각할 수 있다. 이로써, 실리콘 기판 (10) 에 의한 광의 흡수량이 저감되지만, 전극 (51, 52) 의 증착시에 실리콘과 GaN 이 가열되어 얇게 연삭된 실리콘 기판 (10) 이 균열되는 문제가 있다.On the other hand, as shown in Fig. 1B, it is also conceivable that the back surface of the silicon substrate 10 is ground to be thinned. As a result, the absorption amount of light by the silicon substrate 10 is reduced. However, there is a problem that the silicon substrate 10 is heated by the heating of the silicon and the GaN during the deposition of the electrodes 51 and 52, and the thinly grounded silicon substrate 10 is cracked.

그래서, 본 실시형태에서는, 사파이어 기판과 비교하여 실리콘 기판 (10) 이 연삭되기 쉽다는 점에 주목하여, 실리콘 기판 (10) 의 외주를 남기고 중앙 부분만을 연삭함으로써 실리콘 기판 (10) 의 강성을 확보하고 있다. 이로써, 실리콘 기판 (10) 의 균열을 억제하면서, 실리콘 기판 (10) 에 의한 발광층 (30) 으로부터의 광의 흡수량을 억제하도록 하고 있다. 또한, 실리콘 기판 (10) 의 이면에 반사막을 형성하여, 두께가 얇은 실리콘 기판 (10) 을 투과한 광을 반사막에서 반사시키고 있다.Therefore, in this embodiment, attention is paid to the fact that the silicon substrate 10 is easily grinded as compared with the sapphire substrate, and the rigidity of the silicon substrate 10 is secured by grinding only the central portion while leaving the periphery of the silicon substrate 10 . Thus, the amount of light absorbed from the light emitting layer 30 by the silicon substrate 10 is suppressed while the cracks of the silicon substrate 10 are suppressed. Further, a reflecting film is formed on the back surface of the silicon substrate 10, and the light transmitted through the thin silicon substrate 10 is reflected by the reflecting film.

이하, 첨부 도면을 참조하여, 본 실시형태의 LED 기판의 형성 방법에 대해 상세하게 설명한다. 도 2 는 버퍼층 형성 공정, 도 3 은 발광층 형성 공정, 도 4 는 환상 보강부 형성 공정, 도 5 는 반사막 형성 공정, 도 6 은 전극 형성 공정, 도 7 은 분할 공정의 각각 일례를 나타내는 도면이다.Hereinafter, with reference to the accompanying drawings, a method of forming the LED substrate of the present embodiment will be described in detail. Fig. 2 shows a buffer layer forming step, Fig. 3 shows a light emitting layer forming step, Fig. 4 shows a ring strengthening part forming step, Fig. 5 shows a reflection film forming step, Fig. 6 shows an electrode forming step and Fig.

도 2 에 나타내는 바와 같이, 먼저 버퍼층 형성 공정이 실시된다. 버퍼층 형성 공정에서는, 실리콘 기판 (10) 의 일방의 면 (표면) 에 버퍼층 (20) 이 형성된다. 버퍼층 (20) 의 형성 방법으로는, MOCVD (Metal Organic Chemical Vapor Deposition) 법, MBE (Molecular Beam Epitaxy) 법, CVD (Chemical Vapor Deposition) 법, 스퍼터링법 등의 기층 제막법을 이용할 수 있다. 또한, 버퍼층 (20) 은, GaN 형성 후의 냉각시에 발생하는 크랙을 방지하기 위해서, 다층 구조로 형성되는 것이 바람직하다.As shown in Fig. 2, a buffer layer forming step is performed first. In the buffer layer forming step, the buffer layer 20 is formed on one surface (surface) of the silicon substrate 10. As a method for forming the buffer layer 20, a base layer film forming method such as MOCVD (Metal Organic Chemical Vapor Deposition) method, MBE (Molecular Beam Epitaxy) method, CVD (Chemical Vapor Deposition) method or sputtering method can be used. Further, the buffer layer 20 is preferably formed in a multi-layer structure to prevent cracks generated during cooling after GaN formation.

도 3 에 나타내는 바와 같이, 버퍼층 형성 공정 후에는 발광층 형성 공정이 실시된다. 발광층 형성 공정에서는, 버퍼층 (20) 의 표면에 발광층 (30) 이 형성된다. 발광층 (30) 은, 버퍼층 (20) 의 표면에 n-GaN 층 (31), 활성층 (32), p-GaN 층 (33) 이 이 순서로 적층되어 형성된다. 또한, 발광층 (30) 의 형성 방법으로는, 예를 들어, 상기한 MOVCD 법이나 MBE 법을 이용할 수 있다. 이와 같이, 실리콘 기판 (10) 의 일방의 면에 버퍼층 (20) 을 개재하여 발광층 (30) 이 적층됨으로써, 실리콘과 GaN 의 격자 부정합으로부터 발생하는 크랙이 억제되어 있다. 또, 발광층 (Epi 층) 의 적층 순서는, 버퍼층 (20) 의 표면에 p-GaN 층 (33), 활성층 (32), n-GaN 층 (31) 이어도 된다.As shown in Fig. 3, a light emitting layer forming step is performed after the buffer layer forming step. In the light emitting layer forming step, the light emitting layer 30 is formed on the surface of the buffer layer 20. The light emitting layer 30 is formed by laminating an n-GaN layer 31, an active layer 32, and a p-GaN layer 33 on the surface of the buffer layer 20 in this order. As the method for forming the light emitting layer 30, for example, the MOVCD method or the MBE method described above can be used. As described above, the light emitting layer 30 is laminated on one surface of the silicon substrate 10 with the buffer layer 20 interposed therebetween, thereby suppressing cracks arising from lattice mismatching between silicon and GaN. The laminating sequence of the light emitting layer (Epi layer) may be the p-GaN layer 33, the active layer 32, and the n-GaN layer 31 on the surface of the buffer layer 20.

도 4 에 나타내는 바와 같이, 발광층 형성 공정 후에는 환상 보강부 형성 공정이 실시된다. 환상 보강부 형성 공정에서는, 실리콘 기판 (10) 의 타방의 면 (이면) 의 중앙이 연삭되어 오목부 (11) 가 형성되고, 오목부 (11) 의 외측에 환상 보강부 (12) 가 형성된다. 이 경우, 도 4A 에 나타내는 바와 같이, 실리콘 기판 (10) 에 적층된 발광층 (30) 에 보호 테이프 (T1) 가 첩착 (貼着) 되고, 이 보호 테이프 (T1) 가 부착된 실리콘 기판 (10) 이 연삭 장치 (도시 생략) 에 반입된다. 연삭 장치에서는, 실리콘 기판 (10) 의 타방의 면을 상방을 향하게 한 상태에서, 보호 테이프 (T1) 를 개재하여 척 테이블 (61) 에 실리콘 기판 (10) 이 흡인 유지된다.As shown in Fig. 4, after the luminescent layer forming step, a ring-shaped reinforcing portion forming step is performed. In the process of forming the annular reinforcing portion, the center of the other surface (back surface) of the silicon substrate 10 is ground to form the concave portion 11, and the annular reinforcing portion 12 is formed outside the concave portion 11 . 4A, the protective tape T1 is attached to the light emitting layer 30 laminated on the silicon substrate 10, and the silicon substrate 10 to which the protective tape T1 is attached is bonded to the light emitting layer 30, Is brought into the grinding apparatus (not shown). In the grinding apparatus, the silicon substrate 10 is sucked and held on the chuck table 61 via the protective tape T 1 with the other surface of the silicon substrate 10 facing upward.

도 4B 에 나타내는 바와 같이, 연삭 유닛 (62) 의 연삭 휠 (63) 이 회전하면서 척 테이블 (61) 에 접근되어, 연삭 휠 (63) 과 실리콘 기판 (10) 의 타방의 면이 회전 접촉함으로써 실리콘 기판 (10) 이 연삭된다. 이 때, 실리콘 기판 (10) 의 반경보다 소직경의 연삭 휠 (63) 을 사용하여, 실리콘 기판 (10) 의 타방의 면 중에서, 최종적으로 LED 디바이스로서 사용되는 중앙 부분만이 연삭된다. 이로써, 실리콘 기판 (10) 의 타방의 면에는, 원형의 오목부 (11) 가 형성됨과 함께, 실리콘 기판 (10) 의 외주 부분에 환상 보강부 (12) 가 형성된다.4B, the grinding wheel 63 of the grinding unit 62 rotates to approach the chuck table 61, and the other surface of the grinding wheel 63 and the silicon substrate 10 are in rotational contact with each other, The substrate 10 is ground. At this time, only the central portion of the other surface of the silicon substrate 10, which is finally used as the LED device, is ground by using the grinding wheel 63 having a smaller diameter than the radius of the silicon substrate 10. As a result, the circular recess 11 is formed on the other surface of the silicon substrate 10, and the annular reinforcing portion 12 is formed on the outer peripheral portion of the silicon substrate 10.

도 4C 에 나타내는 바와 같이, 실리콘 기판 (10) 은, 오목부 (11) 에 의해 중앙 부분이 박화되고, 오목부 (11) 를 둘러싸는 환상 보강부 (12) 에 의해 강성이 확보되어 있다. LED 디바이스로서 사용되는 실리콘 기판 (10) 의 중앙 부분이 박화되기 때문에, 실리콘의 중앙 부분에 있어서의 광의 흡수량이 억제되어 있다. 또한, 이 실리콘 기판 (10) 의 중앙 부분은, 광을 투과시키기 위해서 1 [㎛] - 40 [㎛] 의 두께가 될 때까지 연삭되는 것이 바람직하다. 또, 실리콘 기판 (10) 이 환상 보강부 (12) 에 의해 강성이 확보되기 때문에, 실리콘 기판 (10) 의 휨이 억제되고, 증착에 의한 전극 형성시의 열이나 반송시의 파손 등이 방지된다.4C, in the silicon substrate 10, the central portion is thinned by the recess 11, and the rigidity is ensured by the annular reinforcing portion 12 surrounding the recess 11. As shown in Fig. Since the central portion of the silicon substrate 10 used as the LED device is thinned, the amount of light absorption at the central portion of the silicon is suppressed. It is preferable that the central portion of the silicon substrate 10 is ground until the thickness becomes 1 [占 퐉] - 40 [占 퐉] in order to transmit the light. Since the rigidity of the silicon substrate 10 is secured by the annular reinforcing portion 12, warpage of the silicon substrate 10 is suppressed, and breakage or the like at the time of forming the electrode by vapor deposition is prevented .

도 5 에 나타내는 바와 같이, 환상 보강부 형성 공정 후에는 반사막 형성 공정이 실시된다. 반사막 형성 공정에서는, 실리콘 기판 (10) 의 타방의 면에 형성된 오목부 (11) 의 바닥면에 반사막 (40) 이 형성된다. 이로써, 발광층 (30) 의 이면에서 발광된 광이 실리콘 기판 (10) 을 투과하여 반사막 (40) 에서 반사되고, 반사광이 다시 실리콘 기판 (10) 을 투과하여 발광층 (30) 의 표면측으로부터 출사됨으로써 발광 효율이 향상된다. 또한, 반사막 (40) 의 형성 방법으로는, 스퍼터링이나 증착법 등을 이용할 수 있다. 또, 반사막 (40) 은 금속막으로 형성되지만, 실리콘 기판 (10) 을 투과한 광을 반사시킬 수 있으면, 다른 재료로 형성되어도 된다.As shown in Fig. 5, a process of forming a reflective film is performed after the process of forming the annular reinforced portion. In the reflective film forming process, the reflective film 40 is formed on the bottom surface of the concave portion 11 formed on the other surface of the silicon substrate 10. Thereby, the light emitted from the rear surface of the light emitting layer 30 is transmitted through the silicon substrate 10 and is reflected by the reflection film 40. The reflected light is again transmitted through the silicon substrate 10 and emitted from the surface side of the light emitting layer 30 The luminous efficiency is improved. As a method for forming the reflective film 40, a sputtering method, a vapor deposition method, or the like can be used. Although the reflective film 40 is formed of a metal film, it may be formed of another material as long as it can reflect the light transmitted through the silicon substrate 10.

도 6 에 나타내는 바와 같이, 반사막 형성 공정 후에는 전극 형성 공정이 실시된다. 전극 형성 공정에서는, 반사막 (40) 의 표면에 n 형 전극 (51) 이 형성된다. 또, 반사막 (40) 의 표면에 n 형 전극 (51) 이 형성된 후, 발광층 (30) 의 표면으로부터 보호 테이프 (T1) (도 5 참조) 가 박리되고, 발광층 (30) 의 표면에 p 형 전극 (52) 이 형성된다. n 형 전극 (51), p 형 전극 (52) 은 증착법에 의해 형성되지만, 환상 보강부 (12) 에서 실리콘 기판 (10) 의 강성이 확보되기 때문에, 실리콘과 GaN 의 열팽창 계수가 상이하더라도 증착시의 열에 의해 실리콘 기판 (10) 이 휘는 경우는 없다. 따라서, 실리콘 기판 (10) 을 얇게 해도 휨이 발생하지 않기 때문에, 용이하게 전극을 형성할 수 있다.As shown in Fig. 6, an electrode forming step is performed after the reflective film forming step. In the electrode forming step, the n-type electrode 51 is formed on the surface of the reflective film 40. After the n-type electrode 51 is formed on the surface of the reflective film 40, the protective tape T 1 (see Fig. 5) is peeled off from the surface of the light emitting layer 30, (52) are formed. the n-type electrode 51 and the p-type electrode 52 are formed by the vapor deposition method. However, since the rigidity of the silicon substrate 10 is secured by the annular reinforcing portion 12, even if the thermal expansion coefficient of silicon and GaN is different, The silicon substrate 10 is not warped by the heat of the silicon substrate 10. Therefore, even if the silicon substrate 10 is made thin, no warpage occurs, so that the electrode can be easily formed.

또한, 본 실시형태에서는, 발광층 (30) 의 표면으로부터 보호 테이프 (T1) (도 5 참조) 를 박리한 후에, 발광층 (30) 의 표면에 p 형 전극 (52) 이 형성되는 구성으로 하였지만, 이 구성에 한정되지 않는다. 발광층 (30) 의 표면에 보호 테이프 (T1) 가 첩착되기 전에, 발광층 (30) 의 표면에 p 형 전극 (52) 이 형성되어도 된다. 즉, 발광층 형성 공정과 환상 보강부 형성 공정 사이에, 발광층 (30) 의 표면에 p 형 전극 (52) 이 형성되어도 된다. 또한, n 형 전극 (51), p 형 전극 (52) 의 형성 방법은 증착법에 한정하지 않고, 스퍼터링 등을 이용할 수도 있다.In this embodiment, the p-type electrode 52 is formed on the surface of the light emitting layer 30 after the protection tape T1 (see Fig. 5) is peeled from the surface of the light emitting layer 30. However, But is not limited to the configuration. The p-type electrode 52 may be formed on the surface of the light emitting layer 30 before the protective tape T1 is adhered to the surface of the light emitting layer 30. [ That is, the p-type electrode 52 may be formed on the surface of the light emitting layer 30 between the light emitting layer forming step and the annular reinforcing part forming step. The method of forming the n-type electrode 51 and the p-type electrode 52 is not limited to the vapor deposition method, and sputtering or the like may be used.

도 7 에 나타내는 바와 같이, 전극 형성 공정 후에는 분할 공정이 실시된다. 분할 공정에서는, 실리콘 기판 (10) 이 분할 예정 라인 (도시 생략) 을 따라 각각의 칩 (C) (LED 기판) 으로 분할된다. 이 경우, 도 7A 에 나타내는 바와 같이, 링 프레임 (도시 생략) 의 개구부를 덮는 다이싱 테이프 (T2) 에 발광층 (30) 의 표면이 첩착되고, 링 프레임에 지지된 실리콘 기판 (10) 이 절삭 장치 (도시 생략) 에 반입된다. 절삭 장치에서는, 실리콘 기판 (10) 의 타방의 면, 즉 n 형 전극 (51) 을 상방을 향하게 한 상태에서, 다이싱 테이프 (T2) 를 개재하여 척 테이블 (71) 에 실리콘 기판 (10) 이 흡인 유지된다. 이 경우, 분할 예정 라인을 확인할 수 있도록 투명한 척 테이블 (71) 이 사용되고, 척 테이블 (71) 의 하방에서 얼라인먼트된다.As shown in Fig. 7, the dividing step is performed after the electrode forming step. In the dividing step, the silicon substrate 10 is divided into chips C (LED substrates) along the line to be divided (not shown). 7A, the surface of the light emitting layer 30 is adhered to the dicing tape T2 covering the opening of the ring frame (not shown), and the silicon substrate 10 supported by the ring frame is bonded to the cutting device (Not shown). In the cutting apparatus, the silicon substrate 10 is placed on the chuck table 71 via the dicing tape T2 while the other surface of the silicon substrate 10, that is, the n-type electrode 51 is directed upward Suction is maintained. In this case, a transparent chuck table 71 is used to confirm the line to be divided and is aligned below the chuck table 71.

도 7B 에 나타내는 바와 같이, 절삭 블레이드 (72) 가 실리콘 기판 (10) 의 분할 예정 라인에 대해 위치 맞춤되어, 실리콘 기판 (10) 의 직경 방향 외측에 있어서 다이싱 테이프 (T2) 의 도중까지 절입 가능한 높이까지 절삭 블레이드 (72) 가 하강된다. 그리고, 고속 회전하는 절삭 블레이드 (72) 에 대해 척 테이블 (71) 이 절삭 이송됨으로써, 분할 예정 라인을 따라 실리콘 기판 (10) 및 발광층 (30) 이 풀 커트된다. 한 개의 분할 예정 라인을 따라 실리콘 기판 (10) 및 발광층 (30) 이 풀 커트되면, 옆의 분할 예정 라인에 절삭 블레이드 (72) 가 위치 맞춤되어, 실리콘 기판 (10) 및 발광층 (30) 이 풀 커트된다.The cutting blade 72 is aligned with the line to be divided of the silicon substrate 10 so that the cutting blade 72 can be inserted to the middle of the dicing tape T2 on the outer side in the radial direction of the silicon substrate 10 The cutting blade 72 is lowered. Then, the chuck table 71 is cut and transferred with respect to the cutting blade 72 rotating at a high speed, so that the silicon substrate 10 and the light emitting layer 30 are cut along the line to be divided. When the silicon substrate 10 and the light emitting layer 30 are fully cut along one scheduled line to be divided, the cutting blade 72 is aligned with the line to be divided on the side, Is cut.

이 절삭 동작이 반복됨으로써, 모든 분할 예정 라인을 따라 실리콘 기판 (10) 및 발광층 (30) 이 풀 커트된다. 이 결과, 실리콘 기판 (10) 이 분할 예정 라인을 따라 각각의 칩 (C) 으로 분할된다. 또한, 분할 공정은, 실리콘 기판 (10) 을 각각의 칩 (C) 으로 분할할 수 있으면 되고, 예를 들어, 레이저 광선에 의한 어블레이션 가공에 의해 분할 예정 라인을 따라 실리콘 기판 (10) 을 분할해도 된다. 또, 레이저 광선에 의해 실리콘 기판 (10) 내에 분할 예정 라인을 따른 개질층을 형성하고, 이 개질층을 분할 기점으로 하여 실리콘 기판 (10) 에 외력을 부여하여 분할해도 된다.By repeating this cutting operation, the silicon substrate 10 and the light emitting layer 30 are fully cut along the lines to be divided. As a result, the silicon substrate 10 is divided into chips C along the line to be divided. In the dividing step, the silicon substrate 10 may be divided into chips (C). For example, the silicon substrate 10 may be divided along the planned dividing line by ablation by a laser beam You can. Alternatively, a modified layer along a line to be divided may be formed in the silicon substrate 10 by a laser beam, and an external force may be given to the silicon substrate 10 using the modified layer as a dividing point.

또한, 상기한 바와 같이, 반사막 (40) 을 상향으로 하여 척 테이블 (71) 에 유지하여 절삭하는 경우에는, 반사막 (40) 에서 분할 예정 라인을 확인할 수 없기 때문에 투명한 척 테이블 (71) 을 사용하여 척 테이블 (71) 측으로부터 얼라인먼트할 필요가 있다. 그 때문에, 도 10A 및 도 10B 에 나타내는 바와 같이, 척 테이블 (71) 에 흡인 유지되는 실리콘 기판 (10) 의 면을 반대로 해도 된다. 이 경우, 링 프레임의 개구부를 덮는 다이싱 테이프 (T2) 에 반사막 (40) (전극) 의 표면이 첩착되고, 링 프레임에 지지된 실리콘 기판 (10) 의 표면, 즉 발광층 (30) 을 상방을 향하게 한 상태에서 다이싱 테이프 (T2) 를 개재하여 척 테이블 (71) 에 실리콘 기판 (10) 을 흡인 유지시킨다. 이와 같이, 실리콘 기판 (10) 의 상방으로부터 얼라인먼트하여 절삭해도 된다.When the reflective film 40 is cut and held on the chuck table 71 with the reflective film 40 facing upwardly, since the line to be divided can not be confirmed in the reflective film 40, the transparent chuck table 71 is used Alignment from the chuck table 71 side is required. Therefore, as shown in Figs. 10A and 10B, the surface of the silicon substrate 10 held in suction by the chuck table 71 may be reversed. In this case, the surface of the reflection film 40 (electrode) is attached to the dicing tape T2 covering the opening of the ring frame, and the surface of the silicon substrate 10 supported by the ring frame, that is, The silicon substrate 10 is sucked and held on the chuck table 71 via the dicing tape T2. As described above, the silicon substrate 10 may be aligned and cut from above.

또, 환상 보강부 (12) 만을 먼저 제거한 후, 링 프레임의 개구부를 덮는 다이싱 테이프 (T2) 에 실리콘 기판 (10) 을 첩착시켜 분할해도 된다. 또한, 환상 보강부 (12) 의 제거는, 환상 보강부 (12) 를 연삭하여 얇게 해도 되고, 환상 보강부 (12) 의 내주를 절삭 블레이드로 절삭 또는 환상 보강부 (12) 의 내주에 레이저 광선을 조사시켜, 오목부 (11) 와 환상 보강부 (12) 를 분리시켜도 된다.Alternatively, after the annular reinforcing portion 12 is firstly removed, the silicon substrate 10 may be adhered to the dicing tape T2 covering the opening portion of the ring frame. The annular reinforcing portion 12 may be removed by grinding the inner peripheral surface of the annular reinforcing portion 12 with a cutting blade so that the inner peripheral surface of the annular reinforcing portion 12 is cut by a laser beam The concave portion 11 and the annular reinforcing portion 12 may be separated from each other.

이상과 같이, 본 실시형태의 LED 기판의 형성 방법은, 실리콘 기판 (10) 을 서포트 기판으로서 이용함으로써, 실리콘 기판 (10) 으로부터 서포트 기판으로의 바꿔 붙이기 작업을 없애 작업 효율을 높이고 있다. 또, 실리콘 기판 (10) 의 외주 부분을 남기고 중앙 부분만을 연삭함으로써, 실리콘 기판 (10) 의 강성을 확보하면서 얇게 형성되어 있다. 따라서, LED 디바이스에 필요한 지점의 실리콘 기판 (10) 을 얇게 했음에도 불구하고, 서포트 기판으로서 강성이 저하되는 경우가 없다. 실리콘 기판 (10) 의 타방의 면에 반사막 (40) 을 형성함으로써, 얇아진 실리콘 기판 (10) 을 투과하는 광을 반사막 (40) 에서 전방으로 반사시켜 발광 효율을 향상시키고 있다. 또, 실리콘 기판 (10) 을 에피택시 기판으로 함으로써, 사파이어 기판을 에피택시 기판으로 하는 구성과 비교하여, 비용을 삭감할 수 있다.As described above, the LED substrate forming method of the present embodiment uses the silicon substrate 10 as a support substrate, thereby eliminating the replacement work from the silicon substrate 10 to the support substrate, thereby enhancing the work efficiency. Further, only the central portion is left while leaving the outer circumferential portion of the silicon substrate 10, so that the rigidity of the silicon substrate 10 is secured while being thinned. Therefore, the rigidity of the support substrate is not lowered even though the silicon substrate 10 at the point necessary for the LED device is thinned. The reflective film 40 is formed on the other surface of the silicon substrate 10 so that the light transmitted through the thinned silicon substrate 10 is reflected forward in the reflective film 40 to improve the luminous efficiency. In addition, by using the silicon substrate 10 as an epitaxial substrate, the cost can be reduced as compared with a configuration using a sapphire substrate as an epitaxial substrate.

또한, 본 발명은 상기 실시형태에 한정되지 않고, 여러 가지 변경하여 실시하는 것이 가능하다. 상기 실시형태에 있어서, 첨부 도면에 도시되어 있는 크기나 형상 등에 대해서는 이것에 한정되지 않고, 본 발명의 효과를 발휘하는 범위내에서 적절히 변경하는 것이 가능하다. 그 밖에, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시하는 것이 가능하다.Further, the present invention is not limited to the above-described embodiment, and various modifications can be made. In the above-described embodiment, the size, shape and the like shown in the accompanying drawings are not limited to this, but can be suitably changed within the range of the effect of the present invention. In addition, as long as the scope of the object of the present invention is not deviated, it is possible to appropriately change and carry out the present invention.

예를 들어, 실리콘 기판의 타방의 면의 n 형 전극을 Si 관통 전극 (TSV : Through-Silicon Via) 을 통해서 n-GaN 층에 접속해도 된다. 이하, 도 8 을 참조하여, 제 1 변형예의 LED 기판의 형성 방법에 대해 설명한다. 도 8 은, 제 1 변형예의 전극 형성 공정의 일례를 나타내는 도면이다. 제 1 변형예는, 전극 형성 공정에 대해서만 본 실시형태와 상이하다. 따라서, 전극 형성 공정에 대해서만 간단하게 설명한다.For example, the n-type electrode on the other surface of the silicon substrate may be connected to the n-GaN layer through an Si-through electrode (TSV: Through-Silicon Via). Hereinafter, a method of forming the LED substrate of the first modification will be described with reference to FIG. 8 is a view showing an example of an electrode forming step of the first modification. The first modified example differs from the present embodiment only in the electrode forming step. Therefore, only the electrode forming step will be described briefly.

도 8 에 나타내는 바와 같이, 제 1 변형예의 전극 형성 공정에서는, 반사막 (40) 측으로부터 에칭되어, 반사막 (40) 으로부터 n-GaN 층 (31) 까지 도달하는 관통공 (15) 이 형성된다. 관통공 (15) 에 금속 등의 도전성 재료가 충전됨으로써 Si 관통 전극 (53) 이 형성되고, 또한 Si 관통 전극 (53) 에 접속하는 n 형 전극 (51) 이 형성된다. 이로써, n 형 전극 (51) 과 n-GaN 층 (31) 이 직접 접속되어, n 형 전극 (51) 과 n-GaN 층 (31) 사이의 저항을 작게 할 수 있다. 따라서, 적은 소비 전력으로 LED 기판의 휘도를 향상시킬 수 있다.8, in the electrode formation step of the first modification, the through hole 15 is formed which is etched from the reflective film 40 side to reach the n-GaN layer 31 from the reflective film 40. The through hole 15 is filled with a conductive material such as a metal to form the Si through electrode 53 and the n type electrode 51 connected to the Si through electrode 53 is formed. Thereby, the n-type electrode 51 and the n-GaN layer 31 are directly connected, and the resistance between the n-type electrode 51 and the n-GaN layer 31 can be reduced. Therefore, the brightness of the LED substrate can be improved with low power consumption.

또, 실리콘 기판의 타방의 면에 n 형 전극과 p 형 전극을 형성하고, 각각 Si 관통 전극에 의해 n-GaN 층과 p-GaN 층에 접속해도 된다. 이하, 도 9 를 참조하여, 제 2 변형예의 LED 기판의 형성 방법에 대해 설명한다. 도 9 는, 제 2 변형예의 전극 형성 공정의 일례를 나타내는 도면이다. 제 2 변형예는, 전극 형성 공정에 대해서만 본 실시형태와 상이하다. 따라서, 전극 형성 공정에 대해서만 간단하게 설명한다.Alternatively, an n-type electrode and a p-type electrode may be formed on the other surface of the silicon substrate, and they may be connected to the n-GaN layer and the p-GaN layer by Si-penetrating electrodes, respectively. Hereinafter, a method of forming the LED substrate of the second modification will be described with reference to FIG. 9 is a view showing an example of an electrode forming step of the second modification. The second modification is different from the present embodiment only in the electrode formation process. Therefore, only the electrode forming step will be described briefly.

도 9 에 나타내는 바와 같이, 제 2 변형예의 전극 형성 공정에서는, 반사막 (40) 측으로부터 에칭되어, 반사막 (40) 으로부터 n-GaN 층 (31) 까지 도달하는 관통공 (15) 과, 반사막 (40) 으로부터 p-GaN 층 (33) 까지 도달하는 관통공 (16) 이 형성된다. 관통공 (15, 16) 에 금속 등의 도전성 재료가 충전됨으로써 Si 관통 전극 (53, 54) 이 형성되고, 또한 Si 관통 전극 (53, 54) 에 접속하는 n 형 전극 (51), p 형 전극 (52) 이 형성된다. 이로써, n 형 전극 (51) 과 n-GaN 층 (31) 이 직접 접속됨과 함께, p 형 전극 (52) 과 p-GaN 층 (33) 이 직접 접속된다. 따라서, n 형 전극 (51) 과 n-GaN 층 (31) 사이, p 형 전극 (51) 과 p-GaN 층 (33) 사이의 저항을 작게 하여, LED 기판의 소비 전력을 줄일 수 있다. 또, 발광층 (30) 의 표면에 의한 발광이 p 형 전극 (52) 에 차단되는 경우가 없고, 발광층 (30) 의 발광 면적을 늘릴 수 있다. 따라서, 제 1 변형예보다, 더욱 LED 기판의 휘도를 향상시킬 수 있다.9, in the electrode forming step of the second modification, a through hole 15 which is etched from the reflective film 40 side to reach the n-GaN layer 31 from the reflective film 40, ) To reach the p-GaN layer 33 is formed. The n-type electrode 51 connected to the Si through electrodes 53 and 54 and the p-type electrode 51 connected to the n-type through holes 53 and 54 are formed by filling the through holes 15 and 16 with a conductive material such as metal. (52) are formed. Thereby, the n-type electrode 51 and the n-GaN layer 31 are directly connected and the p-type electrode 52 and the p-GaN layer 33 are directly connected. Therefore, the resistance between the n-type electrode 51 and the n-GaN layer 31 and the resistance between the p-type electrode 51 and the p-GaN layer 33 can be reduced and the power consumption of the LED substrate can be reduced. In addition, the light emission by the surface of the light emitting layer 30 is not blocked by the p-type electrode 52, and the light emitting area of the light emitting layer 30 can be increased. Therefore, the luminance of the LED substrate can be further improved as compared with the first modified example.

또, 상기 실시형태에서는, 보호 테이프 (T1) 로부터 다이싱 테이프 (T2) 로 바꿔 붙이는 구성으로 했으나, 이 구성에 한정되지 않는다. 보호 테이프 (T1) 의 첩착 전에, 발광층 (30) 의 표면에 p 형 전극 (52) 이 형성되어 있으면, 보호 테이프 (T1) 를 제거하지 않고 보호 테이프 (T1) 의 표면에 다이싱 테이프 (T2) 가 첩착되어도 된다.In the above embodiment, the protective tape T1 is replaced with the dicing tape T2. However, the present invention is not limited to this configuration. When the p-type electrode 52 is formed on the surface of the light emitting layer 30 before the protective tape T1 is adhered, the dicing tape T2 is adhered to the surface of the protective tape T1 without removing the protective tape T1. .

이상 설명한 바와 같이, 본 발명은, 간이한 작업에 의해 염가로 LED 기판을 형성할 수 있다는 효과를 갖고, 특히, 실리콘 기판을 에피택시 기판으로 하여 발광층을 형성한 LED 기판의 형성 방법에 유용하다.INDUSTRIAL APPLICABILITY As described above, the present invention has an effect of forming an LED substrate at low cost by a simple operation, and is particularly useful for a method of forming an LED substrate in which a light emitting layer is formed using a silicon substrate as an epitaxial substrate.

10 : 실리콘 기판
11 : 오목부
12 : 환상 보강부
20 : 버퍼층
30 : 발광층
31 : n-GaN 층
32 : 활성층
33 : p-GaN 층
40 : 반사막
51 : n 형 전극 (전극)
52 : p 형 전극 (전극)
C : 칩
10: silicon substrate
11:
12:
20: buffer layer
30: light emitting layer
31: n-GaN layer
32:
33: p-GaN layer
40:
51: n-type electrode (electrode)
52: p-type electrode (electrode)
C: Chip

Claims (1)

실리콘 기판의 일방의 면에 버퍼층을 형성하는 버퍼층 형성 공정과,
상기 버퍼층 형성 공정에서 형성한 버퍼층의 표면에 발광층을 형성하는 발광층 형성 공정과,
상기 발광층 형성 공정 후, 실리콘 기판의 타방의 면의 중앙을 연삭하여 오목부를 형성함으로써 상기 오목부의 외측에 환상 보강부를 형성하는 환상 보강부 형성 공정과,
상기 환상 보강부 형성 공정 후, 상기 오목부에 반사막을 형성하는 반사막 형성 공정과,
상기 반사막 형성 공정에서 형성된 상기 반사막의 표면에 전극을 형성하는 전극 형성 공정과,
상기 전극 형성 공정 후, 분할 예정 라인을 따라 칩으로 분할하는 분할 공정을 갖는, LED 기판의 형성 방법.
A buffer layer forming step of forming a buffer layer on one surface of the silicon substrate;
A light emitting layer forming step of forming a light emitting layer on the surface of the buffer layer formed in the buffer layer forming step,
An annular reinforcing portion forming step of forming a ring-shaped reinforcing portion on the outside of the concave portion by grinding the center of the other surface of the silicon substrate after the light emitting layer forming step to form a concave portion;
A reflective film forming step of forming a reflective film on the concave portion after the step of forming the annular reinforcing portion;
An electrode forming step of forming an electrode on a surface of the reflective film formed in the reflective film forming step;
And a dividing step of dividing the light emitting element into chips along a line to be divided after the electrode forming step.
KR1020160138159A 2015-10-27 2016-10-24 Method of forming led substrate KR102397159B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-210343 2015-10-27
JP2015210343A JP6661330B2 (en) 2015-10-27 2015-10-27 Method of forming LED substrate

Publications (2)

Publication Number Publication Date
KR20170049405A true KR20170049405A (en) 2017-05-10
KR102397159B1 KR102397159B1 (en) 2022-05-11

Family

ID=58711107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160138159A KR102397159B1 (en) 2015-10-27 2016-10-24 Method of forming led substrate

Country Status (4)

Country Link
JP (1) JP6661330B2 (en)
KR (1) KR102397159B1 (en)
CN (1) CN106952985B (en)
TW (1) TWI699009B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666212A (en) * 2018-05-02 2018-10-16 南方科技大学 L ED chip manufacturing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388518B2 (en) 2017-03-31 2019-08-20 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5653327B2 (en) 1979-03-06 1981-12-18
JPS5752855B2 (en) 1979-01-31 1982-11-10
JPH09116192A (en) 1995-10-16 1997-05-02 Toshiba Corp Light emitting diode
JP2006041284A (en) * 2004-07-28 2006-02-09 Sanken Electric Co Ltd Nitride semiconductor device
JP2007266250A (en) * 2006-03-28 2007-10-11 Disco Abrasive Syst Ltd Wafer
JP2012243807A (en) 2011-05-16 2012-12-10 Toshiba Corp Nitride semiconductor element, nitride semiconductor wafer and nitride semiconductor layer manufacturing method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148714A (en) * 1994-11-25 1996-06-07 Hitachi Cable Ltd Light-emitting diode and its manufacture
EP0871228A3 (en) * 1997-04-09 2001-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, semiconductor device and method of manufacturing the same
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
KR100499129B1 (en) * 2002-09-02 2005-07-04 삼성전기주식회사 Light emitting laser diode and fabricatin method thereof
JP2005019608A (en) * 2003-06-25 2005-01-20 Matsushita Electric Works Ltd Semiconductor light emitting device
JP4890813B2 (en) * 2005-08-05 2012-03-07 昭和電工株式会社 Light emitting diode and light emitting diode lamp
JP2009064801A (en) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd Wafer
CN100544045C (en) * 2007-09-17 2009-09-23 中山大学 A kind of light emitting semiconductor device and manufacture method thereof
US20110198609A1 (en) * 2010-02-12 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Light-Emitting Devices with Through-Substrate Via Connections
US8987772B2 (en) * 2010-11-18 2015-03-24 Seoul Viosys Co., Ltd. Light emitting diode chip having electrode pad
EP2495772A1 (en) * 2011-03-02 2012-09-05 Azzurro Semiconductors AG Semiconductor light emitter device
JP2012238746A (en) * 2011-05-12 2012-12-06 Disco Abrasive Syst Ltd Division method of optical device wafer
JP2012253304A (en) * 2011-06-07 2012-12-20 Toshiba Corp Method of manufacturing nitride semiconductor light-emitting element
TWI443871B (en) * 2011-06-21 2014-07-01 Univ Chang Gung Fabrication method of gallium nitride light emitting diode with back reflector and heat dissipation layer
CN102583215A (en) * 2011-12-26 2012-07-18 南京邮电大学 Suspension nano photonic device based on silicon substrate nitride and preparation method for same
JP6105395B2 (en) * 2013-06-05 2017-03-29 株式会社ディスコ Processing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752855B2 (en) 1979-01-31 1982-11-10
JPS5653327B2 (en) 1979-03-06 1981-12-18
JPH09116192A (en) 1995-10-16 1997-05-02 Toshiba Corp Light emitting diode
JP2006041284A (en) * 2004-07-28 2006-02-09 Sanken Electric Co Ltd Nitride semiconductor device
JP2007266250A (en) * 2006-03-28 2007-10-11 Disco Abrasive Syst Ltd Wafer
JP2012243807A (en) 2011-05-16 2012-12-10 Toshiba Corp Nitride semiconductor element, nitride semiconductor wafer and nitride semiconductor layer manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666212A (en) * 2018-05-02 2018-10-16 南方科技大学 L ED chip manufacturing method
CN108666212B (en) * 2018-05-02 2023-01-10 南方科技大学 LED chip manufacturing method

Also Published As

Publication number Publication date
TW201724555A (en) 2017-07-01
CN106952985B (en) 2021-03-26
CN106952985A (en) 2017-07-14
KR102397159B1 (en) 2022-05-11
JP6661330B2 (en) 2020-03-11
TWI699009B (en) 2020-07-11
JP2017084919A (en) 2017-05-18

Similar Documents

Publication Publication Date Title
TWI663752B (en) Lighting structure and method of manufactureing a light emitting device
TWI680588B (en) Method of separating light emitting devices formed on a substrate wafer
KR101158242B1 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
KR101007137B1 (en) Light emitting device, method of fabricating the light emitting device and light emitting device package
EP2564418B1 (en) Lighting system including colllimators aligned with light emitting segments
JP6419077B2 (en) Wavelength conversion light emitting device
US20100308365A1 (en) Compound semiconductor light emitting diode
JP2012074665A (en) Light-emitting diode
JP2013008817A (en) Semiconductor light emitting element and manufacturing method of the same
JP6462029B2 (en) Method for bonding a substrate to a semiconductor light emitting device
US8729590B2 (en) Solid state lighting devices having side reflectivity and associated methods of manufacture
KR20170049405A (en) Method of forming led substrate
WO2011073886A1 (en) Substrate for a semiconductor light emitting device
KR101308127B1 (en) Method of manufacturing light emitting didoes
JP5644711B2 (en) Light emitting chip manufacturing method, light emitting chip, and joined body
KR101119009B1 (en) Method of forming light emitting device with separation by ion implantation
JP5940315B2 (en) Semiconductor light emitting device and manufacturing method thereof
EP3063786B1 (en) Scribing a wafer of semiconductor devices
JP2011238787A (en) Light emitting element manufacturing method
JP2016174062A (en) Semiconductor light emission element and manufacturing method for the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant