KR20170034723A

KR20170034723A - Printed circuit board and method of manufacturing the same

Info

Publication number: KR20170034723A
Application number: KR1020150133389A
Authority: KR
Inventors: 서일종; 이성욱; 조정현; 백용호; 최재훈
Original assignee: 삼성전기주식회사
Priority date: 2015-09-21
Filing date: 2015-09-21
Publication date: 2017-03-29

Abstract

Disclosed is a printed circuit board. According to an embodiment of the present invention, the printed circuit board includes a buildup layer and a metal post partially buried in the buildup layer. The printed circuit board can mount a chip by forming a cavity structure.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a manufacturing method thereof.

전자제품의 소형화 및 고기능화의 요구를 위해 다양한 기능을 하는 칩형태의 부품을 내장한 인쇄회로기판이 개발되고 있다.BACKGROUND ART [0002] Printed circuit boards incorporating chip-type components having various functions are being developed for demanding miniaturization and high functionality of electronic products.

다만, 칩의 두께는 인쇄회로기판의 두께를 증가시키는 원인이 되고 있으며, 이를 해결하기 위해 기판 내 캐비티를 형성하여 캐비티 내부에 칩을 실장하는 기술이 개발되었다. However, the thickness of the chip increases the thickness of the printed circuit board. To solve this problem, a technique of mounting a chip in a cavity by forming a cavity in the substrate has been developed.

이와 같이 칩이 실장된 구조의 기판은 CIP (Cavity interposerB), POP (Package on Package) 기판이라고 하여, CIP 또는 POP 인쇄회로기판은 칩을 보다 안정적으로 실장하면서 박형화하는 방향으로 기술 개발이 진행되고 있다.The substrate having the chip mounted structure is referred to as a CIP (Cavity interposerB) or POP (package on package) substrate, and the CIP or POP printed circuit board is being developed in the direction of thinning the chip while mounting the chip more stably .

대한민국 등록특허 제1075645호 (발명의 명칭:임베디드 회로기판의 인쇄회로기판)Korean Patent No. 1075645 entitled " Printed Circuit Board of Embedded Circuit Board "

본 발명의 일 실시예에 따르면, 캐비티 구조를 형성하여 칩을 실장할 수 있는 인쇄회로기판을 제공할 수 있다. According to an embodiment of the present invention, a printed circuit board capable of forming a cavity structure and mounting a chip can be provided.

본 발명의 일측면에 따른 인쇄회로기판은 칩을 인쇄회로기판 내부에 실장하기 위해 빌드업층 및 빌드업층의 내부에 일부가 매립되는 금속 포스트를 포함한다.A printed circuit board according to an aspect of the present invention includes a buildup layer for mounting a chip inside a printed circuit board and a metal post partially embedded in the buildup layer.

본 발명의 일측면에 따른 인쇄회로기판은 금속층을 준비하는 단계, 금속층의 일면의 일부를 에칭하는 단계, 에칭된 상기 금속층의 일면에 빌드업층을 형성하는 단계 및 상기 금속층의 타면의 일부를 상기 일면의 에칭 위치와 대응되도록 에칭하여, 금속 포스트를 형성하는 단계를 포함할 수 있다.According to one aspect of the present invention, there is provided a printed circuit board comprising a metal layer, a step of etching a part of one surface of the metal layer, a step of forming a buildup layer on one side of the etched metal layer, And forming a metal post by etching so as to correspond to the etching position of the metal post.

도 1은 본 발명의 일 실시예에 따른 패키지 인쇄회로기판을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 3은 본 발명의 다른 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.
도 4 내지 도 18는 본 발명의 일 실시예에 인쇄회로기판의 제조방법의 주요 공정을 나타낸 도면이다.
도 19 내지 도 33은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법의 주요 공정을 나타낸 도면이다.1 is a view illustrating a package printed circuit board according to an embodiment of the present invention.
2 is a view illustrating a printed circuit board according to an embodiment of the present invention.
3 is a view illustrating a printed circuit board according to another embodiment of the present invention.
4 to 18 are views showing main steps of a method of manufacturing a printed circuit board according to an embodiment of the present invention.
19 to 33 are views showing main processes of a method of manufacturing a printed circuit board according to another embodiment of the present invention.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise.

본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.In the present application, when a component is referred to as "comprising ", it means that it can include other components as well, without excluding other components unless specifically stated otherwise. Also, throughout the specification, the term "on" means to be located above or below the object portion, and does not necessarily mean that the object is located on the upper side with respect to the gravitational direction.

또한, 결합이라 함은, 각 구성 요소 간의 접합 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접합되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접합되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the term " joining " is used not only in the case of directly bonding physically directly between the constituent elements in the bonding relationship between the constituent elements, but also means that other constituent elements are interposed between the constituent elements, It should be used as a concept to cover the case where they are connected to each other.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.The sizes and thicknesses of the respective components shown in the drawings are arbitrarily shown for convenience of explanation, and thus the present invention is not necessarily limited to those shown in the drawings.

이하, 본 발명의 실시예들에 따른 인쇄회로기판 및 그 제조방법을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, a printed circuit board according to embodiments of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings, wherein like reference numerals designate like or corresponding components And redundant explanations thereof will be omitted.

인쇄회로기판Printed circuit board

도 1은 본 발명의 일 실시예에 따른 패키지 인쇄회로기판(1000)을 나타낸 도면이다.1 is a view illustrating a package printed circuit board 1000 according to an embodiment of the present invention.

패키지 인쇄회로기판은 하부 기판 (Bottom PKG PCB) (1100) 또는 상부 기판 (Top PKG PCB) (1200)을 포함하고, 하부 기판 (Bottom PKG PCB) (1100) 또는 상부 기판 (Top PKG PCB) (1200)에 칩이 실장될 수 있는 인쇄회로기판이다.The package printed circuit board includes a bottom PKG PCB 1100 or a top PKG PCB 1200 and a bottom PKG PCB 1100 or a top PKG PCB 1200 ) On which a chip can be mounted.

도 2는 본 발명의 일 실시예에 따른 인쇄회로기판(100)은 패키지 인쇄회로기판(1000)의 하부 기판 (Bottom PKG PCB) 일 실시예를 나타낸 도면이고, 도 3은 도 2의 금속 포스트(10) 내부에 배리어층(20)이 추가된 인쇄회로기판(200)의 도면이다.2 is a view illustrating an embodiment of a bottom PCB of a package printed circuit board 1000 according to an exemplary embodiment of the present invention. 10 shows a printed circuit board 200 having a barrier layer 20 added thereto.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(1000)은 칩(90)을 실장하기 위한 캐비티(45)를 형성하기 위해 빌드업층(35)에 금속 포스트(10)기 형성되고, 금속 포스트(10)의 일부는 빌드업층(35) 내부에 매립되어 있는 것을 특징으로 한다. 1 to 3, a printed circuit board 1000 according to an embodiment of the present invention includes a metal post 10 (not shown) on a buildup layer 35 to form a cavity 45 for mounting a chip 90, And a part of the metal posts 10 is buried in the buildup layer 35. In this case,

또한, 솔더 레지스트층(70)은 상기 금속 포스트(10) 및 빌드업층(35) 상에 형성되고, 납땜의 연결이 필요한 부분 및 칩(90)이 실장되기 위해 캐비티(45)이 영역을 제외하고 형성된 것을 확인할 수 있다.The solder resist layer 70 is formed on the metal posts 10 and the buildup layer 35 so that the cavities 45 are formed so as to be connected to the solder resist layer .

또한, 금속 포스트(10) 중 솔더 레지스트층(70)가 개방된 부분에는 범프(80)가 형성되어 하부 기판 (Bottom PKG PCB) (1100)과 상부 기판 (Top PKG PCB) (1200)을 최종적으로 연결함으로써 내부에 칩(90)을 실장할 수 있는 패키지 구조의 인쇄회로기판(1000)을 형성할 수 있다.A bump 80 is formed at a portion of the metal posts 10 where the solder resist layer 70 is opened so that the bottom PKG PCB 1100 and the top PKG PCB 1200 are finally The printed circuit board 1000 having a package structure capable of mounting the chip 90 therein can be formed.

종래 기술은 칩을 실장하기 위한 캐비티를 형성하기 위해 빌드업층에 범프를 형성하고 범프와 금속 포스트를 접속시킨 후 솔더 레지스트층이 형성하여 칩이 실장될 수 있는 높이를 형성하였다. The prior art forms a bump on the buildup layer to form a cavity for mounting the chip, connects the bump and the metal post, and forms a solder resist layer to form a height at which the chip can be mounted.

다만, 종래 기술의 금속 포스트는 범프를 지지 기반으로 하여 하부 기판에 지지됨으로써, 솔더 레지스트층 형성 전 소실되거나 그 구조가 변형되는 문제점이 있다. However, the conventional metal posts are supported on the lower substrate with the bumps supported on the lower substrate, thereby disadvantageously disappearing or deforming the structure before forming the solder resist layer.

또한, 일반적으로 금속 포스트에 형성되는 솔더 레지스트층은 금속 포스트 상면과 측면에 상이한 두께로 형성되어, 상대적으로 솔더레지스트층이 두껍게 형성되는 측면은 노광량 부족으로 인해 솔더레지스트층의 일부가 떨어져 나가 undercut이 발생할 가능성이 있다. Generally, the solder resist layer formed on the metal posts is formed to have a different thickness on the top and side surfaces of the metal posts. On the side where the solder resist layer is relatively thick, a part of the solder resist layer falls off due to insufficient exposure dose, There is a possibility of occurrence.

한편, 본 발명의 일 실시예에 따른 인쇄회로기판(1000)은 상기와 같이 금속 포스트(10)의 일부가 빌드업층(35)의 내부에 매립됨으로써, 금속 포스트(10)가 소실되거나 변형되는 것을 방지할 수 있다. Meanwhile, in the PCB 1000 according to the embodiment of the present invention, a part of the metal post 10 is embedded in the buildup layer 35 as described above, so that the metal post 10 is lost or deformed .

금속 포스트(10)는 금속으로 형성된 미세 구조물로서, 칩 실장을 위한 캐비티(45)를 형성하기 위해 칩(90)의 너비를 고려하여 상호 이격되어 형성될 수 있다. 금속 포스트(10)는 금속층(1)이 식각되어 금속 포스트(10)를 형성하는 과정에서 칩(90)이 실장되는 영역을 고려한 공간 만큼 이격되어 형성되는 것이 바람직하다.The metal posts 10 are microstructures formed of a metal and may be spaced apart from each other in consideration of the width of the chip 90 to form the cavity 45 for chip mounting. The metal posts 10 are preferably spaced apart from each other in consideration of the area in which the chips 90 are mounted in the process of forming the metal posts 10 by etching the metal layers 1.

한편, 금속 포스트(10)는 빌드업층(35)의 매립 경계면을 중심으로 대칭으로 형성될 수 있다. 금속층(1)의 중심에 배리어층(20)이 형성되면 배리어층(20)을 중심으로 금속층(1) 두께의 1/2이 식각(half etching)되어 형성된 금속 포스트(10)는 매립 경계면을 중심으로 대칭으로 형성될 수 있다. On the other hand, the metal posts 10 may be formed symmetrically about the buried interface of the buildup layer 35. When the barrier layer 20 is formed at the center of the metal layer 1, the metal post 10 formed by half etching the thickness of the metal layer 1 around the barrier layer 20 is formed as a center As shown in FIG.

금속층(1)은 에칭될 때 일정한 폭이 형성되지 않고, 배리어층(20)에 근접할수록 단면이 넓어지는 형상을 형성하는 것이 일반적이다. 따라서, 금 포스트(10)는 금속층(1)이 half etching 되는 과정에서 빌드업층(35)의 매립 경계면을 중심을 대하여 단면적이 점진적으로 넓어질 수 있다. It is general that the metal layer 1 is not formed with a certain width when it is etched and forms a shape in which the cross section becomes wider as it approaches the barrier layer 20. Therefore, the gold posts 10 can be gradually widened in cross section with respect to the buried interface of the buildup layer 35 in the process of half-etching the metal layer 1.

솔더 레지스트층(70)은 금속 포스트(10)가 빌드업층(35)에 일부 매립된 상태에서 형성됨으로써 캐비티(45)를 형성하기에 필요한 높이로 형성될 수 있다. The solder resist layer 70 may be formed at a height necessary for forming the cavity 45 by forming the metal posts 10 partially buried in the buildup layer 35. [

금속 포스트(10)가 빌드업층(35)에 매립된 상태는 솔더 레지스트층(70)이 도포되는 과정에서 금속 포스트(10)가 변형되거나 소실되는 것이 방지 될 수 있다.The state where the metal posts 10 are buried in the buildup layer 35 can be prevented from being deformed or lost during the process of applying the solder resist layer 70. [

또한, 본 발명의 일 실시예에 따른 금속 포스트(10)는 빌드업층(35)의 매립 경계면을 중심으로 단면적인 넓어지는 형상으로 인하여, 솔더 레지스트층(70) 과정에서 발생하는 노광량 부족으로 인한 undercut 발생을 최소화할 수 있다.In addition, since the metal posts 10 according to the embodiment of the present invention are widened in sectional area around the buried interface of the buildup layer 35, The occurrence can be minimized.

인쇄회로기판의 제조방법Manufacturing method of printed circuit board

본 발명의 일 실시예에 따른 금속 포스트(10)가 빌드업층(35)의 내부에 일부가 매립되어 형성되는 인쇄회로기판의 제조방법을 상세히 설명하기로 한다.A manufacturing method of a printed circuit board in which a metal post 10 according to an embodiment of the present invention is partially embedded in a buildup layer 35 is described in detail.

인쇄회로기판의 주요 제조방법은 금속층(1)을 준비하는 단계(S100), 금속층(1)의 일면의 일부를 에칭하는 단계(S200) 에칭된 상기 금속층(1)의 일면에 빌드업층(15)을 형성하는 단계(S300) 및 금속층(1)의 타면의 일부를 상기 일면의 에칭 위치와 대응되도록 에칭하여, 금속 포스트(10)를 형성하는 단계(S400)를 포함할 수 있다.A main manufacturing method of a printed circuit board includes the steps of preparing a metal layer 1 (S100), etching a part of one surface of the metal layer 1 (S200), etching the buildup layer 15 on one side of the metal layer 1, And forming a metal post 10 by etching a portion of the other surface of the metal layer 1 to correspond to the etching position of the one surface of the metal layer 1 (S400).

금속층(1)의 일면 또는 타면을 에칭하는 단계(S200, S400)에서 에칭 면적을 넓혀 캐비티(45)를 형성하는 단계를 포함할 수 있다.And forming the cavity 45 by enlarging the etching area in steps S200 and S400 of etching the metal layer 1 on one side or the other side.

금속층(1) 및 빌드업층(35) 상에 솔더 레지스트층(70)을 형성하는 단계(S500)를 더 포함할 수 있다.(S500) of forming a solder resist layer 70 on the metal layer 1 and the buildup layer 35. [

도 4 내지 도 19를 참조하여 배리어층(20)이 포함되지 않은 금속층을 이용하여 인쇄회로기판의 제조방법을 설명한다.A method of manufacturing a printed circuit board using a metal layer not including the barrier layer 20 will be described with reference to FIGS. 4 to 19. FIG.

금속층(1)을 준비하는 단계(도 4 참조) 에서 금속층(1)은 구리로만 형성될 수 있으며, 한 종류의 금속으로 이루어진 금속층(1)을 준비하는 것이 바람직하다.In the step of preparing the metal layer 1 (see Fig. 4), the metal layer 1 may be formed only of copper, and it is preferable to prepare the metal layer 1 made of one kind of metal.

다음으로, 금속층(1)은 일면에 금속 포스트(10)를 형성하기 위해 금속층(1)의 의 일부만 에칭이 되는 첫번째 에칭 공정을 수행할 수 있다. 이 때, 금속층(1)은 1/2 높이만 에칭(half etching)이 되도록 에칭 제조 공정을 제어하는 것이 요구된다(도 5 참조).Next, the metal layer 1 may be subjected to a first etching process in which only a part of the metal layer 1 is etched to form the metal posts 10 on one surface. At this time, it is required to control the etching process so that the metal layer 1 is half-etched only (see FIG. 5).

첫번째 에칭 공정 후 금속층(1)은 절연층에 매립되는 금속 포스트(10)의 일부를 형성할 수 있다.After the first etching step, the metal layer 1 may form part of the metal posts 10 that are embedded in the insulating layer.

금속층(1)은 캐비티(45) 및 금속 포스트(10)를 형성하기 위해 금속층(1)의 일면에 드라이 필름(15)을 적층할 수 있으며, 필요한 부분에 노광 작업을 수행하여 금속층(1)에 캐비티(45) 및 금속 포스트(10)를 형성하기 위한 패턴을 형성할 수 있다 (도 5 참조). The metal layer 1 may be formed by laminating a dry film 15 on one side of the metal layer 1 to form the cavity 45 and the metal posts 10 A pattern for forming the cavity 45 and the metal posts 10 can be formed (see FIG. 5).

본 발명에서는 드라이 필름(15)을 이용한 패턴 형성법만 제시하였으나, 포토 레지스트 필름 등을 이용한 패턴 형성법 등이 다양하게 이용될 수 있어 그 방법을 제한하지 아니한다.In the present invention, only the pattern formation method using the dry film 15 is presented. However, the pattern formation method using a photoresist film or the like can be used variously, and the method is not limited.

half etching 된 금속층(1)은 etching 되어 제거된 금속층(1) 내부로 절연층(30)이 형성됨으로써, 금속 포스트(10)의 일부가 절연층(30)에 매립된 구조를 형성할 수 있다(도 6 참조). the half-etched metal layer 1 is etched to form the insulating layer 30 in the removed metal layer 1 to form a structure in which a part of the metal posts 10 is buried in the insulating layer 30 6).

또한, half etching 된 금속층(1)의 상부에 절연층(30)이 도포되고, 돌출된 금속층(1) 상부와 접하도록 절연층(30)의 일부를 식각함으로써 비아를 형성할 수도 있다(도 7 참조).An insulating layer 30 may be applied to the upper portion of the half-etched metal layer 1 and vias may be formed by etching a portion of the insulating layer 30 to contact the upper portion of the protruded metal layer 1 Reference).

상기 금속층(1)에 적층된 절연층(30)의 일면에는 회로 패턴층(60)을 형성할 수 있으며(도 8 참조) 이후 절연층(30) 적층(도 9), 비아(50) 형성(도 10), 회로 패턴층(60) 형성(도 11)을 반복적으로 수행함으로써 복수의 회로 패턴층이 형성된 인쇄회로기판(100)을 형성할 수 있다.A circuit pattern layer 60 can be formed on one side of the insulating layer 30 laminated on the metal layer 1 (see FIG. 8), followed by lamination of the insulating layer 30 (FIG. 9) 10), and the circuit pattern layer 60 is formed repeatedly (FIG. 11), the printed circuit board 100 having a plurality of circuit pattern layers can be formed.

이후, 상기의 복수의 회로층이 형성된 기판을 하부에 형성된 금속층(1)이 상부에 배치되도록 반전(converse) 시키는 과정을 수행할 수 있다(도 12). Thereafter, a process may be performed in which the substrate on which the plurality of circuit layers are formed is converged so that the metal layer 1 formed thereunder is disposed on the upper side (FIG. 12).

금속층(1)은 반전에 의해 half etching 부분이 하부를 향하고, 식각 되지 않는 나머지 부분이 상부를 향하게 된다. The metal layer 1 is turned upside down by the half-etching part, and the remaining part of the metal layer 1 that is not etched is directed upward.

half etching된 금속층(1)이 반전된 상태에서 2번째 half etching을 수행하면, 빌드업층(35)의 일부는 매립되고 일부는 노출되는 금속 포스트(10)가 형성될 수 있다(도 13). When the second half etching is performed in a state where the half-etched metal layer 1 is inverted, a part of the build-up layer 35 may be buried and a part of the metal posts 10 may be exposed (FIG. 13).

이후, half etching 후 칩(90)을 실장하기 위해 캐비티(45)를 형성한 부분에 회로패턴층(60)과의 전기적 연결을 위해 비아를 형성하는 단계(도 14)를 더 포함할 수 도 있다. 14) to electrically connect the circuit pattern layer 60 to the portion where the cavity 45 is formed for mounting the chip 90 after the half etching process (FIG. 14) .

더 나아가, 복수의 회로패턴층(60)을 형성하기 드라이 필름 적층(도 15), 회로 패턴 형성(도 16), 드라이 필름 제거 과정(도 17) 등 회로패턴층(60)을 형성하기 위한 일련의 과정을 수행할 수도 있다.A series of steps for forming the circuit pattern layer 60 such as dry film lamination (Fig. 15), circuit pattern formation (Fig. 16) and dry film removing process (Fig. 17) for forming a plurality of circuit pattern layers 60 May be performed.

다음으로, 기판을 보호하고 패키지 구조의 인쇄회로기판을 구현하기 위해 금속층(1) 및 상기 과정에 의해 형성된 빌드업층(35) 상에 솔더 레지스트층(70)을 형성하는 단계를 수행할 수 있다. Next, the step of forming the solder resist layer 70 on the metal layer 1 and the buildup layer 35 formed by the above process can be performed to protect the substrate and to realize the printed circuit board of the package structure.

솔더 레지스트층(70)은 상부 기판과 하부 기판을 연결하기 위해 금속 포스트(10)의 일부, 범프로 연결되는 부분 칩(90)이 실장되는 부분 등 땜납 접속이 필요한 부분을 제외하고 도포되어 인쇄회로기판(100)의 표면을 보호할 수 있다. The solder resist layer 70 is applied except for a portion where the solder connection is required, such as a portion of the metal post 10, a portion where the partial chip 90 connected with the bump is mounted, for connecting the upper substrate and the lower substrate, The surface of the substrate 100 can be protected.

도 19 내지 도 33의 인쇄회로기판(200)의 제조공정은 금속층(1) 내부에 배리어층(20)이 형성되는 것을 특징으로 한다. 금속층(1) 내부에 배리어층(20)이 형성되면, 에칭시 일정 두께 이상으로 에칭 용액이 확산되는 것을 방지하여 half etching을 보다 용이하게 수행할 수 있다. The manufacturing process of the printed circuit board 200 of FIGS. 19 to 33 is characterized in that the barrier layer 20 is formed inside the metal layer 1. FIG. When the barrier layer 20 is formed in the metal layer 1, it is possible to prevent the etching solution from diffusing to a predetermined thickness or more at the time of etching, thereby facilitating the half etching.

한편, 배리어층(20)이 형성된 금속층(1)을 이용하는 인쇄회로기판(200)의 제조공정은 배리어층(20)을 에칭에 의해 제거하는 단계(도 29 참조)를 제외하고, 도 4 내지 도 18의 인쇄회로기판(100)의 제조공정과 동일하게 수행될 수 있다. On the other hand, the manufacturing process of the printed circuit board 200 using the metal layer 1 on which the barrier layer 20 is formed is the same as the manufacturing process of the printed circuit board 200 except for the step of removing the barrier layer 20 by etching 18 can be performed in the same manner as the manufacturing process of the printed circuit board 100 of FIG.

배리어층(20)은 금속층(1)이 구리(Cu)로 형성되는 경우 구리(Cu)와 전기적 연결은 가능하지만, 금속층(1) 에칭 과정에서 에칭이 되지 않는 Ti 이나 Ni 물질로 형성되는 것이 바람직하다. When the metal layer 1 is formed of copper (Cu), the barrier layer 20 can be electrically connected to copper (Cu), but it is preferable that the barrier layer 20 is formed of Ti or Ni material that is not etched during the etching process of the metal layer Do.

다만, 본 발명에서는 금속층(1) 및 배리어층(20)의 재질은 상기 이에 한정되지 않으며, 전도성 물질이 제한되지 않고 적용될 수 있다.However, in the present invention, the material of the metal layer 1 and the barrier layer 20 is not limited to the above, and the conductive material is not limited.

따라서, 본 발명의 실시예 따른 인쇄회로기판(100, 200, 1000)은 금속 포스트(10)가 빌드업층(35)의 일부 매립되도록 형성됨으로써, 금속 포스트(10)가 솔더 레지스트층(70) 도포전 소실되는 문제를 최소화 할 수 있다.Therefore, the printed circuit boards 100, 200, and 1000 according to the embodiment of the present invention are formed such that the metal posts 10 are partially embedded in the buildup layer 35 so that the metal posts 10 are coated with the solder resist layer 70 The problem of total loss can be minimized.

금속 포스트(10)의 소실 또는 변형은 빌드업층(35)에서 금속 포스트(10)이 분리되기 때문에 발생되는 것이어서, 금속 포스트(10)가 빌드업층(35)에 매립되면 빌드업층(35)으로부터의 분리가 용이하지 않기 때문이다.The disappearance or deformation of the metal posts 10 occurs because the metal posts 10 are separated in the buildup layer 35 so that when the metal posts 10 are buried in the buildup layer 35, This is because separation is not easy.

더 나아가, 본 발명의 실시예에 따른 인쇄회로기판(100, 200, 1000)은 금속 포스트(10)가 빌드업층(35)에 매립된 상태에서 패키지 구조를 구현하기 위해 비교적 두꺼운 솔더 레지스트가 도포됨으로 인한 undercut 발생을 최소화 할 수 있다. The printed circuit boards 100, 200, and 1000 according to the exemplary embodiment of the present invention are formed by applying a relatively thick solder resist to implement the package structure with the metal posts 10 embedded in the buildup layer 35 It is possible to minimize the occurrence of undercuts caused by the undercut.

금속층(1)의 양면에 각각 half etching을 2번 수행하여 형성된 금속 포스트(10)은 빌드업층(35)의 경계면으로 갈수록 넓게 형성되는 단면을 갖는다. The metal posts 10 formed by performing half-etching twice on both surfaces of the metal layer 1 have a cross section that is formed wider toward the boundary surface of the build-up layer 35.

상기와 같은 금속 포스트(10)의 형상은 빌드업층(35) 경계면으로 갈수록 상대적으로 좁은 면적으로 솔더 레지스트층이 경계면에서 일부가 분리되는 현상을 방지할 수 있게 된다. The shape of the metal posts 10 can prevent a part of the solder resist layer from being separated from the interface at a relatively narrow area toward the interface of the buildup layer 35.

결과적으로, 본 발명의 실시예 따르면, 빌드업층(35)에 금속 포스트(10)의 일부가 매립되어 안정적인 지지기반을 갖는 패키지 인쇄회로기판을 구현할 수 있다.As a result, according to the embodiment of the present invention, a portion of the metal post 10 is embedded in the buildup layer 35 to realize a package printed circuit board having a stable support base.

이상, 본 발명의 실시예 들에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, many modifications and changes may be made by those skilled in the art without departing from the spirit and scope of the invention as defined in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

1: 금속층
10: 금속 포스트
15: 드라이 필름
20: 배리어층
30: 절연층
35: 빌드업층
45: 캐비티
60: 회로패턴층
90: 칩
80: 범프
100, 200: 인쇄회로기판
1000: 패키지 인쇄회로기판1: metal layer
10: metal post
15: Dry film
20: barrier layer
30: Insulation layer
35: buildup layer
45: cavity
60: circuit pattern layer
90: chip
80: Bump
100, 200: printed circuit board
1000: Package printed circuit board

Claims

Buildup layer; And
And a metal post partially embedded in the build-up layer.

The method according to claim 1,
Wherein the metal posts are formed in a plurality of,
And are formed spaced apart from each other to form a cavity.

The method according to claim 1,
The metal posts
And is formed symmetrically about the buried interface of the buildup layer.

The method according to claim 1,
The metal posts
Wherein the cross-sectional area gradually widen toward the center of the build-up layer buried interface.

The method according to claim 1,
The metal posts
Wherein a barrier layer is formed inside the printed circuit board.

The method according to claim 1,
And a solder resist layer formed on the metal posts and the build-up layer.

Preparing a metal layer;
Etching a part of one surface of the metal layer;
Forming a buildup layer on one side of the etched metal layer; And
And etching a part of the other surface of the metal layer to correspond to an etching position of the one surface to form a metal post.

8. The method of claim 7,
Wherein the metal layer comprises a barrier layer therein.

8. The method of claim 7,
In the step of etching the other surface of the metal layer,
And forming a cavity by widening the etching area.

8. The method of claim 7,
And forming a solder resist layer on the metal layer and the build-up layer.