KR20170029385A - Wafer machining method - Google Patents

Wafer machining method Download PDF

Info

Publication number
KR20170029385A
KR20170029385A KR1020160111509A KR20160111509A KR20170029385A KR 20170029385 A KR20170029385 A KR 20170029385A KR 1020160111509 A KR1020160111509 A KR 1020160111509A KR 20160111509 A KR20160111509 A KR 20160111509A KR 20170029385 A KR20170029385 A KR 20170029385A
Authority
KR
South Korea
Prior art keywords
wafer
grinding
modified layer
frame unit
device chips
Prior art date
Application number
KR1020160111509A
Other languages
Korean (ko)
Inventor
?이치로 히로사와
šœ이치로 히로사와
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170029385A publication Critical patent/KR20170029385A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B55/00—Safety devices for grinding or polishing machines; Accessories fitted to grinding or polishing machines for keeping tools or parts of the machine in good working condition
    • B24B55/06—Dust extraction equipment on grinding or polishing machines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Abstract

The objective of the present invention is to provide a wafer processing method by a stealth dicing before grinding (SDBG) technique, capable of preventing grinding scraps from remaining on a side surface of a device chip. According to the present invention, a method to process a wafer in which a device is formed in each section of a surface sectioned by a plurality of scheduled division lines intersected with each other comprises: a frame unit formation step of bonding an expand tape closing an opening of a ring-shaped frame to a surface of a wafer to form a frame unit; a modified layer formation step of radiating a laser beam of a wavelength having transmittance with respect to the wafer from the rear surface of the wafer forming the frame unit, and forming a modified layer in accordance with the scheduled division line near the surface of the wafer; a first grinding step of grinding the rear surface of the wafer with a grinding wheel while supplying grinding water after performing the frame unit formation step and the modified layer formation step, and dividing the wafer into individual device chips along the modified layer; and a second grinding step of expanding the expand tape to grind the rear surface of the wafer with the grinding wheel while supplying the grinding water to the wafer having a gap between the adjacent device chips after performing the first grinding step, and making the wafer thin up to a finishing thickness.

Description

웨이퍼 가공 방법{WAFER MACHINING METHOD}[0001] WAFER MACHINING METHOD [0002]

본 발명은 반도체 웨이퍼 등의 웨이퍼 가공 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer processing method for a semiconductor wafer or the like.

반도체 디바이스 제조 프로세스에 있어서는, 대략 원판 형상인 실리콘 웨이퍼, 갈륨비소 웨이퍼 등의 반도체 웨이퍼의 표면에 격자형으로 형성된 스트리트라고 불리는 분할 예정 라인에 의해 복수의 영역이 구획되고, 구획된 각 영역에 IC, LSI 등의 디바이스를 형성한다.In a semiconductor device manufacturing process, a plurality of regions are defined by a line to be divided called a street formed in a lattice shape on the surface of a semiconductor wafer such as a silicon wafer, a gallium arsenide wafer, etc., Thereby forming a device such as an LSI.

이러한 반도체 웨이퍼(이하, 단순히 웨이퍼라고 약칭하는 경우가 있음)는, 연삭 장치에 의해 이면이 연삭되어 소정의 두께로 가공된 후, 절삭 장치(다이싱 장치)에 의해 개개의 디바이스 칩으로 분할되고, 분할된 디바이스 칩은 휴대전화, 퍼스널 컴퓨터 등의 각종 전자기기에 널리 이용되고 있다.Such a semiconductor wafer (hereinafter, simply referred to as a wafer) may be ground by a grinding machine to have a predetermined thickness and then divided into individual device chips by a cutting device (dicing device) The divided device chips are widely used in various electronic devices such as mobile phones and personal computers.

최근, 휴대전화나 퍼스널 컴퓨터 등의 전자기기는 보다 경량화, 소형화가 요구되고 있고, 보다 얇은 디바이스 칩이 요구되고 있다. 웨이퍼를 보다 얇고, 항절강도가 높은 디바이스 칩으로 분할하는 기술로서, 소위 선(先)다이싱법이라 하는 분할 기술이 개발되어, 실용화되어 있다(예컨대, 일본 특허 공개 평성 제11-40520호 공보 참조).2. Description of the Related Art In recent years, electronic devices such as cellular phones and personal computers are required to be made lighter and smaller, and thinner device chips are required. As a technique for dividing a wafer into thinner device chips having a higher resistance to corrosion, a dividing technique called a so-called prior dicing method has been developed and put into practical use (see, for example, Japanese Patent Application Laid-Open No. 11-40520 ).

이 선다이싱법은, 반도체 웨이퍼의 표면으로부터 분할 예정 라인을 따라 소정 깊이(디바이스 칩의 마무리 두께에 상당하는 깊이)의 분할 홈을 형성하고, 표면에 분할 홈이 형성된 반도체 웨이퍼의 이면을 연삭하여 상기 이면에 분할 홈을 표출시켜 웨이퍼를 개개의 디바이스 칩으로 분할하는 기술로서, 디바이스 칩의 두께를 50 ㎛ 정도로 가공하는 것이 가능하다.In this deding method, dividing grooves having a predetermined depth (a depth corresponding to the finishing thickness of the device chip) are formed along the line to be divided from the surface of the semiconductor wafer and the back surface of the semiconductor wafer having the dividing grooves formed on the surface thereof is ground, As a technique of dividing the wafer into individual device chips by exposing the dividing grooves on the back surface, it is possible to process the thickness of the device chip to about 50 占 퐉.

한편, 최근에는, 레이저 빔을 이용하여 웨이퍼를 개개의 디바이스 칩으로 분할하는 기술이 개발되어, 실용화되고 있다. 이 레이저 가공 방법의 하나로, 웨이퍼에 대하여 투과성을 갖는 파장(예컨대 1064 ㎚)의 레이저 빔의 집광점을 분할 예정 라인에 대응하는 웨이퍼의 내부에 위치시켜, 레이저 빔을 분할 예정 라인을 따라 조사(照射)하여 웨이퍼 내부에 개질층을 형성하고, 그 후 분할 장치에 의해 웨이퍼에 외력을 부여하여 웨이퍼를 개질층을 분할 기점으로 하여 개개의 디바이스 칩으로 분할하는 방법이 있다. 이 가공 방법은, SD(Stealth Dicing) 가공이라고 불린다.On the other hand, in recent years, a technique of dividing a wafer into individual device chips by using a laser beam has been developed and put into practical use. As one of these laser processing methods, a laser beam having a wavelength (for example, 1064 nm) having a transmittance to a wafer is placed inside a wafer corresponding to a line to be divided, and a laser beam is irradiated ) To form a modified layer inside the wafer, and thereafter, an external force is applied to the wafer by the dividing device to divide the wafer into individual device chips with the modified layer serving as a dividing point. This processing method is called SD (Stealth Dicing) processing.

협(狹)스트리트화를 실현하기 위해서, 이 SD 가공 방법과 연삭 방법의 조합으로 이루어진 SDBG 가공 방법이 개발되어, 실용화되고 있다.An SDBG machining method which is a combination of the SD machining method and the grinding method has been developed and put into practical use in order to realize the narrow street.

특허문헌 1 : 일본 특허 공개 평성 제11-40520호 공보Patent Document 1: JP-A-11-40520 특허문헌 2 : 일본 특허 공개 제2005-064232호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 2005-064232

그러나, SDBG 가공 방법에서는, 웨이퍼의 이면이 연삭되어 분할된 디바이스 칩끼리의 약간 빈 간극(약 1 ㎛ 정도)에 연삭 부스러기가 침입하여, 완성된 디바이스 칩의 측면에 연삭 부스러기가 남는다고 하는 과제가 있었다.However, in the SDBG processing method, there is a problem that grinding chips enter the slightly clear gaps (about 1 탆) between the device chips divided by grinding the back surface of the wafer, and grinding chips remain on the side of the completed device chip .

본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 디바이스 칩 측면에 연삭 부스러기가 잔류하는 것을 방지 가능한 SDBG법에 의한 웨이퍼 가공 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a wafer processing method by the SDBG method that can prevent grinding debris from remaining on the side of a device chip.

본 발명에 따르면, 서로 교차하는 복수의 분할 예정 라인으로 구획된 표면의 각 영역에 각각 디바이스가 형성된 웨이퍼 가공 방법으로서, 환형 프레임의 개구를 막는 익스팬드 테이프에 웨이퍼의 표면을 접착하여 프레임 유닛을 형성하는 프레임 유닛 형성 단계와, 상기 프레임 유닛을 구성하는 웨이퍼의 이면으로부터 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔을 조사하고, 웨이퍼 내부의 표면 근방에 분할 예정 라인을 따른 개질층을 형성하는 개질층 형성 단계와, 상기 프레임 유닛 형성 단계와 상기 개질층 형성 단계를 실시한 후, 연삭수를 공급하면서 웨이퍼의 이면을 연삭 지석으로 연삭하고, 상기 개질층을 따라 웨이퍼를 개개의 디바이스 칩으로 분할하는 제1 연삭 단계와, 상기 제1 연삭 단계를 실시한 후, 상기 익스팬드 테이프를 확장하여 인접하는 상기 디바이스 칩 사이에 간격을 둔 웨이퍼에 연삭수를 공급하면서 연삭 지석으로 웨이퍼의 이면을 연삭하고, 마무리 두께까지 웨이퍼를 박화(薄化)하는 제2 연삭 단계를 포함하는 것을 특징으로 하는 웨이퍼 가공 방법이 제공된다.According to the present invention, there is provided a wafer processing method in which a device is formed in each area of a surface partitioned by a plurality of lines to be divided intersecting each other, wherein a wafer unit is bonded to an expanded tape covering an opening of an annular frame to form a frame unit Forming a modified layer along a line to be divided in the vicinity of a surface inside the wafer by irradiating a laser beam having a transmittivity to the wafer from a back surface of the wafer constituting the frame unit; A first grinding step of grinding the back surface of the wafer with a grinding stone while supplying the grinding water and dividing the wafer into individual device chips along the modified layer, after the frame unit forming step and the modified layer forming step are performed; And after performing the first grinding step, expanding the expand tape And a second grinding step of grinding the back surface of the wafer with a grinding stone while grinding water is supplied to the wafer spaced between the adjacent device chips to thin the wafer to the finishing thickness A processing method is provided.

바람직하게는, 웨이퍼 가공 방법은, 상기 제2 연삭 단계를 실시한 후, 웨이퍼의 이면에 접착 필름을 접착시키며 상기 접착 필름에 다이싱 테이프를 접착하고, 상기 다이싱 테이프의 외주부를 환형 프레임에 의해 지지하며, 웨이퍼의 표면에 접착된 상기 익스팬드 테이프를 박리하는 웨이퍼 전사 단계와, 상기 웨이퍼 전사 단계를 실시한 후, 디바이스 칩 사이에서 노출된 상기 접착 필름에 레이저 빔을 조사하여 상기 접착 필름을 파단하는 접착 필름 파단 단계를 더 포함하고 있다.Preferably, after performing the second grinding step, an adhesive film is adhered to the back surface of the wafer, a dicing tape is adhered to the adhesive film, and the outer peripheral portion of the dicing tape is supported by an annular frame A wafer transfer step of transferring the adhesive tape between the device chips and transferring the adhesive tape to the wafer, And a film breaking step.

본 발명의 웨이퍼 가공 방법에 따르면, 제2 연삭 단계에서 디바이스 칩끼리의 간격을 비우면서 마무리 연삭을 실시함으로써, 디바이스 칩끼리의 간격에 침입한 연삭 부스러기가 연삭수에 의해 씻어내어지기 쉽기 때문에, 디바이스 칩 측면에 연삭 부스러기가 잔류하는 것을 방지할 수 있다고 하는 효과를 발휘한다.According to the wafer processing method of the present invention, since the grinding process is carried out while leaving the space between the device chips in the second grinding step, the grinding chips that have entered the gap between the device chips are likely to be washed away by the grinding water, So that it is possible to prevent the grinding debris from remaining on the chip side.

도 1은 반도체 웨이퍼의 표면측 사시도이다.
도 2는 프레임 유닛의 사시도이다.
도 3은 레이저 빔 조사 유닛의 블록도이다.
도 4는 개질층 형성 단계를 나타낸 일부 단면 측면도이다.
도 5는 연삭 장치의 사시도이다.
도 6은 제1 연삭 단계를 설명하는 일부 단면 측면도로서, (A)는 연삭 전의 상태를, (B)는 제1 연삭 단계를 실시하여 웨이퍼를 디바이스 칩으로 분할한 상태를 각각 나타내고 있다.
도 7은 제2 연삭 단계를 나타낸 일부 단면 측면도이다.
도 8은 접착 필름 파단 단계를 나타낸 일부 단면 측면도이다.1 is a front side perspective view of a semiconductor wafer.
2 is a perspective view of the frame unit.
3 is a block diagram of the laser beam irradiation unit.
4 is a partial cross-sectional side view showing the reformed layer forming step.
5 is a perspective view of the grinding apparatus.
Fig. 6 is a partial cross-sectional side view illustrating the first grinding step, in which (A) shows a state before grinding, and Fig. 6 (B) shows a state in which a wafer is divided into device chips by performing a first grinding step.
7 is a partial sectional side view showing the second grinding step.
8 is a partial cross-sectional side view showing the step of breaking the adhesive film.

이하, 본 발명의 실시형태를 도면을 참조하여 상세히 설명한다. 도 1을 참조하면, 본 발명의 가공 방법의 대상이 되는 반도체 웨이퍼(이하, 간단히 웨이퍼라고 약칭하는 경우가 있음)(11)의 표면측 사시도가 도시되어 있다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to Fig. 1, there is shown a front side perspective view of a semiconductor wafer (hereinafter, simply referred to as a wafer) 11 to be subjected to the processing method of the present invention.

반도체 웨이퍼(11)의 표면(11a)에는, 격자형으로 복수의 분할 예정 라인(13)이 형성되어 있고, 분할 예정 라인(13)에 의해 구획된 각 영역에 IC, LSI 등의 디바이스(15)가 형성되어 있다.A plurality of lines 15 to be divided are formed in a lattice pattern on the surface 11a of the semiconductor wafer 11. A plurality of devices 15 such as ICs and LSIs are formed in the respective areas defined by the lines 15 to be divided, Respectively.

본 실시형태의 웨이퍼 가공 방법에서는, 우선, 도 2에 도시된 바와 같이, 환형 프레임(F)의 개구를 막도록 환형 프레임(F)에 접착된 익스팬드 테이프(T1)에 웨이퍼(11)의 표면(11a)을 접착하고, 프레임 유닛(17)을 형성하는 프레임 유닛 형성 단계를 실시한다. 프레임 유닛(17)에서는, 익스팬드 테이프(T1)에 접착된 웨이퍼(11)는 그 이면(11b)이 노출된다.In the wafer processing method of the present embodiment, first, as shown in Fig. 2, the expanding tape T1 adhered to the annular frame F is formed on the surface of the wafer 11 so as to cover the opening of the annular frame F A frame unit forming step of forming a frame unit 17 is carried out. In the frame unit 17, the back surface 11b of the wafer 11 adhered to the expand tape T1 is exposed.

이와 같이 웨이퍼(11)의 이면(11b)을 노출시켜 프레임 유닛(17)의 웨이퍼(11)를 척 테이블(20)로 유지한 후, 웨이퍼(11)의 이면(11b)으로부터 웨이퍼(11)에 대하여 투과성을 갖는 파장(예컨대 1064 ㎚)의 레이저 빔을 조사하고, 웨이퍼(11) 내부의 표면 근방에 분할 예정 라인(13)을 따른 개질층(19)을 형성하는 개질층 형성 단계를 실시한다.The rear surface 11b of the wafer 11 is exposed and the wafer 11 of the frame unit 17 is held on the chuck table 20 and then transferred from the back surface 11b of the wafer 11 to the wafer 11 A modifying layer forming step of forming a modifying layer 19 along the line to be divided 13 in the vicinity of the surface inside the wafer 11 is carried out by irradiating a laser beam having a wavelength (for example, 1064 nm)

도 3을 참조하면, 레이저 빔 조사 유닛(2)의 블록 구성도가 도시되어 있다. 레이저 빔 조사 유닛(2)은, 레이저 빔 발생 유닛(4)과, 집광기(레이저 헤드)(6)로 구성된다.Referring to Fig. 3, a block diagram of the laser beam irradiation unit 2 is shown. The laser beam irradiation unit 2 is composed of a laser beam generating unit 4 and a condenser (laser head)

레이저 빔 발생 유닛(4)은, YAG 펄스 레이저 또는 YVO4 펄스 레이저를 발진하는 레이저 발진기(8)와, 반복 주파수 설정 수단(10)과, 펄스폭 조정 수단(12)과, 파워 조정 수단(14)을 포함하고 있다.The laser beam generating unit 4 includes a laser oscillator 8 for oscillating a YAG pulse laser or a YVO4 pulse laser, a repetition frequency setting means 10, a pulse width adjusting means 12, a power adjusting means 14, .

레이저 빔 발생 유닛(4)의 파워 조정 수단(14)에 의해 소정 파워로 조정된 펄스 레이저 빔은, 집광기(6)의 미러(16)로 반사되고, 집광용 대물 렌즈(18)에 의해 더 집광되어 척 테이블(20)에 유지되어 있는 반도체 웨이퍼(11)에 조사된다.The pulsed laser beam adjusted to the predetermined power by the power adjusting means 14 of the laser beam generating unit 4 is reflected by the mirror 16 of the condenser 6 and is further condensed by the objective lens 18 for condensing And is irradiated onto the semiconductor wafer 11 held on the chuck table 20.

도 4를 참조하여, 개질층 형성 단계를 더 상세히 설명한다. 레이저 가공 장치의 척 테이블(20)로 익스팬드 테이프(T1)를 통해 웨이퍼(11)를 흡인 유지하고, 프레임 유닛(17)의 환형 프레임(F)을 클램프(22)로 클램프하여 고정한다.Referring to FIG. 4, the reforming layer forming step will be described in more detail. The wafer 11 is sucked and held by the chuck table 20 of the laser processing apparatus via the expand tape T1 and the annular frame F of the frame unit 17 is clamped and fixed by the clamp 22. [

집광기(6)에 의해 웨이퍼(11)에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 웨이퍼(11)의 표면 근방에 위치시켜, 레이저 빔을 웨이퍼(11)의 이면(11b)측으로부터 조사하고, 척 테이블(20)을 화살표 X1 방향으로 가공 이송함으로써, 제1 방향으로 신장되는 분할 예정 라인(13)을 따라 웨이퍼(11)의 내부에 개질층(19)을 형성한다.The laser beam is irradiated from the back surface 11b side of the wafer 11 by positioning the light-converging point of the laser beam having the wavelength which is transparent to the wafer 11 with the condenser 6 in the vicinity of the surface of the wafer 11 , The chuck table 20 is transferred and processed in the direction of the arrow X1 to form the modified layer 19 inside the wafer 11 along the line to be divided 13 extending in the first direction.

계속해서, 웨이퍼(11)를 유지한 척 테이블(20)을 인덱싱 이송하여 레이저 빔을 인접하는 분할 예정 라인(13)에 위치시키고, 척 테이블(20)을 화살표 X2 방향으로 가공 이송함으로써, 웨이퍼(11)의 내부에 개질층(19)을 형성한다.Subsequently, the chuck table 20 holding the wafer 11 is indexed, the laser beam is placed on the adjacent line to be divided 13, and the chuck table 20 is transferred and processed in the direction of the arrow X2, 11).

이와 같이, 척 테이블(20)의 가공 이송 방향을 X1 방향, 또는 X2 방향과 교대로 변경하면서, 제1 방향으로 신장되는 모든 분할 예정 라인(13)을 따라 웨이퍼(11)의 내부에 개질층(19)을 형성한다.As described above, while the processing transfer direction of the chuck table 20 is changed alternately with the X1 direction or the X2 direction, the inside of the wafer 11 along the all-to-be-divided line 13 extending in the first direction, 19).

계속해서, 척 테이블(20)을 90° 회전시키고 나서, 제1 방향에 직교하는 제2 방향으로 신장되는 모든 분할 예정 라인(13)을 따라 웨이퍼(11)의 내부에 동일한 개질층(19)을 형성한다.Subsequently, after the chuck table 20 is rotated by 90 degrees, the same modified layer 19 is formed in the wafer 11 along all the lines 13 to be divided extending in the second direction orthogonal to the first direction .

이 개질층 형성 단계의 가공 조건은, 예컨대 이하와 같이 설정되어 있다.The processing conditions of the reforming layer forming step are set as follows, for example.

광원 : LD 여기 Q 스위치 Nd : YVO4 펄스 레이저Light source: LD excitation Q switch Nd: YVO4 pulsed laser

파장 : 1064 ㎚Wavelength: 1064 nm

평균 출력 : 0.1 WAverage power: 0.1 W

반복 주파수 : 50 ㎑Repetition frequency: 50 ㎑

가공 이송 속도 : 200 ㎜/sMachining feed rate: 200 mm / s

개질층 형성 단계를 실시한 후, 웨이퍼(11)의 이면(11b)을 연삭하여 웨이퍼(11)를 개질층(19)을 따라 개개의 디바이스 칩으로 분할하는 연삭 단계를 실시한다. 본 실시형태에서는, 이 연삭 단계를 제1 연삭 단계와, 제2 연삭 단계로 나누어 실시하는 점에 특징을 갖고 있다.The back surface 11b of the wafer 11 is ground to perform the grinding step of dividing the wafer 11 into the individual device chips along the modified layer 19. [ This embodiment is characterized in that this grinding step is divided into a first grinding step and a second grinding step.

도 5를 참조하면, 연삭 단계를 실시 가능한 연삭 장치(32)의 사시도가 도시되어 있다. 도면 부호 34는 연삭 장치(32)의 베이스로서, 베이스(34)의 후방에는 칼럼(36)이 세워져 있다. 칼럼(36)에는, 상하 방향으로 신장되는 한 쌍의 가이드 레일(38)이 고정되어 있다.Referring to Fig. 5, there is shown a perspective view of an abrasive device 32 capable of performing a grinding step. Reference numeral 34 denotes the base of the grinding apparatus 32, and a column 36 is disposed at the rear of the base 34. [ In the column 36, a pair of guide rails 38 extending in the vertical direction are fixed.

이 한 쌍의 가이드 레일(38)을 따라 연삭 유닛(연삭 수단)(40)이 상하 방향으로 이동 가능하게 장착되어 있다. 연삭 유닛(40)은, 스핀들 하우징(42)과, 스핀들 하우징(42)을 유지하는 지지부(44)를 갖고 있고, 지지부(44)가 한 쌍의 가이드 레일(38)을 따라 상하 방향으로 이동하는 이동 베이스(46)에 부착되어 있다.A grinding unit (grinding means) 40 is mounted movably in the up-and-down direction along the pair of guide rails 38. The grinding unit 40 has a spindle housing 42 and a support portion 44 for holding the spindle housing 42. The support portion 44 moves up and down along the pair of guide rails 38 And is attached to the movable base 46.

연삭 유닛(40)은, 스핀들 하우징(42) 내에 회전 가능하게 수용된 스핀들(48)과, 스핀들(48)을 회전 구동하는 모터(49)와, 스핀들(48)의 선단에 고정된 휠 마운트(50)와, 휠 마운트(50)에 나사 체결된 연삭 휠(52)을 포함하고 있다. 연삭 휠(52)은, 도 6에 도시된 바와 같이, 휠베이스(54)와, 휠베이스(54)의 하단부 외주에 고착된 복수의 연삭 지석(56)으로 구성된다.The grinding unit 40 includes a spindle 48 rotatably accommodated in a spindle housing 42, a motor 49 for rotating the spindle 48, a wheel mount 50 fixed to the tip of the spindle 48 And a grinding wheel 52 screwed to the wheel mount 50. The grinding wheel 52 is composed of a wheel base 54 and a plurality of grinding wheels 56 fixed to the outer periphery of the lower end of the wheel base 54 as shown in Fig.

연삭 장치(32)는, 연삭 유닛(40)을 한 쌍의 가이드 레일(38)을 따라 상하 방향으로 이동하는 볼 나사(58)와 펄스 모터(60)로 구성되는 연삭 유닛 이송 기구(62)를 구비하고 있다. 펄스 모터(60)를 구동하면, 볼 나사(58)가 회전하여, 연삭 유닛(40)이 상하 방향으로 이동된다.The grinding apparatus 32 includes a grinding unit feed mechanism 62 composed of a ball screw 58 and a pulse motor 60 for moving the grinding unit 40 in the vertical direction along a pair of guide rails 38 Respectively. When the pulse motor 60 is driven, the ball screw 58 rotates and the grinding unit 40 is moved in the vertical direction.

베이스(34)의 상면에는 오목부(34a)가 형성되어 있고, 이 오목부(34a)에 척 테이블 기구(64)가 배치되어 있다. 척 테이블 기구(64)는 척 테이블(66)을 가지며, 도시하지 않은 이동 기구에 의해 웨이퍼 착탈 위치 A와, 연삭 유닛(40)에 대향하는 연삭 위치 B 사이에서 Y축 방향으로 이동된다.A concave portion 34a is formed on the upper surface of the base 34 and a chuck table mechanism 64 is disposed in the concave portion 34a. The chuck table mechanism 64 has a chuck table 66 and is moved in the Y axis direction between the wafer attaching / detaching position A and the grinding position B opposed to the grinding unit 40 by a moving mechanism (not shown).

척 테이블(66)에 인접하여 환형 프레임을 클램프하는 복수의 클램프(68)가 배치되어 있다. 도면 부호 70은 벨로즈로서, 척 테이블 이송 기구의 축부를 덮어 보호한다. 베이스(34)의 전방측에는, 연삭 장치(32)의 오퍼레이터가 연삭 조건 등을 입력하는 조작 패널(72)이 배치되어 있다.A plurality of clamps 68 are arranged adjacent to the chuck table 66 to clamp the annular frame. Reference numeral 70 denotes a bellows which covers and protects the shaft portion of the chuck table feed mechanism. On the front side of the base 34, an operation panel 72 for inputting grinding conditions and the like by the operator of the grinding apparatus 32 is disposed.

다음에, 도 6을 참조하여, 제1 연삭 단계에 대해서 설명한다. 도 6의 (A)에 도시된 바와 같이, 척 테이블(66)의 주위에 배치된 클램프(68)는 클램프 지지 부재(74)로 지지되어 있고, 이들 클램프 지지 부재(74)는, 도 6에 도시된 제1 위치와, 제1 위치로부터 소정 거리 하강한 도 7에 도시된 제2 위치 사이에서 선택적으로 고정 가능하다.Next, the first grinding step will be described with reference to Fig. 6A, a clamp 68 disposed around the chuck table 66 is supported by a clamp supporting member 74, and these clamp supporting members 74 are supported by the clamp supporting member 74 as shown in Fig. 6 And can be selectively fixed between the first position shown and the second position shown in Fig. 7, which is lowered a predetermined distance from the first position.

제1 연삭 단계에서는, 클램프 지지 부재(74)를 제1 위치에 고정하고, 클램프(68)로 프레임 유닛(17)의 환형 프레임(F)을 소정 거리 떨어뜨려 고정한다. 도면 부호 76은 연삭수 공급 노즐로서, 제1 연삭 단계에서는, 연삭수 공급 노즐(76)로부터 연삭수(78)를 웨이퍼(11) 및 연삭 지석(56)에 공급하면서 웨이퍼(11)의 이면(11b)의 연삭을 실시한다.In the first grinding step, the clamp supporting member 74 is fixed at the first position, and the annular frame F of the frame unit 17 is fixed by a predetermined distance by the clamp 68. Reference numeral 76 denotes a grinding water supply nozzle which supplies grinding water 78 from the grinding water supply nozzle 76 to the wafer 11 and the grinding stone 56 in the first grinding step, 11b are ground.

제1 연삭 단계에서는, 척 테이블(66)을 화살표 a 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 휠(52)을 척 테이블(66)과 동일 방향으로, 즉 화살표 b 방향으로 예컨대 6000 rpm으로 회전시키고, 연삭 유닛 이송 기구(62)를 작동하여, 연삭 지석(56)을 웨이퍼(11)의 이면(11b)에 접촉시킨다.In the first grinding step, the grinding wheel 52 is rotated in the same direction as the chuck table 66, that is, in the direction of the arrow b, for example, at 6000 rpm while rotating the chuck table 66 in the direction of the arrow a at 300 rpm , The grinding unit feed mechanism 62 is operated to bring the grinding stone 56 into contact with the back surface 11b of the wafer 11. [

그리고, 연삭수 공급 노즐(76)로부터 연삭수(78)를 공급하면서, 연삭 휠(52)을 소정의 연삭 이송 속도로 아래쪽으로 소정량 연삭 이송하여, 웨이퍼(11)의 이면(11b)을 연삭 지석(56)으로 연삭하고, 연삭 압력에 의해 개질층(19)을 따라 웨이퍼(11)를 개개의 디바이스 칩(21)으로 분할한다. 도 6의 (B)는, 제1 연삭 단계를 실시하여 웨이퍼(11)를 개개의 디바이스 칩(21)으로 분할한 상태를 나타내고 있다.The grinding wheel 78 is supplied from the grinding water supply nozzle 76 and the grinding wheel 52 is grinded downward at a predetermined grinding feed rate to grind the back surface 11b of the wafer 11 The grinding wheel 56 is grinded and the wafer 11 is divided into the individual device chips 21 along the modified layer 19 by the grinding pressure. 6 (B) shows a state in which the wafer 11 is divided into individual device chips 21 by performing the first grinding step.

제1 연삭 단계를 실시한 후, 익스팬드 테이프(T1)를 확장하여 인접하는 디바이스 칩(21) 사이에 간격을 둔 웨이퍼(11)에 연삭수를 공급하면서 연삭 지석(56)으로 웨이퍼(11)의 이면(11b)을 연삭하고, 마무리 두께까지 웨이퍼(11)를 박화하는 제2 연삭 단계를 실시한다.After the first grinding step is performed, the expand tape T1 is extended to supply grinding water to the wafer 11 spaced between the adjacent device chips 21, The back surface 11b is ground, and a second grinding step for thinning the wafer 11 to the finishing thickness is performed.

이 제2 연삭 단계에서는, 도 7에 도시된 바와 같이, 클램프 지지 부재(74)를 제1 위치로부터 화살표 A 방향으로 이동하여 제1 위치로부터 소정 거리 아래쪽으로 이동한 제2 위치에서 고정한다. 이에 따라, 프레임 유닛(17)의 익스팬드 테이프(T1)는 반경 방향으로 확장되고, 인접하는 디바이스 칩(21) 사이에 5~20 ㎛ 정도의, 바람직하게는 10~15 ㎛ 정도의 간격이 형성된다.In this second grinding step, as shown in Fig. 7, the clamp supporting member 74 is moved from the first position in the direction of the arrow A and is fixed at the second position shifted downward a predetermined distance from the first position. The expanded tape T1 of the frame unit 17 extends in the radial direction and a gap of about 5 to 20 占 퐉, preferably about 10 to 15 占 퐉, is formed between the adjacent device chips 21 do.

제2 연삭 단계에서는, 제1 연삭 단계와 마찬가지로, 척 테이블(66)을 화살표 a 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 휠(52)을 화살표 b 방향으로 예컨대 6000 rpm으로 회전시키고, 연삭수 공급 노즐(76)로부터 연삭수(78)를 공급하면서, 연삭 유닛 이송 기구(62)를 작동하여, 연삭 지석(56)을 웨이퍼(11)의 이면(11b)에 접촉시킨다.In the second grinding step, similarly to the first grinding step, while rotating the chuck table 66 in the direction of the arrow a, for example, at 300 rpm, the grinding wheel 52 is rotated in the direction of arrow b at 6000 rpm, The grinding unit feed mechanism 62 is operated while the grinding water 78 is supplied from the nozzle 76 to bring the grinding stone 56 into contact with the back surface 11b of the wafer 11. [

그리고, 연삭수 공급 노즐(76)로부터 연삭수(78)를 공급하면서, 연삭 휠(52)을 소정의 연삭 이송 속도로 아래쪽으로 소정량 연삭 이송하여 웨이퍼(11)의 이면(11b)을 연삭하고, 마무리 두께까지 웨이퍼(11)를 박화한다.The back surface 11b of the wafer 11 is ground by feeding a predetermined amount of the grinding wheel 52 downward at a predetermined grinding feed rate while supplying the grinding water 78 from the grinding water supply nozzle 76 , The wafer 11 is thinned to the finish thickness.

이 제2 연삭 단계에서는, 프레임 유닛(17)의 환형 프레임(F)이 클램프(68)에 의해 떨어뜨려져, 익스팬드 테이프(T1)가 반경 방향으로 확장되고 있기 때문에, 전술한 바와 같이 디바이스 칩(21) 사이에 소정의 간격이 형성된다.In this second grinding step, since the annular frame F of the frame unit 17 is dropped by the clamp 68 and the expand tape T1 is extended in the radial direction, (21).

따라서, 디바이스 칩(21) 사이에 침입한 연삭 부스러기가 연삭수(78)에 의해 씻어내어지고, 디바이스 칩(21)의 측면에 연삭 부스러기가 잔류하는 것을 방지할 수 있다. 디바이스 칩(21)의 마무리 두께는 20~75 ㎛ 정도이며, 바람직하게는 30~60 ㎛ 정도이다.Therefore, the grinding debris that enters between the device chips 21 is washed away by the grinding water 78, and the grinding debris can be prevented from remaining on the side surface of the device chip 21. The finish thickness of the device chip 21 is about 20 to 75 占 퐉, preferably about 30 to 60 占 퐉.

마무리 연삭 단계를 실시한 후, 웨이퍼(11)의 이면(11b)에 접착 필름인 다이 어태치 필름(DAF)(25)을 장착하며, DAF(25)에 다이싱 테이프(T2)를 접착하고, 다이싱 테이프(T2)의 외주부를 환형 프레임(F)에 의해 지지한 후, 웨이퍼(11)의 표면(11a)에 접착되어 있던 익스팬드 테이프(T1)를 박리하는 웨이퍼 전사 단계를 실시한다. DAF(25)를 적층한 다이싱 테이프를 웨이퍼(11)의 이면(11b)에 접착하여도 좋다.A die attach film DAF 25 is attached to the back surface 11b of the wafer 11 after the finish grinding step and the dicing tape T2 is adhered to the DAF 25, A wafer transfer step of supporting the outer peripheral portion of the singing tape T2 by the annular frame F and then peeling off the expand tape T1 adhered to the surface 11a of the wafer 11 is carried out. The dicing tape laminated with the DAF 25 may be adhered to the back surface 11b of the wafer 11. [

웨이퍼 전사 단계를 실시한 후, 디바이스 칩(21) 사이에서 노출된 DAF(25)에 레이저 빔을 조사하여 DAF(25)를 파단하는 접착 필름 파단 단계를 실시한다. 이 접착 필름 파단 단계에서는, 도 8에 도시된 바와 같이, 웨이퍼 전사 단계를 실시한 후의 환형 프레임(F)을 클램프(22)로 클램프하여 고정하고, 웨이퍼(11)를 다이싱 테이프(T2)를 통해 척 테이블(20)로 흡인 유지하며, 웨이퍼(11)의 표면(11a)을 노출시킨다.After the wafer transferring step, the adhesive film breaking step is performed to irradiate the DAF 25 exposed between the device chips 21 with a laser beam to break the DAF 25. 8, the annular frame F after carrying out the wafer transfer step is clamped and clamped by the clamp 22, and the wafer 11 is held by the dicing tape T2 And held on the chuck table 20 so as to expose the surface 11a of the wafer 11.

그리고, 디바이스 칩(21) 사이에서 노출된 DAF(25)에 집광기(6)로부터 DAF(25)에 대하여 흡수성을 갖는 파장(예컨대 355 ㎚)의 레이저 빔을 조사하고, 척 테이블(20)을 화살표 X1 방향으로 가공 이송함으로써, DAF(25)를 제1 방향으로 신장되는 분할 예정 라인(13)을 따라 파단한다.A laser beam having an absorbing wavelength (for example, 355 nm) is irradiated from the condenser 6 to the DAF 25 on the DAF 25 exposed between the device chips 21, The DAF 25 is broken along the line to be divided 13 extending in the first direction.

계속해서, 척 테이블(20)을 인덱싱 이송하여, 인접하는 분할 예정 라인(13)에 대응하는 디바이스 칩(21) 사이에 레이저 빔을 조사하고, 척 테이블(20)을 화살표 X2 방향으로 가공 이송함으로써, DAF(25)를 파단한다.Subsequently, the chuck table 20 is indexed and transferred, the laser beam is irradiated between the device chips 21 corresponding to the adjacent line to be divided 13, and the chuck table 20 is processed and transferred in the direction of the arrow X2 , The DAF 25 is broken.

가공 이송 방향을 교대로 X1 방향 또는 X2 방향으로 변경하면서, 제1 방향으로 신장되는 모든 분할 예정 라인(13)을 따라 DAF(25)를 레이저 빔의 조사에 의해 파단한다.The DAF 25 is broken by irradiation of the laser beam along all the lines 13 to be divided extending in the first direction while alternately changing the processing transfer direction to the X1 direction or the X2 direction.

계속해서, 척 테이블(20)을 90° 회전시키고 나서, 제1 방향에 직교하는 제2 방향으로 신장되는 모든 분할 예정 라인(13)을 따라 동일한 레이저 빔을 조사하여, DAF(25)를 제2 방향으로 신장되는 분할 예정 라인(13)을 따라 파단한다.Subsequently, the chuck table 20 is rotated by 90 degrees and then the same laser beam is irradiated along all the lines 13 to be divided extending in the second direction orthogonal to the first direction, Along the expected line 13 to be divided.

접착 필름 파단 단계의 가공 조건은, 예컨대 이하와 같이 설정되어 있다.The processing conditions of the adhesive film breaking step are set as follows, for example.

광원 : LD 여기 Q 스위치 Nd : YVO4 펄스 레이저Light source: LD excitation Q switch Nd: YVO4 pulsed laser

파장 : 355 ㎚Wavelength: 355 nm

출력 : 0.2 WOutput: 0.2 W

반복 주파수 : 200 ㎑Repetition frequency: 200 kHz

가공 이송 속도 : 200 ㎜/sMachining feed rate: 200 mm / s

2 : 레이저 빔 조사 유닛 4 : 레이저 빔 발생 유닛
6 : 집광기 8 : 레이저 발진기
11 : 반도체 웨이퍼 13 : 분할 예정 라인
15 : 디바이스 17 : 프레임 유닛
19 : 개질층 21 : 디바이스 칩
23 : 간격 25 : DAF
40 : 연삭 유닛 52 : 연삭 휠
56 : 연삭 지석 66 : 척 테이블
68 : 클램프 74 : 클램프 지지 부재
76 : 연삭수 공급 노즐 78 : 연삭수
T1 : 익스팬드 테이프 F : 환형 프레임2: laser beam irradiation unit 4: laser beam generating unit
6: condenser 8: laser oscillator
11: semiconductor wafer 13: line to be divided
15: Device 17: Frame unit
19: reforming layer 21: device chip
23: interval 25: DAF
40: Grinding unit 52: Grinding wheel
56: grinding stone 66: chuck table
68: clamp 74: clamp support member
76: Grinding water supply nozzle 78: Grinding water
T1: Expand tape T: Annular frame

Claims (2)

서로 교차하는 복수의 분할 예정 라인으로 구획된 표면의 각 영역에 각각 디바이스가 형성된 웨이퍼 가공 방법으로서,
환형 프레임의 개구를 막는 익스팬드 테이프에 웨이퍼의 표면을 접착하여 프레임 유닛을 형성하는 프레임 유닛 형성 단계와,
상기 프레임 유닛을 구성하는 웨이퍼의 이면으로부터 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔을 조사(照射)하고, 웨이퍼 내부의 표면 근방에 분할 예정 라인을 따른 개질층을 형성하는 개질층 형성 단계와,
상기 프레임 유닛 형성 단계와 상기 개질층 형성 단계를 실시한 후, 연삭수를 공급하면서 웨이퍼의 이면을 연삭 지석으로 연삭하고, 상기 개질층을 따라 웨이퍼를 개개의 디바이스 칩으로 분할하는 제1 연삭 단계와,
상기 제1 연삭 단계를 실시한 후, 상기 익스팬드 테이프를 확장하여 인접하는 상기 디바이스 칩 사이에 간격을 둔 웨이퍼에 연삭수를 공급하면서 연삭 지석으로 웨이퍼의 이면을 연삭하고, 마무리 두께까지 웨이퍼를 박화하는 제2 연삭 단계
를 포함하는 것을 특징으로 하는 웨이퍼 가공 방법.A wafer processing method in which devices are formed in respective regions of a surface partitioned by a plurality of lines to be divided intersecting each other,
A frame unit forming step of forming a frame unit by adhering the surface of the wafer to an expand tape covering the opening of the annular frame,
A modified layer forming step of forming a modified layer along a line to be divided in the vicinity of the surface inside the wafer by irradiating a laser beam of a wavelength having a transmittance to the wafer from the back surface of the wafer constituting the frame unit,
A first grinding step of grinding the back surface of the wafer with a grinding stone while supplying the grinding water and dividing the wafer into individual device chips along the modified layer after performing the frame unit forming step and the modified layer forming step,
After the first grinding step is performed, the back side of the wafer is ground with a grinding stone while grinding water is supplied to a wafer spaced between adjacent device chips by extending the expand tape, and the wafer is thinned to the finish thickness Second grinding step
Wherein the wafer is machined to a desired shape. 제1항에 있어서, 상기 제2 연삭 단계를 실시한 후, 웨이퍼의 이면에 접착 필름을 접착하며 상기 접착 필름에 다이싱 테이프를 접착하고, 상기 다이싱 테이프의 외주부를 환형 프레임에 의해 지지하며, 웨이퍼의 표면에 접착된 상기 익스팬드 테이프를 박리하는 웨이퍼 전사 단계와,
상기 웨이퍼 전사 단계를 실시한 후, 디바이스 칩 사이에서 노출된 상기 접착 필름에 레이저 빔을 조사하여 상기 접착 필름을 파단하는 접착 필름 파단 단계
를 더 포함하는 웨이퍼 가공 방법.2. The method according to claim 1, wherein after the second grinding step, an adhesive film is adhered to the back surface of the wafer, a dicing tape is adhered to the adhesive film, the outer peripheral portion of the dicing tape is supported by the annular frame, A wafer transfer step of transferring the expand tape to the surface of the wafer,
A step of breaking the adhesive film by irradiating a laser beam onto the adhesive film exposed between the device chips after performing the wafer transferring step to break the adhesive film
Further comprising the steps of:
KR1020160111509A 2015-09-07 2016-08-31 Wafer machining method KR20170029385A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015175365A JP2017054843A (en) 2015-09-07 2015-09-07 Processing method for wafer
JPJP-P-2015-175365 2015-09-07

Publications (1)

Publication Number Publication Date
KR20170029385A true KR20170029385A (en) 2017-03-15

Family

ID=58289955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160111509A KR20170029385A (en) 2015-09-07 2016-08-31 Wafer machining method

Country Status (4)

Country Link
JP (1) JP2017054843A (en)
KR (1) KR20170029385A (en)
CN (1) CN106505035A (en)
TW (1) TW201712748A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016731A (en) * 2017-07-10 2019-01-31 株式会社ディスコ Wafer processing method
CN109909623A (en) * 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 Cutting method for wafer
JP7075242B2 (en) * 2018-02-28 2022-05-25 株式会社ディスコ Processing method of work piece
JP7408237B2 (en) 2020-01-16 2024-01-05 株式会社ディスコ Wafer processing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (en) 1997-07-23 1999-02-12 Toshiba Corp Method of dividing wafer and manufacture of semiconductor device
JP2005064232A (en) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd Processing method of wafer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223283A (en) * 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd Method for dividing wafer
JP6029348B2 (en) * 2012-06-26 2016-11-24 株式会社ディスコ Wafer processing method
JP6087565B2 (en) * 2012-10-03 2017-03-01 株式会社ディスコ Grinding apparatus and grinding method
JP6110136B2 (en) * 2012-12-28 2017-04-05 株式会社ディスコ Wafer laser processing method and laser processing apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140520A (en) 1997-07-23 1999-02-12 Toshiba Corp Method of dividing wafer and manufacture of semiconductor device
JP2005064232A (en) 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd Processing method of wafer

Also Published As

Publication number Publication date
JP2017054843A (en) 2017-03-16
TW201712748A (en) 2017-04-01
CN106505035A (en) 2017-03-15

Similar Documents

Publication Publication Date Title
KR102368338B1 (en) Processing method of wafer
KR102369760B1 (en) Processing method of wafer
US7682858B2 (en) Wafer processing method including formation of a deteriorated layer
CN101064274B (en) Method of dividing an adhesive film bonded to a wafer
US7179721B2 (en) Method of dividing a non-metal substrate
JP5645593B2 (en) Wafer division method
CN107946242B (en) Method for processing wafer
JPWO2004100240A1 (en) Method and apparatus for dividing plate-like member
JP6713212B2 (en) Method for manufacturing semiconductor device chip
TWI697946B (en) Wafer processing method
KR20170029385A (en) Wafer machining method
TWI701730B (en) Wafer processing method
JP5943727B2 (en) Breaking method of adhesive film
JP2014099522A (en) Processing method of tabular object
JP2012160515A (en) Workpiece processing method
JP5912283B2 (en) Processing method of adhesive tape and wafer
CN111571043B (en) Wafer processing method
TWI685886B (en) Wafer processing method
JP6270520B2 (en) Wafer processing method
KR20170053112A (en) Wafer processing method
TWI732959B (en) Wafer processing method
JP7309280B2 (en) Workpiece, Workpiece Manufacturing Method, and Workpiece Processing Method
JP2013105823A (en) Method for dividing plate-like object
JP2022137807A (en) Manufacturing method of wafer, manufacturing method of chip, wafer, and position adjustment method of laser beam
JP7126852B2 (en) Laser processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application