KR20170020793A

KR20170020793A - 비디오 코딩에서 ０ 번째 출력 계층 세트를 위한 프로파일, 티어, 레벨

Info

Publication number: KR20170020793A
Application number: KR1020167035301A
Authority: KR
Inventors: 예-쿠이 왕; 아다르쉬 크리쉬난 라마수브라모니안; 프누 헨드리
Original assignee: 퀄컴 인코포레이티드
Priority date: 2014-06-20
Filing date: 2015-06-19
Publication date: 2017-02-24
Also published as: JP6453365B2; KR20170020794A; CA2950921C; EP3158763A1; WO2015196034A1; BR112016029751A2; KR102387848B1; EP3158746B1; CN106464919B; CN106664426B; WO2015196025A1; JP2017523683A; ES2898663T3; US9788007B2; EP3158746A1; CA2950921A1; BR112016029751B1; JP6377778B2; US20150373361A1; US20150373377A1

Abstract

디코딩 비디오 데이터를 인코딩하기 위한 시스템들 및 방법들이 개시된다. 비디오 데이터를 디코딩하기 위한 방법은 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 수신하는 단계를 포함할 수 있다. 비디오 데이터의 복수의 계층들은 베이스 계층 및 비디오 파라미터 세트 (VPS) 를 포함할 수 있다. VPS 는, 복수의 출력 계층 세트들 (OLS) 및 복수의 OLS들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 정보를 표시할 수 있다. 디코딩하기 위한 방법은 또한, 타겟 OLS 로서 하나 이상의 계층들로부터 OLS 를 선택하는 단계, 및 VPS 에서 시그널링된 PTL 정보에 기초하여 타겟 OLS 를 디코딩하는 단계를 포함할 수 있다.

Description

비디오 코딩에서 ０ 번째 출력 계층 세트를 위한 프로파일, 티어, 레벨{PROFILE, TIER, LEVEL FOR THE 0-TH OUTPUT LAYER SET IN VIDEO CODING}

이 출원은 예를 들어 비디오 인코더들 및 비디오 디코더들에 있어서, 비디오 코딩 및 압축의 분야에 관한 것이다. 특히, 이 출원은 진보된 비디오 코딩 (Advanced Video Coding; AVC) 을 위한 SVC 를 포함하는 스케일러블 비디오 코딩 (scalable video coding; SVC) 그리고 3D 및 고효율 비디오 코딩 (High Efficiency Video Coding; HEVC) 에 대한 멀티 뷰 확장들 이외에 스케일러블 HEVC (Scalable HEVC; SHVC) 로서도 또한 지칭되는 HEVC 를 위한 SVC 에 관한 것이다.

디지털 비디오 능력들은 디지털 텔레비전들, 디지털 직접 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 휴대정보 단말기 (PDA) 들, 랩탑 또는 데스크탑 컴퓨터들, 테블릿 컴퓨터들, e-북 리더들, 디지털 카메라들, 디지털 리코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 소위 "스마트 폰들", 원격 화상회의 디바이스들, 비디오 스트리밍 디바이스들 등을 포함하는, 매우 다양한 디바이스들에 통합될 수 있다. 디지털 비디오 디바이스들은 MPEG-2, MPEG-4, ITU-T H.263, ITU-T H.264/MPEG-4, 파트 10, 어드밴스드 비디오 코딩 (AVC), 현재 개발 중인 HEVC 표준에 의해 정의된 표준들, 및 이러한 표준들의 확장판들에 기재된 것과 같은 비디오 코딩 프로세스들을 구현한다. 비디오 디바이스들은 그러한 비디오 코딩의 타입들을 구현하는 것에 의해 디지털 비디오 정보를 보다 효율적으로 송신, 수신, 인코딩, 디코딩 및/또는 저장할 수도 있다.

비디오 코딩 방법들은 공간적 (인트라-픽처) 예측 및/또는 시간적 (인터-픽처) 예측을 포함하여 비디오 시퀀스들에 내재하는 리던던시를 감소 또는 제거한다. 블록 기반 비디오 코딩에 대해, 비디오 슬라이스 (예를 들어, 비디오 프레임 또는 비디오 프레임의 일부) 는 비디오 블록들로 파티셔닝될 수도 있는데, 이는 또한 트리블록들, 코딩 유닛(CU)들 및/또는 코딩 노드들로서 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처에서 이웃하는 블록들의 참조 샘플들에 관한 공간적 예측을 사용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스에서의 비디오 블록들은 동일한 픽처에서 이웃하는 블록들의 참조 샘플들에 관한 공간적 예측 또는 다른 참조 픽처들에서 참조 샘플들에 관한 시간적 예측을 사용할 수도 있다. 픽처들은 프레임들로서 지칭될 수도 있고, 참조 픽처들은 참조 프레임들로서 지칭될 수도 있다.

공간적 또는 시간적 예측은 코딩된 블록에 대한 예측 블록을 초래한다. 잔차 데이터는 코딩될 원래 블록과 예측 블록 사이의 픽셀 차이들을 나타낸다. 인터 코딩된 블록은 예측 블록을 형성하는 참조 샘플들의 블록들, 및 코딩된 블록과 예측 블록 사이의 차이를 표시하는 잔차 데이터를 가리키는 모션 벡터에 따라 인코딩된다. 인트라 코딩된 블록은 인트라 코딩 모드 및 잔차 데이터에 따라 인코딩된다. 추가 압축을 위해, 잔차 데이터가 픽셀 도메인에서 변환 도메인으로 변환되어, 잔차 변환 계수들을 발생할 수도 있는데, 이 잔차 변환 계수들은 그 후 양자화될 수도 있다. 초기에 2 차원 어레이로 배열된 양자화된 변환 계수들은, 변환 계수들의 1 차원 벡터를 생성하기 위해 스캐닝될 수도 있고, 한층 더한 압축을 달성하기 위해 엔트로피 코딩이 적용될 수도 있다.

멀티 뷰 코딩 비트스트림은, 예를 들어 다중 관점들로부터 뷰들을 인코딩하는 것에 의해 생성될 수도 있다. 멀티뷰 코딩 양태들을 사용하는 일부 3 차원 (3D) 비디오 표준들이 개발되고 있다. 예를 들어, 상이한 뷰들은 3D 비디오를 지원하기 위해 좌측 및 우측 아이 뷰들을 송신할 수도 있다. 대안으로, 일부 3D 비디오 코딩 프로세스들은 소위 멀티뷰 플러스 깊이 코딩을 적용할 수도 있다. 멀티뷰 플러스 깊이 코딩에 있어서, 3D 비디오 비트스트림은 텍스처 뷰 컴포넌트들 뿐만 아니라 깊이 뷰 컴포넌트들을 포함할 수도 있다. 예를 들어, 각각의 뷰는 하나의 텍스처 뷰 컴포넌트 및 하나의 깊이 뷰 컴포넌트를 포함할 수도 있다.

일반적으로, 이 개시물은 비디오 코딩, 특히 HEVC 와 관련된 방법들 및 시스템들을 기재한다. 현재의 SHVC 및 MV-HEVC 표준들에 있어서, 활성 비디오 파라미터 세트 (VPS) 에 의해 특정된 0 번째 출력 계층 세트 (OLS) 는 비디오 데이터의 베이스 계층만을 포함하는 OLS 를 지칭한다. 하지만, 전체 비트스트림이 단지 베이스 계층만을 포함하지 않으면, 0 번째 OLS 의 티어 및 레벨 정보는 시그널링되지 않는다. 이것은 HEVC 에 있어서 최적 레벨에서 비디오 코딩 시스템이 동작하는 것을 방지한다.

이 개시물의 시스템들, 방법들 및 디바이스들은 각각 몇몇 혁신적인 양태들을 가지며, 이들 중 단 하나만이 본 명세서에 개시된 바람직한 속성들을 담당하지 않는다.

개시물의 일 양태는 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 인코딩하기 위한 방법을 제공하며, 비디오 데이터의 복수의 계층들은 베이스 계층을 포함한다. 방법은, 비트스트림 내에서 복수의 출력 계층 세트 (OLS) 들을 표시하는 하나 이상의 신택스 엘리먼트들을 생성하는 단계를 포함할 수 있다. 각각의 OLS 는 복수의 계층들 중 하나 이상의 계층들을 가질 수 있다. 신택스 엘리먼트들은 또한 복수의 OLS들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 정보를 표시할 수 있다. 방법은 또한, 비디오 파라미터 세트 (VPS) 에서 하나 이상의 신택스 엘리먼트들을 포함하는 복수의 계층들을 인코딩하는 단계를 포함할 수 있다.

개시물의 다른 양태는, 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 인코딩하기 위한 디바이스를 제공하며, 비디오 데이터의 복수의 계층들은 베이스 계층을 포함한다. 디바이스는, 비디오 데이터의 복수의 계층들을 저장하도록 구성된 메모리를 가질 수 있다. 디바이스는 또한, 메모리에 동작가능하게 커플링된 적어도 하나의 프로세서를 가질 수 있다. 적어도 하나의 프로세서는, 비트스트림 내에서 복수의 출력 계층 세트 (OLS) 들을 표시하는 하나 이상의 신택스 엘리먼트들을 생성할 수 있다. 각각의 OLS 는 복수의 계층들 중 하나 이상의 계층들을 가질 수 있다. 신택스 엘리먼트들은 또한 복수의 OLS들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 정보를 표시할 수 있다. 적어도 하나의 프로세서는 또한, 비디오 파라미터 세트 (VPS) 에서 하나 이상의 신택스 엘리먼트들을 인코딩하는 것을 포함하여 복수의 계층들을 인코딩할 수 있다.

개시물의 다른 양태는, 비디오 데이터를 디코딩하기 위한 방법을 제공한다. 방법은, 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 수신하는 단계를 포함할 수 있다. 비디오 데이터의 복수의 계층들은 베이스 계층 및 비디오 파라미터 세트 (VPS) 를 포함할 수 있다. VPS 는 복수의 출력 계층 세트 (OLS) 들 및 복수의 OLS들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 정보를 표시할 수 있다. 방법은 또한, 타겟 OLS 로서 하나 이상의 계층들로부터 OLS 를 선택하는 단계를 포함할 수 있다. 방법은 또한, VPS 에서 시그널링된 PTL 정보에 기초하여 타겟 OLS 를 디코딩하는 단계를 포함할 수 있다.

개시물의 다른 양태는, 비디오 데이터를 디코딩하기 위한 디바이스를 제공한다. 디바이스는, 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 저장하도록 구성된 메모리를 포함할 수 있다. 비디오 데이터의 복수의 계층들은 베이스 계층 및 비디오 파라미터 세트 (VPS) 를 포함할 수 있다. VPS 는 복수의 출력 계층 세트 (OLS) 들 및 복수의 OLS들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 정보를 표시할 수 있다. 디바이스는 또한, 메모리에 동작가능하게 커플링된 적어도 하나의 프로세서를 가질 수 있다. 적어도 하나의 프로세서는, 타겟 OLS 로서 하나 이상의 계층들로부터 OLS 를 선택할 수 있다. 적어도 하나의 프로세서는 또한, VPS 에서 시그널링된 PTL 정보에 기초하여 타겟 OLS 를 디코딩할 수 있다.

본 개시물의 다른 피처들 및 이점들은 개시물의 양태들을 예시로서 설명하는 다음의 설명으로부터 명백해질 것이다.

본 개시물의 실시형태들의 상세들은, 그 구조 및 동작 양자에 관하여, 첨부 도면들의 연구에 의해 부분적으로 얻을 수도 있으며, 도면들에서 같은 참조 번호들은 같은 부분들을 지칭한다.
도 1 은 비디오 코딩 시스템의 기능 블록 다이어그램이다.
도 2 는 도 1 의 비디오 인코더의 기능 블록 다이어그램이다.
도 3 은 도 1 의 비디오 디코더를 도시하는 기능 블록 다이어그램이다.
도 4 는 비디오 인코더와 비디오 디코더 사이의 예시적인 신호 흐름을 나타내는 신호 흐름도이다.
도 5 는 비트스트림을 인코딩하기 위한 방법의 플로우챠트이다.
도 6 은 비트스트림을 디코딩하기 위한 방법의 플로우챠트이다.

개시물은 0 번째 출력 계층 세트 (OLS) 를 위한 프로파일, 티어 및 레벨과 같은 상호운용성 정보의 시그널링을 포함한, 멀티 계층 비디오 코딩에서 몇몇 개선들 중 하나 이상을 포함할 수도 있는 코딩의 시스템들 및 방법들을 제공한다. 본 명세서에서 사용된 바와 같이, "0 번째 계층" 은 일반적으로 비트스트림의 베이스 계층을 지칭할 수 있다. 현재 SHVC 및 MV-HEVC 표준들에 있어서, 활성 VPS 에 의해 특정된 0 번째 OLS 는 베이스 계층만을 포함하는 OLS 를 지칭한다. 하지만, 전체 비트스트림이 베이스 계층만을 포함하지 않으면, 0 번째 OLS 의 티어 및 레벨 정보는 시그널링되지 않는다.

이하, 신규 시스템들, 장치들 및 방법들의 다양한 양태들은 첨부 도면들을 참조하여 보다 충분히 기재된다. 하지만, 이 개시물은 많은 상이한 형태들로 구현될 수도 있고, 이 개시물 전체에 걸쳐 제시된 임의의 특정 구조 또는 기능에 제한되는 것으로 해석되지 않아야 한다. 오히려, 이들 양태들은 이 개시물이 철저하고 완전해지도록 제공되고, 당업자에게 개시물의 범위를 충분히 전달할 것이다. 본 명세서에 기재된 기법들에 기초하여, 당업자는, 개시물의 임의의 다른 양태와 관계 없이 구현되든 또는 이 양태와 결합되는, 개시물의 범위가 본 명세서에 개시된 신규 시스템들, 장치들, 및 방법들의 임의의 양태를 커버하도록 의도된다는 것을 이해해야 한다. 예를 들어, 본 명세서에 기술된 임의의 수의 양태들을 사용하여 장치가 구현될 수도 있고 또는 방법이 실시될 수도 있다. 부가적으로, 개시물의 범위는 본 명세서에 기술된 개시물의 다양한 양태들에 부가하여 또는 이들 양태들 이외에, 다른 구조, 기능 또는 구조 및 기능을 사용하여 실시되는 그러한 장치 또는 방법을 커버하도록 의도된다. 본 명세서에 개시된 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구현될 수도 있다는 것을 이해해야 한다.

특정 양태들이 본 명세서에 기재되지만, 이들 양태들의 많은 변형들 및 치환들이 개심물의 범위 내에 포함된다. 바람직한 양태들의 일부 이익들 및 이점들이 언급되지만, 개시물의 범위는 특정 이익들, 사용들 또는 목적들에 제한되도록 의도되지 않는다. 오히려, 개시물의 양태들은 상이한 무선 기술들, 시스템 구성들, 네트워크들 및 송신 프로토콜들에 넓게 적용가능하도록 의도되고, 이들 중 일부는 바람직한 양태들의 다음의 설명에서 그리고 도면들에서 예시로서 도시된다. 상세한 설명 및 도면들은 제한하기 보다는 오히려 개시물을 예시하며, 개시물의 범위는 첨부된 청구항들 및 그 등가물들에 의해 정의된다.

비디오 코딩 시스템

도 1 은 비디오 코딩 시스템의 기능 블록 다이어그램이다. 비디오 코딩 시스템 ("시스템")(10) 은 이 개시물에 기재된 양태들에 따른 방법들을 활용할 수도 있다. 본 명세서에 기재된 바와 같이, 용어 "비디오 코더" 는 일반적으로 비디오 인코더들 및 비디오 디코더들의 양자를 지칭한다. 본 개시물에서, 용어들 "비디오 코딩" 또는 "코딩" 은 일반적으로 비디오 인코딩 및 비디오 디코딩을 지칭할 수도 있다.

도 1 에 나타낸 바와 같이, 시스템 (10) 은 목적지 디바이스 (14) 에 의해 나중에 디코딩될 인코딩된 비디오 데이터를 생성할 수 있는 소스 디바이스 (12) 를 포함한다. 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 데스크탑 컴퓨터들, 노트북 (즉, 랩탑) 컴퓨터들, 테블릿 컴퓨터들, 셋톱 박스들, 이른바 "스마트" 폰들과 같은 전화 핸드셋들, 이른바 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함하는 광범위한 범위의 디바이스들 중 임의의 것을 포함할 수 있다. 일부 경우들에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 무선 통신을 위해 구비될 수도 있다.

목적지 디바이스 (14) 는 디코딩될 인코딩된 비디오 데이터를 링크 (16) 를 통해 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 디바이스 (12) 에서 목적지 디바이스 (14) 로 이동시킬 수 있는 매체 또는 디바이스의 임의의 유형을 포함할 수도 있다. 일 예에서, 링크 (16) 는 소스 디바이스 (12) 가 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 실시간으로 직접 송신하게 하는 통신 매체를 포함할 수도 있다. 소스 디바이스 (12) 는 인코딩된 비디오 데이터를 무선 통신 프로토콜과 같은 통신 표준에 따라 변조할 수도 있고, 목적지 디바이스 (14) 로 송신될 수도 있다. 통신 매체는 임의의 무선 또는 유선 통신 매체, 예컨대 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수도 있다. 통신 매체는 패킷 기반 네트워크, 예컨대 근거리 통신망 (local area network), 광역 통신망 (wide-area network), 또는 인터넷과 같은 글로벌 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 에서 목적지 디바이스 (14) 로의 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.

인코딩된 데이터는 출력 인터페이스 (22) 에서 저장 디바이스 (34) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 입력 인터페이스에 의해 저장 디바이스 (34) 로부터 액세스될 수도 있다. 저장 디바이스 (34) 는 하드 드라이브, 블루레이 디스크들, DVD들, CD-ROM들, 플래시 메모리, 휘발성 또는 비휘발성 메모리와 같은 임의의 다양한 분산된 또는 국부적으로 액세스된 데이터 저장 매체, 또는 인코딩된 비디오 데이터를 저장하는 임의의 다른 적합한 디지털 저장 매체를 포함할 수도 있다. 추가 예에서, 저장 디바이스 (34) 는 소스 디바이스 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 다른 중간 저장 디바이스 또는 파일 서버에 대응할 수도 있다. 목적지 디바이스 (14) 는 스트리밍 또는 다운로드를 통해 저장 디바이스 (34) 로부터의 저장된 비디오 데이터에 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 송신할 수 있는 임의의 유형의 서버일 수도 있다. 예시의 파일 서버들은 (예를 들어, 웹사이트용의) 웹 서버, FTP 서버, NAS (network attached storage) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인터넷 접속을 포함하는 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은 파일 서버 상에 저장된 인코딩된 비디오 데이터를 액세스하는데 적합한 무선 채널 (예를 들어, 와이파이 접속), 유선 접속 (예를 들어, DSL, 케이블 모뎀 등), 또는 이들의 조합을 포함할 수도 있다. 저장 디바이스 (34) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들의 조합일 수도 있다.

본 개시물의 방법들은 무선 어플리케이션들 또는 설정들에 반드시 제한되는 것은 아니다. 방법들은 다양한 멀티미디어 어플리케이션들, 예컨대, 지상파 (over-the-air) 텔레비전 방송들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예를 들어, 인터넷을 통한 스트리밍 비디오 송신들, 데이터 저장 매체 상의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 어플리케이션들 중 임의의 것의 지원에서 비디오 코딩에 적용될 수도 있다. 일부 예들에서, 시스템 (10) 은, 비디오 스트리밍, 비디오 플레이백, 비디오 방송, 및/또는 비디오 전화와 같은 어플리케이션들을 지원하기 위해 일방향 또는 양방향 비디오 송신을 지원하도록 구성될 수도 있다.

도 1 의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20) 및 출력 인터페이스 (22) 를 포함한다. 일부 경우들에서, 출력 인터페이스 (22) 는 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 디바이스 (12) 에서, 비디오 소스 (18) 는 비디오 캡처 디바이스와 같은 소스, 예를 들어 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브, 비디오 콘텐츠 제공자로부터 비디오를 수신하는 비디오 피드 인터페이스, 및/또는 소스 비디오로서 컴퓨터 그래픽스 데이터를 생성하는 컴퓨터 그래픽스 시스템, 또는 그러한 소스들의 조합을 포함할 수도 있다. 일 예로서, 비디오 소스 (18) 가 비디오 카메라인 경우, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 이른바 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 하지만, 본 개시물에 기재된 방법들은 일반적으로 비디오 코딩에 적용가능할 수도 있으며, 무선 및/또는 유선 어플리케이션들에 적용될 수도 있다.

비디오 인코더 (20) 는 캡처된, 미리 캡처된, 컴퓨터 생성된 비디오를 인코딩할 수도 있다. 부가적으로, 일부 실시형태들에서, 비디오 디코더 (30) 는 제 1 비트스트림의 파라미터 세트 ID 및 고유 파라미터 세트 ID 에 기초하여 제 1 비트스트림과 제 2 비트스트림 사이를 구별할 수도 있다. 다른 예들에서, 소스 디바이스 (12) 의 출력 인터페이스 (22) 는 링크 (16) 를 통해 목적지 디바이스 (14) 에 직접 인코딩된 비디오 데이터를 송신할 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안으로), 디코딩 및/또는 플레이백을 위해, 목적지 디바이스 (14) 및 다른 디바이스들에 의한 이후의 액세스를 위해 저장 디바이스 (34) 상에 저장될 수도 있다.

목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30) 및 디스플레이 디바이스 (32) 를 포함한다. 일부 경우들에서, 입력 인터페이스 (28) 는 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해 인코딩된 비디오 데이터를 수신한다. 링크 (16) 를 통해 통신되거나 저장 디바이스 (34) 상에 저장된 인코딩된 비디오 데이터는, 비디오 데이터의 디코딩에 있어서, 비디오 디코더 (30) 와 같은 비디오 디코더에 의한 사용을 위해 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수도 있다. 그러한 신택스 엘리먼트들은 통신 매체 상에서 송신되거나, 저장 매체 상에 저장되거나, 또는 파일 서버상에 저장된 인코딩된 비디오 데이터로 포함될 수도 있다.

디스플레이 디바이스 (32) 는 목적지 디바이스 (14) 와 통합되거나 목적지 디바이스 (14) 외부에 있을 수도 있다. 일부 예들에서, 목적지 디바이스 (14) 는 통합형 디스플레이 디바이스를 포함할 수도 있고, 또한 외부 디스플레이 디바이스와 인터페이스하도록 구성될 수도 있다. 다른 예들에서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 디스플레이의 다른 유형과 같은 다양한 디스플레이 디바이스들 중 임의의 것을 포함할 수도 있다.

비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각 임의의 다양한 적합한 인코더 회로부, 예컨대 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들 (DSP들), 주문형 집적 회로들 (ASIC들), 필드 프로그램가능 게이트 어레이들 (FPGA들), 이산 로직, 소프트웨어, 하드웨어, 펌웨어, 또는 이들의 임의의 조합들로서 구현될 수도 있다. 방법들이 부분적으로 소프트웨어로 구현되는 경우, 디바이스는 그 소프트웨어에 대한 명령들을 적합한 비일시적 컴퓨터 판독가능 매체에 저장할 수도 있고, 본 개시물의 방법들을 수행하기 위해 하나 이상의 프로세서들을 사용하여 하드웨어에서 그 명령들을 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수도 있고, 이들 중 어느 하나는 결합된 인코더/디코더 (CODEC) 의 부분으로서 각각의 디바이스에 통합될 수도 있다.

HEVC 표준화 노력들은 HEVC 테스트 모델 (HM) 로서 지칭된 비디오 코딩 디바이스의 진화 모델에 기초한다. HM 은, 예를 들어, ITU-T H.264/AVC 에 따른 기존 디바이스들에 관하여 비디오 코딩 디바이스들의 몇몇 부가적인 능력들을 가정한다. 예를 들어, H.264 가 9 개의 인트라 예측 인코딩 모드들을 제공하는데 반해, HM 은 33 개만큼 많은 인트라 예측 인코딩 모드들을 제공할 수도 있다.

일반적으로, HM 의 작업 모델은 비디오 프레임 또는 픽처가 루마 (luma) 및 크로마 (chroma) 샘플들을 포함하는 최대 코딩 유닛들 (LCU) 또는 트리블록들의 시퀀스로 분할될 수도 있다. 트리블록은 H.264 표준의 매크로블록과 유사한 목적을 갖는다. 슬라이스는 코딩 순서에서 다수의 연속적인 트리블록들을 포함한다. 비디오 프레임 또는 픽처는 하나 이상의 슬라이스들로 파티셔닝될 수도 있다. 각각의 트리블록은 쿼드트리에 따라 코딩 유닛 (CU) 들로 스플릿될 수도 있다. 예를 들어, 쿼드트리의 루트 노드로서 트리블록은 4 개의 자식 노드들로 스플릿될 수도 있고, 그러면 각 자식 노드는 부모 노드일 수도 있고 또 다른 4 개의 자식 노드들로 스플릿될 수도 있다. 쿼드트리의 리프 노드로서 최종, 스플릿되지 않은 자식 노드는, 코딩 노드, 즉 코딩된 비디오 블록을 포함한다. 코딩된 비트스트림과 연관된 신택스 데이터는 트리블록이 스플릿될 수도 있는 최대 회수를 정의할 수도 있고, 또한 코딩 노드들의 최소 사이즈를 정의할 수도 있다.

CU 는 코딩 노드 및 코딩 노드와 연관된 변환 유닛들 (TU들) 및 예측 유닛들 (PU들) 을 포함한다. CU 의 사이즈는 코딩 노드의 사이즈에 대응하고 정사각형 형상이어야 한다. CU 의 사이즈는 8×8 픽셀들에서 최대 64×64 픽셀들 이상의 픽셀들을 갖는 트리블록의 사이즈까지의 범위에 있을 수도 있다. 각각의 CU 는 하나 이상의 PU들 및 하나 이상의 TU들을 포함할 수도 있다. CU 와 연관된 신택스 데이터는, 예를 들어, CU 를 하나 이상의 PU들로 파티셔닝하는 것을 설명할 수도 있다. 파티셔닝 모드들은, CU 가 스킵 또는 다이렉트 모드 인코딩되는지, 인트라 예측 모드 인코딩되는지, 또는 인터 예측 모드 인코딩되는지의 사이에서 상이할 수도 있다. PU들은 비정사각형의 형상으로 파티셔닝될 수도 있다. CU 와 연관된 신택스 데이터는, 예를 들어, CU 를 쿼드트리에 따라 하나 이상의 TU들로 파티셔닝하는 것을 또한 설명할 수도 있다. TU 는 형상이 정사각형 또는 비정사각형일 수 있다.

HEVC 표준은 TU들에 따른 변환들을 허용하는데, 이는 상이한 CU들에 대해 상이할 수도 있다. TU들은 파티셔닝된 LCU 에 대해 정의된 주어진 CU 내에서의 PU들의 사이즈에 기초하여 사이징될 수 있지만, 이것이 항상 그 경우는 아닐 수도 있다. TU들은 PU들과 동일한 사이즈이거나 또는 더 작을 수 있다. 일부 예들에서, CU 에 대응하는 잔차 샘플들은, "잔차 쿼드 트리 (residual quad tree; RQT)" 로서 알려진 쿼드트리 구조를 사용하여 더 작은 유닛들로 세분될 수도 있다. RQT 의 리프 노드들은 변환 유닛들 (TU들) 로 지칭될 수도 있다. TU들과 연관된 픽셀 차이값들은 변환되어 변환 계수들을 생성할 수도 있고, 변환 계수들은 양자화될 수도 있다.

일반적으로, PU 는 예측 프로세스와 관련된 데이터를 포함한다. 예를 들어, PU 가 인트라 모드 인코딩될 때, PU 는 PU 에 대한 인트라 예측 모드를 기술하는 데이터를 포함할 수도 있다. 다른 예로서, PU 가 인터 모드 인코딩될 때, PU 는 PU 에 대한 모션 벡터를 정의하는 데이터를 포함할 수도 있다. PU 에 대한 모션 벡터를 정의하는 데이터는, 예를 들어, 모션 벡터의 수평 성분, 모션 벡터의 수직 성분, 모션 벡터에 대한 해상도 (예를 들어, 1/4 픽셀 정밀도 또는 1/8 픽셀 정밀도), 모션 벡터가 가리키는 참조 픽처, 및/또는 모션 벡터에 대한 참조 픽처 리스트 (예를 들어, 리스트 0, 리스트 1, 또는 리스트 C) 를 기술할 수도 있다.

일반적으로, TU 는 변환 및 양자화 프로세스들에 대해 사용된다. 하나 이상의 PU들을 갖는 주어진 CU 는 하나 이상의 변환 유닛들 (TU들) 을 또한 포함할 수도 있다. 예측 다음에, 비디오 인코더 (20) 는 PU 에 대응하는 잔차값들을 계산할 수도 있다. 잔차값들은 TU들을 사용하여 변환 계수들로 변환되고, 양자화되며, 스캐닝되어 엔트로피 코딩을 위해 직렬화된 변환 계수들을 생성할 수도 있는 픽셀 차이값들을 포함한다. 본 명세서에서 사용된 바와 같이 용어 "비디오 블록" 은 일반적으로 CU 의 코딩 노드를 지칭할 수도 있다. 일부 특정 경우들에서, 본 개시물은 또한 용어 "비디오 블록" 을 사용하여 트리블록, 즉 LCU, 또는 CU 를 지칭할 수도 있는데, 이는 코딩 노드와 PU들 및 TU들을 포함한다.

비디오 인코더 (20) 는 인코딩된 비디오 데이터를 포함하는 비트스트림을 생성할 수 있다. 비트스트림은 일련의 네트워크 추상 계층 (NAL) 유닛들을 포함할 수 있다. NAL 유닛들의 각각은 NAL 유닛 헤더를 포함할 수도 있고 원 바이트 시퀀스 패이로드 (raw byte sequence payload; RBSP) 를 캡슐화할 수도 있다. NAL 유닛 헤더는 NAL 유닛 타입 코드를 표시하는 신택스 엘리먼트를 포함할 수도 있다. NAL 유닛의 NAL 유닛 헤더에 의해 특정된 NAL 유닛 타입 코드는 NAL 유닛의 타입을 표시한다. 비트스트림의 NAL 유닛들은 비디오 코딩 계층 (VCL) NAL 유닛들 및 비-VCL NAL 유닛들을 포함할 수도 있다. VCL NAL 유닛들은 픽처들의 코딩된 슬라이스들을 포함할 수 있다.

비-VCL NAL 유닛은 VPS, 시퀀스 파라미터 세트 (SPS), 픽처 파라미터 세트 (PSP), SEI, 또는 데이터의 다른 타입들을 포함할 수도 있다. VPS 는 제로 이상의 전체 코딩된 비디오 시퀀스들에 적용하는 신택스 엘리먼트들을 포함할 수도 있는 신택스 구조이다. SPS 는 제로 이상의 전체 코딩된 비디오 시퀀스들에 적용하는 신택스 엘리먼트들을 포함할 수도 있는 신택스 구조이다. 단일 VPS 는 다중 SPS 들에 적용가능할 수도 있다. PPS 는 제로 이상의 전체 코딩된 픽처들에 적용하는 신택스 엘리먼트들을 포함할 수도 있는 신택스 구조이다. 단일 SPS 는 다중 PPS 들에 적용가능할 수도 있다. VPS, SPS, 및 PPS 의 다양한 양태들은, 일반적으로 HEVC 표준에 의해 정의된 바와 같이 형성될 수도 있다. 비디오 인코더 (20) 는, 비트스트림에서, 픽처들의 샘플 값들의 정확한 디코딩을 위해 필요하지 않은 메타데이터를 포함하기 위해 SEI 메시지를 사용할 수도 있다. 하지만, 비디오 디코더 (30) 또는 다른 디바이스들은 다양한 다른 목적들을 위해 SEI 메시지들에 포함된 메타데이터를 사용할 수도 있다. 예를 들어, 비디오 디코더 (30) 는 픽처 출력 타이밍, 픽처 디스플레이, 손실 검출, 및 에러 은닉을 위해 SEI 메시지들에서 메타데이터를 사용할 수도 있다.

하이 레벨 신택스

NAL 유닛들은 비디오 인코더 (20) 에 의해 인코딩되고 비디오 디코더 (30) 에 송신된 신택스 엘리먼트들을 포함할 수 있다. 파라미터 세트들 (예를 들어, SPS, VPS, PPS 등), 참조 픽처 관리 신택스, 및 SEI 메시지들을 제공하는 신택스 엘리먼트와 같은, 비트스트림의 구조를 기재하거나 다중 픽처들에 또는 픽처 내의 다중 코딩된 블록 영역들에 적용하는 정보를 제공하는 신택스 엘리먼트들은, HEVC 의 "하이 레벨 신택스" (HLS) 부분으로서 알려져 있다.

특히, HEVC 는 이 개시물과 관계된, 다음의 양태들을 채용한다:

파라미터 세트 구조: 파라미터 세트들은 디코딩된 비디오의 몇몇 영역들의 디코딩을 위해 공유될 수 있는 정보를 포함한다. 파라미터 세트 구조는 디코딩 프로세스에 필수인 데이터를 전달하기 위한 강건성 메커니즘을 제공한다.

보충 인핸스먼트 정보 (SEI): 신택스는 SEI 로서 알려진 메타데이터의 다양한 타입들을 위한 지원을 포함한다. 그러한 데이터는 비디오 데이터의 타이밍에 관한 정보, 비디오 신호에서 사용된 컬러 공간의 적절한 해석, 3-D 입체 프레임 패킹 정보, 다른 디스플레이 힌트 정보 등을 제공한다.

도 2 는 도 1 의 비디오 인코더의 기능 블록 다이어그램이다. 비디오 인코더 (20) 는 캡처된 비디오 데이터를 수신하고 그 비디오 데이터를 비디오 블록들로 파티셔닝하도록 구성된 파티셔닝 모듈 (35) 을 포함할 수 있다. 파티셔닝 모듈 (35) 은 비디오 데이터를 슬라이스들, 타일들, 또는 다른 더 큰 유닛들로 파티셔닝할 수 있다. 파티셔닝 모듈 (35) 은 예를 들어, LCU들 및 CU들의 쿼드트리 구조에 따라, 비디오 블록들을 또한 파티셔닝할 수 있다. 비디오 인코더 (20) 는 슬라이스를 다중 비디오 블록들로 (그리고 가능하게는 타일들로서 지칭되는 비디오 블록들의 세트들로) 분할할 수도 있다.

비디오 인코더 (20) 는 파티셔닝 모듈 (35) 에 동작가능하게 커플링되고 파팃닝된 비디오 데이터를 수신하도록 구성된 예측 모듈 (41) 을 또한 가질 수 있다. 예측 모듈 (41) 은, 에러 결과들 (예를 들어, 코딩 레이트 및 왜곡의 레벨) 에 기초하여 현재 비디오 블록에 대하여, 복수의 인터 코딩 모드들 중 하나 또는 복수의 인트라 코드 모드들 중 하나와 같은, 복수의 가능한 코딩 모드들 중 하나를 선택할 수 있다. 예측 모듈 (41) 은 비디오 인코더 (20) 가 비디오 슬라이스들 내에서 비디오 블록들의 인트라 및 인터 코딩을 수행하는 것을 허용할 수 있다. 인트라 코딩은 주어진 비디오 프레임 또는 픽처 내의 비디오에서 공간적 리던던시를 감소 또는 제거하기 위해 공간적 예측에 의존한다. 인터 코딩은 비디오 시퀀스의 인접한 프레임들 또는 픽처들 내의 비디오에서 시간적 리던던시를 감소 또는 제거하기 위해 시간적 예측에 의존한다. 인트라 모드 (I 모드) 는 임의의 몇몇 공간 기반 압축 모드들을 지칭할 수도 있다. 인터 모드들, 예컨대 단방향 예측 (P 모드) 또는 양방향 예측 (B 모드) 는 임의의 몇몇 시간 기반 압축 모드들을 지칭할 수도 있다.

예측 모듈 (41) 은 모션 추정 모듈 (42), 모션 보상 모듈 (44), 및 인트라 예측 모듈 (46) 을 포함할 수 있다. 이들 컴포넌트들의 각각은 비디오 인코더 (20) 내에서 하나 이상의 프로세서들에 동작가능하게 접속되거나 통합될 수 있다. 개념적 목적들을 위해 별도로 논의되지만, 모션 추정 모듈 (42), 모션 보상 모듈 (44), 및 인트라 예측 모듈 (46) 은 고도로 통합될 수 있다.

모션 추정 모듈 (42) 은 비디오 시퀀스에 대해 미리 결정된 패턴에 따라 비디오 슬라이스에 대한 인터 예측 모드를 결정하도록 구성될 수 있다. 하나 이상의 참조 픽처들에서 하나 이상의 예측 블록들에 대한 그러한 현재 비디오 블록 인터 예측 또는 인터 예측 코딩은 시간적 압축을 제공할 수 있다. 미리 결정된 패턴은 P 슬라이스들, B 슬라이스들, 또는 GPB 슬라이스들로서 시퀀스에서 비디오 슬라이스들을 지정할 수도 있다. 본 명세서에서 사용된 바와 같이, 모션 추정은 일반적으로, 비디오 블록들에 대한 모션을 추정하는, 모션 벡터들을 생성하는 프로세스를 지칭할 수도 있다. 모션 벡터는, 예를 들어 참조 프레임 또는 참조 픽처 내의 예측 블록에 대한 현재 비디오 프레임 또는 픽처 내의 비디오 블록의 PU 의 변위를 표시할 수도 있다. 참조 프레임들은 예측 모듈 (41) 에 동작가능하게 커플링된 참조 픽처 메모리 (64) 에 저장될 수 있다. 참조 프레임 메모리 (64). 참조 프레임 메모리 (64) 는, 필터 모듈 (63) 이 재구성된 코딩 블록들에 대해 디블록킹 동작들을 수행한 후, 재구성된 코딩 블록들을 저장할 수 있다. 따라서, 참조 프레임 메모리 (64) 는 또한 디코딩된 픽처 버퍼 (DPB) 로서 동작할 수 있다.

예측 블록은 픽셀 차이의 관점에서 코딩될 비디오 블록의 PU 와 밀접하게 매칭하는 것으로 발견된 블록인데, 픽셀 차이는 절대 차의 합 (SAD), 제곱 차의 합 (SSD), 또는 다른 차이 메트릭들 (metrics) 에 의해 결정될 수도 있다. 일부 예들에서, 모션 예측 모듈 ("예측 모듈")(41) 은 참조 픽처 메모리 (64) 에 저장된 참조 픽처들의 서브-정수 픽셀 포지션들에 대한 값들을 계산할 수 있다. 예를 들어, 예측 모듈 (41) 은 참조 픽처의 1/4 픽셀 포지션들, 1/8 픽셀 포지션들, 또는 다른 분수의 픽셀 포지션들의 값들을 보간할 수도 있다. 따라서, 모션 추정 모듈 (42) 은 전체 (full) 픽셀 포지션들 및 분수적 (fractional) 픽셀 포지션들에 관한 모션 검색을 수행하고 분수적 픽셀 정밀도를 갖는 모션 벡터를 출력할 수도 있다.

모션 추정 모듈 (42) 은 PU 의 포지션을 참조 픽처의 예측 블록의 포지션과 비교함으로써 인터 코딩된 슬라이스에서의 비디오 블록의 PU 에 대한 모션 벡터를 계산할 수 있다. 참조 픽처는 제 1 참조 픽처 리스트 (List 0) 또는 제 2 참조 픽처 리스트 (List 1) 로부터 선택될 수 있는데, 이들 각각은 참조 픽처 메모리 (64) 에 저장된 하나 이상의 참조 픽처들을 식별한다. 모션 추정 모듈 (42) 은 계산된 모션 벡터를 모션 보상 모듈 (44) 및 엔트로피 인코딩 모듈 (56) 로 전송한다.

모션 보상은 모션 추정에 의해 결정된 모션 벡터에 기초한 예측 블록의 페칭 (fetching) 또는 생성을 수반할 수 있다. 이것은 서브 픽셀 정밀도에 대한 보간들을 포함할 수 있다. 현재 비디오 블록의 PU 에 대한 모션 벡터를 수신하면, 모션 보상 모듈 (44) 은 참조 픽처 리스트들 중 하나에서 모션 벡터가 가리키는 예측 블록을 위치시킬 수 있다. 모션 보상 모듈 (44) 은 또한 비디오 슬라이스의 비디오 블록들을 디코딩하는데 있어서 비디오 디코더 (30) 에 의한 사용을 위해 비디오 블록들 및 비디오 슬라이스와 연관된 신택스 엘리먼트들을 생성할 수 있다.

예측 모듈 (41) 의 인트라 예측 모듈 (46) 은 공간 압축을 제공하기 위해 동일한 프레임 또는 슬라이스에서 하나 이상의 이웃 블록들에 대해 현재 비디오 블록의 인트라 예측 코딩을 수행할 수 있다. 인트라 예측 모듈 (46) 은 상술한 바와 같이 모션 추정 모듈 (42) 및 모션 보상 모듈 (44) 에 의해 수행된 인터 예측에 대한 대안으로서, 현재 블록을 인트라 예측할 수 있다. 특히, 인트라 예측 모듈 (46) 은 현재 블록을 인코딩하는데 사용하기 위해 인트라 예측 모드를 결정할 수 있다. 일부 예들에서, 인트라 예측 모듈 (46) 은, 예를 들어 별도의 인코딩 패스들 동안, 다양한 인트라 예측 모드들을 사용하여 현재 블록을 인코딩할 수 있다. 예를 들어, 인트라 예측 모듈 (46) 은 다양한 테스트된 인트라 예측 모드들에 대한 레이트 왜곡 분석을 사용하여 레이트 왜곡값들을 계산하고, 테스트된 모드들 중에서 최상의 레이트 왜곡 특성들을 갖는 인트라 예측 모드를 선택할 수도 있다. 레이트 왜곡 분석은 인코딩된 블록을 생성하는데 사용된 비트 레이트 (즉, 비트들의 수) 뿐만 아니라, 인코딩되어 인코딩된 블록을 생성하였던 원래의 인코딩되지 않은 블록과 인코딩된 블록 간의 왜곡 (또는 에러) 의 양을 결정할 수 있다. 인트라 예측 모듈 (46) 은 왜곡들로부터의 비율들 및 다양한 인코딩된 블록들에 대한 레이트들을 계산하여 어느 인트라 예측 모드가 블록에 대한 최상의 레이트 왜곡값을 나타내는지를 결정할 수도 있다.

인트라 예측 모듈 (46) 은 블록에 대해 선택된 인트라 예측 모드를 나타내는 정보를 엔트로피 인코딩 유닛 (56) 에 제공할 수도 있다. 엔트로피 인코딩 모듈 (56) 은 선택된 인트라-예측 모드를 나타내는 정보를 인코딩할 수 있다. 비디오 인코더 (20) 는 송신된 비트스트림에서 구성 데이터를 포함할 수 있는데, 이는 복수의 인트라-예측 모드 인덱스 표들 및 복수의 변경된 인트라-예측 모드 인덱스 표들 (또한, 코드워드 매핑 표들로서 지칭됨), 다양한 블록들에 대한 인코딩 컨택스트들의 정의들, 및 가장 가능성 있는 인트라-예측 모드의 표시들, 인트라-예측 모드 인덱스 표, 및 컨택스트들 각각에 대해 사용하기 위한 변경된 인트라-예측 모드 인덱스 표를 포함할 수도 있다.

예측 모듈 (41) 이 인터 예측 또는 인트라 예측 중 어느 하나를 통해 현재 비디오 블록에 대해 예측 블록을 생성한 후에, 비디오 인코더 (20) 는 현재 비디오 블록으로부터 예측 블록을 감산함으로써 잔차 비디오 블록을 형성한다. 이러한 프로세스는 화소 차이 값들을 초래할 수 있다. 화소 차이 값들은 블록에 대해 잔차 데이터를 형성하고, 루마 및 크로마 차이 성분들의 양자를 포함할 수 있다. 예측 모듈 (41) 및 파티셔닝 모듈 (35) 에 동작가능하게 커플링된 합산기 (50) 는 이러한 감산 동작을 수행하도록 구성될 수 있는 컴포넌트 또는 컴포넌트들을 나타낸다.

잔차 블록에서의 잔차 비디오 데이터는 하나 이상의 TU들에 포함되고 합산기 (50) 에 동작가능하게 커플링된 변환 모듈 (52) 에 적용될 수도 있다. 변환 모듈 (52) 은 변환, 예컨대 이산 코사인 변환 (DCT) 또는 개념적으로 유사한 변환을 사용하여 잔차 비디오 데이터를 잔차 변환 계수들로 변환할 수 있다. 변환 모듈 (52) 은 픽셀 도메인에서 변환 도메인, 예컨대 주파수 도메인으로 잔차 비디오 데이터를 컨버팅할 수도 있다. 예측 모듈 (41) 은 결과의 인트라 또는 인터 코딩된 블록을 합산기 (50) 에 제공하여 잔차 블록 데이터를 생성할 수 있다. 결과의 인트라 또는 인터 코딩된 블록은 또한 합산기 (62) 에 제공되어 참조 픽처로서의 사용을 위해 인코딩된 블록을 재구성할 수 있다.

비디오 인코더 (20) 는 또한 합산기 (62) 에 동작가능하게 커플링된 필터 모듈 (63) 을 포함할 수 있다. 필터 모듈 (63) 은 디블록킹 필터, 적응형 루프 필터 (ALF), 및 샘플 적응형 오프셋 (SAO) 필터와 같은 하나 이상의 루프 필터들을 나타낼 수 있다. 루프 필터인 것으로 필터 모듈 (63) 이 도 2 에 나타나 있지만, 다른 구성들에서, 필터 모듈 (63) 은 포스트 루프 필터로서 구현될 수 있다. 필터 모듈 (63) 은 참조 픽처 메모리 (64) 에 참조 픽처들을 제공할 수 있다.

변환 모듈 (52) 은 결과의 변환 계수들을 양자화 모듈 (54) 에 전송할 수 있다. 양자화 모듈 (54) 은 변환 계수들을 양자화하여 비트 레이트를 더 감소할 수 있다. 양자화 프로세스는 계수들의 일부 또는 전부와 연관된 비트 심도를 감소할 수도 있다. 양자화의 정도는 양자화 파라미터를 조정하는 것에 의해 수정될 수도 있다. 일부 예들에서, 양자화 모듈 (54) 은 그 후 양자화된 변환 계수들을 포함한 매트릭스의 스캔을 수행할 수도 있다. 일부 실시형태들에서, 엔트로피 인코딩 모듈 (56) 은 스캔을 수행할 수도 있다.

양자화에 후속하여, 엔트로피 인코딩 모듈 (56) 은 양자화된 변환 계수들을 엔트로피 인코딩할 수 있다. 예를 들어, 엔트로피 인코딩 모듈 (56) 은, CAVLC (context adaptive variable length coding), (CABAC (context adaptive binary arithmetic coding), SBAC (syntax-based context-adaptive binary arithmetic coding), PIPE (Probability Interval Partitioning Entropy) 코딩 또는 다른 엔트로피 코딩 방법론을 수행할 수도 있다. 비디오 인코더 (20) 는 또한 비디오 데이터를 디코딩하는데 있어서 비디오 디코더 (30) 에 의한 사용을 위해 인코딩된 비디오 데이터와 연관된 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다.

엔트로피 인코딩 모듈 (56) 에 의한 엔트로피 인코딩에 후속하여, 인코딩된 비트스트림이 비디오 디코더 (30) 에 송신될 수 있다. 비트스트림은 또한 비디오 디코더 (30) 에 의한 이후의 송신 또는 취출을 위해 아카이브될 수 있다. 엔트로피 인코딩 모듈 (56) 은 또한 모션 벡터들 및 코딩될 현재 비디오 슬라이스에 대한 다른 신택스 엘리먼트들을 엔트로피 인코딩할 수 있다.

비디오 인코더 (20) 는 또한 엔트로피 인코딩 모듈 (56) 에 동작가능하게 커플링된 역양자화 모듈 (58) 을 포함할 수 있다. 역변환 모듈 (60) 이 또한 역양자화 모듈 (58) 및 합산기 (62) 에 동작가능하게 커플링될 수 있다. 역양자화 모듈 (58) 및 역변환 모듈 (60) 은 역 양자화 및 역 변환을 각각 적용하여, 참조 픽처의 참조 블록으로서의 이후 사용을 위해 픽셀 도메인에서 잔차 블록을 재구성한다. 모션 보상 모듈 (44) 은 참조 픽처 리스트들 중 하나 내의 참조 픽처들 중 하나의 예측 블록에 잔차 블록을 부가하는 것에 의해 참조 블록을 계산할 수 있다. 합산기 (62) 는 참조 픽처 메모리 (64) 에서의 저장을 위해 참조 블록을 생성하기 위해 모션 보상 모듈 (44) 에 의해 생성된 모션 보상 예측 블록에 재구성된 잔차 블록을 부가할 수 있다. 참조 블록은 후속 비디오 프레임 또는 픽처에서 인터 예측 블록에 대한 참조 블록으로서 모션 추정 모듈 (42) 및 모션 보상 모듈 (44) 에 의해 사용될 수 있다.

일부 예들에서, 비디오 인코더 (20) 는 비트스트림을 생성한다. 비디오 인코더 (20) 에 의해 생성된 비트스트림은 비트스트림으로부터 서브 비트스트림으로서 추출될 수 있는 다중 동작 포인트들을 포함할 수도 있다. 동작 포인트들은, 예를 들어 다중 계층들 및/또는 뷰들 뿐만 아니라 다중 프레임 레이트들을 포함할 수도 있다. 비디오 인코더 (20) 는 VPS 에서 출력 동작 포인트들을 표시하는 정보를 인코딩할 수도 있다. 본 명세서에서 사용된 바와 같이, 출력 동작 포인트는 출력 계층들 (즉, 출력될 계층들의 세트) 가 특정되는 동작 포인트를 지칭한다. 일부 예들에서, 비디오 인코더 (20) 가 비트스트림과 연관된 VPS 에서 시그널링하는 동작 포인트들의 각각에 대해, 동작 포인트 신택스 구조는 주어진 동작 포인트의 서브 비트스트림에 속하는 비트스트림에서 NAL 유닛들을 식별하기 위해 사용된 계층 식별자들 (ID들) 의 세트를 특정한다. 이러한 방식으로, 주어진 동작 포인트의 서브 비트스트림을 구성하는 NAL 유닛들은 NAL 유닛들의 계층 식별자들에 기초하여 원래 비트스트림으로부터 추출될 수도 있다.

도 3 은 도 1 의 비디오 디코더를 도시하는 블록 다이어그램이다. 설명을 목적으로, 이 개시물은 HEVC 코딩의 맥락에서 비디오 디코더 (30) 를 기재한다. 하지만, 이 개시물은 다른 코딩 표준들 또는 방법들에 적용가능할 수도 있다.

비디오 디코더 (30) 는 엔트로피 디코딩 모듈 (70), 예측 모듈 (71), 역양자화 모듈 (76), 역변환 모듈 (78), 합산기 (80), 필터 모듈 (84), 및 디코딩된 픽처 버퍼 (DPB)(82) 를 포함할 수 있다. 예측 모듈 (71) 은 모션 보상 모듈 (72) 및 인트라 예측 모듈 (74) 을 포함할 수 있다. 다른 예들에서, 비디오 디코더 (30) 는 더 많거나, 더 적거나 또는 상이한 기능 컴포넌트들을 포함할 수 있다.

코딩된 픽처 버퍼 (CPB)(90) 는 비트스트림의 인코딩된 비디오 데이터 (예를 들어, NAL 유닛들) 을 수신하고 저장할 수도 있다. 엔트로피 디코딩 모듈 (70) 은 CPB (90) 로부터 NAL 유닛들을 수신하고 NAL 유닛들을 파싱하여 신택스 엘리먼트들을 디코딩할 수도 있다. 엔트로피 디코딩 모듈 (70) 은 NAL 유닛들에서 엔트로피 인코딩된 신택스 엘리먼트들을 엔트로피 디코딩할 수 있다. 예측 모듈 (71), 역양자화 모듈 (76), 역변환 모듈 (78), 합산기 (80), 및 필터 모듈 (84) 은 비트스트림으로부터 추출된 신택스 엘리먼트들에 기초하여 디코딩된 비디오 데이터를 생성할 수 있다.

비트스트림의 NAL 유닛들은 코딩된 슬라이스 NAL 유닛들을 포함할 수도 있다. 비트스트림을 디코딩하는 것의 부분으로서, 엔트로피 디코딩 모듈 (70) 은 코딩된 슬라이스 NAL 유닛들로부터 신택스 엘리먼트들을 추출하고 엔트로피 디코딩할 수 있다. 코딩된 슬라이스들의 각각은 슬라이스 헤더 및 슬라이스 데이터를 포함할 수 있다. 슬라이스 헤더는 슬라이스와 관계된 신택스 엘리먼트들을 포함할 수 있다. 슬라이스 헤더에서의 신택스 엘리먼트들은 슬라이스를 포함하는 픽처와 연관된 PPS 를 식별하는 신택스 엘리먼트를 포함할 수 있다.

비트스트림으로부터 신택스 엘리먼트들을 디코딩하는 것에 부가하여, 비디오 디코더 (30) 는 비파티셔닝된 CU 에 대해 재구성 동작을 수행할 수도 있다. 비파티셔닝된 CU 에 대해 재구성 동작을 수행하기 위해서, 비디오 디코더 (30) 는 CU 의 각각의 TU 에 대해 재구성 동작을 수행할 수 있다. CU 의 각각의 TU 에 대해 재구성 동작을 수행하는 것에 의해, 비디오 디코더 (30) 는 CU 의 잔차 블록들을 재구성할 수도 있다.

CU 의 TU 에 대한 재구성 동작을 수행하는 것의 부분으로서, 역양자화 모듈 (76) 은 TU 와 연관된 계수 블록들을 역 양자화, 즉 양자화해제 (de-quantize) 할 수 있다. 역양자화 모듈 (76) 은 TU 의 CU 와 연관된 양자화 파라미터 (QP) 값을 사용하여 양자화도를 결정하고, 마찬가지로 적용하기 위해 역양자화 모듈 (76) 에 대한 역양자화도를 결정할 수도 있다. 즉, 압축 비율, 즉 원래 시퀀스 및 압축된 시퀀스를 나타내기 위해 사용된 비트들의 수의 비율은, 변환 계수들을 양자화할 때 사용된 QP 의 값을 조정하는 것에 의해 제어될 수도 있다. 압축 비율은 또한 채용된 엔트로피 코딩의 방법에 의존할 수도 있다.

역양자화 모듈 (76) 이 계수 블록을 역양자화한 후, 역변환 모듈 (78) 은 TU 와 연관된 잔차 블록을 생성하기 위해서, 하나 이상의 역변환들을 계수 블록에 적용할 수도 있다. 예를 들어, 역변환 모듈 (78) 은 역 DCT, 역 정수 변환, 역 방향 변환, 또는 다른 역 변환을 계수 블록에 적용할 수 있다.

PU 가 인트라 예측을 사용하여 인코딩되는 경우, 인트라 예측 모듈 (74) 은 PU 에 대한 예측 블록들을 생성하기 위해 인트라 예측을 수행할 수 있다. 인트라 예측 모듈 (74) 은 공간적으로 이웃하는 PU 들의 예측 블록들에 기초하여 PU 에 대한 예측 루마, Cb 및 Cr 블록들을 생성하기 위해 인트라 예측 모드를 사용할 수도 있다. 인트라 예측 모듈 (74) 은 비트스트림으로부터 디코딩된 하나 이상의 신택스 엘리먼트들에 기초하여 PU 에 대한 인트라 예측 모드를 결정할 수도 있다.

예측 모듈 (71) 은 비트스트림으로부터 추출된 신택스 엘리먼트에 기초하여 제 1 참조 픽처 리스트 (RefPicList0) 및 제 2 참조 픽처 리스트 (RefPicList1) 를 구성할 수 있다. 또한, PU 가 인터 예측을 사용하여 인코딩되는 경우, 엔트로피 디코딩 모듈 (70) 은 PU 에 대한 모션 정보를 추출할 수도 있다. 모션 보상 모듈 (72) 은 PU 의 모션 정보에 기초하여, PU 에 대한 하나 이상의 참조 영역들을 결정할 수도 있다. 모션 보상 모듈 (72) 은 PU 에 대한 하나 이상의 참조 블록들에서 샘플 블록들에 기초하여 PU 에 대한 예측 루마, Cb 및 Cr 블록들을 생성할 수도 있다.

합산기 (80) 는 CU 의 TU들과 연관된 루마, Cb 및 Cr 변환 블록들 및 CU 의 PU들의 예측 루마, Cb 및 Cr 블록들, 즉 인트라 예측 데이터 또는 인터 예측 데이터 중 어느 하나를 사용하여, 적용가능할 때, CU 의 루마, Cb 및 Cr 코딩 블록들을 재구성할 수 있다. 예를 들어, 합산기 (80) 는 루마, Cb 및 Cr 변환 블록들의 샘플들을 예측 루마, Cb 및 Cr 블록들의 대응 샘플들에 부가하여 CU 의 루마, Cb 및 Cr 코딩 블록들을 재구성할 수 있다.

필터 모듈 (84) 은, 예를 들어 디블록킹 필터이고, 디블록킹 동작을 수행하여 CU 의 루마, Cb 및 Cr 코딩 블록들과 연관된 블록킹 아티팩트들을 감소할 수 있다. 비디오 디코더 (30) 는 그 후 디코딩된 픽처 버퍼 (82) 에서 CU 의 루마, Cb 및 Cr 코딩 블록들을 저장할 수 있다. 디코딩된 픽처 버퍼 (82) 는 후속 모션 보상, 인트라 예측, 및 도 1 의 디스플레이 디바이스 (32) 와 같은, 디스플레이 디바이스 상의 프레젠테이션을 위해 참조 픽처들을 제공할 수 있다. 예를 들어, 비디오 디코더 (30) 는 디코딩된 픽처 버퍼 (82) 에서 루마, Cb 및 Cr 블록들에 기초하여 다른 CU들의 PU들에 대한 인트라 예측 또는 인터 예측 동작들을 수행할 수 있다. 따라서, 비디오 디코더 (30) 는, 비트스트림으로부터, 중요한 루마 계수 블록들의 변환 계수 레벨들을 디코딩하고, 변환 계수 레벨들을 역양자화하고, 변환 계수 레벨들에 변환을 적용하고, 변환 블록을 생성하고, 변환 블록에 적어도 부분적으로 기초하여 코딩 블록을 생성하며, 이 코딩 블록을 디스플레이를 위해 출력할 수 있다.

파라미터 세트들의 순서

RBSP 는 NAL 유닛에서 캡슐화되고 신택스 엘리먼트들을 포함하는 데이터 비트들의 스티어링의 형태를 갖거나 비어있는 NAL 유닛에서 캡슐화되는 정수의 바이트들을 포함하는 신택스 구조이다.

PPS RBSP 는 하나 이상의 코딩된 픽처들의 코딩된 슬라이스 세그먼트 NAL 유닛에 의해 지칭될 수 있는 파라미터들을 포함한다. 각각의 PPS RBSP 는 초기에 디코딩 프로세스의 동작의 시작에서 베이스 계층에 대해 활성이 아닌 것으로 고려된다. 최대 하나의 PPS RBSP 가 디코딩 프로세스의 동작 동안 임의의 주어진 순간에 베이스 계층에 대해 활성인 것으로 고려되며, 베이스 계층에 대한 임의의 특정 PPS RBSP 의 활성화는 (있다면) 베이스 계층에 대해 이전의 활성 PPS RBPS 의 비활성화를 초래한다.

PPS RBSP 가 베이스 계층에 대해 활성이 아니고 nuh_layer_id 가 0 과 동일한 코딩된 슬라이스 세그먼트 NAL 유닛에 의한 것으로 지칭될 때, 그것은 베이스 계층에 대해 활성화된다. 이 PPS RBSP 는 베이스 계층에 대해 또 다른 PPS RBSP 의 활성화에 의해 비활성화될 때까지 베이스 계층에 대해 활성 PPS RBSP 로 칭한다. 외부 수단을 통해 제공되거나 PPS NAL 유닛의 TemporalId 이하인 TemporalId 를 갖는 적어도 하나의 액세스 유닛에 포함된, pps_pic_parameter_set_id 의 특정 값을 갖는 PPS RBSP 는 그 활성화 전에 디코딩 프로세스에 이용가능할 것이고, PPS RBSP 를 포함하는 PPS NAL 유닛은 0 과 동일한 nuh_layer_id 를 가질 것이다.

코딩된 픽처에 대해 (그리고 결과적으로 코딩된 픽처를 포함하는 계층에 대해) 활성 PPS RBSP 에 대한 pps_pic_parameter_set_id 의 값을 포함하는 임의의 PPS NAL 유닛은, 코딩된 픽처의 마지막 VCL NAL 유닛에 후속하고 또 다른 코딩된 픽처의 첫번째 VCL NAL 유닛을 선행하지 않으면, 코딩된 픽처에 대한 활성 PPS RBSP 와 동일한 콘텐츠를 가질 것이다.

SPS RBSP 는 활성 파라미터 세트 SEI 메시지를 포함하는 하나 이상의 SEI NAL 유닛들 또는 하나 이상의 PPS RBSP들에 의한 것으로 지칭될 수 있는 파라미터들을 포함한다. 각각의 SPS RBSP 는 초기에 디코딩 프로세스의 동작의 시작에서 베이스 계층에 대해 활성이 아닌 것으로 고려된다. 최대 하나의 SPS RBSP 가 디코딩 프로세스의 동작 동안 임의의 주어진 순간에 베이스 계층에 대해 활성으로 고려되고, 베이스 계층에 대한 임의의 특정 SPS RBSP 의 활성화는 (있다면) 베이스 계층에 대해 이전의 활성 SPS RBSP 의 비활성화를 초래한다.

SPS RBSP 가 베이스 계층에 대해 이미 활성이 아니고 베이스 계층에 대해 PPS RBSP 의 활성화에 의한 것으로 지칭될 때, 또는 vps_base_layer_internal_flag 가 1 과 동일하고 vps_base_layer_available_flag 가 1 과 동일하며, 활성 파라미터 세트 SEI 메시지를 포함하는 SEI NAL 유닛에 의한 것으로 지칭될 때, 그것은 베이스 계층에 대해 활성이다. 이러한 SPS RBSP 는 베이스 계층에 대해 또 다른 SPS RBSP 의 활성화에 의해 비활성화될 때까지 베이스 계층에 대해 활성 SPS RBSP 로 칭한다. sps_seq_parameter_set_id 의 특정 값을 갖는 SPS RBSP 는, 외부 수단을 통해 제공되거나 그 활성화 전에 디코딩 프로세스에 이용가능하고, 0 과 동일한 TemporalId 를 갖는 적어도 하나의 액세스 유닛에 포함될 것이고, SPS RBSP 를 포함하는 SPS NAL 유닛은 0 과 동일한 nuh_layer_id 를 가질 것이다. 베이스 계층에 대해 활성화된 SPS RBSP 는 전체 코딩된 비디오 시퀀스 (CVS) 에 대해 활성인 상태를 유지할 것이다.

CVS 에 대하여 베이스 계층에 대한 활성 SPS RBSP 에 대해 sps_seq_parameter_set_id 의 값을 포함하는 0 과 동일한 nuh_layer_id 를 갖는 임의의 SPS NAL 유닛은, CVS 의 마지막 액세스 유닛에 후속하고 (존재할 때) 또 다른 CVS 의 활성 파라미터 세트 SEI 메시지를 포함하는 첫번째 SEI NAL 유닛 및 첫번째 VLC NAL 유닛을 선행할 때까지, CVS 에 대하여 베이스 계층에 대한 활성 SPS RBSP 와 동일한 콘텐츠를 가질 것이다.

VPS RBSP 는 활성 파라미터 세트 SEI 메시지를 포함하는 하나 이상의 SEI NAL 유닛들 또는 하나 이상의 SPS RBSP들에 의한 것으로 지칭될 수 있는 파라미터들을 포함한다. 각각의 VPS RBSP 는 초기에 디코딩 프로세스의 동작의 시작에서 활성이 아닌 것으로 고려된다. 최대 하나의 VPS RBSP 가 디코딩 프로세스의 동작 동안 임의의 주어진 순간에 베이스 계층에 대해 활성인 것으로 고려되며, 임의의 특정 VPS RBSP 의 활성화는 (있다면) 베이스 계층에 대해 이전의 활성 VPS RBPS 의 비활성화를 초래한다.

VPS RBSP (vps_video_parameter_set_id 의 특정 값을 가짐) 가 이미 활성이 아니고 베이스 계층에 대해 SPS RBSP 의 활성화에 의한 것으로 지칭될 때, 또는 활성 파라미터 세트 SEI 메시지를 포함하는 SEI NAL 유닛에 의한 것으로 지칭될 때, 그것은 활성화된다. 이러한 VPS RBSP 는 또 다른 VPS RBSP 의 활성화에 의해 비활성화될 때까지 활성 VPS RBSP 로 칭한다. vps_video_parameter_set_id 의 특정 값을 갖는 VPS RBSP 는, 그 활성화 전에 디코딩 프로세스에 이용가능하고, 외부 수단을 통해 제공되거나 0 과 동일한 TemporalId 를 갖는 적어도 하나의 액세스 유닛에 포함될 것이고, VPS RBSP 를 포함하는 VPS NAL 유닛은 0 과 동일한 nuh_layer_id 를 가질 것이다. 활성화된 VPS RBSP 는 전체 CVS 에 대해 활성인 상태를 유지할 것이다.

CVS 에 대하여 활성 VSP RBSP 에 대한 vps_video_parameter_set_id 의 값을 포함하는 임의의 VPS NAL 유닛은, CVS 의 마지막 액세스 유닛에 후속하고 첫번째 VCL NAL 유닛을 선행할 때까지 CVS 에 대한 활성 VPS RBSP 와 동일한 콘텐츠를 가질 것이고, 첫번째 SPS NAL 유닛 및 첫번째 SEI NAL 유닛은 또 다른 CVS 의 활성 파라미터 세트 SEI 메시지 (존재할 때) 를 포함한다.

VPS들, SPS들 및 PPS들과 다른 신택스 엘리먼트들에 있어서 신택스 엘리먼트들의 값들과 그러한 신택스 엘리먼트들로부터 유도된 변수들의 값들 사이의 관계에 대해 표현되는 모든 제약들은 활성 VPS RBSP, 베이스 계층에 대한 활성 SPS RBSP, 및 베이스 계층에 대한 활성 PPS RBSP 에만 적용되는 제약들의 표현들이다. 비트스트림에서는 결코 활성화되지 않는 임의의 VPS RBSP, SPS RBSP 및 PPS RBSP 가 존재하는 경우, 그 신택스 엘리먼트는, 이와 다른 순응 비트스트림에서 그것이 참조에 의해 활성화되었던 경우 특정된 제약들을 따르게 되는 값들을 가질 것이다.

디코딩 프로세스의 동작 동안, 활성 VPS RBSP, 베이스 계층에 대한 활성 SPS RBSP, 및 베이스 계층에 대한 활성 PPS RBSP 의 파라미터들의 값들은 유효한 것으로 고려된다. SEI 메시지의 해석에 대하여, 동일한 액세스 유닛에서 0 과 동일한 nuh_layer_id 를 갖는 코딩된 픽처의 VCL NAL 유닛들에 대한 디코딩 프로세스의 동작 동안 베이스 계층에 대한 활성 PPS RBSP, 베이스 계층에 대한 활성 SPS RBSP, 및 활성 VPS RBSP 의 값들은 SEI 메시지 시맨틱스에서 달리 특정되지 않으면 유효한 것으로 고려된다.

동작 포인트들, 출력 동작 포인트들, 계층 세트들, 및 출력 계층 세트들

본 명세서에서 사용된 바와 같이, 동작 포인트는 입력들로서 또 다른 비트스트림, 타겟 최상위 temporal_ID, 및 타겟 계층 식별자를 갖는 서브 비트스트림 추출 프로세스의 동작에 의해 또 다른 비트스트림으로부터 생성된 비트스트림이다. 보다 구체적으로, "동작 포인트들" 은 다중 계층들 및/또는 뷰들로 및/또는 일시적으로 스케일가능한 원래 비트스트림으로부터 추출될 수 있는 서브 비트스트림들이다. 즉, 동작 포인트는 입력들로서 또 다른 비트스트림, 타겟 최상위 temporal_ID, 및 타겟 계층 식별자 리스트를 갖는 서브 비트스트림 추출 프로세스의 동작에 의해 또 다른 비트스트림으로부터 생성되는 비트스트림이다. 비트스트림은 동작 포인트의 뷰(들) 을 포함한, 하나 이상의 뷰들을 포함한다. 타겟 최상위 temporal_ID 는 일시적 서브세트를 정의한다. 타겟 계층 리스트는 계층들의 세트: 동작 포인트에 대해 디코딩될 계층들의 세트, 및 출력 동작 포인트에 대해 출력될 계층들의 세트를 포함한다. 출력 동작 포인트는, 특히 출력 계층들의 세트, 즉 출력될 계층들인 출력 계층 세트에서 식별된 계층들과 연관된다. 일반적으로, 각각의 비트스트림은 하나 이상의 출력 계층 세트들을 포함할 수 있다. 각각의 출력 계층 세트는 하나 이상의 출력 동작 포인트를 포함할 수 있다. 비트스트림 적합성 테스트는 대응 서브 비트스트림이 순응 비트스트림인 것을 보장하기 위해 각각의 출력 동작 포인트들에 대해 수행된다.

용어 "계층 세트" 는 디코딩될 계층들의 세트를 지칭하기 위해 사용된다. "계층 세트" 는 계층 세트가 temporal_ID 의 특정 값과 연관되지 않는 것을 제외하고 동작 포인트와 유사하다. 오히려, 계층들에 존재하는 일시적 서브 계층들은 모든 계층 세트와 관계된다. 유사하게, 계층 세트는 최상위 가능 temporal_ID 와 연관된다고 할 수 있다. 따라서, 계층들에 존재하는 일시적 서브 계층들은 모두 계층 세트에 속한다. 계층 세트는 동작 포인트가 비트스트림으로부터 유도될 수 있는 동일한 방식으로 비트스트림으로부터 유도될 수 있고, 최상위 temporal_ID 는 최상위 가능한 값이다.

용어 "출력 계층 세트" 는 출력 계층들이 특정되는 계층 세트를 지칭한다. 따라서, 디코딩될 계층들의 세트는 계층 세트로서 특정되지만, 출력될 계층들의 세트는 출력 계층 세트에 대해 특정된다. 일부 예들에서, 출력 계층 세트는 대응 계층 세트에 대해 인덱스를 포함하는 것에 의해 대응 계층 세트를 식별하며, 여기서 대응 계층 세트는 디코딩될 계층들을 식별한다. 다른 예들에서, 출력 계층 세트는 일부 다른 방식으로 대응 계층 세트를 식별한다.

출력을 위해 타겟팅되지 않은 계층 세트에서의 계층들은, 예를 들어 인터 계층 (또는 인터 뷰) 예측을 위해 사용될 때, 여전히 디코딩될 수도 있다. 출력을 위해 타겟팅되는 계층들은 디코딩될 계층들의 서브 세트이며: 디코딩될 계층들 중 하나, 일부 또는 전부는 출력을 위해 타겟팅될 수도 있다. 용어 "서브 세트" 는 반드시 출력될 계층이 디코딩될 계층들의 엄격한 서브 세트임을 의미하지는 않는다는 것을 이해해야 한다. 즉, 일부 예들에서, 디코딩될 계층들 및 출력될 계층은 동일하다. 따라서, 출력 계층 세트와 출력 동작 포인트 사이의 구별은 상술한 바와 같이 계층 세트와 동작 포인트 사이의 구별과 유사하다.

서브 비트스트림들은 비트스트림의 출력 동작 포인트를 식별하는, 계층 식별자들 (출력 동작 포인트에 대한 계층들을 식별함) 및 일시적 서브 계층 식별자들 (출력 동작 포인트에 대한 일시적 서브세트를 식별함) 의 값들에 기초하여 비트스트림으로부터 추출될 수도 있다. 출력 동작 포인트들은 비트스트림 내의 VPS 에서 시그널링될 수 있다. 동작 포인트들의 각각에 대해, 동작 포인트 신택스 구조는 주어진 동작 포인트의 서브 비트스트림에 속하는 비트스트림에서 네트워크 추상화 계층 (NAL) 유닛들을 식별하기 위해 사용된 계층 식별자들의 세트를 특정한다. 이러한 방식으로, 주어진 출력 동작 포인트의 서브 비트스트림을 구성하는 NAL 유닛들은 출력 동작 포인트와 연관된 최상위 temporal ID 및 NAL 유닛들의 계층 식별자들에 기초하여 원래 비트스트림으로부터 추출될 수도 있다. NAL 유닛들은 코딩된 비디오 데이터의 컴포넌트들이고; 코딩된 비디오 데이터는 NAL 유닛들로 조직화된다.

프로파일, 티어, 레벨 신택스

profile_tier_level( ) 신택스 구조는 프로파일들, 티어들 및 레벨들과 관련된 신택스 정보를 제공하는 신택스 구조이다. 프로파일들, 티어들 및 레벨들은, 유사한 기능 요건들을 가질 수도 있는 다양한 어플리케이션들에 걸쳐 상호운용가능하도록 HEVC 표준 또는 HEVC 확장 표준 (예를 들어, SHVC, MV-HEVC) 를 구현하기 위해 상이한 적합성 포인트들을 특정한다. 일부 예들에서 프로파일은 순응 비트스트림을 생성하기 위해 코드가 사용할 수 있는 코딩 툴들 또는 알고리즘들의 세트를 정의할 수 있다. 프로파일은, 특정 표준, 예를 들어 HEVC 에 의해 특정된 전체 비트스트림 신택스의 서브세트이다. 주어진 프로파일의 신택스에 의해 부과된 한계들 내에서, 디코딩된 픽처들의 특정된 사이즈와 같은 비트스트림에서의 신택스 엘리먼트들에 의해 취해진 값들에 의존하여 인코더들 및 디코더들의 성능에서의 매우 큰 변동을 필요로 하는 것이 여전히 가능하다. 많은 어플리케이션들에 있어서, 특정 프로파일 내에서 신택스의 모든 가설적 사용들을 다룰 수 있는 디코더 (예를 들어, 비디오 디코더 (30)) 를 구현하는 것은 실용적이지도 않고 경제적이지도 않다. 따라서, "티어들" 및 "레벨들" 이 또한 각각의 프로파일 내에서 특정된다. 티어의 레벨은 비트스트림에서 신택스 엘리먼트들의 값들에 부과된 제약들의 특정된 세트이다. 이들 제약들은 값들에 대한 간단한 제한들일 수도 있다. 대안으로, 이들은 값들의 산술적 조합들 (예를 들어, 초 당 디코딩된 픽처들의 수로 곱한 픽처 높이에 의해 곱해진 픽처 폭) 에 대한 제약들의 형태를 취할 수도 있다. 하위 티어에 대해 특정된 레벨은 상위 티어에 대해 특정된 레벨보다 더 제약된다.

일부 예들에서, 티어 및 레벨은 디코더 (예를 들어, 비디오 디코더 (30)) 프로세싱 부하 및 디코더 메모리 능력들에 제약들을 부여할 수도 있다. 레벨 정보는 데이터의 프로세싱에 대한 한정들을 확립할 수 있다. 예를 들어, 레벨 정보는 최대 샘플 레이트, 최대 픽처 사이즈, 최대 비트 레이트, 및 최소 압축, 다른 가능성들을 포함할 수 있다. 레벨 정보는 또한 코딩된 픽처 버퍼 (CPB) 및 DPB 의 용량을 포함할 수 있다. CPB 는 데이터 흐름 관리 목적을 위해 그 디코딩 전에 압축된 데이터를 유지한다. DPB 는 디코딩된 픽처 데이터를 유지한다.

고효율 비디오 코딩 티어들 및 레벨들은 최대 비트 레이트, 최대 루마 샘플 레이트, 최대 루마 픽처 사이즈, 최소 압축 비율, 허용된 슬라이스들의 최대 수, 및 허용된 타일들의 최대 수에 관하여, 고효율 비디오 코딩 (HEVC) 비트스트림을 정의하는 제약들이다. 하위 티어들은 상위 티어들보다 더 제약되고 하위 레벨들은 상위 레벨들보다 더 제약된다.

HEVC 표준은 2 개의 티어들: 메인 및 하이를 정의한다. 메인 티어는 하이 티어보다 더 하위 티어이다. 티어들은 그 최대 비트 레이트에 관하여 상이한 어플리케이션들을 핸들링하기 위해 구현된다. 메인 티어는 평균 비트레이트들을 갖는 많은 공통 어플리케이션들을 수용할 수 있는 한편 하이 티어는 더 많은 요구의 어플리케이션들을 수용할 수 있다.

HEVC 표준은 13 개의 레벨들을 정의한다. 레벨은 비트스트림에 대한 제약들의 세트이다. 하기의 레벨들에 대하여, 레벨 4 아래의 레벨들에 대하여, 단지 메인 티어만이 허용된다. 주어진 티어/레벨을 따르는 비디오 디코더 (30) 는 그 티어/레벨에 대해 그리고 모든 하위 티어들/레벨들에 대해 인코딩되는 모든 비트스트림들을 디코딩할 수 있다.

본 명세서에 기재된 바와 같이, 비디오 코더 (예를 들어, 비디오 인코더 (20) 또는 비디오 디코더 (30)(도 1)) 는 링크 (16) 를 통해, 프로파일, 티어 및 레벨 신택스 구조들을 송신할 수 있다. 비디오 코더 (예를 들어, 시스템 (10)) 은 또한 복수의 출력 계층 세트들의 각각에 대한 프로파일, 티어, 및 레벨 신택스 구조들 중 하나를 지칭하고, OLS 에 대해 지칭된 프로파일, 티어 및 레벨 신택스 구조로부터의 정보에 기초하여 출력 계층 세트들 중 하나 이상의 출력 계층 세트의 비디오 데이터를 디코딩할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 복수의 출력 계층 세트들의 각각에 대한 프로파일, 티어, 및 레벨 신택스 구조들 중 하나를 지칭할 수 있고, 출력 계층 세트에 대해 지칭된 프로파일, 티어, 및 레벨 신택스 구조로부터의 정보에 기초하여 하나 이상의 출력 계층 세트들의 비디오 데이터를 인코딩할 수 있다. 비디오 디코더 (30) 는 또한 복수의 출력 계층 세트들의 각각에 대한 프로파일, 티어, 및 레벨 신택스 구조들을 지칭하고, 출력 계층 세트에 대해 지칭된 프로파일, 티어, 및 레벨 신택스 구로로부터의 정보에 기초하여 출력 계층 세트들 중 하나의 출력 계층 세트의 비디오 데이터를 디코딩할 수도 있다.

PTL 정보는 profile_tier_level( ) 신택스 엘리먼트들 내에 포함되고 파라미터 세트들 (예를 들어, SPS, VPS) 를 통해 전달될 수 있다. profile_tier_level( ) 신택스 구조는 OLS 가 따르는 프로파일, 티어, 및 레벨을 제공할 수 있고, OLS 에 대해 활성인 VPS 에 포함될 수 있다. 일부 예들에서, PTL 정보는 VPS 확장에 포함된다. profile_tier_level( ) 신택스 구조가 vps_extension( ) 신택스 구조에 포함될 때, vps_extension( ) 신택스 구조의 profile_tier_level_idx[ i ] 신택스 엘리먼트는 어느 profile_tier_level( ) 신택스 구조가 i 번째 OLS (여기서, "i" 는 정수 계층이다) 에 적용되는지를 특정한다. 신택스 num_add_layer_sets 가 0 보다 크고, i 가 FirstAddLayerSetIdx 부터 LastAddLayerSetIdx 까지 포함된 범위에 있을 때, profile_tier_level_idx[ i ] 에 의해 정의된 profile_tier_level( ) 신택스 구조는 OlsIdxToLsIdx[ i ] 와 동일한 입력 변수 lsIdx 세트를 갖는 비-베이스 계층의 출력에 적용된다. profile_tier_level( ) 신택스 구조가 VPS 에 포함되지만 vps_extension( ) 신택스 구조에는 포함되지 않을 때, 그것은 0 번째 OLS 에 적용된다. profile_tier_level( ) 신택스 구조가 베이스 계층에 대한 활성 SPS 에 포함될 때, 그것은 0 번째 OLS 에 적용된다. profile_tier_level( ) 신택스 구조가 layerId 와 동일한 nuh_layer_id 를 갖는 독립적인 비-베이스 계층에 대한 활성 SPS 에 포함될 때, 그것은 AssignedBaseLayerId[ lsIdx ] 가 layerId 와 동일하도록 입력 파라미터 lsIdx 를 갖는 비-베이스 계층 서브트리 추출 프로세스의 출력 비트스트림에서 O 번째 OLS 에 적용된다.

도 4 는 비디오 인코더와 비디오 디코더 사이의 예시적인 신호 흐름을 나타내는 신호 흐름도이다. 신호 흐름 (400) 은, 예를 들어 비디오 소스 (18) 로부터 비디오 데이터 (405) 를 수신하는 비디오 인코더 (20) 를 나타낸다. 비디오 데이터 (405) 는 비디오 인코더 (20) 가 베이스 계층 (BL) 또는 계층 (0), 그리고 하나 이상의 비-베이스 계층들 또는 인핸스먼트 계층들 (EL) 에서 인코딩할 수 있는 원 비디오 정보를 포함할 수 있다. 일부 예들에서, 비디오 인코더 (20) 는 베이스 계층 비디오 데이터 (410)(예를 들어, 계층 0), 및 멀티 계층 비디오 데이터 (415)(예를 들어, 계층들 0-2) 로서 비디오 데이터 (405) 를 인코딩할 수 있다. 비디오 인코더 (20) 는 인코딩 및 비디오 디코더 (30) 로의 송신을 위해 비디오 데이터 (405) 를 수신할 수 있다.

일부 실시형태들에서, 비디오 인코더 (20) 는 비디오 데이터의 베이스 계층에 대한 프로파일, 티어, 및 레벨 정보를 포함하는 제로 (0) 과 동일한 nuh_layer_id 를 갖는 VPS (420) 를 시그널링할 수 있다. nuh_layer_id 는 비디오 데이터의 대응 계층을 표시하기 위해 사용될 수 있다. 따라서, VPS (420) 는 후속 또는 다음 VPS 에 의해 대체될 때까지, "활성 VPS" 로 칭할 수 있다. 계층은 연관된 비 VCL NAL 유닛들 및 nuh_layer_id 의 특정 값을 갖는 VCL NAL 유닛들의 세트일 수 있다. nuh_layer_id 는 예를 들어 베이스 계층 또는 0 번째 OLS 와 같은 단 하나의 계층을 포함하는 비트스트림에서 0 과 동일할 수 있다. nuh_layer_id 는 또한 베이스 계층의 모든 NAL 유닛들에서 0 과 동일할 수 있다. nuh_layer_id 의 다른 값들이, 예를 들어 멀티계층 비디오 데이터 (415) 와 같은 다중 계층들을 포함하는 비트스트림들에서 나타날 수도 있다.

비디오 인코더 (20) 는 0 과 동일한 nuh_layer_id 를 갖는 VPS (420) 를 송신할 수 있다. 그러한 예에서, VPS (420) 는 0 번째 OLS (426) 또는 베이스 계층 비디오 데이터 (410) 에 대한 프로파일, 티어, 및 레벨 신택스 구조를 포함할 수 있는데, 이는 베이스 계층만이 비트스트림의 콘텐츠이고 이에 따라 유일한 출력 계층이기 때문이다. 비디오 디코더 (30) 는 0 과 동일한 the nuh_layer_id 를 갖는 VPS (420) 을 수신할 수 있고, 여기서 VPS 는 베이스 계층 비디오 데이터 (410) 에 대한 프로파일, 티어 및 레벨 신택스 구조를 포함하고 PTL 정보를 사용하여 0 번째 OLS (426) 을 디코딩한다.

비디오 인코더 (20) 는 또한, VPS (420) 을 언급하고 베이스 계층 비디오 데이터 (410) 에 대한 PTL 정보를 표시하는, 0 과 동일한 nuh_layer_id 를 갖는 SPS (422) 를 송신할 수 있다. 비디오 인코더 (20) 는 추가로 인코딩된 비디오 데이터 (405) 를 포함하는 VCL NAL 유닛들 (424) 을 송신할 수 있다. 일부 실시형태들에서, VCL NAL 유닛들 (424) 은 예를 들어 0 번째 OLS (426) 에 대해, 출력으로서 단지 베이스 계층 (계층 0) 만을 갖는 전체 비트스트림을 나타낼 수 있다. 비디오 인코더 (40) 는 그 후 0 번째 OLS (426) 를 디코딩하기 위해 VPS (420) 을 언급할 수 있다. 일부 실시형태들에서, VPS (420) 및 SPS (422) 는, 각각 포함하는 PTL 종보가 비디오 디코더 (30) 에서 수신되는 비디오 데이터 (405) 를 디코딩하기 위해 현재 언급되고 있는 경우, "활성" SPS 또는 활성 VPS 로서 지칭될 수 있다. 일부 예들에서, SPS (예를 들어, SPS (422)) 는 제로 또는 일의 PTL 신택스 구조를 포함하는 한편, VPS 는 다중 PTL 신택스 구조들, 예를 들어 각각의 계층에 대해 일을 포함할 수 있다.

그러한 실시형태에서, 활성 VPS 에 의해 특정된 0 번째 OLS 는, 또한 유일한 출력 계층인, 베이스 계층 비디오 데이터 (410)(0 과 동일한 nuh_layer_id 를 갖는 계층) 만을 포함하는 OLS 를 지칭한다. 따라서, 전체 비트스트림이 단지 베이스 계층 비디오 데이터 (410) 만을 포함할 때, 0 번째 OLS (426) 의 티어 및 레벨 정보는 활성 SPS (420) 의 profile_tier_level( ) 신택스 구조에서 뿐만 아니라 활성 VPS (422) 에서의 첫번째 profile_tier_level( ) 신택스 구조에서 시그널링된다.

일부 실시형태들에서, 유사한 프로세스가 멀티 계층 비디오 데이터 (415) 를 인코딩하기 위해 사용될 수 있다. 비디오 인코더 (20) 는 VPS (430) 을 시그널링할 수 있다. VPSL (430) 는 비트스트림에서 각각의 OLS 에 대한 PTL 정보를 포함할 수 있다. 예를 들어, PTL 정보는 0 번째 OLS (450), 첫 번째 OLS, 또는 두번째 OLS 에 대해 포함될 수 있다. 비디오 인코더 (20) 는 또한 전체 비트스트림에 대한 PTL 정보 (예를 들어, 비디오 데이터 (415) 를 포함한 SPS (432) 를 또한 시그널링할 수 있다. 비디오 인코더 (20) 는 그 후 VPS (430) 에서 식별된 하나 이상의 OLS 들을 갖는 VCL NAL 유닛들 (438) 을 송신할 수 있다. VPSL (430) 는 비트스트림에서 각각의 OLS 에 대해 PTL 정보를 포함하기 때문에, 비디오 디코더 (30) 는 VPS (430) 를 언급하고 비트스트림을 디코딩할 때 0 번째 OLS (450) 에 대해 PTL 정보를 수신할 수 있다.

일부 실시형태들에서, 예를 들어 VPS (430) 의 신택스 구조의 vps_extension( ) 는 0 번째 OLS 에 대한 PTL 신택스 정보를 포함할 수 있다. 따라서, 0 번째 OLS 에 대한 PTL 정보는, 하기에 나타낸 바와 같이, VPS 확장의 시작에서 구현될 수 있다. 이것은 VPS 확장의 효율을 개선하여 적절한 레벨에서 필요한 PTL 정보를 제공하고 여분의 시그널링을 감소시켜 그것이 포함되지 않을 때 그러한 PTL 정보를 수신할 수 있다. 표 1 은 그러한 조건들이 존재할 때 VPS 확장에 포함될 수 있는 신택스 엘리먼트들을 나타낸다.

vps_extension( ) 신택스 구조에 대한 소정의 부가들은, 표 1 에 열거된 바와 같이, 다음의 신택스 엘리먼트들을 포함할 수 있다.

표 1 에 나타낸 바와 같이, vps_extension( ) 신택스는 0 번째 OLS 에 대해 PTL 정보를 포함하기 위해서, 용어 "for( i = vps_base_layer_internal_flag ? 0 : 1; i < NumOutputLayerSets; i++ )" 및 "if( i > vps_num_layer_sets_minus1 | | ( defaultOutputLayerIdc = = 2 && i > 0 )" 를 통합할 수 있다. 이것은 비트스트림이 더 많은 베이스 계층 (예를 들어, 멀티계층 비디오 데이터 (415)), 그리고 더 많은 OLS (예를 들어, 0 번째, 첫번째, 및 두번째 OLS) 를 포함하더라도, 티어 및 레벨 정보가 항상 0 번째 OLS 에 대해 시그널링되는 것을 보장할 수 있다.

도 5 는 비트스트림을 인코딩하기 위한 방법의 플로우챠트이다. 블록 (510) 에서, 비트스트림 내에서 복수의 출력 계층 세트들 (OLS) 를 표시하는, VPS 에서의 포함을 위해 하나 이상의 신택스 엘리먼트들을 생성한다. 신택스 엘리먼트는 또한 VPS (예를 들어, VPS (430)) 의 확장 부분에 포함될 수 있다. 각각의 OLS 는 복수의 계층들 중 하나 이상을 가질 수 있다. 신택스 엘리먼트들은 비트스트림에 포함된 복수의 OLS 들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 을 표시할 수 있다.

블록 (520) 에서, 비디오 인코더 (20) 는 VPS (예를 들어, VPS (430)) 내에서 신택스 엘리먼트들을 포함하는 복수의 계층들을 인코딩할 수 있다. 이러한 방식으로, 방법 (500) 은 VPS 확장에서, 0 번째 OLS 에 대한 PTL 정보를 포함한, 비트스트림의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 정보를 시그널링하기 위해 사용될 수 있다.

도 6 은 비트스트림을 디코딩하기 위한 방법의 플로우챠트이다. 방법 (600) 은 비디오 디코더 (30) 가 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 수신할 때 블록 (610) 에서 시작한다. 비트스트림은 멀티 계층 비디오 데이터 (415)(도 4) 를 포함할 수 있다. 복수의 비디오 데이터의 계층들은 또한 베이스 계층 및 VPS (예를 들어, VPS (430)) 을 포함할 수 있다. VPS 는 복수의 OLS 의 존재 및 복수의 OLS들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 정보를 표시할 수 있다.

블록 (620) 에서, 비디오 디코더 (30) 는 디코딩을 위한 타겟 OLS 로서 OLS 중 하나를 선택할 수 있다. 그 후, 630 에서, 비디오 디코더 (30) 는 활성 VPS (예를 들어, VPS (430)) 에서 시그널링된 PTL 정보를 사용하여 타겟 OLS 를 디코딩할 수 있다. 따라서, 방법 (600) 은 비디오 디코더 (30) 가 비트스트림에 포함된 각각의 OLS (예를 들어, 0 번째 OLS, 첫번째 OLS, 및 두번째 OLS) 에 대해 최적의 PTL 정보를 사용할 수 있다.

본원에서 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리적 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자의 조합들로서 구현될 수도 있다. 하드웨어 및 소프트웨어의 이 교환가능성을 명확하게 예시하기 위하여, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 일반적으로 그 기능성의 측면에서 위에서 설명되었다. 이러한 기능성이 하드웨어 또는 소프트웨어로서 구현되는지 여부는 특정한 애플리케이션과, 전체 시스템에 부과된 설계 제약들에 종속된다. 당업자들은 각각의 특정한 애플리케이션을 위한 다양한 방법들로 설명된 기능성을 구현할 수도 있지만, 이러한 구현 판단들은 본 개시물의 범위로부터의 이탈을 야기시키는 것으로서 해석되지 않아야 한다.

본원에서 설명된 방법들은 하드웨어, 소프트웨어, 펌웨어, 또는 그 임의의 조합으로 구현될 수도 있다. 이러한 방법들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함하는 다수의 용도들을 가지는 집적 회로 디바이스들과 같은 다양한 디바이스들 중의 임의의 것에서 구현될 수도 있다. 모듈들 또는 컴포넌트들로서 설명된 임의의 특징들은 집적된 로직 디바이스에서 함께, 또는 개별적이지만 상호 동작가능한 로직 디바이스들로서 별도로 구현될 수도 있다. 소프트웨어로 구현될 경우, 방법들은, 실행될 때, 위에서 설명된 방법들 중의 하나 이상을 수행하는 명령들을 포함하는 프로그램 코드를 포함하는 컴퓨터-판독가능한 데이터 저장 매체에 의해 적어도 부분적으로 실현될 수도 있다. 컴퓨터-판독가능 데이터 저장 매체는 패키징 재료들을 포함할 수도 있는 컴퓨터 프로그램 제품의 일부를 형성할 수도 있다. 컴퓨터-판독가능 매체는 동기식 랜덤 액세스 메모리 (synchronous dynamic random access memory; SDRAM) 와 같은 랜덤 액세스 메모리 (random access memory; RAM), 판독-전용 메모리 (read-only memory; ROM), 비-휘발성 랜덤 액세스 메모리 (non-volatile random access memory; NVRAM), 전기적 소거가능 프로그래밍가능 판독-전용 메모리 (electrically erasable programmable read-only memory; EEPROM), 플래시 메모리 (FLASH memory), 자기 또는 광학 데이터 저장 매체들 등과 같은 메모리 또는 데이터 저장 매체들을 포함할 수도 있다. 추가적으로 또는 대안적으로, 방법들은 전파된 신호들 또는 파 (wave) 들과 같이, 명령들 또는 데이터 구조들의 형태로 프로그램 코드를 반송하거나 통신하며 컴퓨터에 의해 액세스, 판독, 및/또는 실행될 수 있는 컴퓨터-판독가능 통신 매체에 의해 적어도 부분적으로 실현될 수도 있다.

프로그램 코드는, 하나 이상의 디지털 신호 프로세서 (digital signal processor; DSP) 들, 범용 마이크로프로세서들, 애플리케이션 특정 집적 회로 (application specific integrated circuit; ASIC) 들, 필드 프로그래밍가능한 로직 어레이 (field programmable logic array; FPGA) 들, 또는 다른 등가의 집적 또는 개별 로직 회로부와 같은 하나 이상의 프로세서들을 포함할 수도 있는 프로세서에 의해 실행될 수도 있다. 이러한 프로세서는 본 개시에서 설명된 방법들 중의 임의의 것을 수행하도록 구성될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 기존의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예컨대, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어와 함께 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성의 조합으로서 구현될 수도 있다. 따라서, 본원에서 이용된 바와 같은 용어 "프로세서" 는 상기한 구조, 상기 구조의 임의의 조합, 또는 본원에서 설명된 방법들의 구현을 위해 적당한 임의의 다른 구조 또는 장치 중의 임의의 것을 지칭할 수도 있다. 게다가, 일부의 양태들에서, 본원에서 설명된 기능성은, 인코딩 및 디코딩을 위해 구성되거나, 조합된 비디오 인코더-디코더 (combined video encoder-decoder; CODEC) 내에 통합된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에 제공될 수도 있다.

본 명세서에서 논의된 코딩 방법들은 예시의 비디오 인코딩 및 디코딩 시스템에서의 실시형태일 수도 있다. 시스템은 목적지 디바이스에 의해 나중 시간에서 디코딩될 인코딩된 비디오 데이터를 제공하는 소스 디바이스를 포함한다. 특히, 소스 디바이스는 컴퓨터 판독가능 매체를 통해 비디오 데이터를 목적지 디바이스에 제공한다. 소스 디바이스 및 목적지 디바이스는, 데스크탑 컴퓨터들, 노트북 (즉, 랩탑) 컴퓨터들, 테블릿 컴퓨터들, 셋톱 박스들, 전화기 핸드셋들, 예컨대 이른바 "스마트" 폰들, 이른바 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함한, 광범위의 디바이스들 중 임의의 것을 포함할 수도 있다. 일부 경우들에서, 소스 디바이스 및 목적지 디바이스는 무선 통신을 위해 장착될 수도 있다.

개시물의 실시형태들은 특정한 실시형태에 대하여 위에서 설명되지만, 발명의 많은 변형들이 가능하다. 예를 들어, 다양한 컴포넌트들의 수가 증가되거나 감소될 수 있고, 공급 전압을 결정하는 모듈들 및 단계들은 주파수, 또 다른 시스템 파라미터 또는 파라미터들의 조합을 결정하도록 수정될 수 있다. 부가적으로, 다양한 실시형태들의 특징들은 위에서 설명된 것들과는 상이한 조합들로 조합될 수 있다.

당업자들은 본원에서 개시된 실시형태와 관련하여 설명된 다양한 예시적인 블록들 및 모듈들이 다양한 형태들로 구현될 수 있다는 것을 인식할 것이다. 일부 블록들 및 모듈들은 일반적으로 그 기능성의 측면에서 위에서 설명되었다. 이러한 기능성이 어떻게 구현되는지는 전체적인 시스템에 부과된 설계 제약들에 종속된다. 당업자들은 각각의 특정한 애플리케이션을 위한 다양한 방법들로 설명된 기능성을 구현할 수 있지만, 이러한 구현 판단들은 개시물의 범위로부터의 이탈을 야기시키는 것으로 해석되지 않아야 한다. 게다가, 블록 또는 단계 내의 기능들의 그룹은 설명의 용이함을 위한 것이다. 특정 기능들 또는 단계들은 개시물로부터 이탈하지 않으면서, 하나의 모듈 또는 블록으로부터 이동될 수 있거나 모듈들 또는 블록들을 가로질러 분산될 수 있다.

개시된 실시형태의 상기 설명은 당해 분야의 당업자가 개시물의 청구물을 제조하거나 이용하는 것을 가능하게 하도록 제공된다. 이 실시형태들에 대한 다양한 수정들은 당해 분야의 당업자들에게 용이하게 명백할 것이고, 본원에서 설명된 일반적인 원리들은 개시물의 사상 또는 범위로부터 이탈하지 않으면서 다른 실시형태에 적용될 수 있다. 이에 따라, 본원에서 제시된 설명 및 도면들은 개시물의 현재 바람직한 구현 예를 나타내고, 그러므로, 본 개시물에 의해 대략 구상되는 요지를 나타낸다는 것을 이해해야 한다. 개시물의 범위는 당해 분야의 당업자들에게 자명해질 수도 있는 다른 실시형태들을 완전히 망라하고, 본 개시물의 범위는 이에 따라, 첨부된 청구항들 이외의 어느 것에 의해서도 제한되지 않는다는 것을 추가로 이해해야 한다.

Claims

비디오 데이터의 복수의 계층들을 갖는 비트스트림을 인코딩하기 위한 방법으로서,
상기 비디오 데이터의 복수의 계층들은 베이스 계층을 포함하고,
상기 방법은,
상기 비트스트림 내에서 복수의 출력 계층 세트 (OLS) 들을 표시하는 하나 이상의 신택스 엘리먼트들을 생성하는 단계로서, 각각의 OLS 는 상기 복수의 계층들 중 하나 이상의 계층들을 갖고, 상기 신택스 엘리먼트들은 또한 상기 복수의 OLS들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 정보를 표시하는, 상기 하나 이상의 신택스 엘리먼트들을 생성하는 단계; 및
비디오 파라미터 세트 (VPS) 에서 상기 하나 이상의 신택스 엘리먼트들을 포함하는 상기 복수의 계층들을 인코딩하는 단계를 포함하는, 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 인코딩하기 위한 방법.
제 1 항에 있어서,
상기 VPS 는 0 번째 OLS 에 대한 PTL 정보를 표시하는, 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 인코딩하기 위한 방법.
제 2 항에 있어서,
상기 0 번째 OLS 에 대한 PTL 정보는 상기 VPS 의 VPS 확장 부분에 포함되는, 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 인코딩하기 위한 방법.
비디오 데이터의 복수의 계층들을 갖는 비트스트림을 인코딩하기 위한 디바이스로서, 상기 비디오 데이터의 복수의 계층들은 베이스 계층을 포함하고,
상기 디바이스는,
상기 비디오 데이터의 복수의 계층들을 저장하도록 구성된 메모리; 및
상기 메모리에 동작가능하게 커플링된 적어도 하나의 프로세서를 포함하고,
상기 적어도 하나의 프로세서는,
상기 비트스트림 내에서 복수의 출력 계층 세트 (OLS) 들을 표시하는 하나 이상의 신택스 엘리먼트들을 생성하는 것으로서, 각각의 OLS 는 상기 복수의 계층들 중 하나 이상의 계층들을 갖고, 상기 신택스 엘리먼트들은 또한 상기 복수의 OLS들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 정보를 표시하는, 상기 하나 이상의 신택스 엘리먼트들을 생성하고; 그리고
비디오 파라미터 세트 (VPS) 에서 상기 하나 이상의 신택스 엘리먼트들을 포함하는 상기 복수의 계층들을 인코딩하도록 구성되는, 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 인코딩하기 위한 디바이스.
제 4 항에 있어서,
상기 적어도 하나의 프로세서는 또한, 상기 VPS 에서 0 번째 OLS 에 대한 PTL 정보를 표시하도록 구성되는, 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 인코딩하기 위한 디바이스.
제 5 항에 있어서,
상기 적어도 하나의 프로세서는 또한, 상기 VPS 의 VPS 확장 부분에서 상기 0 번째 OLS 에 대한 PTL 정보를 표시하도록 구성되는, 비디오 데이터의 복수의 계층들을 갖는 비트스트림을 인코딩하기 위한 디바이스.
비디오 데이터를 디코딩하기 위한 방법으로서,
비디오 데이터의 복수의 계층들을 갖는 비트스트림을 수신하는 단계로서, 상기 비디오 데이터의 복수의 계층들은 베이스 계층 및 비디오 파라미터 세트 (VPS) 를 포함하고, 상기 VPS 는 복수의 출력 계층 세트 (OLS) 들 및 상기 복수의 OLS들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 정보를 표시하는 상기 비트스트림을 수신하는 단계;
타겟 OLS 로서 하나 이상의 계층들로부터 OLS 를 선택하는 단계; 및
상기 VPS 에서 시그널링된 PTL 정보에 기초하여 상기 타겟 OLS 를 디코딩하는 단계를 포함하는, 비디오 데이터를 디코딩하기 위한 방법.
제 7 항에 있어서,
상기 타겟 OLS 는 0 번째 OLS 이고, 상기 VPS 는 상기 0 번째 OLS 에 대한 PTL 정보를 포함하는, 비디오 데이터를 디코딩하기 위한 방법.
제 8 항에 있어서,
상기 0 번째 OLS 에 대한 PTL 정보는 상기 VPS 의 VPS 확장에 포함되는, 비디오 데이터를 디코딩하기 위한 방법.
비디오 데이터를 디코딩하기 위한 디바이스로서,
비디오 데이터의 복수의 계층들을 갖는 비트스트림을 저장하도록 구성된 메모리로서, 상기 비디오 데이터의 복수의 계층들은 베이스 계층 및 비디오 파라미터 세트 (VPS) 를 포함하고, 상기 VPS 는 복수의 출력 계층 세트 (OLS) 들 및 상기 복수의 OLS들의 각각의 OLS 에 대한 프로파일, 티어 및 레벨 (PTL) 정보를 표시하는, 상기 메모리; 및
상기 메모리에 동작가능하게 커플링된 적어도 하나의 프로세서를 포함하고,
상기 적어도 하나의 프로세서는,
타겟 OLS 로서 하나 이상의 계층들로부터 OLS 를 선택하고, 그리고
상기 VPS 에서 시그널링된 PTL 정보에 기초하여 상기 타겟 OLS 를 디코딩하도록 구성되는, 비디오 데이터를 디코딩하기 위한 디바이스.
제 10 항에 있어서,
상기 타겟 OLS 는 0 번째 OLS 이고 상기 VPS 는 상기 0 번째 OLS 에 대한 PTL 정보를 포함하는, 비디오 데이터를 디코딩하기 위한 디바이스.
제 11 항에 있어서,
상기 0 번째 OLS 에 대한 PTL 정보는 상기 VPS 의 VPS 확장에 포함되는, 비디오 데이터를 디코딩하기 위한 디바이스.