KR20170020634A - Organic light emitting diode display - Google Patents

Organic light emitting diode display Download PDF

Info

Publication number
KR20170020634A
KR20170020634A KR1020150114477A KR20150114477A KR20170020634A KR 20170020634 A KR20170020634 A KR 20170020634A KR 1020150114477 A KR1020150114477 A KR 1020150114477A KR 20150114477 A KR20150114477 A KR 20150114477A KR 20170020634 A KR20170020634 A KR 20170020634A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
electrically connected
substrate
hole
Prior art date
Application number
KR1020150114477A
Other languages
Korean (ko)
Other versions
KR102520854B1 (en
Inventor
박상진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150114477A priority Critical patent/KR102520854B1/en
Publication of KR20170020634A publication Critical patent/KR20170020634A/en
Application granted granted Critical
Publication of KR102520854B1 publication Critical patent/KR102520854B1/en

Links

Images

Classifications

    • H01L27/3265
    • H01L27/3225
    • H01L27/3248
    • H01L27/3262
    • H01L2227/32

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

The present invention provides an organic light emitting diode display. The organic light emitting diode display includes a substrate, a first transistor which is arranged on one surface of the substrate and includes a first control electrode, a first source electrode and a first drain electrode, an organic light emitting diode which is arranged on one surface of the substrate and is electrically connected to the first drain electrode of the first thin film transistor, and a storage capacitor which is arranged on the other surface of the substrate and includes a first electrode which is electrically connected to the first control electrode and a second electrode which is electrically connected to the first source electrode. Accordingly, the present invention can increase a charging capacity and an aperture ratio.

Description

유기전계발광 표시장치{ORGANIC LIGHT EMITTING DIODE DISPLAY}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light-

본 발명은 유기전계발광 표시장치에 관한 것이다.The present invention relates to an organic light emitting display.

근래에 표시 장치는 액정표시장치(Liquid Crystal Display, LCD)나 유기전계발광 표시장치(Organic Light Emitting Diodes, OLED) 등과 같은 박형의 평판 표시 장치로 대체되는 추세이다. 2. Description of the Related Art In recent years, a display device has been replaced by a thin flat panel display device such as a liquid crystal display (LCD) or an organic light emitting diode (OLED).

이러한 평판 표시 장치 중 유기전계발광 표시장치는 유기발광층에서 엑시톤 형성 후 기저상태로 내려가면서 빛을 발산하는데, 여기서 상기 빛은 다수의 유기층 및 무기층을 통과하여 외부로 방출될 수 있다. Among the flat panel display devices, the organic light emitting display device emits light as it goes down from the organic light emitting layer to the base state after the formation of the excitons, and the light can be emitted to the outside through the organic and inorganic layers.

그러나, 유기전계발광 표시장치가 대형화됨에 따라 각각의 화소에 형성되는 캐패시터 때문에 개구율은 더욱 저하될 수 있다. 특히, 유기전계발광 표시장치은 안정적인 구동을 위해 정전 용량의 증가시키는 것이 중요한 요소임에 불구하고, 캐패시터 전극의 배치로 인해 개구율이 저하되기 때문에 개구율을 높이면서 충전 용량을 높일 수 있는 구조의 개발이 필요한 실정이다. However, as the organic electroluminescent display device becomes larger, the aperture ratio may be further lowered due to the capacitor formed in each pixel. In particular, although it is important to increase the electrostatic capacity for stable driving, it is necessary to develop a structure capable of increasing the aperture ratio and increasing the charging capacity because the aperture ratio is lowered due to the arrangement of the capacitor electrodes It is true.

본 발명이 해결하고자 하는 과제는 충전용량을 증가시키면서 개구율을 증가시키는 구조가 가능한 유기전계발광 표시장치를 제공하는 것이다. An object of the present invention is to provide an organic light emitting display capable of increasing the aperture ratio while increasing the charging capacity.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. The present invention has been made in view of the above problems, and it is an object of the present invention to provide a method of manufacturing the same.

상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기전계발광 표시장치는 기판, 상기 기판의 일면 상에 배치되고, 제1 제어 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터, 상기 기판의 일면 상에 배치되며, 상기 제1 박막 트랜지스터의 제1 드레인 전극에 전기적으로 연결된 유기발광 다이오드 및 상기 기판의 타면에 배치되고, 상기 제1 제어 전극과 전기적으로 연결된 제1 전극 및 상기 제1 소스 전극과 전기적으로 연결된 제2 전극을 포함하는 스토리지 커패시터를 포함한다. According to an aspect of the present invention, there is provided an organic light emitting display including a substrate, a first electrode disposed on one surface of the substrate, the first electrode including a first control electrode, a first source electrode, An organic light emitting diode disposed on one side of the substrate and electrically connected to a first drain electrode of the first thin film transistor and a first electrode disposed on the other side of the substrate and electrically connected to the first control electrode, And a storage capacitor including a first electrode electrically connected to the first source electrode and a second electrode electrically connected to the first source electrode.

상기 기판은 두께 방향으로 관통하는 제1 관통홀 및 제2 관통홀을 포함하고, 상기 스토리지 커패시터의 상기 제1 전극은 상기 제1 관통홀을 통해 상기 제1 제어 전극과 전기적으로 연결되고, 상기 스토리지 커패시터의 상기 제2 전극은 상기 제2 관통홀을 통해 상기 제1 소스 전극과 전기적으로 연결될 수 있다. Wherein the first electrode of the storage capacitor is electrically connected to the first control electrode through the first through hole and the first electrode of the storage capacitor is electrically connected to the first control electrode, And the second electrode of the capacitor may be electrically connected to the first source electrode through the second through hole.

상기 스토리지 커패시터는 상기 제1 전극과 상기 제2 전극 사이에 개재된 절연층을 더 포함하고, 상기 제1 전극은 상기 기판과 상기 제2 전극 사이에 배치되는 제1 절연층을 포함할 수 있다. The storage capacitor may further include an insulating layer interposed between the first electrode and the second electrode, and the first electrode may include a first insulating layer disposed between the substrate and the second electrode.

상기 기판의 일면 상에 배치되고, 제2 제어 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 더 포함하되, 상기 제2 드레인 전극은 상기 제1 제어 전극과 전기적으로 연결 될 수 있다. And a second thin film transistor disposed on one side of the substrate and including a second control electrode, a second source electrode, and a second drain electrode, wherein the second drain electrode is electrically connected to the first control electrode .

상기 기판의 일면 상에 배치된 게이트 라인, 상기 기판의 일면 상에 배치된 데이터 라인, 및 상기 기판의 일면 상에 배치된 전원공급라인을 더 포함하되, 상기 게이트 라인은 상기 제2 제어 전극과 전기적으로 연결되고, 상기 데이터 라인은 상기 제2 소스 전극과 전기적으로 연결되고, 상기 전원공급라인은 상기 제1 소스 전극과 전기적으로 연결 될 수 있다. Further comprising a gate line disposed on one side of the substrate, a data line disposed on one side of the substrate, and a power supply line disposed on one side of the substrate, wherein the gate line is electrically connected to the second control electrode The data line may be electrically connected to the second source electrode, and the power supply line may be electrically connected to the first source electrode.

상기 스토리지 캐패시터는 상기 제1 박막트랜지스터 또는 상기 제2 박막트랜지스터 중 적어도 어느 하나 이상이 중첩되게 배치 될 수 있다. The storage capacitor may be arranged such that at least one of the first thin film transistor and the second thin film transistor is overlapped.

상기 제2 박막트랜지스터는 상기 게이트 라인과 전기적으로 연결된 제2 제어 전극, 상기 제2 제어 전극과 중첩되게 배치되는 제2 액티브 패턴, 상기 데이터 라인과 전기적으로 연결되어 상기 제2 액티브 패턴과 접촉되는 제2 소스전극 및 상기 제2 액티브 패턴과 접촉되어 상기 스토리지 캐패시터의 상기 제1 전극에 전기적으로 연결되는 제2 드레인 전극을 포함할 수 있다. The second thin film transistor includes a second control electrode electrically connected to the gate line, a second active pattern overlapped with the second control electrode, a second active pattern electrically connected to the data line and being in contact with the second active pattern, 2 source electrode and a second drain electrode in contact with the second active pattern and electrically connected to the first electrode of the storage capacitor.

상기 구동 박막트랜지스터는 상기 제2 드레인 전극과 연결되는 제1 게이트 전극, 상기 제1 게이트 전극과 중첩되게 배치되는 제1 액티브 패턴, 상기 전원 신호 라인과 전기적으로 연결되어 상기 제1 액티브 패턴과 접촉되는 제1 소스 전극 및 상기 제1 액티브 패턴과 접촉되어 화소와 전기적으로 연결되는 제1 드레인 전극을 포함할 수 있다. The driving thin film transistor includes a first gate electrode connected to the second drain electrode, a first active pattern overlapping the first gate electrode, and a second active pattern electrically connected to the power source signal line, A first source electrode and a first drain electrode in contact with the first active pattern and electrically connected to the pixel.

상기 화소는, 상기 제1 기판의 일면 상에 배치되어 상기 제2 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하고, 상기 화소 전극 상에 상기 유기 발광층이 배치 될 수 있다. The pixel includes a pixel electrode disposed on one side of the first substrate and electrically connected to the second transistor, and the organic light emitting layer may be disposed on the pixel electrode.

상기 기판의 일면에 배치되며, 상기 제1, 2 액티브 패턴을 절연하는 제2 절연층, 상기 제2 절연층 상에 배치되는 상기 제1, 2 제어 전극 상에 배치되는 제3 절연층을 포함하고, 상기 기판의 타면에 배치되며, 상기 스토리지 캐패시터의 제1 전극과 제2 전극 사이를 절연하고, 상기 스토리지 캐패시터를 커버하는 제1 절연층을 포함할 수 있다. A second insulating layer disposed on one side of the substrate and insulating the first and second active patterns and a third insulating layer disposed on the first and second control electrodes disposed on the second insulating layer, And a first insulating layer disposed on the other surface of the substrate and insulating the first and second electrodes of the storage capacitor and covering the storage capacitor.

상기 제1 콘택홀 및 제2 콘택홀은 상기 기판을 레이져 드릴링으로 관통시켜 배치하되, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 중 적어도 어느 하나를 관통시켜 배치 될 수 있다. The first contact hole and the second contact hole may be arranged to penetrate the substrate by laser drilling so as to penetrate at least any one of the first insulating layer, the second insulating layer, and the third insulating layer .

상기 기판의 타면 상에 배치되고, 제2 제어 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 포함하되, 상기 제2 드레인 전극은 상기 제1 제어 전극과 전기적으로 연결 될 수 있다. And a second thin film transistor disposed on the other surface of the substrate and including a second control electrode, a second source electrode, and a second drain electrode, wherein the second drain electrode is electrically connected to the first control electrode .

상기 기판은 두께 방향으로 관통하는 제1 관통홀을 포함하고, 상기 스토리지 커패시터의 상기 제1 전극은 상기 제1 관통홀을 통해 상기 제1 제어 전극과 전기적으로 연결되고, 상기 스토리지 커패시터의 상기 제2 전극은 콘택홀을 통해 상기 제1 소스 전극과 전기적으로 연결 될 수 있다. The first electrode of the storage capacitor is electrically connected to the first control electrode through the first through hole and the second electrode of the storage capacitor is electrically connected to the second control electrode through the first through hole, The electrode may be electrically connected to the first source electrode through a contact hole.

상기 기판의 타면에 배치되는 상기 제1-1 절연층 상에는 상기 제2 제어 전극 및 상기 스토리지 캐패시터의 제1 전극이 배치되고, 상기 제2 제어 전극 및 상기 제1 전극 상에는 제1-2 절연층이 배치되고, 상기 제1-2 절연층 상에는 상기 제2 소스 전극, 제2 드레인 전극 및 상기 스토리지 캐패시터의 제2 전극이 배치되고, 상기 제2 소스 전극, 제2 드레인 전극 및 상기 제2 전극 상에는 제1-3 절연층이 배치 될 수 있다. A first control electrode and a first electrode of the storage capacitor are disposed on the first-first insulation layer disposed on the other surface of the substrate, and a first-second insulation layer is formed on the second control electrode and the first electrode, Wherein the second source electrode, the second drain electrode, and the second electrode of the storage capacitor are disposed on the first and second insulating layers, and the second source electrode, the second drain electrode, An insulating layer 1-3 may be disposed.

상기 제2 제어 전극 및 상기 스토리지 캐패시터의 제1 전극은 동일 물질로 배치되고, 상기 제2 소스 전극, 제2 드레인 전극 및 상기 스토리지 캐패시터의 제2 전극은 동일 물질로 배치 될 수 있다. The second control electrode and the first electrode of the storage capacitor may be disposed of the same material, and the second source electrode, the second drain electrode, and the second electrode of the storage capacitor may be disposed of the same material.

상기 제1 콘택홀은 상기 기판을 레이져 드릴링으로 관통시켜 배치하되, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 중 적어도 어느 하나를 관통시켜 배치 될 수 있다. The first contact hole may be disposed through the substrate by laser drilling, and may be disposed to penetrate at least one of the first insulating layer, the second insulating layer, and the third insulating layer.

상기 기판의 타면 상에 배치되는 제2 제어 전극, 상기 기판의 일면에 배치되는 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 포함하되, 상기 제2 드레인 전극은 상기 제1 제어 전극과 전기적으로 연결 될 수 있다. And a second thin film transistor including a second control electrode disposed on the other surface of the substrate, a second source electrode disposed on one surface of the substrate, and a second drain electrode, And can be electrically connected to the electrode.

상기 기판은 두께 방향으로 관통하는 제1 관통홀, 제2 관통홀, 제3 관통홀, 제4 관통홀을 포함하고, 상기 스토리지 커패시터의 상기 제1 전극은 상기 제1 관통홀을 통해 상기 제1 제어 전극과 전기적으로 연결되고, 상기 스토리지 커패시터의 상기 제2 전극은 상기 제2 관통홀을 통해 상기 제1 소스 전극과 전기적으로 연결 될 수 있다. Wherein the substrate includes a first through hole, a second through hole, a third through hole, and a fourth through hole penetrating in the thickness direction, and the first electrode of the storage capacitor is connected to the first through hole And the second electrode of the storage capacitor may be electrically connected to the first source electrode through the second through hole.

상기 기판은 두께 방향으로 관통하는 제3 관통홀, 제4 관통홀 을 포함하고, 상기 제2 드레인 전극은 상기 제3 관통홀을 통해 상기 제2 액티브 패턴과 전기적으로 연결되고, 상기 제2 소스 전극은 상기 제4 관통홀을 통해 상기 제2 액티브 패턴과 전기적으로 연결될 수 있다. Wherein the substrate includes a third through hole and a fourth through hole penetrating in the thickness direction and the second drain electrode is electrically connected to the second active pattern through the third through hole, May be electrically connected to the second active pattern through the fourth through hole.

상기 제1 콘택홀, 제2 관통홀, 제3 관통홀, 제4 관통홀은 상기 기판을 레이져 드릴링으로 관통시켜 배치하되, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 중 적어도 어느 하나를 관통시켜 배치될 수 있다. Wherein the first contact hole, the second through hole, the third through hole, and the fourth through hole are disposed by penetrating the substrate by laser drilling, wherein the first insulating layer, the second insulating layer, Or at least one of them may be arranged to penetrate.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다. The embodiments of the present invention have at least the following effects.

본 발명의 실시예들에 의하면 정전용량을 증가시켜 유기전계발광 표시장치의 안정적인 구동을 시켜 화소로부터 출력되는 광량이 증가하여 유기전계발광 표시장치의 표시품질이 향상될 수 있다. According to embodiments of the present invention, the capacitance of the organic light emitting display device can be increased to increase the amount of light output from the organic light emitting display device, thereby improving the display quality of the organic light emitting display device.

또한, 본 발명의 실시예들에 의하면 유기전계발광 표시장치의 개구율을 향상시킬 수 있는 효과가 있다. In addition, according to the embodiments of the present invention, the aperture ratio of the organic light emitting display device can be improved.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the specification.

도 1은 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 회로도이다.
도 3은 도 1의 I-I'에 따른 단면도이다.
도 4는 도 1의 II-II'에 따른 단면도이다.
도 5는 도 1의 III-III'에 따른 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 유기전계발광 표시장치의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 유기전계발광 표시장치의 단면도이다.
1 is a plan view of an organic light emitting display according to an embodiment of the present invention.
2 is a circuit diagram of an organic light emitting display according to an embodiment of the present invention.
3 is a cross-sectional view taken along line I-I 'of FIG.
4 is a cross-sectional view taken along line II-II 'of FIG.
5 is a cross-sectional view taken along line III-III 'of FIG.
6 is a cross-sectional view of an organic light emitting display according to another embodiment of the present invention.
7 is a cross-sectional view of an organic light emitting display according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification. The dimensions and relative sizes of layers and regions in the figures may be exaggerated for clarity of illustration.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다. Although the first, second, etc. are used to describe various components, it goes without saying that these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, it goes without saying that the first component mentioned below may be the second component within the technical scope of the present invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. It is also to be understood that the terms " comprises "or" having ", when used in this specification, specify a feature, a number, a step, an operation, an element, a part, or a combination thereof, But do not preclude the presence or addition of steps, operations, elements, parts, or combinations thereof.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다. The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figure, an element described as " below or beneath "of another element may be placed" above "another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, in which case spatially relative terms can be interpreted according to orientation.

이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다. Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 평면도이고, 도 2는 본 발명의 일 실시예에 따른 유기전계발광 표시장치의 회로도이다. 도 3은 도 1의 I-I'에 따른 단면도이고, 도 4는 도 1의 II-II'에 따른 단면도이고, 도 5는 도 1의 III-III'에 따른 단면도이다. FIG. 1 is a plan view of an organic light emitting display according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of an organic light emitting display according to an embodiment of the present invention. FIG. 3 is a cross-sectional view taken along line I-I 'of FIG. 1, FIG. 4 is a cross-sectional view taken along line II-II' of FIG. 1, and FIG. 5 is a cross-sectional view taken along line III-III 'of FIG.

도 1 및 도 2를 참고하면, 본 발명의 일 실시예에 따른 유기전계발광 표시장치(1)는 기판(5), 기판(5)의 일면 상에 배치되고, 제1 제어 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함하는 제1 박막 트랜지스터(TR1), 기판(5)의 일면 상에 배치되며 제1 박막 트랜지스터(TR1)의 제1 드레인 전극(DE1)에 전기적으로 연결된 유기발광 다이오드(EML)를 포함한다. 그리고, 기판(5)의 타면에 배치되고, 제1 제어 전극(GE1)과 전기적으로 연결된 제1 전극(CE1) 및 제1 소스 전극(SE1)과 전기적으로 연결된 제2 전극(CE2)을 포함하는 스토리지 커패시터(Cst)를 포함한다. 1 and 2, an organic light emitting display device 1 according to an embodiment of the present invention includes a substrate 5, a first control electrode GE1 disposed on one surface of a substrate 5, A first thin film transistor TR1 including a first source electrode SE1 and a first drain electrode DE1 and a second thin film transistor TR2 disposed on one side of the substrate 5 and having a first drain electrode DE1 And an organic light emitting diode (EML) electrically connected to the organic light emitting diode (OLED). And a second electrode CE2 disposed on the other surface of the substrate 5 and electrically connected to the first electrode CE1 and the first source electrode SE1 electrically connected to the first control electrode GE1 And a storage capacitor Cst.

제1 박막 트랜지스터(TR1)에 연결되는 화소(PXL)를 포함할 수 있으며 화소(PXL)는 화소 전극(PE)과 유기발광 다이오드(EML)를 포함할 수 있다. The pixel PXL may include a pixel PXL connected to the first thin film transistor TR1 and the pixel PXL may include a pixel electrode PE and an organic light emitting diode EML.

그리고 기판(5)의 일면 상에 배치되고, 제2 제어 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함하는 제2 박막 트랜지스터(TR2)를 더 포함하되, 제2 드레인 전극(DE2)은 제1 제어 전극(GE1)과 전기적으로 연결될 수 있다. And a second thin film transistor TR2 disposed on one surface of the substrate 5 and including a second control electrode GE2, a second source electrode SE2 and a second drain electrode DE2, And the second drain electrode DE2 may be electrically connected to the first control electrode GE1.

여기서 제1 트랜지스터(TR1)는 구동 트랜지스터일 수 있고, 제2 트랜지스터(TR2)는 스위칭 트랜지스터 일 수 있다.Here, the first transistor TR1 may be a driving transistor, and the second transistor TR2 may be a switching transistor.

그리고 기판(5)의 일면 상에는 게이트 라인(GL)은 제2 제어 전극(GE2)에 연결될 수 있고, 데이터 라인(DL)는 제2 소스 전극(SE2)에 연결될 수 있다. 그리고 제2 소스 전극(SE2)은 제2 드레인 전극(DE2)과 전기적으로 연결될 수 있다. 그리고 전원 공급 라인(DVL)은 제1 소스 전극(SE1)에 연결될 수 있다. On one side of the substrate 5, the gate line GL may be connected to the second control electrode GE2 and the data line DL may be connected to the second source electrode SE2. And the second source electrode SE2 may be electrically connected to the second drain electrode DE2. And the power supply line DVL may be connected to the first source electrode SE1.

먼저, 기판(5)은 SiO2를 주성분으로 하는 투명한 유리, 석영 재질로 이루어질 수 있다. 기판(5)은 반드시 이에 한정되는 것은 아니며 투명한 고분자 재질로 형성할 수도 있다. 고분자 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 수 있다. 몇몇 실시예에서, 제1, 2기판(S1, S2)은 폴리이미드(polyimide: PI)와 같은 플렉시블한 물질로 이루어진 플렉시블 기판일 수 있다. First, the substrate 5 may be made of a transparent glass or quartz material containing SiO 2 as a main component. The substrate 5 is not necessarily limited to this, and may be formed of a transparent polymer material. Polymeric materials are composed of insulating organic materials such as polyethersulphone (PES), polyacrylate (PAR), polyetherimide (PEI), polyethyelenenaphthalate (PEN), polyethylene terephthalate (PET) polyethlyeneterephthalate, polyphenylene sulfide (PPS), polyallylate, polyimide, polycarbonate (PC), cellulose triacetate (TAC), cellulose acetate propionate CAP) or a combination thereof. In some embodiments, the first and second substrates S1 and S2 may be a flexible substrate made of a flexible material such as polyimide (PI).

기판(5) 일면 또는 타면 상에는 버퍼층(10)을 선택적으로 배치시킬 수 있다. 버퍼층(10)은 기판(5) 상부에 평활한 면을 형성하고, 불순 원소가 침투하는 것을 차단할 수 있다. 버퍼층(10)은 실리콘 질화물 및/또는 실리콘 산화물 등으로 단층 또는 복수의 층으로 형성될 수 있다. 본 실시예에서는 기판(5)의 일면 상에 버퍼층(10)을 배치시키는 것을 도시하였으나, 이에 한정하는 것은 아니고 기판(5)의 일면, 타면 중 어느 한 면뿐만 아니라 양면 모두에 배치시킬 수도 있다. The buffer layer 10 can be selectively disposed on one surface or the other surface of the substrate 5. [ The buffer layer 10 may form a smooth surface on the substrate 5 and block the penetration of the impurity element. The buffer layer 10 may be formed of a single layer or a plurality of layers such as silicon nitride and / or silicon oxide. In the present embodiment, the buffer layer 10 is disposed on one surface of the substrate 5, but the present invention is not limited thereto. The buffer layer 10 may be disposed on both surfaces of the substrate 5 as well as on one surface or the other surface.

기판(5)의 타면 상에는 제1 절연층(L1)을 배치시킬 수 있다. 제1 절연층(L1) 상에는 스토리지 캐패시터(Cst)를 배치시킬 수 있다. 스토리지 캐패시터(Cst)는 제1 전극(CE1)과 제2 전극(CE2)을 포함하며 정전 용량을 증가시키기 위해서 제1 전극(CE1)과 제2 전극(CE2) 사이에 고유전률을 갖는 절연층을 배치시킬 수도 있다. The first insulating layer L1 may be disposed on the other surface of the substrate 5. [ A storage capacitor Cst may be disposed on the first insulating layer L1. The storage capacitor Cst includes a first electrode CE1 and a second electrode CE2 and has an insulating layer having a high dielectric constant between the first electrode CE1 and the second electrode CE2 in order to increase capacitance .

구체적으로, 제1 절연층(L1)은 복수의 층으로 형성될 수 있다. 제1 절연층(L1)으로 제1 층을 배치시키고, 상기 제1 상에 제2 층을 배치시키고, 상기 제2 층 상에 제3 층을 배치시킬 수 있다. 여기서 상기 제2 층은 제1 전극(CE1)과 제2 전극(CE2) 사이에 배치되는 절연층으로 정전용량을 증가시킬 수 잇는 절연물질을 배치시킬 수 있다. 고유전률을 갖는 절연물질로 유기물 또는 질화 규소(SiNx), 산화 규소(SiO2), 산질화 규소(SiON), 알루미나(Al2O3), 타이타늄 옥사이드(TiO2), 탄탈늄 옥사이드(Ta2O5), 하프늄 옥사이드(HfO2), 지르코늄 옥사이드(ZrO2), BST 및 PZT에서 선택된 무기 절연막을 사용할 수 있다. Specifically, the first insulating layer L1 may be formed of a plurality of layers. The first layer may be disposed with the first insulating layer L1, the second layer may be disposed on the first layer, and the third layer may be disposed on the second layer. Here, the second layer is an insulating layer disposed between the first electrode CE1 and the second electrode CE2, and an insulating material capable of increasing the electrostatic capacity can be disposed. And materials with organic materials or silicon nitride (SiNx), isolated with a dielectric constant, silicon oxide (SiO 2), alumina oxynitride silicon (SiON), (Al 2 O 3), titanium oxide (TiO 2), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), BST and PZT.

따라서 제1 절연층(L1)을 복수의 층으로 형성하여 제1 전극(CE1)과 제2 전극(CE2) 사이에 고유전률을 갖는 절연층을 개재하여 스토리지 커패시터(Cst)의 정전 용량을 증가시킬 수 있다.Accordingly, the first insulating layer L1 is formed of a plurality of layers, and the capacitance of the storage capacitor Cst is increased through the insulating layer having a high dielectric constant between the first electrode CE1 and the second electrode CE2 .

다른 실시예로써 제1 절연층(L1)은 동일 물질로 형성할 수도 있고, 동일 물질로 형성할 경우, 제1 절연층(L1) 폴리이미드(polyimide: PI) 등으로 형성할 수 있으나 이에 한정하는 것은 아니다. 제1 및 제2 전극들(CE1, CE2)사이에는 제1 절연층(L1)을 개재시켜 제1 및 제2 전극들(CE1, CE2)은 상호 간에 절연될 수 있다. In another embodiment, the first insulating layer L1 may be formed of the same material or may be formed of the same material as the first insulating layer L1, polyimide (PI), or the like. It is not. The first and second electrodes CE1 and CE2 can be insulated from each other with the first insulating layer L1 interposed between the first and second electrodes CE1 and CE2.

기판(5)의 타면에 배치된 스토리지 캐패시터(Cst)의 제1 전극(CE1)과 제2 전극(CE2)은 기판(5)의 두께 방향으로 관통하는 제1 관통홀(CH1) 및 제2 관통홀(CH2)을 통해 기판(5)의 일면에 배치된 제1 박막 트랜지스(TR1) 및 제2 박막 트랜지스(TR2)에 각각 연결될 수 있다. 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)은 기판(5)의 두께 방향으로 레이져 드릴링을 사용하여 기판(5)을 관통시켜 형성시킬 수 있다. The first electrode CE1 and the second electrode CE2 of the storage capacitor Cst disposed on the other surface of the substrate 5 are electrically connected to the first through hole CH1 and the second through- (TR1) and a second thin film transistor (TR2) disposed on one side of the substrate (5) through a hole (CH2). The first contact hole CH1 and the second contact hole CH2 can be formed by penetrating the substrate 5 using laser drilling in the thickness direction of the substrate 5. [

구체적으로, 제1 전극(CE1)은 제1 관통홀(CH1)을 통해 제1 제어 전극(GE1)과 전기적으로 연결되고, 제2 전극(CE2)은 제2 관통홀(CH2)을 통해 제1 소스 전극(SE1)과 전기적으로 연결될 수 있다. 여기서 제1 소스 전극(SE1)은 전원 공급 라인(DVL)과 일체형으로 배치될 수 있다. Specifically, the first electrode CE1 is electrically connected to the first control electrode GE1 through the first through hole CH1, and the second electrode CE2 is electrically connected to the first control electrode GE1 through the second through hole CH2. And may be electrically connected to the source electrode SE1. Here, the first source electrode SE1 may be disposed in an integrated manner with the power supply line DVL.

이하 기판(5)의 타면에 배치된 스토리지 캐패시터의 전극들(CE1, CE2)과 기판(5)의 일면에 배치되는 제1 박막 트랜지스터(TR1) 및 제 2 박막 트랜지스터(TR2)의 연결관계를 구체적으로 설명한다. The connection relationship between the electrodes CE1 and CE2 of the storage capacitor disposed on the other surface of the substrate 5 and the first thin film transistor TR1 and the second thin film transistor TR2 disposed on one surface of the substrate 5, .

먼저 제2 박막 트랜지스터(TR2)를 설명하면, 게이트 라인(GL) 및 데이터 라인(DL) 사이에는 제3 절연막(L3)이 개재되어 서로 절연되고, 본 실시예에서는 게이트 라인(GL) 및 데이터 라인(DL)은 서로 다른 방향으로 연장되어 서로 교차될 수 있다. First, the second thin film transistor TR2 will be described. The third insulating film L3 is interposed between the gate line GL and the data line DL to be insulated from each other. In this embodiment, the gate line GL and the data line DL, (DL) may extend in different directions and intersect with each other.

게이트 라인(GL)을 통해 게이트 신호가 흐르고, 데이터 라인(DL)을 통해 데이터 신호가 흐르고, 게이트 라인(GL) 및 데이터 라인(DL)은 제2 박막 트랜지스터(TR2)와 전기적으로 연결될 수 있다. A gate signal may flow through the gate line GL and a data signal may flow through the data line DL and the gate line GL and the data line DL may be electrically connected to the second thin film transistor TR2.

제2 박막 트랜지스터(TR2)는 게이트 라인(GL) 및 데이터 라인(DL)과 전기적으로 연결되고, 제2 박막 트랜지스터(TR2)는 게이트 라인(GL)을 통해 게이트 신호를 제공받고, 데이터 라인(DL)을 통해 데이터 신호를 제공받는다. 스위칭 트랜지스터(TR2)는 제2 액티브 패턴(AP2), 제2 게이트 전극(GE2), 제2 소스전극(SE2), 및 제2 드레인 전극(DE2)을 포함할 수 있다. The second thin film transistor TR2 is electrically connected to the gate line GL and the data line DL while the second thin film transistor TR2 is supplied with a gate signal through the gate line GL, And the data signal is supplied via the data bus. The switching transistor TR2 may include a second active pattern AP2, a second gate electrode GE2, a second source electrode SE2, and a second drain electrode DE2.

제2 액티브 패턴(AP2)은 기판(5)의 일면 상의 버퍼층(10) 상에 배치되고, 제2 액티브 패턴(AP2)은 반도체 물질을 포함할 수 있다. 제2 액티브 패턴(AP2)은 비정질 실리콘(amorphous silicon) 및 결정질 실리콘(poly silicon)을 포함할 수 있으며 이들에 한정하지 않는다. The second active pattern AP2 may be disposed on the buffer layer 10 on one side of the substrate 5 and the second active pattern AP2 may comprise a semiconductor material. The second active pattern AP2 may include, but is not limited to, amorphous silicon and polysilicon.

다른 실시예로서 제2 액티브 패턴(AP2)은 산화물 반도체(oxide semiconductor)를 포함할 수도 있으며, 산화물 반도체들는 예를 들어, IGZO, ZnO, SnO2, In2O3, Zn2SnO4, Ge2O3 및 HfO2 등을 포함할 수 있다. 그리고, 제2 액티브 패턴(AP2)은 화합물 반도체(compound semiconductor)를 사용할 수 있으며, 예를 들어, 화합물 반도체는 GsAs, GaP 및 InP 등을 포함할 수 있다. The second active pattern (AP2) As another embodiment may include an oxide semiconductor (oxide semiconductor), for oxide lifting semiconductor example, IGZO, ZnO, SnO 2, In 2 O 3, Zn 2 SnO 4, Ge 2 O 3 , HfO 2 , and the like. The second active pattern AP2 may be a compound semiconductor. For example, the compound semiconductor may include GsAs, GaP, InP, and the like.

상기한 제2 액티브 패턴(AP2)은 도시하지 않았지만 채널 영역과, 채널영역 외측에 이온불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다. Although not shown, the second active pattern AP2 may include a channel region and a source region and a drain region doped with ionic impurities outside the channel region.

제2 액티브 패턴(AP2) 상에는 제2 절연층(L2)이 배치될 수 있다. 제2 절연층(L2)은 제2 액티브 패턴(AP2)을 절연할 수 있다. 제2 절연층(L2)은 상에는 제2 제어 전극(GE2)을 배치시킬 수 있다. 제2 제어 전극(GE2)은 게이트 라인(GL)과 전기적으로 연결되어 게이트 라인(GL)으로부터 상기 게이트 신호를 제공받을 수 있다.A second insulating layer L2 may be disposed on the second active pattern AP2. And the second insulating layer L2 can insulate the second active pattern AP2. And the second control electrode GE2 may be disposed on the second insulation layer L2. The second control electrode GE2 may be electrically connected to the gate line GL to receive the gate signal from the gate line GL.

구체적으로, 제2 절연층(L2)의 제2 박막 트랜지스터(TR2)의 형성영역 상에는 제2 제어 전극(GE2)이 배치될 수 있다. 제2 제어 전극(GE2)은 제2 액티브 패턴(AP2)에 적어도 일부가 중첩되도록 배치되며 전기적인 신호를 전달하는 역할을 할 수 있다. 제2 게이트 전극(GE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 예를 들어, 게이트 전극(220)은 몰리브덴(Mo)로 이루어진 제1층, 상기 제1층 상에 형성되며 알루미늄(Al)으로 이루어진 제2층 및 상기 제2층 상에 형성되며 몰리브덴(Mo)로 이루어진 제3층을 구비할 수 있다. 제2 제어 전극(GE2)이 Mo/Al/Mo로 이루어질 경우, 알루미늄(Al)이 배선 또는 전극 역할을 하고, 몰리브덴(Mo)는 배리어층 역할을 할 수 있다.Specifically, the second control electrode GE2 may be disposed on a region where the second thin film transistor TR2 of the second insulating layer L2 is formed. The second control electrode GE2 is arranged to overlap at least part of the second active pattern AP2 and may serve to transmit an electrical signal. The second gate electrode GE2 may be formed of a material selected from the group consisting of Al, Pt, Pd, Ag, Mg, Au, Ni, May be formed as a single layer or multiple layers of at least one metal selected from the group consisting of Ir, Cr, Ni, Ca, Mo, Ti, W and Cu. have. For example, the gate electrode 220 may include a first layer of molybdenum (Mo), a second layer of aluminum (Al) formed on the first layer, and a second layer of molybdenum (Mo) And a second layer of a second layer. When the second control electrode GE2 is made of Mo / Al / Mo, aluminum (Al) serves as a wiring or an electrode, and molybdenum (Mo) can serve as a barrier layer.

제2 제어 전극(GE2)이 형성된 기판(5) 상에는 제3 절연층(L3)이 배치될 수 있다. 제3 절연층(L3)은 SiO2, SiNx, SiON을 포함하는 실리콘 계열의 절연재료를 사용할 수 있다. A third insulating layer L3 may be disposed on the substrate 5 on which the second control electrode GE2 is formed. A third insulating layer (L3) can be used an insulating material with silicon-based, including SiO 2, SiNx, SiON.

제3 절연층(L3) 상에는 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 배치될 수 있다. 제2 소스 전극(SE2)은 데이터 라인(DL)과 전기적으로 연결되어 데이터 라인(DL)으로부터 상기 데이터 신호를 제공받고, 제2 드레인 전극(DE2)은 제2 소스 전극(SE2)과 이격되게 배치될 수 있다. A second source electrode SE2 and a second drain electrode DE2 may be disposed on the third insulating layer L3. The second source electrode SE2 is electrically connected to the data line DL to receive the data signal from the data line DL and the second drain electrode DE2 is disposed apart from the second source electrode SE2 .

제2 소스 전극 및 제2 드레인 전극(SE2, DE2) 각각은 제2 절연층(L2) 및 제3 절연층(L3)을 관통하여 형성된 콘택홀에 의해 상기 제2 액티브 패턴(AP2)과 접촉될 수 있다. 구제적으로 제2 드레인 전극(DE2) 및 제2 소스 전극(SE2)은 제2 액티브 패턴(AP2)의 드레인 영역 및 소스 영역에 각각 연결될 수 있다. Each of the second source electrode and the second drain electrode SE2 and DE2 is in contact with the second active pattern AP2 by a contact hole formed through the second insulating layer L2 and the third insulating layer L3 . The second drain electrode DE2 and the second source electrode SE2 may be connected to the drain region and the source region of the second active pattern AP2, respectively.

제2 액티브 패턴(AP2)과 접촉되어 있는 제2 드레인 전극(DE2)은 제1 관통홀(CH1)을 통해서 스토리지 캐패시터(Cst)의 상기 제1 전극(CE1) 또는 제2 전극(CE2)에 전기적으로 연결될 수 있다. 또한 제2 드레인 전극(DE2)은 콘택홀을 통해 제1 제어 전극(GE1)과 연결될 수 있다. 여기서 제1 관통홀(CH1)은 제1 제어 전극(GE1) 및 스토리지 캐패시터(Cst)의 제1 전극(CE1)에 연결될 수도 있다. 또는 각각의 홀을 형성하여 연결시킬 수도 있다. 본 실시예에서는 동일한 홀을 통해 연결되는 것으로 도시하였다. The second drain electrode DE2 in contact with the second active pattern AP2 is electrically connected to the first electrode CE1 or the second electrode CE2 of the storage capacitor Cst through the first through hole CH1 . The second drain electrode DE2 may be connected to the first control electrode GE1 through a contact hole. The first through hole CH1 may be connected to the first control electrode GE1 and the first electrode CE1 of the storage capacitor Cst. Or each hole may be formed and connected. In this embodiment, they are connected through the same hole.

따라서, 제2 제어 전극(GE2)에 게이트 라인(GL)을 통해 게이트 신호가 제공되어 제2 박막 트랜지스터(TR2)가 턴-온(turn-on) 되는 경우에, 데이터 라인(DL)을 통해 제공되는 데이터 신호는 제2 소스 전극(SE2), 제2 액티브 패턴(AP2) 및 제2 드레인 전극(DE2)을 순차적으로 흘러 스토리지 커패시터(Cst) 및 제1 박막 트랜지스터(TR1) 측으로 제공될 수 있다. Therefore, when the gate signal is supplied to the second control electrode GE2 via the gate line GL to turn on the second thin film transistor TR2, the data signal is supplied through the data line DL The data signal may be sequentially supplied to the storage capacitor Cst and the first thin film transistor TR1 through the second source electrode SE2, the second active pattern AP2 and the second drain electrode DE2.

제1 박막 트랜지스터(TR1)는 제2 드레인 전극(DE2)에 연결되는 제1 제어 전극(GE1), 제1 제어 전극(GE1) 상에 배치되는 제3 절연층(L3), 제3 절연층(L3)에 배치되는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함할 수 있다. The first thin film transistor TR1 includes a first control electrode GE1 connected to the second drain electrode DE2, a third insulating layer L3 disposed on the first control electrode GE1, And a first source electrode SE1 and a first drain electrode DE1 disposed in the first and second pixel regions L3 and L3.

제1 제어 전극(GE1) 하부에는 제2 절연층(L2)을 사이에 두고 제1 제어 전극(GE1)에 일부가 중첩되게 배치되는 제1 액티브 패턴(AP1)이 배치될 수 있다. A first active pattern AP1 may be disposed under the first control electrode GE1 and partially overlapping the first control electrode GE1 with a second insulating layer L2 therebetween.

제1 소스 전극은 전원 공급 라인과 연결되어 화소에 전원을 곱급할 수 있다. 여기서 전원 공급 라인(DVL) 또는 제1 소스 전극(SE1)은 제2 관통홀(CH2)을 통해서 스토리지 커패시터(Cst)의 제1 전극(CE1) 또는 제2 전극(CE2)에 연결될 수 있다. The first source electrode may be connected to a power supply line to multiply power the pixel. Here, the power supply line DVL or the first source electrode SE1 may be connected to the first electrode CE1 or the second electrode CE2 of the storage capacitor Cst through the second through hole CH2.

이와 같이, 스토리지 커패시터(Cst)의 제1, 2 전극들은 제2 박막 트랜지스터(TR2)의 제2 드레인 전극(DE2) 및 제1 박막 트랜지스터(TR1)의 전원 공급 라인(DVL)과 전기적으로 연결될 수 있다. The first and second electrodes of the storage capacitor Cst may be electrically connected to the second drain electrode DE2 of the second thin film transistor TR2 and the power supply line DVL of the first thin film transistor TR1 have.

따라서 스토리지 커패시터(Cst)는 제2 박막 트랜지스터(TR2)로부터 수신된 데이터 신호에 대응하는 전압 및 전원 공급 라인(DVL)으로부터 수신된 전원 신호에 대응하는 전압 차이에 대응하는 전하량을 충전하고, 상기 충전된 전하량은 제2 박막 트랜지스터(TR2)가 턴-오프 되는 동안에 제1 박막 트랜지스터(TR1) 측으로 제공될 수 있다. Therefore, the storage capacitor Cst charges the voltage corresponding to the data signal received from the second thin film transistor TR2 and the charge corresponding to the voltage difference corresponding to the power supply signal received from the power supply line DVL, The amount of charge can be provided to the first thin film transistor TR1 side while the second thin film transistor TR2 is turned off.

이와 같이, 제1 전극(CE1)은 제2 박막 박막트랜지스(TR2)의 제2 드레인 전극(DE2)과 연결될 수 있고, 제2 전극(CE2)은 전원 공급 라인(DVL)과 전기적으로 연결될 수 있다. The first electrode CE1 may be connected to the second drain electrode DE2 of the second thin film transistor TR2 and the second electrode CE2 may be electrically connected to the power supply line DVL. have.

따라서, 제1 절연층(L1), 제2 절연층(L2) 및 제3 절연층(L3)을 관통시키는 제1 콘택홀(CH1)을 배치시켜 제2 드레인 전극(DE2)에 제2 절연층(L2) 하부에 배치된 제1 절연층(L1) 상에 스토리지 커패시터(Cst)의 제1 전극(CE1)을 연결하고, 제1 절연층(L1), 제2 절연층(L2) 및 제3 절연층(L3)을 관통시키는 제2 콘택홀(CH2)을 배치시켜 전원 신호 라인(DVL)에 스토리지 커패시터(Cst)의 제2 전극(CE2)을 연결시켜 스토리지 커패시터(Cst)의 정전 용량이 증가될 수 있다.A first contact hole CH1 for penetrating the first insulating layer L1, the second insulating layer L2 and the third insulating layer L3 is disposed so that the second insulating layer L3 is formed on the second drain electrode DE2, The first electrode CE1 of the storage capacitor Cst is connected to the first insulating layer L1 disposed under the second insulating layer L1 and the first electrode CE1 of the storage capacitor Cst is connected to the first insulating layer L1, A second contact hole CH2 for passing through the insulating layer L3 is disposed and the second electrode CE2 of the storage capacitor Cst is connected to the power supply signal line DVL to increase the capacitance of the storage capacitor Cst .

이는 곧, 스토리지 커패시터(Cst)를 설계하는 경우에, 제1 박막 박막트랜지스(TR1) 또는 제2 박막 박막트랜지스(TR2)가 배치되는 기판의 다른 면에 스토리지 커패시터(Cst)를 배치시킴으로써 화소(PXL)의 크기에 구애 받지 않고 제1, 2 전극(CE1, CE2)의 크기를 자유로이 크게 배치할 수 있어 스토리지 캐패시터(cst)의 정전 용량을 증가시킬 수 있다. 화소(PXL)의 크기에 구애받지 않고 스토리지 캐패시터(cst)를 배치할 수 있어 정전용량을 충분히 확보할 수 있어 화소(PXL)로부터 출력되는 광량을 증가시킬 수 있다. This is because when the storage capacitor Cst is designed, the storage capacitor Cst is arranged on the other surface of the substrate on which the first thin film transistor TR1 or the second thin film transistor TR2 is arranged, The size of the first and second electrodes CE1 and CE2 can be freely set large regardless of the size of the storage capacitor Cst and the capacitance of the storage capacitor cst can be increased. It is possible to arrange the storage capacitor cst irrespective of the size of the pixel PXL, thereby sufficiently securing the electrostatic capacity and to increase the amount of light output from the pixel PXL.

다시 도 5를 참조하면, 제1 박막 트랜지스터(TR1)는 제2 박막 트랜지스터(TR2), 전원 공급 라인(DVL) 및 화소(PXL)와 전기적으로 연결될 수 있다. 제1 박막 트랜지스터(TR1)는 전원 공급 라인(DVL)으로부터 화소(PXL) 측으로 제공되는 전원 신호를 스위칭할 수 있다. 제1 박막 트랜지스터(TR1)는 제1 액티브 패턴(AP1), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함할 수 있다.Referring again to FIG. 5, the first thin film transistor TR1 may be electrically connected to the second thin film transistor TR2, the power supply line DVL, and the pixel PXL. The first thin film transistor TR1 can switch the power supply signal provided from the power supply line DVL to the pixel PXL side. The first thin film transistor TR1 may include a first active pattern AP1, a first gate electrode GE1, a first source electrode SE1, and a first drain electrode DE1.

제1 게이트 전극(GE1)은 상기 제2 전극(CE2)을 통해 제2 박막 트랜지스터(TR2)의 제2 드레인 전극(DE2)과 전기적으로 연결될 수 있다. 따라서, 제2 박막 트랜지스터(TR2)가 턴-온 되어 제2 박막 트랜지스터(TR2)를 통해 상기 데이터 신호가 제1 게이트 전극(GE1) 측으로 제공되는 경우에 제1 박막 트랜지스터(TR1)가 턴-온 될 수 있다. The first gate electrode GE1 may be electrically connected to the second drain electrode DE2 of the second thin film transistor TR2 through the second electrode CE2. Therefore, when the second thin film transistor TR2 is turned on and the data signal is supplied to the first gate electrode GE1 side through the second thin film transistor TR2, the first thin film transistor TR1 is turned on .

제1 소스 전극(SE1)은 상기 전원 신호 라인(DVL)과 전기적으로 연결되어 전원 공급 라인(DVL)으로부터 상기 전원 신호를 제공받고, 제1 드레인 전극(DE1)은 제1 소스 전극(SE1)과 이격되게 배치될 수 있다. 또한, 제1 소스 및 제1 드레인 전극들(SE1, DE1) 각각은 제2 절연층(L2) 및 제3 절연층(L3)을 관통하는 콘택홀들에 의해 제1 액티브 패턴(AP1)과 접촉될 수 있다. 따라서, 제1 박막 트랜지스터(TR1)가 턴-온 된 경우에, 상기 전원 신호는 제1 소스 전극(SE1), 제1 액티브 패턴(AP1) 및 제1 드레인 전극(DE1)을 순차적으로 흘러 화소(PXL) 측에 제공될 수 있다.The first source electrode SE1 is electrically connected to the power source signal line DVL to receive the power source signal from the power source supply line DVL and the first drain electrode DE1 is connected to the first source electrode SE1, It can be arranged so as to be spaced apart. Each of the first source and the first drain electrodes SE1 and DE1 is in contact with the first active pattern AP1 by the contact holes passing through the second insulating layer L2 and the third insulating layer L3, . Therefore, when the first thin film transistor TR1 is turned on, the power source signal sequentially flows through the first source electrode SE1, the first active pattern AP1, and the first drain electrode DE1, PXL) side.

화소(PXL)는 화소 전극(PE), 유기발광 다이오드(EML)을 포함할 수 있다. 화소 전극(PE)은 화소(PXL)의 애노드 전극으로 작용할 수 있고, 공통 전극(미도시)은 화소(PXL)의 캐소드 전극으로 작용할 수 있다. The pixel PXL may include a pixel electrode PE and an organic light emitting diode (EML). The pixel electrode PE can act as an anode electrode of the pixel PXL and the common electrode (not shown) can act as a cathode electrode of the pixel PXL.

화소 전극(PE)은 상기 공통 전극에 비해 상대적으로 일함수가 큰 도전성 물질을 포함할 수 있다. 일함수가 큰 도전성 물질로 형성되는 화소 전극(PE)은 투명도전성 산화물을 포함할 수 있다. 예를 들면, 화소 전극(PE)은 인듐 틴 옥사이드(indium tin oxide: ITO), 틴 옥사이드(SnO), 인듐 징크 옥사이드(indium zinc oxide: IZO), 징크 옥사이드(zinc oxide: ZnO), 인듐 옥사이드(indium oxide: In2O3), 인듐 갈륨 옥사이드(indium gallium oxide: IGO), 알루미늄 징크 옥사이드(aluminum zinc oxide: AZO) 및 징크 갈륨 옥사이드(zinc gallium oxide: GZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 이러한 화소 전극(PE)은 화소 전극(PE) 상에 배치되는 유기발광 다이오드(EML) 사이의 일함수(Work function) 차이를 줄일 수 있다. The pixel electrode PE may include a conductive material having a relatively large work function as compared with the common electrode. The pixel electrode PE formed of a conductive material having a large work function may include a transparent conductive oxide. For example, the pixel electrode PE may be formed of indium tin oxide (ITO), tin oxide (SnO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide at least one selected from the group consisting of indium oxide (In 2 O 3 ), indium gallium oxide (IGO), aluminum zinc oxide (AZO) and zinc gallium oxide (GZO) . ≪ / RTI > Such a pixel electrode PE can reduce a difference in work function between the organic light emitting diodes (EML) disposed on the pixel electrode PE.

또한, 화소 전극(PE)은 제1 박막 트랜지스터(TR1) 및 제2 박막 트랜지스터(TR2)을 커버하는 제4 절연층(L4) 위에 배치되고, 화소 전극(PE)은 제 4절연층(L4) 에 형성된 콘택홀을 통해 제1 드레인 전극(DE1)과 전기적으로 연결될 수 있다. 제 4절연층(L4)은 평탄화막일 수 있다. The pixel electrode PE is disposed on the fourth insulating layer L4 covering the first thin film transistor TR1 and the second thin film transistor TR2 and the pixel electrode PE is disposed on the fourth insulating layer L4. And may be electrically connected to the first drain electrode DE1 through a contact hole formed in the first electrode. The fourth insulating layer L4 may be a planarizing film.

유기발광 다이오드(EML)은 저분자 유기물 또는 고분자 유기물을 사용할 수 있다. 유기발광 다이오드(EML)에는 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층될 수 있다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. The organic light emitting diode (EML) may be a low molecular organic material or a high molecular organic material. The organic light emitting diode (EML) includes a hole transport layer (HTL), a hole injection layer (HIL), an electron transport layer (ETL), and an electron injection layer (EIL) Can be stacked. In addition, various layers can be stacked as needed.

예를 들면, 화소 전극(PE)과 유기발광 다이오드(EML) 사이에는 제1 전하 전달 영역이 배치될 수 있다. 또한, 유기발광 다이오드(EML)과 상기 공통 전극 사이에는 제2 전하 전달 영역이 배치될 수 있다. 제1 전하 전달 영역과 제2 전하 전달 영역 중 어느 하나는 정공의 전달을 담당하고, 다른 하나는 전자의 전달을 담당할 수 있다. 따라서, 애노드 전극인 화소 전극(PE)에 인접한 제1 전하 전달 영역은 정공 전달 영역이고, 캐소드 전극인 공통 전극에 인접한 제2 전하 전달 영역은 전자 전달 영역인 것으로 예시될 수 있다. For example, a first charge transfer region may be disposed between the pixel electrode PE and the organic light emitting diode (EML). In addition, a second charge transfer region may be disposed between the organic light emitting diode (EML) and the common electrode. Either the first charge transfer region or the second charge transfer region may be responsible for the transfer of holes and the other may be responsible for the transfer of electrons. Therefore, the first charge transfer region adjacent to the pixel electrode PE, which is the anode electrode, is the hole transfer region, and the second charge transfer region adjacent to the common electrode which is the cathode electrode is the electron transfer region.

화소 전극(PE) 상에는 제1 전하 전달 영역이 배치될 수 있다. 제1 전하 전달 영역은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 또한, 필요에 따라 제1 전하 전달 영역은 버퍼층 및 제1 전하 저지층을 더 포함할 수 있다. 제1 전하 주입층과 제1 전하 수송층 중 어느 하나가 생략되거나, 이들이 하나의 층으로 구성될 수도 있다. A first charge transfer region may be disposed on the pixel electrode PE. The first charge transport region may have a single layer of a single material, a single layer of a plurality of different materials, or a multi-layer structure having a plurality of layers of a plurality of different materials. In addition, the first charge transfer region may further include a buffer layer and a first charge blocking layer as needed. Either the first charge injecting layer or the first charge transporting layer may be omitted or they may be composed of one layer.

제1 전하 주입층은 화소 전극(PE) 상에 배치되며, 화소 전극(PE) 으로부터 유기 발광층 측으로의 정공 주입 효율을 높이는 역할을 한다. 구체적으로, 제1 전하 주입층은 에너지 장벽을 낮추어 정공이 보다 효과적으로 주입되도록 할 수 있다.The first charge injecting layer is disposed on the pixel electrode PE and serves to enhance hole injection efficiency from the pixel electrode PE to the organic light emitting layer side. Specifically, the first charge injecting layer can lower the energy barrier to allow holes to be injected more effectively.

제1 전하 수송층은 제1 전하 주입층 상에 배치되며, 제1 전하 주입층으로 주입된 정공을 유기발광층로 수송하는 역할을 할 수 있다. 제1 전하 수송층은 최고점유 분자 궤도 에너지(highest occupied molecular energy HOMO)가 화소 전극(PE)을 구성하는 물질의 일함수(work function)보다 실질적으로 낮고, 유기 발광층의 최고 점유 분자 궤도 에너지(HOMO)보다 실질적으로 높은 경우에 정공 수송 효율이 최적화될 수 있다.The first charge transporting layer is disposed on the first charge injection layer and may transport holes injected into the first charge injection layer to the organic light emitting layer. The first charge transporting layer is formed so that the highest occupied molecular energy HOMO is substantially lower than the work function of the material constituting the pixel electrode PE and the highest occupied molecular orbital energy HOMO of the organic light- The hole transport efficiency can be optimized.

제1 전하 전달 영역은 앞서 언급한 물질 외에, 도전성 향상을 위하여 전하 생성 물질을 더 포함할 수 있다. 상기 전하 생성 물질은 제1 전하 전달 영역 내에 균일하게 또는 불균일하게 분산되어 있을 수 있다. In addition to the above-mentioned materials, the first charge transfer region may further include a charge generating material for improving conductivity. The charge generating material may be uniformly or non-uniformly dispersed within the first charge transport region.

앞서 언급한 바와 같이, 제1 전하 전달 영역은 버퍼층 및 제1 전하 저지층 중 적어도 하나를 더 포함할 수 있다. 상기 버퍼층은 유기 발광층에서 방출되는 광의 파장에 따른 공진 거리를 보상하여 광 방출 효율을 증가시키는 역할을 할 수 있다. 상기 버퍼층에 포함되는 물질로는 제1 전하 전달 영역에 포함될 수 있는 물질을 사용할 수 있다. 상기 제1 전하 저지층은 제2 전하 전달 영역으로부터 제1 전하 전달 영역으로의 전하 주입을 방지하는 역할을 할 수 있다.As mentioned above, the first charge transfer region may further include at least one of a buffer layer and a first charge blocking layer. The buffer layer may compensate the resonance distance according to the wavelength of the light emitted from the organic light emitting layer, thereby increasing the light emission efficiency. As the material contained in the buffer layer, a material that can be contained in the first charge transfer region can be used. The first charge blocking layer may serve to prevent charge injection from the second charge transfer region to the first charge transfer region.

제1 전하 전달 영역 상에는 발광층이 배치될 수 있다. 발광층으로 통상 사용되는 물질이라면 특별히 한정되지 않으나, 예를 들어, 적색, 녹색 및 청색을 발광하는 물질로 이루어질 수 있다. 발광층은 형광물질 또는 인광물질을 포함할 수 있다. A light emitting layer may be disposed on the first charge transfer region. The material is not particularly limited as long as it is a material commonly used as a light emitting layer, but may be made of a material emitting red, green, and blue light, for example. The light emitting layer may include a fluorescent material or a phosphorescent material.

유기발광층 상에는 제2 전하 전달 영역이 배치될 수 있다. 제2 전하 전달 영역은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 또한, 필요에 따라 제2 전하 전달 영역은 제2 전하 저지층을 더 포함할 수 있다. 도면에서는 제2 전하 전달 영역이 제2 전하 수송층과 제2 전하 주입층을 포함하는 경우를 예시하지만, 제2 전하 수송층과 제2 전하 주입층 중 어느 하나가 생략되거나, 이들이 하나의 층으로 구성될 수도 있다. A second charge transfer region may be disposed on the organic light emitting layer. The second charge transport region may have a single layer of a single material, a single layer of a plurality of different materials, or a multi-layer structure having a plurality of layers of a plurality of different materials. In addition, the second charge transfer region may further include a second charge blocking layer as needed. Although the second charge transporting layer includes the second charge transporting layer and the second charge injecting layer in the drawing, any one of the second charge transporting layer and the second charge injecting layer may be omitted or they may be composed of one layer It is possible.

제2 전하 수송층은 발광층 상에 배치되고, 제2 전하 주입층으로부터 주입된 전자를 발광층으로 수송하는 역할을 할 수 있다. The second charge transporting layer is disposed on the light emitting layer and can serve to transport electrons injected from the second charge injection layer to the light emitting layer.

제2 전하 주입층은 제2 전하 수송층 상에 배치되며, 제2 전극으로부터 발광층 측으로의 전자 주입 효율을 높이는 역할을 한다.The second charge injecting layer is disposed on the second charge transporting layer and serves to increase electron injection efficiency from the second electrode to the light emitting layer side.

제2 전하 전달 영역 상에는 공통 전극이 배치될 수 있다. 제2 전극은 화소의 구분 없이 형성된 전면 전극 또는 공통 전극일 수 있다. 공통 전극은 화소 전극에 비해 상대적으로 일함수가 작은 도전성 물질을 포함할 수 있다. A common electrode may be disposed on the second charge transfer region. The second electrode may be a front electrode or a common electrode formed without dividing a pixel. The common electrode may include a conductive material having a relatively small work function as compared with the pixel electrode.

이와 같이, 본 발명의 실시예의 유기전계발광 표시장치(1)는 제2 박막 트랜지스터(TR2)와 제1 박막 트랜지스터(TR1)가 배치되는 기판(5)의 일면에 대해서 기판(5)의 타면에 스토리지 캐패시터(Cst)를 배치시켜 스토리지 캐패시터(Cst)의 형성면적을 자유로이 조절이 가능하여 충분한 정전 용량을 확보할 수 있고, 증가한 정전 용량으로 안정적인 발광을 유지할 수 있다. As described above, the organic light emitting display device 1 according to the embodiment of the present invention has the structure in which the second thin film transistor TR2 and the first thin film transistor TR1 are arranged on the other surface of the substrate 5 with respect to one surface of the substrate 5 on which the first thin film transistor TR1 is disposed It is possible to freely adjust the formation area of the storage capacitor Cst by disposing the storage capacitor Cst so that a sufficient capacitance can be secured and the stable light emission can be maintained with the increased capacitance.

도 6은 본 발명의 다른 실시예에 따른 유기전계발광 표시장치의 단면도이다. 6 is a cross-sectional view of an organic light emitting display according to another embodiment of the present invention.

여기서 중복설명을 회피하고, 용이한 설명을 위해 도 1 내지 도 5를 인용하여 설명하기로 한다. In the following description, duplicate description will be avoided and the description will be made with reference to Figs. 1 to 5 for ease of explanation.

도 6을 참조하면, 기판(5)의 일면에 제1 박막 트랜지스터(TR1)를 배치할 수 있다. 그리고 기판(5)의 타면에 제2 박막 트랜지스터(TR2) 및 스토리지 캐패시터(Cst)를 배치시킬 수 있다. Referring to FIG. 6, the first thin film transistor TR1 may be disposed on one surface of the substrate 5. FIG. The second thin film transistor TR2 and the storage capacitor Cst may be disposed on the other surface of the substrate 5. [

여기서 제2 박막 트랜지스터(TR2)의 제2 드레인 전극(DE2)은 wp2 관통홀을 통해서 스토리지 캐패시터(Cst)의 제1 전극(CE1) 또는 제2 전극(CE2)에 연결될 수 있다. 스토리지 커패시터(Cst)의 제2 전극(CE2)은 콘택홀(H)을 통해 제1 소스 전극(SE1)과 전기적으로 연결될 수 있다.Here, the second drain electrode DE2 of the second thin film transistor TR2 may be connected to the first electrode CE1 or the second electrode CE2 of the storage capacitor Cst through the wp2 through hole. The second electrode CE2 of the storage capacitor Cst may be electrically connected to the first source electrode SE1 through the contact hole H. [

그리고 기판(5)은 두께 방향으로 관통하는 제1 관통홀(CH1)을 포함하고, 상기 스토리지 커패시터(Cst)의 제1 전극(CE1)은 제1 관통홀(CH1)을 통해 제1 제어 전극(GE1)과 전기적으로 연결될 수 있다. The first electrode CE1 of the storage capacitor Cst includes a first through hole CH1 through the first through hole CH1 and a second through hole CH1 through the first through hole CH1, RTI ID = 0.0 > GE1. ≪ / RTI >

그리고 기판(5)의 타면에 배치되는 제1-1 절연층(L1-1) 상에는 제2 제어 전극(GE2) 및 스토리지 캐패시터(Cst)의 제1 전극(CE1)이 배치되고, 제2 제어 전극(GE2) 및 제1 전극(CE1) 상에는 제1-2 절연층(L1-2)이 배치되고, 제1-2 절연층(L1-2) 상에는 제2 소스 전극(SE2), 제2 드레인 전극(DE2) 및 스토리지 캐패시터(Cst)의 제2 전극(CE2)이 배치되고, 제2 소스 전극(SE2), 제2 드레인 전극(DE2) 및 제2 전극(CE2) 상에는 제1-3 절연층(L1-3)이 배치될 수 있다. The first electrode CE1 of the second control electrode GE2 and the storage capacitor Cst is disposed on the first insulation layer L1-1 disposed on the other surface of the substrate 5, The first and second electrodes GE1 and CE2 are disposed on the second electrode layer GE2 and the first electrode CE1 and the second source electrode SE2, The second electrode CE2 of the storage capacitor Cst and the first and second source electrodes SE1 and DE2 and the storage capacitor Cst are disposed on the first source electrode SE1 and the second electrode CE2, L1-3) may be disposed.

여기서 제2 제어 전극(GE2) 및 스토리지 캐패시터(Cst)의 제1 전극(CE1)은 동일 물질로 배치될 수 있고, 제2 소스 전극(SE2), 제2 드레인 전극(DE2) 및 스토리지 캐패시터(Cst)의 제2 전극(CE2)은 동일 물질로 배치될 수 있다. 또는 제2 드레인 전극(DE2)과 제1 전극(CE1)은 일체로 형성할 수도 있다. Here, the second control electrode GE2 and the first electrode CE1 of the storage capacitor Cst may be disposed of the same material, and the second source electrode SE2, the second drain electrode DE2, and the storage capacitor Cst May be disposed of the same material. Alternatively, the second drain electrode DE2 and the first electrode CE1 may be integrally formed.

이와 같이, 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 기판(5)의 타면에 배치시킴으로써 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 발광 영역과 관계없는 기판(5)의 타면에 배치시킴으로써 발광 영역을 더욱 증가시킬 수 있다. By disposing the second source electrode SE2 and the second drain electrode DE2 on the other surface of the substrate 5 as described above, the second source electrode SE2 and the second drain electrode DE2 are connected to the substrate The light emitting region can be further increased by disposing it on the other surface of the substrate 5.

도 7은 본 발명의 또 다른 실시예에 따른 유기전계발광 표시장치의 단면도이다. 7 is a cross-sectional view of an organic light emitting display according to another embodiment of the present invention.

여기서 중복설명을 회피하고, 용이한 설명을 위해 도 1 내지 도 6을 인용하여 설명하기로 한다. In the following description, duplicate description will be avoided and the description will be made with reference to Figs. 1 to 6 for ease of explanation.

도 7을 참조하면, 기판(5)의 일면에는 제1 박막 트랜지스터(TR1)가 배치되고, 기판(5)의 타면 상에 배치되는 제2 제어 전극(GE2)이 배치될 수 있다. 그리고 기판(5)의 일면에 배치되는 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함하는 제2 박막 트랜지스터(TR2)가 배치될 수 있다. 여기서 제2 드레인 전극(DE2)은 제1 제어 전극(GE1)과 전기적으로 연결될 수 있다. Referring to FIG. 7, a first thin film transistor TR1 may be disposed on one side of the substrate 5, and a second control electrode GE2 may be disposed on the other side of the substrate 5. FIG. And a second thin film transistor TR2 including a second source electrode SE2 and a second drain electrode DE2 disposed on one surface of the substrate 5 may be disposed. Here, the second drain electrode DE2 may be electrically connected to the first control electrode GE1.

이와 같이, 전극들을 연결시키기 위해서 기판(5)은 두께 방향으로 관통하는 제1 관통홀(CH1), 제2 관통홀(CH2), 제3 관통홀(CH3), 제4 관통홀(CH4)을 포함할 수 있다. In order to connect the electrodes, the substrate 5 has a first through-hole CH1, a second through-hole CH2, a third through-hole CH3, and a fourth through- .

구체적으로, 스토리지 커패시터(Cst)의 제1 전극(CE1)은 제1 관통홀(CH1)을 통해 제1 제어 전극(GE1)과 전기적으로 연결되고, 스토리지 커패시터(Cst)의 제2 전극(CE2)은 제2 관통홀(CH2)을 통해 제1 소스 전극(SE1)과 전기적으로 연결될 수 있다.The first electrode CE1 of the storage capacitor Cst is electrically connected to the first control electrode GE1 through the first through hole CH1 and the second electrode CE2 of the storage capacitor Cst is electrically connected to the first control electrode GE1 through the first through hole CH1, May be electrically connected to the first source electrode SE1 through the second through hole CH2.

그리고, 제2 드레인 전극(DE2)은 제3 관통홀(CH3)을 통해 제2 액티브 패턴(AP2)과 전기적으로 연결되고, 제2 소스 전극(SE2)은 제4 관통홀(CH4)을 통해 제2 액티브 패턴(AP2)과 전기적으로 연결될 수 있다. The second drain electrode DE2 is electrically connected to the second active pattern AP2 through the third through hole CH3 and the second source electrode SE2 is electrically connected to the second active electrode AP2 through the fourth through hole CH4. 2 active pattern AP2.

이와 같이, 기판(5)의 일면에 제1 박막 트랜지스터(TR1)를 배치시키고, 타면에 스토리지 캐패시터(Cst)를 배치시켜 발광 영역을 증가시킬 수 있다. 그리고, 스토리지 캐패시터(Cst)의 형성면적을 자유로이 조절이 가능하여 충분한 정전 용량을 확보할 수 있고, 증가한 정전 용량으로 안정적인 발광을 유지할 수 있다. As described above, the first thin film transistor TR1 may be disposed on one surface of the substrate 5, and the storage capacitor Cst may be disposed on the other surface to increase the light emitting area. In addition, the formation area of the storage capacitor Cst can be freely adjusted, so that a sufficient capacitance can be secured, and stable light emission can be maintained with an increased capacitance.

이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be appreciated that many variations and applications not illustrated above are possible. For example, each component specifically shown in the embodiments of the present invention can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

1: 유기전계발광 표시장치
5: 기판 10: 버퍼층
TR1: 제1 박막 트랜지스터 TR2: 제2 박막 트랜지스터
Cst: 스토리지 캐패시터 GE1: 제1 제어 전극
GE2: 제2 제어 전극 DE1: 제1 드레인 전극
DE2: 제2 드레인 전극 SE1: 제1 소스 전극
SE2: 제2 소스 전극 AP1: 제1 액티브 패턴
AP2: 제2 액티브 패턴 CE1: 제1 전극
CE2: 제2 전극
1: organic electroluminescence display device
5: substrate 10: buffer layer
TR1: first thin film transistor TR2: second thin film transistor
Cst: storage capacitor GE1: first control electrode
GE2: second control electrode DE1: first drain electrode
DE2: second drain electrode SE1: first source electrode
SE2: second source electrode AP1: first active pattern
AP2: second active pattern CE1: first electrode
CE2: Second electrode

Claims (20)

기판;
상기 기판의 일면 상에 배치되고, 제1 제어 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터;
상기 기판의 일면 상에 배치되며, 상기 제1 박막 트랜지스터의 제1 드레인 전극에 전기적으로 연결된 유기발광 다이오드; 및
상기 기판의 타면에 배치되고, 상기 제1 제어 전극과 전기적으로 연결된 제1 전극 및 상기 제1 소스 전극과 전기적으로 연결된 제2 전극을 포함하는 스토리지 커패시터를 포함하는 유기전계발광 표시장치.
Board;
A first thin film transistor disposed on one surface of the substrate and including a first control electrode, a first source electrode, and a first drain electrode;
An organic light emitting diode disposed on one surface of the substrate and electrically connected to a first drain electrode of the first thin film transistor; And
And a storage capacitor disposed on the other surface of the substrate and including a first electrode electrically connected to the first control electrode and a second electrode electrically connected to the first source electrode.
제1 항에 있어서,
상기 기판은 두께 방향으로 관통하는 제1 관통홀 및 제2 관통홀을 포함하고,
상기 스토리지 커패시터의 상기 제1 전극은 상기 제1 관통홀을 통해 상기 제1 제어 전극과 전기적으로 연결되고,
상기 스토리지 커패시터의 상기 제2 전극은 상기 제2 관통홀을 통해 상기 제1 소스 전극과 전기적으로 연결되는 유기전계발광 표시장치.
The method according to claim 1,
Wherein the substrate includes a first through hole and a second through hole penetrating in the thickness direction,
The first electrode of the storage capacitor is electrically connected to the first control electrode through the first through hole,
And the second electrode of the storage capacitor is electrically connected to the first source electrode through the second through hole.
제2 항에 있어서,
상기 스토리지 커패시터는 상기 제1 전극과 상기 제2 전극 사이에 개재된 절연층을 더 포함하고,
상기 제1 전극은 상기 기판과 상기 제2 전극 사이에 배치되는 제1 절연층을 포함하는 유기전계발광 표시장치.
3. The method of claim 2,
Wherein the storage capacitor further comprises an insulating layer interposed between the first electrode and the second electrode,
Wherein the first electrode includes a first insulating layer disposed between the substrate and the second electrode.
제1 항에 있어서,
상기 기판의 일면 상에 배치되고, 제2 제어 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 더 포함하되,
상기 제2 드레인 전극은 상기 제1 제어 전극과 전기적으로 연결되는 유기전계발광 표시징치.
The method according to claim 1,
And a second thin film transistor disposed on one side of the substrate and including a second control electrode, a second source electrode, and a second drain electrode,
And the second drain electrode is electrically connected to the first control electrode.
제4 항에 있어서,
상기 기판의 일면 상에 배치된 게이트 라인;
상기 기판의 일면 상에 배치된 데이터 라인; 및
상기 기판의 일면 상에 배치된 전원공급라인을 더 포함하되,
상기 게이트 라인은 상기 제2 제어 전극과 전기적으로 연결되고,
상기 데이터 라인은 상기 제2 소스 전극과 전기적으로 연결되고,
상기 전원공급라인은 상기 제1 소스 전극과 전기적으로 연결되는 유기전계발광 표시장치.
5. The method of claim 4,
A gate line disposed on one surface of the substrate;
A data line disposed on one side of the substrate; And
Further comprising a power supply line disposed on one side of the substrate,
The gate line is electrically connected to the second control electrode,
The data line is electrically connected to the second source electrode,
And the power supply line is electrically connected to the first source electrode.
제4 항에 있어서,
상기 스토리지 캐패시터는 상기 제1 박막트랜지스터 또는 상기 제2 박막트랜지스터 중 적어도 어느 하나 이상이 중첩되게 배치되는 유기전계발광 표시장치.
5. The method of claim 4,
Wherein the storage capacitor is disposed such that at least one of the first thin film transistor and the second thin film transistor overlaps the storage capacitor.
제 4항에 있어서,
상기 제2 박막트랜지스터는
상기 게이트 라인과 전기적으로 연결된 제2 제어 전극;
상기 제2 제어 전극과 중첩되게 배치되는 제2 액티브 패턴;
상기 데이터 라인과 전기적으로 연결되어 상기 제2 액티브 패턴과 접촉되는 제2 소스전극; 및
상기 제2 액티브 패턴과 접촉되어 상기 스토리지 캐패시터의 상기 제1 전극에 전기적으로 연결되는 제2 드레인 전극을 포함하는 유기전계발광 표시장치.
5. The method of claim 4,
The second thin film transistor
A second control electrode electrically connected to the gate line;
A second active pattern overlapped with the second control electrode;
A second source electrode electrically connected to the data line and in contact with the second active pattern; And
And a second drain electrode that is in contact with the second active pattern and is electrically connected to the first electrode of the storage capacitor.
제 4항에 있어서,
상기 구동 박막트랜지스터는
상기 제2 드레인 전극과 연결되는 제1 게이트 전극;
상기 제1 게이트 전극과 중첩되게 배치되는 제1 액티브 패턴;
상기 전원 신호 라인과 전기적으로 연결되어 상기 제1 액티브 패턴과 접촉되는 제1 소스 전극; 및
상기 제1 액티브 패턴과 접촉되어 화소와 전기적으로 연결되는 제1 드레인 전극을 포함하는 유기전계발광 표시장치.
5. The method of claim 4,
The driving thin film transistor
A first gate electrode connected to the second drain electrode;
A first active pattern overlapped with the first gate electrode;
A first source electrode electrically connected to the power source signal line and in contact with the first active pattern; And
And a first drain electrode in contact with the first active pattern and electrically connected to the pixel.
제 8항에 있어서,
상기 화소는,
상기 제1 기판의 일면 상에 배치되어 상기 제2 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하고,
상기 화소 전극 상에 상기 유기 발광층이 배치되는 유기전계발광 표시장치.
9. The method of claim 8,
The pixel includes:
And a pixel electrode disposed on one surface of the first substrate and electrically connected to the second transistor,
And the organic light emitting layer is disposed on the pixel electrode.
제 3항에 있어서,
상기 기판의 일면에 배치되며, 상기 제1, 2 액티브 패턴을 절연하는 제2 절연층;
상기 제2 절연층 상에 배치되는 상기 제1, 2 제어 전극 상에 배치되는 제3 절연층을 포함하고,
상기 기판의 타면에 배치되며, 상기 스토리지 캐패시터의 제1 전극과 제2 전극 사이를 절연하고, 상기 스토리지 캐패시터를 커버하는 제1 절연층을 포함하는 유기전계발광 표시장치.
The method of claim 3,
A second insulating layer disposed on one surface of the substrate and insulating the first and second active patterns;
And a third insulating layer disposed on the first and second control electrodes disposed on the second insulating layer,
And a first insulating layer disposed on the other surface of the substrate and insulating the first and second electrodes of the storage capacitor and covering the storage capacitor.
제 10항에 있어서,
상기 제1 콘택홀 및 제2 콘택홀은 상기 기판을 레이져 드릴링으로 관통시켜 배치하되, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 중 적어도 어느 하나를 관통시켜 배치되는 유기전계발광 표시장치.
11. The method of claim 10,
Wherein the first contact hole and the second contact hole are formed by penetrating the substrate by laser drilling so that an organic electric field is generated by passing through at least one of the first insulating layer, Emitting display device.
제 1항에 있어서,
상기 기판의 타면 상에 배치되고, 제2 제어 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 포함하되,
상기 제2 드레인 전극은 상기 제1 제어 전극과 전기적으로 연결되는 유기전계발광 표시징치.
The method according to claim 1,
And a second thin film transistor disposed on the other surface of the substrate and including a second control electrode, a second source electrode, and a second drain electrode,
And the second drain electrode is electrically connected to the first control electrode.
제 12항에 있어서,
상기 기판은 두께 방향으로 관통하는 제1 관통홀을 포함하고,
상기 스토리지 커패시터의 상기 제1 전극은 상기 제1 관통홀을 통해 상기 제1 제어 전극과 전기적으로 연결되고,
상기 스토리지 커패시터의 상기 제2 전극은 콘택홀을 통해 상기 제1 소스 전극과 전기적으로 연결되는 유기전계발광 표시장치.
13. The method of claim 12,
Wherein the substrate includes a first through hole penetrating in the thickness direction,
The first electrode of the storage capacitor is electrically connected to the first control electrode through the first through hole,
And the second electrode of the storage capacitor is electrically connected to the first source electrode through a contact hole.
제 12항에 있어서,
상기 기판의 타면에 배치되는 상기 제1-1 절연층 상에는 상기 제2 제어 전극 및 상기 스토리지 캐패시터의 제1 전극이 배치되고,
상기 제2 제어 전극 및 상기 제1 전극 상에는 제1-2 절연층이 배치되고,
상기 제1-2 절연층 상에는 상기 제2 소스 전극, 제2 드레인 전극 및 상기 스토리지 캐패시터의 제2 전극이 배치되고,
상기 제2 소스 전극, 제2 드레인 전극 및 상기 제2 전극 상에는 제1-3 절연층이 배치되는 유기전계발광 표시장치.
13. The method of claim 12,
The first control electrode and the first electrode of the storage capacitor are disposed on the first-first insulation layer disposed on the other surface of the substrate,
And a second insulation layer is disposed on the second control electrode and the first electrode,
The second source electrode, the second drain electrode, and the second electrode of the storage capacitor are disposed on the first and second insulating layers,
And a first-third insulating layer is disposed on the second source electrode, the second drain electrode, and the second electrode.
제 14항에 있어서,
상기 제2 제어 전극 및 상기 스토리지 캐패시터의 제1 전극은 동일 물질로 배치되고, 상기 제2 소스 전극, 제2 드레인 전극 및 상기 스토리지 캐패시터의 제2 전극은 동일 물질로 배치되는 유기전계발광 표시장치.
15. The method of claim 14,
Wherein the second control electrode and the first electrode of the storage capacitor are disposed in the same material, and the second source electrode, the second drain electrode, and the second electrode of the storage capacitor are disposed of the same material.
제 12항에 있어서,
상기 제1 콘택홀은 상기 기판을 레이져 드릴링으로 관통시켜 배치하되, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 중 적어도 어느 하나를 관통시켜 배치되는 유기전계발광 표시장치.
13. The method of claim 12,
Wherein the first contact hole is disposed through the substrate by laser drilling so as to penetrate through at least one of the first insulating layer, the second insulating layer, and the third insulating layer.
제 1항에 있어서,
상기 기판의 타면 상에 배치되는 제2 제어 전극, 상기 기판의 일면에 배치되는 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 포함하되,
상기 제2 드레인 전극은 상기 제1 제어 전극과 전기적으로 연결되는 유기전계발광 표시장치.
The method according to claim 1,
And a second thin film transistor including a second control electrode disposed on the other surface of the substrate, a second source electrode disposed on one surface of the substrate, and a second drain electrode,
And the second drain electrode is electrically connected to the first control electrode.
제 17항에 있어서,
상기 기판은 두께 방향으로 관통하는 제1 관통홀, 제2 관통홀을 포함하고,
상기 스토리지 커패시터의 상기 제1 전극은 상기 제1 관통홀을 통해 상기 제1 제어 전극과 전기적으로 연결되고,
상기 스토리지 커패시터의 상기 제2 전극은 상기 제2 관통홀을 통해 상기 제1 소스 전극과 전기적으로 연결되는 유기전계발광 표시장치.
18. The method of claim 17,
Wherein the substrate includes a first through hole and a second through hole penetrating in the thickness direction,
The first electrode of the storage capacitor is electrically connected to the first control electrode through the first through hole,
And the second electrode of the storage capacitor is electrically connected to the first source electrode through the second through hole.
제 17항에 있어서,
상기 기판은 두께 방향으로 관통하는 제3 관통홀, 제4 관통홀 을 포함하고,
상기 제2 드레인 전극은 상기 제3 관통홀을 통해 상기 제2 액티브 패턴과 전기적으로 연결되고,
상기 제2 소스 전극은 상기 제4 관통홀을 통해 상기 제2 액티브 패턴과 전기적으로 연결되는 유기전계발광 표시장치.
18. The method of claim 17,
Wherein the substrate includes a third through hole and a fourth through hole penetrating in the thickness direction,
The second drain electrode is electrically connected to the second active pattern through the third through hole,
And the second source electrode is electrically connected to the second active pattern through the fourth through hole.
제 17항에 있어서,
상기 제1 콘택홀, 제2 관통홀, 제3 관통홀, 제4 관통홀은 상기 기판을 레이져 드릴링으로 관통시켜 배치하되, 상기 제1 절연층, 상기 제2 절연층 및 상기 제3 절연층 중 적어도 어느 하나를 관통시켜 배치되는 유기전계발광 표시장치.
18. The method of claim 17,
Wherein the first contact hole, the second through hole, the third through hole, and the fourth through hole are disposed by penetrating the substrate by laser drilling, wherein the first insulating layer, the second insulating layer, And at least one of the plurality of organic light emitting display devices is arranged to pass through the organic light emitting display device.
KR1020150114477A 2015-08-13 2015-08-13 Organic light emitting diode display KR102520854B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150114477A KR102520854B1 (en) 2015-08-13 2015-08-13 Organic light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150114477A KR102520854B1 (en) 2015-08-13 2015-08-13 Organic light emitting diode display

Publications (2)

Publication Number Publication Date
KR20170020634A true KR20170020634A (en) 2017-02-23
KR102520854B1 KR102520854B1 (en) 2023-04-12

Family

ID=58315457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150114477A KR102520854B1 (en) 2015-08-13 2015-08-13 Organic light emitting diode display

Country Status (1)

Country Link
KR (1) KR102520854B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529789B2 (en) 2017-09-12 2020-01-07 Samsung Display Co., Ltd. Double-sided display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232628A (en) * 1996-12-19 1998-09-02 Sanyo Electric Co Ltd Spontaneous light emitting picture display device
KR20150086188A (en) * 2014-01-17 2015-07-27 가부시키가이샤 재팬 디스프레이 Light-emitting element display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232628A (en) * 1996-12-19 1998-09-02 Sanyo Electric Co Ltd Spontaneous light emitting picture display device
KR20150086188A (en) * 2014-01-17 2015-07-27 가부시키가이샤 재팬 디스프레이 Light-emitting element display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529789B2 (en) 2017-09-12 2020-01-07 Samsung Display Co., Ltd. Double-sided display device

Also Published As

Publication number Publication date
KR102520854B1 (en) 2023-04-12

Similar Documents

Publication Publication Date Title
US10128322B2 (en) Organic light-emitting display device including conductive layer and manufacturing method thereof
US10332919B2 (en) Organic light-emitting diode (OLED) array substrate and manufacturing method thereof and display device
KR102595919B1 (en) Display apparatus
CN109390354B (en) Display apparatus
KR101739526B1 (en) Organc light emitting diode display
KR102161600B1 (en) Organic light emitting display and manufacturing method thereof
KR102173510B1 (en) Organic light emitting device
KR101717232B1 (en) Organic light emitting diode display
US20160233253A1 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
CN117202699A (en) Display panel and display device
US10541336B2 (en) Semiconductor device with dummy hole
US11800754B2 (en) Display apparatus
KR20160076066A (en) Light emitting display device
EP3709356A1 (en) Display device
US11730026B2 (en) Display apparatus
US20220045148A1 (en) Display apparatus
KR102656092B1 (en) Display device and method of manufacturing the same
US7952275B2 (en) Display device having a desiccant member contacting a common electrode
KR102520854B1 (en) Organic light emitting diode display
KR102121984B1 (en) Organic Light Emitting Display and Method for Manufacturing The Same
KR20170021589A (en) Display apparatus and method of manufacturing the same
KR102620228B1 (en) Display device
US20200235190A1 (en) Display apparatus
CN115606328A (en) Display substrate, preparation method thereof and display device
CN115606333A (en) Display substrate, preparation method thereof and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant