KR20170014567A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20170014567A
KR20170014567A KR1020150108192A KR20150108192A KR20170014567A KR 20170014567 A KR20170014567 A KR 20170014567A KR 1020150108192 A KR1020150108192 A KR 1020150108192A KR 20150108192 A KR20150108192 A KR 20150108192A KR 20170014567 A KR20170014567 A KR 20170014567A
Authority
KR
South Korea
Prior art keywords
memory
host
types
unit
interface
Prior art date
Application number
KR1020150108192A
Other languages
English (en)
Other versions
KR102366767B1 (ko
Inventor
강혁중
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150108192A priority Critical patent/KR102366767B1/ko
Priority to US14/977,813 priority patent/US9852089B2/en
Publication of KR20170014567A publication Critical patent/KR20170014567A/ko
Priority to US15/816,424 priority patent/US10067903B2/en
Priority to US16/859,787 priority patent/USRE49496E1/en
Priority to US16/889,249 priority patent/US20200293199A1/en
Application granted granted Critical
Publication of KR102366767B1 publication Critical patent/KR102366767B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Memory System (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명에 따른 반도체 장치는 복수 유형의 메모리 유닛들을 포함하며 하나의 슬롯(slot)에 장착되는 메모리 장치, 메모리 장치에 포함된 복수 유형의 메모리 유닛들에 대한 메모리 특성 정보를 저장하고, 메모리 특성 정보에 기초하여 메모리 유닛들에 대하여 신호를 가공하여 송수신하는 호스트, 및 호스트와 메모리 장치에 포함된 복수 유형의 메모리 유닛들 사이에서 인터페이싱 동작을 수행하는 인터페이스를 포함한다.

Description

반도체 장치{Semiconductor device}
본 발명의 다양한 실시 예들은 반도체 장치와 관련된다.
다양한 종류의 메모리들은 각각의 장단점이 있다. 예를 들어, DRAM과 같은 휘발성 메모리의 경우에는 집적도가 높고 액세스 속도가 빠르다는 장점이 있으나 전원의 차단 시에 데이터를 유지할 수 없다는 단점이 있고, Flash 메모리와 같은 비휘발성 메모리는 집적도는 낮을 수 있으나 전원 차단 여부와 관계없이 데이터를 유지할 수 있어 데이터 유실 염려가 없다.
반도체 장치가 다양한 종류의 전자 기기에 활용됨에 따라서 다양한 종류의 메모리들의 장점들만을 취하기 위하여 다양한 메모리들을 하나의 반도체 장치로 구현하고 있다. 그런데 다양한 메모리들은 각각이 상이한 방식으로 동작하기 때문에 하나의 반도체 장치 내에서 동작하는 경우에 각 메모리들의 인터페이스에 맞게, 그리고 각 메모리들의 동작 특성에 따른 인자(factor)들을 조정할 필요가 있다.
본 발명의 다양한 실시 예들은, 다양한 종류의 메모리들이 하나의 제어 수단을 통하여 동작할 수 있도록 하는 반도체 장치를 제공할 수 있다.
본 발명의 다양한 실시 예들은, 다양한 종류의 메모리들이 하나의 슬롯에 장착되도록 구현되며, 하나의 슬롯에 장착되도록 구현된 복수의 메모리들은 릴레이 연결됨으로써 장착 슬롯을 추가하지 않고 메모리 집적도를 향상할 수 있는 반도체 장치를 제공할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치는 복수 유형의 메모리 유닛들을 포함하며 하나의 슬롯(slot)에 장착되는 메모리 장치, 상기 메모리 장치에 포함된 복수 유형의 메모리 유닛들에 대한 메모리 특성 정보를 저장하고, 메모리 특성 정보에 기초하여 상기 메모리 유닛들에 대하여 신호를 가공하여 송수신하는 호스트, 및 상기 호스트와 상기 메모리 장치에 포함된 복수 유형의 메모리 유닛들 사이에서 인터페이싱 동작을 수행하는 인터페이스를 포함한다.
본 문서에 개시되는 다양한 실시 예들에 따르면, 본 발명의 실시 예들에 따른 반도체 장치는 다양한 유형의 메모리들을 구동시킬 수 있는 인터페이스를 포함하기 때문에 장착된 메모리들과 다른 특성을 갖는 메모리가 추가되는 경우라고 하더라도 유연하게 동작할 수 있다.
본 문서에 개시되는 다양한 실시 예들에 따르면, 본 발명의 실시 예들에 따른 반도체 장치는 다양한 종류의 메모리들을 하나의 슬롯에 장착시킬 수 있어 집적도를 향상시킬 수 있다.
아울러 본 문서에 개시되는 다양한 실시 예들은 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 일 실시 예에 따른 반도체 장치를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체 장치를 나타내는 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 반도체 장치의 동작을 설명하기 위한 흐름도이다.
이하, 첨부한 도면을 참조하여 본 발명의 다양한 실시 예들에 대해 상세히 설명하고자 한다. 본 문서에서 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
본 문서에 개시되어 있는 본 발명의 다양한 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 다양한 실시 예들은 여러 가지 형태로 실시될 수 있으며 본 문서에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
다양한 실시 예에서 사용된 "제1", "제2", "첫째", 또는 "둘째" 등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 해당 구성요소들을 한정하지 않는다. 예를 들면, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 바꾸어 명명될 수 있다.
본 문서에서 사용된 용어들은 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 다른 실시 예의 범위를 한정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 일반적으로 사용되는 사전에 정의된 용어들은 관련 기술의 문맥 상 가지는 의미와 동일 또는 유사한 의미를 가지는 것으로 해석될 수 있으며, 본 문서에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 문서에서 정의된 용어일지라도 본 발명의 실시 예들을 배제하도록 해석될 수 없다.
도 1은 본 발명의 일 실시 예에 따른 반도체 장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 반도체 장치(10)는 메모리 장치(100), 호스트(200), 인터페이스(300) 및 슬롯(400), 및 기판(500)을 포함할 수 있다.
메모리 장치(100)는 다양한 유형의 메모리 유닛들을 포함할 수 있다. 메모리 장치(100)에 포함된 메모리 유닛들은 서로 다른 동작 특성 및 폼 팩터(form factor)를 가질 수 있다. 예를 들어, 메모리 장치(100)에는 다양한 유형의 SRAM(Static RAM), DRAM(Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등의 휘발성 메모리와 같은 휘발성 메모리 유닛, 및/또는 ROM(read Only Memory), PROM(Programmable ROM), EEPROM(Electrically Erase and Programmable ROM), EPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM) 및 FRAM(Ferroelectric RAM)과 같은 비휘발성 메모리 유닛들이 포함될 수 있으며, STTMRAM(Spin-Torque Transfer Magnetic Random Access Memory), PCRAM(Phase Change RAM), ReRAM(Resistive RAM) 등과 같은 새로운 형태의 메모리 유닛들이 포함될 수 있다.
호스트(200)는 메모리 장치(100)로 커맨드(리퀘스트 또는 명령신호), 어드레스 및 데이터를 전달하고 메모리 장치(100)로부터 데이터를 수신할 수 있다. 실시 예에 따라, 호스트(200)는 중앙처리장치(CPU) 또는 그래픽처리장치(GPU), 멀티미디어 프로세서(MMP), 및 디지털 신호 프로세서(DSP) 중 적어도 하나를 포함할 수 있다.
호스트(200)는 메모리 장치(100) 내에 포함된 다양한 메모리 유닛들의 위치(물리적 및 논리적), 유형, 용량과 같은 메모리 특성들을 저장하고 있다. 호스트(200)는 특정한 메모리 유닛에 대한 위치, 유형, 용량 등과 같은 메모리 특성 정보에 기초하여 명령을 실행하고자 하는 메모리 유닛에 적합하게 커맨드, 어드레스 및 데이터를 가공하여 제공한다. 또한, 특정한 메모리 유닛으로부터 데이터를 수신하였을 경우, 저장된 메모리 특성 정보에 기초하여 수신된 데이터를 해석할 수 있다.
실시 예에 따라, 호스트(200)는 메모리 유닛에 적합하게 설정된 AC 파라미터에 기초하여 커맨드, 어드레스 및 데이터를 제공할 수 있다. 또한, 실시 예에 따라, 호스트(200)는 메모리 유닛의 특성에 따라서 한 번에 전송되는 데이터 크기를 조정하거나 전송 속도를 제어할 수 있으며, 메모리 유닛에 적합하게 어드레스를 매핑하거나, 프로토콜을 변환할 수 있다.
실시 예에 따라, 호스트(200)는 메모리 유닛에 포함된 휘발성 메모리들에 대하여 주기적으로 리프레쉬 동작을 수행하도록 하고, 전원 차단에 응답하여 휘발성 메모리 유닛에 포함된 데이터를 비휘발성 메모리 유닛으로 전달할 수도 있다.
실시 예에 따라, 호스트(200)는 메모리 장치(100)에 포함된 각 메모리 유닛의 위치, 유형 및 용량과 같은 특징을 외부로부터 직접적으로 제공받거나, 초기 상태에서 메모리 장치(100)를 탐색하여 메모리 장치(100)에 포함된 메모리 유닛의 특성 정보를 획득할 수 있다. 따라서 본 발명의 일 실시 예에 따른 반도체 장치(10)는 메모리 장치(100)에 포함된 메모리 유닛의 위치 등이 변동되더라도 유연하게 동작할 수 있다.
실시 예에 따라, 호스트(200)와 메모리 장치(100) 사이에서 송수신되는 정보에는 메모리 유닛의 유형 정보가 포함될 수 있다. 따라서 호스트(200)로부터 메모리 장치(100)로 전송되는 신호가 인터페이스(300)를 통하여 전달됨에 있어 인터페이스가 메모리 유닛에 적합한 인터페이싱 동작을 수행할 수 있다. 또한, 호스트(200)는 메모리 장치(100)로부터 수신된 신호가 어떠한 유형의 메모리 유닛으로부터 제공된 신호인지를 파악하여 신호를 해석할 수 있다.
본 발명의 일 실시 예에 따른 인터페이스(300)는 호스트(200)와 메모리 장치(100) 사이에서 인터페이싱 동작을 수행한다. 인터페이스(300)는 피지컬(PHYsical) 레이어, PLL(Phase Locked Loop)회로 등을 포함하여 실질적인 인터페이싱 동작을 수행할 수 있다.
인터페이스(300)는 메모리 유닛의 특징에 따라서 조정된 데이터, 명령, 어드레스 등을 각 메모리 유닛에 적합한 인터페이스로 변환한다. 본 발명의 일 실시 예에 따른 인터페이스(300)는 통합 인터페이스(Unified Interface)로서 다양한 유형의 메모리 유닛들에 대하여 적합한 인터페이싱 동작을 수행한다.
실시 예에 따라, 인터페이스(300)가 어떠한 인터페이싱 동작을 수행할 지 여부는 호스트(200)로부터 제공된 신호 또는 메모리 유닛(100)으로부터 제공된 신호에 포함된 메모리 유형 정보에 기초할 수 있다.
인터페이스(300)는 호스트(200)로부터 수신한 어드레스, 커맨드, 데이터를 목적지 메모리 유닛의 인터페이스에 적합하게 압축하거나 디코딩하는 등으로 최적화하여 물리적 신호로 변경한다. 인터페이스(300)는 물리적 신호를 디지털화하여 인코딩하여 메모리 장치(100)에 제공한다.
예를 들어, 인터페이스(300)는 직렬 에이티에이(SATA: serial advanced technology attachment), 주변 컴포넌트 인터커넥트 익스프레스(PCIe: peripheral component interconnect express), 또는 전역 직렬 버스(USB: universal serial bus), 그 밖의 다른 커넥터 및 인터페이스를 통하여 호스트(200)와 신호를 주고 받을 수 있다.
예를 들어, 인터페이스(300)는 오픈 NAND 플래시 인터페이스(ONFI: Open NAND Flash Interface), 컴팩트 플래시 인터페이스(Compact Flash Interface), 멀티미디어 카드(MMC: Multimedia Card), 보안 디지털(SD: Secure Digital), CE-ATA, 산업 표준 아키텍처(ISA: Industrial Standard Architecture), 마이크로-채널 아키텍처(MSA: Micro-Channel Architecture), 확장형 ISA(EISA: Extended ISA), 지능형 드라이브 일렉트로닉스(IDE: Intelligent Drive Electronics), VESA 로컬 버스(VLB: VESA Local Bus), 주변 컴포넌트 인터커넥트(PCI: Peripheral Component Interconnect), 카드 버스, 전역 직렬 버스(USB: Universal Serial Bus), 고급 그래픽 포트(AGP: Advanced Graphics Port), 개인 컴퓨터 메모리 카드 국제 연합 버스(PCMCIA: Personal Computer Memory Card International Association bus), 방화벽(IEEE 1394), 및 소형 컴퓨터 시스템 인터페이스(SCSI: Small Computer Systems Interface)와 관련된 버스 구조를 갖는 하나 이상의 버스(가령, 주소 버스(address bus) 및/또는 데이터 버스)를 포함하여 메모리 장치(100)에 포함된 다양한 유형의 메모리 유닛들과 신호를 주고 받을 수 있다.
따라서 인터페이스(300)는 메모리 장치(100)에 포함된 다양한 특징을 가지는 메모리 유닛들에 대하여 적합한 인터페이싱 동작을 수행할 수 있다.
실시 예에 따라, 인터페이스(300)는 메모리 컨트롤러로서의 역할을 할 수 있다. 인터페이스(300)는 어드레스 리매핑(remapping)을 수행할 수 있고, 호스트(200)와 메모리 특성 정보를 공유하여 하이 레벨에서 관리할 수도 있다.
실시 예에 따라, 메모리 장치(100)는 인터페이스(300)와 하나의 물리적 객체로서 카드(card) 형태로 구현될 수 있으며, 기판(500)에 구비된 복수의 슬롯들(400_1, 400_2, ..., 400_n)에 장착될 수 있다.
메모리 장치(100)는 각 슬롯(400_1, 400_2, ..., 400_n)에 하나 씩 장착될 수 있으며, 슬롯에 장착된 메모리 장치(100)는 기판(500)에 인쇄된 도전성 라인을 통하여 호스트(200)와 데이터를 송수신할 수 있다.
상술한 바와 같이 메모리 장치(100)에는 호스트(200) 및 인터페이스(300)를 통하여 다양한 유형의 메모리 유닛들에 적합하게 데이터들이 변환된 상태로 제공되기 때문에 메모리 장치(100)에 어떠한 유형의 메모리 유닛이 포함되는 경우라고 하더라도 모두 호스트(200)와 통신할 수 있다.
메모리 장치(100)에는 다양한 종류의 메모리 유닛들이 포함될 뿐만 아니라, 다수의 메모리 유닛들이 릴레이 방식으로 연결되어 하나의 슬롯에 장착되는 메모리 장치(100)의 집적도가 증가할 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 장치를 나타내는 블록도이다.
도 2를 참조하면, 반도체 장치(10')는 메모리 장치(100), 호스트(200) 및 인터페이스(300)를 포함할 수 있다.
메모리 장치(100)는 마스터(master) 메모리 유닛부(110)와 슬레이브(slave) 메모리 유닛부(120)를 포함할 수 있다. 마스터 메모리 유닛부(110)에 포함된 복수의 마스터 메모리 유닛들(111, 113, 115, 117)은 슬레이브 메모리 유닛부(120)에 포함된 릴레이부(129)를 통하여 복수의 슬레이브 메모리 유닛들(121, 123, 125, 127)과 연결될 수 있다.
실시 예에 따라, 메모리 장치(100)는 복수 개의 채널(ch1, ch2, ch3, ch4)을 통하여 인터페이스(300)를 거쳐 호스트(200)와 통신할 수 있다. 한 시점에서 하나의 채널이 호스트(200)와 통신할 수 있으며, 채널은 독립적으로 동작할 수 있다.
하나의 채널에는 동일한 종류의 메모리 유닛이 연결되어 릴레이부(129)를 통하여 채널 내에서 복수의 메모리 유닛이 릴레이 되어 메모리로서 동작할 수 있다.
예를 들어, 도 2에서는 메모리 장치(100)가 네 개의 채널(ch1, ch2, ch3, ch4)을 포함할 수 있다. 제1 채널(ch1-1, ch1-2)에는 제1 마스터 메모리 유닛(111)과 제1 슬레이브 메모리 유닛(121)이 포함될 수 있다. 제1 마스터 메모리 유닛(111)은 인터페이스(300)를 거쳐 호스트(200)와 데이터를 주고 받을 수 있는데, 제1 마스터 메모리 유닛(111)의 용량이 부족한 경우에 제1 슬레이브 메모리 유닛(121)이 데이터의 저장 공간을 확보해 준다. 제1 슬레이브 메모리 유닛(121)을 통해서도 용량이 부족한 경우에는 추가적인 슬레이브 메모리 유닛부가 구비될 수도 있다.
도 1에서 도시된 바와 같이 추가적인 슬레이브 메모리 유닛부가 구비되는 경우라고 하더라도 메모리 장치(100)는 하나의 슬롯(400)에 장착되기 때문에 메모리 공간을 위하여 부가적인 평면 공간이 필요하지 않다. 따라서 본 발명의 일 실시 예에 따른 반도체 장치(10')는 데이터 저장 공간을 유연하게 확보할 수 있다.
제1 마스터 메모리 유닛(111)과 제1 슬레이브 메모리 유닛(121)은 동일한 메모리 특성을 갖는 메모리일 수 있다.
마찬가지로 제2 채널(ch2-1, ch2-2)에 구비된 제2 마스터 메모리 유닛(113)과 제2 슬레이브 메모리 유닛(123), 제3 채널(ch3-1, ch3-2)에 구비된 제3 마스터 메모리 유닛(115)과 제3 슬레이브 메모리 유닛(125), 제4 채널(ch4-1, ch4-2)에 구비된 제4 마스터 메모리 유닛(115)과 제4 슬레이브 메모리 유닛(125)은 동일한 메모리 특성을 갖는 메모리일 수 있다.
이에 따라서, 호스트(200)는 각 채널 별 메모리 유닛의 메모리 특성(즉, 메모리 위치, 유형, 용량 등과 같은 특성)을 메모리 특성 정보로서 저장부(210)에 저장하여 관리할 수 있다.
인터페이스(300)는 메모리 장치(100)에 포함된 메모리 유닛들(111, 113, 115, 117, 121, 123, 125, 127)의 연결 상태를 확인할 수 있으며, 호스트(200)와 메모리 장치(100) 사이에서 인터페이싱 동작을 수행한다.
도 3은 본 발명의 일 실시 예에 따른 반도체 장치의 동작을 설명하기 위한 흐름도이다. 도 3에서는 반도체 장치(10, 10')의 설정 동작을 설명한다.
상술한 바와 같이 본 발명의 일 실시 예에 따른 반도체 장치(10, 10')에는 다양한 유형의 메모리 유닛들이 포함될 수 있으며, 하나의 메모리 장치(100)에 포함되는 메모리 유닛들의 유형은 다양하게 변할 수 있다. 따라서 특정한 채널의 메모리 유닛의 유형과 그 특성은 어떠한 지에 대한 설정 동작이 필요할 수 있다.
도 1 내지 도 3을 참조하여 본 발명의 일 실시 예에 따른 반도체 장치(10, 10')의 동작을 설명하도록 한다.
반도체 장치(10, 10')에 대하여 전원이 켜지면(단계 S310), 반도체 장치(10, 10')는 리셋(reset) 과정(단계 S320)을 거칠 수 있다. 반도체 장치(10, 10')가 리셋 과정을 거치는 이유는, 메모리 장치(100)에 포함된 메모리 유닛들의 유형과 위치가 변경되었을 수 있기 때문이다. 다만, 실시 예에 따라 반도체 장치(10, 10')는 리셋 과정을 거치지 않을 수도 있다.
반도체 장치(10, 10')에 포함된 호스트(200)는 메모리 장치(100)에 포함된 메모리를 탐색하는 명령을 전달한다(단계 S330). 상술한 바와 같이 메모리 탐색 명령은 전원이 켜지는 경우마다 리셋 과정을 거쳐 수행되거나, 기설정된 주기마다 수행될 수 있다.
호스트(200)의 메모리 탐색 명령에 응답하여, 메모리 장치(100)에 포함된 다양한 메모리 유닛들(111, 113, 115, 117, 121, 123, 125, 127)의 메모리 특성 정보들이 획득된다. 획득된 메모리 특성 정보는 호스트(200)에 전달되어 호스트(200)의 저장부(210)에 저장될 수 있다 (단계 S340).
실시 예에 따라 메모리 장치(100)의 메모리 특성 정보는 채널 별로 획득되어 저장될 수 있다. 메모리 장치(100)의 메모리 특성 정보들은 메모리 유닛의 위치, 유형, 용량 등의 정보를 포함할 수 있다.
호스트(200)는 수신한 메모리 특성 정보에 기초하여 각 채널에 연결된 메모리 유닛들에 맞는 파라미터를 설정한다 (단계 S350). 예를 들어, 호스트(200)는 AC 파라미터를 조정할 수 있다. 조정된 AC 파라미터는 또한 저장부(210)에 저장될 수 있다.
도 3에 도시한 바와 같은 설정 동작이 완료된 이후, 호스트(200)는 리드 또는 라이트 동작을 수행하기 위하여 메모리 장치(100)와 데이터를 주고 받을 수 있다. 이 때, 호스트(200)는 저장부(210)에 메모치 장치(100)의 특정한 채널에 있는 메모리 유닛의 메모리 특성 정보를 저장하고 있으므로, 메모리 유닛에 알맞은 리드 및 라이트 동작을 수행하도록 커맨드, 어드레스 및 데이터 등을 전송할 수 있다.
호스트(200)는 특정한 채널에 있는 메모리 유닛의 메모리 유형 정보를 포함하여 인터페이스(300)에 커맨드, 어드레스 및 데이터 등을 전송할 수 있다. 호스트(200)로부터 전송된 커맨드, 어드레스 및 데이터는 메모리 특성 정보에 따라서 AC 파라미터가 조정된 신호들일 수 있다.
인터페이스(300)는 호스트(200)로부터 전달된 메모리 유형 정보에 기초하여 호스트(200)로부터 전달된 커맨드, 어드레스 및 데이터를 메모리 유닛이 사용하는 인터페이스에 적합하게 변환할 수 있다. 예를 들어, 인터페이스(300)는 수신된 커맨드, 어드레스 및 데이터에 대한 인코딩, 디코딩 또는 어드레스 리매핑 등을 수행할 수 있다.
반대로 호스트(200)가 메모리 장치(100)로부터 데이터를 수신한 경우, 메모리 장치(100)의 어느 채널로부터 수신된 데이터인지에 따라 그 채널에 적합한 방식으로 데이터를 해석할 수 있다. 다른 실시 예에 있어서, 메모리 장치(100)로부터 호스트(200)에 제공되는 신호에는 메모리 유형 정보가 포함되어 있을 수 있다. 따라서 호스트(200)는 수신된 메모리 유형 정보에 기초하여 수신된 신호를 해석할 수 있다.
이상과 같이 본 발명의 일 실시예에 따른 반도체 장치는 다양한 종류의 메모리 유닛들을 포함하는 메모리 장치(100)에 대하여 호스트(200)가 메모리 특성 정보에 기초하여 AC 파라미터를 조정하고, 통합된 인터페이스(300)를 구비하여 다양한 메모리 유닛들에 대하여 인터페이싱 동작을 수행한다.
또한, 다양한 종류의 메모리 유닛들이 하나의 슬롯에 장착되면서 릴레이부를 통하여 확장될 수 있어 집적도를 향상시킬 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
10, 10' : 반도체 장치
100 : 메모리 장치
200 : 호스트
300 : 인터페이스
400 : 슬롯
500 : 기판

Claims (10)

  1. 복수 유형의 메모리 유닛들을 포함하며 하나의 슬롯(slot)에 장착되는 메모리 장치;
    상기 메모리 장치에 포함된 복수 유형의 메모리 유닛들에 대한 메모리 특성 정보를 저장하고, 메모리 특성 정보에 기초하여 상기 메모리 유닛들에 대하여 신호를 가공하여 송수신하는 호스트; 및
    상기 호스트와 상기 메모리 장치에 포함된 복수 유형의 메모리 유닛들 사이에서 인터페이싱 동작을 수행하는 인터페이스를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 메모리 장치는,
    상기 인터페이스를 통하여 상기 호스트와 통신하며 복수 유형의 마스터 메모리 유닛들을 포함하는 마스터 메모리 유닛부; 및
    상기 마스터 메모리 유닛부와 릴레이부를 통하여 연결되며 복수 유형의 슬레이브 메모리 유닛들을 포함하는 적어도 하나의 슬레이브 메모리 유닛부를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 청구항 2에 있어서,
    상기 복수 유형의 마스터 메모리 유닛들과 상기 복수 유형의 슬레이브 메모리 유닛들 중에서 동일한 유형의 메모리 유닛들이 하나의 채널 내에서 상기 릴레이부를 통하여 연결되는 것을 특징으로 하는 반도체 장치.
  4. 청구항 3에 있어서,
    상기 호스트는,
    상기 채널 별로 상기 메모리 특성 정보를 생성하고, 생성된 메모리 특성 정보에 기초하여 AC 파라미터를 생성하여 저장하는 것을 특징으로 하는 반도체 장치.
  5. 청구항 4에 있어서,
    상기 호스트는 상기 AC 파라미터에 기초하여 상기 메모리 유닛들에 대하여 데이터, 커맨드 및 어드레스를 가공하여 제공하는 것을 특징으로 하는 반도체 장치.
  6. 청구항 3에 있어서,
    상기 메모리 장치와 상기 호스트 사이에서 송수신되는 정보에는 메모리 유닛의 유형 정보가 포함되는 것읕 특징으로 하는 반도체 장치.
  7. 청구항 6에 있어서,
    상기 인터페이스는 상기 유형 정보에 기초하여 인터페이싱 동작을 수행하는 것을 특징으로 하는 반도체 장치.
  8. 청구항 2에 있어서,
    상기 복수 유형의 메모리 유닛은 DRAM(Dynamic Random Access Memory), FLASH, STTMRAM(Spin-Torque Transfer Magnetic RAM), PCRAM(Phase Change RAM), ReRAM(Resistive RAM) 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 장치.
  9. 청구항 3에 있어서,
    상기 호스트는 기설정된 시간마다 상기 메모리 장치에 대하여 메모리 탐색 명령을 전달하여 상기 채널에 포함된 메모리 유닛들에 대한 메모리 특성 정보를 획득하는 것을 특징으로 하는 반도체 장치.
  10. 청구항 3에 있어서,
    상기 인터페이스는 PHY를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020150108192A 2014-10-28 2015-07-30 반도체 장치 KR102366767B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150108192A KR102366767B1 (ko) 2015-07-30 2015-07-30 반도체 장치
US14/977,813 US9852089B2 (en) 2015-07-30 2015-12-22 Semiconductor device
US15/816,424 US10067903B2 (en) 2015-07-30 2017-11-17 Semiconductor device
US16/859,787 USRE49496E1 (en) 2015-07-30 2020-04-27 Semiconductor device
US16/889,249 US20200293199A1 (en) 2014-10-28 2020-06-01 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150108192A KR102366767B1 (ko) 2015-07-30 2015-07-30 반도체 장치

Publications (2)

Publication Number Publication Date
KR20170014567A true KR20170014567A (ko) 2017-02-08
KR102366767B1 KR102366767B1 (ko) 2022-02-23

Family

ID=57882604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150108192A KR102366767B1 (ko) 2014-10-28 2015-07-30 반도체 장치

Country Status (2)

Country Link
US (1) US9852089B2 (ko)
KR (1) KR102366767B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11347444B2 (en) 2015-12-24 2022-05-31 SK Hynix Inc. Memory device for controlling operations according to different access units of memory
USRE49496E1 (en) 2015-07-30 2023-04-18 SK Hynix Inc. Semiconductor device
US11755255B2 (en) 2014-10-28 2023-09-12 SK Hynix Inc. Memory device comprising a plurality of memories sharing a resistance for impedance matching

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080082766A1 (en) * 2006-09-28 2008-04-03 Okin Kenneth A Systems and apparatus with programmable memory control for heterogeneous main memory
WO2011106049A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Time multiplexing at different rates to access different memory types
KR20110129149A (ko) * 2010-05-25 2011-12-01 삼성전자주식회사 3ｄ 반도체 장치
KR20120079682A (ko) * 2011-01-05 2012-07-13 삼성전자주식회사 디램 캐시를 포함하는 메모리 장치 및 이를 포함하는 시스템
US8225006B1 (en) * 2007-08-30 2012-07-17 Virident Systems, Inc. Methods for data redundancy across three or more storage devices
KR101441154B1 (ko) * 2006-12-06 2014-09-17 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 혼합된 유형의 메모리 장치를 동작시키는 시스템 및 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4447553B2 (ja) 2003-07-03 2010-04-07 株式会社ルネサステクノロジ マルチファンクションカードデバイス
US8904082B1 (en) * 2008-03-25 2014-12-02 Cadence Design Systems, Inc. Operation based polling in a memory system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080082766A1 (en) * 2006-09-28 2008-04-03 Okin Kenneth A Systems and apparatus with programmable memory control for heterogeneous main memory
KR101441154B1 (ko) * 2006-12-06 2014-09-17 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 혼합된 유형의 메모리 장치를 동작시키는 시스템 및 방법
US8225006B1 (en) * 2007-08-30 2012-07-17 Virident Systems, Inc. Methods for data redundancy across three or more storage devices
WO2011106049A1 (en) * 2010-02-23 2011-09-01 Rambus Inc. Time multiplexing at different rates to access different memory types
KR20110129149A (ko) * 2010-05-25 2011-12-01 삼성전자주식회사 3ｄ 반도체 장치
KR20120079682A (ko) * 2011-01-05 2012-07-13 삼성전자주식회사 디램 캐시를 포함하는 메모리 장치 및 이를 포함하는 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11755255B2 (en) 2014-10-28 2023-09-12 SK Hynix Inc. Memory device comprising a plurality of memories sharing a resistance for impedance matching
USRE49496E1 (en) 2015-07-30 2023-04-18 SK Hynix Inc. Semiconductor device
US11347444B2 (en) 2015-12-24 2022-05-31 SK Hynix Inc. Memory device for controlling operations according to different access units of memory

Also Published As

Publication number Publication date
US20170031848A1 (en) 2017-02-02
US9852089B2 (en) 2017-12-26
KR102366767B1 (ko) 2022-02-23

Similar Documents

Publication Publication Date Title
US20200293199A1 (en) Memory device
CN110534140B (zh) 存储器装置、存储器系统和存储器装置的操作方法
US11082043B2 (en) Memory device
TWI735529B (zh) 多階層記憶體之管理的技術
KR102005855B1 (ko) 하이브리드 메모리 모듈들을 위한 메모리의 i/o들을 구성하기 위한 장치들 및 방법들
US11755255B2 (en) Memory device comprising a plurality of memories sharing a resistance for impedance matching
TWI699646B (zh) 記憶體裝置、記憶體定址方法與包括非暫時性儲存媒體的物品
US20160139807A1 (en) Write flow control for memory modules that include or interface with non-compliant memory technologies
JP2019106174A (ja) 記憶デバイスにおけるシステムタイムスタンプを用いたバックグラウンドデータ・リフレッシュ
US20190155777A1 (en) Storage device performing peer-to-peer communication with external device without intervention of host
USRE49496E1 (en) Semiconductor device
CN116189728A (zh) 在存储器插槽中支持多个存储器类型
US20190317892A1 (en) Memory system, data processing system, and operating method of memory system
US20170270050A1 (en) Memory system including memory device and operation method thereof
US20190354483A1 (en) Controller and memory system including the same
KR20170014567A (ko) 반도체 장치
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
US9395779B2 (en) System including memory controller for managing power of memory
KR20150041873A (ko) 데이터 처리 시스템
US9146693B2 (en) Storage control device, storage system, and storage control method
KR101845368B1 (ko) 메모리 컨트롤러 커넥터의 메모리 커넥터에의 매핑
US20160004660A1 (en) Memory system and data storage device
KR101979732B1 (ko) 비휘발성 메모리 컨트롤러 및 비휘발성 메모리 시스템
US9524757B2 (en) Data storage device capable of reducing power consumption
CN107301872B (zh) 半导体存储器装置的操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right