KR20170014197A - 비휘발성 메모리 장치, 비휘발성 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법 - Google Patents

비휘발성 메모리 장치, 비휘발성 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR20170014197A
KR20170014197A KR1020150107135A KR20150107135A KR20170014197A KR 20170014197 A KR20170014197 A KR 20170014197A KR 1020150107135 A KR1020150107135 A KR 1020150107135A KR 20150107135 A KR20150107135 A KR 20150107135A KR 20170014197 A KR20170014197 A KR 20170014197A
Authority
KR
South Korea
Prior art keywords
voltage
command
cell operation
program
read
Prior art date
Application number
KR1020150107135A
Other languages
English (en)
Inventor
정승현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150107135A priority Critical patent/KR20170014197A/ko
Priority to US14/955,731 priority patent/US9928885B2/en
Publication of KR20170014197A publication Critical patent/KR20170014197A/ko
Priority to US15/893,048 priority patent/US10204664B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 장치는 프로그램 전압 활성화 명령, 리드 전압 활성화 명령 또는 이레이즈 전압 활성화 명령에 응답하여 각각 프로그램 전압, 리드 전압 또는 이레이즈 전압을 활성화하고, 전압 비활성화 명령에 응답하여 활성화된 전압을 비활성화하는 전압 생성 회로; 다수의 비휘발성 메모리 장치 셀을 포함하고, 프로그램 셀 동작 명령, 리드 셀 동작 명령 또는 이레이즈 셀 동작 명령에 응답하여 각각 상기 프로그램 전압, 상기 리드 전압 또는 상기 이레이즈 전압을 이용하여 셀 동작을 수행하는 셀 어레이; 및 프로그램시 외부에서 입력된 데이터를 래치하고, 리드시 상기 셀 어레이에서 출력된 데이터를 래치하는 다수의 페이지 버퍼를 포함하는 페이지 버퍼 그룹을 포함할 수 있다.

Description

비휘발성 메모리 장치, 비휘발성 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법{NONVOLATILE MEMORY DEVICE, NONVOLATILE MEMORY SYSTEM AND METHOD FOR OPERATING NONVOLATILE MEMORY DEVICE}
본 특허문헌은 비휘발성 메모리 장치, 비휘발성 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 비휘발성 메모리 장치(Nonvolatile memory device)로 구분된다. 휘발성 메모리 장치는 쓰기 및 읽기 속도가 빠르지만 전원 공급이 차단되면 저장된 데이터가 소실된다. 비휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장된 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 비휘발성 메모리 장치가 사용된다. 비휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래시 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래시 메모리는 노어 타입과 낸드 타입으로 구분된다.
비휘발성 메모리 장치의 액세스 동작은 프로그램 동작, 리드 동작 및 이레이즈 동작이 있다. 프로그램 동작은 비휘발성 메모리 장치 셀에 데이터를 저장하는 동작을 나타내고, 리드 동작은 비휘발성 메모리 장치 셀에 저장된 데이터를 읽는 동작을 나타내고, 이레이즈 동작은 비휘발성 메모리 장치 셀에 저장된 데이터를 소거하는 동작을 나타낼 수 있다. 프로그램 동작, 리드 동작 및 이레이즈 동작은 다른 레벨을 가지는 동작 전압을 사용하여 수행되며, 비휘발성 메모리 장치는 이러한 동작 전압을 생성하는 전압 생성 회로를 포함한다.
한편, 전압 생성 회로는 비휘발성 메모리 장치는 액세스 동작을 수행할 때에만 활성화되도록 제어될 수 있다.
도 1은 종래의 비휘발성 메모리 장치의 프로그램 동작을 설명하기 위한 도면이다.
비휘발성 메모리 장치 외부로부터 프로그램 명령(PGM)이 입력되면 비휘발성 메모리 장치는 먼저, 전압 생성 회로를 활성화 시킨다(PUMP_EN). 전압 생성 회로가 활성화가 완료되면(T1), 전압 생성 회로에서 프로그램 셀 동작에 필요한 하나 이상의 프로그램 셀 동작 전압이 생성된다. 다음으로 비휘발성 메모리 장치는 하나 이상의 프로그램 셀 동작 전압을 이용하여 비휘발성 메모리 장치 셀을 프로그램하는 동작을 수행한다(PROGRAM). 비휘발성 메모리 장치 셀을 프로그램하는 동작이란 프로그램 대상 셀에 프로그램 펄스를 인가하는 동작을 포함할 수 있다. 비휘발성 메모리 장치는 비휘발성 메모리 장치 셀의 프로그램이 완료되면(T2) 활성화 상태인 전압 생성 회로를 비활성화시킨다(PUMP_DIS). 즉, 비휘발성 메모리 장치는 프로그램 명령(PGM)에 응답하여 전압 생성 회로 활성화 동작, 비휘발성 메모리 장치 셀의 프로그램 동작 및 전압 생성 회로 비활성화 동작을 차례로 수행한다.
여기서, 프로그램 명령이 인가된 후부터 전압 생성 회로가 비활성화될 때까지 비휘발성 메모리 장치는 데이터 및 어드레스를 입력받을 수 없다. 따라서 프로그램할 비휘발성 메모리 장치 셀을 선택하기 위한 어드레스와 비휘발성 메모리 장치 셀에 저장할 데이터는 프로그램 명령(PGM)이 입력되기 전(TO)에 입력되어야 한다.
이와 같이, 전압 생성 회로 활성화 동작 및 전압 생성 회로 비활성화 동작이 프로그램 명령(PGM)에 포함되어 있기 때문에 비휘발성 메모리 장치의 동작이 비효율적일 수 있다.
본 발명의 일 실시예는 액세스 명령에서 전압 생성 회로를 제어하는 명령과 셀 동작을 제어하는 명령을 분리함으로써 비휘발성 메모리 장치의 동작의 효율성을 높인 비휘발성 메모리 장치, 비휘발성 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법을 제공할 수 있다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 프로그램 전압 활성화 명령, 리드 전압 활성화 명령 또는 이레이즈 전압 활성화 명령에 응답하여 각각 프로그램 전압, 리드 전압 또는 이레이즈 전압을 활성화하고, 전압 비활성화 명령에 응답하여 활성화된 전압을 비활성화하는 전압 생성 회로; 다수의 비휘발성 메모리 장치 셀을 포함하고, 프로그램 셀 동작 명령, 리드 셀 동작 명령 또는 이레이즈 셀 동작 명령에 응답하여 각각 상기 프로그램 전압, 상기 리드 전압 또는 상기 이레이즈 전압을 이용하여 셀 동작을 수행하는 셀 어레이; 및 프로그램시 외부에서 입력된 데이터를 래치하고, 리드시 상기 셀 어레이에서 출력된 데이터를 래치하는 다수의 페이지 버퍼를 포함하는 페이지 버퍼 그룹을 포함할 수 있다.
본 발명의 일 실시예에 따른 비휘발성 메모리 시스템은 프로그램 셀 동작시 프로그램 전압 활성화 명령, 프로그램 셀 동작 명령 및 전압 비활성화 명령을 차례로 전송하고, 리드 셀 동작시 리드 전압 활성화 명령, 리드 셀 동작 명령 및 전압 비활성화 명령을 차례로 전송하고, 이레이즈 셀 동작시 이레이즈 전압 활성화 명령, 이레이즈 셀 동작 명령 및 전압 비활성화 명령을 차례로 전송하는 메모리 컨트롤러; 및 상기 프로그램 전압 활성화 명령, 상기 리드 전압 활성화 명령 또는 상기 이레이즈 전압 활성화 명령에 응답하여 각각 프로그램 전압, 리드 전압 또는 이레이즈 전압을 활성화하고, 상기 전압 비활성화 명령에 응답하여 활성화된 전압을 비활성화하고, 프로그램 셀 동작 명령, 리드 셀 동작 명령 또는 이레이즈 셀 동작 명령에 응답하여 각각 상기 프로그램 전압, 상기 리드 전압 또는 상기 이레이즈 전압을 이용하여 다수의 비휘발성 메모리 장치 셀 중 선택된 비휘발성 메모리 장치 셀들에 대해 셀 동작을 수행하는 비휘발성 메모리 장치를 포함할 수 있다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법은 프로그램 전압 활성화 명령, 리드 전압 활성화 명령 또는 이레이즈 전압 활성화 명령에 응답하여 각각 프로그램 전압, 리드 전압 또는 이레이즈 전압을 활성화하는 단계; 프로그램 셀 동작 명령, 리드 셀 동작 명령 또는 이레이즈 셀 동작 명령에 응답하여 각각 상기 프로그램 전압, 상기 리드 전압 또는 상기 이레이즈 전압을 이용하여 셀 동작을 수행하는 단계; 및 전압 비활성화 명령에 응답하여 활성화된 전압을 비활성화하는 단계를 포함할 수 있다.
본 기술은 비휘발성 메모리 장치의 액세스 동작을 제어하기 위한 명령 중 전압 생성 회로를 제어하는 명령과 셀 동작을 제어하는 명령을 분리함으로써 비휘발성 메모리 장치의 동작을 효율성을 높일 수 있다.
도 1은 종래의 비휘발성 메모리 장치의 프로그램 셀 동작을 설명하기 위한 도면,
도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성도,
도 3은 도 2에 도시된 셀 어레이(240)의 구성도,
도 4a는 프로그램 셀 동작을 1회 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면,
도 4b는 프로그램 셀 동작을 2회 이상 연속으로 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면,
도 5a는 리드 동작을 1회 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면,
도 5b는 리드 동작을 2회 이상 연속으로 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면,
도 6a는 이레이즈 동작을 1회 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면,
도 6b는 이레이즈 동작을 2회 이상 연속으로 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면,
도 7a 내지 7f는 프로그램 셀 동작, 리드 셀 동작 및 이레이즈 셀 동작 중 서로 다른 동작을 연속하여 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면,
도 8는 전압 생성 회로(220)의 구성도,
도 9은 도 2의 비휘발성 메모리 장치를 포함하는 비휘발성 메모리 시스템의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성도이다. 도 3은 도 2에 도시된 셀 어레이(240)의 구성도이다.
도 2를 참조하면, 비휘발성 메모리 장치는 제어 회로(210), 전압 생성 회로(220), 로우 디코더(230), 셀 어레이(240), 페이지 버퍼 그룹(250), 컬럼 선택 회로(260), 입출력 회로(270)를 포함할 수 있다.
도 3을 참조하면, 각각의 셀 어레이(240)는 비트라인들(BL1 - BLM)과 공통 소스 라인(CSL) 사이에 연결된 다수의 스트링들(ST1 - STM)을 포함한다. 즉, 스트링들(ST1 - STM)은 대응하는 비트 라인들(BL1 - BLM)과 각각 연결되고 공통 소스 라인(CSL)과 공통으로 연결된다. 각각의 스트링(ST1 - STM)은 소스가 공통 소스 라인(CSL)에 연결되는 소스 선택 트랜지스터(SST), 복수의 메모리 셀들(C10 - CMN), 그리고 드레인이 비트라인(BL1 - BLM)에 연결되는 드레인 선택 트랜지스터(DST)를 포함한다. 메모리 셀들(C10 - CMN)은 선택 트랜지스터들(SST, DST) 사이에 직렬로 연결된다. 소스 선택 트랜지스터(SST)의 게이트는 소스 선택 라인(SSL)에 연결되고, 메모리 셀들(C10 - CMN)의 게이트들은 워드라인들(WL0 - WLN)에 각각 연결되며, 드레인 선택 트랜지스터(DST)의 게이트는 드레인 선택 라인(DSL)에 연결된다.
이하에서는 프로그램 동작, 리드 동작 및 소거 동작시 셀 어레이(240)에서 수행되는 동작(이하 셀 동작)에 대해 설명한다.
(1)프로그램 셀 동작
주변 회로(210, 230 - 270)는 프로그램 허용 셀에 대응하는 선택 비트라인에 프로그램 허용 전압(예, 0V)을 인가하고, 프로그램 금지 셀에 대응하는 비선택 비트라인에 프로그램 금지 전압(예, VCC)을 인가한다. 드레인 선택 라인(DSL)에는 드레인 선택 트랜지스터를 턴온시키기 위한 전압이 인가되고, 소스 선택 라인(SSL)에는 소스 선택 트랜지스터를 턴오프시키기 위한 전압이 인가되고, 공통 소스 라인(CSL)에는 전원 전압이 인가된다. 또한 선택 워드라인에는 프로그램을 위한 전압을 인가되고 비선택 워드라인들에는 연결된 메모리 셀을 턴온시키기 위한 패스 전압이 인가된다. 그 결과, 프로그램 허용 셀의 문턱전압이 상승한다.
프로그램 검증시 주변 회로(210, 230 - 270)는 비트라인들(BL1 - BLM)을 프리차지하고, 선택 트랜지스터들(DST, SST)을 턴온시키기 위한 전압을 선택 라인들(DSL, SSL)에 인가하고, 공통 소스 라인(SSL)에 접지 전압을 인가하고, 워드라인들(WL0 - WLN)에 목표 프로그램 레벨을 검증하기 위한 전압을 인가한다. 이후, 주변 회로(210, 230 - 270)는 비트라인들(BL1 - BLM)의 전압 변화를 센싱한다.
선택된 비트라인들의 전압이 프리차지 상태로 유지되면 프로그램 셀 동작은 완료되고, 선택된 비트라인들 중 디스차지된 비트라인이 검출되면 프로그램 펄스 인가 및 프로그램 검증을 재실시한다. 이때, 주변 회로(210, 230 - 270)는 프로그램 허용 셀의 게이트에 인가되는 전압의 레벨을 상승시킬 수 있다.
참고로, 프로그램 셀 동작시 선택된 메모리 셀에 저장할 데이터는 페이지 버퍼 그룹(250)에 포함된 각각의 페이지 버퍼(PB1 - PBM)에 저장된 데이터일 수 있다.
(2) 리드 셀 동작
주변 회로(210, 230 - 270)는 비트라인들(BL1 - BLM)을 프리차지하고, 선택 트랜지스터들(DST, SST)을 턴온시키기 위한 전압을 선택 라인들(DSL, SSL)에 인가하고, 공통 소스 라인(CSL)에 접지 전압을 인가한다. 또한 주변 회로(210, 230 - 270)는 선택된 워드라인에 메모리 셀의 데이터를 리드하기 위한 전압을 인가하고 비선택 워드라인들에 패스 전압을 인가한다. 이때, 패스 전압은 메모리 셀들의 프로그램 레벨에 상관없이 메모리 셀들을 모두 턴온시킬 정도의 레벨일 수 있다. 이후, 주변 회로(210, 230 - 270)는 선택된 비트라인(BL1 - BLM)의 전압 변화를 센싱하고, 센싱 결과를 저장할 수 있다.
참고로 메모리 셀의 데이터를 리드한 결과는 페이지 버퍼 그룹(250)에 포함된 각각의 페이지 버퍼(PB1 - PBM)에 저장될 수 있다.
(3) 이레이즈 셀 동작
주변 회로(210, 230 - 270)는 선택 라인들(DSL, SSL)을 플로팅 상태로 만들고, 워드라인들(WL0 - WLN)에 이레이즈 허용 전압(예, 0V)을 인가하고, 벌크(예, 기판 또는 P웰)에 이레이즈 전압을 인가한다. 이레이즈 검증시, 주변 회로(210, 230 - 270)는 비트라인들(BL1 - BLM)을 프리차지하고, 선택 트랜지스터들(DST, SST)을 턴온시키기 위한 전압을 선택 라인들(DSL, SSL)에 인가하고, 공통 소스 라인(CSL)에 접지 전압을 인가하고, 워드라인들(WL0 - WLN)에 목표 소거 레벨을 검증하기 위한 전압을 인가한다. 이후, 주변 회로((210, 230 - 270)는 비트라인들(BL1 - BLM)의 전압 변화를 센싱한다. 비트라인들(BL1 - BLM)의 전압이 디스차지된 것으로 센싱되면 이레이즈 셀 동작은 완료되고, 디스차지되지 않은 비트라인이 검출되면 이레이즈 전압 인가 및 이레이즈 검증을 재실시한다. 이때, 주변 회로(210, 230 - 270)는 이레이즈를 위해 벌크 인가되는 전압의 레벨을 상승시킬 수 있다.
제어 회로(210)는 비휘발성 메모리 장치가 외부로부터 입출력 회로(270)를 통해 입력되는 명령(CMDs)에 대응하는 동작을 수행하도록 비휘발성 메모리 장치의 나머지 구성들(220 - 270)을 제어할 수 있다. 명령(CMDs)은 다수의 외부 커맨드 신호(external command signal)을 포함할 수 있으며, 외부 커맨드 신호들의 조합은 명령(CMD)의 종류를 나타낼 수 있다. 명령(CMDs)은 프로그램 전압 활성화 명령, 리드 전압 활성화 명령, 이레이즈 전압 활성화 명령, 프로그램 셀 동작 명령, 리드 셀 동작 명령, 이레이즈 셀 동작 명령 및 전압 비활성화 명령을 포함할 수 있다.
제어 회로(210)는 프로그램 전압 활성화 명령이 입력되면 VPGM_EN을 활성화하고, 리드 전압 활성화 명령이 입력되면 VRD_EN을 활성화하고, 이레이즈 전압 활성화 명령이 입력되면 VERA_EN을 활성화하고, 전압 비활성화 명령이 입력되면 DIS를 활성화할 수 있다.
제어 회로(210)는 프로그램 셀 동작, 리드 셀 동작 또는 이레이즈 셀 동작을 수행하기 위해 페이지 버퍼 그룹(250)에 포함된 페이지 버퍼들(PB1 - PBM)을 제어하기 위한 PB 제어 신호들(PB_CONTROLs)을 출력한다.
제어 회로(210)는 프로그램 셀 동작시 VPGM_EN, PB_CONTROL, DIS를 이용해 프로그램 셀 동작을 제어하고, 리드 셀 동작시 VRD_EN, PB_CONTROL, DIS를 이용해 리드 셀 동작을 제어하고, 이레이즈 셀 동작시 VERA_EN, PB_CONTROL, DIS를 이용해 이레이즈 셀 동작을 제어할 수 있다.
제어 회로(210)는 비휘발성 메모리 장치의 외부로 출력하기 위한 레디/비지 신호(R/B)를 생성할 수 있다. 레디/비지 신호(R/B)는 비휘발성 메모리 장치의 셀 동작이 수행되는 구간에서 비지 상태(예, 로우)를 나타내고, 비휘발성 메모리 장치의 셀 동작 이외의 동작이 수행되는 구간에서 레디 상태(예, 하이)를 나타낼 수 있다. 따라서 레디/비지 신호(R/B)는 전압 생헝 회로(220)의 활성화 또는 비활성화되는 동작이 수행되는 구간에서 레디 상태를 나타낼 수 있다. 비휘발성 메모리 장치는 레디/비지 신호(R/B)가 레디 상태를 나타내는 경우 외부로부터 각종 명령, 어드레스, 데이터 등을 입력받거나 외부로 데이터를 출력할 수 있다. 비휘발성 메모리 장치는 레디/비지 신호(R/B)가 비지 상태를 나타내는 경우 외부로부터 각종 명령, 어드레스 데이터등을 입력받거나 외부로 데이터를 출력할 수 없다.
전압 생성 회로(220)는 다수의 동작 전압(VPGMs, VRDs, VERAs, VCMs)를 생성하되, 프로그램 전압 활성화 명령이 입력되면(VPGM_EN이 활성화됨) 하나 이상의 프로그램 셀 동작 전압(VPGMs) 및 하나 이상의 공통 전압(VCMs)을 활성화하고, 리드 전압 활성화 명령이 입력되면(VRD_EN이 활성화됨) 하나 이상의 리드 셀 동작 전압(VRDs) 및 하나 이상의 공통 전압(VCMs)을 활성화고, 이레이즈 전압 활성화 명령이 입력되면(VERA_EN이 활성화됨) 하나 이상의 이레이즈 셀 동작 전압(VERAs) 및 하나 이상의 공통 전압(VCMs)을 활성화할 수 있다.
VPGMs은 상술한 프로그램 셀 동작에서 사용되는 하나 이상의 전압을 나타내고, VRDs는 상술한 리드 셀 동작에서 사용되는 하나 이상의 전압을 나타내고, VERAs는 상술한 이레이즈 셀 동작에서 사용되는 하나 이상의 전압을 나타낼 수 있다. VCMs는 상술한 프로그램 셀 동작, 리드 셀 동작 및 이레이즈 셀 동작 중 둘 이상의 동작에서 공통으로 사용되는 하나 이상의 전압(이하 공통 전압)을 나타낼 수 있다.
로우 디코더(230)는 제어 회로(210)의 로우 어드레스 신호들(RADD)에 응답하여, 전압 발생 회로(220)에서 출력된 동작 전압들(VPGMs, VRDs, VERAs, VCMs)을 셀 어레이(270)의 라인들(DSL, WL0 - WLN, SSL, CSL)로 전달할 수 있다. 로우 어드레스 신호들(RADD)은 상술한 프로그램 셀 동작, 리드 셀 동작에서 워드라인을 선택하는데 사용될 수 있다. 다시 말해, 로우 어드레스 신호들(RADD)에 의해 선택된 워드라인과 비선택 워드라인이 구별될 수 있다.
페이지 버퍼 그룹(250)은 비트라인들(BL1 - BLM)을 통해 셀 어레이(240)와 연결되는 다수의 페이지 버퍼들(PB1 - PBM)을 포함한다. 페이지 버퍼 그룹(250)의 페이지 버퍼들(PB1 - PBM)은 제어 회로(210)의 PB_CONTROLs에 의해 제어된다.
페이지 버퍼들(PB1 - PBM)은 프로그램 동작시 프로그램 펄스 인가 전에 비휘발성 메모리 장치 외부로부터 입력된 프로그램 데이터(메모리 셀에 프로그램할 데이터를 나타냄)를 래치하고, 리드 동작시 리드 셀 동작 이후에 메모리 셀에서 리드되어 저장된 데이터를 비휘발성 메모리 장치 외부로 출력할 수 있다. 이러한 동작을 위해 비트라인들(BL1 - BLM)을 선택적으로 프리차지하거나 비트라인들(BL1 - BLM)의 전압 변화나 전류를 센싱할 수 있다.
컬럼 선택 회로(260)는 제어 회로(210)에서 출력된 컬럼 어드레스(CADD)에 응답하여 페이지 버퍼 그룹(250)에 포함된 페이지 버퍼들(PB1 - PBM)을 선택한다. 즉, 컬럼 선택 회로(260)는 프로그램 동작시 메모리 셀들에 프로그램될 데이터를 컬럼 어드레스(CADD)에 응답하여 순차적으로 페이지 버퍼들(PB1 - PBM)로 전달한다. 또한, 리드 동작시 셀 어레이(240)에서 리드되어 페이지 버퍼들(PB1 - PBM)에 저장된 데이터가 비휘발성 메모리 장치 외부로 출력될 수 있도록 컬럼 어드레스(CADD)에 응답하여 순차적으로 페이지 버퍼들(PB1 - PBM)을 선택할 수 있다.
입출력 회로(270)는 비휘발성 메모리 장치 외부로부터 명령(CMDs) 및 어드레스(ADDs)를 입력받고, 프로그램할 데이터를 입력받거나 리드된 데이터를 출력할 수 있다. 입출력 회로(270)는 프로그램 동작시 메모리 셀들에 프로그램하기 위해 외부로부터 입력된 데이터를 컬럼 선택 회로(260)에 전달한다. 또한 입출력 회로(270)는 리드 동작시 컬럼 선택 회로(260)로부터 전달된 데이터를 외부로 출력한다.
도 4a는 프로그램 셀 동작을 1회 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다. 도 4a의 왼쪽 그림(A)은 순서도이고, 도 4a의 오른쪽 그림(B)은 시간에 따라 비휘발성 메모리 장치가 수행하는 동작을 나타내기 위한 도면이다.
프로그램 동작은 프로그램 전압 활성화 명령 입력 단계(S410), 어드레스/데이터 입력 단계(S420), 프로그램 셀 동작 명령 입력 단계(S430) 및 전압 비활성화 명령 입력 단계(S440)를 포함할 수 있다.
S410에서 프로그램 전압 활성화 명령이 입력(①)되면 전압 활성화 구간(EN) 동안 전압 발생 회로(220)에 의해 VPGMs이 활성화되고, VCMs 중 프로그램 셀 동작에 필요한 공통전압이 활성화된다.
S420에서 어드레스/데이터는 전압 활성화 구간(EN), 즉 프로그램 전압 활성화 명령이 입력된 시점부터 셀 동작이 시작되는 시점 사이에 입력된다(②). 비휘발성 메모리 장치로 입력된 데이터(DATA)는 페이지 버퍼(PB1 - PBM)들에 래치되며, 페이지 버퍼(PB1 - PBM)의 래치 동작은 프로그램 셀 동작 명령이 입력(③)되기 전까지 완료된다.
S430에서 프로그램 셀 동작 명령이 입력되면 상술한 프로그램 셀 동작이 수행되어 페이지 버퍼들(PB1 - PBM)에 래치된 데이터가 선택된 메모리 셀들에 프로그램된다. CELL1은 프로그램 셀 동작이 수행되는 구간을 나타낼 수 있다.
S440에서 전압 비활성화 명령이 입력(④)되면 전압 비활성화 구간(DIS) 동안 활성화된 VPGMs 및 VCMs가 모두 비활성화된다.
도 4a에 도시된 바와 같이, 프로그램 동작시 전압 활성화 명령, 셀 동작 명령, 전압 비활성화 명령을 분리함으로써, 전압을 활성화하는 동안(EN) 어드레스/데이터(ADD, DATA)를 입력받을 수 있다. 이를 통해 비휘발성 메모리 장치의 프로그램 동작의 효율성을 높일 수 있다.
도 4b는 프로그램 셀 동작을 2회 이상 연속으로 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다. 도 4b의 왼쪽 그림(A)은 순서도이고, 도 4b의 오른쪽 그림(B)은 시간에 따라 비휘발성 메모리 장치가 수행하는 동작을 나타내기 위한 도면이다.
프로그램 셀 동작이 완료된 후 전압 비활성화 명령이 입력(S440)되어 프로그램이 종료되거나, 다시 어드레스/데이터(ADD/DATA)가 입력(S420)되어 프로그램 셀 동작이 반복될 수 있다. 이때 셀 동작 구간(CELL1)에서 다음 프로그램을 위한 데이터/어드레스(ADD/DATA)를 입력받아야 하기 때문에 도 4b의 PGM_CELL 구간은 도 4a의 PGM_CELL보다 더 길게 설정될 수 있다.
①은 프로그램 전압 활성화 명령의 입력, ②는 어드레스/데이터의 입력, ③은 프로그램 셀 동작 명령의 입력, ④는 어드레스/데이터의 입력, ⑤는 프로그램 셀 동작 명령의 입력, ⑥은 어드레스/데이터의 입력, ⑦은 프로그램 셀 동작 명령의 입력, ⑧은 전압 비활성화 명령의 입력을 나타낸다.
비휘발성 메모리 장치는 프로그램 동작시 전압 활성화 명령, 셀 동작 명령, 전압 비활성화 명령을 분리함으로써 도 4b의 동작은 첫번째 프로그램 동작 이전 및 마지막 프로그램 동작 이후에만 각각 전압을 활성화 하는 구간 및 전압을 비활성화하는 구간이 필요하고, 연속된 프로그램 동작 사이에는 VPGMs, VCMs를 활성화 및 비활성화하는 구간을 필요로 하지 않는다. 이를 통해 연속으로 2회 이상 프로그램 동작을 수행하는 경우 필요한 시간을 많이 단축시킬 수 있다.
도 5a는 리드 동작을 1회 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다. 도 5a의 왼쪽 그림(A)은 순서도이고, 도 5a의 오른쪽 그림(B)은 시간에 따라 비휘발성 메모리 장치가 수행하는 동작을 나타내기 위한 도면이다.
리드 동작은 리드 전압 활성화 명령 입력 단계(S510), 어드레스 입력 단계(S520), 리드 셀 동작 명령 입력 단계(S530), 전압 비활성화 명령 입력 단계(S540) 및 데이터 출력 단계(S550)를 포함할 수 있다.
S510에서 리드 전압 활성화 명령이 입력(①)되면 전압 활성화 구간(EN) 동안 전압 발생 회로(220)에 의해 VRDs이 활성화되고, VCMs 중 리드 셀 동작에 필요한 공통전압이 활성화된다.
S520에서 어드레스(ADD)는 전압 활성화 구간(EN)에 입력된다(②). S530에서 리드 셀 동작 명령이 입력(③)되면 상술한 리드 셀 동작이 수행되어 리드 셀 동작을 통해 메모리 셀들의 데이터가 페이지 버퍼들(PB1 - PBM)에 래치된다. CELL2은 리드 셀 동작이 수행되는 구간을 나타낼 수 있다.
S540에서 전압 비활성화 명령이 입력(④)되면 전압 비활성화 구간(DIS) 동안 활성화된 VPGMs 및 VCMs가 모두 비활성화된다. DIS 동안 페이지 버퍼들(PB1 - PBM)에 래치된 데이터가 비휘발성 메모리 장치 외부로 출력된다(S550, ⑤).
도 5a에 도시된 바와 같이, 리드 동작시 전압 활성화 명령, 셀 동작 명령, 전압 비활성화 명령을 분리함으로써, 전압을 활성화하는 동안 어드레스를 입력받고, 전압을 비활성화하는 동안 데이터를 출력할 수 있다. 이를 통해 비휘발성 메모리 장치의 리드 동작의 효율성을 높일 수 있다.
도 5b는 리드 동작을 2회 이상 연속으로 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다. 도 5b의 왼쪽 그림(A)은 순서도이고, 도 5b의 오른쪽 그림(B)은 시간에 따라 비휘발성 메모리 장치가 수행하는 동작을 나타내기 위한 도면이다.
리드 셀 동작이 완료된 후 전압 비활성화 명령이 입력(S540)되어 데이터 출력(S550) 후 리드가 종료되거나, 데이터를 출력(S501)하고 다시 어드레스(ADD)가 입력(S520)되어 리드 셀 동작이 반복될 수 있다.
①은 리드 전압 활성화 명령의 입력, ②는 어드레스의 입력, ③은 리드 셀 동작 명령의 입력, ④는 데이터의 출력, ⑤는 어드레스의 입력, ⑥은 리드 셀 동작 명령의 입력, ⑦은 데이터의 출력, ⑧은 어드레스의 입력, ⑨는 리드 셀 동작 명령의 입력, ⑩은 전압 비활성화 명령의 입력, ⑪은 데이터의 출력을 나타낸다.
비휘발성 메모리 장치는 리드 동작시 전압 활성화 명령, 셀 동작 명령, 전압 비활성화 명령을 분리함으로써 도 4b와 비슷하게 연속된 리드 동작 사이에 전압을 활성화 하는 구간 및 전압을 비활성화하는 구간을 필요로 하지 않는다. 이를 통해 연속으로 2회 이상 리드 동작을 수행하는 경우 필요한 시간을 많이 단축시킬 수 있다.
도 6a는 이레이즈 동작을 1회 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다. 도 6a의 왼쪽 그림(A)은 순서도이고, 도 6a의 오른쪽 그림(B)은 시간에 따라 비휘발성 메모리 장치가 수행하는 동작을 나타내기 위한 도면이다.
이레이즈 동작은 이레이즈 전압 활성화 명령 입력 단계(S610), 어드레스 입력 단계(S620), 이레이즈 셀 동작 명령 입력 단계(S630) 및 전압 비활성화 명령 입력 단계(S640)를 포함할 수 있다.
S610에서 이레이즈 전압 활성화 명령이 입력(①)되면 전압 활성화 구간(EN) 동안 전압 발생 회로(220)에 의해 VERAs이 활성화되고, VCMs 중 이레이즈 셀 동작에 필요한 공통전압이 활성화된다.
S620에서 어드레스(ADD)는 전압 활성화 구간(EN)에 입력된다(②). 어드레스를 입력하는 동작은 이레이즈 셀 동작 명령이 입력(③)되기 전까지 완료된다. S630에서 이레이즈 셀 동작 명령이 입력(③)되면 상술한 이레이즈 셀 동작이 수행되어 메모리 셀들의 상태가 초기화(즉, 메모리 셀들에 저장된 데이터가 소거됨)된다. CELL3은 이레이즈 셀 동작이 수행되는 구간을 나타낼 수 있다.
S640에서 전압 비활성화 명령이 입력(DIS_층 IN)되면 전압 비활성화 구간(DIS) 동안 활성화된 VERAs 및 VCMs가 모두 비활성화된다.
도 6a에 도시된 바와 같이, 이레이즈 동작시 전압 활성화 명령, 셀 동작 명령, 전압 비활성화 명령을 분리함으로써, 전압을 활성화하는 동안 어드레스(ADD)를 입력받을 수 있다. 이를 통해 비휘발성 메모리 장치의 이레이즈 동작의 효율성을 높일 수 있다.
도 6b는 이레이즈 동작을 2회 이상 연속으로 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다. 도 6b의 왼쪽 그림(A)은 순서도이고, 도 6b의 오른쪽 그림(B)은 시간에 따라 비휘발성 메모리 장치가 수행하는 동작을 나타내기 위한 도면이다.
이레이즈 셀 동작이 완료된 후 전압 비활성화 명령이 입력(S640)되어 이레이즈가 종료되거나, 다시 어드레스(ADD)가 입력(S620)되어 이레이즈 셀 동작이 반복될 수 있다.
①은 이레이즈 전압 활성화 명령의 입력, ②는 어드레스의 입력, ③은 이레이즈 셀 동작 명령의 입력, ④는 어드레스의 입력, ⑤는 이레이즈 셀 동작 명령의 입력, ⑥은 어드레스의 입력, ⑦은 이레이즈 셀 동작 명령의 입력, ⑧은 전압 비활성화 명령의 입력을 나타낸다.
비휘발성 메모리 장치는 이레이즈 동작시 전압 활성화 명령, 셀 동작 명령, 전압 비활성화 명령을 분리함으로써 연속된 이레이즈 동작 사이에는 VERAs, VCMs를 활성화 및 비활성화하는 구간을 필요로 하지 않는다. 이를 통해 연속으로 2회 이상 이레이즈 동작을 수행하는 경우 필요한 시간을 많이 단축시킬 수 있다.
도 7a 내지 7f는 프로그램 동작, 리드 동작 및 이레이즈 동작 중 서로 다른 동작을 연속하여 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다.
도 7a는 프로그램 동작 후 리드 동작을 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다.
프로그램 전압 활성화 명령이 입력(①)되면, 전압 활성화 구간(EN) 동안 VPGMs이 활성화되고, VCMs 중 프로그램 셀 동작에 사용되는 공통 전압이 활성화된다.
전압 활성화 구간(EN) 동안 어드레스/데이터가 입력(②)되며, 입력된 데이터는 페이지 버퍼(PB1 - PBM)에 래치된다. 프로그램 셀 동작 명령이 입력(③)되면 프로그램 셀 동작이 수행되어 페이지 버퍼(PB1 - PBM)에 래치된 데이터가 메모리 셀에 프로그램된다.
다음으로 리드 전압 활성화 명령이 입력(④)되면, 전압 활성화 구간(EN) 동안 VPGMs가 비활성화되고, VRDs가 활성화된다. 또한 활성화된 공통 전압 중 리드 셀 동작에 사용되지 않는 공통 전압은 비활성화되고, 비활성화된 공통 전압 중 리드 셀 동작에 사용되는 공통 전압은 활성화된다. 또한 전압 활성화 구간(EN)에서 리드할 메모리 셀을 선택하기 위한 어드레스가 입력(⑤)될 수 있다.
리드 셀 동작 명령이 입력(⑥)되면, 리드 셀 동작을 통해 선택된 메모리 셀의 데이터가 페이지 버퍼(PB1 - PBM)에 래치된다. 전압 비활성화 명령이 입력(⑦)되면, 전압 비활성화 구간(DIS) 동안 VPGMs 및 VCMs이 비활성화된다. 전압 비활성화 구간(DIS) 동안 페이지 버퍼(PB1 - PBM)에 래치된 데이터가 비휘발성 메모리 장치의 외부로 출력된다(⑧).
도 7b는 프로그램 동작 후 이레이즈 동작을 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다. 도 7b의 동작 중 도 7a의 동작과 동일한 부분에 대해서는 설명을 생략한다.
프로그램 셀 동작이 완료된 후 이레이즈 전압 활성화 명령이 입력(④)되면, 전압 활성화 구간(EN) 동안 VPGMs가 비활성화되고, VERAs가 활성화된다. 또한 활성화된 공통 전압 중 이레이즈 셀 동작에 사용되지 않는 공통 전압은 비활성화되고, 비활성화된 공통 전압 중 이레이즈 셀 동작에 사용되는 공통 전압은 활성화된다. 또한 전압 활성화 구간(EN)에서 이레이즈할 메모리 셀을 선택하기 위한 어드레스가 입력(⑤)될 수 있다.
이레이즈 셀 동작 명령이 입력(⑥)되면, 이레이즈 셀 동작을 통해 선택된 메모리 셀의 데이터가 소거된다. 전압 비활성화 명령이 입력(⑦)되면, 전압 비활성화 구간(DIS) 동안 VERAs 및 VCMs이 비활성화된다.
도 7c는 리드 동작 후 프로그램 동작을 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다.
리드 전압 활성화 명령이 입력(①)되면, 전압 활성화 구간(EN) 동안 VRDs를 활성화하고, VCMs 중 리드 셀 동작에 사용되는 공통 전압이 활성화된다. 전압 활성화 구간(EN) 동안 어드레스가 입력(②)된다. 리드 셀 동작 명령이 입력(③)되면 리드 셀 동작이 수행되어 메모리 셀의 데이터가 리드되어 페이지 버퍼(PB1 - PBM)에 래치된다. 페이지 버퍼(PB1 - PBM)에 저장된 데이터는 비휘발성 메모리 장치의 외부로 출력(④)된다.
프로그램 전압 활성화 명령이 입력(⑤)되면, 전압 활성화 구간(EN) 동안 VPGMs가 활성화되고, VRDs가 비활성화된다. 또한 활성화된 공통 전압 중 프로그램 셀 동작에 사용되지 않는 공통 전압은 비활성화되고, 비활성화된 공통 전압 중 프로그램 셀 동작에 사용되는 공통 전압은 활성화된다. 또한 전압 활성화 구간(EN)에서 프로그램할 메모리 셀을 선택하기 위한 어드레스 및 프로그램할 데이터가 입력(⑥)되고, 프로그램할 데이터가 페이지 버퍼(PB1 - PBM)에 래치될 수 있다.
프로그램 셀 동작 명령이 입력(⑦)되면, 페이지 버퍼(PB1 - PBM)에 래치된 데이터가 선택된 메모리 셀들에 프로그램될 수 있다. 전압 비활성화 명령이 입력(⑧)되면 전압 비활성화 구간(DIS) 동안 VPGMs 및 VCMs이 비활성화된다.
도 7d는 리드 동작 후 이레이즈 동작을 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다. 도 7d의 동작 중 도 7c의 동작과 동일한 부분에 대해서는 설명을 생략한다.
리드 셀 동작이 완료된 후 이레이즈 전압 활성화 명령이 입력(⑤)되면, 전압 활성화 구간(EN) 동안 VPGMs가 비활성화되고, VERAs가 활성화된다. 또한 활성화된 공통 전압 중 이레이즈 셀 동작에 사용되지 않는 공통 전압은 비활성화되고, 비활성화된 공통 전압 중 이레이즈 셀 동작에 사용되는 공통 전압은 활성화된다. 또한 전압 활성화 구간(EN)에서 이레이즈할 메모리 셀을 선택하기 위한 어드레스가 입력(⑥)될 수 있다.
이레이즈 셀 동작 명령이 입력(⑦)되면, 이레이즈 셀 동작을 통해 선택된 메모리 셀의 데이터가 소거된다. 전압 비활성화 명령이 입력(⑧)되면, 전압 비활성화 구간(DIS) 동안 VERAs 및 VCMs이 비활성화된다.
도 7e는 이레이즈 동작 후 프로그램 동작을 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다.
이레이즈 전압 활성화 명령이 입력(①)되면, 전압 활성화 구간(EN) 동안 VERAs 및 VCMs 중 이레이즈 셀 동작에 사용되는 공통 전압이 활성화된다. 또한 전압 활성화 구간(EN)에서 이레이즈할 메모리 셀을 선택하기 위한 어드레스가 입력(②)될 수 있다. 이레이즈 셀 동작 명령이 입력(③)되면, 이레이즈 셀 동작을 통해 선택된 메모리 셀의 데이터가 소거된다.
프로그램 전압 활성화 명령이 입력(④)되면, 전압 활성화 구간(EN) 동안 VPGMs가 활성화되고, VERAs가 비활성화된다. 또한 활성화된 공통 전압 중 프로그램 셀 동작에 사용되지 않는 공통 전압은 비활성화되고, 비활성화된 공통 전압 중 프로그램 셀 동작에 사용되는 공통 전압은 활성화된다. 또한 전압 활성화 구간(EN)에서 프로그램할 메모리 셀을 선택하기 위한 어드레스 및 프로그램할 데이터가 입력(⑤)되고, 프로그램할 데이터가 페이지 버퍼(PB1 - PBM)에 래치될 수 있다.
프로그램 셀 동작 명령이 입력(⑥)되면, 페이지 버퍼(PB1 - PBM)에 래치된 데이터가 메모리 셀들에 프로그램될 수 있다. 전압 비활성화 명령이 입력되면(⑦), 전압 비활성화 구간(DIS) 동안 VPGMs 및 VCMs이 비활성화된다.
도 7f는 이레이즈 동작 후 리드 동작을 수행하는 경우 비휘발성 메모리 장치의 동작을 설명하기 위한 도면이다. 도 7f의 동작 중 도 7e의 동작과 동일한 부분에 대해서는 설명을 생략한다.
이레이즈 셀 동작이 완료된 후 리드 전압 활성화 명령이 입력(④)되면, 전압 활성화 구간(EN) 동안 VERAs가 비활성화되고, VRDs가 활성화된다. 또한 활성화된 공통 전압 중 리드 셀 동작에 사용되지 않는 공통 전압은 비활성화되고, 비활성화된 공통 전압 중 리드 셀 동작에 사용되는 공통 전압은 활성화된다. 또한 전압 활성화 구간(EN)에서 리드할 메모리 셀을 선택하기 위한 어드레스가 입력(⑤)될 수 있다.
리드 셀 동작 명령이 입력(⑥)되면, 리드 셀 동작을 통해 선택된 메모리 셀의 데이터가 페이지 버퍼(PB1 - PBM)에 래치된다. 전압 비활성화 명령이 입력(⑦)되면, 전압 비활성화 구간(DIS) 동안 VRDs 및 VCMs이 비활성화된다. 전압 비활성화 구간(DIS) 동안 페이지 버퍼(PB1 - PBM)에 래치된 데이터가 비휘발성 메모리 장치의 외부로 출력(⑧)된다.
도 8는 전압 생성 회로(220)의 구성도이다.
도 8을 참조하면, 전압 생성 회로(220)는 하나 이상의 프로그램 전압 펌프(810), 하나 이상의 리드 전압 펌프(820), 하나 이상의 이레이즈 전압 펌프(830), 하나 이상의 공통 전압 펌프(840)를 포함할 수 있다.
프로그램 전압 펌프(810)는 VPGM_EN이 활성화되면 VPGMs를 활성화하고, VRD_EN, VERA_EN 또는 DIS가 활성화되면 VPGMs를 비활성화할 수 있다. 리드 전압 펌프(820)는 VRD_EN이 활성화되면 VRDs를 활성화하고, VPGM_EN, VERA_EN 또는 DIS가 활성화되면 VRDs를 비활성화할 수 있다. 이레이즈 전압 펌프(830)는 VERA_EN이 활성화되면 VERAs를 활성화하고, VPGM_EN, VRD_EN 또는 DIS가 활성화되면 VERAs를 비활성화할 수 있다.
공통 전압 펌프(840)는 공통 전압들(VCMs)을 생성한다. 공통 전압(VCMs)은 프로그램 셀 동작, 리드 셀 동작 및 이레이즈 셀 동작 중 2이상의 셀 동작에 사용되는 전압을 나타낼 수 있다.
공통 전압 펌프(840)는 VPGM_EN이 활성화되면 VCMs 중 프로그램 셀 동작에 활성화되는 공통 전압을 활성화하고, 나머지 공통 전압은 비활성화할 수 있다. 공통 전압 펌프(840)는 VRD_EN이 활성화되면 VCMs 중 리드 셀 동작에 활성화되는 공통 전압을 활성화하고, 나머지 공통 전압은 비활성화할 수 있다. 공통 전압 펌프(840)는 VERA_EN이 활성화되면 VCMs 중 이레이즈 셀 동작에 활성화되는 공통 전압을 활성화하고, 나머지 공통 전압은 비활성화할 수 있다. 공통 전압 펌프(840)는 DIS가 활성화되면 VCMs을 모두 비활성화할 수 있다.
도 9은 도 2의 비휘발성 메모리 장치를 포함하는 비휘발성 메모리 시스템의 구성도이다.
도 9를 참조하면 비휘발성 메모리 시스템은 비휘발성 메모리 장치(910) 및 메모리 컨트롤러(920)를 포함할 수 있다.
메모리 컨트롤러(920)는 비휘발성 메모리 장치(910)에 명령(CMDs)과 어드레스(ADDs)를 인가하는 것에 의해 메모리(910)의 동작을 제어하고, 프로그램 및 리드 동작을 통해 비휘발성 메모리 장치(910)와 데이터(DATA)를 주고 받는다. 비휘발성 메모리 장치(910)는 상술한 레디/비지 신호(R/B)를 생성하여 메모리 컨트롤러(920)로 전송할 수 있다.
메모리 컨트롤러(920)는 명령(CMDs)을 구성하는 커맨드 신호들의 조합을 통해 프로그램 전압 활성화 명령, 리드 전압 활성화 명령, 이레이즈 전압 활성화 명령, 프로그램 셀 동작 명령, 리드 셀 동작 명령, 이레이즈 셀 동작 명령 및 전압 비활성화 명령 중 하나 이상의 명령을 비휘발성 메모리 장치(910)로 전송할 수 있다. 다만 메모리 컨트롤러(920)는 레디/비지 신호(R/B)가 레디 상태를 나타내는 구간에서 비휘발성 메모리 장치(910)와 위와 같은 신호 송수신 동작을 수행하고, 레디/비지 신호(R/B)가 비지 상태를 나타내는 구간에서는 비휘발성 메모리 장치(910)와 신호 송수신 동작을 수행하지 않을 수 있다.
비휘발성 메모리 장치(910)는 도 2의 비휘발성 메모리 장치일 수 있다. 비휘발성 메모리 장치(910)는 메모리 컨트롤러(920)로부터 전송되는 명령(CMDs), 어드레스(ADDs) 및 데이터(DATA)에 응답하여 도 2 내지 도 7f의 설명에서 상술한 동작을 수행할 수 있다.
비휘발성 메모리 시스템은 명령을 세분화함으로써 비휘발성 메모리 장치(910)의 프로그램 동작, 리드 동작 및 이레이즈 동작의 효율성을 높일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (24)

  1. 프로그램 전압 활성화 명령, 리드 전압 활성화 명령 또는 이레이즈 전압 활성화 명령에 응답하여 각각 프로그램 전압, 리드 전압 또는 이레이즈 전압을 활성화하고, 전압 비활성화 명령에 응답하여 활성화된 전압을 비활성화하는 전압 생성 회로;
    다수의 비휘발성 메모리 장치 셀을 포함하고, 프로그램 셀 동작 명령, 리드 셀 동작 명령 또는 이레이즈 셀 동작 명령에 응답하여 각각 상기 프로그램 전압, 상기 리드 전압 또는 상기 이레이즈 전압을 이용하여 셀 동작을 수행하는 셀 어레이; 및
    프로그램시 외부에서 입력된 데이터를 래치하고, 리드시 상기 셀 어레이에서 출력된 데이터를 래치하는 다수의 페이지 버퍼를 포함하는 페이지 버퍼 그룹
    을 포함하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 프로그램 전압 활성화 명령, 상기 리드 전압 활성화 명령, 상기 이레이즈 전압 활성화 명령, 상기 전압 비활성화 명령, 상기 프로그램 셀 동작 명령, 상기 리드 셀 동작 명령 및 상기 이레이즈 셀 동작 명령은 비휘발성 메모리 장치의 외부에서 입력되는 명령인 비휘발성 메모리 장치.
  3. 제 1항에 있어서,
    상기 셀 어레이는
    상기 프로그램 셀 동작 명령에 응답하여 상기 페이지 버퍼 그룹에 래치된 데이터를 상기 다수의 비휘발성 메모리 장치 셀 중 선택된 메모리 셀들에 프로그램하는 동작을 수행하고,
    상기 리드 셀 동작 명령에 응답하여 상기 다수의 비휘발성 메모리 장치 셀 중 선택된 비휘발성 메모리 장치 셀들의 데이터를 리드하여 상기 페이지 버퍼 그룹으로 출력하는 동작을 수행하고,
    상기 이레이즈 셀 동작 명령에 응답하여 상기 다수의 비휘발성 메모리 장치 셀 중 선택된 비휘발성 메모리 장치 셀들의 데이터를 이레이즈하는 동작을 수행하는 비휘발성 메모리 장치.
  4. 제 1항에 있어서,
    상기 페이지 버퍼 그룹은
    상기 프로그램 전압 활성화 명령이 입력된 시점부터 셀 동작이 시작되는 시점 사이에 상기 외부에서 입력된 데이터를 래치하고,
    상기 리드 셀 동작 명령에 대응하는 셀 동작이 완료되면 상기 셀 어레이에서 출력되어 래치된 데이터를 외부로 출력하는 메모리 장치.
  5. 제 1항에 있어서,
    프로그램 셀 동작을 2회 이상 연속으로 수행하는 경우, 상기 프로그램 전압 활성화 명령을 입력받고, 상기 프로그램 셀 동작 명령을 연속으로 2회 이상 입력받고, 상기 전압 비활성화 명령을 입력받는 비휘발성 메모리 장치.
  6. 제 1항에 있어서,
    리드 셀 동작을 2회 이상 연속으로 수행하는 경우, 상기 리드 전압 활성화 명령을 입력받고, 상기 리드 셀 동작 명령을 연속으로 2회 이상 입력받고, 상기 전압 비활성화 명령을 입력받는 비휘발성 메모리 장치.
  7. 제 1항에 있어서,
    이레이즈 셀 동작을 2회 이상 연속으로 수행하는 경우, 상기 이레이즈 전압 활성화 명령을 입력받고, 상기 이레이즈 셀 동작 명령을 연속으로 2회 이상 입력받고, 상기 전압 비활성화 명령을 입력받는 비휘발성 메모리 장치.
  8. 제 1항에 있어서,
    상기 전압 생성 회로는
    상기 프로그램 전압이 활성화된 상태에서 상기 리드 전압 활성화 명령이 입력되면 상기 프로그램 전압을 비활성화 및 상기 리드 전압을 활성화하고, 상기 이레이즈 전압 활성화 명령이 입력되면 상기 프로그램 전압을 비활성화 및 상기 이레이즈 전압을 활성화하고,
    상기 리드 전압이 활성화된 상태에서 상기 프로그램 전압 활성화 명령이 입력되면 상기 리드 전압을 비활성화 및 상기 프로그램 전압을 활성화하고, 상기 이레이즈 전압 활성화 명령이 입력되면 상기 리드 전압을 비활성화 및 상기 이레이즈 전압을 활성화하고,
    상기 이레이즈 전압이 활성화된 상태에서 상기 프로그램 전압 활성화 명령이 입력되면 상기 이레이즈 전압을 비활성화 및 상기 프로그램 전압을 활성화하고, 상기 리드 전압 활성화 명령이 입력되면 상기 이레이즈 전압을 비활성화 및 상기 리드 전압을 활성화하는 비휘발성 메모리 장치.
  9. 제 8항에 있어서,
    상기 전압 생성 회로는
    상기 프로그램 전압을 생성하되, 상기 프로그램 전압 활성화 명령에 응답하여 활성화되고, 상기 리드 전압 활성화 명령, 상기 이레이즈 전압 활성화 명령 및 상기 전압 비활성화 명령에 응답하여 비활성화되는 하나 이상의 프로그램 전압 펌프;
    상기 리드 전압을 생성하되, 상기 리드 전압 활성화 명령에 응답하여 활성화되고, 상기 프로그램 전압 활성화 명령, 상기 이레이즈 전압 활성화 명령 및 상기 전압 비활성화 명령에 응답하여 비활성화되는 하나 이상의 리드 전압 펌프;
    상기 이레이즈 전압을 생성하되, 상기 이레이즈 전압 활성화 명령에 응답하여 활성화되고, 상기 프로그램 전압 활성화 명령, 상기 리드 전압 활성화 명령 및 상기 전압 비활성화 명령에 응답하여 비활성화되는 하나 이상의 이레이즈 전압 펌프; 및
    공통 전압을 생성하되, 상기 프로그램 전압 활성화 명령, 상기 리드 전압 활성화 명령 및 상기 이레이즈 전압 활성화 명령 중 둘 이상의 명령에 응답하여 활성화되고, 상기 전압 비활성화 명령에 응답하여 비활성화되는 하나 이상의 공통 전압 펌프
    를 포함하는 비휘발성 메모리 장치.
  10. 제 1항에 있어서,
    상기 셀 동작이 수행되는 구간에서 비지 상태를 나타내고, 상기 셀 동작 이외의 구간에서 레디 상태를 나타내는 레디/비지 신호를 생성하는 비휘발성 메모리 장치.
  11. 제 10항에 있어서,
    상기 레디/비지 신호가 상기 비지 상태를 나타내는 구간에서 외부로부터 명령을 입력받거나, 상기 외부로부터 데이터를 입력받거나, 상기 외부로 데이터를 출력할 수 없고,
    상기 레디/비지 신호가 상기 레디 상태를 나타내는 구간에서 외부로부터 명령을 입력받거나, 상기 외부로부터 데이터를 입력받거나, 상기 외부로 데이터를 출력할 수 있는 비휘발성 메모리 장치.
  12. 프로그램 셀 동작시 프로그램 전압 활성화 명령, 프로그램 셀 동작 명령 및 전압 비활성화 명령을 차례로 전송하고, 리드 셀 동작시 리드 전압 활성화 명령, 리드 셀 동작 명령 및 전압 비활성화 명령을 차례로 전송하고, 이레이즈 셀 동작시 이레이즈 전압 활성화 명령, 이레이즈 셀 동작 명령 및 전압 비활성화 명령을 차례로 전송하는 메모리 컨트롤러; 및
    상기 프로그램 전압 활성화 명령, 상기 리드 전압 활성화 명령 또는 상기 이레이즈 전압 활성화 명령에 응답하여 각각 프로그램 전압, 리드 전압 또는 이레이즈 전압을 활성화하고, 상기 전압 비활성화 명령에 응답하여 활성화된 전압을 비활성화하고, 프로그램 셀 동작 명령, 리드 셀 동작 명령 또는 이레이즈 셀 동작 명령에 응답하여 각각 상기 프로그램 전압, 상기 리드 전압 또는 상기 이레이즈 전압을 이용하여 다수의 비휘발성 메모리 장치 셀 중 선택된 비휘발성 메모리 장치 셀들에 대해 셀 동작을 수행하는 비휘발성 메모리 장치
    를 포함하는 비휘발성 메모리 시스템.
  13. 제 12항에 있어서,
    상기 메모리 컨트롤러는
    프로그램 셀 동작시 상기 프로그램 전압 활성화 명령 및 상기 전압 비활성화 명령 사이에 프로그램할 비휘발성 메모리 장치 셀들을 선택하기 위한 어드레스 및 프로그램할 데이터를 전송하고, 상기 리드 셀 동작 명령 및 상기 전압 비활성화 명령 사이에 리드된 데이터를 전송받는 비휘발성 메모리 시스템.
  14. 제 12항에 있어서,
    상기 메모리 컨트롤러는
    프로그램 셀 동작을 2회 이상 연속으로 수행하는 경우, 상기 프로그램 전압 활성화 명령을 전송하고, 상기 프로그램 셀 동작 명령을 연속으로 2회 이상 전송하고, 상기 전압 비활성화 명령을 전송하는 비휘발성 메모리 시스템.
  15. 제 12항에 있어서,
    상기 메모리 컨트롤러는
    리드 셀 동작을 2회 이상 연속으로 수행하는 경우, 상기 리드 전압 활성화 명령을 전송하고, 상기 리드 셀 동작 명령을 연속으로 2회 이상 전송하고, 상기 전압 비활성화 명령을 전송하는 비휘발성 메모리 시스템.
  16. 제 12항에 있어서,
    상기 메모리 컨트롤러는
    이레이즈 셀 동작을 2회 이상 연속으로 수행하는 경우, 상기 이레이즈 전압 활성화 명령을 전송하고, 상기 이레이즈 셀 동작 명령을 연속으로 2회 이상 전송하고, 상기 전압 비활성화 명령을 전송하는 비휘발성 메모리 시스템.
  17. 제 12항에 있어서,
    상기 비휘발성 메모리 장치는
    상기 셀 동작이 수행되는 구간에서 비지 상태를 나타내고, 상기 셀 동작 이외의 구간에서 레디 상태를 나타내는 레디/비지 신호를 생성하여 상기 메모리 컨트롤러로 전송하는 비휘발성 메모리 장치.
  18. 제 17항에 있어서,
    상기 메모리 컨트롤러는
    상기 레디/비지 신호가 상기 비지 상태를 나타내는 구간에서 상기 비휘발성 메모리 장치로 명령을 입력하거나, 상기 비휘발성 메모리 장치로 상기 데이터를 입력하거나, 상기 비휘발성 메모리 장치로부터 상기 데이터를 전송받지 않고,
    상기 레디/비지 신호가 상기 레디 상태를 나타내는 구간에서 상기 비휘발성 메모리로 상기 명령을 입력하거나, 상기 비휘발성 메모리 장치로 상기 데이터를 입력하거나, 상기 비휘발성 메모리 장치로부터 상기 데이터를 전송받는 비휘발성 메모리 시스템.
  19. 프로그램 전압 활성화 명령, 리드 전압 활성화 명령 또는 이레이즈 전압 활성화 명령에 응답하여 각각 프로그램 전압, 리드 전압 또는 이레이즈 전압을 활성화하는 단계;
    프로그램 셀 동작 명령, 리드 셀 동작 명령 또는 이레이즈 셀 동작 명령에 응답하여 각각 상기 프로그램 전압, 상기 리드 전압 또는 상기 이레이즈 전압을 이용하여 셀 동작을 수행하는 단계; 및
    전압 비활성화 명령에 응답하여 활성화된 전압을 비활성화하는 단계
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  20. 제 19항에 있어서,
    프로그램 셀 동작시 상기 프로그램 전압 활성화 명령을 입력받아 상기 프로그램 전압을 활성화하는 단계 및 상기 프로그램 셀 동작 명령에 응답하여 상기 프로그램 전압을 이용하여 상기 셀 동작을 수행하는 단계 사이에 프로그램할 비휘발성 메모리 장치 셀들을 선택하기 위한 어드레스 및 프로그램할 데이터를 입력받는 단계
    를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
  21. 제 19항에 있어서,
    리드 셀 동작시 상기 리드 전압을 이용하여 상기 셀 동작을 수행하는 단계 및 상기 전압 비활성화 명령에 응답하여 활성화된 전압을 비활성화하는 단계 사이에 비휘발성 메모리 장치 셀들에서 리드된 데이터를 비휘발성 메모리 장치 외부로 출력하는 단계
    를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
  22. 제 19항에 있어서,
    프로그램 셀 동작을 2회 이상 연속으로 수행하는 경우 상기 프로그램 셀 동작 명령을 입력받아 상기 프로그램 전압을 이용하여 셀 동작을 수행하는 단계를 연속으로 2회 이상 수행하는 비휘발성 메모리 장치의 동작 방법.
  23. 제 19항에 있어서,
    리드 셀 동작을 2회 이상 연속으로 수행하는 경우 상기 리드 셀 동작 명령을 입력받아 상기 리드 전압을 이용하여 셀 동작을 수행하는 단계를 연속으로 2회 이상 수행하는 비휘발성 메모리 장치의 동작 방법.
  24. 제 19항에 있어서,
    이레이즈 셀 동작을 2회 이상 연속으로 수행하는 경우 상기 이레이즈 셀 동작 명령을 입력받아 상기 이레이즈 전압을 이용하여 셀 동작을 수행하는 단계를 연속으로 2회 이상 수행하는 비휘발성 메모리 장치의 동작 방법.
KR1020150107135A 2015-07-29 2015-07-29 비휘발성 메모리 장치, 비휘발성 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법 KR20170014197A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150107135A KR20170014197A (ko) 2015-07-29 2015-07-29 비휘발성 메모리 장치, 비휘발성 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법
US14/955,731 US9928885B2 (en) 2015-07-29 2015-12-01 Nonvolatile memory device, nonvolatile memory system, and operating method of nonvolatile memory
US15/893,048 US10204664B2 (en) 2015-07-29 2018-02-09 Nonvolatile memory device, nonvolatile memory system, and operating method of nonvolatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150107135A KR20170014197A (ko) 2015-07-29 2015-07-29 비휘발성 메모리 장치, 비휘발성 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법

Publications (1)

Publication Number Publication Date
KR20170014197A true KR20170014197A (ko) 2017-02-08

Family

ID=57883030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150107135A KR20170014197A (ko) 2015-07-29 2015-07-29 비휘발성 메모리 장치, 비휘발성 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법

Country Status (2)

Country Link
US (2) US9928885B2 (ko)
KR (1) KR20170014197A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7159036B2 (ja) * 2018-12-25 2022-10-24 キオクシア株式会社 メモリデバイス

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4217242B2 (ja) * 2003-08-18 2009-01-28 富士通マイクロエレクトロニクス株式会社 不揮発性半導体メモリ
US7626865B2 (en) 2006-06-13 2009-12-01 Micron Technology, Inc. Charge pump operation in a non-volatile memory device
KR100865816B1 (ko) 2007-02-26 2008-10-28 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
KR20120003096A (ko) 2010-07-02 2012-01-10 주식회사 하이닉스반도체 펌핑 전압 생성 회로
US9165661B2 (en) * 2012-02-16 2015-10-20 Cypress Semiconductor Corporation Systems and methods for switching between voltages
US8874828B2 (en) * 2012-05-02 2014-10-28 Apple Inc. Systems and methods for providing early hinting to nonvolatile memory charge pumps

Also Published As

Publication number Publication date
US20180166106A1 (en) 2018-06-14
US20170032824A1 (en) 2017-02-02
US10204664B2 (en) 2019-02-12
US9928885B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
US9418748B2 (en) Semiconductor memory device and method of operating the same
KR101483050B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR102111579B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102152524B1 (ko) 반도체 기억장치, 및 nand형 플래시 메모리의 소거방법
US8854894B2 (en) Semiconductor memory device and program method thereof
US11164643B2 (en) Non-volatile memory device and programming method thereof
US8582368B2 (en) Non-volatile memory device and operating method of the same
JP2009283118A (ja) 不揮発性メモリ装置のプログラム方法
KR20140016712A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9042176B2 (en) Semiconductor memory device, system having the same and program method thereof
US9123440B2 (en) Non-volatile semiconductor memory device and method of improving reliability using soft erasing operations
KR102461747B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20150008671A (ko) 반도체 장치
KR20080010032A (ko) 하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법
KR20170014197A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법
KR20170056254A (ko) 비휘발성 메모리 장치
JP2010218623A (ja) 不揮発性半導体記憶装置
KR20170062148A (ko) 비휘발성 메모리 장치, 반도체 장치 및 반도체 장치의 동작 방법
US20240177775A1 (en) Memory device and method of operating the memory device
US8811083B2 (en) Semiconductor memory device and method of operating the same
US20240120008A1 (en) Nonvolatile memory device including selection transistors and operating method thereof
US9159386B2 (en) Semiconductor devices and reduction of operation times
KR20240085557A (ko) 비휘발성 메모리 장치에서 데이터를 리드하기 위한 장치 및 방법
CN115881199A (zh) 存储器件及其编程方法
KR20230168754A (ko) 프로그램 동작 제어 기능을 갖는 반도체 장치