KR20170005005A - 어드밴스드 금속 패터닝을 갖는 고밀도 정적 랜덤 액세스 메모리 어레이 - Google Patents
어드밴스드 금속 패터닝을 갖는 고밀도 정적 랜덤 액세스 메모리 어레이 Download PDFInfo
- Publication number
- KR20170005005A KR20170005005A KR1020167031716A KR20167031716A KR20170005005A KR 20170005005 A KR20170005005 A KR 20170005005A KR 1020167031716 A KR1020167031716 A KR 1020167031716A KR 20167031716 A KR20167031716 A KR 20167031716A KR 20170005005 A KR20170005005 A KR 20170005005A
- Authority
- KR
- South Korea
- Prior art keywords
- islands
- metal
- metal lines
- random access
- access memory
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 113
- 230000003068 static effect Effects 0.000 title claims abstract description 25
- 238000000059 patterning Methods 0.000 title abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000004891 communication Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000003491 array Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241001247437 Cerbera odollam Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H01L27/1104—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
Abstract
어드밴스드 금속 패터닝을 갖는 고밀도 SRAM(static random access memory) 어레이에 관한 방법들 및 장치가 제공된다. 일 예에서, SRAM을 제조하기 위한 방법이 제공된다. 방법은, SADP(self-aligning double patterning) 기술을 이용하여, 제 1 층에서 제 1 방향으로 배향되는 복수의 실질적으로 평행한 제 1 금속 라인들을 형성하는 단계를 포함한다. 방법은 또한, 실질적으로 평행한 제 1 금속 라인들을 제 1 방향으로 정렬되는 제 1 개별 면들 및 제 2 방향으로 정렬되는 제 2 개별 면들을 갖는 복수의 아일랜드들로 분리시키기 위해서, 컷트 마스크를 이용하여, 제 1 방향에 실질적으로 수직하는 제 2 방향으로, 실질적으로 평행한 제 1 금속 라인들을 에칭하는 단계를 포함한다. 방법은 또한, 제 2 층에서, 제 1 방향으로 배향된 복수의 제 2 금속 라인들을 형성하는 단계를 포함한다.
Description
[0001]
본 개시내용은 전반적으로 전자공학에 관한 것이며, 배타적이지는 않지만, 보다 구체적으로는 어드밴스드 금속 패터닝을 갖는 고밀도 정적 랜덤 액세스 메모리 어레이에 관한 방법들 및 장치에 관한 것이다.
[0002]
RAM(Random Access Memory)은 현대 디지털 아키텍처들의 유비쿼터스 컴포넌트이다. RAM은 독립형 디바이스일 수 있거나 또는 RAM을 사용하는 디바이스들, 이를테면, 마이크로프로세서, 마이크로제어기, ASIC(application specific integrated circuit), SoC(system-on-chip), 및 다른 유사한 디바이스들에 통합될 수 있다. RAM은 휘발성이거나 또는 비-휘발성일 수 있다. 휘발성 RAM은, 전력이 제거될 경우 그의 저장 정보를 잃는다. 비-휘발성 RAM은 전력이 제거될 경우에도 메모리 콘텐츠들을 유지할 수 있다. 휘발성 RAM의 일 타입은, 일반적으로 쌍안정 래칭 회로를 메모리 비트 셀로서 사용하는 SRAM(Static Random Access Memory)이다.
[0003]
현대 시장 영향력은 SRAM 설계 및 생산에 영향을 주며, 따라서, 새로운 SRAM 설계들의 물리적 크기를 감소시킬 것이 요구된다. CMOS 기술을 이용하여 14nm의 피처 사이즈(feature size)로 그리고 그 미만으로 (무어의 법칙에 따라) SRAM 회로들의 밀도의 더블링을 지속시키기 위해서, SRAM 레이아웃은 더 높은 밀도, 더 높은 수율, 및 더 낮은 생산 비용들을 허용하도록 최적화될 필요가 있다. 연구원들은, 비트-셀 및 메모리 어레이 레벨 둘 모두에서 경제적인 SRAM 레이아웃 최적화 제시에 직면했다.
[0004]
종래의 6T(six-transistor) SRAM 설계들, 이를테면, 제 1 금속 층에 WL(word line)을 그리고 제 2 금속 층에 BL(bit line)을 갖는 도 1의 6T SRAM 설계(100)는, 스태거링되고(staggered) 오정렬된 금속 아일랜드들을 갖는다. 회로 피처 사이즈가 22nm인 경우, 도 1에 도시된 구조들은 리소그래피-에칭-리소그래피-에칭(lithography-etch-lithography-etch)(LELE로도 알려짐)으로 알려진 제조 기술을 이용하여 별도로 그리고 개별적으로 제조되어야 한다. 그러나, 피처 사이즈를 22 나노미터보다 더 작게 축소시키기 위해서, 스태거링되고 오정렬된 금속 아일랜드들을 별개로 그리고 개별적으로 제조하기 위해서는 마스크 총수가 증가된 트리플 패터닝(즉, LELELE)이 요구된다. 마스크들의 수의 증가는 제조 비용을 증가시키고, 제조 속도를 감소시키고, 마스크 총수를 증가시키고, 제조 수율을 감소시킨다.
[0005]
그에 따라, 본원에 제공되는 개선된 방법들 및 장치를 포함하여, 종래의 방법들 및 장치들을 개선하는 방법들 및 장치에 대한 장기간 숙원되었던 산업상의 요구가 존재한다.
[0006]
본 요약은 본 교시들의 일부 양상들의 기본적인 이해를 제공한다. 본 요약은 상세하게 총망라하는 것이 아니며, 모든 중요한 특징들을 식별하려고 의도하지도, 청구항들의 범위를 제한하려고 의도하지도 않는다.
[0007]
SRAM(static random access memory)을 제조하기 위한 예시적인 방법들 및 장치가 개시된다. 예시적인 방법은, 자기-정렬 더블 패터닝 기술을 이용하여, 제 1 층에서 제 1 방향으로 배향되는 복수의 실질적으로 평행한 제 1 금속 라인들을 형성하는 단계를 포함한다. 방법은 또한, 실질적으로 평행한 제 1 금속 라인들을 제 1 방향으로 실질적으로 정렬되는 제 1 개별 면들(respective sides) 및 제 2 방향으로 실질적으로 정렬되는 제 2 개별 면들을 갖는 복수의 아일랜드들로 분리시키기 위해서, 컷트 마스크를 이용하여, 제 1 방향에 실질적으로 수직하는 제 2 방향으로, 실질적으로 평행한 제 1 금속 라인들을 에칭하는 단계를 포함한다. 복수의 아일랜드들 중의 아일랜드는 비트 라인, 포지티브 전력 전도체, 및 네거티브 전력 전도체 중 하나로서 구성될 수 있다. 방법은 또한, 제 2 층에서, 제 1 방향으로 배향되는 복수의 제 2 금속 라인들을 형성하는 단계뿐만 아니라 복수의 제 2 금속 라인들 중의 제 2 금속 라인에 결합되는 게이트 및 복수의 아일랜드들 중의 아일랜드에 결합되는 드레인을 포함하는 실리콘-게르마늄 p-형 금속-산화물-실리콘(PMOS) 패스게이트 트랜지스터를 형성하는 단계를 포함한다. 복수의 제 2 금속 라인들 중의 제 2 금속 라인은 워드 라인으로 구성될 수 있다. SRAM은 모바일 디바이스, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말기, 고정 위치 데이터 유닛, 및 컴퓨터 중 적어도 하나에 통합될 수 있다.
[0008]
추가의 예로, 리소그래피 디바이스로 하여금 상기 언급된 방법의 적어도 일부를 실행하게 하도록 구성되는 리소그래피 디바이스-실행가능 명령들이 저장되어 있는 비일시적 컴퓨터 판독가능 매체가 제공된다.
[0009]
다른 예로, 장치가 제공된다. 장치는, 기판 상에 형성되는 복수의 금속 아일랜드들을 포함하는 SRAM을 포함하며, 복수의 금속 아일랜드들은, 모든 각각의 제 3 아일랜드를 제외하고 제 1 방향으로 실질적으로 정렬되는 제 1 개별 면들 및 제 2 방향으로 실질적으로 정렬되는 제 2 개별 면들을 갖는다. SRAM은 또한 제 2 층에서 제 1 방향으로 배향되는 복수의 금속 라인들뿐만 아니라 복수의 제 2 금속 라인들 중의 금속 라인에 결합되는 게이트 및 복수의 금속 아일랜드들 중의 아일랜드에 결합되는 드레인을 포함하는 실리콘-게르마늄 PMOS 패스게이트 트랜지스터를 포함한다. 장치의 적어도 일부는 반도체 다이 상에 통합될 수 있다. 장치는, SRAM이 통합되는, 모바일 디바이스 및 기지국 중 적어도 하나를 포함할 수 있다. 장치는 또한, SRAM이 구성 부품인, 모바일 디바이스, 기지국, 단말, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말기, 고정 위치 데이터 유닛, 및 컴퓨터 중 적어도 하나를 포함할 수 있다.
[0010]
SRAM을 제조하기 위한 예시적인 방법이 또한 개시된다. 방법은, 자기-정렬 더블 패터닝 기술을 이용하여, 제 1 층에서 제 1 방향으로 배향되는 복수의 실질적으로 평행한 제 1 금속 라인들을 형성하기 위한 단계뿐만 아니라, 실질적으로 평행한 제 1 금속 라인들을 제 1 방향으로 실질적으로 정렬되는 제 1 개별 면들 및 제 2 방향으로 실질적으로 정렬되는 제 2 개별 면들을 갖는 복수의 아일랜드들로 분리시키기 위해서, 컷트 마스크를 이용하여, 제 1 방향에 실질적으로 수직하는 제 2 방향으로, 실질적으로 평행한 제 1 금속 라인들을 에칭하기 위한 단계를 포함한다. 복수의 아일랜드들 중의 아일랜드는 비트 라인, 포지티브 전력 전도체, 및 네거티브 전력 전도체 중 하나로서 구성될 수 있다. 방법은 또한, 제 2 층에서, 제 1 방향으로 배향된 복수의 제 2 금속 라인들을 형성하는 단계뿐만 아니라, 복수의 제 2 금속 라인들 중의 제 2 금속 라인에 결합되는 게이트 및 복수의 아일랜드들 중의 아일랜드에 결합되는 드레인을 포함하는 실리콘-게르마늄 PMOS 패스게이트 트랜지스터를 형성하기 위한 단계를 포함한다. 복수의 제 2 금속 라인들 중의 제 2 금속 라인은 워드 라인으로서 구성될 수 있다. 방법은 또한, SRAM을 모바일 디바이스, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말기, 고정 위치 데이터 유닛, 및 컴퓨터 중 적어도 하나에 통합시키기 위한 단계를 포함할 수 있다.
[0011]
6-트랜지스터 정적 판독 전용 메모리 비트 셀을 판독하기 위한 방법이 또한 개시된다. 방법은 비트 라인을 사전 방전시키고 워드 라인을 로직 로우로 유지하여 고-채널 모빌리티 실리콘-게르마늄 PMOS 패스게이트 트랜지스터를 턴온시킴에 따라, 판독 전류로 하여금 비트 라인으로부터 (4-트랜지스터 쌍안정 래칭 회로의) 패스게이트 트랜지스터 및 PMOS 풀-업 트랜지스터를 통과하여 전원으로 흐르게 하는 단계를 포함한다.
[0012]
상기 설명은, 상세한 설명 및 도면들이 더 양호하게 이해될 수 있도록, 본 교시들의 특징들 및 기술적 이점들 중 일부를 광범위하게 약술하였다. 추가적인 특징들 및 이점들이 또한 상세한 설명에서 설명된다. 개념 및 개시된 실시예들은, 본 교시들의 동일한 목적들을 수행하기 위해 다른 구조들을 변경하거나 또는 설계하기 위한 기초로서 용이하게 이용될 수 있다. 이러한 동등한 구성들은 청구항들에 제시되는 교시들의 기술로부터 벗어나지 않는다. 교시들의 특징인 신규한 특징들은, 추가의 목적들 및 이점들과 함께, 상세한 설명 및 첨부된 도면들로부터 더 잘 이해된다. 도면들 각각은 오직 예시 및 설명의 목적으로만 제공되며, 본 교시들을 제한하지 않는다.
[0013]
첨부된 도면들은 본 교시들의 예들을 설명하기 위해 제시되며 제한되지 않는다.
[0014] 도 1은 예시적인 종래의 6-트랜지스터 정적 랜덤 액세스 메모리 설계를 도시한다.
[0015] 도 2는 예시적인 고성능 비트 셀의 개략도를 도시한다.
[0016] 도 3은 어드밴스드 금속 패터닝을 갖는 고밀도 정적 랜덤 액세스 메모리 비트 셀을 제조하기 위한 예시적인 방법을 도시한다.
[0017] 도 4는 금속 1 층 워드 라인의 제조에 관한 예시적인 상세를 도시한다.
[0018] 도 5는 또한 어드밴스드 금속 패터닝을 갖는 고밀도 정적 랜덤 액세스 메모리 비트 셀을 제조하기 위한 예시적인 방법을 도시한다.
[0019] 도 6은 예시적인 통신 시스템을 도시한다.
[0020] 도 7은 예시적인 액세스 포인트를 도시한다.
[0021] 도 8은 예시적 무선 디바이스의 기능 블록도를 도시한다.
[0022] 관례에 따르면, 도면들에 의해 도시되는 피처는 실척대로 도시되지 않을 수 있다. 그에 따라, 도시된 피처들의 치수들은 명료성을 위해서 임의로 확장되거나 또는 감소될 수 있다. 관례에 따르면, 도면들 중 일부는 명료함을 위해 단순화된다. 따라서, 도면들은 특정 장치 또는 방법의 모든 컴포넌트들을 도시하지 않을 수 있다. 추가로, 동일한 도면 부호들은 명세서 및 도면들 전반에 걸쳐서 동일한 피처들을 표기한다.
[0014] 도 1은 예시적인 종래의 6-트랜지스터 정적 랜덤 액세스 메모리 설계를 도시한다.
[0015] 도 2는 예시적인 고성능 비트 셀의 개략도를 도시한다.
[0016] 도 3은 어드밴스드 금속 패터닝을 갖는 고밀도 정적 랜덤 액세스 메모리 비트 셀을 제조하기 위한 예시적인 방법을 도시한다.
[0017] 도 4는 금속 1 층 워드 라인의 제조에 관한 예시적인 상세를 도시한다.
[0018] 도 5는 또한 어드밴스드 금속 패터닝을 갖는 고밀도 정적 랜덤 액세스 메모리 비트 셀을 제조하기 위한 예시적인 방법을 도시한다.
[0019] 도 6은 예시적인 통신 시스템을 도시한다.
[0020] 도 7은 예시적인 액세스 포인트를 도시한다.
[0021] 도 8은 예시적 무선 디바이스의 기능 블록도를 도시한다.
[0022] 관례에 따르면, 도면들에 의해 도시되는 피처는 실척대로 도시되지 않을 수 있다. 그에 따라, 도시된 피처들의 치수들은 명료성을 위해서 임의로 확장되거나 또는 감소될 수 있다. 관례에 따르면, 도면들 중 일부는 명료함을 위해 단순화된다. 따라서, 도면들은 특정 장치 또는 방법의 모든 컴포넌트들을 도시하지 않을 수 있다. 추가로, 동일한 도면 부호들은 명세서 및 도면들 전반에 걸쳐서 동일한 피처들을 표기한다.
도입
[0023]
어드밴스드 금속 패터닝을 갖는 고밀도 SRAM(static random access memory) 어레이에 관한 방법들 및 장치가 제공된다. 예컨대, 더 양호한 프로세스 마진, 비용 감소 및 메모리 주변 설계 솔루션들의 단순화를 가능하게 하기 위해서 수직 제 1 금속 층과 단일 수평 제 1 금속 층 컷을 포함하는 새로운 SRAM 어레이 레이아웃이 제공된다. 제안된 SRAM 설계는 1-방향(수직) 대칭 제 1 금속 층 패터닝을 가능하게 하여, 유효 마스크들의 수를 감소시킨다.
[0024]
일 예에서, SRAM을 제조하기 위한 방법이 제공된다. 방법은, SADP(self-aligning double patterning) 기술을 이용하여, 제 1 층에서 제 1 방향으로 배향되는 복수의 실질적으로 평행한 제 1 금속 라인들을 형성하는 단계를 포함한다. 방법은 또한, 실질적으로 평행한 제 1 금속 라인들을 제 1 방향으로 정렬되는 제 1 개별 면들 및 제 2 방향으로 정렬되는 제 2 개별 면들을 갖는 복수의 아일랜드들로 분리시키기 위해서, 컷트 마스크를 이용하여, 제 1 방향에 실질적으로 수직하는 제 2 방향으로, 실질적으로 평행한 제 1 금속 라인들을 에칭하는 단계를 포함한다. 방법은 또한, 제 2 층에서, 제 1 방향으로 배향된 복수의 제 2 금속 라인들을 형성하는 단계를 포함한다. 복수의 아일랜드들 중의 아일랜드는 비트 라인, 포지티브 전력 전도체, 및 네거티브 전력 전도체 중 하나로서 구성될 수 있다. 복수의 제 2 금속 라인들 중의 제 2 금속 라인은 WL(word line)로 구성될 수 있다. WL 및 복수의 아일랜드들은 제 1 금속 층에 있지만, 특정 세트의 순서들로 순차적으로 패터닝될 수 있다.
[0025]
본원에 개시된 예시적인 장치들 및 방법들은 장기간 숙원된 산업상의 요구뿐만 아니라 다른 사전 미확인 요구들을 유익하게 다루며, 종래의 방법들 및 장치의 단점들을 완화시킨다. 예컨대, 본원에 개시된 장치들 및 방법들에 의해 제공되는 이점들은 종래 기술들 보다 제조 비용들, 제조 속도, 마스크 총수, 회로 밀도, 및 제조 수율의 개선들을 포함한다. 제공된 장치는 또한 크기조정이 가능하다.
[0026]
예시적인 실시예는 본 출원의 텍스트와 도면들에 개시된다. 대안적인 실시예들이 본 발명의 범위를 벗어나지 않고 창안될 수 있다. 추가적으로, 현재의 교시들의 종래의 엘리먼트들은, 현재 교시들의 양상들을 모호하게 하는 것을 방지하기 위해서, 상세하게 설명되지 않을 수 있거나, 또는 생략될 수 있다.
[0027]
본원에 사용되는 바와 같이, "예시적인"이라는 용어는 "예, 예시 또는 예증으로서 제공되는"을 의미한다. "예시적인"으로서 기술된 임의의 실시예는, 반드시 다른 실시예들에 비해 바람직하거나 유리한 것으로 해석되는 것은 아니다. 마찬가지로, 용어 "본 발명의 실시예들"은, 본 발명의 모든 실시예들이 설명되는 특징, 이점 또는 동작 모드를 포함할 것을 요구하지 않는다. 본 명세서에서 "일 예로", "예", "일 특징으로", 및/또는 "특징"이라는 용어의 사용은 반드시 동일한 특징 및/또는 예를 지칭하지 않는다. 더욱이, 특정 특징 및/또는 구조는, 하나 또는 그 초과의 다른 특징들 및/또는 구조들과 결합될 수 있다. 또한, 본원에 설명된 장치의 적어도 일 부분은 본원에 설명된 방법의 적어도 일 부분을 수행하도록 구성될 수 있다.
[0028]
"연결된"이라는 용어, "결합된"이라는 용어 또는 이들의 임의의 변형은, 엘리먼트들 사이의, 직접적인 또는 간접적인, 임의의 연결 또는 결합을 의미하고, 중간 엘리먼트를 통해 서로 "연결된" 또는 "결합된" 2개의 엘리먼트들 사이에 중간 엘리먼트들의 존재를 포함할 수 있다는 것을 주목해야 한다. 엘리먼트들 사이의 결합 및/또는 연결은 물리적, 논리적 또는 이들의 결합일 수 있다. 본원에서 사용된 바와 같이, 엘리먼트들은, 예컨대, 하나 또는 그 초과의 와이어들, 케이블들, 및/또는 인쇄식 전기 연결부들을 이용하는 것에 의해서 뿐만 아니라 전자기 에너지를 이용함으로써 함께 "연결되거나" 또는 "결합될" 수 있다. 전자기 에너지는 라디오 주파수 영역, 마이크로파 영역 및/또는 광학(가시적 및 비가시적 둘 모두) 영역의 파장들을 가질 수 있다. 이들은 여러 개의 비제한적이고 총망라하는 것이 아닌 예들이다.
[0029]
"신호"라는 용어는 데이터 신호, 오디오 신호, 비디오 신호, 멀티미디어 신호, 아날로그 신호, 및/또는 디지털 신호와 같은 임의의 신호를 포함할 수 있다는 것을 이해해야 한다. 정보 및 신호들은 다양한 상이한 기술들 및 테크닉들 중 임의의 것을 이용하여 표현될 수 있다. 예컨대, 본 설명에서 설명되는 데이터, 명령, 프로세스 단계, 커맨드, 정보, 신호, 비트 및/또는 심볼은 전압, 전류, 전자기파, 자기장 및/또는 자기 입자, 광학장 및/또는 광학 입자, 및 이들의 임의의 조합으로 표현될 수 있다.
[0030]
"제 1", "제 2" 등과 같은 지정을 이용하는 엘리먼트에 대한 본원에서의 어떠한 언급도 그러한 엘리먼트들의 수량 및/또는 순서를 제한하지 않는다. 오히려, 이러한 지정들은 2개 또는 그 초과의 엘리먼트들 및/또는 엘리먼트의 인스턴스들 간을 구별하는 편리한 방법으로서 사용된다. 따라서, 제 1 및 제 2 엘리먼트들에 대한 참조는 오직 2개의 엘리먼트들만이 사용될 수 있거나 제 1 엘리먼트가 반드시 제 2 엘리먼트를 선행해야 하는 것을 의미하지 않는다. 또한, 달리 언급되지 않으면, 엘리먼트들의 세트는 하나 또는 그 초과의 엘리먼트들을 포함할 수 있다. 또한, 상세한 설명 또는 청구항들에서 사용되는 "A, B 또는 C 중 적어도 하나" 라는 형태의 용어는 "A 또는 B 또는 C 또는 이러한 엘리먼트들의 임의의 조합"으로서 해석될 수 있다.
[0031]
본 명세서에 이용된 용어는 특정 실시예들만을 설명하기 위한 것이며 제한하려고 의도되지 않는다. 본원에 사용되는 바와 같이, 단수 표현들은 문맥상 명백하게 다르게 나타내어지지 않는 한, 마찬가지로 복수형들도 포함하는 것으로 의도된다. 추가로, 용어들 "포함하다(comprises)", "포함하는(comprising)", "포함한다(includes)" 및 "포함하는(including)"은 본 명세서에 이용될 때, 서술된 특징들, 정수들, 단계들, 동작들, 엘리먼트들 및/또는 컴포넌트들의 존재를 특정하지만, 하나 또는 그 초과의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 그들의 그룹들의 존재 및/또는 추가를 배제하지는 않는다.
[0032]
제공되는 장치들은 메모리를 구비하는 전자 디바이스, 이를테면, 이로 제한되는 것은 아니지만, 모바일 디바이스, 모바일 전화, 무선 디바이스, PDA(personal data assistant), 핸드 헬드 컴퓨터, 포터블 컴퓨터, GPS 수신기, 내비게이션 디바이스, 카메라, 오디오 플레이어, 캠코더, 게임 콘솔, 손목시계, 클락, 계산기, 텔레비전, 플랫 패널 디스플레이, 컴퓨터 모니터, 오디오 디스플레이(예컨대, 주행기록계 디스플레이 등), 조종석 제어, 조종석 디스플레이, 카메라에 결합된 디스플레이(예컨대, 차량 내 후방 및/또는 측방 시야 카메라), 전자 포토그래프 프레임, 전자 빌보드, 전자식 표지판, 및 프로젝터 중 적어도 하나의 일부일 수 있거나 그리고/또는 이에 결합될 수 있다.
[0033]
용어 "모바일 디바이스"는, 모바일 전화, 모바일 통신 디바이스, 페이저, 개인 휴대 정보 단말기, 개인 정보 관리기, 모바일 핸드 헬드 컴퓨터, 포터블 컴퓨터, 무선 디바이스, 무선 모뎀, 및/또는 개인이 통상적으로 휴대하고 통신 능력들(예컨대, 무선, 셀룰러, 적외선, 근거리 라디오 등)을 지닌 다른 타입들의 휴대용 전자 디바이스들을 기술할 수 있으며, 이것으로 제한되지 않는다. 추가로, 용어들 "UE(user equipment)", "모바일 단말", "모바일 디바이스" 및 "무선 디바이스"는 상호변경가능할 수 있다.
약어들
[0034]
빈번하게 사용되는 약어들 및 두문자들의 다음 리스트는 현재 개시내용을 이해하는 데 도움을 주도록 제공되며, 제한하는 것으로서 제공되지 않는다.
6T SRAM - 6-트랜지스터 정적 랜덤 액세스 메모리(six-transistor static random access memory)
BL - 비트 라인(bit line)
BLb - 비트 라인 컴플리먼트(bit line compliment)
CUT - (예컨대, 어블레이팅(ablating), 에칭 등에 의한) 이전에 증착된 재료의 제거
Ge - 게르마늄(germanium)
LE - 리소그래피 다음 에칭
LELE - 리소그래피 다음 에칭 다음 제 2 리소그래피 다음 제 2 에칭
LELELE - 리소그래피 다음 에칭 다음 제 2 리소그래피 다음 제 2 에칭 다음 제 3 리소그래피 다음 제 3 에칭.
M0, M1 - 금속 층 번호 0, 금속 층 번호 1 등.
MD1 - 금속 층 1 아래의 라인 금속 층 스택들 중 가운데 2개 중 제 1 층
MD2 - 금속 층 1 아래의 라인 금속 층 스택들 중 가운데 2개 중 제 2 층
MP - 폴리-실리콘 게이트를 위한 라인 금속 컨택트의 가운데
NMOS - n형 금속 산화물 반도체(n-type metal-oxide-semiconductor)
PD - 풀 다운(pull down)
PG - 패스게이트(passgate)
PMOS - p형 금속 산화물 반도체(p-type metal-oxide-semiconductor)
PO - 폴리실리콘(Polysilicon)
PU - 풀-업(pull-up)
ADP - 자기-정렬 더블 패터닝(self-aligned double patterning)
Si - 실리콘(silicon)
SL - 소스 라인(source line)
SRAM - 정적 랜덤 액세스 메모리(static random access memory)
UE - 사용자 장비(user equipment)
V0, V1 - 수직 상호접속부 액세스 (즉, 비아) 층 번호
WL - 워드 라인(word line)
도면들의 설명
[0035]
도 2는 어드밴스드 금속 패터닝을 갖는 고밀도 SRAM(static random access memory) 어레이의 예인 예시적인 고성능 비트 셀(200)의 개략도를 도시한다. 비트 셀(200)은 쌍안정 래칭 회로(215)의 각각의 입력들(210A-210B)에 결합된 PG(passgate)들(205A-205B)로서 구성되는 2개의 PMOS(p-type metal-oxide-semiconductor) 트랜지스터들을 포함한다. 패스게이트들(205A-205B)로서 구성되는 2개의 PMOS 트랜지스터들은 실리콘보다 더 높은 채널 모빌리티를 갖는 재료, 이를테면, SiGe(silicon germanium)로 제조될 수 있다. 쌍안정 래칭 회로(215)는 각각의 PD(pull-down) NMOS(n-type metal-oxide-semiconductor) 트랜지스터들(225A-225B)과 직렬로 결합된 PU(pull-up) PMOS 트랜지스터들(220A-220B)로 이루어진 한 쌍의 CMOS(complementary metal-oxide-semiconductor) 인버터들을 포함한다. 도 2에 도시된 바와 같이, PMOS 트랜지스터들(220A-220B)의 게이트들 및 출력부들은 각각의 NMOS 트랜지스터들(225A-225B)과 교차결합된다.
[0036]
동작 시, 전력이 인가되어, 비트가 고성능 비트 셀(200)에 기록될 수 있고, 고성능 비트 셀(200)이 비트를 보유할 수 있고, 비트가 고성능 비트 셀(200)로부터 판독될 수 있다. 전력이 고성능 비트 셀(200)로부터 제거될 경우, 고성능 비트 셀(200)은 더 이상 비트를 보유하지 않는다. 패스게이트들(205A-205B)은, 쌍안정 래칭 회로(215)에 의한 비트의 기록, 보유 및 판독을 제어하기 위해 비트 라인들(BL, BLb)과 쌍안정 래칭 회로(215) 간의 액세스를 제어한다.
[0037]
도 2는 또한 예시적인 고성능 비트 셀(200)의 저-전력 판독 동작을 수행하는 것을 도시한다. 비트 라인들은 실질적으로 0 볼트로 미리 방전된다. WL(word line)은 패스게이트들(205A-205B)을 턴온시키기 위해 로우로 유지되고 비트 라인들과 쌍안정 래칭 회로(215) 사이에서 전류 흐름(즉, 액세스)을 가능하게 한다. 그 결과, 셀 판독 전류는 비트 라인들 중 하나, 패스게이트들(205A-205B) 중 하나, 및 PU PMOS 트랜지스터들(220A-220B) 중 하나를 통해 VDD로 흐른다(셀 판독 전류가 흐르는 PU PMOS 트랜지스터는 쌍안정 래칭 회로(215)의 상태에 의존한다). 이는, 비트 라인들 중 하나의 전압을 실질적으로 VDD까지 풀업(pulls-up)하는 한편 다른 비트 라인은 실질적으로 접지 전위로 둔다. 비트 라인들에 결합된 감지 증폭기는, 어느 비트 라인이 풀업되었는지를 결정하기 위해서 사용될 수 있다 - 따라서, 고성능 비트 셀(200)이 로직 "0"을 저장했는지 아니면 로직 "1"을 저장했는지를 식별한다.
[0038]
도 3은 어드밴스드 금속 패터닝을 갖는 고밀도 SRAM 비트 셀, 이를테면, 예시적인 고성능 비트 셀(200)을 제조하기 위한 예시적인 방법(300)을 도시한다. 도시된 비트 셀들은 어드밴스드 금속 패터닝을 갖는 고밀도 SRAM 비트 셀들의 어레이를 형성하도록 결합될 수 있다.
[0039]
단계(305)에서, 폴리실리콘 게이트(PO) 구조(예컨대, PG(205A-205B))가 LELE(lithography-etch-lithography-etch) 또는 SADP(Self-Aligning Double Patterning) 기술들을 이용하여 형성되고 이후 컷팅된다.
[0040]
SADP 기술들은 리소그래피 장치의 임계 치수보다 작은 (예컨대, 약 2배 작은) 임계 치수의 피처 사이즈를 갖는 구조들을 형성하기 위해 사용될 수 있다. SADP 기술들은 재료의 평행선들을 제조하는 데에 특히 유용하다.
[0041]
일 예로, SADP 기술은 리소그래피 장치의 표준 임계 치수보다 2 배 더 작은 피처 사이즈를 갖는 스페이서 마스크를 형성하는 단계를 포함한다. 먼저, 구조들을 형성할 폴리실리콘 재료의 층이 기판 상에 증착된다. 그런 다음, 스페이서 마스크가 이 재료층 상에 형성된다.
[0042]
스페이서 마스크는, 리소그래피 장치의 표준 임계 치수로, 탬플릿 마스크에 의한 희생 재료의 제 1 포토리소그래피 증착 이후, 리소그래피 장치의 임계 치수로 리소그래피 마스크를 관통하는 제 1 에칭을 이용하여 형성된다. 그런 다음, 스페이서 마스크를 형성하기 위해 제 2 재료의 제 2 포토리소그래피 증착이 수행된 후, 제 2 재료를 특정 깊이까지 제거하기 위한 제 2 에칭이 수행된다. 제 3 에칭이 이어져 희생 재료를 제거하는데, 이는 제 2 에칭 시 제거되지 않은 제 2 재료로 형성된 스페이서 마스크를 남겨둔다. 사전 증착된 폴리실리콘 재료의, 스페이서 마스크를 관통하는 제 4 에칭은, 리소그래피 장치의 표준 임계 치수보다 작은 임계 치수의 피처 사이즈를 갖는 구조들을 형성한다. 따라서, 스페이서 마스크의 각각의 라인은 2개의 라인들을 생성한다. 스페이서 마스크는 이후 제거될 수 있다.
[0043]
단계(310)에서, MD1 및 MP 구조들은 각각 LELE 기술들을 이용하여 형성된다.
[0044]
단계 315에서, 비아 레벨 0(V0) 구조들이, LELE 또는 LELELE(lithography-etch-lithography-etch-lithography-etch) 기술을 이용하여 형성된다. 추가로, 금속 레벨 1(M1) 구조들은 LE 기술을 이용하여 하나의 방향으로 (맨 좌측, 가운데 및 맨 우측 수직 라인들로서 도시되는) 제 1 금속 라인들을 형성함으로써 형성되며, 이후, 금속 라인들이 컷트 마스크를 이용하여 실질적으로 동일한 간격들로 (예컨대, 연속으로) 컷트된다. 따라서, 제 1 금속 라인들은 제 1 금속 라인들의 방향에 실질적으로 수직한 방향으로 컷팅되어, 실질적으로 평행한 제 1 금속 라인들이 제 1 금속 라인들의 방향으로 실질적으로 정렬되는 제 1 개별 면들 및 제 1 금속 라인들에 실질적으로 수직하게 정렬되는 제 2 개별 면들을 갖는 복수의 아일랜드들로 분리된다. 이는, 복수의 아일랜드 내의 아일랜드들이 스태거링되지 않고 정렬되게 한다. 컷팅 후, WL(word line)들로서 구성되는 2개의 금속 라인들이 제 1 금속 라인들과 평행하게 형성된다. 추가적인 상세들에 대해 도 4를 참고한다.
[0045]
단계(320)에서, 비아 레벨 0(V1) 구조들이 LELE 기술을 이용하여 형성된다. 추가로, LELE 또는 SADP 기술들을 이용하여 하나의 방향으로 제 2 금속 라인들을 형성함으로써 금속 레벨 2(M2) 구조들이 형성된다. 제 2 금속 라인들은 VSS 및 BL 라인들로서 구성된다.
[0046]
도 4는 예시적인 방법(300)의 금속 1 층(M1) WL(word line)의 제조에 관한 예시적인 상세(400)를 도시한다. 구체적으로, 예에서, WL 폭이 실질적으로 40nm인 경우, 단계(315)의 컷팅 기술 동안 형성되는 VDD, BL 및/또는 VSS 아일랜드는 2760nm^2(40nm×69nm=2760nm^2) 정도일 수 있다. 따라서, 최소 허용 랜딩 패드 면적보다 더 큰 면적이 이 설계를 이용하여 제공될 수 있다. 또한, 최소 허용 랜딩 패드 면적이 또한 이 설계에 제공될 수 있다.
[0047]
도 5는 또한 어드밴스드 금속 패터닝을 갖는 고밀도 SRAM 비트 셀, 이를테면, 예시적인 고성능 비트 셀(200)을 제조하기 위한 예시적인 방법(500)을 도시한다. 도시된 비트 셀들은 어드밴스드 금속 패터닝을 갖는 고밀도 정적 랜덤 액세스 메모리 비트 셀들의 어레이를 형성하도록 결합될 수 있다.
[0048]
단계(505)에서, PO의 구조는 LELE 또는 SADP 기술들을 이용하여 형성되고, 이후 컷팅된다.
[0049]
단계(510)에서, MD1 및 MP 구조들은 각각 LELE 기술들을 이용하여 형성된다.
[0050]
단계(515)에서, 비아 레벨 0(V0) 구조들이 LELELE 기술을 이용하여 형성된다. 추가로, 금속 레벨 1(M1) 구조들은 LE 기술을 이용하여 하나의 방향으로 (맨 좌측, 가운데 및 맨 우측 수직 라인들로서 도시되는) 제 1 금속 라인들을 형성함으로써 형성되며, 이후, 금속 라인들은 컷팅 마스크를 이용하여 실질적으로 동일한 간격들로 컷팅된다. 단계(515)에서, 컷팅은, (예컨대, 제 3 아일랜드 마다) VSS로서 구성되는 아일랜드를 제외하고, 계속될 수 있다. VSS 라인을 2개의 별개의 아일랜드들로 분리하지 않는 것은, (예컨대, 단계(320)에서 도시된 바와 같이) 2개의 인접 VSS 라인들이 하나의 VSS 라인으로 결합될 수 있게 한다. 이 결합은 비트 라인 캐패시턴스를 감소시키며, 이는 비트 셀 전기 성능을 개선시킨다. 추가로, 제 1 금속 라인들이 제 1 금속 라인들의 방향에 실질적으로 수직한 방향으로 컷팅되어, 실질적으로 평행한 제 1 금속 라인들이 (VSS로서 구성되는 아일랜드를 제외하고) 제 1 금속 라인들의 방향으로 실질적으로 정렬되는 제 1 개별 면들 및 제 1 금속 라인들에 실질적으로 수직하게 정렬되는 제 2 개별 면들을 갖는 복수의 아일랜드들로 분리된다. 이는, 아일랜드들이 스태거링되는 대신, 정렬되게 한다. 컷팅 후, WL(word line)들로서 구성되는 2개의 금속 라인들이 제 1 금속 라인들과 평행하게 형성된다.
[0051]
단계(520)에서, (흑색 박스들로 도시되는) 비아 레벨 0(V1) 구조들이 LELE 기술을 이용하여 형성된다. 추가로, LELE 또는 SADP 기술들을 이용하여 하나의 방향으로 제 2 금속 라인들을 형성함으로써 금속 레벨 2(M2) 구조들이 형성된다. 제 2 금속 라인들은 VSS 및 BL 라인들로서 구성된다.
[0052]
도 6은, 본 개시물의 실시예가 유리하게 사용될 수 있는 예시적인 통신 시스템(600)을 도시한다. 예시의 목적으로, 도 6은 3개의 원격 유닛들(605, 615, 및 625) 및 2개의 기지국들(620A-B)을 도시한다. 통신 시스템(600)은 더 많거나 더 적은 수의 원격 유닛들 및 더 많거나 더 적은 수의 기지국들을 가질 수 있다. 원격 유닛들(605, 615 및 625)은, 본원에 추가로 설명되는 본 개시물의 실시예(610A-C)의 적어도 일 부분을 포함한다. 도 6은 또한, 기지국들(620A-B)로부터 원격 유닛들(605, 615 및 625)로의 순방향 링크 신호들(630)뿐만 아니라 원격 유닛들(605, 615, 및 625)로부터 기지국들(620A-B)로의 역방향 링크 신호들(635)를 도시한다.
[0053]
도 6에서, 원격 유닛(605)은 모바일 전화로 도시되고, 원격 유닛(615)은 휴대용 컴퓨터로 도시되며, 원격 유닛(625)은 무선 로컬 루프 시스템에서 고정 위치 원격 유닛으로 도시된다. 예들에서, 원격 유닛들(615)는 모바일 디바이스, 모바일 전화기, 핸드 헬드 PCS(personal communication system) 유닛, 포터블 데이터 유닛, 이를테면, 개인 휴대 정보 단말기, GPS-가능 디바이스, 내비게이션 디바이스, 셋탑 박스, 음악 플레이어, 모바일 디바이스, 비디오 플레이어, 엔터테인먼트 유닛, 또는 데이터 또는 컴퓨터 명령들을 저장하거나 또는 리트리빙하는 임의의 다른 디바이스, 또는 이들의 임의의 조합일 수 있다. 도 6이 본 개시물의 교시들에 따른 원격 유닛들을 도시하지만, 본 개시물은 이들 예시적인 원격 유닛들로 제한되지 않는다. 본 개시물의 실시예들은, SRAM 메모리를 포함하는 임의의 디바이스에서 적절하게 사용될 수 있다.
[0054]
도 7은 예시적인 AP(access point)(700)를 도시한다. 액세스 포인트(700)는, 예컨대, 기지국들(620A-B) 중 임의의 것일 수 있다. 도시된 바와 같이, 액세스 포인트(700)는, 하나 또는 그 초과의 모바일 디바이스들(예컨대, 사용자 디바이스들(705A-B))과 통신하기 위해 다양한 동작들을 수행하는, TX 데이터 프로세서(710), 심볼 변조기(720), 송신기 유닛(TMTR)(730), 또는 하나 또는 그 초과의 안테나들(예컨대, 안테나들(740A-B)), 수신기 유닛(RCVR)(750), 심볼 복조기(760), RX 데이터 프로세서(770), 및 구성 정보 프로세서(780)를 포함한다. 액세스 포인트(700)는 또한 하나 또는 그 초과의 제어기들 및/또는 프로세서들(제어기/프로세서(785)로 하나로 도시됨) 및 관련 데이터 또는 명령들을 저장하도록 구성되는 메모리(790)(예컨대, 고성능 비트 셀(200))를 포함할 수 있다. 함께, 버스(795)를 통해, 이들 유닛들은, 통신뿐만 아니라 액세스 포인트(700)를 위한 다른 기능들을 위해 사용되는 적절한 라디오 기술 또는 기술들에 따라서 프로세싱을 수행할 수 있다. 예시적인 고성능 비트 셀(200)은, 액세스 포인트(700)의 일 부분, 이를테면, TX 데이터 프로세서(710), 심볼 변조기(720), 송신기 유닛(730), 수신기 유닛(750), 심볼 복조기(760), RX 데이터 프로세서(770), 및/또는 구성 정보 프로세서(780) 및/또는 제어기/프로세서(785) 내부에 있는 그리고/또는 이에 결합되는 회로의 일 부분일 수 있다. 일 예로, 기지국들(620A-B) 및/또는 액세스 포인트(700) 중 임의의 것은 본원에 설명되는 방법의 적어도 일부를 수행하도록 구성된다.
[0055]
액세스 포인트(700)는, (예컨대, IEEE 802.11x 프로토콜에 따른) WLAN(wireless local area network) 무선 인터페이스 및/또는 (예컨대, LTE 프로토콜에 따른) 셀룰러 무선 인터페이스를 제공할 수 있다. 액세스 포인트(700)는 사용자 디바이스(예컨대, 사용자 디바이스들(705A-B))와 통신할 수 있고, 사용자 디바이스(예컨대, 사용자 디바이스들(705A-B))는 액세스 포인트(700)와 통신할 수 있다. 일반적으로, 액세스 포인트(700)는 무선 스펙트럼, 이를테면, ISM(industrial, scientific, and medical) 무선 대역의 비허가 부분을 통해 (예컨대, IEEE 802.11x 프로토콜에 따라) 무선 인터페이스를 제공할 수 있고, 그리고/또는 셀룰러 통신들을 위해 예비되는 무선 대역의 허가 부분을 통해 (예컨대, LTE 프로토콜에 따라) 무선 인터페이스를 제공할 수 있다. 액세스 포인트(700)는 또한 무선 스펙트럼의 비허가 부분을 통해 셀룰러(예컨대, LTE) 연결을 제공하도록 구성될 수 있다. 이러한 타입의 비허가 셀룰러 동작은 무선 스펙트럼의 허가 부분(예컨대, LTEL SDL(Supplemental DownLink)) 및 무선 스펙트럼의 비허가 부분(예컨대, LTE-비허가)에서 동작하는 앵커(anchor) 허가 반송파의 사용을 포함할 수 있거나, 또는 앵커 허가 반송파를 이용하지 않고 동작하는 독립형 구성(예컨대, LTE 독립형)일 수 있다.
[0056]
도 8은 통신 시스템(600) 내에서 이용될 수 있는 무선 디바이스(800)(예컨대, 모바일 디바이스)에서 사용될 수 있는 다양한 컴포넌트들을 도시한다. 무선 디바이스(800)는 본원에 설명된 장치를 포함하도록 구성될 수 있는 디바이스의 일 예이다. 무선 디바이스(800)는, 예컨대, 3개의 원격 유닛들(605, 615, 및 625) 중 어느 것일 수 있다. 무선 디바이스(800)는 모바일 디바이스, 이를테면, 사용자 디바이스(예컨대, 사용자 디바이스들(705A-B))일 수 있다.
[0057]
무선 디바이스(800)는 무선 디바이스(800)의 동작을 제어하는 프로세서(805)를 포함할 수 있다. 프로세서(805)는 또한 CPU(central processing unit)로도 지칭될 수 있다. ROM(read-only memory) 및 RAM(random access memory) 둘 모두를 포함할 수 있는 메모리(810)(예컨대, 고성능 비트 셀(200))는 명령들 및 데이터를 프로세서(805)로 제공한다. 메모리(810)의 일 부분은 또한 NVRAM(non-volatile random access memory)를 포함할 수 있다. 프로세서(805)는 메모리(810) 내부에 저장된 프로그램 명령들에 기초하여 논리적 및 산술적인 연산들을 수행한다. 메모리(810)의 명령들은 본원에 설명된 방법들을 구현하기 위해 실행될 수 있다.
[0058]
프로세서(805)는 하나 또는 그 초과의 프로세서들로 구현되는 프로세싱 시스템의 컴포넌트이거나 이를 포함할 수 있다. 하나 또는 그 초과의 프로세서들은 마이크로프로세서, 마이크로제어기, DSP(digital signal processor), FPGA(field programmable gate array), PLD(programmable logic device), 제어기, 상태 머신, 게이트 로직, 이산 하드웨어 컴포넌트, 전용 하드웨어 유한 상태 머신, 및/또는 정보를 계산하고 그리고/또는 조작할 수 있는 임의의 다른 적절한 엔티티로 구현될 수 있다.
[0059]
프로세싱 시스템은 또한, 소프트웨어를 저장하는 비일시적 머신 판독가능 매체를 포함할 수 있다. 소프트웨어는, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 기술 언어 또는 달리 뭐라고 지칭되든 임의의 타입의 명령들을 의미할 수 있다. 명령들은, (예컨대, 소스 코드 포맷, 이진 코드 포맷, 실행가능 코드 포맷 또는 임의의 다른 적절한 코드 포맷으로) 코드를 포함할 수 있다. 명령들은, 하나 또는 그 초과의 프로세서들에 의해 실행될 경우, 프로세서(예컨대, 프로세서(805))를, 프로세서로 하여금 본원에 설명된 기능을 수행하게 하는 특수 목적 프로세서로 변환할 수 있다.
[0060]
무선 디바이스(800)는 또한, 하우징(815), 무선 디바이스(800)와 원격 위치 사이에서 데이터의 송신 및 수신을 허용하도록 송신기(820) 및 수신기(825)를 포함할 수 있다. 송신기(820) 및 수신기(825)는 트랜시버(830)로 결합될 수 있다. 안테나(835)는 하우징(815)에 부착되고, 트랜시버(830)에 전기적으로 결합될 수 있다. 무선 디바이스(800)는 또한 (도시되지 않은) 다수의 송신기들, 다수의 수신기들, 다수의 트랜시버들, 및/또는 다수의 안테나들을 포함할 수 있다.
[0061]
무선 디바이스(800)는 데이터를 프로세싱하도록 구성되는 DSP(digital signal processor)(840)를 더 포함할 수 있다. 무선 디바이스(800)는 또한 사용자 인터페이스(845)를 더 포함할 수 있다. 사용자 인터페이스(845)는 키패드, 마이크로폰, 스피커, 및/또는 디스플레이를 포함할 수 있다. 사용자 인터페이스(845)는 무선 디바이스(800)의 사용자에게 정보를 전달하고 그리고/또는 사용자로부터 입력을 수신하는 임의의 엘리먼트 및/또는 컴포넌트를 포함할 수 있다.
[0062]
무선 디바이스(800)의 다양한 컴포넌트들이 버스 시스템(850)에 의해 함께 결합될 수 있다. 버스 시스템(850)은, 예컨대, 데이터 버스뿐만 아니라 데이터 버스 이외에도 전력 버스, 제어 신호 버스, 및/또는 스테이터스 신호 버스를 포함할 수 있다. 당업자는, 무선 디바이스(800)의 컴포넌트들이 일부 다른 메커니즘을 이용하여 서로에 대해 함께 결합될 수 있거나 또는 입력들을 수용하거나 또는 제공할 수 있다는 것을 인식할 것이다.
[0063]
예시적인 고성능 비트 셀(200)은, 무선 디바이스(800)의 일 부분, 이를테면, 프로세서(805), 메모리(810), 송신기(820), 수신기(825), 및/또는 DSP(840) 내부에, 그리고/또는 이들에 결합되는 회로의 일 부분일 수 있다. 일 예로, 기지국들(620A-B) 및/또는 무선 디바이스(800) 중 임의의 것은 본원에 설명되는 방법의 적어도 일부를 수행하도록 구성된다.
[0064]
복수의 개별 컴포넌트들이 도 8에 도시되지만, 당업자는, 컴포넌트들 중 하나 또는 그 초과의 것이 결합되거나 또는 공통으로 구현될 수 있다는 것을 인식할 것이다. 예컨대, 프로세서(805)가 프로세서(805)와 관련하여 전술된 기능 뿐만 아니라, DSP(840)와 관련하여 전술된 기능을 구현하는데에도 사용될 수 있다. 또한, 도 8에 도시된 컴포넌트들 각각은 복수의 개별 엘리먼트들을 사용하여 구현될 수 있다.
[0065]
더욱이, 당업자는 본원에 개시된 실시예들에 관련하여 설명되는 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수 있음을 이해할 것이다. 하드웨어와 소프트웨어의 상호 교환 가능성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 이들의 기능성의 관점에서 일반적으로 상술되었다. 이러한 기능이 하드웨어로 구현되는지 아니면 소프트웨어로 구현되는지는 전체 시스템에 부과된 설계 제약들 및 특정 애플리케이션에 좌우된다. 당업자들은 각각의 특정 애플리케이션에 대해 다양한 방식들로 설명된 기능을 구현할 수 있지만, 이러한 구현 결정들이 본 발명의 범위를 벗어나게 하는 것으로 해석되어서는 안 된다.
[0066]
일부 양상들에서, 본원의 교시들은 이용 가능한 시스템 자원들을 공유함으로써 (예컨대, 대역폭, 송신 전력, 코딩, 인터리빙 등 중 하나 또는 그 초과의 것을 지정함으로써) 다수의 사용자들과의 통신을 지원할 수 있는 다중-액세스 시스템에서 사용될 수 있다. 예컨대, 본원의 교시들은 다음 기술들: 코드 분할 다중 액세스(CDMA) 시스템들, 다중-반송파 CDMA(MCCDMA), 광대역 CDMA(W-CDMA), 고속 패킷 액세스(HSPA, HSPA +) 시스템들, 시분할 다중 액세스(TDMA) 시스템들, 주파수 분할 다중 액세스(FDMA) 시스템들, 단일-반송파 FDMA(SC-FDMA) 시스템들, 직교 주파수 분할 다중 액세스(OFDMA) 시스템들 또는 다른 다중 액세스 기술들 중 임의의 하나 또는 이들의 조합들에 적용될 수 있다. 본원의 교시들을 사용하는 무선 통신 시스템은 IS-95, cdma2000, IS-856, W-CDMA, TDSCDMA, 및 다른 표준들과 같은 하나 또는 그 초과의 표준들을 구현하도록 설계될 수 있다. CDMA 네트워크는 UTRA(Universal Terrestrial Radio Access), cdma2000, 또는 몇몇 다른 기술과 같은 무선 기술을 구현할 수 있다. UTRA는 W-CDMA 및 LCR(Low Chip Rate)를 포함한다. cdma2000 기술은 IS-2000, IS-95 및 IS-856 표준들을 커버한다. TDMA 네트워크는 GSM(Global System for Mobile Communications)과 같은 라디오 기술을 구현할 수 있다. OFDMA 네트워크는 E-UTRA(Evolved UTRA), IEEE 802.11, IEEE 802.16, IEEE 802.20, 플래시-OFDM.RTM 등과 같은 무선 기술을 구현할 수 있다. UTRA, E-UTRA, 및 GSM은 UMTS(Universal Mobile Telecommunication System)의 일부이다. 본원의 교시들은 3GPP LTE(Long Term Evolution) 시스템, UMB(Ultra-Mobile Broadband) 시스템 및 다른 타입들의 시스템들에서 구현될 수 있다. LTE는 E-UTRA를 사용하는 UMTS의 릴리스이다. UTRA, E-UTRA, GSM, UMTS 및 LTE가 "3 세대 파트너십 프로젝트 2"(3GPP2)로 명명된 기구로부터의 문헌들에 설명되었지만, cdma2000는 "3 세대 파트너쉽 프로젝트 2"(3GPP)로 명명된 기구로부터의 문헌들에 설명된다. 본 개시물의 특정 양상들이 3GPP 용어를 이용하여 설명될 수 있지만, 본원의 교시들이 3GPP(예컨대, Re199, Re15, Re16, Re17) 기술뿐만 아니라 3GPP2 (예컨대, 1xRTT, 1xEV-DO RelO, RevA, RevB) 기술 및 다른 기술들에 적용될 수 있다는 것을 이해해야 한다. 이 기술들은 LTE(Long Term Evolution)를 포함하는, 신흥 및 향후의 네트워크들 및 인터페이스들에 사용될 수 있다.
[0067]
본원에 개시된 실시예들과 관련하여 설명된 방법들, 시퀀스들 및/또는 알고리즘들 중 적어도 일부는 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어로, 또는 이 둘의 조합으로 구현될 수 있다. 일 예로, 프로세서는 다수의 이산 하드웨어의 컴포넌트들을 포함한다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 이동식 디스크, CD-ROM, 및/또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체(예컨대, 메모리)는 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서에 결합될 수 있다. 대안으로, 저장 매체는 프로세서에 통합될 수 있다.
[0068]
추가로, 많은 실시예들이, 예컨대, 컴퓨팅 디바이스의 엘리먼트들에 의해 수행될 동작들의 시퀀스들의 면에서 설명되었다. 본원에 설명된 동작들은 특정 회로(예컨대, ASIC(application specific integrated circuit))에 의해, 하나 또는 그 초과의 프로세서들에 의해 실행되는 프로그램 명령들에 의해, 또는 둘 모두의 조합에 의해 수행될 수 있다. 추가로, 본원에 설명된 동작들의 시퀀스는, 실행 시 연관된 프로세서(이를테면, 특수목적 프로세서)로 하여금 본원에 설명된 기능 중 적어도 일 부분을 수행하게 하는 컴퓨터 명령들의 대응하는 세트가 내부에 저장되는 임의의 형태의 컴퓨터 판독가능 저장 매체 내에서 전적으로 구현되는 것으로 간주될 수 있다. 따라서, 본 발명의 다양한 양상들은 다수의 상이한 형태들로 구현될 수 있고, 이러한 형태들 모두는 청구되는 청구물의 범위 내에 있는 것으로 간주된다. 또한, 본원에 설명된 실시예들 각각의 경우, 임의의 이러한 실시예들의 대응하는 회로가, 예컨대, 설명된 동작을 수행"하도록 구성되는 로직"으로서 본원에 설명될 수 있다.
[0069]
본 발명의 실시예는 본원에 설명된 방법을 구현하는 컴퓨터 판독가능 매체를 포함할 수 있다. 따라서, 본 발명은 예시되는 예들로 한정되지 않으며, 본원에 설명되는 기능들을 수행하기 위한 임의의 수단이 본 발명의 실시예들에 포함된다.
[0070]
개시된 디바이스들 및 방법들은, 비일시적(즉, 비순간적) 컴퓨터 판독가능 매체 상에 저장되는, GDSII(Graphic Database System Two) 호환성 포맷, OASIS(Open Artwork System Interchange Standard) 호환성 포맷, 및/또는 GERBER(예컨대, RS-274D, RS-274X 등) 호환성 포맷인 컴퓨터 실행가능 파일로 설계 및 구성될 수 있다. 파일은, 리소그래피 디바이스를 이용하여, 그 파일에 기초하여, 집적 디바이스를 제조하는 제조 취급자에게 제공될 수 있다. 본원에 설명된 구조의 적어도 일 부분을 형성하는 재료의 증착은 증착 기술들, 이를테면, PVD(physical vapor deposition, 예컨대, 스퍼터링), PECVD(plasma-enhanced chemical vapor deposition), 열 CVD(chemical vapor deposition), 및/또는 스핀-코팅을 이용하여 수행될 수 있다. 본원에 설명된 구조의 적어도 일 부분을 형성하는 재료의 에칭은 에칭 기술들, 이를테면, 플라즈마 에칭을 이용하여 수행될 수 있다. 일 예로, 집적 디바이스가 반도체 웨이퍼 상에 있다. 반도체 웨이퍼는 반도체 다이로 컷팅되고 반도체 칩으로 패키지화될 수 있다. 반도체 칩은 본원에서 설명된 디바이스(예컨대, 모바일 디바이스)에 사용될 수 있다.
[0071]
본 출원에 언급되거나 예시된 설명은, 컴포넌트, 단계, 특징, 목적, 혜택, 이점, 또는 등가물이 청구범위 내에서 인용되는지 여부와 관계없이, 어떠한 컴포넌트, 단계, 특징, 목적, 혜택, 이점, 또는 등가물도 공중에게 전용되도록 의도되지 않는다.
[0072]
본 개시물이 본 발명의 예시적인 실시예들을 도시하지만, 다양한 변경들 및 수정들이 첨부된 청구항들에 의해 정의되는 본 발명의 범위를 벗어나지 않고 본원에서 이루어질 수 있다는 것을 주목해야 한다.
Claims (15)
- 정적 랜덤 액세스 메모리를 제조하기 위한 방법으로서,
제 1 층에서 제 1 방향으로 배향되는 복수의 실질적으로 평행한 제 1 금속 라인들을 형성하는 단계;
상기 실질적으로 평행한 제 1 금속 라인들을 상기 제 1 방향으로 실질적으로 정렬되는 제 1 개별 면들(sides) 및 제 2 방향으로 실질적으로 정렬되는 제 2 개별 면들을 갖는 복수의 아일랜드들로 분리시키기 위해서, 컷트 마스크를 이용하여, 상기 제 1 방향에 실질적으로 수직하는 제 2 방향으로, 상기 실질적으로 평행한 제 1 금속 라인들을 에칭하는 단계 ―상기 복수의 아일랜드들 중의 아일랜드들 중 적어도 하나는 비트 라인으로 구성됨―;
제 2 층에서, 상기 제 2 방향으로 배향된 복수의 제 2 금속 라인들을 형성하는 단계; 및
상기 복수의 제 2 금속 라인들 중의 제 2 금속 라인에 결합되는 게이트 및 상기 복수의 아일랜드들 중의 아일랜드에 결합되는 드레인을 포함하는 실리콘-게르마늄 p-형 금속-산화물-실리콘 패스게이트 트랜지스터를 형성하는 단계를 포함하는, 정적 랜덤 액세스 메모리를 제조하기 위한 방법, - 제 1 항에 있어서,
상기 복수의 아일랜드들 중의 아일랜드는 포지티브 전력 전도체, 및 네거티브 전력 전도체 중 하나로서 구성되는, 정적 랜덤 액세스 메모리를 제조하기 위한 방법, - 제 1 항에 있어서,
상기 복수의 제 2 금속 라인들 중의 제 2 금속 라인은 워드 라인으로 구성되는, 정적 랜덤 액세스 메모리를 제조하기 위한 방법, - 제 1 항에 있어서,
상기 정적 랜덤 액세스 메모리를 모바일 디바이스, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말기, 고정 위치 데이터 유닛, 및 컴퓨터 중 적어도 하나에 통합시키는 단계를 더 포함하는, 정적 랜덤 액세스 메모리를 제조하기 위한 방법, - 장치로서,
정적 랜덤 액세스 메모리를 포함하고,
상기 정적 랜덤 액세스 메모리는,
기판 상에 형성되는 복수의 금속 아일랜드들 ―상기 복수의 금속 아일랜드들은, 전압 공급 아일랜드로서 구성되는 모든 각각의 아일랜드를 제외하고, 제 1 방향으로 실질적으로 정렬되는 제 1 개별 면들 및 제 2 방향으로 실질적으로 정렬되는 제 2 개별 면들을 가지며, 상기 복수의 아일랜드들 중의 아일랜드들 중 적어도 하나는 비트 라인으로 구성됨―;
제 2 층에 있으며 그리고 상기 제 2 방향으로 배향되는 복수의 금속 라인들; 및
상기 복수의 금속 라인들 중의 금속 라인에 결합되는 게이트 및 상기 복수의 금속 아일랜드들 중의 아일랜드에 결합되는 드레인을 포함하는 실리콘-게르마늄 p-형 금속-산화물-실리콘 패스게이트 트랜지스터를 포함하는, 장치. - 제 5 항에 있어서,
상기 장치의 적어도 일부는 반도체 다이 상에 통합되는, 장치. - 제 5 항에 있어서,
상기 정적 랜덤 액세스 메모리가 통합되는, 기지국 및 모바일 디바이스 중 적어도 하나를 더 포함하는, 장치. - 제 5 항에 있어서,
상기 정적 랜덤 액세스 메모리가 구성 부품인, 모바일 디바이스, 기지국, 단말기, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말기, 고정 위치 데이터 유닛, 및 컴퓨터 중 적어도 하나를 더 포함하는, 장치. - 비일시적인 컴퓨터 판독가능 매체로서,
리소그래피 디바이스로 하여금 방법을 실행하게 하도록 구성되는 리소그래피 디바이스-실행가능 명령들이 저장되어 있고, 상기 방법은,
제 1 층에서 제 1 방향으로 배향되는 복수의 실질적으로 평행한 제 1 금속 라인들을 형성하는 단계;
상기 실질적으로 평행한 제 1 금속 라인들을 상기 제 1 방향으로 실질적으로 정렬되는 제 1 개별 면들 및 제 2 방향으로 실질적으로 정렬되는 제 2 개별 면들을 갖는 복수의 아일랜드들로 분리시키기 위해서, 컷트 마스크를 이용하여, 상기 제 1 방향에 실질적으로 수직하는 제 2 방향으로, 상기 실질적으로 평행한 제 1 금속 라인들을 에칭하는 단계 ―상기 복수의 아일랜드들 중의 아일랜드들 중 적어도 하나는 비트 라인으로 구성됨―;
제 2 층에서, 상기 제 2 방향으로 배향된 복수의 제 2 금속 라인들을 형성하는 단계; 및
상기 복수의 제 2 금속 라인들 중의 제 2 금속 라인에 결합되는 게이트 및 상기 복수의 아일랜드들 중의 아일랜드에 결합되는 드레인을 포함하는 실리콘-게르마늄 p-형 금속-산화물-실리콘 패스게이트 트랜지스터를 형성하는 단계를 포함하는, 비일시적인 컴퓨터 판독가능 매체. - 제 9 항에 있어서,
상기 방법은, 상기 복수의 아일랜드들 중의 아일랜드를 상기 비트 라인, 포지티브 전력 전도체, 및 네거티브 전력 전도체 중 하나로 구성하는 단계를 더 포함하는, 비일시적인 컴퓨터 판독가능 매체. - 제 9 항에 있어서,
상기 방법은 복수의 아일랜드들 중의 아일랜드를 워드 라인으로 구성하는 단계를 더 포함하는, 비일시적인 컴퓨터 판독가능 매체. - 정적 랜덤 액세스 메모리를 제조하기 위한 방법으로서,
제 1 층에서 제 1 방향으로 배향되는 복수의 실질적으로 평행한 제 1 금속 라인들을 형성하기 위한 단계;
상기 실질적으로 평행한 제 1 금속 라인들을 상기 제 1 방향으로 실질적으로 정렬되는 제 1 개별 면들 및 제 2 방향으로 실질적으로 정렬되는 제 2 개별 면들을 갖는 복수의 아일랜드들로 분리시키기 위해서, 컷트 마스크를 이용하여, 상기 제 1 방향에 실질적으로 수직하는 제 2 방향으로, 상기 실질적으로 평행한 제 1 금속 라인들을 에칭하기 위한 단계 ―상기 복수의 아일랜드들 중의 아일랜드들 중 적어도 하나는 비트 라인으로 구성됨―;
제 2 층에서, 상기 제 2 방향으로 배향된 복수의 제 2 금속 라인들을 형성하기 위한 단계; 및
상기 복수의 제 2 금속 라인들 중의 제 2 금속 라인에 결합되는 게이트 및 상기 복수의 아일랜드들 중의 아일랜드에 결합되는 드레인을 포함하는 실리콘-게르마늄 p-형 금속-산화물-실리콘 패스게이트 트랜지스터를 형성하기 위한 단계를 포함하는, 정적 랜덤 액세스 메모리를 제조하기 위한 방법. - 제 12 항에 있어서,
상기 복수의 아일랜드들 중의 아일랜드는 포지티브 전력 전도체, 및 네거티브 전력 전도체 중 하나로서 구성되는, 정적 랜덤 액세스 메모리를 제조하기 위한 방법. - 제 12 항에 있어서,
상기 복수의 제 2 금속 라인들 중의 제 2 금속 라인은 워드 라인으로 구성되는, 정적 랜덤 액세스 메모리를 제조하기 위한 방법. - 제 12 항에 있어서,
상기 정적 랜덤 액세스 메모리를 모바일 디바이스, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말기, 고정 위치 데이터 유닛, 및 컴퓨터 중 적어도 하나에 통합시키기 위한 단계를 더 포함하는, 정적 랜덤 액세스 메모리를 제조하기 위한 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/281,710 US9318564B2 (en) | 2014-05-19 | 2014-05-19 | High density static random access memory array having advanced metal patterning |
| US14/281,710 | 2014-05-19 | ||
| PCT/US2015/026588 WO2015179050A1 (en) | 2014-05-19 | 2015-04-20 | High density static random access memory array having advanced metal patterning |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170005005A true KR20170005005A (ko) | 2017-01-11 |
| KR102231182B1 KR102231182B1 (ko) | 2021-03-22 |
Family
ID=53015968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167031716A KR102231182B1 (ko) | 2014-05-19 | 2015-04-20 | 어드밴스드 금속 패터닝을 갖는 고밀도 정적 랜덤 액세스 메모리 어레이 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9318564B2 (ko) |
| EP (1) | EP3146564B1 (ko) |
| JP (1) | JP6625562B2 (ko) |
| KR (1) | KR102231182B1 (ko) |
| CN (1) | CN106463502B (ko) |
| ES (1) | ES2875037T3 (ko) |
| WO (1) | WO2015179050A1 (ko) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9029230B2 (en) | 2013-01-31 | 2015-05-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Conductive line routing for multi-patterning technology |
| US10411019B2 (en) | 2015-10-20 | 2019-09-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | SRAM cell word line structure with reduced RC effects |
| US9923140B2 (en) * | 2016-04-20 | 2018-03-20 | Sandisk Technologies Llc | Low power barrier modulated cell for storage class memory |
| US10217703B2 (en) * | 2017-01-03 | 2019-02-26 | Xilinx, Inc. | Circuits for and methods of implementing an inductor and a pattern ground shield in an integrated circuit |
| US10923425B2 (en) * | 2017-01-20 | 2021-02-16 | Arm Limited | Power distribution |
| US10361080B2 (en) | 2017-07-04 | 2019-07-23 | United Microelectronics Corp. | Patterning method |
| US10790395B2 (en) | 2018-06-12 | 2020-09-29 | International Business Machines Corporation | finFET with improved nitride to fin spacing |
| US11159145B2 (en) | 2018-08-14 | 2021-10-26 | Newport Fab, Llc | Radio frequency (RF) filtering using phase-change material (PCM) RF switches |
| US10944052B2 (en) | 2018-08-14 | 2021-03-09 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switch using a chemically protective and thermally conductive layer |
| US10693061B2 (en) | 2018-08-14 | 2020-06-23 | Newport Fab, Llc | Semiconductor devices having phase-change material (PCM) radio frequency (RF) switches and integrated active devices |
| US10833004B2 (en) | 2018-08-14 | 2020-11-10 | Newport Fab, Llc Dba Jazz Semiconductor | Capacitive tuning circuit using RF switches with PCM capacitors and PCM contact capacitors |
| US11057019B2 (en) | 2018-08-14 | 2021-07-06 | Newport Fab, Llc | Non-volatile adjustable phase shifter using non-volatile radio frequency (RF) switch |
| US10529922B1 (en) | 2018-08-14 | 2020-01-07 | Newport Fab, Llc | Substrates and heat spreaders for heat management and RF isolation in integrated semiconductor devices having phase-change material (PCM) radio frequency (RF) switches |
| US10916540B2 (en) | 2018-08-14 | 2021-02-09 | Newport Fab, Llc | Device including PCM RF switch integrated with group III-V semiconductors |
| US10770389B2 (en) | 2018-08-14 | 2020-09-08 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switches with capacitively coupled RF terminals |
| US10475993B1 (en) | 2018-08-14 | 2019-11-12 | Newport Fab, Llc | PCM RF switch fabrication with subtractively formed heater |
| US10686128B2 (en) | 2018-08-14 | 2020-06-16 | Newport Fab, Llc | Semiconductor devices having phase-change material (PCM) radio frequency (RF) switches and integrated passive devices |
| US10862032B2 (en) | 2018-08-14 | 2020-12-08 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switch |
| US10566321B1 (en) | 2018-08-14 | 2020-02-18 | Newport Fab, Llc | Wafer-to-wafer and die-to-wafer bonding of phase-change material (PCM) switches with integrated circuits and bonded two-die devices |
| US10770657B2 (en) | 2018-08-14 | 2020-09-08 | Newport Fab, Llc | High reliability phase-change material (PCM) radio frequency (RF) switch using trap-rich region |
| US10707125B2 (en) | 2018-08-14 | 2020-07-07 | Newport Fab, Llc | Fabrication of contacts in an RF switch having a phase-change material (PCM) and a heating element |
| US10454027B1 (en) | 2018-08-14 | 2019-10-22 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switches with stressor layers and contact adhesion layers |
| US10615338B2 (en) | 2018-08-14 | 2020-04-07 | Newport Fab, Llc | Phase-change material (PCM) contacts with slot lower portions and contact dielectric for reducing parasitic capacitance and improving manufacturability in PCM RF switches |
| US10461253B1 (en) | 2018-08-14 | 2019-10-29 | Newport Fab, Llc | High reliability RF switch based on phase-change material |
| US10749109B2 (en) | 2018-08-14 | 2020-08-18 | Newport Fab, Llc | Read out integrated circuit (ROIC) for rapid testing and characterization of resistivity change of heating element in phase-change material (PCM) radio frequency (RF) switch |
| US11196401B2 (en) | 2018-08-14 | 2021-12-07 | Newport Fab, Llc | Radio frequency (RF) module using a tunable RF filter with non-volatile RF switches |
| US10476001B1 (en) | 2018-08-14 | 2019-11-12 | Newport Fab, Llc | Manufacturing RF switch based on phase-change material |
| US10862477B2 (en) | 2018-08-14 | 2020-12-08 | Newport Fab, Llc | Read out integrated circuit (ROIC) for rapid testing of functionality of phase-change material (PCM) radio frequency (RF) switches |
| US10686130B2 (en) | 2018-08-14 | 2020-06-16 | Newport Fab, Llc | Phase-change material (PCM) contact configurations for improving performance in PCM RF switches |
| US10739290B2 (en) | 2018-08-14 | 2020-08-11 | Newport Fab, Llc | Read out integrated circuit (ROIC) for rapid testing and characterization of conductivity skew of phase-change material (PCM) in PCM radio frequency (RF) switches |
| US11050022B2 (en) | 2018-08-14 | 2021-06-29 | Newport Fab, Llc | Radio frequency (RF) switches having phase-change material (PCM) and heat management for increased manufacturability and performance |
| US10978639B2 (en) | 2018-08-14 | 2021-04-13 | Newport Fab, Llc | Circuits for reducing RF signal interference and for reducing DC power loss in phase-change material (PCM) RF switches |
| US10937960B2 (en) | 2018-08-14 | 2021-03-02 | Newport Fab, Llc | Concurrent fabrication of and structure for capacitive terminals and ohmic terminals in a phase-change material (PCM) radio frequency (RF) switch |
| US10686010B2 (en) | 2018-08-14 | 2020-06-16 | Newport Fab, Llc | Fabrication of semiconductor device using a shared material in a phase-change material (PCM) switch region and a resonator region |
| US10916585B2 (en) * | 2018-08-14 | 2021-02-09 | Newport Fab, Llc | Stacked phase-change material (PCM) radio frequency (RF) switches with improved RF power handling |
| US11521676B2 (en) * | 2020-04-30 | 2022-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM structure with asymmetric interconnection |
| US11742247B2 (en) | 2020-07-17 | 2023-08-29 | Synopsys, Inc. | Epitaxial growth of source and drain materials in a complementary field effect transistor (CFET) |
| US11710634B2 (en) | 2020-07-17 | 2023-07-25 | Synopsys, Inc. | Fabrication technique for forming ultra-high density integrated circuit components |
| US11915984B2 (en) | 2020-07-17 | 2024-02-27 | Synopsys, Inc. | Forming a wrap-around contact to connect a source or drain epitaxial growth of a complimentary field effect transistor (CFET) to a buried power rail (BPR) of the CFET |
| US12080608B2 (en) | 2020-07-17 | 2024-09-03 | Synopsys, Inc. | Self-limiting manufacturing techniques to prevent electrical shorts in a complementary field effect transistor (CFET) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010050077A (ko) * | 1999-08-16 | 2001-06-15 | 루센트 테크놀러지스 인크 | 실리콘-게르마늄 트랜지스터 및 관련 방법 |
| US20090189227A1 (en) * | 2008-01-25 | 2009-07-30 | Toshiba America Electronic Components, Inc. | Structures of sram bit cells |
| US20140077380A1 (en) * | 2012-09-14 | 2014-03-20 | Globalfoundries Inc. | Bit cell with double patterned metal layer structures |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW317643B (ko) * | 1996-02-23 | 1997-10-11 | Handotai Energy Kenkyusho Kk | |
| US6787469B2 (en) | 2001-12-28 | 2004-09-07 | Texas Instruments Incorporated | Double pattern and etch of poly with hard mask |
| US7927782B2 (en) | 2007-12-28 | 2011-04-19 | Texas Instruments Incorporated | Simplified double mask patterning system |
| US20090189198A1 (en) * | 2008-01-25 | 2009-07-30 | Toshiba America Electronic Components, Inc. | Structures of sram bit cells |
| US7879727B2 (en) | 2009-01-15 | 2011-02-01 | Infineon Technologies Ag | Method of fabricating a semiconductor device including a pattern of line segments |
| US8222698B2 (en) * | 2009-06-29 | 2012-07-17 | Analog Devices, Inc. | Bond pad with integrated transient over-voltage protection |
| US20120280324A1 (en) * | 2010-11-03 | 2012-11-08 | Texas Instruments Incorporated | Sram structure and process with improved stability |
| US10181474B2 (en) | 2011-09-19 | 2019-01-15 | Texas Instruments Incorporated | SRAM layout for double patterning |
| US9152039B2 (en) * | 2011-10-18 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple patterning technology method and system for achieving minimal pattern mismatch |
| JP6087506B2 (ja) | 2012-01-31 | 2017-03-01 | キヤノン株式会社 | 描画方法及び物品の製造方法 |
| US9036404B2 (en) | 2012-03-30 | 2015-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for SRAM cell structure |
| US8976573B2 (en) * | 2012-04-13 | 2015-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for SRAM cells |
| US8830732B2 (en) * | 2012-11-30 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM cell comprising FinFETs |
| US9245595B2 (en) * | 2013-12-20 | 2016-01-26 | Nvidia Corporation | System and method for performing SRAM access assists using VSS boost |
-
2014
- 2014-05-19 US US14/281,710 patent/US9318564B2/en active Active
-
2015
- 2015-04-20 WO PCT/US2015/026588 patent/WO2015179050A1/en active Application Filing
- 2015-04-20 ES ES15719395T patent/ES2875037T3/es active Active
- 2015-04-20 CN CN201580025203.9A patent/CN106463502B/zh active Active
- 2015-04-20 JP JP2016567790A patent/JP6625562B2/ja active Active
- 2015-04-20 KR KR1020167031716A patent/KR102231182B1/ko active IP Right Grant
- 2015-04-20 EP EP15719395.4A patent/EP3146564B1/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010050077A (ko) * | 1999-08-16 | 2001-06-15 | 루센트 테크놀러지스 인크 | 실리콘-게르마늄 트랜지스터 및 관련 방법 |
| US20090189227A1 (en) * | 2008-01-25 | 2009-07-30 | Toshiba America Electronic Components, Inc. | Structures of sram bit cells |
| US20140077380A1 (en) * | 2012-09-14 | 2014-03-20 | Globalfoundries Inc. | Bit cell with double patterned metal layer structures |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015179050A1 (en) | 2015-11-26 |
| EP3146564B1 (en) | 2021-05-26 |
| CN106463502A (zh) | 2017-02-22 |
| JP2017516313A (ja) | 2017-06-15 |
| CN106463502B (zh) | 2019-12-20 |
| EP3146564A1 (en) | 2017-03-29 |
| US9318564B2 (en) | 2016-04-19 |
| ES2875037T3 (es) | 2021-11-08 |
| US20150333131A1 (en) | 2015-11-19 |
| KR102231182B1 (ko) | 2021-03-22 |
| JP6625562B2 (ja) | 2019-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102231182B1 (ko) | 어드밴스드 금속 패터닝을 갖는 고밀도 정적 랜덤 액세스 메모리 어레이 | |
| CN106575521B (zh) | 用于静态随机存取存储器寄存器文件的硅锗读端口 | |
| US9620502B2 (en) | Semiconductor device including an extended impurity region | |
| CN110400803B (zh) | 半导体器件 | |
| US9589619B2 (en) | Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy | |
| US9536596B2 (en) | Three-port bit cell having increased width | |
| US9461148B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20140148188A (ko) | 반도체 장치 및 그 제조 방법 | |
| EP3028281B1 (en) | Sram read buffer with reduced sensing delay and improved sensing margin | |
| US9472257B2 (en) | Hybrid magnetoresistive read only memory (MRAM) cache mixing single-ended and differential sensing | |
| TWI624061B (zh) | 半導體裝置及其製造方法 | |
| US9461055B2 (en) | Advanced metal-nitride-oxide-silicon multiple-time programmable memory | |
| JP2014107569A (ja) | 半導体素子 | |
| CN112038294B (zh) | 一种半导体器件及其制造方法 | |
| US20200161419A1 (en) | Circuits employing adjacent low-k dummy gate to a field-effect transistor (fet) to reduce fet source/drain parasitic capacitance, and related fabrication methods | |
| TW201836020A (zh) | 半導體裝置及半導體裝置的製造方法 | |
| US10490558B2 (en) | Reducing or avoiding mechanical stress in static random access memory (SRAM) strap cells | |
| Gupta et al. | Tri-mode independent-gate FinFETs for dynamic voltage/frequency scalable 6T SRAMs | |
| EP3378095B1 (en) | Semiconductor devices with wider field gates for reduced gate resistance | |
| TW201834149A (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| JP2017515255A (ja) | 磁気トンネル接合で用いるための基準を生成するための方法および装置 | |
| US20200135737A1 (en) | Semiconductor structure | |
| US11289495B1 (en) | Static random access memory (SRAM) bit cell circuits with a minimum distance between a storage circuit active region and a read port circuit active region to reduce area and SRAM bit cell array circuits | |
| US10411091B1 (en) | Integrated circuits employing a field gate(s) without dielectric layers and/or work function metal layers for reduced gate layout parasitic resistance, and related methods | |
| WO2024127199A1 (ja) | 電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |