KR20160140103A - Front end circuit - Google Patents

Front end circuit Download PDF

Info

Publication number
KR20160140103A
KR20160140103A KR1020150076251A KR20150076251A KR20160140103A KR 20160140103 A KR20160140103 A KR 20160140103A KR 1020150076251 A KR1020150076251 A KR 1020150076251A KR 20150076251 A KR20150076251 A KR 20150076251A KR 20160140103 A KR20160140103 A KR 20160140103A
Authority
KR
South Korea
Prior art keywords
unit
bypass
amplification
switch
input
Prior art date
Application number
KR1020150076251A
Other languages
Korean (ko)
Other versions
KR102123600B1 (en
Inventor
김상희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150076251A priority Critical patent/KR102123600B1/en
Priority to US15/073,897 priority patent/US9985586B2/en
Priority to CN201610236964.5A priority patent/CN106209156A/en
Publication of KR20160140103A publication Critical patent/KR20160140103A/en
Priority to US15/909,067 priority patent/US10305434B2/en
Application granted granted Critical
Publication of KR102123600B1 publication Critical patent/KR102123600B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • H04B17/318—Received signal strength
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7233—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier, switched on or off by putting into parallel or not, by choosing between amplifiers by one or more switch(es), being impedance adapted by switching an adapted passive network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)

Abstract

According to one aspect of the present invention, a front-end circuit comprises: a bypass unit including a first and second bypass switch units connected in series and bypassing a reception signal to an output terminal according to a switching operation of the first and second bypass switch units; and an amplification unit connected in parallel with the bypass unit and amplifying the reception signal.

Description

프론트 엔드 회로 {FRONT END CIRCUIT}Front end circuit {FRONT END CIRCUIT}

본 발명은 프론트 엔드 회로에 관한 것이다.
The present invention relates to a front-end circuit.

무선 통신 기술의 발달로 다양한 전자 기기에 무선 통신 기술이 접목되고 있다. 전자 기기에 적용되는 가장 범용적인 무선 통신 기술로서 WIFI 기술이 적용되고 있다.
With the development of wireless communication technology, wireless communication technology is being applied to various electronic devices. WIFI technology is applied as the most general wireless communication technology applied to electronic devices.

이러한 WIFI 기술에서, 안테나와 연결되어 신호를 송신 또는 수신하는 무선 프론트 엔드(front end)는 수신 신호를 증폭하거나 또는 이를 바이패스 하는 등의 기능을 수행하여 신호를 처리한다.
In this WIFI technique, a wireless front end connected to an antenna to transmit or receive a signal performs processing such as amplifying or bypassing a received signal.

이러한 프론트 엔드는 수신된 신호를 증폭하거나 바이패스 할 수 있으나, 이러한 두 기능을 선택적으로 수행함에 따라 주파수 응답 특성이 낮아지거나 입출력 반사 손실이 낮아지는 등의 문제점이 존재한다.
Such a front end can amplify or bypass the received signal. However, there are problems such that the frequency response characteristic is lowered or the input / output reflection loss is lowered by selectively performing these two functions.

이와 관련된 종래 기술로는 미국 공개특허 제2013-0078937호 및 한국 공개특허공보 제 2012-0024446호를 참조하여 이해할 수 있다.
Conventional related arts can be understood with reference to U.S. Published Patent Application No. 2013-0078937 and Korean Unexamined Patent Application Publication No. 2002-0024446.

미국 공개특허 제2013-0078937호U.S. Published Patent Application No. 2013-0078937 한국 공개특허공보 제 2012-0024446호Korea Patent Publication No. 2012-0024446

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 임피던스 매칭을 개량할 수 있고 프론트 엔드의 선형성을 향상시킬 수 있는 프론트 엔드 회로를 제공하는 것이다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a front end circuit capable of improving impedance matching and improving linearity of a front end.

본 발명의 일 기술적 측면은 프론트 엔드 회로의 일 실시예를 제안한다. 상기 프론트 엔드 회로의 일 실시예는, 직렬 연결된 제1 및 제2 바이패스 스위치부를 포함하고 상기 제1 및 상기 제2 바이패스 스위치부의 스위칭 동작에 따라 수신 신호를 출력단으로 바이패스하는 바이패스부 및 상기 바이패스부와 병렬 연결되고 입력된 상기 수신 신호를 증폭하는 증폭부를 포함할 수 있다.
One technical aspect of the present invention proposes one embodiment of a front-end circuit. One embodiment of the front end circuit includes a bypass unit including first and second bypass switch units connected in series and bypassing a received signal according to a switching operation of the first and second bypass switch units to an output stage, And an amplification unit connected in parallel to the bypass unit and amplifying the received signal.

본 발명의 다른 기술적 측면은 프론트 엔드 회로의 다른 일 실시예을 제안한다. 상기 프론트 엔드 회로의 다른 일 실시예는, 입력된 수신 신호를 출력단으로 바이패스하는 바이패스부 및 상기 바이패스부와 병렬 연결되고 입력된 상기 수신 신호를 증폭하는 증폭부를 포함할 수 있다. 상기 증폭부는 직렬 연결된 제1 및 제2 증폭 스위치부를 포함하고 상기 제1 및 상기 제2 증폭 스위치부의 스위칭 동작에 따라 상기 수신 신호를 증폭할 수 있다.
Another technical aspect of the present invention proposes another embodiment of the front end circuit. Another embodiment of the front end circuit may include a bypass unit for bypassing an input received signal to an output terminal, and an amplifying unit connected in parallel to the bypass unit and amplifying the received signal. The amplification unit may include first and second amplification switch units connected in series and may amplify the received signal according to the switching operation of the first and second amplification switch units.

상기한 과제의 해결 수단은, 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 과제 해결을 위한 다양한 수단들은 이하의 상세한 설명의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
The solution of the above-mentioned problems does not list all the features of the present invention. Various means for solving the problems of the present invention can be understood in detail with reference to specific embodiments of the following detailed description.

본 발명의 일 실시형태에 의하면 임피던스 매칭을 개량할 수 있고 프론트 엔드의 선형성을 향상시킬 수 있는 효과가 있다.
According to the embodiment of the present invention, the impedance matching can be improved and the linearity of the front end can be improved.

도 1은 본 발명의 일 실시예에 따른 프론트 엔드 회로를 도시하는 구성도이다.
도 2는 본 발명의 다른 일 실시예에 따른 프론트 엔드 회로를 도시하는 구성도이다.
도 3은 도 1 내지 도 2에 도시된 바이패스 스위치부의 일 실시예를 도시하는 회로도이다.
도 4는 도 1 내지 도 2에 도시된 감쇄부의 일 실시예를 도시하는 회로도이다.
도 5는 본 발명의 또 다른 일 실시예에 따른 프론트 엔드 회로를 도시하는 구성도이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 프론트 엔드 회로를 도시하는 회로도이다.
도 7은 본 발명에 따른 프론트 엔드 회로의 손실 특성을 도시하는 그래프이다.
도 8은 본 발명에 따른 프론트 엔드 회로의 선형성 특성을 도시하는 그래프이다.1 is a configuration diagram showing a front-end circuit according to an embodiment of the present invention.
2 is a configuration diagram showing a front-end circuit according to another embodiment of the present invention.
FIG. 3 is a circuit diagram showing an embodiment of the bypass switch unit shown in FIGS. 1 and 2. FIG.
Fig. 4 is a circuit diagram showing an embodiment of the attenuator shown in Figs. 1 and 2. Fig.
5 is a configuration diagram showing a front-end circuit according to another embodiment of the present invention.
6 is a circuit diagram showing a front-end circuit according to another embodiment of the present invention.
7 is a graph showing loss characteristics of the front-end circuit according to the present invention.
8 is a graph showing the linearity characteristic of the front-end circuit according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

도 1은 본 발명의 일 실시예에 따른 프론트 엔드 회로를 도시하는 구성도이다.1 is a configuration diagram showing a front-end circuit according to an embodiment of the present invention.

도 1을 참조하면, 프론트 엔드 회로(100)는 바이패스부(110) 및 증폭부(120)를 포함할 수 있다. 실시예에 따라, 프론트 엔드 회로(100)는 송수신 스위치(130)를 더 포함할 수 있다.Referring to FIG. 1, the front-end circuit 100 may include a bypass unit 110 and an amplification unit 120. According to the embodiment, the front end circuit 100 may further include a transmission / reception switch 130. [

바이패스부(110)와 증폭부(120)는 입력단과 출력단 사이에서 서로 병렬 연결될 수 있다. The bypass unit 110 and the amplification unit 120 may be connected in parallel to each other between an input terminal and an output terminal.

입력단은 안테나와 연결될 수 있고, 출력단은 소정의 제어 회로, 예컨대 제어부를 포함하는 WIFI 제어 IC 등에 연결될 수 있다. The input terminal may be connected to the antenna, and the output terminal may be connected to a predetermined control circuit, for example, a WIFI control IC including a control unit.

제어부(미도시)의 스위칭 제어에 따라 바이패스부(110)와 증폭부(120) 중 어느 하나가 활성화 될 수 있다. 예를 들어, 프론트 엔드 회로(100)가 수신한 수신 신호의 세기가 약한 경우, 증폭부(120)를 경유하여 수신 신호가 출력단으로 증폭되어 제공될 수 있다. 다른 예를 들어, 수신 신호의 세기가 강한 경우, 바이패스부(110)를 경유하여 증폭 동작 없이 수신 신호가 출력단으로 제공될 수 있다. 제어부는 바이패스부(110)와 증폭부(120) 중 어느 하나를 통하여 수신 신호를 출력단으로 제공하도록, 바이패스부(110)와 증폭부(120)에 대한 스위칭 제어를 수행할 수 있다. Either the bypass unit 110 or the amplification unit 120 can be activated according to the switching control of the control unit (not shown). For example, if the intensity of the received signal received by the front end circuit 100 is weak, the received signal may be amplified and provided to the output terminal via the amplification unit 120. In another example, if the intensity of the received signal is strong, the received signal can be provided to the output stage via the bypass section 110 without amplification. The control unit may perform switching control for the bypass unit 110 and the amplification unit 120 to provide a reception signal through the bypass unit 110 and the amplification unit 120 to the output stage.

일 실시예에서, 제어부는 수신 신호의 세기를 검출하는 수단을 구비하여, 상술한 예와 같이 바이패스부(110)와 증폭부(120) 중 어느 하나를 경유하도록 결정할 수 있다.In one embodiment, the control unit includes means for detecting the intensity of the received signal, and can determine to pass through either the bypass unit 110 or the amplification unit 120, as in the above-described example.

바이패스부(110)는 직렬 연결된 제1 및 제2 바이패스 스위치부(111, 112)를 포함할 수 있다. 바이패스부(110)는 상기 제1 및 상기 제2 바이패스 스위치부(111, 112)의 스위칭 동작에 따라 수신 신호를 출력단으로 바이패스 시킬 수 있다.The bypass unit 110 may include first and second bypass switch units 111 and 112 connected in series. The bypass unit 110 may bypass the reception signal to the output terminal according to the switching operation of the first and second bypass switch units 111 and 112. [

증폭부(120)는 바이패스부(110)와 병렬 연결된다. 증폭부(120)는 입력된 수신 신호를 증폭할 수 있다.The amplification unit 120 is connected in parallel to the bypass unit 110. The amplification unit 120 may amplify the received signal.

일 실시예예서, 제1 바이패스 스위치부(111)는 일단이 입력단에 연결될 수 있다. 제2 바이패스 스위치부(112)는 일단이 제1 바이패스 스위치부(111)의 타단에 연결되고, 타단이 출력단에 연결될 수 있다.In one embodiment, the first bypass switch unit 111 may be connected at one end to an input terminal. The second bypass switch unit 112 may have one end connected to the other end of the first bypass switch unit 111 and the other end connected to the output end.

일 실시예에서, 제1 바이패스 스위치부(111) 및 제2 바이패스 스위치부(112)는 복수의 스위치가 스택되어 구성될 수 있다. 본 실시예에 대해서는 도 3을 참조하여 후술한다.In one embodiment, the first bypass switch section 111 and the second bypass switch section 112 may be configured by stacking a plurality of switches. This embodiment will be described later with reference to Fig.

일 실시예에서, 제1 바이패스 스위치부(111) 및 제2 바이패스 스위치부(112)는 동일한 스위칭 제어 신호를 입력받아 스위칭 동작할 수 있다. 예컨대, 제1 바이패스 스위치부(111)와 제2 바이패스 스위치부(112)에 입력되는 스위칭 제어 신호는 동일한 신호일 수 있다.In one embodiment, the first bypass switch unit 111 and the second bypass switch unit 112 may receive the same switching control signal and perform a switching operation. For example, the switching control signals input to the first bypass switch unit 111 and the second bypass switch unit 112 may be the same signal.

일 실시예에서, 제1 바이패스 스위치부(111) 및 제2 바이패스 스위치부(112)는 바이패스부(110)의 입출력 임피던스를 50옴으로 정합할 수 있다. 즉, 바이패스부(110)에 하나의 스위치부가 아닌 한 쌍의 스위치부를 적용함으로써, 바이패스부(110)에 대한 임피던스 정합이 가능하다. 이로 인하여, 본 발명의 일 실시예에 따른 프론트 엔드 회로(100)는 손실 특성이 우수하고 선형성 특성 또한 향상될 수 있다.In one embodiment, the first bypass switch section 111 and the second bypass switch section 112 can match the input / output impedance of the bypass section 110 to 50 ohms. That is, by applying a pair of switch parts to the bypass part 110, which is not a single switch part, impedance matching with respect to the bypass part 110 is possible. Accordingly, the front-end circuit 100 according to an embodiment of the present invention can have excellent loss characteristics and linearity characteristics.

송수신 스위치(130)는 일단은 입력단에 연결되고, 타단은 증폭부(120) 및 바이패스부(110)에 연결된다.One end of the transmission / reception switch 130 is connected to the input end, and the other end is connected to the amplification unit 120 and the bypass unit 110.

일 실시예예서, 송수신 스위치(130)는 프론트 엔드 회로(100)가 수신 동작을 수행할 때 온 상태를 유지할 수 있다. 한편, 프론트 엔드 회로(100)가 송신 동작을 수행할 때는 오프 상태로 변경될 수 있다. 이러한 실시예의 경우, 도시되지는 않았으나 프론트 엔드 회로(100)는 송신시 활성화되는, 안테나까지의 별도의 경로를 더 포함할 수 있다.
In one embodiment, the transmission / reception switch 130 can maintain the ON state when the front end circuit 100 performs the reception operation. On the other hand, when the front end circuit 100 performs the transmission operation, it can be changed to the off state. In this embodiment, although not shown, the front end circuit 100 may further include a separate path to the antenna, which is activated upon transmission.

도 2는 본 발명의 다른 일 실시예에 따른 프론트 엔드 회로를 도시하는 구성도이다. 도 2에 도시된 다른 일 실시예에서, 바이패스부(110)는 감쇄부(113)를 더 포함할 수 있다. 한편, 본 일 실시예에서 감쇄부(113)를 제외한 다른 구성요소는 도 1에서 상술한 설명으로부터 이해할 수 있다.2 is a configuration diagram showing a front-end circuit according to another embodiment of the present invention. In another embodiment shown in FIG. 2, the bypass unit 110 may further include an attenuation unit 113. On the other hand, in the present embodiment, other components except for the attenuator 113 can be understood from the above description in Fig.

일 실시예에서, 바이패스부(110)는, 일단이 입력단에 연결된 상기 제1 바이패스 스위치부(111)와, 일단이 제1 바이패스 스위치부의 타단에 연결되고, 입력된 신호를 감쇄시키는 감쇄부(113) 및 일단이 감쇄부의 타단에 연결되고, 타단이 출력단에 연결된 제2 바이패스 스위치부(112)를 포함할 수 있다.In one embodiment, the bypass unit 110 includes the first bypass switch unit 111, one end of which is connected to the input terminal, and the other end of which is connected to the other end of the first bypass switch unit, And a second bypass switch unit 112 having one end connected to the other end of the attenuation unit and the other end connected to the output end.

감쇄부(113)는 제1 바이패스 스위치부(111)와 제2 바이패스 스위치부(112) 사이에 직렬 연결될 수 있다. 감쇄부(113)는 입력된 신호를 감쇄시킬 수 있다.The attenuation unit 113 may be connected in series between the first bypass switch unit 111 and the second bypass switch unit 112. The attenuation unit 113 can attenuate the input signal.

본 실시예에서, 제1 바이패스 스위치부(111)와 제2 바이패스 스위치부(112)는 입출력 임피던스의 정합을 위하여 설계되므로, 별도의 감쇄부(113)를 이용하여 입력 신호를 감쇄시킬 수 있다. 따라서, 본 실시예에서 바이패스 되는 입력 신호는 광대역에서 평탄도가 우수한 손실 특성을 유지할 수 있다.In this embodiment, since the first bypass switch unit 111 and the second bypass switch unit 112 are designed to match the input and output impedances, it is possible to attenuate the input signal by using the separate attenuator 113 have. Therefore, the input signal bypassed in the present embodiment can maintain a loss characteristic excellent in flatness in a wide band.

이러한 감쇄부(113)의 일 실시예에 대해서는 도 4를 참조하여 이하에서 후술한다.
One embodiment of this attenuator 113 will be described below with reference to FIG.

도 3은 도 1 내지 도 2에 도시된 바이패스 스위치부의 일 실시예를 도시하는 회로도이다.FIG. 3 is a circuit diagram showing an embodiment of the bypass switch unit shown in FIGS. 1 and 2. FIG.

도 3을 참조하면, 바이패스 스위치부(111, 112)는 복수의 스위치 (M1, M2, M3, M4)가 다단접속 된 구조(stacking structure)로 구성될 수 있다. 복수의 스위치들(M1, M2, M3, M4)은 소스와 드레인 사이에 각각 복수의 저항(R12, R22, R32, R42)을 구비할 수 있으며, 게이트 저항(R11, R21, R31, R41)을 통하여 각각 스위칭 제어 신호를 입력받을 수 있다. Referring to FIG. 3, the bypass switch units 111 and 112 may have a stacking structure in which a plurality of switches M1, M2, M3, and M4 are connected in multiple stages. The plurality of switches M1, M2, M3, and M4 may include a plurality of resistors R12, R22, R32, and R42 between the source and the drain, and the gate resistors R11, R21, R31, Respectively.

바이패스 스위치부(111, 112)에서 제1 스위치(M1)는 입력단이, 제4 스위치(M4)는 출력단이 될 수 있다. 바이패스 스위치부(111, 112)는 좌우 대칭적인 구조로 구성될 수 있으므로, 제4 스위치(M4)가 입력단이 되고 제1 스위치(M1)가 출력단이 될 수도 있다.In the bypass switch units 111 and 112, the first switch M1 may be an input terminal and the fourth switch M4 may be an output terminal. Since the bypass switch units 111 and 112 can be configured symmetrically, the fourth switch M4 may be an input terminal and the first switch M1 may be an output terminal.

도 3은 4개의 스위치(M1, M2, M3, M4)가 스택된 구조를 도시하고 있으나, 이는 예시적인 것으로서 스택되는 스위치의 개수는 실시예에 따라 가변될 수 있다.FIG. 3 shows a structure in which four switches M1, M2, M3, and M4 are stacked, but this is an example, and the number of switches stacked may vary according to the embodiment.

한편, 제1 바이패스 스위치부(111)와 제2 바이패스 스위치부(111)는 동일한 구조로 구성될 수 있다. 제1 바이패스 스위치부(111)와 제2 바이패스 스위치부(111)는 동일한 구조로 구성되어, 바이패스부(110)의 입출력 임피던스를 50옴으로 정합할 수 있다.
Meanwhile, the first bypass switch unit 111 and the second bypass switch unit 111 may have the same structure. The first bypass switch part 111 and the second bypass switch part 111 are constructed in the same structure so that the input / output impedance of the bypass part 110 can be matched to 50 ohms.

도 4는 도 1 내지 도 2에 도시된 감쇄부의 일 실시예를 도시하는 회로도이다.Fig. 4 is a circuit diagram showing an embodiment of the attenuator shown in Figs. 1 and 2. Fig.

감쇄부(113)는 제1 저항(R1)과, 제1 저항의 양단에 연결된 제2 및 제3 저항(R2, R3)를 포함할 수 있다.The attenuator 113 may include a first resistor R1 and second and third resistors R2 and R3 connected to both ends of the first resistor R1.

제1 저항(R1)은 일단이 제1 바이패스 스위치부(111)의 타단에 연결되고, 타단이 제2 바이패스 스위치부(112)의 일단에 연결될 수 있다. 제1 저항의 옴 값은 입력 신호의 감쇄비에 따라서 결정될 수 있다.One end of the first resistor R1 may be connected to the other end of the first bypass switch unit 111 and the other end may be connected to one end of the second bypass switch unit 112. The ohmic value of the first resistor may be determined according to the attenuation ratio of the input signal.

제2 저항(R2)은 일단이 제1 저항(R1)의 상기 일단에 연결되고 타단이 접지될 수 있고, 제3 저항(R3)은 일단이 제1 저항(R1)의 상기 타단에 연결되고 타단이 접지될 수 있다.The second resistor R2 may have one end connected to the one end of the first resistor R1 and the other end grounded and the third resistor R3 has one end connected to the other end of the first resistor R1, Can be grounded.

도 4에서는 Pi형 감쇄기 회로가 개시되어 있으나, 실시예에 따라 감쇄부(113)는 T형 구조 등과 같이 다양한 구성이 적용될 수 있다.
Although the Pi-type attenuator circuit is shown in Fig. 4, according to the embodiment, the attenuator 113 may have various configurations such as a T-type structure.

도 5는 본 발명의 또 다른 일 실시예에 따른 프론트 엔드 회로를 도시하는 구성도이다. 도 5에 도시된 또 다른 일 실시예는, 증폭부(120)의 다른 실시예를 도시하고 있다. 한편, 본 일 실시예에서 증폭부(12)를 제외한 다른 구성요소는 도 1 내지 도 4에서 상술한 설명으로부터 이해할 수 있다. 5 is a configuration diagram showing a front-end circuit according to another embodiment of the present invention. Another embodiment shown in Fig. 5 shows another embodiment of the amplification section 120. Fig. In the present embodiment, other components except for the amplification section 12 can be understood from the above description in FIGS. 1 to 4. FIG.

도 5를 참조하면, 증폭부(120)는 제 1 증폭 스위치부(121), 증폭기(123) 및 제 2 증폭 스위치부(122)를 포함할 수 있다.5, the amplification unit 120 may include a first amplification switch unit 121, an amplifier 123, and a second amplification switch unit 122.

증폭부(120)는 제1 및 제2 증폭 스위치부(121, 122)의 스위칭 동작에 따라 수신 신호를 증폭할 수 있다.The amplification unit 120 may amplify the reception signal according to the switching operation of the first and second amplification switch units 121 and 122.

제 1 증폭 스위치부(121)는 일단이 입력단에 연결될 수 있다. 증폭기(123)는 일단이 제1 증폭 스위치부(121)의 타단에 연결되고, 입력된 신호를 증폭할 수 있다. 제 2 증폭 스위치부(122)는 일단이 증폭기(123)의 타단에 연결되고, 타단이 출력단에 연결될 수 있다.One end of the first amplification switch unit 121 may be connected to an input terminal. The amplifier 123 has one end connected to the other end of the first amplification switch unit 121, and can amplify the input signal. The second amplification switch unit 122 may have one end connected to the other end of the amplifier 123 and the other end connected to the output end.

일 실시예에서, 제1 및 제2 증폭 스위치부(121, 122)는 복수의 스위치가 다단 접속된 구조로 구성될 수 있다. 예를 들어, 도 3에서 도시된 스위칭 구조가 적용될 수 있다. In one embodiment, the first and second amplification switch sections 121 and 122 may be configured such that a plurality of switches are connected in multiple stages. For example, the switching structure shown in Fig. 3 can be applied.

일 실시예에서, 제1 및 제2 증폭 스위치부(121, 122)는 증폭부(120)의 입출력 임피던스를 50옴으로 정합할 수 있다. 이는 도 1 내지 도 3을 참조하여 상술한 제1 바이패스 스위치부(111)와 제2 바이패스 스위치부(111)에 대한 설명으로부터 용이하게 이해할 수 있다.
In one embodiment, the first and second amplification switch sections 121 and 122 can match the input / output impedance of the amplification section 120 to 50 ohms. This can be easily understood from the description of the first bypass switch part 111 and the second bypass switch part 111 described above with reference to FIG. 1 to FIG.

도 6은 본 발명의 또 다른 일 실시예에 따른 프론트 엔드 회로를 도시하는 회로도이다.6 is a circuit diagram showing a front-end circuit according to another embodiment of the present invention.

도 6을 참조하면, 입력단(232)에는 입출력 스위치부(130)가 연결될 수 있다. Referring to FIG. 6, an input / output switch unit 130 may be connected to the input terminal 232.

입출력 스위치부(130)와 출력단(234) 사이에는 2개의 병렬 연결된 경로가 존재할 수 있다. 하나는 바이패스부(110)에 의한 바이패스 경로이며, 다른 하나는 증폭부(121, 123, 122)에 의한 증폭 경로이다.Between the input / output switch unit 130 and the output stage 234, there may be two parallel connected paths. One is a bypass path by the bypass unit 110, and the other is an amplification path by the amplification units 121, 123, and 122.

증폭부는, 일단이 입력단(232)에 연결된 제1 증폭 스위치부(121)와, 게이트 단이 제1 증폭 스위치부(121)의 타단에 연결되고 소스 단이 접지되는 제1 증폭기(211), 소스 단이 제1 증폭기(211)의 드레인 단에 연결되고 드레인 단이 출력단에 연결되는 제2 증폭기(122) 및 일단이 제2 증폭기(122)의 타단에 연결되고 타단이 출력단(234)에 연결된 제2 증폭 스위치부(122)를 포함할 수 있다.
The amplifying part includes a first amplifying switch part 121 whose one end is connected to the input terminal 232, a first amplifier 211 whose gate end is connected to the other end of the first amplifying switch part 121 and whose source terminal is grounded, A second amplifier 122 having one end connected to the drain terminal of the first amplifier 211 and a drain terminal connected to the output terminal and a second amplifier 122 having one end connected to the other end of the second amplifier 122 and the other end connected to the output terminal 234. [ 2 amplification switch unit 122. [

도 7은 본 발명에 따른 프론트 엔드 회로의 손실 특성을 도시하는 그래프이다.7 is a graph showing loss characteristics of the front-end circuit according to the present invention.

도 7은 본 발명과 종래의 프론트 엔드 회로의 프론트 엔드 회로의 손실 특성(S21)과, 입력 반사 손실(S11) 및 출력 반사 손실(S22)을 도시하고 있다. 도시된 그래프에서 실선은 본 발명에 대한 그래프이고, 점선은 한 쌍의 스위치부가 적용되지 않은 종래 기술에 대한 그래프이다.Fig. 7 shows the loss characteristic S21 of the front end circuit of the present invention and the conventional front end circuit, and the input return loss S11 and the output return loss S22. The solid line in the graph is a graph for the present invention, and the dotted line is a graph for the prior art in which a pair of switch portions are not applied.

도 7에서 알 수 있듯이, 본 발명의 일 실시예는 2.4 GHz에서 약 -7.0 dB의 손실값을 나타내고 있으며 종래의 구조에 비해 광대역이며 손실값의 평탄도 또한 우수함을 알 수 있다. 입력 반사 손실을 나타내는 S11에서도, 본 발명의 일 실시예는 주파수 2.4 GHz에서 약 -15.4 dB로 종래의 구조가 갖는 약 -5.4 dB에 비해 반사 손실이 크게 감소한 것을 알 수 있다. 출력 반사 손실을 나타내는 S22 또한 주파수2.4 GHz에서 본 발명의 일 실시예는 약 -14.1 dB로 종래의 구조가 갖는 약 -5.5 dB에 비해 반사 손실이 크게 감소한 것을 알 수 있다.
As can be seen from FIG. 7, one embodiment of the present invention shows a loss value of about -7.0 dB at 2.4 GHz, which is broader than the conventional structure, and the flatness of the loss value is also excellent. In S11 representing the input reflection loss, it can be seen that the embodiment of the present invention has a reflection loss of about -15.4 dB at a frequency of 2.4 GHz, which is much smaller than about -5.4 dB of the conventional structure. S22 indicating output reflection loss. It can also be seen that, at a frequency of 2.4 GHz, an embodiment of the present invention has a reflection loss of about -14.1 dB, which is much smaller than about -5.5 dB of the conventional structure.

도 8은 본 발명에 따른 프론트 엔드 회로의 선형성 특성을 도시하는 그래프이다. 8 is a graph showing the linearity characteristic of the front-end circuit according to the present invention.

도 8은 프론트 엔드 회로의 선형성을 알아보기 위한 IIP3와 P1dB에 대한 성능을 도시하고 있다. 본 발명의 일 실시예에서 IIP3는 약 28.4 dBm으로, 종래 구조가 가지는 약 7.4 dBm에 비해 크게 개선되었다. 아울러, 본 발명의 일 실시예는 P1dB 또한 약 24.5 dBm으로 종래의 구조가 갖던 약 -2.5 dBm의 성능에 비해 개선된 결과를 가짐을 알 수 있다.
FIG. 8 shows performance for IIP3 and P1dB to see the linearity of the front-end circuit. In one embodiment of the invention, IIP3 is about 28.4 dBm, which is significantly improved compared to about 7.4 dBm of the conventional structure. In addition, one embodiment of the present invention shows that P1dB is also about 24.5 dBm, which is improved compared to the performance of the conventional structure of about -2.5 dBm.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the particular forms disclosed. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

110 : 프론트 엔드 회로
110 : 바이패스부
111 : 제1 바이패스 스위치부
112 : 제2 바이패스 스위치부
113 : 감쇄부
120 : 증폭부
121 : 제1 증폭 스위치부
122 : 제2 증폭 스위치부
123 : 증폭기
130 : 송수신 스위치 110: front end circuit
110: Bypass section
111: first bypass switch section
112: second bypass switch section
113: attenuator
120:
121: first amplification switch section
122: second amplification switch section
123: Amplifier
130: transmit / receive switch

Claims (18)

직렬 연결된 제1 및 제2 바이패스 스위치부를 포함하고, 상기 제1 및 상기 제2 바이패스 스위치부의 스위칭 동작에 따라 수신 신호를 출력단으로 바이패스 시키는 바이패스부; 및
상기 바이패스부와 병렬 연결되고, 입력된 상기 수신 신호를 증폭하는 증폭부; 를 포함하는 프론트 엔드 회로.
A bypass unit including first and second bypass switch units connected in series and bypassing a received signal to an output terminal according to a switching operation of the first and second bypass switch units; And
An amplifying unit connected in parallel to the bypass unit and amplifying the received signal; / RTI >
제1항에 있어서, 상기 바이패스부는
상기 제1 바이패스 스위치부와 상기 제2 바이패스 스위치부 사이에 직렬 연결된 감쇄부; 를 더 포함하는 프론트 엔드 회로.
The apparatus of claim 1, wherein the bypass unit
An attenuator connected in series between the first bypass switch unit and the second bypass switch unit; Further comprising: a front-end circuit.
제1항에 있어서, 상기 바이패스부는
일단이 입력단에 연결된 상기 제1 바이패스 스위치부; 및
일단이 상기 제1 바이패스 스위치부의 타단에 연결되고, 타단이 상기 출력단에 연결된 상기 제2 바이패스 스위치부; 를 포함하는 프론트 엔드 회로.
The apparatus of claim 1, wherein the bypass unit
A first bypass switch part connected to the input end; And
The second bypass switch part having one end connected to the other end of the first bypass switch part and the other end connected to the output end; / RTI >
제1항에 있어서, 상기 바이패스부는
일단이 입력단에 연결된 상기 제1 바이패스 스위치부;
일단이 상기 제1 바이패스 스위치부의 타단에 연결되고, 입력된 신호를 감쇄시키는 감쇄부; 및
일단이 상기 감쇄부의 타단에 연결되고, 타단이 상기 출력단에 연결된 상기 제2 바이패스 스위치부; 를 포함하는 프론트 엔드 회로.
The apparatus of claim 1, wherein the bypass unit
A first bypass switch part connected to the input end;
An attenuation unit connected at one end to the other end of the first bypass switch unit and attenuating the input signal; And
The second bypass switch part having one end connected to the other end of the attenuator and the other end connected to the output end; / RTI >
제4항에 있어서, 상기 감쇄부는
일단이 상기 제1 바이패스 스위치부의 상기 타단에 연결되고, 타단이 상기 제2 바이패스 스위치부의 일단에 연결되는 제1 저항;
일단이 상기 제1 저항의 상기 일단에 연결되고 타단이 접지되는 제2 저항; 및
일단이 상기 제1 저항의 상기 타단에 연결되고 타단이 접지되는 제3 저항; 을 포함하는 프론트 엔드 회로.
5. The apparatus of claim 4, wherein the attenuator
A first resistor having one end connected to the other end of the first bypass switch part and the other end connected to one end of the second bypass switch part;
A second resistor having one end connected to the one end of the first resistor and the other end grounded; And
A third resistor having one end connected to the other end of the first resistor and the other end grounded; / RTI >
제1항에 있어서, 상기 제1 및 상기 제2 바이패스 스위치부는
동일한 스위칭 제어 신호를 입력받아 스위칭 동작하는 프론트 엔드 회로.
2. The apparatus of claim 1, wherein the first and second bypass switch sections
A front-end circuit that receives the same switching control signal and performs switching operation.
제1항에 있어서, 상기 제1 및 상기 제2 바이패스 스위치부는
상기 바이패스부의 입출력 임피던스를 50옴으로 정합하는 프론트 엔드 회로.
2. The apparatus of claim 1, wherein the first and second bypass switch sections
And the input / output impedance of the bypass unit is matched to 50 ohms.
제1항에 있어서, 상기 제1 및 상기 제2 바이패스 스위치부는
복수의 스위치가 스택되어 구성되는 프론트 엔드 회로
2. The apparatus of claim 1, wherein the first and second bypass switch sections
A front-end circuit in which a plurality of switches are stacked
제1항에 있어서, 상기 증폭부는
일단이 입력단에 연결된 제1 증폭 스위치부;
일단이 상기 제1 증폭 스위치부의 타단에 연결되고, 입력된 신호를 증폭하는 증폭기; 및
일단이 상기 증폭기의 타단에 연결되고, 타단이 상기 출력단에 연결된 제2 증폭 스위치부; 를 포함하는 프론트 엔드 회로.
The apparatus of claim 1, wherein the amplifying unit
A first amplification switch unit connected to the input end;
An amplifier connected at one end to the other end of the first amplification switch section and amplifying an input signal; And
A second amplification switch part having one end connected to the other end of the amplifier and the other end connected to the output end; / RTI >
제1항에 있어서, 상기 증폭부는
일단이 입력단에 연결된 제1 증폭 스위치부;
게이트 단이 상기 제1 증폭 스위치부의 타단에 연결되고, 소스 단이 접지되는 제1 증폭기;
소스 단이 상기 제1 증폭기의 드레인 단에 연결되고, 드레인 단이 상기 출력단에 연결되는 제2 증폭기; 및
일단이 상기 제2 증폭기의 타단에 연결되고, 타단이 상기 출력단에 연결된 제2 증폭 스위치부; 를 포함하는 프론트 엔드 회로.
The apparatus of claim 1, wherein the amplifying unit
A first amplification switch unit connected to the input end;
A first amplifier whose gate terminal is connected to the other end of the first amplification switch section and whose source terminal is grounded;
A second amplifier having a source terminal connected to the drain terminal of the first amplifier and a drain terminal connected to the output terminal; And
A second amplification switch part having one end connected to the other end of the second amplifier and the other end connected to the output end; / RTI >
제9항에 있어서, 상기 제1 및 상기 제2 증폭 스위치부는
상기 증폭부의 입출력 임피던스를 50옴으로 정합하는 프론트 엔드 회로.
10. The amplifier circuit according to claim 9, wherein the first and second amplification switch sections
And the input / output impedance of the amplification unit is matched to 50 ohms.
제1항에 있어서, 상기 프론트 엔드 회로는
일단은 입력단에 연결되고, 타단은 상기 증폭부 및 상기 바이패스부에 연결되는 송수신 스위치; 를 더 포함하는 프론트 엔드 회로.
2. The circuit of claim 1, wherein the front-
A transmission / reception switch having one end connected to the input terminal and the other end connected to the amplifying unit and the bypass unit; Further comprising: a front-end circuit.
제12항에 있어서, 상기 송수신 스위치는
상기 프론트 엔드 회로가 수신 동작을 수행할 때 온 상태를 유지하는 프론트 엔드 회로.
13. The apparatus according to claim 12, wherein the transmission /
Wherein the front end circuit maintains an on state when performing a receiving operation.
입력된 수신 신호를 출력단으로 바이패스하는 바이패스부; 및
상기 바이패스부와 병렬 연결되고, 입력된 상기 수신 신호를 증폭하는 증폭부; 를 포함하고,
상기 증폭부는
직렬 연결된 제1 및 제2 증폭 스위치부를 포함하고, 상기 제1 및 상기 제2 증폭 스위치부의 스위칭 동작에 따라 상기 수신 신호를 증폭하는 프론트 엔드 회로.
A bypass unit for bypassing an input received signal to an output terminal; And
An amplifying unit connected in parallel to the bypass unit and amplifying the received signal; Lt; / RTI >
The amplifying unit
A front-end circuit comprising first and second amplification switch sections connected in series and amplifying the received signal according to a switching operation of the first and second amplification switch sections.
제14항에 있어서, 상기 증폭부는
일단이 입력단에 연결된 상기 제1 증폭 스위치부;
일단이 상기 제1 증폭 스위치부의 타단에 연결되고, 입력된 신호를 증폭하는 증폭기; 및
일단이 상기 증폭기의 타단에 연결되고, 타단이 상기 출력단에 연결된 상기 제2 증폭 스위치부; 를 포함하는 프론트 엔드 회로.
15. The apparatus of claim 14, wherein the amplifying unit
A first amplification switch unit connected to the input terminal;
An amplifier connected at one end to the other end of the first amplification switch section and amplifying an input signal; And
The second amplification switch part having one end connected to the other end of the amplifier and the other end connected to the output end; / RTI >
제14항에 있어서, 상기 증폭부는
일단이 입력단에 연결된 상기 제1 증폭 스위치부;
게이트 단이 상기 제1 증폭 스위치부의 타단에 연결되고, 소스 단이 접지되는 제1 증폭기;
소스 단이 상기 제1 증폭기의 드레인 단에 연결되고, 드레인 단이 상기 출력단에 연결되는 제2 증폭기; 및
일단이 상기 제2 증폭기의 타단에 연결되고, 타단이 상기 출력단에 연결된 상기 제2 증폭 스위치부; 를 포함하는 프론트 엔드 회로.
15. The apparatus of claim 14, wherein the amplifying unit
A first amplification switch unit connected to the input terminal;
A first amplifier whose gate terminal is connected to the other end of the first amplification switch section and whose source terminal is grounded;
A second amplifier having a source terminal connected to the drain terminal of the first amplifier and a drain terminal connected to the output terminal; And
The second amplification switch part having one end connected to the other end of the second amplifier and the other end connected to the output end; / RTI >
제14항에 있어서, 상기 제1 및 상기 제2 증폭 스위치부는
상기 증폭부의 입출력 임피던스를 50옴으로 정합하는 프론트 엔드 회로.
15. The apparatus of claim 14, wherein the first and second amplification switch sections
And the input / output impedance of the amplification unit is matched to 50 ohms.
제1항에 있어서, 상기 프론트 엔드 회로는
일단은 입력단에 연결되고, 타단은 상기 증폭부 및 상기 바이패스부에 연결되는 송수신 스위치; 를 더 포함하는 프론트 엔드 회로.
2. The circuit of claim 1, wherein the front-
A transmission / reception switch having one end connected to the input terminal and the other end connected to the amplifying unit and the bypass unit; Further comprising: a front-end circuit.
KR1020150076251A 2015-05-29 2015-05-29 Front end circuit KR102123600B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150076251A KR102123600B1 (en) 2015-05-29 2015-05-29 Front end circuit
US15/073,897 US9985586B2 (en) 2015-05-29 2016-03-18 Front end circuit
CN201610236964.5A CN106209156A (en) 2015-05-29 2016-04-15 Front-end circuit
US15/909,067 US10305434B2 (en) 2015-05-29 2018-03-01 Front end circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150076251A KR102123600B1 (en) 2015-05-29 2015-05-29 Front end circuit

Publications (2)

Publication Number Publication Date
KR20160140103A true KR20160140103A (en) 2016-12-07
KR102123600B1 KR102123600B1 (en) 2020-06-15

Family

ID=57399117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150076251A KR102123600B1 (en) 2015-05-29 2015-05-29 Front end circuit

Country Status (3)

Country Link
US (2) US9985586B2 (en)
KR (1) KR102123600B1 (en)
CN (1) CN106209156A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190040041A (en) * 2016-12-14 2019-04-16 가부시키가이샤 무라타 세이사쿠쇼 Switch IC, front-end module and communication device
KR20200145796A (en) * 2013-10-08 2020-12-30 한양대학교 산학협력단 Method for manufacturing flexible device, flexible device manufactured thereby, and junction device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102185059B1 (en) * 2018-08-17 2020-12-01 삼성전기주식회사 Amplifying device with improved isolation characteristics
EP3934095A1 (en) * 2020-07-03 2022-01-05 Nxp B.V. Wilkinson power combiner, communication unit and method therefor
US11770164B2 (en) * 2020-07-17 2023-09-26 Commscope Italy S.R.L. Bypassable radio frequency filters
KR20220032840A (en) * 2020-09-08 2022-03-15 삼성전기주식회사 Splitter, front end module, and operating method thereof
US11695193B2 (en) 2020-12-14 2023-07-04 Nxp B.V. Wilkinson power combiner, communication unit and method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148852A (en) * 1995-11-24 1997-06-06 Matsushita Electric Ind Co Ltd Transmission output variable device
KR20080098883A (en) * 2007-05-07 2008-11-12 주식회사 에이스테크놀로지 Tower-top low noise amplifier in time division duplexing communication system
KR20120024446A (en) 2010-08-25 2012-03-14 가부시키가이샤 엔.티.티.도코모 Multimode frontend circuit
US20130078937A1 (en) 2011-09-27 2013-03-28 Rf Micro Devices, Inc. Switched capacitor detuner for low noise amplification circuit having bypass path

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4206164C2 (en) * 1992-02-28 1994-12-08 Telefunken Microelectron RF mixer in basic circuit
CN1081850C (en) 1995-09-29 2002-03-27 松下电器产业株式会社 Power amplifier and communication device
KR100676354B1 (en) * 2000-03-02 2007-01-31 산요덴키가부시키가이샤 Variable resistance circuit, operational amplification circuit, semiconductor integrated circuit, time constant switching circuit and waveform shaping circuit
WO2002049209A1 (en) * 2000-12-15 2002-06-20 Matsushita Electric Industrial Co., Ltd. Power amplifier and communication apparatus
JP4220694B2 (en) 2001-03-27 2009-02-04 パナソニック株式会社 High frequency variable gain amplifier
US6700439B2 (en) 2002-04-11 2004-03-02 Andrew Corporation Zero-bias bypass switch
US7317903B2 (en) * 2003-09-30 2008-01-08 Sharp Kabushiki Kaisha Wireless communication circuit, wireless communication apparatus, and wireless communication system
FI117777B (en) * 2005-06-07 2007-02-15 Filtronic Comtek Oy Low noise amplifier bypass arrangement
US7385445B2 (en) 2005-07-21 2008-06-10 Triquint Semiconductor, Inc. High efficiency amplifier circuits having bypass paths
SE529457C2 (en) * 2005-11-04 2007-08-14 Powerwave Technologies Sweden Microwave amplifier unit bypass device
JP2007295146A (en) * 2006-04-24 2007-11-08 Niigata Seimitsu Kk Automatic gain control circuit and low noise amplifier circuit
JP4618461B2 (en) * 2006-05-08 2011-01-26 日立金属株式会社 High frequency circuit, high frequency component and communication device
KR100849972B1 (en) 2007-01-25 2008-08-01 삼성전자주식회사 RF filter, digital broadcast receiving tuner and RF signal processing device using the RF filter device
US8253496B2 (en) * 2008-10-31 2012-08-28 Micro Mobio Corporation Linear RF power amplifier with frequency-selectable impedance matching
JP5237842B2 (en) 2009-01-29 2013-07-17 ルネサスエレクトロニクス株式会社 Semiconductor device
US8536950B2 (en) 2009-08-03 2013-09-17 Qualcomm Incorporated Multi-stage impedance matching
CN101944883A (en) 2010-08-24 2011-01-12 上海集成电路研发中心有限公司 Low-noise amplifier
KR101843436B1 (en) 2011-08-25 2018-03-29 삼성전자주식회사 Apparatus and method for reducing power consumption in wireless communication system
US20130210500A1 (en) * 2012-02-09 2013-08-15 Tait Limited Power boosters for radio terminals
US9160377B2 (en) 2012-12-19 2015-10-13 Qualcomm Incorporated Multi-mode multi-band power amplifiers
US9037096B2 (en) 2013-03-06 2015-05-19 Microchip Technology Incorporated Reducing insertion loss in LNA bypass mode by using a single-pole-triple-throw switch in a RF front end module
US9264093B1 (en) 2013-05-15 2016-02-16 Juniper Networks, Inc. Apparatus and method for bypassing amplifiers used to amplify signals received by wireless communication systems
EP3031140B1 (en) * 2013-08-08 2019-04-17 Telefonaktiebolaget LM Ericsson (publ) Low noise amplifier module and method of implementation
JP5831511B2 (en) * 2013-08-26 2015-12-09 株式会社村田製作所 High frequency power amplifier
US9413320B1 (en) 2013-10-25 2016-08-09 Anadigics, Inc. Programmable broad bandwidth gain amplifier
US9847804B2 (en) 2014-04-30 2017-12-19 Skyworks Solutions, Inc. Bypass path loss reduction
CN103986450B (en) * 2014-05-12 2017-04-12 华为技术有限公司 Switch, tuner of antenna and radio frequency device
US20160365908A1 (en) * 2015-06-10 2016-12-15 Skyworks Solutions, Inc. Antenna swap architectures for time-division duplexing communication systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148852A (en) * 1995-11-24 1997-06-06 Matsushita Electric Ind Co Ltd Transmission output variable device
KR20080098883A (en) * 2007-05-07 2008-11-12 주식회사 에이스테크놀로지 Tower-top low noise amplifier in time division duplexing communication system
KR20120024446A (en) 2010-08-25 2012-03-14 가부시키가이샤 엔.티.티.도코모 Multimode frontend circuit
US20130078937A1 (en) 2011-09-27 2013-03-28 Rf Micro Devices, Inc. Switched capacitor detuner for low noise amplification circuit having bypass path

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200145796A (en) * 2013-10-08 2020-12-30 한양대학교 산학협력단 Method for manufacturing flexible device, flexible device manufactured thereby, and junction device
KR20190040041A (en) * 2016-12-14 2019-04-16 가부시키가이샤 무라타 세이사쿠쇼 Switch IC, front-end module and communication device

Also Published As

Publication number Publication date
US10305434B2 (en) 2019-05-28
CN106209156A (en) 2016-12-07
KR102123600B1 (en) 2020-06-15
US20180205345A1 (en) 2018-07-19
US9985586B2 (en) 2018-05-29
US20160352289A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
KR102123600B1 (en) Front end circuit
US9866260B2 (en) System and method for a directional coupler module
KR102492079B1 (en) RF switch with bypass topology
TWI633752B (en) Low pass filter
KR101945798B1 (en) High frequency front end circuit
US8773216B2 (en) Selectivity of a dual coupler
JP2016063539A5 (en)
WO2015001828A1 (en) Front-end circuit
US8600335B2 (en) Receiver comprising a plurality of selectable receive paths
JP2015226313A (en) Variable gain amplifier with switch circuit
JP2008028908A (en) Gain variable low-noise amplifier
US9196962B2 (en) Differential loopstick antenna configuration
JP6436174B2 (en) Power supply circuit, amplifier, communication device, base station, power supply method
CN106452471A (en) GSM radio frequency circuit and terminal comprising circuit
US9787334B2 (en) High frequency power amplifier, high frequency front-end circuit, and radio communication device
CN111373657B (en) Amplifying circuit, front-end circuit and receiving circuit
US8810333B2 (en) Multiband coupling architecture
JP2020182244A (en) Composite filter device
CN110838826A (en) Amplifying device with isolation characteristic
WO2019204305A1 (en) Entry adapter for a catv network
JP2011199648A (en) Variable-gain attenuator
US20160191106A1 (en) Front end circuit
KR101771745B1 (en) Single pole double throw switch
KR101840566B1 (en) A apparatus of multi-function chip circuit for GaAs Monolithic Microwave Integrated Circuit realized wideband performance by switching path circuit
KR101567472B1 (en) Transceiver switchless bi-directional distributed amplifying apparatus

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant