KR20160138040A

KR20160138040A - 낮은-if 모드를 통한 피드백 수신 경로

Info

Publication number: KR20160138040A
Application number: KR1020167026208A
Authority: KR
Inventors: 파라마르즈 사보리; 세이드 아이딘 바쌈; 데송 차오; 칼 토마스 하르딘; 사하르 노자리; 신민 유
Original assignee: 퀄컴 인코포레이티드
Priority date: 2014-03-27
Filing date: 2015-03-23
Publication date: 2016-12-02
Also published as: EP3123617A1; JP6509898B2; US20150280946A1; JP2017509263A; CN106134088A; CN106134088B; WO2015148400A1

Abstract

장치는, 피드백 수신 경로에 RF(radio-frequency) 신호를 수신하도록 구성된 입력부를 포함하고, 그 입력부에 커플링된 회로소자를 또한 포함한다. 회로소자는 RF 신호에 기초하여 낮은-IF(low-intermediate frequency) 신호를 생성하도록 구성된다.

Description

낮은-IF 모드를 통한 피드백 수신 경로{FEEDBACK RECEIVE PATH WITH LOW-IF MODE}

관련 출원에 대한 상호-참조

[0001] 본 출원은 2014년 3월 27일자로 출원된 공동 소유의 U.S 가특허 출원 제61/971,211호, 및 2015년 3월 20일자로 출원된 U.S 정식 특허 출원 제14/664,550호의 우선권을 주장하며, 이들의 내용은 그 전체가 인용에 의해 본 명세서에 명백하게 통합된다.

분야

[0002] 본 개시내용은, 일반적으로 전자장치(electronics)에 관한 것이고, 더욱 구체적으로는 피드백 수신 경로들에 관한 것이다.

[0003] 일반적으로, 송신기들 및 수신기들에 이용되는 다이 면적을 감소시키는 것이 바람직하다. 다이 면적은 종종 이용가능한 인터페이스 핀들의 수에 의해 제한되기 때문에, 핀들의 수를 감소시키는 것은 다이 면적을 감소시키는 것을 가능하게 할 수 있다.

[0004] 송신 전력 제어는 개방 루프 전력 제어를 이용하여 달성될 수 있다. 개방 루프 전력 제어는, 설비 캘리브레이션 시간(factory calibration time)을 증가시킬 수 있고, 전원 공급 변동 및 온도 변동으로 인해 정확도 저하의 대상이 될 수 있으며, 복잡한 룩-업 테이블을 이용할 수 있다. 대안적으로, 피드백 수신기는 송신 전력을 제어하기 위해 피드백 루프에서 이용될 수 있는 신호 정보를 생성하기 위해 송신된 신호를 검출하고 다운컨버팅하는데 이용될 수 있다.

[0005] 도면들에서, 유사한 참조 번호들은 달리 나타내지 않는 한 다양한 도면들에 걸쳐 동일한 부분들을 지칭한다. "102a" 또는 "102b"와 같이 글자 문자 지정들을 갖는 참조 번호들의 경우, 글자 문자 지정들은 동일한 도면에 존재하는 2개의 유사한 부분들 또는 엘리먼트들을 구별할 수 있다. 참조 번호들에 대한 글자 문자 지정들은, 참조 번호가 모든 도면들에서 동일한 참조 번호를 갖는 모든 부분들을 포함하는 것으로 의도되는 경우에는 생략될 수 있다.
[0006] 도 1은 무선 통신 시스템과 통신하는 무선 디바이스를 나타내는 도면이다.
[0007] 도 2는, 낮은-IF(low-intermediate frequency) 모드에서 동작가능한 그리고 기저대역 또는 제로-IF 모드에서 동작가능한 피드백 수신 경로를 포함하는 컴포넌트들을 도시하는 도 1의 무선 디바이스의 도면이다.
[0008] 도 3은, 헤테로다인 구성(heterodyne configuration)을 갖고 낮은-IF 모드에서 동작하는 도 2의 피드백 수신 경로를 포함하는 컴포넌트들을 도시하는 도 1의 무선 디바이스의 다른 도면이다.
[0009] 도 4는, 낮은-IF 모드에서 동작가능한 도 2의 피드백 수신 경로를 포함하고, 또한 피드백 수신 신호를 디지털 기저대역 디바이스에 송신하는데 이용될 수 있는 수신 경로를 포함하는 컴포넌트들을 도시하는 도 1의 무선 디바이스의 다른 도면이다.
[0010] 도 5a는, 도 1의 무선 디바이스에 의해 수행될 수 있는 송신 전력 제어 동작에 이용될 수 있는 전력 레벨들의 그래픽 도면이다.
[0011] 도 5b는, 피드백 수신 경로에서 신호의 온-칩 전력 추정의 타이밍을 예시하는 그래픽 도면이며, 여기서 온-칩 전력 추정은 도 5a의 송신 전력 제어 동작 동안 도 1의 무선 디바이스에 의해 수행된다.
[0012] 도 6은 도 1의 무선 디바이스에서 수행될 수 있는 방법의 예시적인 실시예를 예시한다.

[0013] 단어 "예시적인"은 "예, 예시, 또는 일례로서 기능하는"을 의미하는 것으로 본 명세서에 사용된다. 본 명세서에서 "예시적인"으로서 설명된 임의의 양상은 다른 양상들에 비해 바람직한 또는 이점이 있는 것으로서 반드시 해석되는 것은 아니다.

[0014] 본 상세한 설명에서, 용어 "애플리케이션(application)"은 실행가능한 컨텐츠, 예컨대: 오브젝트 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들, 및 패치들을 갖는 파일들을 포함할 수 있다. 이에 더해, 본 명세서에 언급된 "애플리케이션"은 현실적으로 실행가능하지 않은 파일들, 예컨대, 공개될 필요가 있는 문헌들 또는 액세스될 필요가 있는 다른 데이터 파일들을 포함할 수 있다.

[0015] 본 명세서에 이용된 바와 같이, 용어 "온-라인(on-line)"은, 통신 디바이스가 사용중에 있을 때, 예컨대, 데이터 또는 음성 통신 세션에 관여될 때 본 명세서에 설명되는 것과 같이 송신 전력 제어를 수행하는 것을 지칭한다.

[0016] 도 1은 무선 통신 시스템(120)과 통신하는 무선 디바이스(110)를 나타내는 도면이다. 무선 통신 시스템(120)은 LTE(Long Term Evolution) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(wireless local area network) 시스템, 또는 몇몇 다른 무선 시스템일 수도 있다. CDMA 시스템은 WCDMA(Wideband CDMA), CDMA 1X, EVDO(Evolution-Data Optimized), TD-SCDMA(Time Division Synchronous CDMA), 또는 CDMA의 일부 다른 버전을 구현할 수 있다. 간략화을 위해, 도 1은 2개의 기지국들(130 및 132) 및 하나의 시스템 컨트롤러(140)를 포함하는 무선 통신 시스템(120)을 도시한다. 일반적으로, 무선 통신 시스템은 임의의 수의 기지국들 및 임의의 세트의 네트워크 엔티티들을 포함할 수 있다.

[0017] 무선 디바이스(110)는 또한 UE(user equipment), 이동국, 단말, 액세스 단말, 가입자 유닛, 스테이션 등으로 지칭될 수 있다. 무선 디바이스(110)는 셀룰러 폰, 스마트폰, 태블릿, 무선 모뎀, PDA(personal digital assistant), 핸드헬드 디바이스, 랩탑 컴퓨터, 스마트북, 넷북, 태블릿, 코드리스 폰, WLL(wireless local loop) 스테이션, 블루투스 디바이스 등일 수 있다. 무선 디바이스(110)는 무선 통신 시스템(120)과 통신할 수 있다. 무선 디바이스(110)는 또한, 브로드캐스트 스테이션들(예컨대, 브로드캐스트 스테이션(134))로부터의 신호들, 하나 또는 그 초과의 GNSS(global navigation satellite system)내의 위성들(예컨대, 위성(150))로부터의 신호들 등을 수신할 수 있다. 무선 디바이스(110)는 무선 통신을 위한 하나 또는 그 초과의 무선 기술들, 예컨대, LTE, WCDMA, CDMA 1X, EVDO, TD-SCDMA, GSM, 802.11 등을 지원할 수 있다.

[0018] 무선 디바이스(110)는, 다수의 캐리어들 상에서의 동작을 포함하는 캐리어 어그리게이션(carrier aggregation)을 지원할 수 있다. 캐리어 어그리게이션은 또한 멀티-캐리어 동작으로서 지칭될 수도 있다. 무선 디바이스(110)는, 로우-대역(LB; low-band) 주파수 대역 그룹(예컨대, 하나 또는 그 초과의 주파수 대역들에 포함된 가장 높은 주파수가 1000 메가헤르츠(MHz)를 초과하지 않는 하나 또는 그 초과의 주파수 대역들의 "대역 그룹"), 중간-대역(MB; mid-band) 주파수 대역 그룹(예컨대, 하나 또는 그 초과의 주파수 대역들에 포함된 가장 낮은 주파수가 1000MHz를 초과하고 그리고 하나 또는 그 초과의 주파수 대역들에 포함된 가장 높은 주파수가 2300MHz를 초과하지 않는 하나 또는 그 초과의 주파수 대역들의 대역 그룹), 및/또는 하이-대역(HB; high-band) 주파수 대역 그룹(예컨대, 하나 또는 그 초과의 주파수 대역들에 포함된 가장낮은 주파수가 2300MHz를 초과하는 하나 또는 그 초과의 주파수 대역들의 대역 그룹)에서 동작하도록 구성될 수 있다. 예컨대, 로우-대역은 698 내지 960 MHz를 커버할 수 있고, 중간-대역은 1475 내지 2170 MHz를 커버할 수 있고, 하이-대역은 2300 내지 2690 MHz 그리고 3400 내지 3800 MHz를 커버할 수 있다. 로우-대역, 중간-대역, 및 하이-대역은 3개의 그룹들의 대역들(또는 대역 그룹들)을 지칭하며, 여기서 각각의 대역 그룹은 다수의 주파수 대역들(또는 간단하게, "대역들")을 포함한다. 일부 구현들에서, 각각의 대역은 200MHz과 동일하거나 그 미만인 대역폭을 가질 수 있고 그리고 하나 또는 그 초과의 캐리어들을 포함할 수 있다. 각각의 캐리어는 LTE에서 20MHz까지 커버할 수 있다. LTE Release 11은, LTE/UMTS 대역들로 지칭되고 3GPP TS 36.101에 열거된 35 대역들을 지원한다.

[0019] 무선 디바이스(110)는 송신을 위한 무선 신호를 생성하기 위해 송신 경로를 갖는 트랜시버를 포함할 수 있다. 무선 디바이스(110)의 피드백 수신(FBRx) 경로는, 송신된 신호의 부분을 프로세싱할 수 있고, 무선 디바이스(110)로 하여금 송신된 신호의 전력 제어를 수행하게 하기 위해 에너지 측정 회로를 포함할 수 있다. 수신 피드백 경로는 로우-중간 주파수(낮은-IF) 모드에서 동작하도록 구성된다. 예컨대, 피드백 수신 경로는, 피드백 수신 경로의 기저대역 부분에서 부정확한 직류(DC; direct-current) 전압 레벨에 대해 보상하기 위한 하나 또는 그 초과의 파라미터들, 예컨대, DC 오프셋을 결정하기 위해 낮은-IF 모드에서 동작될 수 있다. 결정된 파라미터들은 피드백 수신 경로의 비-이상적 신호 프로세싱 컴포넌트들의 효과를 감소시키도록 피드백 신호를 변형하기 위해 피드백 수신 경로에 의해 이용될 수 있다. 피드백 신호를 변형하는 것은, 기저대역(즉, 제로-중간 주파수(ZIF; zero-intermediate frequency) 동작 모드에서 동작하는 동안 에너지 측정 회로의 정확도를 개선시킬 수 있다. 무선 디바이스(110)의 수신 피드백 경로의 예시들은 도 2 내지 도 4와 관련하여 더욱 상세하게 설명된다.

[0020] 도 2는 도 1의 무선 디바이스(110)의 예시적인 설계의 블록도를 도시한다. 예시적인 설계에서, 무선 디바이스(110)는 디지털 기저대역 칩(204)에 커플링된 트랜시버 칩(202) 상에 트랜시버를 포함한다. 트랜시버 칩(202)은 송신 경로(220) 및 송신 경로(220)에 커플링된 피드백 수신 경로(250)를 포함한다. 피드백 수신 경로(250)는 낮은-IF 모드에서 그리고 기저대역 모드에서 동작가능하다.

[0021] 송신 경로(220)는 기저대역 입력(214) 및 무선 주파수(RF) 출력(207)을 포함한다. 기저대역 입력(214)은 인터페이스, 예컨대, 동위상(in-phase)(I) 신호(예컨대, 송신 신호의 I 성분)을 수신하도록 구성된 제 1 아날로그 입력 핀(216) 및 직교위상(Q) 신호(예컨대, 송신 신호의 Q 성분)을 수신하도록 구성된 제 2 아날로그 입력 핀(218)을 포함한다. 기저대역 필터들(222, 224)은 수신된 I 및 Q 신호들을 필터링하도록 구성된다. 혼합기들(226, 228)은, I 및 Q 신호들의 업컨버팅된(주파수-시프팅된) RF 버전들을 생성하기 위해 송신 로컬 오실레이터(TX LO) 신호(237)와 기저대역 필터들(222, 224) 각각의 출력들을 승산시키도록 구성된다. 결합기(230)는 RF I 신호와 RF Q 신호를 조합하도록 구성되며, 증폭기(234)는 RF 출력(207)에 결과로 나타나는 RF 송신 신호(221)를 제공하도록 구성된다.

[0022] 전력 증폭기(208)는, RF 출력(207)에 커플링될 수 있고 그리고 RF 송신 신호(221)의 증폭된 버전을 커플러(210)를 통해 안테나(212)에 제공하도록 구성될 수 있다. 커플러(210)는, 전력 추정 및 폐-루프 송신 전력 제어에 사용하기 위한 피드백 수신 경로(250)의 입력부(249)에 RF 신호(223), 예컨대, RF 송신 신호(221)(예컨대, 피드백 수신 신호)의 증폭 버전의 부분 또는 그 샘플을 제공하도록 구성될 수 있다.

[0023] 피드백 수신 경로(250)의 입력부(249)는 (예컨대, 커플러(210) 및 전력 증폭기(208)를 통해) RF 출력(207)에 커플링된다. 입력부(249)는 피드백 수신 경로(250)에서 RF 신호(223)를 수신하도록 구성된다. 피드백 수신 경로(250)는, 낮은-IF 신호 생성 회로소자(253), 낮은-IF/제로-IF 신호 생성 회로소자(253)에 커플링된 필터 및 샘플링 회로소자(233), 필터 및 샘플링 회로소자(233)를 통해 낮은-IF/제로-IF 신호 생성 회로소자(253)에 커플링된 소거 회로(248), 및 전력 추정 회로(266)를 포함한다.

[0024] 낮은-IF/제로-IF 신호 생성 회로소자(253)는 입력부(249)에 커플링되고 RF 신호(223)에 기초하여 낮은-IF 신호(225)를 생성하도록 구성된다. 예컨대, 이하 더욱 상세하게 설명되는 바와 같이, 낮은-IF/제로-IF 신호 생성 회로소자(253)는 낮은-IF 모드와 기저대역(예컨대, 제로-IF) 모드 사이를 스위칭하도록 구성될 수 있다. 낮은-IF/제로-IF 신호 생성 회로소자(253)는 입력부(249)에 커플링된 제 1 혼합기 입력(255)을 갖는 혼합기(240)를 포함한다. 혼합기(240)는 제 2 혼합기 입력(257)을 갖는다. 제 2 혼합기 입력(257)은, 낮은-IF 모드에서 단일 톤 생성기 회로(238)에 커플링되고 그리고 기저대역 모드에서 로컬 오실레이터 회로(236)에 커플링된다. 낮은-IF/제로-IF 신호 생성 회로소자(253)는 RF 피드백 신호(251)(예컨대, RF 신호(223)의 증폭된 버전)를 기저대역 신호로 또는 낮은-IF 신호로 다운컨버팅하도록 구성된다. 예시를 위해, LNA(low noise amplifier)와 같은 증폭기(252)는, 입력부(249)에 커플링되고, I 프로세싱 경로(254)에서 혼합기(240)에 커플링되고 Q 프로세싱 경로(256)에서 혼합기(241)에 커플링된 출력을 갖는다. 혼합기들(240, 241)은 기저대역 필터들(242, 243) 각각에 제공되는 다운컨버팅된 신호들을 생성하기 위해, 수신된 RF 피드백 신호(251)를 다운컨버팅하도록 구성된다.

[0025] 필터 및 샘플링 회로소자(233)는 기저대역 필터들(242, 243), 아날로그-투-디지털 컨버터(ADC)들(244, 245), 및 필터들(246, 247)을 포함한다. 아날로그-투-디지털 컨버터(ADC)(244)은, I 프로세싱 경로(254)에 있고, 필터링된 다운컨버팅된 I 신호를 샘플링하여 필터(246)에 제공되는 디지털 I 신호로 컨버팅하도록 구성된다. 아날로그-투-디지털 컨버터(ADC)(245)은, Q 프로세싱 경로(256)에 있고, 필터링된 다운컨버팅된 Q 신호를 샘플링하여 필터(247)에 제공되는 디지털 Q 신호로 컨버팅하도록 구성된다.

[0026] 소거 회로(248)는 피드백 수신 경로(250)에서의 피드백 수신 신호에 DC(direct-current) 오프셋을 인가하도록 구성될 수 있다. 예컨대, 소거 회로(248)는, 피드백 수신 신호(예컨대, 필터(246)로부터 수신된 I 신호)를 수신하도록 커플링된 제 1 가산기 입력(265) 및 동위상 DC 오프셋(Idc)(260)과 같은 DC 오프셋을 수신하도록 커플링된 제 2 가산기 입력(265)을 갖는 가산기(259)를 포함할 수 있다. 가산기(259)는 필터(246)의 출력으로부터 수신된 I 신호에 Idc(260)를 인가하도록 구성될 수 있다. 소거 회로(248)는 또한 제 2 피드백 수신 신호(예컨대, 필터(247)로부터 수신된 Q 신호) 및 제 2 DC 오프셋, 예컨대, 직교위상 DC 오프셋(Qdc)(261)을 수신하도록 커플링된 제 2 가산기(277)를 포함할 수 있다. 제 2 가산기(277)는 필터(247)의 출력으로부터 수신된 Q 신호에 Qdc(261)를 인가하도록 구성될 수 있다.

[0027] 소거 회로(248)는 또한 로컬 오실레이터(LO) 캐리어 누설 및/또는 다른 RSB(residual side band) 성분들에 대해 적어도 부분적으로 보상하기 위해 하나 또는 그 초과의 이득들을 인가하도록 구성될 수 있다. 제 1 증폭기(262)는 이득 "gi"을 I 신호에 인가할 수 있고, 제 2 증폭기(263)는 I 신호에 이득 "giq"을 인가할 수 있고 그리고 Q 프로세싱 경로(256)에서 가산기 회로(279)의 입력에 출력 신호를 제공할 수 있으며, 제 3 증폭기(264)는 이득 "gq"을 Q 신호에 인가할 수 있고 그리고 Q 프로세싱 경로(256)에서 가산기 회로(279)의 다른 입력에 출력을 제공할 수 있다.

[0028] 피드백 수신 경로(250)는, 피드백 수신 경로의 출력(275) 및 소거 회로(248)에 커플링되고 전력 추정(273)을 생성하도록 구성된 전력 추정기 회로(266)를 포함한다. 전력 추정기 회로(266)는, 소거 회로(248)의 제 1 증폭기(262)의 출력으로부터 I 입력 신호를 수신하고 그리고 소거 회로(248)의 Q 프로세싱 경로(256) 내의 가산기 회로의 출력으로부터 Q 입력 신호를 수신한다. 송신 경로(220)의 RF 송신 신호(221)에대응하는 낮은-IF 신호 또는 기저대역 신호(예컨대, 혼합기들(240, 241)에 의해 생성됨)에 기초하여 전력 추정(273)이 생성될 수 있다.

[0029] 전력 추정기 회로(266)는 피드백 수신 경로(250) 내에서 제 1 피드백 신호의 샘플들을 수신하도록 커플링된 제 1 제곱 회로(268)를 포함한다. 예컨대, 제 1 제곱 회로(268)는 피드백 수신 경로(250)에서 제 1 피드백 신호(예컨대, I 입력 신호)의 샘플의 제곱에 대응하는 값을 생성하도록 구성될 수 있다. 전력 추정기 회로(266)는 피드백 수신 경로(250)에서 제 2 피드백 신호의 샘플들을 수신하도록 커플링된 제 2 제곱 회로(269)를 더 포함한다. 예컨대, 제 2 제곱 회로(269)는 피드백 수신 경로(250)에서 제 2 피드백 신호(예컨대, Q 입력 신호)의 제 2 샘플의 제곱에 대응하는 제 2 값을 생성하도록 구성될 수 있다. 제곱 회로들(268, 269)의 출력들은 (예컨대, 신호 샘플들의 제곱들을 통합하기 위해) 필터들(270, 271)에 의해 필터링될 수 있고, 필터링된 출력들은 (예컨대, 필터(270)를 통해) 제 1 제곱 회로(268)에 그리고 (예컨대, 필터(271)를 통해) 제 2 제곱 회로(269)에 커플링된 가산기, 예컨대, 가산기 회로(272)의 입력들에 제공될 수 있다. 가산기 회로(272)의 출력은 전력 추정(273)을 제공한다. 전력 추정(273)은 RF 피드백 신호(251)의 전력의 추정이다.

[0030] 피드백 수신 경로(250)는 (예컨대, RF 프론트-엔드(RFFE) 직렬 인터페이스(274)를 통해 전력 추정기 회로(266)에 커플링된) 직렬 출력 핀(276)을 포함할 수 있다. 직렬 출력 핀(276)은 RF 피드백 신호(251)의 전력 추정(273)을 디지털 기저대역 칩(204)으로 전송하도록 구성된다.

[0031] 디지털 기저대역 칩(204)은 이득 제어 회로(284)를 송신하도록 커플링된 제어 프로세서/회로소자(280)를 포함한다. 송신 이득 컨트롤러 회로(284)는, 송신될 신호의 I 송신 성분(It)(286) 및 Q 송신 성분(Qt)(287)을 수신하기 위한 입력들을 포함하고, 또한 제어 프로세서/회로소자(280)로부터 이득 제어 신호(285)를 수신하기 위한 입력을 포함한다. 송신 이득 컨트롤러 회로(284)는, 이득-조절된 I 및 Q 출력 신호들을 각각 디지털-투-아날로그 컨버터(DAC)들(288 및 289)에 제공하도록 구성되고, 여기서 이득-조절된 I 및 Q 출력 신호들은 송신 경로(220)의 기저대역 입력(214)의 핀들(216, 218)에 전송된다.

[0032] 제어 프로세서/회로소자(280)는 피드백 수신 경로(250)로부터 수신된 정보에 기초하여 추정된 송신 전력을 생성하도록 구성된 전력 추정기(281)를 포함할 수 있다. 예컨대, 전력 추정기(281)는 직렬 출력 핀(276)을 통해 수신된 하나 또는 그 초과의 디지털 전력 추정들(273)을 이용하여 하나 또는 그 초과의 계산들을 수행하도록 구성될 수 있다. 다른 예시로서, 전력 추정기(281)는, 도 4를 참조하여 더욱 상세하게 설명된 바와 같이, 하나 또는 그 초과의 아날로그 핀들을 통해 수신된 피드백 수신 신호(251)에 대응하는 I 및 Q 성분들에 기초하여 전력 추정을 결정하도록 구성될 수 있다. 전력 추정기(281)는 수신된 송신 신호에 적어도 부분적으로 기초하여 (예컨대, 디지털 기저대역 칩(404)에서 수신된 송신 신호 성분들 It(286) 및 Qt(287)에 기초하여) 전력 추정을 생성하도록 구성될 수 있다. 예컨대, 전력 추정기(281)는 RF 피드백 신호(251)에 대응하는 피드백 파형과 송신 파형 사이의 상관을 결정하도록 구성될 수 있다.

[0033] 제어 프로세서/회로소자(280)는 파라미터 추정기(282)를 포함할 수 있다. 파라미터 추정기(282)는 소거 회로(248)에 의해 이용될 수 있는 하나 또는 그 초과의 파라미터 값들을 결정하도록 구성될 수 있다. 예컨대, 파라미터 추정기(282)는, 피드백 수신 경로(250)가 낮은-IF 모드에서 동작하는 동안, 피드백 수신 경로(250)로부터 데이터를 수신하도록 구성될 수 있다. 제어 프로세서/회로소자(280) 및 파라미터 추정기(282) 에서의 디지털화된 낮은-IF 신호는 복합 I 및 Q 기저대역 신호들로 다운컨버팅할 수 있다.

[0034] 제어 프로세서/회로소자(280)는 이득 제어 신호(285)를 생성하도록 구성된 이득 추정기(283)를 포함할 수 있다. 예컨대, 이득 추정기(283)는 (예컨대, 전력 추정기(281)로부터의) 전력 추정을 특정된 전력 레벨과 비교하고 그 비교의 결과에 기초하여 이득 제어 신호(285)를 생성할 수 있다. 도 5a 및 도 5b를 참조하여 더욱 상세하게 설명된 바와 같이, 예시를 위해, 이득 추정기(283)는, 예상되는 송신 전력 레벨과 추정된 전력 사이의 편차의 양을 결정할 수 있고, 그 편차에 기초하여 이득 조절량을 결정할 수 있거나 또는 전력 레벨 제어 루프 동안 다음 이득 단계를 결정할 수 있다.

[0035] 동작 동안, 피드백 수신 경로(250)는 낮은-IF 모드와 기저대역 모드 사이에서 스위칭하도록 구성된다. 예시를 위해, 각각의 혼합기(240, 241)는, 기저대역 모드에 기저대역 신호를 생성하도록 RF 피드백 신호(251)를 다운컨버팅하기 위해 송신 로컬 오실레이터 회로(236)로부터 로컬 오실레이터 신호(237)를 수신하는 것과 낮은-IF 모드에 낮은-IF 신호를 생성하도록 RF 피드백 신호(251)를 다운컨버팅하기 위해 단일 톤 생성기 회로(238)로부터 단일 톤 생성기 신호(239)를 수신하는 것 사이에서 (예컨대, 스위칭 회로(290)의 제어 입력을 통해) 스위칭하도록 구성된다.

[0036] 소거 회로(248)에 의해 인가된 DC 오프셋(예컨대, Idc(260) 및/또는 Qdc(261))이 기저대역 모드에서 결정하기에는 어려울 수도 있기 때문에, 피드백 수신 경로(250)가 DC 오프셋을 결정하기 위해 낮은-IF 모드에서 동작하도록 구성될 수 있다. 피드백 수신 경로(250)는, DC 오프셋이 결정된 후에, 낮은-IF 모드에서 기저대역 모드로 스위칭하도록 구성될 수 있다. 소거 회로(248)는 기저대역 모드에서 DC 오프셋(예컨대, Idc(260) 및/또는 Qdc(261))을 피드백 수신 신호에 인가한다.

[0037] 예시를 위해, 캘리브레이션 동작 동안, 제어 프로세서/회로소자(280)는 하나 또는 그 초과의 혼합기들(240, 241) 로 하여금 피드백 수신 경로(250)에서의 낮은-IF 동작을 위해 스위칭 회로(290)로부터 단일 톤 생성기 신호(239)를 수신하게 하기 위해 제 1 제어 신호(미도시)를 생성할 수 있다. 피드백 수신 경로(250)로부터의 전력 추정(273)에 기초하여, 파라미터 추정기(282)는 하나 또는 그 초과의 추가 제어 신호들을 통해 소거 회로(248)에 제공되는 하나 또는 그 초과의 파라미터 값들을 생성할 수 있다.

[0038] 파라미터 값들을 업데이트한 후, 제어 프로세서/회로소자(280)는, 캘리브레이션 동작을 빠져나와, 혼합기들(240, 241) 로 하여금 피드백 수신 경로(250)에서의 기저대역 동작을 위해 스위칭 회로(290)로부터 TX LO 신호(237)를 수신하게 하기 위해 제 2 제어 신호(미도시)를 생성할 수 있다. 기저대역 동작에서, 피드백 수신 경로(250)에서의 온-칩 전력 추정을 이용하여 전력 제어 동작들이 수행될 수 있다.

[0039] 도 2에 도시된 예시적인 실시예에서, 동위상/직교위상 신호들(각각, I/Q 경로들(254, 256))을 이용하는 온-칩 전력 추정을 통해 온-라인 FBRx 경로(250)를 이용하여 피드백 수신(FBRx) 기능이 구현된다. 온-칩 전력 추정의 이용으로 송신 전력 제어 도전들을 극복할 수 있다. 피드백 수신 경로(250)는 직렬 인터페이스(RFFE 인터페이스)(274)를 통해 디지털 기저대역(BB) 칩(204)으로 ZIF(zero intermediate frequency) 또는 비-ZIF(예컨대, 낮은-IF) 인터페이스를 이용할 수 있다. 이러한 FBRx 기능은, 기존의 직렬 출력 핀(276)을 이용하여 그리고 트랜시버 칩(202)에 어떠한 추가적인 핀들도 가산되도록 요구하지 않고 (예컨대, 전용 아날로그 I 및 Q 피드백 핀들 없이) 구현될 수 있다. 피드백 수신 경로(250)는 송신 (Tx) 신호 전력을 다운 컨버팅하여 전력 추정을 위해 I^2+Q^2를 통합한다. FBRx 경로(250)에 대한 RSB(residual side band) 캘리브레이션 및 임베디드 DC 오프셋은, DC 오프셋으로 인한 에러들을 회피하기 위해 FBRx 경로(250)를 낮은-IF 모드에 둠으로써 수행되며, 임베디드 이득 캘리브레이션을 수행한다.

[0040] 전력 추정 정확도는, 피드백 수신 경로(250)의 출력이 디지털 기저대역 칩(204)으로 송신되는 동안 다른 신호들로부터의 간섭을 회피하거나 또는 감소시킴으로써 개선될 수 있다. 송신 전력의 측정들은, 다른 송신 동작들(예컨대, GPS, Wi-Fi 등)으로부터의 간섭을 회피하거나 또는 한정시키기 위한 측정 시간 기간들을 선택함으로써 크로스토크를 감소시키거나 또는 제거하도록 스케줄링될 수 있다.

[0041] 디지털 기저대역 칩(204)은 송신 이득 제어 회로(284)를 조절하기 위해 전력 추정의 결과에 기초하여 송신 이득 조절을 결정할 수 있다. 트랜시버 칩(202) 내의 전력 "온-칩"을 추정함으로써 그리고 직렬 인터페이스(274)를 통해 디지털 수치 결과(예컨대, 전력 추정(273))를 디지털 기저대역 칩(204)에 전송함으로써, 디지털 기저대역 칩(204)에서의 전력 추정을 위해 I 및 Q 신호들을 디지털 기저대역 칩(204)에 제공하는 시스템과 비교하여 더 적은 수의 핀들이 이용될 수 있다. 이에 더해, 아날로그 핀 드라이버 회로소자를 생략하고 그리고 그 대신에 피드백 수신경로(250)에 대한 단일 직렬 핀(276)을 이용함으로써 전력 사용 및 칩 면적이 감소될 수 있다. 피드백 수신 경로(250)의 소거 회로(248)가 수신된 I 및 Q 신호들의 추정된 DC 성분(Idc(260), Qdc(261))을 소거함으로써 전력 추정을 개선시킬 수 있다. 도 3에 예시된 바와 같이, DC 성분은 낮은-IF 모드에서 동작시키기 위해 피드백 수신 경로(250)를 재구성함으로써 추정될 수 있다.

[0042] 도 3은, 도 1의 무선 디바이스(110)의 제 2 예시적인 설계를 도시한다. 이러한 제 2 예시적인 설계에서, 무선 디바이스(110)는 도 2의 디지털 기저대역 칩(204) 및 트랜시버 칩(202)을 포함한다. 트랜시버 칩(402)은 송신 경로(220) 및 송신 경로(220)에 커플링된 피드백 수신 경로(250)를 포함한다. 피드백 수신 경로(250)는 낮은-IF 모드에서 동작가능된다. 예컨대, 혼합기(240)는 스위칭 회로(290)로부터 출력된 STG 신호(239)를 수신하도록 구성된다.

[0043] 예시된 바와 같이, 피드백 수신 경로(250)는, 피드백 수신 경로(250)의 도 2의 Q 프로세싱 경로(256)(미도시)가 디스에이블되고, I 프로세싱 경로(254)에서의 혼합기(240)가 낮은-IF 다운컨버팅된 I 신호를 생성하기 위해 STG 신호(239)를 수신하는 헤테로다인 구성에서 동작할 수 있다.낮은-IF 다운컨버팅된 I 신호의 신호 전력이 추정되어 직렬 인터페이스(274)를 통해 디지털 기저대역 칩(204)에 제공될 수 있다. 디지털 기저대역 칩(204)의 파라미터 추정기(282)는, 도 2의 소거 회로(248)에 사용하기 위한 DC 전력, RSB(residual side band), 및 LO 파라미터들을 추정하기 위해 하나 또는 그 초과의 동작들을 수행할 수 있다. 낮은-IF와 기저대역 동작 사이를 스위칭하기 위한 피드백 수신 경로(250)의 능력은, 낮은-IF 모드에서의 DC 오프셋(Idc(260), Qdc(261)) 및/또는 다른 파라미터들의 컴퓨테이션으로 하여금 ZIF 모드에서의 개선된 전력 추정을 위해 소거 회로(248)에 의해 이용되게 할 수 있다.

[0044] 도 4는 디지털 기저대역 칩(404)에 커플링된 트랜시버 칩(402)의 옵션 동작 모드를 도시하는데, 이 모드에서는 도 2의 피드백 수신 경로(250)의 다운컨버팅된 I 및 Q 신호들이 GPS 수신 경로와 같은 수신 경로(424)로 라우팅되는 동안 수신 경로(424)는 그 이외의 용도로 사용되지 않는다. 트랜시버 칩(202)은 송신 경로(220) 및 도 2의 피드백 수신 경로(250)를 포함하고, 또한 수신 경로(424)를 포함한다. 트랜시버 칩(402)은 기저대역 칩(404)에 커플링되도록 구성된 다수의 핀들을 포함한다. 예컨대, 수신 경로(424)는 I 및 Q 출력 신호들 각각에 대응하는 아날로그 출력 핀 또는 다수의 아날로그 출력 핀들, 예컨대, 아날로그 출력 핀들(416, 418)을 통해 디지털 기저대역 칩(404)에 커플링되도록 구성된다.

[0045] 수신 경로(424)는 안테나(426)에 커플링되도록 구성될 수 있는 수신 경로 프론트 엔드(408)를 포함한다. 수신 경로 프론트-엔드(408)는 I 프로세싱 경로(410) 및 Q 프로세싱 경로(411)를 따라 하나 또는 그 초과의 LNA들, 혼합기들, 및 필터들을 포함할 수 있다. 수신 경로 프론트 엔드(408)에 의해 출력된 다운컨버팅된 I 신호는 아날로그 출력 핀(416)에 커플링된 아날로그 드라이버(412)에 제공될 수 있다. 수신 경로 프론트 엔드(408)에 의해 출력된 다운컨버팅된 Q 신호는 아날로그 출력 핀(418)에 커플링된 아날로그 드라이버(413)에 제공될 수 있다.

[0046] 수신 경로 프론트 엔드(408)가 이용되지 않을 때, 예컨대, 수신 경로(424)가 GPS 수신 경로이고 GPS 동작이 디스에이블되고 있을 때, 스위칭 회로(414)는 아날로그 출력 핀을 통해(예컨대, I 및 Q 출력 핀들(416, 418)을 통해) 피드백 수신 신호를 기저대역 칩(404)으로 라우팅시키기 위해 수신 경로(424)에 피드백 수신 경로(250)를 선택적으로 커플링하도록 구성될 수 있다. 스위칭 회로(414)는, 회로소자(253)의 출력에 커플링된 하나 또는 그 초과의 입력들, 예컨대, 대표적인 스위칭 회로 입력(415)을 포함할 수 있고, 또한 수신 경로(424)에 커플링된 하나 또는 그 초과의 출력들, 예컨대, 대표적인 스위칭 회로 출력(417)을 포함할 수 있다. 예컨대, 스위칭 회로(414)는 아날로그 드라이버들(412, 413)의 입력들 각각에 기저대역 필터들(242, 243)의 출력들을 커플링할 수 있다. 피드백 수신 경로(250)의 성분들, 예컨대, ADC들(244, 245), 필터들(246, 247), 소거 회로(248), 및 전력 추정기 회로(266)는 전력 오프될 수도 있거나 또는 그렇지 않으면 (예컨대, 스위칭 회로(414)가 수신 경로(424)에 피드백 수신 경로(250)를 커플링할 때, 헤드스위치 또는 풋스위치(미도시)를 비활성화시킴으로써) 로우-전력 소모 상태에 놓일 수도 있다.

[0047] 아날로그 피드백 수신 I 및 Q 신호들은 아날로그 출력 핀들(416, 418) 각각으로부터 기저대역 칩(404)에서의 ADC들(420, 422)에 수신될 수 있다. 제어 프로세서/회로소자(280)는, 전력 제어 동작 동안, 예컨대 전력 추정기(281)에서 송신 신호(It, Qt)에 수신된 I 및 Q 신호들을 상관시킴으로써, 수신된 I 및 Q 신호들을 이용하도록 구성될 수 있다.

[0048] 수신 경로(424)(예컨대, GPS 경로)의 아날로그 핀들 및 드라이버들을 재-사용하는 것은, 추가적인 핀들 및 드라이버들을 트랜시버 칩(402)에 가산하지 않고, 다운컨버팅된 I 및 Q 신호들을 디지털 기저대역 칩(404)에 제공되는 것을 가능하게 한다. 디지털 기저대역 칩(404)은, 피드백 수신 경로(250)의 전력 추정 회로(266)에서 가능할 수 있는 것 보다, (예컨대, 수신 경로(424)로부터 수신된 I 및 Q 신호들과 송신 I 및 Q 파형들(It, Qt)을 상관시킴으로써) 수신된 아날로그 신호들을 이용하여 더욱 정확한 전력 추정을 계산할 수 있다. 상관 기법들을 적용하는 것은, 신호 통계적 특성들에 대한 전력 추정 의존도를 완화시키고 전력 추정 불확실성을 감소시킨다.

[0049] 도 5a 및 도 5b는 도 2 내지 도 4의 피드백 수신 경로(250)를 이용하여 송신 전력 제어를 적용시키는 예시적인 실시예를 도시하는 도면들이다. 예시적인 실시예에서, 피드백 수신 경로(250)는 ILPC(inner loop power control)에 대한 온-라인 전력 추정을 제공하고, 도 2 및 도 3의 디지털 기저대역 칩(202) 또는 도 4의 디지털 기저대역 칩(404)은, 예컨대, 도 2의 이득 제어 신호(285)를 통해 송신 프론트 엔드(FE) 이득을 업데이트하기 위해 그 추정된 전력 정보를 이용한다.

[0050] 도 5a는, 수평축에 입력 전력(dBm), 좌측의 수직축에 출력 전력(dBm) 그리고 우측의 수직측에 전력 증폭기(PA) 이득(dB)(예컨대, 도 2 내지 도 4의 PA(208)의 이득)을 도시한다. 제 1 트레이스(502)는 PA 이득을 입력 전력의 계단형 함수로서 예시한다. 제 2 트레이스(504)는 제 1 트레이스(502) 보다 더 작은 단차 크기를 갖는 입력 전력의 계단형 함수로서 출력 전력을 예시한다. 예시적인 실시예에서, 트레이스는, 수신기 피드백 전력 추정 및 전력 제어를 가능하게 하는 것은 심지어 PA 이득 증분시 잠재적인 에러가 존재할 때 조차도 PA 이득 스위칭 포인트들(예컨대, PA 이득 증가(506))에서 출력 전력에 있어서의 변화를 1dB 증분(예컨대, 단차 높이(508))으로 제한한다.

[0051] 도 5b는, 설비 캘리브레이션에 따라 PA 이득이 변할 수 있는 PA 스위치 포인트들에서 도 2 및 도 3을 참조하여 설명된 것과 같은 송신 전력 제어가 이용될 수 있고, 그리고 PA 스위칭 포인트에서 수신기 피드백 전력 추정 및 전력 제어를 가능하게 하는 것이 제 1 이득 레벨에서 제 2 이득 레벨로 PA의 이득이 스위칭할 때 발생할 수 있는 이득 증분에 있어서의 에러들을 정정할 수 있다는 것을 도시한다. 예시적인 실시예에서, 도 2 및 도 3의 피드백 수신 경로(250)에서의 전력 추정에 기초하여 이득 단차들이 측정되고 그리고 이득 계단들에서의 에러들이 정정됨에 따라서 (예컨대, 임베디드된) ILPC 동작 동안 PA 이득 캘리브레이션이 수행될 수 있다.

[0052] 도 5b의 도면에서, 제 1 트레이스(502)(제 1 수직축 상의 PA 이득) 및 제 2 트레이스(504)(제 2 수직축 상의 출력 전력)의 부분은 ILPC 동작 동안 시간의 함수(수평축)로서 예시된다. 더 낮은 레벨에서 더 높은 레벨로의 출력 전력에 있어서의 천이(transition) 이후에 제 1 시간 기간(522)은, 더 높은 레벨에 대응하는 전력 추정(273)의 출력 전력 천이 및 생성 사이의 레이턴시에 대응할 수 있다.제 2 시간 기간(524)은, 직렬 인터페이스(274)를 통한 디지털 기저대역 칩(202)으로의 전력 추정(273)의 송신 및 제어 프로세서/회로소자(280)에서의 이득 추정기(283)에 의한 이득 추정의 완료에 대응할 수 있다. 예시적인 실시예에서, 제 1 시간 기간(522)은 약 50 마이크로초일 수 있고, 제 2 시간 기간(524)은 약 20 마이크로초일 수 있다.

[0053] 제 3 시간 기간(526)은 업데이트된 전력 추정을 생성하기 위한 시간의 양에 대응하고, 제 4 시간 기간(528)은 PA 이득 단차 이후에 업데이트된 이득 추정을 생성하기 위한 시간의 양에 대응한다. 제 4 시간 기간(528) 이후에, 시간(530)에, 피드백 수신 경로(250)에 기초하여 추정된 전력과 특정된 전력 출력(예컨대, TD-SCDMA 사양에 의해 특정된 것과 같음) 사이의 차이를 정정하고 그리고/또는 전력 추정(273)에 기초하여 추정된 PA 이득과 특정된 PA 이득 사이의 차이를 정정하기 위해 송신 경로(220)의 프론트-엔드에 전력 정정이 적용될 수 있다. 시간(530)에서의 전력 정정은 내부 루프 전력 제어 동작에 포함된 이득 캘리브레이션의 형태를 제공한다.

[0054] 피드백 수신 경로(250) 내의 전력 온-칩을 추정함으로써, 전력 출력을 조절하는 것과 전력 정정을 생성하는 것 사이의 시간 기간은, 피드백 수신 경로에서 전력 추정들을 생성하지 않고 기저대역 프로세서에서 전력 추정들을 생성하는 폐-루프 시스템들과 비교하여 단축될 수 있다. 그 결과, ILPC(inner loop power control) 동작 동안 출력 전력 단차들의 정확도는 증가될 수 있고, ILPC 동작의 단차 지속기간보다 더 짧은 시간 기간 내에 전력 증폭기 이득 편차들이 검출되고 보상될 수 있다.

[0055] 도 1 내지 도 5의 예시적인 실시예에서, 피드백 수신 경로(250)를 이용하는 송신 전력 제어는 RF 디바이스(예컨대, 트랜시버 칩(202))와 모뎀 디바이스(예컨대, 디지털 기저대역 칩(204)) 사이의 하나 또는 그 초과의 인터페이스 핀들의 수를 감소시킬 수 있다. 디바이스 크기가 핀에 제한될 때, 트랜시버 칩(202) 및 기저대역 칩(204)의 다이 면적도 또한 감소될 수 있다. 피드백 수신 경로(250) 및 직렬 인터페이스(274)를 이용하는 송신 전력 제어는, 피드백 신호를 모뎀에 제공하기 위해 다수의 아날로그 핀들을 이용하는 것과 비교하여, 모뎀과 트랜시버 사이의 라우팅을 간략화할 수 있다. 이에 더해, PCB(printed circuit board) 위의 트랜시버와 모뎀 사이에서 아날로그 신호들의 라우팅을 감소시킴으로써 전력 소모가 감소될 수 있다. 또한, PCB 위에서 라우팅되는 감소된 수의 아날로그 신호들로 인해, 간섭 신호들로 인한 크로스토크도 감소될 수 있다.

[0056] 도 6을 참조하면, 이 방법의 예시적인 실시예가 도시되어 일반적으로 600으로 지정된다. 방법(600)은, 낮은-IF 모드에서 동작가능한 수신 피드백 경로를 포함하는 무선 디바이스, 예컨대, 도 1의 무선 디바이스(110)에서 수행된다. 예컨대, 방법(600)은 한정이 아닌 예시적인 예시들로서 도 1 내지 도 4 중 임의의 도면에 예시된 바와 같이 무선 디바이스(110)에 의해 수행될 수 있다.

[0057] 602에서는, RF(radio-frequency) 신호가 피드백 수신 경로에 수신된다. 예컨대, RF 신호는 도 2 내지 도 4의 RF 신호(223)에 대응할 수 있다.

[0058] 604에서는, 낮은-IF(low-intermediate frequency)가 RF 신호에 기초하여 생성된다. 예컨대, 낮은-IF 신호(225)와 같은 낮은-IF 신호가 도 2 내지 도 4의 신호 생성 회로소자(253)에서 생성될 수 있다. 예컨대, 피드백 수신 경로는 도 2 및 도 3의 DC 오프셋들(Idc(260) 및 Qdc(261))과 같은 피드백 수신 경로의 소거 회로에서 사용하기 위한 하나 또는 그 초과의 파라미터들의 추정들을 생성하기 위해 캘리브레이션 단계 동안 낮은-IF 모드에서 동작될 수 있다. 파라미터들을 생성한 후, 피드백 수신 경로는 전력 제어 동작들을 위해 기저대역 모드로 천이할 수 있다.

[0059] 피드백 수신 경로에서 낮은-IF 신호의 전력 추정이 생성될 수 있다. 예컨대, 도 2 내지 도 4의 전력 추정기(250)는 직교위상 모드(도 2)에서 또는 헤테로다인 모드(도 3)에서 추정된 전력을 생성할 수 있다. 전력 추정은 직렬 인터페이스를 통해, 예컨대, 도 2 및 도 3의 직렬 핀(276)을 통해 디지털 기저대역 칩에 송신될 수 있다.

[0060] 방법(600)은 또한, 피드백 수신 경로가 낮은-IF 모드에 있는 동안, DC 오프셋을 결정하는 단계를 포함할 수 있다. 예컨대, 파라미터 추정기(282)는, 피드백 수신 경로(250)가 낮은-IF 모드에서 동작하는 동안 피드백 수신 경로(250)로부터 데이터(예컨대, 전력 추정(273))를 수신할 수 있고, 그리고 DC 오프셋, 예컨대, Idc(260) 및 Qdc(261)를 결정할 수 있다. 피드백 수신 경로는, DC 오프셋이 결정된 후에, 낮은-IF 모드에서 기저대역 모드로 스위칭할 수 있다. 예컨대, 혼합기들(240, 241)은, (낮은-IF 모드에 대응하는) 단일 톤 생성기 회로(238)로부터 단일 톤 생성기 신호(239)를 수신하는 것과 (기저대역 모드에 대응하는) 송신 로컬 오실레이터 회로(236)로부터 로컬 오실레이터 신호(237)를 수신하는 것 사이를 (예컨대, 스위칭 회로(290)의 제어 입력에 응답하여) 스위칭할 수 있다. 도 2에서 소거 회로(248)에 의해 적용되는 Idc(260) 및 Qdc(261)와 같은 DC 오프셋이 기저대역 모드의 피드백 수신 경로에서 피드백 수신 신호에 적용될 수 있다.

[0061] 낮은-IF 모드에서 피드백 수신 경로를 동작하는 것은 기저대역 모드에서 사용하기 위한 생성 소거 파라미터들, 예컨대, DC 오프셋들에 있어서의 정확도를 개선시키는 것을 가능하게 한다. 그 결과, 기저대역 모드에서 온-칩 전력 추정의 강화된 정확도가 달성될 수 있다. 온-칩 전력 추정을 이용하는 송신 전력 제어 동작들은 감소된 딜레이 및 개선된 성능을 가질 수 있다.

[0062] 도 6이 방법(600)의 엘리먼트들의 특정한 순서를 도시하지만, 다른 실시예들에서는, 방법(600)의 엘리먼트들이 다른 순서로 수행될 수 있다는 것이 이해되어야 한다. 이에 더해, 방법(600)의 엘리먼트들의 2개 또는 그 초과(또는 모두)는 동시에 또는 대체적으로 동시에 수행될 수 있다. 예컨대, 피드백 수신 경로(250)가 낮은-IF 모드에서 동작함과 동시에 RF 신호가 송신 경로에서 송신될 수 있다.

[0063] 개시된 실시예들과 함께, 피드백 수신 경로에서 RF(radio-frequency) 신호를 수신하기 위한 수단을 포함하는 장치가 설명된다. 예컨대, RF 신호를 수신하기 위한 수단은, 도 2 내지 도 4의 입력부(249), 하나 또는 그 초과의 다른 커넥터들, 핀들, 또는 컨덕터들, 또는 이들의 임의의 조합을 포함할 수 있다.

[0064] 장치는 또한 RF 신호에 기초하여 낮은-IF(low-intermediate frequency) 신호를 생성하기 위한 수단을 포함한다. 예컨대, 낮은-IF 신호를 생성하기 위한 수단은 도 2 내지 도 4의 낮은-IF/제로-IF 신호 생성 회로소자(253), 하나 또는 그 초과의 다른 혼합 또는 다운컨버전 회로들, 또는 이들의 임의의 조합을 포함할 수 있다.

[0065] 피드백 수신 경로는, 낮은-IF 신호에 기초하여 전력 추정을 생성하기 위한 수단을 포함할 수 있고, 전력 추정을 생성하기 위한 수단은 낮은-IF 신호를 생성하기 위한 수단에 커플링된다. 예컨대, 전력 추정을 생성하기 위한 수단은 도 2 내지 도 4의 전력 추정기 회로(266)의 하나 또는 그 초과의 컴포넌트들, 하나 또는 그 초과의 다른 전력 추정 회로들, 또는 이들의 임의의 조합을 포함할 수 있다.

[0066] 장치는, RF 신호의 전력 추정을 디지털 기저대역 칩에 직렬로 출력하기 위한 수단을 포함할 수 있다. 예컨대, 전력 추정을 직렬로 출력하기 위한 수단은, 도 2 내지 도 4의 RFFE 인터페이스(274), 도 2 내지 도 4의 직렬 출력 핀(276), 디지털 기저대역 칩에 전력 추정을 직렬로 출력하기 위한 하나 또는 그 초과의 다른 회로들 또는 구조들, 또는 이들의 임의의 조합을 포함할 수 있다.

[0067] 낮은-IF 모드에서 동작가능한 피드백 수신 경로는, 하나 또는 그 초과의 IC들, 아날로그 IC들, RFIC들, 혼합된 신호 IC들, ASIC들, PCB(printed circuit board)들, 전자 디바이스들 등 상에서 구현될 수 있다. CMOS(complementary metal oxide semiconductor), NMOS(N-channel MOS), PMOS(P-channel MOS), BJT(bipolar junction transistor), BiCMOS(bipolar-CMOS), SiGe(silicon germanium), GaAs(gallium arsenide), HBT(heterojunction bipolar transistor)들, HEMT(high electron mobility transistor)들, SOI(silicon-on-insulator) 등과 같은 다양한 IC 프로세스 기술들을 이용하여 멀티-스테이지 필터가 또한 제조될 수 있다.

[0068] 본 명세서에 설명된 바와 같이 수신 피드백 경로의 낮은-IF 모드를 구현하는 장치는 독립형 디바이스일 수 있거나 또는 더 큰 디바이스의 일부일 수 있다. 디바이스는, (i) 독립형 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수 있는 일 세트의 하나 또는 그 초과의 IC들, (iii) RFIC, 예컨대, RF 수신기(RFR) 또는 RF 송신기/수신기(RTR), (iv) ASIC, 예컨대, MSM(mobile station modem), (v) 다른 디바이스들 내에 임베디드될 수 있는 모듈, (vi) 수신기, 셀룰러 폰, 무선 디바이스, 핸드셋, 또는 모바일 유닛, (vii) 등일 수 있다.

[0069] 하나 또는 그 초과의 예시적인 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장될 수 있다. 컴퓨터-판독가능 매체는, 하나의 장소로부터 다른 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 컴퓨터 저장 매체 및 통신 매체를 모두 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 예시적인 실시예에서, 저장 매체는 데이터를 저장하는 저장 디바이스이다. 저장 디바이스는 신호가 아니다. 저장 디바이스는 물리적 저장 재료의 광학적 반사도 또는 자기적 배향, 트랜지스터의 부동 게이트(floating gate) 상에 또는 커패시터의 플레이트 상에 저장된 전하의 양 등에 기초하여 데이터를 저장할 수 있다. 한정이 아닌 예로써, 이러한 컴퓨터-판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 스토리지 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 프로그램 코드를 운반하거나 또는 저장하기 위해 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속수단은 컴퓨터-판독가능 매체로 적절하게 명명된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL(digital subscriber line), 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL, 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들이 매체의 정의 내에 포함된다. 본 명세서에 이용되는 것과 같이, 디스크(disk) 및 디스크(disc)는 콤팩트 디스크(CD; compact disc), 레이저 디스크(laser disc), 광학 디스크(optical disc), DVD(digital versatile disc), 플로피 디스크(floppy disk) 및 블루-레이 디스크(Blu-ray disc)를 포함하며, 여기서 디스크(disk)들은 통상적으로 자기적으로 데이터를 재생하는 반면에 디스크(disc)들은 레이저들을 통해 광학적으로 데이터를 재생한다. 전술한 것들의 조합들이 또한 컴퓨터-판독가능 매체의 범위 내에 포함되어야 할 것이다.

[0070] 상세한 설명에서 이용되는 바와 같이, 용어들 "컴포넌트", "데이터베이스", "모듈", "시스템" 등은 컴퓨터-관련 엔티티, 또는 하드웨어, 펌웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 또는 실행중인 소프트웨어를 지칭하도록 의도된다. 예시를 위해, 도 2의 데이터 프로세서(280)는, 본 명세서에 설명된 것과 같은 피드백 수신 신호의 멀티-스테이지 필터링에 기초하여 폐-루프 전력 제어 동작 동안 하나 또는 그 초과의 이득 제어 신호들의 값들을 선택하거나, 도 5와 관련하여 설명된 것과 같은 하나 또는 그 초과의 바이패스 인에이블 신호들의 값들을 선택하거나, 도 6을 참조하여 설명된 것과 같은 조절가능한 수동 성분들의 하나 또는 그 초과의 값들을 선택하거나, 또는 이들의 임의의 조합 위해 프로그램 명령들을 실행할 수 있다. 한정이 아닌 예시로서, 컴포넌트는 프로세서상에서 구동중인 프로세스, 프로세서, 오브젝트, 실행가능물, 실행 스레드, 프로그램, 및/또는 컴퓨터일 수 있다. 예시에 의해, 컴퓨팅 디바이스 상에서 구동중인 애플리케이션 및 컴퓨팅 디바이스 둘 다는 컴포넌트일 수 있다. 하나 또는 그 초과의 컴포넌트들이 프로세스 내에 및/또는 실행 스레드 내에 상주할 수 있고, 컴포넌트는 하나의 컴퓨터상에 로컬라이징될 수 있고 그리고/또는 2개 또는 그 초과의 컴퓨터들 사이에 분포될 수 있다. 이에 더해, 컴포넌트들은 데이터 구조들이 저장된 다양한 컴퓨터 판독가능 매체로부터 실행할 수 있다.

[0071] 선택된 양상들이 성세하게 설명되고 예시되지만, 이하의 청구범위들에 의해 정의되는 바와 같이, 본 발명의 범위에서 벗어나지 않고 다양한 치환들 및 변경들이 이루어질 수 있다는 점이 이해될 것이다.

Claims

장치로서,
피드백 수신 경로에 RF(radio-frequency) 신호를 수신하도록 구성된 입력부;
상기 입력부에 커플링되고, 상기 RF 신호에 적어도 부분적으로 기초하여 낮은-IF(low-intermediate frequency) 신호를 생성하도록 구성된 회로소자; 및
상기 회로소자에 커플링된 직렬 출력 핀을 포함하고, 상기 직렬 출력 핀은 상기 낮은-IF 신호에 적어도 부분적으로 기초하여 디지털 직렬 출력을 생성하도록 구성되는,
장치.
제 1 항에 있어서,
상기 회로소자는 낮은-IF 모드와 기저대역 모드 사이에서 스위칭하도록 구성되는,
장치.
제 2 항에 있어서,
상기 회로소자는 제 1 혼합기 입력부 및 제 2 혼합기 입력부를 갖는 혼합기를 포함하고,
상기 제 1 혼합기 입력부는 상기 입력부에 커플링되고,
상기 제 2 혼합기 입력부는, 상기 낮은-IF 모드에서 단일 톤 생성기 회로에 커플링되고 상기 기저대역 모드에서 로컬 오실레이터 회로에 커플링되는,
장치.
제 2 항에 있어서,
상기 피드백 수신 경로는 상기 회로소자에 커플링된 소거 회로를 포함하고,
상기 소거 회로는 상기 피드백 수신 경로에서 피드백 수신 신호를 수신하도록 커플링된 제 1 가산기 입력부 및 DC(direct-current) 오프셋을 수신하도록 커플링된 제 2 가산기 입력부를 갖는 가산기를 포함하는,
장치.
제 4 항에 있어서,
상기 소거 회로는 필터 및 샘플링 회로소자를 통해 상기 회로소자에 커플링되는,
장치.
제 4 항에 있어서,
상기 소거 회로는 제 2 피드백 수신 신호 및 제 2 DC(direct-current) 오프셋을 수신하도록 커플링된 제 2 가산기를 더 포함하는,
장치.
제 1 항에 있어서,
상기 피드백 수신 경로는 상기 직렬 출력 핀에 커플링된 전력 추정 회로를 포함하는,
장치.
제 7 항에 있어서,
상기 전력 추정 회로는 상기 피드백 수신 경로 내에 제 1 피드백 신호의 샘플들을 수신하도록 커플링된 제 1 제곱 회로를 포함하는,
장치.
제 8 항에 있어서,
상기 전력 추정 회로는:
상기 피드백 수신 경로 내에 제 2 피드백 신호의 샘플들을 수신하도록 구성된 제 2 제곱 회로; 및
상기 제 1 제곱 회로에 그리고 상기 제 2 제곱 회로에 커플링된 가산기를 더 포함하는,
장치.
제 1 항에 있어서,
상기 회로소자에 커플링된 필터 및 샘플링 회로소자; 및
상기 필터 및 샘플링 회로소자에 커플링된 소거 회로를 더 포함하는,
장치.
제 10 항에 있어서,
상기 소거 회로에 커플링된 전력 추정 회로(상기 전력 추정 회로의 출력부는 상기 직렬 출력 핀에 커플링됨); 및
상기 전력 추정 회로의 상기 출력부에 그리고 상기 직렬 출력 핀에 커플링된 RFFE(RF front-end) 직렬 인터페이스를 더 포함하는,
장치.
제 1 항에 있어서,
수신 경로 및 스위칭 회로를 더 포함하고,
상기 스위칭 회로는 상기 수신 경로에 커플링된 스위칭 회로 출력부를 갖고 상기 회로소자의 출력부에 커플링된 스위칭 회로 입력부를 갖는,
장치.
제 1 항에 있어서,
상기 입력부는 송신 경로의 RF 출력부에 커플링되고,
상기 송신 경로 및 상기 피드백 수신 경로는 다수의 핀들을 포함하는 트랜시버 칩 상에 있으며,
상기 트랜시버 칩은 아날로그 출력 핀을 통해 기저대역 칩에 커플링된 수신 경로를 더 포함하는,
장치.
제 1 항에 있어서,
상기 회로소자는, 낮은-IF 모드에서 제 1 신호 생성 회로소자에 커플링되도록 구성되고, 기저대역 모드에서 제 2 신호 생성 회로소자에 커플링되도록 구성되며,
상기 낮은-IF 신호는 제 1 성분 및 제 2 성분을 갖는,
장치.
장치로서,
피드백 수신 경로에 RF(radio-frequency) 신호를 수신하기 위한 수단;
상기 RF 신호에 적어도 부분적으로 기초하여 낮은-IF(low-intermediate frequency) 신호를 생성하기 위한 수단; 및
상기 낮은-IF 신호에 적어도 부분적으로 기초하여 디지털 직렬 출력을 생성하기 위한 수단을 포함하는,
장치.
제 15 항에 있어서,
상기 피드백 수신 경로는 상기 낮은-IF 신호에 적어도 부분적으로 기초하여 전력 추정을 생성하기 위한 수단을 포함하고,
상기 전력 추정을 생성하기 위한 수단은 상기 낮은-IF 신호를 생성하기 위한 수단에 커플링되는,
장치.
제 15 항에 있어서,
상기 낮은-IF(low-intermediate frequency) 신호를 생성하기 위한 수단은 낮은-IF 모드와 기저대역 모드 사이에서 스위칭하도록 구성되는,
장치.
제 15 항에 있어서,
상기 디지털 직렬 출력을 생성하기 위한 수단을 통해 상기 RF 신호의 전력 추정을 디지털 기저대역 칩에 직렬로 출력하기 위한 수단을 더 포함하는,
장치.
방법으로서,
피드백 수신 경로에 RF(radio-frequency) 신호를 수신하는 단계;
상기 RF 신호에 적어도 부분적으로 기초하여 낮은-IF(low-intermediate frequency) 신호를 생성하는 단계; 및
상기 직렬 출력 핀에서 상기 피드백 수신 경로의 출력을 생성하는 단계를 포함하는,
방법.
제 19 항에 있어서,
상기 피드백 수신 경로에서 상기 낮은-IF 신호의 전력 추정을 생성하는 단계; 및
상기 직렬 출력 핀을 통해 상기 전력 추정을 디지털 기저대역 칩으로 전송하는 단계를 더 포함하는,
방법.