KR20160128709A - stacking method of thin type chip - Google Patents
stacking method of thin type chip Download PDFInfo
- Publication number
- KR20160128709A KR20160128709A KR1020150060474A KR20150060474A KR20160128709A KR 20160128709 A KR20160128709 A KR 20160128709A KR 1020150060474 A KR1020150060474 A KR 1020150060474A KR 20150060474 A KR20150060474 A KR 20150060474A KR 20160128709 A KR20160128709 A KR 20160128709A
- Authority
- KR
- South Korea
- Prior art keywords
- thin
- substrate
- chips
- thin chips
- chip
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000010030 laminating Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims 2
- 238000005452 bending Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 22
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 5
- 239000000057 synthetic resin Substances 0.000 description 5
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
Description
본 발명은 박형 칩의 적층방법에 관한 것으로, 더욱 상세하게는 기판 상면에 고단 적층되는 박형 칩의 휨을 방지할 수 있도록 한 박형 칩의 적층방법에 관한 것이다.
The present invention relates to a method of stacking thin chips, and more particularly, to a method of stacking thin chips that can prevent warpage of a thin chip stacked on a top surface of a substrate.
메모리 반도체 패키징 공정에서 보다 많은 용량의 메모리를 집적화하기 위하여 규격화된 기판 위에 박형 칩을 고단으로 적층하는 경우가 늘고 있다.In the memory semiconductor packaging process, in order to integrate a larger amount of memory, thin chips are stacked on a standardized substrate in a high-temperature manner.
즉, 웨이퍼의 후면을 연삭하고, 후면이 연삭된 웨이퍼를 절단하며, 웨이퍼를 절단하여 얻어진 칩을 기판 위에 고단 적층하고, 적층된 칩과 기판 사이를 와이어 본딩하는 경우가 늘고 있다.More specifically, there is an increasing number of cases in which the back surface of the wafer is ground, the back-ground wafer is cut, the chips obtained by cutting the wafer are superimposed on the substrate, and the laminated chip and the substrate are wire-bonded.
이때, 웨이퍼는, 표면의 패턴 층이 다양한 재질로 형성되므로 각 층간 열팽창계수 등이 상이하고, 각 층간 접착제의 열 수축 정도 등이 상이하며, 후면 연삭 과정에서 마찰열에 의해 소성 변형하므로 쉽게 휘게 된다.At this time, since the pattern layer of the surface is formed of various materials, the wafer has different coefficients of thermal expansion between layers and the degree of heat shrinkage of the respective interlayer adhesives, etc., and is bent easily due to plastic deformation due to frictional heat in the back grinding process.
이와 같은 이유로 웨이퍼가 휠 경우, 웨이퍼 손상 우려가 커지는 바, 웨이퍼 핸들링이 보다 주의 깊게 이루어져야 하므로 핸들링 시스템이 정교해져야만 하는 문제가 있었다.For this reason, when the wafer is wheeled, there is a concern that the wafer is damaged. Therefore, the handling of the wafer must be more carefully performed, and the handling system must be elaborated.
또한, 웨이퍼가 휠 경우, 이에 의해 얻어지는 박형 칩 자체도 휘게 되며, 특히 도 1에 도시된 바와 같이 박형 칩(30)이 기판(10) 상면에 사선방향으로 적층, 즉 상부층 박형 칩(30)의 일단부가 하부층 박형 칩(30)의 일단을 벗어나 적층될 때 하부층 박형 칩(30)을 벗어난 상부층 박형 칩(30)의 일부가 공중에 뜬 상태로 되어 자중에 의해 하부로 처지게 되므로 박형 칩(30)의 휨이 심화된다.1, the
이와 같이 기판에 고단으로 적층되는 박형 칩의 휨이 심화될 경우, 특히 차후 몰딩 과정에서 박형 칩이 부러지거나 깨지는 등 손상이 유발되는 경우가 빈번하였을 뿐만 아니라 와이어 본딩 과정에서 휨 발생 부위가 상하로 유동하여 와이어와 본딩패드 사이의 부착력이 저하되는 문제가 있었다.When the warpage of a thin chip stacked at a high stage is intensified in such a manner, damage is often caused, for example, by breaking or cracking of a thin chip in a subsequent molding process. In addition, So that the adhesion between the wire and the bonding pad deteriorates.
상기의 이유로 해당분야에서는 기판에 고단 적층되는 박형 칩의 휨을 방지할 수 있도록 하는 박형 칩의 적층방법의 개발을 시도하고 있으나, 현재까지는 만족할만한 결과를 얻지 못하고 있는 실정이다.
For the above reasons, in the field of the art, attempts have been made to develop a method of stacking thin chips to prevent warpage of a thin chip stacked on a substrate. However, up to now, satisfactory results have not been obtained.
본 발명은 상기와 같은 실정을 감안하여 제안된 것으로, 기판 위에 박형 칩을 고단 적층할 때 박형 칩의 휨으로 인하여 박형 칩의 손상이 유발되었던 문제를 해소할 수 있도록 한 박형 칩의 적층방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances and provides a method of stacking thin chips that can solve the problem of damaging a thin chip due to warping of a thin chip when a thin chip is laminated on a substrate The purpose is to do.
또한, 본 발명은 기판 위에 박형 칩을 고단 적층할 때 박형 칩의 휨 발생 부위가 상하로 유동함에 따라 와이어와 본딩패드 사이의 부착력이 저하되었던 문제를 해소할 수 있도록 한 박형 칩의 적층방법을 제공하는 데 그 목적이 있다.
The present invention also provides a method of stacking thin chips that can solve the problem that the adhesion force between the wires and the bonding pads is lowered as the bending portions of the thin chips move up and down when the thin chips are laminated on the substrate The purpose is to do.
상기의 목적을 달성하기 위한 본 발명 제1실시예에 의한 지지봉을 이용한 박형 칩의 적층방법은, 기판의 상면 일측에 일정한 높이를 갖는 지지봉을 고정하는 단계; 상기 지지봉이 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 사선방향으로 순차적 안착되는 상기 박형 칩이 상기 지지봉에 접촉되도록 하는 단계; 상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method of stacking thin chips using a support rod, the method comprising: fixing a support rod having a predetermined height to one side of a top surface of a substrate; Placing the thin chips sequentially in an oblique direction on the upper surface of the substrate on which the support rods are fixed, so that the thin chips sequentially mounted in the oblique direction are brought into contact with the support rods; And wire bonding each of the thin chips and the substrate.
상기 기판은 인쇄회로기판 또는 리드프레임의 어느 하나이다.The substrate is either a printed circuit board or a lead frame.
상기 지지봉은 상기 박형 칩의 두께에 비해 두꺼운 두께로 형성된다. The support bar is formed to have a thickness that is thicker than the thickness of the thin chip.
상기 지지봉은 금속 또는 경질 합성수지로 형성된다.The support bar is formed of a metal or hard synthetic resin.
상기 지지봉은 상단 및 하단에 타부위에 비해 단면적이 넓은 안착면이 형성된다.The supporting rod has a seating surface having a larger cross-sectional area than the other portions at the upper and lower ends.
상기 지지봉은 상기 기판에 높이를 달리하여 복수로 고정될 수 있다.The support rods may be fixed to the substrate at a plurality of different heights.
또한, 본 발명 제2실시예에 의한 지지봉을 이용한 박형 칩의 적층방법은, 기판의 상면 일측에 일정한 높이를 갖는 지지봉을 고정하는 단계; 상기 지지봉이 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 사선방향으로 순차적 안착되는 상기 박형 칩이 상기 기판에 고정된 상기 지지봉에 접촉되도록 하는 단계; 사선방향으로 순차적 안착된 상기 박형 칩의 단부에 다른 지지봉을 추가 고정하는 단계; 사선방향으로 순차적 안착된 상기 박형 칩의 상부로 다른 박형 칩을 역사선방향으로 순차적으로 안착시키되, 역사선방향으로 순차적 안착되는 상기 박형 칩이 추가 고정된 상기 지지봉에 접촉되도록 하는 단계; 상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method of stacking thin chips using a support rod, the method comprising: fixing a support rod having a predetermined height to one side of a top surface of a substrate; Sequentially placing the thin chips in the oblique direction on the upper surface of the substrate on which the support rods are fixed, so that the thin chips sequentially mounted in the oblique direction are brought into contact with the support rods fixed to the substrate; Further securing another support rod to the end of the thin chip sequentially placed in the oblique direction; Sequentially placing other thin chips on the upper side of the thin chips sequentially mounted in the oblique direction in the direction of the longitudinal line so that the thin chips successively seated in the direction of the historical line are brought into contact with the further fixed support rods; And wire bonding each of the thin chips and the substrate.
상기 지지봉은 사선방향으로 순차적 안착된 상기 박형 칩의 단부에 높이를 달리하여 복수로 추가 고정될 수 있다.
The support rods may be additionally fixed in a plurality of different heights at the ends of the thin chips sequentially placed in the oblique direction.
본 발명에 의한 박형 칩의 적층방법은, 기판 상면에 고단 적층되는 박형 칩이 지지봉과 접촉하는 바, 고단 적층되는 박형 칩이 지지봉에 의해 지지되어 하부로의 처짐이 방지되므로 고단 적층되는 박형 칩의 휨을 방지할 수 있는 효과가 있다.
In the method of laminating a thin chip according to the present invention, since a thin chip laminated at a high stage on the upper surface of a substrate is in contact with a support bar, the thin chip laminated at a high stage is supported by a support bar, There is an effect that warpage can be prevented.
도 1은 고단 적층되는 박형 칩의 휨을 설명하기 위한 예시도.
도 2는 본 발명 제1실시예에 의한 지지봉을 이용한 박형 칩 적층방법의 공정도.
도 3은 본 발명 제1실시예에서 지지봉 고정을 설명하기 위한 예시도.
도 4는 본 발명 제1실시예에서 박형 칩 안착을 설명하기 위한 예시도.
도 5는 본 발명 제1실시예에서 와이어 본딩을 설명하기 위한 예시도.
도 6은 본 발명 제2실시예에 의한 지지봉을 이용한 박형 칩 적층방법 공정도
도 7은 본 발명 제2실시예에서 지지봉 추가 고정을 설명하기 위한 예시도
도 8은 본 발명 제2실시예에서 박형 칩 추가 안착을 설명하기 위한 예시도
도 9는 본 발명 제2실시예에서 와이어 본딩을 설명하기 위한 예시도BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is an exemplary view for explaining deflection of a thin chip laminated in a high-temperature state; Fig.
Fig. 2 is a process chart of a thin chip laminating method using a support rod according to the first embodiment of the present invention. Fig.
3 is an exemplary view for explaining fixing of a support bar in the first embodiment of the present invention.
4 is an exemplary view for explaining the seating of a thin chip in the first embodiment of the present invention.
5 is an exemplary view for explaining wire bonding in the first embodiment of the present invention.
6 is a process chart of a thin chip stacking method using a support rod according to the second embodiment of the present invention
Fig. 7 is an exemplary view for explaining the additional fixing of the support bars in the second embodiment of the present invention
8 is an exemplary view for explaining the additional seating of a thin chip in the second embodiment of the present invention
9 is an exemplary diagram for explaining wire bonding in the second embodiment of the present invention
이하, 첨부 도면에 의거 본 발명에 대하여 상세히 설명하면 다음과 같다.
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2에 도시된 바와 같이 본 발명 제1실시예에 의한 지지봉을 이용한 박형 칩의 적층방법은, 지지봉을 고정하는 단계(S1)와, 박형 칩을 안착하는 단계(S2)와, 와이어를 본딩하는 단계(S3)를 포함한다.As shown in FIG. 2, the method for laminating thin chips using the support rods according to the first embodiment of the present invention includes a step S1 for fixing the support rods, a step S2 for seating the thin chips, Step S3.
상기 단계(S1)는 기판(10)의 상면 일측에 일정한 높이를 갖는 지지봉(20)을 고정한다.In the step S1, the
상기 기판(10)은 인쇄회로기판 또는 리드프레임의 어느 하나일 수 있다.The
상기 기판(10)이 인쇄회로기판 또는 리드프레임의 어느 하나임으로써 인쇄회로기판의 상면에 박형 칩(30)이 적층되거나, 리드프레임의 상면에 상기 박형 칩(30)이 적층된다.The
상기 지지봉(20)은 상기 박형 칩(30)의 두께에 비해 두꺼운 두께로 형성되는 것이 바람직하다.The
상기 지지봉(20)이 상기 박형 칩(30)의 두께에 비해 두꺼운 두께로 형성됨으로써 상기 지지봉(20)을 통해 고단 적층되는 박형 칩(30)의 안정적 지지가 가능하다.Since the
상기 지지봉(20)은 금속 또는 경질 합성수지로 형성되는 것이 바람직하다.The
상기 지지봉(20)이 금속 또는 경질 합성수지로 형성됨으로써 재질 특성상 상기 지지봉(20)을 통해 고단 적층되는 박형 칩(30)의 안정적 지지가 가능하다.Since the
상기 지지봉(20)은 와이어로 형성될 수 있다.The
상기 지지봉(20)이 와이어로 형성됨으로써 와이어를 일정 길이로 절단하는 것만으로 상기 지지봉(20)이 간단히 형성된다.The
상기 지지봉(20)은 상단 및 하단에 타부위에 비해 단면적이 넓은 안착면(21)이 형성되는 것이 바람직하다.It is preferable that the
상기 지지봉(20)의 상단 및 하단에 타부위에 비해 단면적이 넓은 안착면(21)이 형성됨으로써 상기 안착면(21)에 접착제를 도포하거나 와이어 본딩함에 따라 상기 지지봉(20)의 고정이 안정된다.The supporting surface of the supporting
상기 지지봉(20)은 높이를 달리하여 상기 기판(10)에 복수로 고정될 수 있다.The
상기 지지봉(20)이 높이를 달리하여 상기 기판(10)에 복수로 고정됨으로써 상기 지지봉(20) 각각을 통해 고단 적층되는 상기 박형 칩(30)을 지지할 수 있게 되므로 상기 지지봉(20)에 의한 상기 박형 칩(30)의 지지가 안정된다.The plurality of
상기 단계(S2)는, 상기 지지봉(20)이 고정된 상기 기판(10) 상면에 상기 박형 칩(30)을 사선방향으로 순차적 안착시키되, 사선방향으로 순차적 안착되는 상기 박형 칩(30)이 상기 지지봉(20)에 접촉되도록 한다.In step S2, the
이와 같은 상기 단계(S2)에서 상기 지지봉(20) 상단에는 사선방향으로 고단 적층되는 상기 박형 칩(30)의 최상층 저면이 접촉하는 것이 바람직하다.In this step S2, the bottom of the uppermost layer of the
상기 단계(S2)에서 상기 지지봉(20) 상단에 사선방향으로 고단 적층되는 상기 박형 칩(30)의 최상층 저면이 접촉함으로써 상기 지지봉(20)의 지지에 의해 상기 박형 칩(30) 최상층의 휨이 방지될 뿐만 아니라 상기 박형 칩(30) 최상층 하부에 위치하는 하부층의 휨 또한 방지된다.The uppermost layer of the
그리고 상기 단계(S2)에서 상기 박형 칩(30)들은 서로 간에 접합되는 것은 물론이다.It goes without saying that the
상기 단계(S2)에서 상기 박형 칩(30)들이 서로 간에 접합됨으로써 상기 지지봉(20)에 의해 사선방향으로 고단 적층되는 상기 박형 칩(30)의 최상층이 지지될 때 이의 하부에 접합된 하부층의 휨 또한 방지된다.When the uppermost layer of the
한편, 단계(S2)는 사선방향으로 고단 적층되는 상기 박형 칩(30)이 상기 지지봉(20)에 접촉되도록 하는 것에 특징이 있을 뿐 이외 사항은 통상의 박형 칩 안착 방법을 따른다.Meanwhile, step S2 is characterized in that the
상기 단계(S3)는 상기 박형 칩(30) 각각과 상기 기판(10)을 와이어(40) 본딩한다.In step S3, the
상기 박형 칩(30) 각각과 상기 기판(10)을 와이어(40) 본딩함으로써 고단 적층되는 상기 박형 칩(30)과 상기 기판(10)이 전기적으로 연결된다.The
한편, 상기 단계(S3)는 통상의 와이어 본딩 방법을 따른다.Meanwhile, the step (S3) follows the normal wire bonding method.
또한, 도 6에 도시된 바와 같이 본 발명 제2실시예에 의한 지지봉을 이용한 박형 칩 적층방법은, 지지봉을 고정하는 단계(S1')와, 박형 칩을 안착하는 단계(S2')와, 지지봉을 추가 고정하는 단계(S3')와, 박형 칩을 추가 안착하는 단계(S4')와, 와이어를 본딩하는 단계(S5')를 포함한다.6, the method for laminating thin chips using the support rods according to the second embodiment of the present invention includes a step S1 'for fixing the support rods, a step S2' for seating the thin chips, (S4 ') of attaching a thin chip to the chip (S5'), and bonding the wire (S5 ').
상기 단계(S1') 및 상기 단계(S2')는 제1실시예에서의 상기 단계(S1) 및 상기 단계(S2)와 동일하다.The steps (S1 ') and (S2') are the same as the steps (S1) and (S2) in the first embodiment.
상기 단계(S3')는 사선방향으로 순차적 안착된 상기 박형 칩(30)의 단부에 다른 지지봉(20')을 추가 고정한다.The step S3 'further fixes another support rod 20' on the end of the
여기서, 상기 지지봉(20')은 사선방향으로 순차적 안착된 상기 박형 칩(30)의 단부에 높이를 달리하여 복수로 추가 고정될 수 있다.Here, the support rods 20 'may be additionally fixed to the ends of the
상기 지지봉(20')이 사선방향으로 순차적 안착된 상기 박형 칩(30)의 단부에 높이를 달리하여 복수로 추가 고정됨으로써 상기 지지봉(20) 각각을 통해 아래에서 설명하는 역사선방향으로 순차적 안착되는 상기 박형 칩(30')을 지지할 수 있게 되므로 상기 지지봉(20')에 의한 상기 박형 칩(30')의 지지가 안정된다. The support rods 20 'are additionally fixed to the ends of the
상기 단계(S4')는 사선방향으로 순차적 안착된 상기 박형 칩(30)의 상부로 다른 박형 칩(30')을 역사선방향으로 순차적으로 안착시키되, 역사선방향으로 순차적 안착되는 상기 박형 칩(30')이 추가 고정된 상기 지지봉(20')에 접촉되도록 한다.In step S4 ', the other thin chips 30' are sequentially placed on the upper side of the
이와 같은 상기 단계(S4')에서 상기 박형 칩(30')들은 서로 간에 접합된다.In this step S4 ', the thin chips 30' are bonded to each other.
상기 단계(S4')에서 상기 박형 칩(30')들이 서로 간에 접합됨으로써 상기 지지봉(20')에 의해 역사선방향으로 고단 적층되는 상기 박형 칩(30')의 어느 한 층이 지지될 때 이의 하부에 접합된 하부층의 휨 또한 방지된다.In the step S4 ', when the thin chips 30' are bonded to each other, any one layer of the thin chip 30 'stacked in the direction of the longitudinal direction by the support rods 20' is supported, Warpage of the lower layer joined to the lower portion is also prevented.
한편, 상기 단계(S4')는 사선방향으로 순차적 안착된 상기 박형 칩(30)의 상부로 상기 박형 칩(30')을 역사선방향으로 순차적으로 안착시키되, 역사선방향으로 순차적 안착되는 상기 박형 칩(30')이 추가 고정된 상기 지지봉(20')에 접촉되도록 하는 것에 특징이 있을 뿐 이외 사항은 통상의 박형 칩 안착 방법을 따른다.Meanwhile, in step S4 ', the thin chip 30' is sequentially placed on the upper side of the
상기 단계(S5')는 역사선방향으로 순차적 안착되는 상기 박형 칩(30')과 상기 기판(10) 사이에 와이어(40)의 본딩이 추가될 뿐 제1실시예에서의 상기 단계(S3)와 동일하다.
The step S5 'includes the step S3 of the first embodiment in which the bonding of the
본 발명 제1실시예에 의한 지지봉을 이용한 박형 칩의 적층방법을 통한 박형 칩(30)의 적층에 관하여 상세히 설명하면 다음과 같다.The lamination of the
먼저, 도 3에 도시된 바와 같이 상기 기판(10) 상면의 일측에 상기 지지봉(20)이 고정된다.First, as shown in FIG. 3, the
즉, 본 발명 제1실시예에 의한 상기 단계(S1)가 실시된다.That is, step (S1) according to the first embodiment of the present invention is performed.
이때, 상기 지지봉(20)은 하단에 타부위에 비해 단면적이 넓은 상기 안착면(21)이 형성되는바, 상기 안착면(21)과 상기 기판(10) 사이에 접착제를 도포함으로써 상기 기판(10)상에 상기 지지봉(20)의 고정이 가능하다.At this time, the
다음으로, 도 4에 도시된 바와 같이 상기 기판(10) 상면에 상기 박형 칩(30)이 순차적으로 안착된다.Next, as shown in FIG. 4, the
즉, 본 발명 제1실시예에 의한 상기 단계(S2)가 실시된다.That is, the step (S2) according to the first embodiment of the present invention is carried out.
이때, 상기 박형 칩(30)은 개별 와이어(40) 본딩 부위 확보를 위하여 사선 방향, 즉 상부층의 일단부가 하부층의 일단으로부터 벗어나 상기 지지봉(20)측을 향하는 상태로 안착되므로 상기 박형 칩(30)의 안착이 진행됨에 따라 상기 박형 칩(30)과 상기 지지봉(20)이 접촉한다.At this time, the
이와 같이 고단 적층되는 상기 박형 칩(30)이 상기 지지봉(20)에 접촉함으로써 상기 지지봉(20)에 의해 고단 적층되는 상기 박형 칩(30)의 저면이 지지되어 하부 처짐이 차단되므로 이에 의해 고단 적층되는 상기 박형 칩(30)의 휨이 방지된다.The bottom surface of the
여기서, 상기 지지봉(20)은 그 두께가 상기 박형 칩(30)에 비해 두꺼운 것일 뿐만 아니라 금속 또는 경질 합성수지로 형성되는 바, 상기 지지봉(20)에 의한 상기 박형 칩(30)의 지지가 안정된다.Here, the
다음으로, 도 5에 도시된 바와 같이 고단 적층되는 상기 박형 칩(30) 각각과 상기 기판(10)이 와이어(40) 본딩된다.Next, as shown in FIG. 5, each of the
즉, 본 발명 제1실시예에 의한 상기 단계(S3)가 실시된다.That is, the step (S3) according to the first embodiment of the present invention is carried out.
고단 적층되는 상기 박형 칩(30) 각각과 상기 기판(10)이 와이어(40) 본딩됨에 따라 상기 기판(10)과 고단 적층되는 상기 박형 칩(30) 각각이 전기적으로 연결된다.As each of the
그리고 본 발명 제2실시예에 의한 지지봉을 이용한 박형 칩의 적층방법을 통한 박형 칩(30)의 적층에 관하여 상세히 설명하면 다음과 같다.The lamination of the
먼저, 상기 기판(10) 상면의 일측에 상기 지지봉(20)이 고정된다.First, the
즉, 본 발명 제2실시예에 의한 상기 단계(S1')가 실시된다.That is, step (S1 ') according to the second embodiment of the present invention is performed.
이때, 상기 지지봉(20)은 하단에 타부위에 비해 단면적이 넓은 상기 안착면(21)이 형성되는바, 상기 안착면(21)과 상기 기판(10) 사이에 접착제를 도포함으로써 상기 기판(10)상에 상기 지지봉(20)의 고정이 가능하다.At this time, the
다음으로, 상기 기판(10) 상면에 상기 박형 칩(30)이 순차적으로 안착된다.Next, the
즉, 본 발명 제2실시예에 의한 상기 단계(S2')가 실시된다.That is, the step S2 'according to the second embodiment of the present invention is performed.
이때, 상기 박형 칩(30)은 개별 와이어(40) 본딩 부위 확보를 위하여 사선 방향, 즉 상부층의 일단부가 하부층의 일단으로부터 벗어나 상기 지지봉(20)측을 향하는 상태로 안착되므로 상기 박형 칩(30)의 안착이 진행됨에 따라 상기 박형 칩(30)과 상기 지지봉(20)이 접촉한다.At this time, the
이와 같이 고단 적층되는 상기 박형 칩(30)이 상기 지지봉(20)에 접촉함으로써 상기 지지봉(20)에 의해 고단 적층되는 상기 박형 칩(30)의 저면이 지지되어 하부 처짐이 차단되므로 이에 의해 고단 적층되는 상기 박형 칩(30)의 휨이 방지된다.The bottom surface of the
여기서, 상기 지지봉(20)은 그 두께가 상기 박형 칩(30)에 비해 두꺼운 것일 뿐만 아니라 금속 또는 경질 합성수지로 형성되는 바, 상기 지지봉(20)에 의한 상기 박형 칩(30)의 지지가 안정된다.Here, the
다음으로, 도 7에 도시된 바와 같이 사선방향으로 안착된 상기 박형 칩(30)의 단부에 다른 지지봉(20')이 추가 고정된다.Next, another support rod 20 'is further fixed to the end of the
즉, 본 발명 제2실시예에 의한 상기 단계(S3')가 실시된다.That is, the step (S3 ') according to the second embodiment of the present invention is performed.
이때, 상기 지지봉(20')은 하단에 타부위에 비해 단면적이 넓은 상기 안착면(21)이 형성되어 있는바, 상기 안착면(21)과 상기 박형 칩(30)의 단부 사이에 접착제를 도포함으로써 상기 박형 칩(30)의 단부에 상기 지지봉(20')의 추가 고정이 가능하다.At this time, the support rod 20 'has the
다음으로, 도 8에 도시된 바와 같이 상기 박형 칩(30) 상부로 다른 박형 칩(30')이 순차적으로 추가 안착된다.Next, as shown in FIG. 8, other thin chips 30 'are sequentially seated on the
즉, 본 발명 제2실시예에 의한 상기 단계(S4')가 실시된다.That is, step (S4 ') according to the second embodiment of the present invention is performed.
이때, 상기 박형 칩(30')은 개별 와이어(40) 본딩 부위 확보를 위하여 역사선 방향, 즉 상부층의 일단부가 하부층의 일단으로부터 벗어나 추가 고정된 상기 지지봉(20')측을 향하는 상태로 안착되므로 상기 박형 칩(30')의 추가 안착이 진행됨에 따라 상기 박형 칩(30')과 상기 지지봉(20')이 접촉한다.At this time, the thin chip 30 'is seated in a state in which the one end of the upper layer is directed to the side of the support rod 20' which is further fixed away from one end of the lower layer in order to secure the bonding area of the
이와 같이 추가 안착되는 상기 박형 칩(30')이 상기 지지봉(20')에 접촉함으로써 상기 지지봉(20')에 의해 추가 안착되는 상기 박형 칩(30')의 저면이 지지되어 하부 처짐이 차단되므로 이에 의해 고단 적층되는 상기 박형 칩(30')의 휨이 방지된다.The bottom surface of the thin chip 30 'to be additionally seated by the support bar 20' is supported by the support rod 20 'so that the bottom surface of the thin chip 30' This prevents warpage of the thin chip 30 'stacked at a high temperature.
다음으로, 도 9에 도시된 바와 같이 고단 적층되는 상기 박형 칩(30) 각각과 상기 기판(10)이 와이어(40) 본딩된다.Next, as shown in FIG. 9, each of the
즉, 본 발명 제2실시예에 의한 상기 단계(S5')가 실시된다.That is, the step S5 'according to the second embodiment of the present invention is performed.
고단 적층되는 상기 박형 칩(30, 30') 각각과 상기 기판(10)이 와이어(40) 본딩됨에 따라 상기 기판(10)과 고단 적층되는 상기 박형 칩(30, 30') 각각이 전기적으로 연결된다.Each of the
상기에서와 같이 본 발명에 의한 박형 칩의 적층방법은, 기판(10) 상면에 고단 적층되는 박형 칩(30, 30')이 지지봉(20, 20')과 접촉하는 바, 고단 적층되는 박형 칩(30, 30')이 지지봉(20, 20')에 의해 지지되어 하부로의 처짐이 방지되므로 고단 적층되는 박형 칩(30, 30')의 휨을 방지할 수 있는 효과가 있다.As described above, in the method for laminating thin chips according to the present invention, the
이상에서 설명한 바와 같은 본 발명은 상기한 실시예에 한정되지 아니하므로 청구범위에서 청구하는 본 발명의 요지를 벗어나지 않는 범위 내에서 변경 가능한 것이며, 그와 같은 변경은 이하 청구범위 기재에 의하여 정의되는 본 발명의 보호범위 내에 있게 된다.
It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. And falls within the scope of protection of the invention.
10 : 기판
20, 20' : 지지봉
21 : 안착면
30, 30' : 박형 칩
40 : 와이어
S1, S1' : 지지봉을 고정하는 단계
S2, S2' : 박형 칩을 안착하는 단계
S3 : 와이어를 본딩하는 단계
S3' : 지지봉을 추가 고정하는 단계
S4' : 박형 칩을 추가 안착하는 단계
S5' : 와이어를 본딩하는 단계10: substrate
20, 20 ': support bar
21: Seat face
30, 30 ': thin chip
40: wire
S1, S1 ': Step of fixing the support rod
S2, S2 ': Step of seating a thin chip
S3: Step of bonding wire
S3 ': step of further fixing the support rod
S4 ': step of further seating the thin chip
S5 ': Step of bonding wire
Claims (7)
상기 지지봉이 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 사선방향으로 순차적 안착되는 상기 박형 칩이 상기 지지봉에 접촉되도록 하는 단계;
상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계;
를 포함하는 것인 지지봉을 이용한 박형 칩의 적층방법.
Fixing a support rod having a predetermined height to one side of the upper surface of the substrate;
Placing the thin chips sequentially in an oblique direction on the upper surface of the substrate on which the support rods are fixed, so that the thin chips sequentially mounted in the oblique direction are brought into contact with the support rods;
Wire bonding each of the thin chips and the substrate;
Wherein the thin film is formed on the substrate.
상기 지지봉이 고정된 상기 기판 상면에 박형 칩을 사선방향으로 순차적 안착시키되, 사선방향으로 순차적 안착되는 상기 박형 칩이 상기 기판에 고정된 상기 지지봉에 접촉되도록 하는 단계;
사선방향으로 순차적 안착된 상기 박형 칩의 단부에 다른 지지봉을 추가 고정하는 단계;
사선방향으로 순차적 안착된 상기 박형 칩의 상부로 다른 박형 칩을 역사선방향으로 순차적으로 안착시키되, 역사선방향으로 순차적 안착되는 상기 박형 칩이 추가 고정된 상기 지지봉에 접촉되도록 하는 단계;
상기 박형 칩 각각과 상기 기판을 와이어 본딩하는 단계;
를 포함하는 것인 지지봉을 이용한 박형 칩의 적층방법.
Fixing a support rod having a predetermined height to one side of the upper surface of the substrate;
Sequentially placing the thin chips in the oblique direction on the upper surface of the substrate on which the support rods are fixed, so that the thin chips sequentially mounted in the oblique direction are brought into contact with the support rods fixed to the substrate;
Further securing another support rod to the end of the thin chip sequentially placed in the oblique direction;
Sequentially placing other thin chips on the upper side of the thin chips sequentially mounted in the oblique direction in the direction of the longitudinal line so that the thin chips successively seated in the direction of the historical line are brought into contact with the further fixed support rods;
Wire bonding each of the thin chips and the substrate;
Wherein the thin film is formed on the substrate.
인쇄회로기판 또는 리드프레임의 어느 하나인 것
인 지지봉을 이용한 박형 칩의 적층방법.
3. The semiconductor device according to claim 1 or 2,
Being either a printed circuit board or a lead frame
A method of laminating thin chips using a supporting bar.
상기 박형 칩의 두께에 비해 두꺼운 두께로 형성되는 것
인 지지봉을 이용한 박형 칩의 적층방법.
3. The apparatus according to claim 1 or 2,
A thinner thickness than the thin chip
A method of laminating thin chips using a supporting bar.
상단 및 하단에 타부위에 비해 단면적이 넓은 안착면이 형성되는 것
인 지지봉을 이용한 박형 칩의 적층방법.
3. The apparatus according to claim 1 or 2,
The top and bottom of which have a larger cross-sectional area than other areas
A method of laminating thin chips using a supporting bar.
상기 기판에 높이를 달리하여 복수로 고정되는 것
인 지지봉을 이용한 박형 칩의 적층방법.
The apparatus as claimed in claim 1,
A plurality of which are fixed to the substrate at different heights
A method of laminating thin chips using a supporting bar.
상기 기판 및 상기 박형 칩에 높이를 달리하여 복수로 고정되는 것
인 지지봉을 이용한 박형 칩의 적층방법.
The apparatus as claimed in claim 2,
A plurality of chips are fixed to the substrate and the thin chip at different heights
A method of laminating thin chips using a supporting bar.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150060474A KR101687706B1 (en) | 2015-04-29 | 2015-04-29 | stacking method of thin type chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150060474A KR101687706B1 (en) | 2015-04-29 | 2015-04-29 | stacking method of thin type chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160128709A true KR20160128709A (en) | 2016-11-08 |
| KR101687706B1 KR101687706B1 (en) | 2016-12-19 |
Family
ID=57527962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150060474A KR101687706B1 (en) | 2015-04-29 | 2015-04-29 | stacking method of thin type chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101687706B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111554672A (en) * | 2020-05-14 | 2020-08-18 | 甬矽电子(宁波)股份有限公司 | Chip stacking structure and chip stacking method |
| CN111739884A (en) * | 2020-05-14 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | Multilayer chip stacking packaging structure and multilayer chip stacking packaging method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060029925A (en) * | 2004-10-04 | 2006-04-07 | 삼성전자주식회사 | Multichip Package and Manufacturing Method |
| KR20090043945A (en) * | 2007-10-30 | 2009-05-07 | 주식회사 하이닉스반도체 | Stack package |
-
2015
- 2015-04-29 KR KR1020150060474A patent/KR101687706B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060029925A (en) * | 2004-10-04 | 2006-04-07 | 삼성전자주식회사 | Multichip Package and Manufacturing Method |
| KR20090043945A (en) * | 2007-10-30 | 2009-05-07 | 주식회사 하이닉스반도체 | Stack package |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111554672A (en) * | 2020-05-14 | 2020-08-18 | 甬矽电子(宁波)股份有限公司 | Chip stacking structure and chip stacking method |
| CN111739884A (en) * | 2020-05-14 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | Multilayer chip stacking packaging structure and multilayer chip stacking packaging method |
| CN111554672B (en) * | 2020-05-14 | 2022-09-27 | 甬矽电子(宁波)股份有限公司 | Chip stacking structure and chip stacking method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101687706B1 (en) | 2016-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208345B2 (en) | Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device | |
| KR100886717B1 (en) | Laminated semiconductor package and method for manufacturing same | |
| US7547630B2 (en) | Method for stacking semiconductor chips | |
| TWI605528B (en) | Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package | |
| US20090051043A1 (en) | Die stacking in multi-die stacks using die support mechanisms | |
| US20090152691A1 (en) | Leadframe having die attach pad with delamination and crack-arresting features | |
| KR20180027679A (en) | Semiconductor package and method of fabricating the same | |
| US10084110B2 (en) | Low warpage wafer bonding through use of slotted substrates | |
| JP2010010301A (en) | Semiconductor device and method of manufacturing the same | |
| KR101590453B1 (en) | Semiconductor chip die structure for improving warpage and method thereof | |
| TWI430425B (en) | Integrated circuit package system employing bump technology | |
| KR20110138789A (en) | Stacked Semiconductor Packages | |
| TW201824406A (en) | Semiconductor chip mounting device and method for manufacturing semiconductor device | |
| TW201714265A (en) | Package structure and manufacturing method thereof | |
| US20150351234A1 (en) | Support structure for stacked integrated circuit dies | |
| US20070287227A1 (en) | Stacked Chips with Underpinning | |
| KR101687706B1 (en) | stacking method of thin type chip | |
| US7663248B2 (en) | Flip-chip component | |
| US11177241B2 (en) | Semiconductor device with top die positioned to reduce die cracking | |
| KR20170122287A (en) | Non-uniform vacuum profile die attach tip | |
| CN111668116B (en) | Semiconductor packaging method | |
| TW201816903A (en) | Method for manufacturing semiconductor device, and mounting device | |
| KR101675737B1 (en) | stacking method of thin type chip | |
| US20100055834A1 (en) | Semiconductor device manufacturing method | |
| TW202008528A (en) | Semiconductor device and method of manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20150429 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20160418 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20161028 |
|
| PG1501 | Laying open of application | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20161213 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20161213 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20190930 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190930 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200925 Start annual number: 5 End annual number: 5 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20220924 |