KR20160106912A - 열전모듈 - Google Patents
열전모듈 Download PDFInfo
- Publication number
- KR20160106912A KR20160106912A KR1020150029607A KR20150029607A KR20160106912A KR 20160106912 A KR20160106912 A KR 20160106912A KR 1020150029607 A KR1020150029607 A KR 1020150029607A KR 20150029607 A KR20150029607 A KR 20150029607A KR 20160106912 A KR20160106912 A KR 20160106912A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor element
- semiconductor
- resin
- thermoelectric module
- type
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
- H10N10/81—Structural details of the junction
-
- H01L35/04—
-
- H01L35/24—
-
- H01L35/34—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
- H10N10/85—Thermoelectric active materials
- H10N10/856—Thermoelectric active materials comprising organic compositions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명의 실시예는 하나의 N형의 제1 반도체 소자 및 하나의 P형의 제2 반도체 소자로 이루어진 적어도 하나 이상의 단위셀이 동일 평면 상에 이격되어 정렬되고, 각각의 상기 제1 반도체 소자와 상기 제1반도체 소자에 인접하는 각각의 상기 제2 반도체 소자는 상기 평면과 평행하도록 구비되는 도전성 연결부를 통하여 전기적으로 연결되며, 상기 단위셀간의 이격 공간은 열경화성 수지로 충진되는 열전모듈에 관한 것이다.
Description
본 발명의 실시예는 냉각 또는 가열용으로 사용되는 열전모듈에 관한 것이다.
일반적으로, 열전 변환 소자를 포함하는 열전 소자는 P형 열전 재료와 N형 열전 재료를 금속 전극들 사이에 접합시킴으로써, PN 접합 쌍을 형성하는 구조이다. 이러한 PN 접합 쌍 사이에 온도 차이를 부여하게 되면, 제벡(Seeback) 효과에 의해 전력이 발생됨으로써 열전 소자는 발전 장치로서 기능 할 수 있다. 또한, PN 접합 쌍의 어느 한쪽은 냉각되고 다른 한쪽은 발열 되는 펠티어(Peltier) 효과에 의해, 열전 소자는 온도 제어 장치로서 이용될 수도 있다.
여기서, 상기 펠티어(Peltier) 효과는 외부에서 DC 전압을 가해주었을 때 p타입(p-type) 재료의 정공과 n타입(n-type) 재료의 전자가 이동함으로써 재료 양단에 발열과 흡열을 일으키는 현상이다. 상기 제벡(Seeback) 효과는 외부 열원에서 열을 공급받을 때 전자와 정공이 이동하면서 재료에 전류의 흐름이 생겨 발전(發電)을 일으키는 현상을 말한다.
이와 같은 열전재료를 이용한 능동냉각은 소자의 열적 안정성을 개선시키고 진동과 소음이 없으며, 별도의 응축기와 냉매를 사용하지 않아 부피가 작고 환경 친화적인 방법으로서 인식되고 있다. 이와 같은 열전재료를 이용한 능동냉각의 응용분야로서는 무냉매 냉장고, 에어컨, 각종 마이크로 냉각 시스템 등에 사용할 수 있으며, 특히 각종 메모리 소자에 열전소자를 부착시키면 기존의 냉각방식에 비해 부피는 줄이면서 소자를 균일하고 안정한 온도로 유지시킬 수 있으므로 소자의 성능을 개선할 수 있다.
그러나, 종래의 열전모듈은 전극(도 1의 도면부호 6)에 기판(도 1의 도면부호 1, 2)이 접합되어 있어 열전달 및 흡수에 큰 손실이 있다. 또한 종래의 열전모듈에 사용되는 기판의 대부분은 금속 등의 단단한 물질로 이루어진 것으로, 곡면 부위에는 사용할 수 없는 등 적용에 제한이 있다.
본 발명의 실시예는 상기와 같은 종래기술의 문제점을 해결하기 위해 고안된 것으로서, 하나의 N형의 제1 반도체 소자 및 하나의 P형의 제2 반도체 소자로 이루어진 적어도 하나 이상의 단위셀이 동일 평면 상에 이격되어 정렬되고, 각각의 상기 제1 반도체 소자와 상기 제1반도체 소자에 인접하는 각각의 상기 제2 반도체 소자는 상기 평면과 평행하도록 구비되는 도전성 연결부를 통하여 전기적으로 연결되며, 상기 단위셀 간의 이격 공간은 열경화성 수지로 충진되는 열전모듈을 제공하는 것을 기술적 과제로 한다.
상기 기술적 과제를 달성하고자, 본 발명의 실시예에서는 하나의 N형의 제1 반도체 소자 및 하나의 P형의 제2 반도체 소자로 이루어진 적어도 하나 이상의 단위셀이 동일 평면 상에 이격되어 정렬되고, 각각의 상기 제1 반도체 소자와 상기 제1반도체 소자에 인접하는 각각의 상기 제2 반도체 소자는 상기 평면과 평행하도록 구비되는 도전성 연결부를 통하여 전기적으로 연결되며, 상기 단위셀간의 이격 공간은 열경화성 수지로 충진되는 열전모듈을 제공한다.
실시예에 따르면, 하나의 N형의 제1 반도체 소자 및 하나의 P형의 제2 반도체 소자로 이루어진 적어도 하나 이상의 단위셀이 동일 평면 상에 이격되어 정렬되고, 각각의 상기 제1 반도체 소자와 상기 제1반도체 소자에 인접하는 각각의 상기 제2 반도체 소자는 상기 평면과 평행하도록 구비되는 도전성 연결부를 통하여 전기적으로 연결되며, 상기 단위셀간의 이격 공간은 열경화성 수지로 충진되는 열전모듈을 구현하여, 기판없이 냉각 또는 가열하고자 하는 목적 장치의 냉각 부위 또는 가열 부위에 전극이 직접적으로 접합되기 때문에 열손실이 적어 소자 성능이 증가된다.
또한, 상/하부 전극 사이에 p-n 소재 고정용 물질이 열전달 최소화를 할 수 있어 ?T 증가 시킬 수 있으며, 목적 장치의 유연성의 따라 소자 형태가 결정되기 때문에 최초 소자 제작 시 기판소재에 따른 제한을 배제할 수 있다.
또한, 본 발명이 다른 실시예로서, 반도체소자의 구조를 시트 기재상에 반도체층을 포함하는 단위부재를 적층하여 열전소자를 구현함으로써, 열전도도를 낮추며 전기전도도를 상승시켜, 냉각용량(Qc) 및 온도변화율(ΔT)가 현저하게 향상되는 열전소자 및 열전모듈을 제공할 수 있다. 특히, 이 경우 적층구조의 단위부재 사이에 전도성패턴층을 포함시켜 전기전도도를 극대화할 수 있으며, 전체적인 벌크타입의 열전소자에 비해 현저하게 두께가 박형화되는 효과가 있다.
도 1은 종래의 열전모듈을 도시한 사시도이다.
도 2a 및 도 2b는 본 실시예에 따른 열전모듈을 개략적으로 도시한 단면도이다.
도 3a 및 도 3b는 본 실시예에 따른 열전모듈을 제조하는 방법을 도시한 흐름도이다.
도 4a 및 도 4b는 본 실시예에 따른 열전모듈을 제조하는 방법을 도시한 흐름도이다.
도 5 및 도 6은 본 발명의 다른 실시예에 따른 반도체소자의 제조공정을 설명하기 위한 개념도이다.
도 2a 및 도 2b는 본 실시예에 따른 열전모듈을 개략적으로 도시한 단면도이다.
도 3a 및 도 3b는 본 실시예에 따른 열전모듈을 제조하는 방법을 도시한 흐름도이다.
도 4a 및 도 4b는 본 실시예에 따른 열전모듈을 제조하는 방법을 도시한 흐름도이다.
도 5 및 도 6은 본 발명의 다른 실시예에 따른 반도체소자의 제조공정을 설명하기 위한 개념도이다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 열전모듈의 구조를 도시한 단면 개념도를 도시한 것이다.
도시된 도면을 참조하면, 본 발명의 실시예에 따른 열전모듈은, 제1반도체소자(112)와 상기 제1반도체소자와 이격되는 제2반도체소자(114) 및 상기 제1반도체소자 및 상기 제2반도체소자를 전기적으로 연결하는 도전성 연결부(120a, 120b) 및 상기 제1반도체소자 및 상기 제2반도체소자 사이의 공간에 배치되는 수지부(130)를 포함하여 구성될 수 있다. 특히, 상술한 열전모듈은 상기 제1반도체소자 및 상기 제2반도체소자와 상기 도전성연결부를 포함하는 단위셀 구조를 다수 개를 포함하여 구성될 수 있다.
구체적으로는, 본 실시예의 특징 부는, 종래의 열전모듈의 구조에서 상부 및 하부의 기판을 제거한 구조로, 열전 반도체소자 사이의 공간에 수지가 충진되는 구조로 구현하여 열전효율을 높일 수 있도록 하는 데 있다.
이를 위해, 상기 수지부(130)는 도시된 것과 같이, 상호 이웃하는 제1반도체소자와 상기 제2반도체소자의 공간을 충진하는 구조로 구현될 수 있다. 이를 통해 상하부 기판이 제거된 구조에서, 제1반도체소자와 상기 제2반도체소자의 안정적인 고정력을 구현할 수 있으며, 도전성연결부와 반도체소자 간의 결합력을 증진할 수 있도록 할 수 있다. 특히 보다 박형화한 구조로 열전모듈을 구현할 수 있게 된다. 특히, 상/하부 전극으로 적용되는 도전성연결부 사이에 p-n 소재 고정용 물질인 수지부가 상호간의 열전달 최소화를 할 수 있어 ?T 증가 시킬 수 있으며, 목적 장치의 유연성의 따라 소자 형태가 결정되기 때문에 최초 소자 제작 시 기판소재에 따른 제한을 배제하여 범용적인 활용이 가능하게 된다.
또한, 상기 수지부(130)은 도 2a에 도시된 것과 같이, 제1도전성 연결부(120a)과 상기 제2도전성 연결부(120b) 사이에 배치 되도록 하며, 상기 수지부가 상기 반도체소자의 측면을 포위하는 구조로 둘러싸도록 해 안정적인 지지력을 구현할 수 있도록 한다. 또한, 상기 수지부(130)의 상면과 하면은 상기 제1도전성 연결부(120a)과 상기 제2도전성 연결부(120b)의 일부 영역과 접촉하는 구조로 구현될 수 있도록 함이 바람직하다. 이는 상기 수지부(130)가 상기 반도체소자의 안정적인 배치 구조를 유지하는 지지력을 구현함과 동시에, 상기 제1도전성 연결부(120a)과 상기 제2도전성 연결부(120b)와 반도체소자간의 결합력을 보완해줄 수 있도록 하기 위함이다.
이러한 구조를 구현하기 위해, 상기 수지부는, 도 2a 및 도 2b에 도시된 것과 같이, 상기 제1반도체소자(112)와 상기 제2반도체소자(114)의 일면에 마련되는 제1도전성연결부(120a)의 노출되는 상부면(P1)과, 상기 일면에 대향하는 타면에 배치되는 제2도전성연결부(120b)의 노출면인 하부면(P2) 사이의 거리(x3) 이하의 두께(x1)를 가지도록 구현할 수 있다.
또한, 도 2b에 도시된 것과 같이, 상기 수지부(130)를 두께 방향의 폭이 서로 다른 영역이 존재하도록 구현할 수 있다. 즉, 도전성 연결부(120b) 중 개구된 부분으로 수지부가 더 충진되도록 하여, 제1두께(x1)과 도전성 연결부(120b) 중 개구된 부분의 수지부의 제2두께(x2)와 같이 상호 두께가 상이하도록 구현할 수 있다. 이러한 구조는, 상기 제1도전성연결부 또는 상기 제2도전성연결부의 외부 노출면 중 측면부(y1)와 상기 수지부가 접하는 영역(y3)이 존재하게 되어 보다 단단하게 도전성연결부를 고정할 수 있게 하는 효과가 구현되게 된다.
나아가, 상기 수지부(130)는 수의 상기 단위셀의 외각을 매립하는 구조로 구현되도록 함이 바람직하다. 즉, 다수의 반도체소자가 배치되는 구조에서, 최외각 부분(Z)에 배치되는 반도체소자까지 수지부가 감싸는 구조로 구현하여, 외부의 이물이나 오염원의 투입이 되는 것을 방지할 수 있도록 하기 위함이다.
아울러 상기 수지부(130)로 구현되는 물질은 다양한 광경화성수지, 열경화성수지, 감광성수지 등 다양한 레진을 사용하여 구현될 수 있다.
아울러, 본 실시예에 따른 열전모듈(100)은 하나의 N형의 제1 반도체 소자(112) 및 하나의 P형의 제2 반도체 소자(114)로 이루어진 적어도 하나 이상의 단위셀(110)이 동일 평면 상에 이격되어 정렬되는 구조로 구현될 수 있다. 물론, 이 경우 공정에 따라 수지부(130)가 플레이트 구조가 아닌 곡률을 가지는 곡면구조를 가지도록 구현하는 것도 가능한바, 열전환장치의 적용 개소에 따른 형상의 변화를 능동적으로 구현할 수 있게 된다.
또한, 본 발명의 실시예에 따른 열전모듈(100)에 적용되는 제1 반도체 소자(112) 및 제2 반도체 소자(114)는 N형 또는 P형 반도체 소재를 분말화하여 소결하여 형성되는 벌크형(bulk tyle) 소자 또는 상기 N형 또는 상기 P형 반도체 소재의 박막을 적층하여 형성되는 박막형(thin film type), 또는 후술하는 적층형 구조의 소자일 수 있다.
벌크형이란 반도체 재료인 잉곳을 분쇄하고, 이후 미세화 볼-밀(ball-mill) 공정을 건친 후, 소결한 구조물을 커팅하여 형성한 구조물을 의미한다. 이러한 N 형 반도체 재료는 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.
P형 반도체 재료로는 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성함이 바람직하다. 이를 테면, 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te 전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.
박막형 소자는 증착등의 공정을 통해 얇은 막 형태의 반도체소자를 일정한 두께로 구현하는 구조를 가지며, 적용되는 재료는 상술한 것을 그대로 적용할 수 있다.
나아가, 적층형 소자는 후술하는 실시예에서, 일정한 기재 상의 반도체소자를 다층 구조로 적층하여 원하는 두께로 구현한 후, 원하는 사이즈 별로 절단하여 구현하는 구조로 형성된다. 이 경우, 적용되는 반도체 재료 역시 상술한 것과 같은 P, N 반도체재료를 그대로 적용할 수 있음은 물론이다.
이하에서는, 상술한 본 실시예에 따른 열전모듈의 제조공정에 따른 다양한 실시예를 통해 본 발명의 열전모듈의 다양한 변형구조를 예시하기로 한다.
1.
제1실시예
본 제1실시예에 따른 열전모듈(100)이 벌크형일 경우에는, 도 3a 및 도 3b에 도시한 바와 같이 열전모듈(100)을 제조할 수 있다.
(a) 우선, 제1 반도체 소자(112)형 반도체 재료 및 제2 반도체 소자(114)를 상호 교대로 고정 기판(S) 상에 정렬한다. 이때, 상기 고정 기판(S)은 추후에 제거되므로 종류나 재질은 어느 것을 사용해도 무방하나, 공정의 편의성을 위하여 단단하고 휘지 않는 재질 또는 종류를 사용할 수 있다. 또한 추후 제거 시에 용이하게 제거될 수 있는 재질을 사용하는 것이 바람직하다.
(b) 다음으로, 정렬된 제1 반도체 소자(112) 및 제2 반도체 소자(114)의 이격된 공간이 충분히 충진될 수 있도록 수지부(130)를 형성한다. 상기 수지부(130)로 구현되는 물질은 다양한 광경화성수지, 열경화성수지, 감광성수지 등 다양한 레진을 사용하여 구현될 수 있다.
본 발명의 일실시예에서는 상기 수지부(130)를 열경화성 수지를 도포하여 구현하는 것을 들어 설명하기로 한다. 이때, 상기 열경화성 수지는 페놀 수지, 요소 소지, 멜라민 수지, 폴리에스테르 수지, 에폭시 수지 또는 규소 수지 등을 사용할 수 있다. 본 발명의 실시예에 적용되는 수지부를 형성하는 레진의 종류에는 크게 제한되지 않으나, 열전도도가 0.1W/mK 미만인 것이 바람직하다. 그 이유는 단위셀(110)의 상부 또는 하부에 부착되는 도전성 연결부(120) 간에 열전달을 최소화해야 하기 때문이다.
(c) 이후, 도포된 열경화성 수지를 경화 및 건조 단계를 거쳐 상기 고정 기판과 접촉되지 않은 상부면, 즉 공기중으로 노출된 면을 연마하여 평탄화하여 수지부(130)를 구현한다.
(d) 상기 평탄화 과정을 거치게 되면, 제1 반도체 소자(112) 및 제2 반도체(114)의 노출된 면에 접촉되도록 제1도전성 연결부(120a)를 형성한다. 이때, 제1도전성 연결부(120a)는 도전성 페이스트를 프린팅할 수 있고, 반도체공정에서 사용되는 리소그래피를 이용하여 도전성 물질을 증착 및 패터닝하여 형성할 수 있다.
(e) 이후, 상기 제1도전성 연결부(120a)가 바닥을 향하도록 방향을 전환하여 상기 고정 기판(S)을 제거한다.
(f) 이후, 제1 반도체 소자(112) 및 제2 반도체(114)의 노출된 면에 접촉되도록 제2도전성 연결부(120b)를 형성한다. 이때, 상기 제2도전성 연결부(120b)는 도전성 페이스트를 프린팅할 수 있고, 반도체공정에서 사용되는 리소그래피를 이용하여 도전성 물질을 증착 및 패터닝하여 형성할 수 있다.
2.
제2실시예
본 실시예에서는 상기 제1실시예에서 구현하는 열전모듈의 구조에서, 반도체소자를 박막형으로 구현하는 공정을 설명하기로 한다.
박막형 반도체소자는 반도체소자를 구성하는 N형 반도체 소재 및 P형 반도체 소재는 상기 벌크형과는 크게 다를 바가 없으나, 소자를 형성하는 방법에 그 차이가 있다.
이를테면, 단위셀(110)을 구성하기 위하여 제1 반도체 소자(112) 및 제2 반도체 소자(114)를 형성하는 방법으로는 thermal evaporation, flash evaporation, PLD (Pulsed Laser Deposition), ion beam sputtering, MOCVD(Metal Organic Chemical Vapor Deposition)와 MBE (Molecular Beam Epitaxy)등 다양한 증착 공정을 이용하여 단위셀(110)을 형성할 수 있다. 박막 형태의 열전소자는 기존의 반도체 증착 방법들로 용이하게 성장시킬 수 있으며 반도체 소자 제조공정을 사용하여 열전모듈을 제작할 수 있다. 또한 박막형 열전모듈은 상기 벌크형 열전모듈에 비해 단위 면적당 다섯 배 이상의 열전쌍 정렬이 가능하다.
본 실시예에 따른 열전모듈(100)이 박막형일 경우에는, 도 4에 도시한 바와 같이 열전모듈(100)을 제조할 수 있다.
도 4를 참조하면, (a) 우선, 고정 기판(S) 상에 제1 포토레지스트(140)를 도포하고 경화한다. 상기 제1 포토레지스트(140)의 도포 및 경화 공정은 종래의 반도체 공정에서 사용되는 방법을 사용할 수 있다.
본 실시예에서는 제1 포토레지스트를 도포하여 사용하는 것을 예시하였으나, 이를 후술하는 것과 같이 고정기판을 제거하는 효율성을 위하여 적용하는 것이며, 다른 접착성 레진을 적용하여 구현하는 것도 가능하다. 이때, 상기 고정 기판(S)은 벌크형 열전모듈 제조시와 마찬가지로, 추후에 제거되므로 종류나 재질은 어느 것을 사용해도 무방하나, 공정의 편의성을 위하여 단단하고 휘지 않는 재질 또는 종류를 사용할 수 있다.
(b) 이후, 상기 도포된 제1 포토레지스트(140) 상에 제1도전성 연결부(120a)를 형성한다. 이때, 상기 제1도전성 연결부(120a)는 도전성 페이스트를 프린팅할 수 있고, 반도체공정에서 사용되는 리소그래피를 이용하여 도전성 물질을 증착 및 패터닝하여 형성할 수 있다.
(c) 제1도전성 연결부(120a) 위치에 정렬되어 제1 반도제 소자(112)가 형성될 수 있도록 제2 포토레지스트(150)를 도포한 후 경화한다. 상기 제2 포토레지스트(150)는 상기 제1 포토레지스트와는 상이한 종류의 포토레지스트를 사용한다. 즉, 상기 제2 포토레지스트를 현상하는 현상액으로는 현상되지 않는 포토레지스트를 사용하거나, 경화타입이 서로 다른 레지스트를 사용한다.
이는 제2포토레지스트(150)의 노광 후, 현상 공정에 의해 하부의 제1포토레지스트가 제거되어 기판이 이탈하는 현상을 방지하기 위함이다. 이후, 상기 제2포토레지스트(150)을 노광하여 제1반도체소자(112)가 배치될 위치(a)를 패터닝하여 구현한다. 상기 제1반도체소자(112)가 배치될 위치(a)는 개구된 구조로, 하부에 제1도전성패턴(120a)가 노출되는 구조로 구현되도록 함이 바람직하다.
(d) 이후, 상기 제1반도체소자(112)가 배치될 위치(a)에 제1 반도체 소자(112)를 형성하기 위하여 제1 반도체 소재(N형 또는 P형)를 증착한다. 증착하는 공정은 상술한 방법 중 하나의 방법을 택일하여 수행할 수 있다. 이후, 상기 제2포토레지스트(150)의 잔류 패턴을 세정액을 이용하여 제거한다.
(e) 다음으로, 상기 제1도전성 연결부(120a) 위치에 정렬되어 제2 반도제 소자(114)가 형성될 수 있도록 제3 포토레지스트를 도포한다. 상기 제3포토레지스트(160)는 상기 제2포토레지스트와 동일한 재료를 적용할 수도 있고, 다른 재료를 적용할 수 있다. 다만, 이 경우, 상기 제3포토레지스트(160)도 제1 포토레지스트(140)와는 상이한 종류의 포토레지스트를 사용하여 추후 현상이나 세정에 따른 영향을 받지 않도록 함이 바람직하다.
이때, 상기 제3 포토레지스트(160)는 추후 완전히 제거되지 않고 수지부(130)로서 단위셀(110)의 이격공간에 충진된 형태로 잔존하게 되므로, 감광성 열경화 수지를 사용할 수 있고, 상술한 열경화 수지와 감광성 수지를 혼합하여 사용할 수 있다. 즉, 본 제2실시예에서는 상기 수지부(130)를 감광성수지로 구현되는 구조로 구현할 수 있게 된다.
또한, 본 공정에서는 도포된 제3 포토레지스트(160)를 노광, 현상하여 제2반도체소자(114)가 형성될 위치(b)를 구현하며, 이 경우, 하부의 제1도전성 연결부(120a)의 표면이 노출될 수 있도록 한다.
(f) 이후, 제2 반도체 소자(114)를 형성하기 위하여 제2 반도체 소재(N형 또는 P형, 제1 반도체 소재와 다른 반도체 소재)를 제2반도체소자(114)가 형성될 위치(b)에 증착한다. 증착하는 공정은 상술한 방법 중 하나의 방법을 택일하여 수행할 수 있다.
(g) 이후, 공정으로 상기 제1 반도체 소자(112) 및 제2 반도체 소자(114) 상에 제4 포토레지스트(170)를 도포하여 경화한다. 이때, 상기 제4 포토레지스트는 상기 제1 포토레지스트(140) 및 상기 제 3 포토레지스트(160)와는 상이한 것을 사용한다. 이는, 본 실시예의 구조에서 수지부를 구현할 제3포토레지스트(160)과 추후 기판 분리 공정까지 잔류하여야 하는 제1포토레지스트(140)가 제4포토레지스트에 대한 현상액이나 세정액의 영향을 받지 않도록 하기 위함이다.
(h) 이후, 상기 제4포토레지스트(170)을 패터닝(노광, 현상)을 수행하여 제2도전성연결부가 구현될 위치를 개구하는 구조로 구현한다. 이후, 개구된 위치에 도시된 것과 같이, 제1 반도체 소자(112) 및 제2 반도체 소자(114)에 대응되도록 제2도전성 연결부(120b)를 형성한다. 도 4b의(h)에 도시된 것은 제2도전성 연결부(120b)의 형성하고 상기 제4포토레지스트를 제거한 구조를 도시한 것이다.
(i~j) 또한, 이후 공정으로 상기 제1 포토레지스트(140)를 제거하여 상기 고정 기판(s)을 제거한다. 즉, 본 발명의 제2실시예에 따른 공정에서, 고정기판을 고정하는 매개체로 제1포토레지스트와 같은 감광성 수지를 적용하는 경우, 추후 고정기판을 분리할 때, 세정액을 통해 상기 제1포토레지스트를 제거하는 것만으로도, 자연스럽게 고정기판을 열전모듈에서 분리가 가능하게 한다. 이는 본 실시예의 열전모듈의 외부표면인 도전성연결부나 수지부의 표면에 접착물질 등의 잔류물질이 잔류하거나, 별도의 접착물질을 제거하는 공정이 추가되는 것을 방지할 수 있으며, 고정기판을 분리하면서 발생할 수 있는 도전성연결부나 수지부의 표면의 파손을 방지할 수 있는 효과를 구현하게 된다.
따라서, 본 실시예의 공정에서 상기 제1포토레지스트 대신 다른 접착성 수지를 적용하는 것도 가능하나, 이 경우, 수지부를 구성하는 레진과 이탈특성이 좋은 수지를 적용하는 것이 바람직하다. 이를 위해 제1포토레지스트를 대체하는 접착성 수지의 경우, 본 실시예의 수지부를 구성하는 레진과 다른 종류의 수지를 적용하는 것이 바람직하다.
3.
제3실시예
본 제3실시예에서는, 상술한 제1실시예의 공정과 열전모듈의 제조공정은 동일하게 적용될 수 있으나, 도 3a의 (a) 공정에 적용되는 반도체소자의 구조가 상이한 것을 적용하는 예를 설명하기로 한다. 즉, 도 3a의 (a) 공정에 적용되는 반도체소자는 벌크형 소자를 적용하나, 본 제3실시예에서는 적층형 구조의 반도체소자를 적용할 수 있도록 한다.
도 5는 본 발명의 제3실시예에 따른 열전 반도체소자의 제조공정을 도시한 공정순서도이며, 도 6은 도 5의 열전 반도체소자에 적용되는 전도성층의 구조를 도시한 개념도이다.
도 5 및 도 6을 참조하면, 본 발명의 제3실시예에 따른 열전 반도체소자는 기본적으로 벌크(Bulk) 타입의 제조공정과는 달리, 다층으로 적층되는 구조를 가지는 구조물이다. 이러한 열전 반도체소자를 제조하는 공정은 반도체 소재 물질을 포함하는 재료를 페이스트 형태로 제작하고, 시트, 필름 등의 기재(11) 상에 페이스트를 도포하여 반도체층(12)을 형성하여 하나의 단위부재(10)를 형성한다. 상기 단위부재(10)은 도 5에 도시된 것과 같이 다수의 단위부재(10a, 10b, 10c)를 적층하여 적층구조물(112A)을 형성하고, 이후 적층구조물을 절단(cut)하여 단위소자(112)를 형성한다.
따라서, 본 제3실시예에 따른 반도체소자(112)는 기재(11) 상에 반도체 층(12)이 적층된 단위부재(10)이 다수가 적층된 구조물로 형성될 수 있다.
상술한 공정에서 기재(11) 상에 반도체 페이스트를 도포하는 공정은 다양한 방법을 이용하여 구현될 수 있으며, 일예로는 테이프캐스팅(Tape casting), 즉 매우 미세한 반도체 소재 분말을 수계 또는 비수계 용매(solvent)와 결합제(binder), 가소제(plasticizer), 분산제(dispersant), 소포제(defoamer), 계면활성제 중 선택되는 어느 하나를 혼합하여 슬러리(slurry)를 제조한 후 움직이는 칼날(blade)또는 움직이는 운반 기재위에 일정한 두께로 목적하는 바에 따라서 성형하는 공정으로 구현될 수 있다. 이 경우 상기 기재의 두께는 10um~100um의 범위의 필름, 시트 등의 자재를 사용할 수 있으며, 도포되는 반도체소재는 P 형 반도체 또는 N 형 반도체 재료를 적용할 수 있다. 이러한 P 형 반도체 또는 N 형 반도체 재료는 상술한 제1실시예에 적용되는 재료와 동일한 재료를 적용할 수 있다.
또한, 상기 단위부재(10)를 다층으로 어라인하여 적층하는 공정은 50℃~250℃의 온도로 압착하여 적층구조로 형성할 수 있으며, 본 발명의 실시예에서는 이러한 단위부재(10)의 적층 수는 2~50개의 범위에서 이루어질 수 있다. 이후, 원하는 형태와 사이즈로 커팅공정이 이루어질 수 있으며, 소결공정이 추가될 수 있다.
상술한 공정에 따라 제조되는 단위부재(10)가 다수 적층되어 형성되는 단위소자는 두께 및 형상 사이즈의 균일성을 확보할 수 있다. 즉, 기존의 벌크(Bulk) 형상의 열전소자는 잉곳분쇄, 미세화 볼-밀(ball-mill) 공정 후, 소결한 벌크구조를 커팅하게 되는바, 커팅공정에서 소실되는 재료가 많음은 물론, 균일한 크기로 절단하기도 어려우며, 두께가 3mm~5mm 정도로 두꺼워 박형화가 어려운 문제가 있었으나, 본 발명의 실시형태에 따른 적층형 구조의 단위소자는, 시트형상의 단위부재를 다층 적층한 후, 시트 적층물을 절단하게 되는바, 재료 손실이 거의 없으며, 소재가 균일한 두께를 가지는바 소재의 균일성을 확보할 수 있으며, 전체 단위소자의 두께도 1.5mm 이하로 박형화가 가능하게 되며, 다양한 형상으로 적용이 가능하게 된다.
특히, 본 발명의 실시형태에 따른 단위 반도체소자의 제조공정에서, 단위부재(10)의 적층구조를 형성하는 공정 중에 각 단위부재(10)의 표면에 전도성층을 형성하는 공정을 더 포함하여 구현될 수 있도록 할 수 있다.
즉, 도 5의 (c)의 적층구조물의 단위부재의 사이 사이에 도 6의 구조와 같은 전도성층을 형성할 수 있다. 상기 전도성층은 반도체층이 형성되는 기재면의 반대면에 형성될 수 있으며, 이 경우 단위부재의 표면이 노출되는 영역이 형성되도록 패턴화된 층으로 구성할 수 있다. 이는 전면 도포되는 경우에 비하여 전기전도도를 높일 수 있음과 동시에 각 단위부재 간의 접합력을 향상시킬 수 있게 되며, 열전도도를 낮추는 장점을 구현할 수 있게 된다.
즉, 도 6에 도시된 것은 본 발명의 실시형태에 따른 전도성층(C)의 다양한 변형예를 도시한 것으로, 단위부재의 표면이 노출되는 패턴이라 함은 도 6의 (a),(b)에 도시된 것과 같이, 폐쇄형 개구패턴(c1, c2)을 포함하는 메쉬타입 구조 또는 도6의 (c), (d)에 도시된 것과 같이, 개방형 개구패턴(c3, c4)을 포함하는 라인타입 등으로 다양하게 변형하여 설계될 수 있다. 이상의 전도성층은 단위부재의 적층구조로 형성되는 단위소자의 내부에서 각 단위부재간의 접착력을 높이는 것은 물론, 단위부재간 열전도도를 낮추며, 전기전도도는 향상시킬 수 있게 하는 장점이 구현되며, 종래 벌크형 열전소자 대비 냉각용량(Qc) 및 ΔT(℃) 가 개선되며, 특히 파워 팩터(Power factor)가 1.5배, 즉 전기전도도가 1.5배 상승하게 된다. 전기전도도의 상승은 열전효율의 향상과 직결되는바, 냉각효율을 증진하게 된다. 이 경우 상기 전도성층은 금속물질로 형성할 수 있으며, Cu, Ag, Ni 등의 재질의 금속계열의 전극물질은 모두 적용이 가능하다.
도 1 내지 도 6을 통해 상술한 제1실시예 내지 제3실시예 등에서 상술한 본 발명의 다양한 실시예에 따른 열전모듈(100)은 제1도전성 연결부 및 제2도전성 연결부(120a 또는 120b)의 노출되는 두 면, 즉 제1 반도체 소자(112) 및 제2 반도체 소자(114)와 접촉하지 않은 두 면 중 적어도 한 면이 목적장치의 가열 부위 또는 냉각 부위에 직접 접촉하여 연결되는 열전환장치에 적용될 수 있다. 즉, 발열 또는 흡열하는 도전성 연결부(120a 또는 120b)를 냉각 또는 가열하고자 하는 부위에 종래의 기판에 해당하는 부품없이 직접 연결하여 냉각 또는 가열할 수 있다. 따라서 기판을 거치지 않기 때문에 기판으로 인한 열손실을 최소화하는 열전모듈을 구현할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 본 발명의 보호범위는 아래의 특허청구범위에 의하여 해석되어야 하며 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1, 2: 종래 열전모듈의 기판
5(3, 4): 종래 열전모듈의 반도체 소자
6: 종래 열전모듈의 금속 전극
100: 열전모듈
110: 단위셀
120a, 120b: 도전성 연결부
130: 수지부
5(3, 4): 종래 열전모듈의 반도체 소자
6: 종래 열전모듈의 금속 전극
100: 열전모듈
110: 단위셀
120a, 120b: 도전성 연결부
130: 수지부
Claims (8)
- 제1반도체소자;
상기 제1반도체소자와 이격되는 제2반도체소자;및
상기 제1반도체소자 및 상기 제2반도체소자를 전기적으로 연결하는 도전성 연결부; 및
상기 제1반도체소자 및 상기 제2반도체소자 사이의 공간에 배치되는 수지부;
를 포함하는 열전모듈.
- 청구항 1에 있어서,
상기 제1반도체소자 및 상기 제2반도체소자와 상기 도전성연결부를 포함하는 단위셀이 복수인 열전모듈.
- 청구항 2에 있어서,
상기 수지부는,
상호 이웃하는 제1반도체소자와 상기 제2반도체소자의 공간을 충진하는 구조인 열전모듈.
- 청구항 3에 있어서,
상기 수지부는,
상기 제1반도체소자와 상기 제2반도체소자의 일면에 마련되는 제1도전성연결부의 노출되는 상부면과,
상기 일면에 대향하는 타면에 배치되는 제2도전성연결부의 노출면인 하부면 사이의 거리 이하의 두께를 가지는 열전모듈.
- 청구항 4에 있어서,
상기 수지부는,
상기 제1반도체소자의 길이 방향의 폭이 서로 다른 영역이 1 이상 존재하는 열전모듈.
- 청구항 5에 있어서,
상기 제1도전성연결부 또는 상기 제2도전성연결부의 외부 노출면 중 측면부와 상기 수지부가 접하는 영역이 존재하는 열전모듈.
- 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
상기 수지부는,
열전도도가 0.1W/mK 이하인 수지로 마련되는 열전모듈.
- 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
상기 수지부는,
감광성 수지로 마련되는 열전모듈.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150029607A KR20160106912A (ko) | 2015-03-03 | 2015-03-03 | 열전모듈 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150029607A KR20160106912A (ko) | 2015-03-03 | 2015-03-03 | 열전모듈 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160106912A true KR20160106912A (ko) | 2016-09-13 |
Family
ID=56946446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150029607A KR20160106912A (ko) | 2015-03-03 | 2015-03-03 | 열전모듈 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20160106912A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220045258A1 (en) * | 2018-10-03 | 2022-02-10 | Lintec Corporation | Method for manufacturing intermediate body for thermoelectric conversion module |
-
2015
- 2015-03-03 KR KR1020150029607A patent/KR20160106912A/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220045258A1 (en) * | 2018-10-03 | 2022-02-10 | Lintec Corporation | Method for manufacturing intermediate body for thermoelectric conversion module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102070390B1 (ko) | 열전모듈 및 이를 포함하는 열전환장치 | |
KR102561218B1 (ko) | 열전모듈 | |
KR20150088063A (ko) | 열전모듈 및 이를 포함하는 냉각장치 | |
KR102666119B1 (ko) | 열전모듈 및 이를 포함하는 열전환장치 | |
KR20160117944A (ko) | 열전모듈 및 이를 포함하는 열전환장치 | |
KR20160116997A (ko) | 열전환장치 및 이를 포함하는 제습장치 | |
KR102304713B1 (ko) | 열전모듈 및 이를 포함하는 열전환장치 | |
KR101621750B1 (ko) | 열전필름 제조방법 | |
KR20150040590A (ko) | 단위열전모듈 및 이를 포함하는 열전모듈, 냉각장치 | |
KR20160106912A (ko) | 열전모듈 | |
US10340436B2 (en) | Thermoelectric element, thermoelectric module, and heat conversion apparatus including the same | |
KR20180029746A (ko) | 열전모듈 | |
KR102304712B1 (ko) | 열전모듈 및 이를 포함하는 열전환장치 | |
KR101791473B1 (ko) | 배선 패턴을 통하여 접속된 열전 변환 소자를 가진 열전 변환 장치 및 그 제조 방법 | |
US20070053394A1 (en) | Cooling device using direct deposition of diode heat pump | |
KR20190088701A (ko) | 열전 소자 | |
KR102412389B1 (ko) | 열전모듈 및 이를 포함하는 열전환장치 | |
KR102373052B1 (ko) | 열전모듈 및 이를 포함하는 열전환장치 | |
KR101047478B1 (ko) | 열전모듈 제조방법 및 이를 이용하여 제조한 열전모듈 | |
KR102456680B1 (ko) | 열전소자 | |
KR102332357B1 (ko) | 열전모듈 및 이를 포함하는 열전환장치 | |
KR20160092305A (ko) | 다공성 기판이 적용된 박막형 열전소자 | |
KR20160129636A (ko) | 열전모듈 및 이를 포함하는 열전환장치 | |
KR20180091216A (ko) | 열전 소자 | |
TW202338544A (zh) | 溫度控制模組 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E90F | Notification of reason for final refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X601 | Decision of rejection after re-examination |