KR20160092305A

KR20160092305A - 다공성 기판이 적용된 박막형 열전소자

Info

Publication number: KR20160092305A
Application number: KR1020150012766A
Authority: KR
Inventors: 김종선; 김종현; 김태희; 박찬영
Original assignee: 엘지이노텍 주식회사
Priority date: 2015-01-27
Filing date: 2015-01-27
Publication date: 2016-08-04

Abstract

본 발명의 실시예는 상호 대향하는 제1 기판 및 제2 기판; 및 상기 제1 기판 및 상기 제2 기판 사이에 제1 반도체 소자와 전기적으로 연결되는 제2 반도체 소자를 포함하는 단위셀을 적어도 1 이상 포함하는 열전소자에 있어서, 각각의 상기 제1 반도체 소자와 상기 제1반도체 소자에 인접하는 각각의 상기 제2 반도체 소자는 도전성 연결부를 통하여 전기적으로 연결되며, 상기 제1 기판 및 상기 제2 기판은 크기가 50㎚ 내지 1000㎚인 복수의 기공(pore)을 포함하는 박막형(thin film type) 열전소자에 관한 것이다.

Description

다공성 기판이 적용된 박막형 열전소자 {THIN FILM TYPED THERMOELECTRIC DEVICE HAVING POROUS SUBSTRATE}

본 발명의 실시예는 열전소자에 관한 것이다.

일반적으로, 열전 변환 소자를 포함하는 열전 소자는 P형 열전 재료와 N형 열전 재료를 금속 전극들 사이에 접합시킴으로써, PN 접합 쌍을 형성하는 구조이다. 이러한 PN 접합 쌍 사이에 온도 차이를 부여하게 되면, 제벡(Seeback) 효과에 의해 전력이 발생됨으로써 열전 소자는 발전 장치로서 기능 할 수 있다. 또한, PN 접합 쌍의 어느 한쪽은 냉각되고 다른 한쪽은 발열 되는 펠티어(Peltier) 효과에 의해, 열전 소자는 온도 제어 장치로서 이용될 수도 있다.

여기서, 상기 펠티어(Peltier) 효과는 외부에서 DC 전압을 가해주었을 때 p타입(p-type) 재료의 정공과 n타입(n-type) 재료의 전자가 이동함으로써 재료 양단에 발열과 흡열을 일으키는 현상이다. 상기 제벡(Seeback) 효과는 외부 열원에서 열을 공급받을 때 전자와 정공이 이동하면서 재료에 전류의 흐름이 생겨 발전(發電)을 일으키는 현상을 말한다.

기존 cross-plane형태의 박막 열전소자 제작 시 소자의 얇은 두께로 인해 두께가 얇아야 한다. 두께가 얇아지면 온도가 높은 기판면과 온도가 낮은 기판면 사이에 열전달이 생겨 소자의 성능을 제대로 발휘하지 못하게 되므로 열교환기를 추가해야 하나, 열교환기 추가 시 열전 모듈의 크기가 커져서 박막형 열전소자로서의 실효성이 떨어 지게 된다.

벌크형 소자와 같이 두께 및 크기 제약이 크게 없을 시에는 다양한 열교환기 구조를 제작할 수 있지만, 박막형 열전소자는 두께가 얇고, 크기가 작아야만 제품의 실효성을 가질 수 있다.

본 발명의 실시예는 상기와 같은 종래기술의 문제점을 해결하기 위해 고안된 것으로서, 상호 대향하는 제1 기판 및 제2 기판; 및 상기 제1 기판 및 상기 제2 기판 사이에 제1 반도체 소자와 전기적으로 연결되는 제2 반도체 소자를 포함하는 단위셀을 적어도 1 이상 포함하는 열전소자에 있어서, 각각의 상기 제1 반도체 소자와 상기 제1반도체 소자에 인접하는 각각의 상기 제2 반도체 소자는 도전성 연결부를 통하여 전기적으로 연결되며, 상기 제1 기판 및 상기 제2 기판은 크기가 50㎚ 내지 1000㎚인 복수의 기공(pore)을 포함하는 박막형(thin film type) 열전소자를 제공하는 것을 기술적 과제로 한다.

상기 기술적 과제를 달성하고자, 본 발명의 실시예에서는 상호 대향하는 제1 기판 및 제2 기판; 및 상기 제1 기판 및 상기 제2 기판 사이에 제1 반도체 소자와 전기적으로 연결되는 제2 반도체 소자를 포함하는 단위셀을 적어도 1 이상 포함하는 열전소자에 있어서, 각각의 상기 제1 반도체 소자와 상기 제1반도체 소자에 인접하는 각각의 상기 제2 반도체 소자는 도전성 연결부를 통하여 전기적으로 연결되며, 상기 제1 기판 및 상기 제2 기판은 크기가 50㎚ 내지 1000㎚인 복수의 기공(pore)을 포함하는 박막형(thin film type) 열전소자를 제공한다.

실시예에 따르면, 상호 대향하는 제1 기판 및 제2 기판; 및 상기 제1 기판 및 상기 제2 기판 사이에 제1 반도체 소자와 전기적으로 연결되는 제2 반도체 소자를 포함하는 단위셀을 적어도 1 이상 포함하는 열전소자에 있어서, 각각의 상기 제1 반도체 소자와 상기 제1반도체 소자에 인접하는 각각의 상기 제2 반도체 소자는 도전성 연결부를 통하여 전기적으로 연결되며, 상기 제1 기판 및 상기 제2 기판은 크기가 50㎚ 내지 1000㎚인 복수의 기공(pore)을 포함하는 박막형(thin film type) 열전소자를 구현함으로써, 기판의 표면적을 넓게 하여 열전달이 효과적으로 이루어지므로 기판 자체가 열교환기로서의 성능을 발휘 할 수 있어, 별도의 열교환기가 없어도 충분한 효과를 얻을 수 있다.

도 1은 본 실시예에 따른 열전소자를 도시한 단면도이다.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명한다. 다만, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 일 실시예에 불과할 뿐이고, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. 또한, 본 발명의 바람직한 실시예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다. 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.

도 1은 본 실시예에 따른 열전소자를 도시한 단면도이다.

도 1을 참조하면, 본 실시예에 따른 열전소자(100)는 상호 대향하는 제1 기판(110a) 및 제2 기판(110b); 제1 기판(110a) 및 제2 기판(110b) 사이에 제1 반도체 소자(122)와 전기적으로 연결되는 제2 반도체 소자(124)를 포함하는 적어도 1 이상의 단위셀(120); 및 각각의 제1 반도체 소자(122)와 제1반도체 소자(122)에 인접하는 각각의 제2 반도체 소자(124)를 전기적으로 연결시키는 도전성 연결부(130)를 포함한다.

본 실시예에 따른 열전소자(100)의 제1 기판(110a) 및 제2 기판(110b)은 내부에 다수의 기공(112)을 포함한다. 이와 같이 재료의 내부에 기공이 다수 포함되는 경우 표면적이 넓어져 열전달을 효율적으로 이루어질 수 있다. 따라서, 본 실시예의 열전소자(100)와 같이 박막형태의 열전소자인 경우, 별도의 열교환기가 없어도 열전소자에서 발생된 열을 외부로 방출하는 것이 가능하다. 기공(112)은 크기가 50㎚ 내지 1000㎚일 수 있고, 기공율은 제1 기판(100a) 또는 제2 기판(110b)의 밀도 대하여 40% 내지 80%일 수 있다. 더욱 바람직하게는, 40% 내지 60%일 수 있다. 상기 기공의 밀도는 40% 미만일 경우에는 열을 충분히 외부로 방출할 수 없어 열교환기로서의 역할을 제대로 수행할 수 없게 된다. 반면, 80%를 초과할 경우에는 강도가 약해져 기판이 파손될 우려가 있다. 또한, 기공(112)의 크기에 따라서 밀도가 달라질 수 있다.

기공(112)의 크기가 200㎚ 미만일 경우, 기공률의 밀도를 60% 내지 80%인 기판을 사용할 수 있다.

본 실시예의 열전소자(100)에 적용되는 제1 기판(110a) 또는 제2 기판(110b)은 알루미나, 다공성 실리콘, 알루미늄, 스텐레스 스틸 등을 사용할 수 있고, 그 외에도 내부의 다수의 기공을 포함하는 절연성 세라믹스라면 크게 제한을 두지 않고 사용할 수 있다.

제1 기판(110a) 또는 제2 기판(110b)의 두께는 0.2㎜ 내지 0.3㎜일 수 있다. 상기 기판의 두께가 0.2㎜ 미만일 경우에는 열 및 충격에 취약하여 열전소자 전체의 성능을 떨어뜨릴 수 있다. 반면 상기 두께가 0.3㎜을 초과할 경우에는 오히려 열전달이 떨어져 효율이 낮아지게 된다. 또한, 제1 기판(110a) 또는 제2 기판(110b)의 두께 및 크기는 용도에 따라서 서로 다르게 적용할 수 있다.

본 실시예의 열전소자(100)의 단위셀(120)의 제1 반도체 소자(122) 및 제2 반도체(124) 소자의 쌍으로 이루어져 있다. 제1 반도체 소자(122) 및 제2 반도체(124) 소자는 각각 N형 반도체 재료 또는 P형 반도체 재료로 구성될 수 있다.

이러한 N 형 반도체 재료는 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.

P형 반도체 재료로는 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성함이 바람직하다. 이를 테면, 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te 전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.

단위셀(120)을 구성하기 위하여 제1 반도체 소자(122) 및 제2 반도체 소자(124)를 형성하는 방법으로는 thermal evaporation, flash evaporation, PLD (Pulsed Laser Deposition), ion beam sputtering, MOCVD(Metal Organic Chemical Vapor Deposition)와 MBE (Molecular Beam Epitaxy)등 다양한 증착 공정을 이용하여 단위셀(120)을 형성할 수 있다. 박막 형태의 열전소자는 기존의 반도체 증착 방법들로 용이하게 성장시킬 수 있으며 반도체 소자 제조공정을 사용하여 열전모듈을 제작할 수 있다. 또한 상기 박막형 열전모듈은 벌크형 열전모듈에 비해 단위 면적당 다섯 배 이상의 열전쌍 정렬이 가능하다.

우선, 제1 기판(110a) 또는 제2 기판(110b) 중 어느 하나의 일면 상에 도전성 연결부(130)를 패터닝한다. 상기 도전성 연결부는 도전성 금속일 수 있고, 종래의 열전소자의 제조 시에 사용되는 도전성 금속이라면 크게 제한을 두지 않는다. 이후, 단위셀(120)의 제1 반도체 소자(122) 및 제2 반도체(124)를 앞서 패터닝한 도전성 연결부(130) 위치에 맞춰 패터닝한다. 제1 기판(110a) 또는 제2 기판(110b) 중 도전성 연결부(130)가 패터닝되지 않은 기판의 일면 상에 상술한 제1 반도체 소자(122) 및 제2 반도체(124)의 패턴에 맞춰 도전성 연결부(130)를 패터닝하여 형성한다. 이때, 양측의 도전성 연결부는 동일한 종류의 금속을 사용할 수 있다. 도전성 연결부(130)이 형성된 기판의 도전성 연결부(130)에 맞춰 제1 반도체 소자(122) 및 제2 반도체(124)까지 형성된 기판을 솔더(도시하지 않음)를 이용하여 연결한다. 상기 솔더로는 은 페이스트 등 종래의 솔더링에서 사용되는 물질을 사용할 수 있고, 종류 및 공정방법에는 크게 제한을 두지 않는다.

상술한 방법에 의하여 제조된 본 실시예에 따른 열전소자(100)의 전체 두께는 0.55㎜ 내지 0.70㎜일 수 있다. 상술한 바와 같이 제1 기판(110a) 및 제2 기판(110b)의 두께가 각각 0.2㎜ 내지 0.3㎜이므로, 제1 반도체 소자(122) 및 제2 반도체 소자(124) 층의 두께, 도전성 연결부(130)의 두께 및 상기 솔더의 두께는 0.35㎜ 내지 0.5㎜가 되도록 한다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 본 발명의 보호범위는 아래의 특허청구범위에 의하여 해석되어야 하며 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 박막형 열전소자
110a, 110b: 제1 기판, 제2기판
112: 기공
120: 반도체 소자
130: 도전성 연결부

Claims

상호 대향하는 제1 기판 및 제2 기판; 및
상기 제1 기판 및 상기 제2 기판 사이에 제1 반도체 소자와 전기적으로 연결되는 제2 반도체 소자를 포함하는 단위셀을 적어도 1 이상 포함하는 열전소자에 있어서,
각각의 상기 제1 반도체 소자와 상기 제1반도체 소자에 인접하는 각각의 상기 제2 반도체 소자는 도전성 연결부를 통하여 전기적으로 연결되며,
상기 제1 기판 및 상기 제2 기판은 크기가 50㎚ 내지 1000㎚인 복수의 기공(pore)을 포함하는 박막형(thin film type) 열전소자.
청구항 1에 있어서,
상기 기공의 기공율은,
상기 제1 기판 또는 상기 제2 기판의 밀도에 대하여 40% 내지 80%인 박막형 열전소자.
청구항 1에 있어서,
상기 제1 기판 또는 상기 제2 기판은,
알루미나, 다공성 실리콘, 알루미늄, 스텐레스 스틸로 이루어진 군으로부터 선택되는 적어도 1종인 박막형 열전소자.
청구항 1에 있어서,
상기 제1 기판 또는 상기 제2 기판은,
두께가 0.2㎜ 내지 0.3㎜인 박막형 열전소자.
청구항 1에 있어서,
상기 제1 반도체 소자 및 상기 제2 반도체 소자는,
N형 또는 P형 반도체 소재의 박막을 적층하여 형성되는 박막형 열전소자.
청구항 1에 있어서,
상기 도전성 연결부는,
상기 제1 기판 또는 상기 제2 기판과 솔더링(soldering)에 의하여 접착되는 박막형 열전소자.
청구항 1에 있어서,
상기 열전소자는,
전체 두께가 0.55㎜ 내지 0.70㎜인 박막형 열전소자.