KR20160092826A - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR20160092826A
KR20160092826A KR1020150013717A KR20150013717A KR20160092826A KR 20160092826 A KR20160092826 A KR 20160092826A KR 1020150013717 A KR1020150013717 A KR 1020150013717A KR 20150013717 A KR20150013717 A KR 20150013717A KR 20160092826 A KR20160092826 A KR 20160092826A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
disposed
display device
light blocking
Prior art date
Application number
KR1020150013717A
Other languages
Korean (ko)
Other versions
KR102407521B1 (en
Inventor
권당
이정은
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150013717A priority Critical patent/KR102407521B1/en
Publication of KR20160092826A publication Critical patent/KR20160092826A/en
Application granted granted Critical
Publication of KR102407521B1 publication Critical patent/KR102407521B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3248—
    • H01L27/3246—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

In an organic light emitting display device according to the present invention, a light shielding layer and an etch stop layer are arranged in a thin film transistor arrangement region on a first substrate. After that, a thin film transistor is arranged on an upper part thereof. The thin film transistor comprises an oxide semiconductor layer, a first insulating layer, a gate electrode, a second insulating layer, a source electrode and a drain electrode. A contact hole is formed in the first insulating layer and the second insulating layer. The drain electrode is electrically connected to the etch stop layer. The potential of the drain electrode is the same as the potential of the light shielding layer. So, a leakage current can be prevented.

Description

유기전계발광 표시소자{ORGANIC LIGHT EMITTING DISPLAY DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic electroluminescent display device,

본 발명은 유기전계발광 표시소자에 관한 것으로, 특히 광차단층 상부에 식각저지층을 구비하여 식각공정시 의해 광차단층이 식각되어 광차단층과 드레인전극 사이의 접촉불량이 발생하는 것을 방지할 수 있는 유기전계발광 표시소자에 관한 것이다.[0001] The present invention relates to an organic electroluminescent display device, and more particularly to an organic electroluminescent display device having an etch stop layer on a light blocking layer to etch a light blocking layer by an etching process to prevent contact defects between the light blocking layer and the drain electrode To an electroluminescence display device.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시소자들이 개발되고 있다. 이러한 평판표시소자는 액정표시소자, 전계방출 표시소자, 플라즈마 디스플레이패널 및 유기전계발광 표시소자 등이 있다.2. Description of the Related Art Recently, various flat panel display devices capable of reducing weight and volume, which are disadvantages of cathode ray tubes (CRTs), have been developed. Such flat panel display devices include liquid crystal display devices, field emission display devices, plasma display panels and organic electroluminescent display devices.

이러한 평판표시소자들 중 플라즈마 디스플레이는 구조와 제조공정이 단순하기 때문에 경박 단소하면서도 대화면화에 가장 유리한 표시장치로 주목받고 있지만 발광효율과 휘도가 낮고 소비전력이 큰 단점이 있다. 이에 비하여, 애정표시소자는 반도체 공정을 이용하기 때문에 대화면화에 어렵고 백라이트 유닛으로 인하여 소비전력이 큰 단점이 있다. 또한, 액정표시소자는 편광필터, 프리즘시트, 확산판 등의 광학 소자들에 의해 광 손실이 많고 시야각이 좁은 특성이 있다.Among these flat panel display devices, a plasma display has attracted attention as a display device that is most advantageous for a large-sized, small-sized and large-sized display because of its simple structure and manufacturing process. However, it has a disadvantage of low luminous efficiency, low luminance and high power consumption. On the other hand, since the affection display device uses a semiconductor process, it is difficult to form a large screen and the power consumption is large due to the backlight unit. In addition, the liquid crystal display element has a characteristic that light loss is large and a viewing angle is narrow due to optical elements such as a polarizing filter, a prism sheet, and a diffusion plate.

이에 비하여, 유기전계발광 표시소자는 발광층의 재료에 따라 무기전계발광 표시소자와 유기전계발광 표시소자로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 무기전계발광 표시소자는 유기전계발광 표시소자에 비하여 전력소모가 크고 고휘도를 얻을 수 없으며 R(Red), G(Green), B(Blue)의 다양한 색을 발광시킬 수 없다. 반면에, 유기전계발광 표시소자는 수십 볼트의 낮은 직류 전압에서 구동됨과 아울러, 빠른 응답속도를 가지고, 고휘도를 얻을 수 있으며 R, G, B의 다양한 색을 발광시킬 수 있어 현재 활발하게 연구되고 있다.On the other hand, the organic electroluminescent display device is divided into an inorganic electroluminescent display device and an organic electroluminescent display device depending on the material of the light emitting layer and is self-luminous device which emits itself, has a high response speed, and has a large luminous efficiency, brightness and viewing angle . The inorganic electroluminescent display device consumes more power than the organic electroluminescent display device and can not obtain high brightness and can not emit various colors of R (Red), G (Green), and B (Blue). On the other hand, organic electroluminescence display devices are being actively studied because they can be driven at a low DC voltage of several tens volts, have a fast response speed, obtain high brightness, emit various colors of R, G, and B .

특히, 근래에 전자이동도가 높고 누설전류가 적은 IGZO(Indium Galium Zinc Oxide)와 같은 산화물반도체로 박막트랜지스터를 구성하여 대면적 고해상도의 유기전계발광 표시소자를 제작하고 있다. 그러나, 상기와 같은 산화물반도체를 포함하는 박막트랜지스터는 광에 민감하므로, 산화물반도체에 광이 조사되는 경우 누설전류가 발생하여 박막트랜지스터의 전기특성이 저하되며, 특히 고해상도 유기전계발광 표시소자를 제작하는 경우 품질에 결함이 발생하게 된다.Particularly, a thin film transistor is formed of an oxide semiconductor such as IGZO (Indium Galium Zinc Oxide) having a high electron mobility and a small leakage current in recent years to fabricate an organic light emitting display device having a large area and a high resolution. However, since the thin film transistor including the oxide semiconductor as described above is sensitive to light, when the oxide semiconductor is irradiated with light, a leakage current is generated to deteriorate the electrical characteristics of the thin film transistor. In particular, The quality will be defective.

특히, 근래 핸드폰이나 태블릿 PC와 같이 이동형 전자장치에 유기전계발광 표시소자가 많이 채용되는데, 이러한 고이동도의 유기전계발광 표시소자의 경우 산화물반도체층으로 조사되는 광의 양이 많기 때문에 품질에 치명적인 결함이 발생하게 된다.In particular, in recent years, organic electroluminescent display devices have been widely used in portable electronic devices such as cell phones and tablet PCs. In such organic light emitting display devices with high mobility, the quantity of light irradiated to the oxide semiconductor layers is large, .

본 발명은 상기한 점을 감안하여 이루어진 것으로, 기판상에 광차단층을 배치하여 박막트랜지스터로 조사되는 광을 차단하여 광조사에 의해 박막트랜지스터에 누설전류가 발생하는 것을 방지할 수 있는 유기전계발광 표시소자를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and it is an object of the present invention to provide an organic electroluminescent display device capable of preventing a leakage current from being generated in a thin film transistor by irradiating light by arranging a light blocking layer on a substrate, And an object thereof is to provide a device.

본 발명의 다른 목적은 광차단층 상부에 식각저지층을 구비하여 식각공정에 의해 광차단층이 식각되어 광차단층과 드레인전극 사이의 접촉불량이 발생하는 것을 방지할 수 있는 유기전계발광 표시소자를 제공하는 것이다.Another object of the present invention is to provide an organic electroluminescent display device having an etch stop layer on an upper part of a light blocking layer to prevent a defect in contact between a light blocking layer and a drain electrode by etching the light blocking layer by an etching process will be.

상기한 목적을 달성하기 위해, 본 발명에 따른 유기전계발광 표시소자는 제1기판 상의 박막트랜지스터 배치영역에 광차단층과 식각저지층을 배치한 후, 그 상부에 박막트랜지스터를 배치한다. 상기 박막트랜지스터는 산화물반도체층, 제1절연층, 게이트전극, 제2절연층, 소스전극 및 드레인전극으로 구성되며, 제1절연층과 제2절연층에는 컨택홀이 구비되어 상기 드레인전극이 식각저지층과 전기적으로 접속되어 상기 드레인전극과 광차단층의 전위가 동일하게 된다.In order to achieve the above object, an organic light emitting display device according to the present invention includes a light blocking layer and an etching stop layer disposed on a first substrate, and a thin film transistor is disposed on the light blocking layer. The thin film transistor includes an oxide semiconductor layer, a first insulating layer, a gate electrode, a second insulating layer, a source electrode, and a drain electrode. The first insulating layer and the second insulating layer include contact holes, And the potential of the light-blocking layer is equal to that of the light-blocking layer.

광차단층은 MoTi로 이루어지고 식각저지층은 박막트랜지터에 구비되는 절연층에 비해 식각속도가 1/15인 물질이 사용될 수 있는데, 예를 들면 ITO, IZO, CuOx, Si 등이 사용될 수 있다.For example, ITO, IZO, CuOx, Si, etc. may be used as the light blocking layer and the etching stop layer may be a material having an etching rate of 1/15 as compared with the insulating layer provided in the thin film transistor.

박막트랜지스터의 반도체층은 IGZO(Indium Galium Zinc Oxide)와 같은 산화물반도체로 이루어진다.The semiconductor layer of the thin film transistor is made of an oxide semiconductor such as IGZO (Indium Galium Zinc Oxide).

본 발명에서는 박막트랜지스터로 조사되는 광을 차단하는 광차단층을 식각저지층이 포함되는 이중의 층으로 형성하여, 광차단층 상부의 버퍼층의 식각시 광차단층이 식각되는 것을 방지할 수 있게 된다. 따라서, 드레인전극과 광차단층을 전기적으로 접속하여 드레인전극과 광차단층의 전위를 동일하게 하여 드레인전극과 광차단층 사이에 기생용량이 발생하는 것을 방지하는 경우, 광차단층의 과식각에 의해 드레인전극과 광차단층의 전기적접속이 불량으로 되는 것을 방지할 수 있게 된다.In the present invention, the light blocking layer blocking the light emitted by the thin film transistor is formed as a double layer including the etching stopper layer, thereby preventing the light blocking layer from being etched when the buffer layer above the light blocking layer is etched. Therefore, when the drain electrode and the light blocking layer are electrically connected to each other so that the potentials of the drain electrode and the light blocking layer are equal to each other to prevent parasitic capacitance from occurring between the drain electrode and the light blocking layer, It is possible to prevent the electrical connection of the light blocking layer from becoming defective.

또한, 본 발명과 같이 광차단층을 ITO/MoTi의 이중의 층으로 형성함에 따라 광차단층이 반사율을 감소시킬 수 있게 된다.Also, as the light blocking layer is formed of a double layer of ITO / MoTi as in the present invention, the light blocking layer can reduce the reflectance.

도 1은 본 발명에 따른 유기전계발광 표시소자의 구조를 나타내는 도면.
도 2a-도 2h는 본 발명에 따른 유기전계발광 표시소자의 제조방법을 나타내는 도면.
도 3a-도 3e는 본 발명에 따른 유기전계발광 표시소자의 소스전극 및 드레인전극을 형성하는 방법을 나타내는 도면.
도 4a 및 도 4b는 광차단층이 단일층일 경우 식각가스에 의해 광차단층이 식각되는 것을 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a view showing the structure of an organic electroluminescent display device according to the present invention; Fig.
2 (a) to 2 (h) illustrate a method of manufacturing an organic electroluminescence display device according to the present invention.
3A to 3E are views showing a method of forming a source electrode and a drain electrode of an organic light emitting display device according to the present invention.
4A and 4B are diagrams showing that the light blocking layer is etched by the etching gas when the light blocking layer is a single layer.

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 유기전계발광 표시소자의 구조를 나타내는 단면도이다. 일반적으로 유기전계발광 표시소자는 적색광, 녹색광 및 청색광, 백색광을 발광하는 R,G,B,W의 복수의 화소로 이루어져 있지만, 도면에서는 설명의 편의를 위해 하나의 화소를 도시하였다.1 is a cross-sectional view illustrating a structure of an organic light emitting display device according to the present invention. Generally, the organic electroluminescence display device is composed of a plurality of pixels of R, G, B, and W that emit red light, green light, blue light, and white light, but one pixel is shown in the figure for convenience of explanation.

도 1에 도시된 바와 같이, 본 발명에 따른 유기전계발광 표시소자(101)는 유리나 플라스틱과 같은 투명물질로 이루어진 제1기판(110)의 박막트랜지스터 형성영역에 광차단층(121)이 구비되며, 상기 광차단층(121)이 구비된 제1기판(110) 전체에 걸쳐 버퍼층(122)이 구비된다.As shown in FIG. 1, the organic light emitting display device 101 according to the present invention includes a light blocking layer 121 in a thin film transistor formation region of a first substrate 110 made of a transparent material such as glass or plastic, A buffer layer 122 is provided over the entire first substrate 110 having the light blocking layer 121.

상기 광차단층(121)은 MoTi와 같이 박막형성이 용이하고 절연물질과의 계면특성이 좋은 금속화합물로 이루어진 제1층(121a)과 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등의 금속산화물, CuOx와 같은 구리산화물, Si와 같이 식각 선택비가 작아 건식식각에 의해 식각되지 않고 박막형성이 용이하고 계면특성이 좋은 제2층(121b)으로 이루어진다. The light blocking layer 121 includes a first layer 121a made of a metal compound that is easy to form a thin film and has good interfacial characteristics with an insulating material such as MoTi and a metal layer such as ITO Oxide, copper oxide such as CuOx, and a second layer 121b having a small etching selectivity, such as Si, which is not etched by dry etching and is easy to form a thin film and has good interfacial characteristics.

즉, 광차단층(121)의 제1층(121a)은 광을 차단하기 위한 차광막이고 제2층(121b)은 컨택홀(119)의 형성시 제1층(121a)의 식각되는 것을 방지하기 위한 식각저지층이다. 따라서, 상술한 설명에서는 광차단층(121)이 제1층(121a)과 제2층(121b)의 이중의 층으로 이루어진다고 설명하고 있지만, 광차단층은 MoTi의 단일층으로 형성되고 그 위에 식각저지층이 형성된다고 간주할 수도 있을 것이다. 이러한 광차단층(121)에 대해서는 이후 더욱 상세히 설명한다.That is, the first layer 121a of the light blocking layer 121 is a light shielding film for shielding light and the second layer 121b is a light shielding film for preventing the first layer 121a from being etched when the contact hole 119 is formed Etch stop layer. Therefore, while the above description has described that the light blocking layer 121 is composed of a double layer of the first layer 121a and the second layer 121b, the light blocking layer is formed of a single layer of MoTi, It may be considered that a layer is formed. The light blocking layer 121 will be described later in more detail.

또한, 상기 버퍼층(122)은 유기절연물질 및/또는 무기절연물질로 이루어진 단일층 또는 복수의 층으로 구성된다.In addition, the buffer layer 122 is composed of a single layer or a plurality of layers made of an organic insulating material and / or an inorganic insulating material.

상기 광차단층(121)에 대응하는 영역의 버퍼층(122) 위에는 구동박막트랜지스터가 배치된다. 도면에는 도시하지 않았지만, 상기 구동박막트랜지스터는 R,G,B,W화소에 각각 배치되며, 각각의 구동박막트랜지스터는 버퍼층(122) 위에 R,G,B,W 화소에 배치된 반도체층(112)과, 상기 반도체층(112)이 배치된 기판(110) 전체에 걸쳐 적층된 제1절연층(123)과, 상기 제1절연층(123) 위에 배치된 게이트전극(111)과, 상기 게이트전극(111)을 덮도록 기판(110) 전체에 걸쳐 적층된 제2절연층(124)과, 상기 제1절연층(123) 및 제2절연층(124)에 형성된 컨택홀을 통해 반도체층(112)과 접촉하는 소스전극(114) 및 드레인전극(115)으로 구성된다.A driving thin film transistor is disposed on the buffer layer 122 in a region corresponding to the light blocking layer 121. Although not shown in the drawing, the driving thin film transistor is disposed in the R, G, B, and W pixels, respectively, and each of the driving thin film transistors includes a semiconductor layer 112 A first insulating layer 123 stacked over the entire substrate 110 on which the semiconductor layer 112 is disposed; a gate electrode 111 disposed on the first insulating layer 123; A second insulating layer 124 stacked over the entire substrate 110 so as to cover the electrode 111 and a semiconductor layer (not shown) through contact holes formed in the first insulating layer 123 and the second insulating layer 124, And a source electrode 114 and a drain electrode 115 which are in contact with the source and drain electrodes 112 and 112, respectively.

상기 반도체층(112)은 IGZO(Indium Gallium Zinc Oxide)와 같은 투명한 산화물반도체로 구성될 수 있으며, 중앙영역의 채널층과 양측면의 도핑층으로 이루어져 소스전극(114) 및 드레인전극(115)이 상기 도핑층과 접촉한다.The semiconductor layer 112 may be made of a transparent oxide semiconductor such as IGZO (Indium Gallium Zinc Oxide). The semiconductor layer 112 may include a channel layer in the central region and a doped layer on both sides, and the source electrode 114 and the drain electrode 115 And is in contact with the doping layer.

상기 게이트전극(111)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속으로 구성될 수 있으며, 제1절연층(123) 및 제2절연층(124)은 SiO2나 SiNx와 같은 무기절연물질로 이루어진 단일층 또는 SiO2 및 SiNx으로 이루어진 이중의 층으로 이루어질 수 있다. 또한, 소스전극(114) 및 드레인전극(115)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금으로 구성될 수 있다.The first insulating layer 123 and the second insulating layer 124 may be formed of a metal such as SiO 2 , SiNx, or the like. The gate electrode 111 may be formed of a metal such as Cr, Mo, Ta, Cu, , Or a dual layer of SiO 2 and SiN x. The source electrode 114 and the drain electrode 115 may be made of Cr, Mo, Ta, Cu, Ti, Al, or an Al alloy.

상기 버퍼층(122), 제2절연층(123) 및 제2절연층(124)에는 컨택홀(119)이 구비되어 상기 드레인전극(115)과 광차단층(121)이 전기적으로 접속된다. 드레인전극(115)과 광차단층(121)이 전기적으로 접속됨에 따라 드레인전극(115)과 광차단층(121)이 동일 전위가 되므로, 드레인전극(115)과 광차단층(121) 사이에 전위차에 의한 기생정전용량이 발생하지 않게 된다. 그 결과, 기생정전용량에 의한 박막트랜지스터의 불량을 방지할 수 있게 된다.A contact hole 119 is formed in the buffer layer 122, the second insulating layer 123 and the second insulating layer 124 to electrically connect the drain electrode 115 and the light blocking layer 121. The drain electrode 115 and the light blocking layer 121 are electrically connected to each other so that the drain electrode 115 and the light blocking layer 121 are at the same potential and the potential difference between the drain electrode 115 and the light blocking layer 121 The parasitic capacitance is not generated. As a result, defects of the thin film transistor due to the parasitic capacitance can be prevented.

상기 구동박막트랜지스터가 배치된 기판(110)에는 평탄화층(126)이 적층된다. 상기 평탄화층(126)은 SiO2와 같은 무기절연물질로 형성될 수 있다. A planarization layer 126 is deposited on the substrate 110 on which the driving thin film transistor is disposed. The planarization layer 126 may be formed of an inorganic insulating material such as SiO 2 .

도면에는 도시하지 않았지만, 상기 외곽영역에는 구동박막트랜지스터의 게이터전극(111)에 주사신호를 인가하는 게이트패드와 화소전극에 신호를 인가하는 데이터패드가 배치된다.Although not shown in the figure, a gate pad for applying a scanning signal to the gate electrode 111 of the driving thin film transistor and a data pad for applying a signal to the pixel electrode are disposed in the outer area.

구동박막트랜지스터의 드레인전극(115)의 상부 평탄화층(126)에는 컨택홀(129)이 구비되어, 상기 평탄화층(126)에 배치되는 화소전극(120)이 상기 컨택홀(129)을 통해 구동박막트랜지스터의 드레인전극(115)과 전기적으로 접속된다.A contact hole 129 is formed in the upper planarization layer 126 of the drain electrode 115 of the driving thin film transistor so that the pixel electrode 120 disposed in the planarization layer 126 is driven through the contact hole 129 And is electrically connected to the drain electrode 115 of the thin film transistor.

복수의 화소 사이의 경계에는 뱅크층(128)이 배치된다. 상기 뱅크층(128)은 일종의 격벽으로서, 각 화소영역을 구획하여 인접하는 화소영역에서 출력되는 특정 컬러의 광이 혼합되어 출력되는 것을 방지하기 위한 것이다. 또한, 상기 뱅크층(128)은 컨택홀(129)의 일부를 채우기 때문에 단차를 감소시키며, 그 결과 유기발광부의 형성시 과도한 단차에 의한 유기발광부에 불량이 발생하는 것을 방지한다.A bank layer 128 is disposed at a boundary between a plurality of pixels. The bank layer 128 is a kind of barrier rib for preventing each pixel region from being mixed and outputting light of a specific color outputted from the adjacent pixel region. In addition, since the bank layer 128 fills a part of the contact hole 129, the step is reduced, and as a result, the organic light emitting part is prevented from being defective due to an excessive step in forming the organic light emitting part.

표시영역에는 화소전극(120)이 배치된다. 상기 화소전극(120)은 Ca, Ba, Mg, Al, Ag 등과 같은 금속으로 이루어지고 구동박막트랜지스터의 드레인전극(115)과 접속되어 외부로부터 화상신호가 인가된다.A pixel electrode 120 is disposed in the display region. The pixel electrode 120 is made of a metal such as Ca, Ba, Mg, Al, or Ag, and is connected to the drain electrode 115 of the driving thin film transistor so that an image signal is applied from the outside.

도면에 도시된 바와 같이, 뱅크층(128)은 화소 사이의 경계의 화소전극(120) 위에 배치되지만, 상기 화소전극(120)의 뱅크층(128)의 측면 및 상면 일부 영역으로 연장될 수도 있다.As shown in the drawing, the bank layer 128 is disposed on the pixel electrode 120 at the boundary between the pixels, but may extend to the side surface and a part of the upper surface of the bank layer 128 of the pixel electrode 120 .

유기발광부(125)는 뱅크층(128) 사이의 화소전극(120) 위에 배치된다. 상기 유기발광부(125)는 각각 적색광을 발광하는 R-유기발광층, 녹색광을 발광하는 G-유기발광층, 청색광을 발광하는 B-유기발광층을 포함한다. 도면에는 도시하지 않았지만, 상기 유기발광부(125)는 유기발광층 뿐만 아니라 유기발광층에 전자 및 정공을 각각 주입하는 전자주입층 및 정공주입층과 주입된 전자 및 정공을 유기발광층으로 각각 수송하는 전자수송층 및 정공수송층이 포함될 수도 있을 것이다.The organic light emitting portion 125 is disposed on the pixel electrode 120 between the bank layers 128. [ The organic light emitting portion 125 includes an R-organic emitting layer for emitting red light, a G-organic emitting layer for emitting green light, and a B-organic emitting layer for emitting blue light. Although not shown in the drawing, the organic light emitting portion 125 includes not only an organic light emitting layer but also an electron injection layer for injecting electrons and holes into the organic light emitting layer, an electron injection layer for transporting the injected electrons and holes to the organic light emitting layer, And a hole transport layer may be included.

또한, 유기발광층은 백색광을 발광하는 백색 유기발광층으로 구비될 수도 있다. 이 경우, 백색 유기발광층의 상부에는 R,G,B 화소에는 각각 R,G,B 컬러필터층이 배치되어 백색 유기발광층에서 발광되는 백색광을 적색광, 녹색광, 청색광으로 변환시킨다. 이러한 백색 유기발광층은 R,G,B의 단색광을 각각 발광하는 복수의 유기물질이 혼합되어 배치되거나 R,G,B의 단색광을 각각 발광하는 복수의 발광층이 적층되어 배치될 수 있다.The organic light emitting layer may be a white organic light emitting layer that emits white light. In this case, R, G, and B color filter layers are disposed on the R, G, and B pixels, respectively, on the white organic light emitting layer to convert the white light emitted from the white organic light emitting layer into red light, green light, and blue light. In this white organic light emitting layer, a plurality of organic materials emitting red, green, and blue monochromatic light may be mixed, or a plurality of red, green and blue light emitting layers may be stacked.

상기 표시영역의 유기발광부(125) 위에는 공통전극(130)이 배치된다. 상기 공통전극(130)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 산화금속물질로 이루어진다.A common electrode 130 is disposed on the organic light emitting portion 125 of the display region. The common electrode 130 is formed of a transparent metal oxide material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

이때, 상기 공통전극(130)이 유기발광부(125)의 캐소드이고 화소전극(120)이 애노드로서, 공통전극(130)과 화소전극(120)에 전압이 인가되면, 상기 공통전극(130)으로부터 전자가 유기발광부(125)로 주입되고 화소전극(120)으로부터는 정공이 유기발광부(125)로 주입되어, 유기발광층내에는 여기자(exciton)가 생성되며, 이 여기자가 소멸(decay)함에 따라 발광층의 LUMO(Lowest Unoccupied Molecular Orbital)와 HOMO(Highest Occupied Molecular Orbital)의 에너지 차이에 해당하는 광이 발생하게 되어 외부(도면에서 공통전극(130)의 상부방향)로 출사하게 된다. When the common electrode 130 is a cathode of the organic light emitting portion 125 and the pixel electrode 120 is an anode and a voltage is applied to the common electrode 130 and the pixel electrode 120, Electrons are injected into the organic light emitting portion 125 and holes are injected into the organic light emitting portion 125 from the pixel electrode 120 to generate an exciton in the organic light emitting layer, Light corresponding to energy difference between LUMO (Lowest Unoccupied Molecular Orbital) and HOMO (Highest Occupied Molecular Orbital) of the light emitting layer is generated, and the light is emitted to the outside (upward direction of the common electrode 130 in the drawing).

또한, 화소전극(120)을 ITO나 IZO로 구성하고 공통전극(130)을 Ca, Ba, Mg, Al, Ag 등과 같은 금속으로 구성할 수도 있다. 이때, 공통전극(130)이 유기발광부(125)의 애노드이고 화소전극(120)이 캐소드로서, 공통전극(130)과 화소전극(120)에 전압이 인가되면, 광이 화소전극(120)의 하부방향으로 출사된다. 이러한 하부발광구조에서는 유기발광층이 백색광을 발광하는 백색 유기발광층인 경우, 유기발광부(125) 하부에 R,G,B 컬러필터층이 형성되어 백색 유기발광층에서 발광되는 백색광을 적색광, 녹색광, 청색광으로 변환시킨다.The pixel electrode 120 may be formed of ITO or IZO and the common electrode 130 may be formed of a metal such as Ca, Ba, Mg, Al, or Ag. When the common electrode 130 is an anode of the organic light emitting portion 125 and the pixel electrode 120 is a cathode and a voltage is applied to the common electrode 130 and the pixel electrode 120, As shown in Fig. In this lower light emitting structure, when the organic light emitting layer is a white organic light emitting layer that emits white light, R, G, and B color filter layers are formed under the organic light emitting portion 125 to convert white light emitted from the white organic light emitting layer into red light, .

평탄화층(126) 상부, 공통전극(130)과 뱅크층(128) 상부에는 기판(110) 전체에 걸쳐서 제1보호층(passivation layer;141)이 배치된다. 상기 제1보호층(141)은 SiO2나 SiNx와 같은 무기물질로 구성된다.A passivation layer 141 is disposed over the entire surface of the substrate 110 over the planarization layer 126 and over the common electrode 130 and the bank layer 128. The first passivation layer 141 is made of an inorganic material such as SiO 2 or SiN x.

또한, 상기 제1보호층(141) 위에는 폴리머 등의 유기물질로 이루어진 유기층(143)이 구비되고 그 위에 SiO2나 SiNx와 같은 무기물질로 이루어진 제2보호층(144)이 구비된다.An organic layer 143 made of an organic material such as a polymer is provided on the first passivation layer 141 and a second passivation layer 144 made of an inorganic material such as SiO 2 or SiNx is formed on the organic layer 143.

상기 제2보호층(144) 위에는 접착제가 도포되어 접착층(146)이 배치되며, 그 위에 제2기판(148)이 배치되어, 상기 접착층(146)에 의해 제2기판(148)이 부착된다.An adhesive layer 146 is disposed on the second passivation layer 144. A second substrate 148 is disposed on the second passivation layer 144 and the second substrate 148 is attached thereto by the adhesive layer 146. [

상기 접착제로는 부착력이 좋고 내열성 및 내수성이 좋은 물질이라면 어떠한 물질을 사용할 수 있지만, 본 발명에서는 주로 에폭시계 화합물, 아크릴레이트계 화합물 또는 아크릴계 러버과 같은 열경화성 수지를 사용한다. 이때, 상기 접착층(146)은 약 5-100㎛의 두께로 도포되며, 약 80-170도의 온도에서 경화된다. 또한, 상기 접착제로서 광경화성 수지를 사용할 수도 있으며, 이 경우 접착층에 자외선과 같은 광을 조사함으로써 접착층(146)을 경화시킨다.As the adhesive, any material can be used as long as it has good adhesion and good heat resistance and water resistance. In the present invention, a thermosetting resin such as an epoxy compound, an acrylate compound or an acrylic rubber is used. At this time, the adhesive layer 146 is applied to a thickness of about 5-100 mu m and cured at a temperature of about 80-170 degrees. Further, a photo-curing resin may be used as the adhesive. In this case, the adhesive layer 146 is cured by irradiating the adhesive layer with light such as ultraviolet rays.

상기 접착층(146)은 제1기판(110) 및 제2기판(148)을 합착할 뿐만 아니라 상기 유기전계발광 표시소자 내부로 수분이 침투하는 것을 방지하기 위한 봉지제의 역할도 한다. 따라서, 본 발명의 상세한 설명에서 도면부호 146의 용어를 접착제라고 표현하고 있지만, 이는 편의를 위한 것이며, 이 접착층을 봉지제라고 표현할 수도 있을 것이다. The adhesive layer 146 not only bonds the first substrate 110 and the second substrate 148 but also serves as an encapsulant for preventing moisture from penetrating into the organic light emitting display device. Therefore, although the term of reference numeral 146 is referred to as an adhesive in the description of the present invention, this is for convenience only, and the adhesive layer may be referred to as an encapsulant.

상기 제2기판(148)은 유리나 플라스틱 뿐만 아니라 PS(Polystyrene)필름, PE(Polyethylene)필름, PEN(Polyethylene Naphthalate)필름 또는 PI(Polyimide)필름 등과 같은 보호필름으로 이루어질 수 있다. The second substrate 148 may be formed of a protective film such as a PS (polystyrene) film, a PE (polyethylene) film, a PEN (polyethylene naphthalate) film or a PI (polyimide) film as well as glass or plastic.

상기 제2기판(148) 상부에는 편광판(149)이 부착될 수 있다. 상기 편광판(149)은 유기전계발광 표시소자로부터 발광된 광은 투과하고 외부로부터 입사되는 광은 반사하지 않도록 하여, 화질을 향상시킨다.A polarizer 149 may be attached on the second substrate 148. The polarizer 149 transmits light emitted from the organic electroluminescence display device and does not reflect light incident from the outside, thereby improving the image quality.

도 2a-도 2h는 본 발명에 따른 유기전계발광 표시소자의 제조방법을 나타내는 도면이다.FIGS. 2A to 2H are views illustrating a method of manufacturing an organic light emitting display device according to the present invention.

우선, 도 2a에 도시된 바와 같이, 유리 또는 폴리이미드(PI)와 같은 플라스틱물질로 이루어진 제1기판(110) 위에 MoTi와 같은 금속층을 적층한 후, ITO나 IZO와 같은 투명한 금속산화물, CuOx와 같은 구리산화물, Si 등을 적층하고 식각하여 제1층(121a) 및 제2층(121b)로 구성된 광차단층(121)을 형성한다. 이때, 상기 제1층(121a) 및 제2층(121b)은 각각 450-550Å의 두께로 형성될 수 있다.2A, a metal layer such as MoTi is deposited on a first substrate 110 made of a plastic material such as glass or polyimide (PI), and then a transparent metal oxide such as ITO or IZO, a metal oxide such as CuOx The same copper oxide, Si, and the like are stacked and etched to form a light blocking layer 121 composed of the first layer 121a and the second layer 121b. The first layer 121a and the second layer 121b may each have a thickness of 450-550 angstroms.

이어서, 도 2b에 도시된 바와 같이, 광차단층(121)이 형성된 제1기판(110) 위에 무기물질 등으로 이루어진 버퍼층(122)을 형성한다. 이때, 상기 버퍼층(122)을 단일층 또는 복수의 층으로 형성할 수 있으며, 약 2500-3500Å의 두께로 형성될 수 있다. 이어서, 기판(110) 전체에 걸쳐 IGZO와 같은 투명산화물반도체를 CVD법에 의해 적층한 후 식각하여 버퍼층(122)위에 반도체층(112)을 형성한다. 이때, 반도체층의 양측면에는 n+ 또는 p+형 불순물을 도핑하여 도핑층을 형성한다.2B, a buffer layer 122 made of an inorganic material or the like is formed on the first substrate 110 having the light blocking layer 121 formed thereon. At this time, the buffer layer 122 may be formed as a single layer or a plurality of layers, and may be formed to a thickness of about 2500-3500 ANGSTROM. Next, a transparent oxide semiconductor such as IGZO is deposited on the entire surface of the substrate 110 by the CVD method, and then the semiconductor layer 112 is formed on the buffer layer 122 by etching. At this time, both sides of the semiconductor layer are doped with n + or p + -type impurities to form a doped layer.

그 후, 상기 반도체층(112) 위에 CVD(Chemical Vapor Deposition)에 의해 SiO2나 SiOx와 같은 무기절연물질을 적층하여 제1절연층(123)을 형성한 후, 그 위에 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금과 같이 도전성이 좋은 불투명 금속을 스퍼터링법(sputtering process)에 의해 적층하고 사진식각방법(photolithography process)에 의해 식각하여 표시영역의 각 화소영역에 게이트전극(111)을 형성한다. 이어서, 상기 게이트전극(111)이 형성된 기판(110) 전체에 걸쳐 CVD법에 의해 무기절연물질을 적층하여 제2절연층(123)을 형성한 후, 상기 버퍼층(122), 제1절연층(123)과 제2절연층(124)을 식각하여 반도체층(112)이 노출되는 제1컨택홀(116) 및 광차단층(121)이 노출되는 제2컨택홀(119)을 형성한다.Thereafter, an inorganic insulating material such as SiO 2 or SiO x is deposited on the semiconductor layer 112 by CVD (Chemical Vapor Deposition) to form a first insulating layer 123, and Cr, Mo, Ta, An opaque metal having high conductivity such as Cu, Ti, Al, or Al alloy is deposited by a sputtering process and etched by a photolithography process to form gate electrodes 111 in each pixel region of the display region . An inorganic insulating material is then deposited on the entire surface of the substrate 110 on which the gate electrode 111 is formed to form a second insulating layer 123. The buffer layer 122 and the first insulating layer 123 and the second insulating layer 124 are etched to form a first contact hole 116 through which the semiconductor layer 112 is exposed and a second contact hole 119 through which the light blocking layer 121 is exposed.

그 후, 도 2c에 도시된 바와 같이, 제2절연층(124) 위에 제1컨택홀(116)을 통해 반도체층(112)과 전기적으로 접속하는 소스전극(114) 및 드레인전극(115)을 형성한다. 이때, 드레인전극(115)은 제2컨택홀(119)을 통해 광차단층(121)의 제2층(121b)과 전기적으로 접속된다.2C, a source electrode 114 and a drain electrode 115 which are electrically connected to the semiconductor layer 112 through the first contact hole 116 are formed on the second insulating layer 124, . At this time, the drain electrode 115 is electrically connected to the second layer 121b of the light-blocking layer 121 through the second contact hole 119.

상기 컨택홀(116,119), 소스전극(114) 및 드레인전극(115)의 형성과정을 도 3a-도 3e를 참조하여 좀더 자세히 설명한다.The formation process of the contact holes 116 and 119, the source electrode 114 and the drain electrode 115 will be described in more detail with reference to FIGS. 3A to 3E.

도 3a에 도시된 바와 같이, 게이트전극(111)이 배치된 제1기판(110)에 제2절연층(124)을 형성한 후, 상기 제2절연층(124) 위에 포토레지스트층(210)을 적층하고 그 상부에 마스크(220)를 위치시킨다. 이때, 상기 마스크(220)는 하프톤마스크(half-tone mask)로서, 광이 완전히 투과되는 투과영역(220a), 광의 일부분이 투과되는 반투과영역(220b) 및 광이 차단되는 차광영역(220c)으로 이루어진다.3A, a second insulating layer 124 is formed on a first substrate 110 on which a gate electrode 111 is disposed, a photoresist layer 210 is formed on the second insulating layer 124, And the mask 220 is placed thereon. At this time, the mask 220 is a half-tone mask, and includes a transmissive area 220a through which light is completely transmitted, a transflective area 220b through which a part of light is transmitted, and a light blocking area 220c ).

상기와 같이, 마스크(220)를 배치시킨 상태에서 상기 포토레지스트층(210)에 광을 조사하면, 마스크(220)의 반투과영역(220b)에 대응하는 반도체층(112)의 도핑층 위의 포토레지스트가 반노광상태가 되고 투과영역(220a)에 대응하는 광차단층(121) 상부의 포토레지스트가 완전 노광상태로 된다.When the photoresist layer 210 is irradiated with light in a state where the mask 220 is disposed as described above, the light is irradiated onto the doped layer of the semiconductor layer 112 corresponding to the transflective region 220b of the mask 220 The photoresist is brought into a semi-exposure state and the photoresist on the light blocking layer 121 corresponding to the transmissive region 220a is brought into a full exposure state.

이어서, 도 3b에 도시된 바와 같이, 상기 노광된 포토레지스트층(210)을 현상액에 의해 현상하여 제1포토레지스트패턴(210a)을 형성한다. 이때, 현상에 의해 광차단층(121) 위의 완전 노광된 포토레지스트가 제거되어 제2절연층(124)이 외부로 노출되고 반도체층(112)의 도핑층 위의 반노광된 포토레지스트는 그 일부만이 제거된다.Next, as shown in FIG. 3B, the exposed photoresist layer 210 is developed with a developing solution to form a first photoresist pattern 210a. At this time, the completely exposed photoresist on the light blocking layer 121 is removed by the development, so that the second insulation layer 124 is exposed to the outside and the semi-exposed photoresist on the doped layer of the semiconductor layer 112 is partially Is removed.

이어서, 상기 제1포토레지스트패턴(210a)에 의해 제1기판(110)을 블로킹한 상태에서 식각가스 또는 식각액을 작용하면, 도 3c에 도시된 바와 같이, 광차단층(121) 상부의 노출된 제1절연층(123) 및 제2절연층(124)이 식각된다. 이어서, 상기 제1포토레지스트패턴(210a)을 에이싱(ashing)하여 반도체층(112)의 도핑영역이 노출되는 제2포토레지스트패턴(210b)을 형성한다. 3C, when the first substrate 110 is blocked by the first photoresist pattern 210a, an exposed gas or etchant acts on the light blocking layer 121, 1, the insulating layer 123 and the second insulating layer 124 are etched. Subsequently, the first photoresist pattern 210a is ashed to form a second photoresist pattern 210b exposing a doped region of the semiconductor layer 112. Next, as shown in FIG.

그 후, 도 3d에 도시된 바와 같이, 상기 제2포토레지스트패턴(210b)으로 제1기판(110)을 블로킹한 상태에서 식각가스를 작용하면, 도 3e에 도시된 바와 같이 반도체층(112)의 도핑영역 상부의 노출된 제2절연층(124) 및 제1절연층(123)이 식각됨과 동시에 광차단층(121) 상부의 버퍼층(122)이 식각되어, 반도체층(112)의 도핑영역 및 광차단층(121)이 외부로 노출되는 제1컨택홀(116) 및 제2컨택홀(119)이 형성된다. 이어서, 제1기판(110) 전체에 걸쳐서 금속을 적층하고 식각함으로써 소스전극(114) 및 드레인전극(115)을 형성한다. 이때, 상기 소스전극(114) 및 드레인전극(115)은 제1컨택홀(116)을 통해 반도체층(112)이 도피영역과 접속되고, 드레인전극(115)은 제2컨택홀(119)을 통해 광차단층(121)과 전기적으로 접속된다.3D, when the first substrate 110 is blocked with the second photoresist pattern 210b and an etching gas is applied thereto, the semiconductor layer 112 is etched using the etching gas as shown in FIG. The exposed second insulating layer 124 and the first insulating layer 123 on the doped region of the semiconductor layer 112 are etched and the buffer layer 122 on the light blocking layer 121 is etched to form a doped region and / A first contact hole 116 and a second contact hole 119 through which the light blocking layer 121 is exposed to the outside are formed. Then, a metal is deposited over the entire first substrate 110 and etched to form the source electrode 114 and the drain electrode 115. The source electrode 114 and the drain electrode 115 are connected to the epitaxial region through the first contact hole 116 and the drain electrode 115 is connected to the second contact hole 119 through the first contact hole 116. [ And is electrically connected to the light blocking layer 121 through the light blocking layer.

상기와 같은 식각가스에 의한 버퍼층(122)의 식각시, 광차단층(121)의 제2층(121b)은 식각저지층으로 작용하여 식각가스에 의해 하부의 제1층(121a)이 식각되는 것을 방지한다.When the buffer layer 122 is etched by the etching gas, the second layer 121b of the light blocking layer 121 functions as an etching stop layer, and the lower first layer 121a is etched by the etching gas prevent.

이러한 식각저지층을 구비하는 이유를 좀더 상세히 설명한다. 도 4a 및 도 4b는 본 발명과는 달리 광차단층(121)에 식각을 저지하는 층이 형성되지 않고 광차단층(121)이 단지 MoTi의 1층으로 이루어진 경우의 식각을 나타내는 도면이다.The reason why such an etching stop layer is provided will be described in more detail. 4A and 4B are views showing etching in the case where a layer for preventing etching is not formed in the light blocking layer 121 and the light blocking layer 121 is formed of only one layer of MoTi, unlike the present invention.

도 4a에 도시된 바와 같이, 반도체층(312) 상부의 제2절연층(324) 및 광차단층(321) 상부의 버퍼층(322)를 노출시키는 제2포토레지스트패턴(210b)에 의해 제1기판(310)을 블로킹한 상태에서 식각가스를 작용하면, 반도체층(312) 상부의 제1절연층(323) 및 제2절연층(324)과 광차단층(321) 상부의 버퍼층(322)이 식각된다.The second photoresist pattern 210b exposing the second insulating layer 324 on the semiconductor layer 312 and the buffer layer 322 on the light blocking layer 321, The first insulating layer 323 and the second insulating layer 324 on the upper surface of the semiconductor layer 312 and the buffer layer 322 on the light blocking layer 321 are etched by etching gas in the blocking state of the light blocking layer 310, do.

이때, 제1절연층(323) 및 제2절연층(324)은 SiO2와 같은 무기물질로 형성되는데, 상기 SiO2가 식각가스에 의해 식각될 때 식각속도(etching rate)는 약 3000Å/min이 된다. 한편, 버퍼층(322)은 절연물질로 형성되므로, 버퍼층(322)의 식각속도는 제1절연층(323) 및 제2절연층(324)의 식각속도와 거의 유사하며, 따라서 버퍼층(322)은 제1절연층(323) 및 제2절연층(324)과 거의 동일한 속도로 식각가스에 의해 식각된다.In this case, the first insulating layer 323 and second insulating layer 324 is formed of an inorganic material such as SiO 2, the etching rate (etching rate) when the SiO 2 is to be etched by the etching gas is about 3000Å / min . Since the buffer layer 322 is formed of an insulating material, the etching rate of the buffer layer 322 is substantially similar to the etching rate of the first insulating layer 323 and the second insulating layer 324, The first insulating layer 323 and the second insulating layer 324 are etched by the etching gas at substantially the same rate.

한편, MoTi는 주로 식각액에 의해서 식각되지만, 식각가스에 의해서도 식각된다. 이때, 식각가스에 의한 MoTi의 식각속도는 약 1500Å/min이다. 즉, 식각가스에 의한 MoTi의 식각속도는 제1절연층(323) 및 제2절연층(324)의 식각속도의 약 1/2로서, 식각속도에 큰 차이가 나지 않는다. 따라서, 식각가스에 의해 반도체층(312) 상부의 제1절연층(323) 및 제2절연층(324)이 식각될 때, 광차단층(321) 상부의 버퍼층(322) 뿐만 아니라 광차단층(321) 자체도 식각된다.On the other hand, MoTi is mainly etched by etching liquid, but it is also etched by etching gas. At this time, the etching rate of MoTi by the etching gas is about 1500 Å / min. That is, the etching rate of MoTi by the etching gas is about 1/2 of the etching rate of the first insulating layer 323 and the second insulating layer 324, and there is no great difference in the etching rate. Therefore, when the first insulating layer 323 and the second insulating layer 324 on the semiconductor layer 312 are etched by the etching gas, not only the buffer layer 322 on the light blocking layer 321 but also the light blocking layer 321 ) Itself is also etched.

상기 제1절연층(323) 및 제2절연층(324)은 각각 4000-4500Å의 두께로 적층되고 광차단층(321)은 약 1000Å의 두께로 적층되므로, 광차단층(321)인 MoTi의 식각비가 SiO2의 식각비의 1/2이지만, 도 4b에 도시된 바와 같이, 제1절연층(323) 및 제2절연층(324)이 완전히 식각될 때 버퍼층(322)뿐만 아니라 광차단층(321)도 완전히 식각되어 광차단층(321)에 컨택홀이 형성된다.The first insulation layer 323 and the second insulation layer 324 are laminated at a thickness of 4000-4500 Å and the light blocking layer 321 is laminated at a thickness of about 1000 Å so that the etching rate of the MoTi as the light blocking layer 321 Although half of the etching ratio of the SiO 2, as shown in Figure 4b, the first insulating layer 323 and second insulating layer 324, light blocking layer 321, as well as the buffer layer 322 when it is fully etched The contact hole is formed in the light blocking layer 321.

따라서, 드레인전극을 형성할 때, 드레인전극과 광차단층(321)의 접촉이 광차단층(321)의 표면에서 이루어지는 것이 아니라 식각된 광차단층(321)의 단면에서 이루어지므로, 드레인전극과 광차단층(321)의 접촉면적이 저하되어 드레인전극과 광차단층(321)의 전기적인 접속이 불량으로 된다.Therefore, when the drain electrode is formed, the contact between the drain electrode and the light blocking layer 321 is not made on the surface of the light blocking layer 321 but on the cross section of the etched light blocking layer 321, The contact area of the drain electrode and the light blocking layer 321 is reduced and the electrical connection between the drain electrode and the light blocking layer 321 becomes defective.

반면에, 본 발명에서는 MoTi 상부에 ITO나 IZO, CuOx, Si와 같이 식각속도가 낮은 식각저지층을 배치함으로써 광차단층(121)이 식각가스에 의해 식각되는 것을 방지한다. 예를 들어, 식각가스에 의한 ITO의 식각비는 100Å/min 이하이므로, 제1절연층(123) 및 제2절연층(124)의 SiO2의 식각비에 비해 약 1/30 이하이다. 따라서, 제1절연층(123) 및 제2절연층(124)의 식각시 ITO는 거의 식각되지 않으므로, 식각가스에 의해 광차단층(121)이 식각되지 않게 되며, 그 결과 광차단층(121)의 식각에 의한 드레인전극(115)과 광차단층(121)의 전기적인 접속이 불량으로 되는 것을 방지할 수 있게 된다.On the other hand, in the present invention, the light blocking layer 121 is prevented from being etched by the etching gas by disposing an etch stop layer having a low etching rate such as ITO, IZO, CuOx, or Si on the MoTi. For example, the etch ratio of ITO by the etching gas is less than 100 ANGSTROM / min. Therefore, the etch rate of the first insulating layer 123 and the second insulating layer 124 is about 1/30 or less of the etching ratio of SiO 2 . Therefore, when the first insulating layer 123 and the second insulating layer 124 are etched, ITO is hardly etched, so that the light blocking layer 121 is not etched by the etching gas. As a result, It is possible to prevent the electrical connection between the drain electrode 115 and the light blocking layer 121 due to etching from becoming defective.

한편, 본 발명의 제2층(121b), 즉 식각저지층이 ITO나 IZO, CuOx, Si 등의 물질에만 한정되는 것은 아니다. 상기 식각저지층의 두께가 약 450-550Å이고 식각저지층 상부의 버퍼층(122)의 두께가 약 2500-3500Å이며, 제1절연층(123) 및 제2절연층(124)의 두께는 각각 4000-4500Å이다. 따라서, 반도체층(112) 상부의 제1절연층(123) 및 제2절연층(124)이 식각될 때 식각저지층 상부의 버퍼층(122)과 시각저지층도 식각된다. 제1절연층(123) 및 제2절연층(124)의 식각속도가 버퍼층(122)의 식각 속도와 유사하다고 가정할 때, 버퍼층(122)이 모두 식각되는 시점에서 제2절연층(124)은 약 1500-2000Å이 남아 있게 된다. 따라서, 제2층(121b)이 식각을 저지하여 하부의 제1층(121a)이 식각되지 않도록 하기 위해서는 제2절연층(124)의 1500-2000Å과 제1절연층(123)의 4000-4500Å의 합 약 5500-6500Å이 완전히 식각될 때까지 제2층(121b)이 모두 식각되지 않아야만 한다.Meanwhile, the second layer 121b of the present invention, that is, the etch stop layer is not limited to materials such as ITO, IZO, CuOx, and Si. The thickness of the etch stop layer is about 450-550 angstroms, the thickness of the buffer layer 122 over the etch stop layer is about 2500-3500 angstroms, and the thicknesses of the first insulation layer 123 and the second insulation layer 124 are 4000 Lt; / RTI > Therefore, when the first insulating layer 123 and the second insulating layer 124 on the semiconductor layer 112 are etched, the buffer layer 122 and the blocking layer on the etch stop layer are also etched. The second insulating layer 124 is etched at the time when the buffer layer 122 is etched, assuming that the etching rate of the first insulating layer 123 and the second insulating layer 124 is similar to the etching rate of the buffer layer 122, About 1500-2000A remains. Accordingly, in order to prevent the second layer 121b from being etched and to prevent the first layer 121a from being etched, the second insulating layer 124 is formed to a thickness of 1500 to 2000 ANGSTROM and the first insulating layer 123 is formed to a thickness of 4000 to 4500 ANGSTROM The second layer 121b must not be etched until the sum of about 5500-6500A is completely etched.

제2층(121b)의 두께가 약 450-550Å으로, 남아 있는 식각대상 절연층의 두께 5500-6500Å에 비해 약 1/12-1/13이므로, 제2층(121b)의 식각속도가 제1절연층(123) 및 제2절연층(124)의 식각속도에 비해 약 1/15 이하이면, 남아 있는 식각대상 절연층이 모두 식각되어도 제2층(121b)이 식각되지 않게 된다.Since the thickness of the second layer 121b is about 450-550A and the etching rate of the second layer 121b is about 1 / 12-1 / 13 compared to the remaining thickness of the insulating layer 5500-6500A, If the etching rate of the insulating layer 123 and the second insulating layer 124 is about 1/15 or less, the second layer 121b is not etched even if all the remaining insulating layers to be etched are etched.

따라서, 본 발명의 제2층(121b)은 식각속도가 제1절연층(123) 및 제2절연층(124)의 식각속도에 비해 약 1/15 이하이면, 어떠한 물질도 사용할 수 있으며, 이러한 제2층(121b)의 물질은 제1절연층(123) 및 제2절연층(124)에 따라 달라질 수 있다.Therefore, if the etching rate of the second layer 121b of the present invention is about 1/15 or less of the etching rate of the first insulating layer 123 and the second insulating layer 124, any material can be used. The material of the second layer 121b may vary depending on the first insulating layer 123 and the second insulating layer 124. [

다시 도면을 참조하여 본 발명의 유기전계발광 표시소자의 제조방법을 설명하면, 도 2d에 도시된 바와 같이, 상기 소스전극(114) 및 드레인전극(115)을 형성한 후, 기판(110) 전체에 걸쳐 절연물질을 적층하여 평탄화층(126)을 형성한다. 이때, 상기 평탄화층(126)은 SiNx나 SiO2와 같은 무기절연물질 또는 포토아크릴과 같은 유기절연물질을 적층함으로써 형성할 수 있다. 그 후, 상기 평탄화층(126)을 식각하여 드레인전극(115)을 외부로 노출시키는 컨택홀(129)을 형성한다.2D, after the source electrode 114 and the drain electrode 115 are formed, the entire surface of the substrate 110 is etched to expose the entire surface of the substrate 110, A planarization layer 126 is formed. At this time, the planarization layer 126 may be formed by laminating an inorganic insulating material such as SiNx or SiO 2 or an organic insulating material such as photo-acryl. Thereafter, the planarization layer 126 is etched to form a contact hole 129 for exposing the drain electrode 115 to the outside.

이어서, 상기 기판(110) 전체에 걸쳐 ITO나 IZO와 같은 투명한 도전물질을 적층하고 식각하여 표시영역의 평탄화층(126) 위에 컨택홀(129)을 통해 구동박막트랜지스터의 드레인전극(115)과 접속되는 화소전극(120)을 형성한다.Then, a transparent conductive material such as ITO or IZO is deposited on the entire surface of the substrate 110 and etched to form a contact with the drain electrode 115 of the driving thin film transistor through the contact hole 129 on the planarization layer 126 of the display region The pixel electrode 120 is formed.

이어서, 도 2e에 도시된 바와 같이, 표시영역에 뱅크층(128)을 형성한다. 상기 뱅크층(128)은 각 화소를 구획하여 인접하는 화소에서 출력되는 특정 컬러의 광이 혼합되어 출력되는 것을 방지하며 컨택홀(129)의 일부를 채워 단차를 감소시키는 역할을 한다. 이때, 상기 뱅크층(128)은 유기절연물질을 적층한 후 식각하여 형성하지만, 무기절연물질 CVD법에 적층하고 식각하여 형성할 수도 있다.Then, as shown in FIG. 2E, a bank layer 128 is formed in the display region. The bank layer 128 divides each pixel and prevents light of a specific color outputted from adjacent pixels from being mixed and output, and functions to fill a portion of the contact hole 129 to reduce a step. At this time, the bank layer 128 is formed by laminating organic insulating materials and etching, but may be formed by stacking and etching the inorganic insulating material CVD method.

그 후, 상기 뱅크층(128) 사이에 노출된 화소전극(120) 위에 유기발광부(125)를 형성하고 상기 뱅크층(128)과 유기발광부(125) 위에 Al,Ag,Mg 등의 금속을 스퍼터링법에 의해 적층하고 식각하여 공통전극(130)을 형성한다. 이때, 금속 대신에 ITO나 IZO와 같은 투명도전물질을 적층하고 식각하여 공통전극(130)을 형성할 수도 있다. 유기발광부(125)는 유기발광층, 전자주입층, 전자수송층, 정공주입층, 정공수송층 등의 다층 구조로 이루어지며, 유기발광물질 등의 유기물질을 적층함으로써 형성한다.An organic light emitting portion 125 is formed on the pixel electrode 120 exposed between the bank layers 128 and a metal such as Al, Ag, Mg, or the like is formed on the bank layer 128 and the organic light emitting portion 125. Are stacked by a sputtering method and etched to form the common electrode 130. At this time, instead of the metal, a transparent conductive material such as ITO or IZO may be laminated and etched to form the common electrode 130. The organic light emitting part 125 has a multilayer structure such as an organic light emitting layer, an electron injecting layer, an electron transporting layer, a hole injecting layer, and a hole transporting layer, and is formed by laminating organic materials such as organic light emitting materials.

그 후, 도 2f에 도시된 바와 같이, 상기 공통전극(130) 및 뱅크층(128) 위에 무기절연물질을 적층하여 제1보호층(141)을 형성한다.Then, as shown in FIG. 2F, an inorganic insulating material is deposited on the common electrode 130 and the bank layer 128 to form a first protective layer 141.

그 후, 도 2g에 도시된 바와 같이, 상기 제1보호층(141) 위에 폴리머 등의 유기물질을 적층하여 유기층(142)을 형성한다. 이때, 상기 유기층(142)은 스크린프린팅법에 의해 형성된다. 즉, 도면에는 도시하지 않았지만 스크린을 기판(110) 위에 배치하고 폴리머를 스크린 위에 충진한 후, 닥터블레이드나 롤에 의해 압력을 인가함으로써 유기층(142)을 형성한다. 상기 유기층(142)은 약 8-10㎛의 두께로 형성된다. 이어서, 유기층(142) 위에 SiO2나 SiOx와 같은 무기물질을 적층하여 상기 유기층(142) 위에 제2보호층(144)을 형성한다. 2G, an organic material such as a polymer is laminated on the first passivation layer 141 to form an organic layer 142. Next, as shown in FIG. At this time, the organic layer 142 is formed by a screen printing method. That is, although not shown in the drawings, the screen is disposed on the substrate 110, the polymer is filled on the screen, and the organic layer 142 is formed by applying pressure by a doctor blade or a roll. The organic layer 142 is formed to a thickness of about 8-10 mu m. Then, an inorganic material such as SiO 2 or SiO x is laminated on the organic layer 142 to form a second protective layer 144 on the organic layer 142.

그 후, 도 2h에 도시된 바와 같이, 상기 제2보호층(144) 위에 접착제를 적층하여 접착층(146)을 형성하며 그 위에 유리기판이나 플라스틱, 보호필름과 같은 제2기판(148)을 위치시키고 압력을 인가하여 제2기판(148)을 접착시킨다. 이때, 상기 접착제를 열경화성 수지 또는 광경화성 수지를 사용할 수 있다. 열경화성 수지를 사용하는 경우 제2기판(148)의 접착후 열을 인가하고, 광경화성 수지를 사용하는 경우 제2기판(148)의 접착후 광을 조사하여 접착층(146)을 경화시킨다.2H, an adhesive layer 146 is formed by laminating an adhesive on the second protective layer 144, and a second substrate 148 such as a glass substrate, plastic, or a protective film is placed thereon And the second substrate 148 is bonded by applying pressure. At this time, the adhesive may be a thermosetting resin or a photo-curable resin. In the case of using a thermosetting resin, heat is applied after bonding the second substrate 148, and when the photo-curing resin is used, the adhesive layer 146 is cured by irradiating light after bonding the second substrate 148.

이어서, 상기 제2기판(148) 위에 편광판(149)을 부착하여 유기전계발광 표시소자를 형성한다.Then, a polarizer 149 is attached to the second substrate 148 to form an organic light emitting display device.

상술한 바와 같이, 본 발명에서는 박막트랜지스터로 조사되는 광을 차단하는 광차단층을 ITO/MoTi의 이중의 층으로 형성하여, 광차단층 상부의 버퍼층의 식각시 광차단층이 식각되는 것을 방지할 수 있게 된다. 즉, ITO층이 식각저지층으로 작용하여, 광차단층이 식각되는 것을 방지함으로써 드레인전극과 광차단층 사이에 접촉불량이 발생하는 것을 방지할 수 있게 된다.As described above, in the present invention, the light blocking layer for blocking light emitted by the thin film transistor is formed of a double layer of ITO / MoTi, thereby preventing the light blocking layer from being etched when the buffer layer above the light blocking layer is etched . That is, the ITO layer acts as an etching stopper layer, thereby preventing the light blocking layer from being etched, thereby preventing the occurrence of contact failure between the drain electrode and the light blocking layer.

또한, 본 발명과 같이 광차단층을 ITO/MoTi의 이중의 층으로 형성함에 따라 광차단층이 반사율을 감소시킬 수 있게 된다. 광차단층을 MoTi 단일층으로 형성하는 경우, 광차단층에서의 반사율이 약 60.7%인데 반해, 광차단층을 ITO/MoTi의 이중의 층으로 형성하는 경우 반사율이 약 32.3%로 감소하게 된다. 따라서, 유기발광부로부터 발광된 광이 하부방향으로 출력되는 유기전계발광 표시소자의 경우, 화면 전면에 배치되는 광차단층으로 저반사율로 인해 시인성이 향상되는 효과를 얻을 수 있게 된다.Also, as the light blocking layer is formed of a double layer of ITO / MoTi as in the present invention, the light blocking layer can reduce the reflectance. When the light blocking layer is formed as a single layer of MoTi, the reflectance in the light blocking layer is about 60.7%, whereas when the light blocking layer is formed of the double layer of ITO / MoTi, the reflectance is reduced to about 32.3%. Therefore, in the case of an organic light emitting display device in which light emitted from the organic light emitting portion is output in a downward direction, a visible light scattering layer disposed on the entire surface of the screen can improve visibility due to low reflectance.

한편, 상술한 상세한 설명에서는 특정 구조의 유기전계발광 표시소자가 개시되어 있지만, 본 발명이 이러한 특정한 구조의 유기전계발광 표시소자에 한정되는 것이 아니다.In the above description, the organic electroluminescence display device has a specific structure. However, the present invention is not limited to the organic electroluminescence display device having such a specific structure.

다시 말해서, 상세한 설명에서는 구동박막트랜지스터의 구조, 전극구조 및 유기발광부의 구조가 특정 구조로 개시되어 있지만, 본 발명이 이러한 특정 구조에만 한정되는 것이 아니라 다양한 구조에 적용되는 것이다.In other words, in the detailed description, the structure of the driving thin film transistor, the electrode structure, and the structure of the organic light emitting portion are disclosed in a specific structure, but the present invention is not limited to this specific structure, but is applied to various structures.

110,148 : 기판 120 : 화소전극
121 : 광차단층 122 : 버퍼층
123,124 : 절연층 125 : 유기발광부
128 : 뱅크층 130 : 공통전극
141,144 : 보호층 142 : 유기층
180 : 모기판110, 148: substrate 120: pixel electrode
121: light blocking layer 122: buffer layer
123, 124: insulating layer 125: organic light emitting portion
128: bank layer 130: common electrode
141, 144: protective layer 142: organic layer
180: Mosquito board

Claims (9)

복수의 화소영역을 포함하는 제1기판;
상기 제1기판에 배치된 광차단층 및 상기 광차단층 상에 구비되는 식각저지층;
상기 식각저지층 상에 구비되며, 상기 복수의 화소영역 각각에 배치된 산화물 박막트랜지스터;
상기 산화물 박막트랜지스터 상에 구비되는 평탄화층;
상기 평탄화층 상에 구비되는 화소전극;
상기 평탄화층 상에 구비되어 상기 화소전극의 적어도 일부를 노출시키는 뱅크층;
상기 뱅크층으로부터 노출된 화소전극 상에 구비되는 유기발광부; 및
상기 유기발광부 상에 배치되어 상기 유기발광층에 신호를 인가하는 공통전극을 포함하는 유기전계발광 표시소자. A first substrate including a plurality of pixel regions;
A light blocking layer disposed on the first substrate and an etch stop layer on the light blocking layer;
An oxide thin film transistor provided on the etch stop layer and disposed in each of the plurality of pixel regions;
A planarization layer provided on the oxide thin film transistor;
A pixel electrode provided on the planarization layer;
A bank layer formed on the planarization layer and exposing at least a part of the pixel electrode;
An organic light emitting portion provided on the pixel electrode exposed from the bank layer; And
And a common electrode disposed on the organic light emitting portion and applying a signal to the organic light emitting layer. 제1항에 있어서, 상기 산화물 박막트랜지스터는,
상기 제1기판 위에 배치된 산화물 반도체층;
상기 반도체층 위에 배치된 제1절연층;
상기 제1절연층 위에 배치된 게이트전극;
상기 게이트전극 위에 배치된 제2절연층; 및
상기 제2절연층 위에 배치된 소스전극 및 드레인전극을 포함하는 유기전계발광 표시소자.The thin-film transistor according to claim 1,
An oxide semiconductor layer disposed on the first substrate;
A first insulating layer disposed over the semiconductor layer;
A gate electrode disposed on the first insulating layer;
A second insulating layer disposed on the gate electrode; And
And a source electrode and a drain electrode disposed on the second insulating layer. 제2항에 있어서, 상기 산화물 반도체층은 IGZO(Indium Galium Zinc Oxide)을 포함하는 유기전계발광 표시소자.The organic electroluminescent display device according to claim 2, wherein the oxide semiconductor layer comprises indium gallium zinc oxide (IGZO). 제1항에 있어서, 상기 광차단층은 MoTi로 이루어진 유기전계발광 표시소자.The organic light emitting display device according to claim 1, wherein the light blocking layer comprises MoTi. 제2항에 있어서, 상기 식각저지층은 상기 제1절연층 및 제2절연층에 비해 식각속도가 1/15 이하인 물질로 이루어진 유기전계발광 표시소자.3. The organic electroluminescent display device according to claim 2, wherein the etch stop layer is made of a material having an etching rate lower than 1/15 as compared with the first and second insulating layers. 제5항에 있어서, 상기 식각저지층은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 구리산화물, Si로 이루어진 일군으로부터 선택된 물질로 구성된 유기전계발광 표시소자.The organic electroluminescent display device according to claim 5, wherein the etch stop layer is made of a material selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), copper oxide, and silicon. 제2항에 있어서, 상기 소스전극은 컨택홀을 통해 식각저지층과 전기적으로 접속되는 유기전계발광 표시소자.The organic electroluminescent display device according to claim 2, wherein the source electrode is electrically connected to the etch stop layer through a contact hole. 제2항에 있어서, 상기 광차단층 및 식각저지층이 배치된 기판 전체에 걸쳐서 배치된 버퍼층을 추가로 포함하는 유기전계발광 표시소자.The organic light emitting display device according to claim 2, further comprising a buffer layer disposed over the entire substrate on which the light blocking layer and the etching stop layer are disposed. 제1항에 있어서,
제1기판에 배치된 적어도 한층의 보호층;
상기 보호층 위에 배치된 접착층; 및
상기 접착층에 의해 보호층에 접착되는 제2기판을 추가로 포함하는 유기전계발광 표시소자.The method according to claim 1,
At least one protective layer disposed on the first substrate;
An adhesive layer disposed on the protective layer; And
And a second substrate bonded to the protective layer by the adhesive layer.
KR1020150013717A 2015-01-28 2015-01-28 Organic light emitting display device KR102407521B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150013717A KR102407521B1 (en) 2015-01-28 2015-01-28 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150013717A KR102407521B1 (en) 2015-01-28 2015-01-28 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20160092826A true KR20160092826A (en) 2016-08-05
KR102407521B1 KR102407521B1 (en) 2022-06-10

Family

ID=56711254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150013717A KR102407521B1 (en) 2015-01-28 2015-01-28 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR102407521B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122955A (en) * 2016-11-30 2018-06-05 乐金显示有限公司 Organic light-emitting display device
US10276643B2 (en) 2016-10-31 2019-04-30 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR20190080389A (en) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 Organic light emitting display panel and organic light emitting display apparatus using the same
WO2020059990A1 (en) * 2018-09-21 2020-03-26 삼성디스플레이 주식회사 Display device and manufacturing method thereof
US10826026B2 (en) 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN115347006A (en) * 2022-10-19 2022-11-15 广州华星光电半导体显示技术有限公司 Array substrate, manufacturing method thereof and display panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054777A (en) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 Flat Panel Display with Black Matrix and Method for fabricating the Same
JP2005223015A (en) * 2004-02-03 2005-08-18 Nec Corp Thin-film transistor, tft board, and liquid crystal display
KR20140061897A (en) * 2012-11-14 2014-05-22 엘지디스플레이 주식회사 Organic light emitting display device and method of fabricating thereof
KR20140102043A (en) * 2013-02-13 2014-08-21 엘지디스플레이 주식회사 Display device and manufacturing method thereof
KR20150002279A (en) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 Oxide semiconductor thin film transistor, method for fabricating tft, array substrate for display device having tft and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054777A (en) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 Flat Panel Display with Black Matrix and Method for fabricating the Same
JP2005223015A (en) * 2004-02-03 2005-08-18 Nec Corp Thin-film transistor, tft board, and liquid crystal display
KR20140061897A (en) * 2012-11-14 2014-05-22 엘지디스플레이 주식회사 Organic light emitting display device and method of fabricating thereof
KR20140102043A (en) * 2013-02-13 2014-08-21 엘지디스플레이 주식회사 Display device and manufacturing method thereof
KR20150002279A (en) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 Oxide semiconductor thin film transistor, method for fabricating tft, array substrate for display device having tft and method for fabricating the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276643B2 (en) 2016-10-31 2019-04-30 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
JP2018092929A (en) * 2016-11-30 2018-06-14 エルジー ディスプレイ カンパニー リミテッド Organic light emitting display device
US10418582B2 (en) 2016-11-30 2019-09-17 Lg Display Co., Ltd. Organic light emitting display device
CN108122955A (en) * 2016-11-30 2018-06-05 乐金显示有限公司 Organic light-emitting display device
KR20190080389A (en) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 Organic light emitting display panel and organic light emitting display apparatus using the same
US11502282B2 (en) 2018-04-23 2022-11-15 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US11925098B2 (en) 2018-04-23 2024-03-05 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10826026B2 (en) 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
KR20200034896A (en) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 Display device and method of manufacturing the same
JP2022502694A (en) * 2018-09-21 2022-01-11 三星ディスプレイ株式會社Samsung Display Co., Ltd. Display device and its manufacturing method
EP3855495A4 (en) * 2018-09-21 2022-06-22 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN112740407A (en) * 2018-09-21 2021-04-30 三星显示有限公司 Display device and method for manufacturing the same
WO2020059990A1 (en) * 2018-09-21 2020-03-26 삼성디스플레이 주식회사 Display device and manufacturing method thereof
CN115347006A (en) * 2022-10-19 2022-11-15 广州华星光电半导体显示技术有限公司 Array substrate, manufacturing method thereof and display panel

Also Published As

Publication number Publication date
KR102407521B1 (en) 2022-06-10

Similar Documents

Publication Publication Date Title
US11322564B2 (en) Display device
US9312319B2 (en) Organic light emitting diode device and method for fabricating the same
US7928646B2 (en) Organic electroluminescent display with improved barrier structure
KR101697611B1 (en) Organic electro luminescent device
KR102407521B1 (en) Organic light emitting display device
KR102002767B1 (en) Organic light emitting display device
KR101503313B1 (en) Organic light emitting display device and method of fabricatin thereof
KR20140055608A (en) Organic light emitting display device and method of fabricating thereof
KR20110065717A (en) Method of manufacturing of the organic light emitting display device
CN113707827B (en) Display panel, manufacturing method thereof and display device
TW201415624A (en) Organic light emitting diode display and method for manufacturing the same
KR102177587B1 (en) Organic electro luminescent device and method of fabricating the same
CN114220821B (en) Display panel
KR102052432B1 (en) Organic electroluminescent device and method for fabricating the same
KR101992903B1 (en) Flexible organic luminescence emitted diode device and method for fabricating the same
KR20160047052A (en) High Luminance Large Area Organic Light Emitting Diode Display
KR101948173B1 (en) Organic light emitting display device
KR101993287B1 (en) Organic light emitting display device and method of fabricating thereof
KR20160060835A (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
US11557614B2 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
KR102385454B1 (en) Display device for improved brightness
KR102264488B1 (en) Organic light emitting display device having hydrophobi bank layer and method of fanricating thereof
KR20170079638A (en) Thin film transistor and mehtod of fabricating thereof, display device having thin film transistor
US20220392977A1 (en) Display device and method of fabricating the same
KR20160094148A (en) Organic light emitting display device and method of fabricating thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant