KR20160089869A - 센서 데이터 정보의 데이터 정리 방법 - Google Patents
센서 데이터 정보의 데이터 정리 방법 Download PDFInfo
- Publication number
- KR20160089869A KR20160089869A KR1020160005461A KR20160005461A KR20160089869A KR 20160089869 A KR20160089869 A KR 20160089869A KR 1020160005461 A KR1020160005461 A KR 1020160005461A KR 20160005461 A KR20160005461 A KR 20160005461A KR 20160089869 A KR20160089869 A KR 20160089869A
- Authority
- KR
- South Korea
- Prior art keywords
- sensor data
- information
- data information
- memory
- buffer memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0608—Saving storage space on storage systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0871—Allocation or management of cache space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
- G06F3/0641—De-duplication techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
- G06F7/24—Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers sorting methods in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/604—Details relating to cache allocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/608—Details relating to cache mapping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Computer Hardware Design (AREA)
Abstract
본 발명은 센서 데이터 정보의 데이터 정리 방법에 관한 것으로, 이 방법에서는 하나의 버퍼 메모리 내부에 복수의 데이터 프레임이 저장되고, 하나의 데이터 프레임은 센서 데이터 대표 및 거절 계수기의 거절 정보를 포함하며, 비교 연산에서 복수의 센서 데이터 정보가 하나의 데이터 프레임에 할당된다.
Description
본 발명은, 청구항 1항의 전제부에 따른, 센서 데이터 정보의 데이터 정리 방법에 관한 것이다.
센서 데이터 정보를 버퍼 메모리에 저장하는 점은 널리 공지되어 있다. 버퍼 메모리가 완전히 채워진 경우, 메인 프로세서가 회복 단계(recovery phase)로 전환되어야 한다. 메인 프로세서의 회복 단계의 필요 개수를 줄임으로써, 메인 프로세서의 전력 소비를 줄일 수 있다. 메인 프로세서의 회복 단계의 필요 개수는 버퍼 메모리의 더 큰 메모리 용량에 의해 감소할 수는 있지만, 버퍼 메모리의 메모리 용량을 이와 같이 늘리게 되면 필요 면적이 증가하게 되어 훨씬 더 높은 비용이 초래된다.
선행 기술에 비해, 종속 청구항들에 제시된, 본 발명에 따른 센서 데이터 정보의 데이터 정리방법은, 메모리 면적의 확장 없이도 메인 프로세서의 회복 단계의 필요 개수 및 이와 연관된 메인 프로세서의 전력 소비를 줄일 수 있는 장점이 있다. 이와 같은 장점은, 비교 연산에서 복수의 센서 데이터 정보가 하나의 데이터 프레임에 할당되고, 이로써 버퍼 메모리 내에 복수의 데이터 센서 데이터 정보를 위한 메모리 공간 대신 단 하나의 데이터 프레임을 위한 메모리 공간만 필요하게 됨에 따라 버퍼 메모리 내에 저장되는 센서 데이터 정보의 수가 감소함으로써, 달성된다.
본 발명의 바람직한 실시예들 및 개선예들은 종속 청구항들, 그리고 도면들을 참조한 설명 부분에 기술되어 있다.
한 바람직한 개선예에 따라, 비교 연산의 수행 및 이와 더불어 센서 데이터 정보를 센서 데이터 대표에 할당하는 과정은,
- 제1 방법 단계에서 - 제1 센서 데이터 정보가 처리되는 상황에서 - 하나의 메모리 정보가 하나의 캐시 메모리 내에 저장되고, 거절 계수기는 출발 상태에 놓이며,
- 제2 방법 단계에서 메모리 정보와 제2 센서 데이터 정보의 비교에 의해 비교 결과가 얻어지며,
- 제3 방법 단계에서 상기 비교 결과에 따라 거절 계수기의 증가 하에 제2 센서 데이터 정보가 거절됨으로써, 수행된다.
그럼으로써 바람직하게는, 비교 결과를 참조하여 센서 데이터 정보가 소거될 수 있는지의 여부가 결정됨으로써, 버퍼 메모리 내에 저장된 데이터 프레임의 개수를 줄일 수 있게 된다.
한 바람직한 개선예에 따라, 선택적으로 제3 방법 단계에서 상기 비교 결과에 따라, 하나의 데이터 프레임 내에서 거절 계수기의 거절 정보를 갖는 하나 이상의 센서 데이터 정보의 제1 센서 데이터 대표가 버퍼 메모리 내에 저장되고, 거절 계수기는 출발 상태로 전환된다. 그럼으로써 바람직하게는, 비교 결과에 의해 사전 설정된 임계치를 초과하는 편차가 검출된 경우, 하나의 데이터 프레임이 버퍼 메모리 내에 저장될 수 있게 된다.
한 바람직한 개선예에 따라, 메모리 정보는 - 센서 데이터 대표의 다음 저장 시까지 - 정적이거나, 거절 계수기 정보의 변경 시 가변적으로 새로 계산된다. 그럼으로써 바람직하게는, 메모리 정보가 개별 요건에 상응하게 결정될 수 있게 된다.
한 바람직한 개선예에 따라, 메모리 정보가 정적인 경우에는 제3 방법 단계 이후에 제2 및 제3 방법 단계가 하나의 추가 센서 데이터 정보로써 반복되며, 메모리 정보가 가변적인 경우에는 제3 방법 단계 이후에 제2 및 제3 방법 단계가 하나의 추가 센서 데이터 정보로써 반복되거나, 제1, 제2 및 제3 방법 단계가 하나 이상의 추가 센서 데이터 정보로써 반복된다. 그럼으로써 바람직하게는, 제2 및 제3 방법 단계의 반복에 의해서 임의 다수의 센서 데이터 정보가 비교 결과를 기초로 하여 거절 계수기의 증가하에 거절되거나, 하나의 데이터 프레임 내 센서 데이터 정보의 하나의 센서 데이터 대표가 버퍼 메모리 내에 저장될 수 있게 된다.
한 바람직한 개선예에 따라, 센서 데이터 대표가 해당 센서 데이터 정보들 중 하나에 상응하거나, 이들 센서 데이터 정보로부터 새로 결정된다. 그럼으로써 바람직하게는, 센서 데이터 대표를 참조해서 그에 할당된 센서 데이터 정보를 추론할 수 있게 된다.
한 바람직한 개선예에 따라, 센서 데이터 대표에 할당되는 최대 개수의 센서 데이터 정보에 상응하는 최대 실행 길이(run length)가 사전에 결정되며, 이 경우 비교 결과와 무관하게 최대 실행 길이에 도달 시 저장된다. 그럼으로써 바람직하게는, 비교 결과를 토대로 센서 데이터 정보가 거절되더라도, 최대 실행 길이에 상응하는 고정 간격으로 규칙적으로 센서 데이터 정보의 센서 데이터 대표가 데이터 프레임 내에 저장될 수 있게 된다.
본 발명의 또 다른 대상은 센서 데이터 평가 장치이며, 상기 센서 데이터 평가 장치는 버퍼 메모리 및 비교 유닛을 포함하고, 상기 비교 유닛은 캐시 메모리 및 계산 유닛을 포함하며, 상기 센서 평가 장치는, 복수의 센서 데이터 정보를 하나의 센서로부터 수신하도록 구성되며, 상기 센서 데이터 평가 장치는, 비교 유닛 내에서 복수의 센서 데이터 정보를 하나의 데이터 프레임에 할당하도록 구성되어 있다. 그럼으로써 바람직하게는, 메모리 면적의 확장 없이도 메인 프로세서의 회복 단계의 필요 개수 및 이와 더불어 메인 프로세서의 전력 소비를 줄일 수 있게 된다.
한 바람직한 개선예에 따라, 센서 데이터 평가 장치는, 복수의 출력 데이터를 하나의 마이크로컨트롤러에 전송하도록 설계되며, 상기 출력 데이터는 복수의 데이터 프레임 또는 복수의 압축 해제된 데이터 프레임을 포함한다. 그럼으로써 바람직하게는, 출력 데이터가 개별 요건에 상응하게 전송될 수 있게 된다.
한 바람직한 개선예에 따라, 센서 데이터 평가 장치는, 정해진 기간 내에 버퍼 메모리에 저장되는 센서 데이터 대표의 개수가 가변적이도록 구성된다. 그럼으로써 바람직하게는, 버퍼 메모리의 메모리 용량이 효율적으로 이용될 수 있게 된다.
본 발명의 바람직한 실시예들 및 개선예들은 종속 청구항들, 그리고 도면들에 기초한 상세한 설명을 참조한다.
도 1은 본 발명의 한 실시예에 따른 센서 데이터 평가 장치, 센서 및 마이크로컨트롤러를 개략적으로 보여준다.
도 2는 센서 데이터 정보의 데이터를 정리하기 위한 본 발명에 따른 방법을 천이도(transition diagram)로써 개략적으로 보여준다.
도 2는 센서 데이터 정보의 데이터를 정리하기 위한 본 발명에 따른 방법을 천이도(transition diagram)로써 개략적으로 보여준다.
상이한 도면들에서 동일한 부재에는 항상 동일한 도면 부호가 부여되어 있으므로, 전반적으로 각각 단 한 번만 지칭 및 언급된다.
도 1에는, 본 발명의 한 실시예에 따라, 버퍼 메모리(1) 및 비교 유닛(16)을 가진 센서 데이터 평가 장치(15)가 도시되어 있으며, 여기서 비교 유닛(16)은 캐시 메모리(10) 및 계산 유닛(13)을 포함한다. 복수의 센서 데이터 정보(2)가 하나의 센서(8)로부터 센서 데이터 평가 장치(15)로 전송된다. 비교 유닛(16) 내에서는 복수의 센서 데이터 정보(2)가 하나의 데이터 프레임(7)에 할당된다. 데이터 프레임(7)은 버퍼 메모리(1) 내에 저장된다. 복수의 출력 데이터(17)가 마이크로컨트롤러(11)로 전송된다. 출력 데이터(17)는 복수의 데이터 프레임(7) 또는 복수의 압축 해제된 데이터 프레임을 포함한다. 정해진 기간 내에 버퍼 메모리(1) 내에 저장되는 센서 데이터 대표(5)의 개수는 신호에 따라 가변적이다.
도 2에는, 사전 설정된 최대 실행 길이에서 센서 데이터 정보(2)의 데이터 정리를 위한 본 발명의 한 실시예에 따른 방법이 천이도로써 개략적으로 도시되어 있으며, 여기서 데이터 프레임(7)은 하나의 버퍼 메모리(1) 내에 저장되고, 상기 버퍼 메모리(1)는 선입선출(FIFO: First-In First-Out) 메모리이다.
제1 방법 단계에서는 리셋 연산(18)이 실시되며, 이 경우 제1 거절 계수기 정보(6.1)가 0으로 설정되고, 제1 센서 데이터 정보(2.1)가 버퍼 메모리 입력(19)을 통해 센서 데이터 평가 장치로 전송되며, 상기 제1 센서 데이터 정보(2.1)는 제1 메모리 정보(3.1)로서 캐시 메모리(10) 내에 저장된다.
그 다음, 제2 센서 데이터 정보(2.2)가 버퍼 메모리 입력(19)을 통해 센서 데이터 평가 장치로 전송된다. 제2 방법 단계(12)에서, 제1 메모리 정보(3.1)와 제2 센서 데이터 정보(2.2)의 비교를 통해 제1 비교 결과(4.1)가 결정되며, 상기 제1 비교 결과(4.1)는, 제2 센서 데이터 정보(2.2)가 사전 설정된 임계치의 범위 내에서 제1 메모리 정보(3.1)에 상응함을 진술한다. 제3 방법 단계에서는, 제1 비교 결과(4.1)를 토대로 제2 센서 데이터 정보(2.2)가 거절되고, 제2 거절 계수기 정보(6.2)가 "1"로 설정된다.
이어서, 제3 센서 데이터 정보(2.3)가 버퍼 메모리 입력(19)을 통해 센서 데이터 평가 장치로 전송되고, 제3 센서 데이터 정보(2.3)를 사용하여 제2 방법 단계(12) 및 제3 방법 단계가 반복된다. 제2 방법 단계(12)에서는, 제1 메모리 정보(3.1)와 제3 센서 데이터 정보(2.3)의 비교를 통해 제2 비교 결과(4.2)가 결정되며, 상기 제2 비교 결과(4.2)는, 제3 센서 데이터 정보(2.3)가 사전 설정된 임계치의 범위 내에서 제1 메모리 정보(3.1)에 상응함을 진술한다. 제3 방법 단계에서는, 제2 비교 결과(4.2)를 토대로 제3 센서 데이터 정보(2.3)가 거절되고, 제3 거절 계수기 정보(6.3)가 "2"로 설정된다.
이어서, 제4 센서 데이터 정보(2.4)가 버퍼 메모리 입력(19)을 통해 센서 데이터 평가 장치로 전송되고, 상기 제4 센서 데이터 정보(2.4)를 사용하여 제2 방법 단계(12) 및 제3 방법 단계가 반복된다. 제2 방법 단계(12)에서는, 제1 메모리 정보(3.1)와 제4 센서 데이터 정보(2.4)의 비교를 통해 제3 비교 결과(4.3)가 결정되며, 상기 제3 비교 결과(4.3)는, 제4 센서 데이터 정보(2.4)가 사전 설정된 임계치보다 더 큰 차이가 있음을 진술한다. 제3 방법 단계에서는, 제3 비교 결과(4.3)를 토대로 메모리 과정(20)이 수행되며, 이 메모리 과정에서 제1 데이터 프레임(5.1)이 버퍼 메모리(1) 내에 저장되고, 거절 계수기(9)가 출발 상태로 전환된다. 제1 데이터 프레임(5.1)은 제1 메모리 정보(3.1) 및 제3 거절 계수기 정보(6.3)를 포함한다. 이로써 제1 실행(21)이 종료된다.
제2 실행(22)에서는, 제4 센서 데이터 정보(2.4)가 제2 메모리 정보(3.2)로서 캐시 메모리(10) 내에 저장된다. 이어서, 제5 센서 데이터 정보(2.5), 제6 센서 데이터 정보(2.6) 및 제7 센서 데이터 정보(2.7)가 버퍼 메모리 입력(20)을 통해 전송되고, 상기 제5 센서 데이터 정보(2.5), 제6 센서 데이터 정보(2.6), 제7 센서 데이터 정보(2.7)를 사용하여 제2 방법 단계(12) 및 제3 방법 단계가 각각 한 번씩 수행된다. 이때, 제2 방법 단계(12)에서는 제2 메모리 정보(3.2)와의 비교가 실시된다. 제3 방법 단계에서는, 각각의 비교 결과를 토대로 제5 센서 데이터 정보(2.5)뿐만 아니라 제6 센서 데이터 정보(2.6)도 거절되고, 거절 계수기 상태(9)는 각각 1만큼 증분된다. 제6 센서 데이터 정보(2.6)에 대해 제3 방법 단계가 실행된 이후, 거절 계수기 비교(23)는 최대 실행 길이에 도달했음을 알려준다. 따라서, 비교 결과와 무관하게 제2 데이터 프레임(5.2)이 버퍼 메모리(1) 내에 저장되고, 거절 계수기(9)가 출발 상태로 전환된다. 제2 데이터 프레임(5.2)은 제2 메모리 정보(3.2), 및 최대 실행 길이에 상응하는 거절 계수기 정보(6.7)를 포함한다. 이로써 제2 실행(22)이 종료된다.
또 다른 한 실시예에 따르면, 최대 실행 길이가 사전에 설정되는 것이 아니라, 비교 결과(4)에 따라서만 데이터 프레임(7) 내 센서 데이터 대표(5)가 버퍼 메모리(1) 내에 저장된다.
또 다른 대안적 실시예에 따르면, 메모리 정보는 전술된 설명과 달리,
- 하나의 센서 데이터 정보(2)를 포함하거나,
- 복수의 센서 데이터 정보(2)를 포함하거나,
- 복수의 센서 데이터 정보(2)로부터 계산된 유동적인 평균값을 포함하거나,
- 복수의 센서 데이터 정보(2)로부터 계산된 IIR(Infinite Impulse Response) 값을 포함하며, 이 경우 비교 연산에서 마찬가지로 메모리 정보와 비교되어야 하는 센서 데이터 정보(2)의 IIR 값이 계산되거나,
- 복수의 센서 데이터 정보(2)로부터 계산된 FIR(Finite Impulse Response) 값을 포함하며, 이 경우 비교 연산에서 마찬가지로 메모리 정보와 비교되어야 하는 센서 데이터 정보(2)의 FIR 값이 계산되거나,
- 복수의 센서 데이터 정보(2)로부터 계산된 그 외 특성값을 포함하도록 형성된다.
또 다른 대안적 실시예에 따르면, 데이터 프레임은 전술된 설명과 달리,
- 복수의 센서 데이터 정보(2)로부터 계산된 평균값을 포함하거나,
- 복수의 센서 데이터 정보(2)로부터 계산된 중앙값(median)을 포함하거나,
- 하나의 센서 데이터 정보(2)를 포함하거나,
- 복수의 센서 데이터 정보(2)를 포함하거나,
- 복수의 센서 데이터 정보(2)로부터 계산된 그 외 특성값을 포함하도록 형성된다.
또 다른 대안적 실시예에 따르면, 비교 연산은 전술된 설명과 달리,
- 메모리 정보(3)와 센서 데이터 정보(2) 간의 차를 구하는 단계를 포함하거나,
- 복수의 센서 데이터 정보(2)로부터 표준 편차를 계산하는 단계를 포함하거나,
- 최소 센서 데이터 정보와 최대 센서 데이터 정보 간의 차를 계산하는 단계를 포함하거나,
- 복수의 센서 데이터 정보(2)로부터 계산된 그 외 특성값을 포함하도록 형성된다.
또 다른 한 실시예에 따라, 비교 연산은, 센서 데이터 정보(2)가 거절될 것인지의 여부를 결정하는 데 이용할 임계치를 포함하며, 상기 임계치는 버퍼 메모리(1)가 얼마나 강하게 채워져 있는지에 따라 결정되고, 그리고/또는 실행 길이는 버퍼 메모리(1)가 얼마나 강하게 채워져 있는지에 따라, 특히 자동으로, 조정된다.
또 다른 한 실시예에 따라, 비교 연산에서는 하나의 함수가 적용될 제1 수의 센서 데이터 정보와 메모리 정보 간에 비교가 실시되며, 이 경우 메모리 정보는 제2 수의 센서 데이터 정보에 적용될 함수로부터 도출되며, 이때 제1 수의 센서 데이터 정보와 제2 수의 센서 데이터 정보는 같지 않으며, 특히 제1 수의 센서 데이터 정보는 연장된 실행에 속한다.
또 다른 한 실시예에 따라, 비교 연산은, 튜플들(tuple)로 이루어진 센서 데이터 정보들(2)의 비교를 포함하며, 이 경우 하나의 튜플의 N 번째 요소와 타 튜플의 N 번째 요소의 차가 산출되고, 이 차가 사전 설정된 임계치를 초과하는지의 여부가 테스트되며, 이 경우 하나의 튜플의 상이한 요소들에 대해 사전 설정된 임계치가 상이할 수 있거나, 하나의 튜플에서 동일한 측정값과 관련된 상이한 요소들에 대해 사전 설정된 임계치가 동일하다((예를 들어, 상기 튜플에서 가속 데이터를 포함하는 복수의 요소들는 동일한 임계치를 이용함).
또 다른 한 실시예에 따라, 비교 연산은, 튜플들로 이루어진 센서 데이터 정보들(2)의 비교를 포함하며, 이 경우 하나의 튜플의 요소들로부터 비교 연산에서 사용될 단 하나의 특성값(예컨대 최대값, 최소값, 중간값, 절대값들의 총합)이 결정된다.
또 다른 한 실시예에 따라, 비교 연산은, 튜플들로 이루어진 센서 데이터 정보들(2)의 비교 단계를 포함하며, 이 경우 하나의 튜플의 N 번째 요소와 타 튜플의 N 번째 요소의 차가 산출되고, 이 단계가 하나의 튜플의 복수의 요소에 대해 반복되어, 그 차들이 합산된다. 상기 합산을 참조해서, 사전 설정된 임계치가 초과되는지의 여부가 검사된다.
Claims (11)
- 센서 데이터 정보(2)의 데이터 정리 방법으로서,
하나의 버퍼 메모리(1) 내부에 복수의 데이터 프레임(7)이 저장되고, 하나의 데이터 프레임(7)은 센서 데이터 대표(5) 및 거절 계수기(9)의 거절 정보(6)를 포함하며, 비교 연산(12)에서 복수의 센서 데이터 정보(2)가 하나의 데이터 프레임(7)에 할당되는, 데이터 정리 방법. - 제1항에 있어서, 비교 연산(12)의 수행 및 이와 더불어 센서 데이터 정보(2)를 센서 데이터 대표(5)에 할당하는 과정은,
- 제1 방법 단계에서 - 제1 센서 데이터 정보(2.1)가 처리되는 상황에서 - 하나의 메모리 정보(3)가 캐시 메모리(10) 내에 저장되고, 거절 계수기(9)는 출발 상태에 놓이며,
- 제2 방법 단계에서 메모리 정보(3)와 제2 센서 데이터 정보(2.2)의 비교에 의해 비교 결과(4)가 얻어지며,
- 제3 방법 단계에서 상기 비교 결과(4)에 따라 거절 계수기(9)의 카운트-업 하에 제2 센서 데이터 정보(2.2)가 거절됨으로써, 수행되는 것을 특징으로 하는, 데이터 정리 방법. - 제1항 또는 제2항에 있어서, 선택적으로, 제3 방법 단계에서 비교 결과(4)에 따라, 하나의 데이터 프레임(7) 내에서 거절 계수기(9)의 거절 정보(6)를 갖는 하나 이상의 센서 데이터 정보(2)의 제1 센서 데이터 대표(5.1)가 버퍼 메모리(1) 내에 저장되고, 거절 계수기(9)는 출발 상태로 전환되는 것을 특징으로 하는, 데이터 정리 방법.
- 제1항 또는 제2항에 있어서, 메모리 정보(3)는 정적이거나, 거절 계수기 정보(6)의 변경 시 가변적으로 새로 계산되는 것을 특징으로 하는, 데이터 정리 방법.
- 제1항 또는 제2항에 있어서, 메모리 정보(3)가 정적인 경우, 제3 방법 단계 이후에 제2 및 제3 방법 단계가 하나의 추가 센서 데이터 정보(2)로써 반복되며; 메모리 정보(3)가 가변적인 경우, 제3 방법 단계 이후 제2 및 제3 방법 단계가 하나의 추가 센서 데이터 정보(2)로써 반복되거나, 제1, 제2 및 제3 방법 단계가 하나 이상의 추가 센서 데이터 정보(2)로써 반복되는 것을 특징으로 하는, 데이터 정리 방법.
- 제1항 또는 제2항에 있어서, 센서 데이터 대표(5)가 해당 센서 데이터 정보들(2) 중 하나에 상응하거나 이들 센서 데이터 정보(2)로부터 새로 결정되는 것을 특징으로 하는, 데이터 정리 방법.
- 제1항 또는 제2항에 있어서, 센서 데이터 대표(5)에 할당되는 최대 개수의 센서 데이터 정보(2)에 상응하는 최대 실행 길이가 사전에 결정되며, 이때 비교 결과와 무관하게 최대 실행 길이에 도달했을 때 저장되는 것을 특징으로 하는, 데이터 정리 방법.
- 제1항 또는 제2항에 있어서, 비교 연산에서는, 센서 데이터 정보(2)가 거절될 것인지의 여부가 임계치를 이용하여 결정되며, 이때 상기 임계치는 버퍼 메모리(1)가 얼마나 강하게 채워져 있는지에 따라 결정되고, 그리고/또는 실행 길이는 버퍼 메모리(1)가 얼마나 강하게 채워져 있는지에 따라 조정되는 것을 특징으로 하는, 데이터 정리 방법.
- 센서 데이터 평가 장치(15)로서, 상기 센서 데이터 평가 장치(15)는 버퍼 메모리(1) 및 비교 유닛(16)을 포함하며, 상기 비교 유닛(16)은 캐시 메모리(10) 및 계산 유닛(13)을 포함하며, 상기 센서 평가 장치(15)는, 복수의 센서 데이터 정보(2)를 하나의 센서(8)로부터 수신하도록 구성되며, 상기 센서 데이터 평가 장치(15)는, 비교 유닛(16) 내에서 복수의 센서 데이터 정보(2)를 하나의 데이터 프레임(7)에 할당하도록 구성되는, 센서 데이터 평가 장치(15).
- 제9항에 있어서, 센서 데이터 평가 장치(15)는, 복수의 출력 데이터(17)를 하나의 마이크로컨트롤러(11)에 전송하도록 설계되며, 상기 출력 데이터(17)는 복수의 데이터 프레임(7) 또는 복수의 압축 해제된 데이터 프레임을 포함하는 것을 특징으로 하는, 센서 데이터 평가 장치(15).
- 제9항 또는 제10항에 있어서, 센서 데이터 평가 장치(15)는, 정해진 기간 내에 버퍼 메모리(1) 내에 저장되는 센서 데이터 대표(5)의 개수가 가변적이도록 구성되는 것을 특징으로 하는, 센서 데이터 평가 장치(15).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015200779.0 | 2015-01-20 | ||
DE102015200779.0A DE102015200779A1 (de) | 2015-01-20 | 2015-01-20 | Verfahren zur Datenreduktion von Sensordateninformationen |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160089869A true KR20160089869A (ko) | 2016-07-28 |
KR102430311B1 KR102430311B1 (ko) | 2022-08-08 |
Family
ID=56293779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160005461A KR102430311B1 (ko) | 2015-01-20 | 2016-01-15 | 센서 데이터 정보의 데이터 정리 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10156992B2 (ko) |
KR (1) | KR102430311B1 (ko) |
CN (1) | CN105811991B (ko) |
DE (1) | DE102015200779A1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITUB20153254A1 (it) * | 2015-08-27 | 2017-02-27 | St Microelectronics Srl | Metodo di salvataggio intelligente di dati ad elevata densita' e relativo dispositivo di memoria |
US10931546B2 (en) * | 2018-06-30 | 2021-02-23 | EMC IP Holding Company LLC | Data reduction techniques for a multi-sensor internet of things environment |
US10796411B2 (en) | 2018-07-20 | 2020-10-06 | EMC IP Holding Company LLC | Super-resolution imaging for a multi-sensor internet of things environment |
DE102020204770A1 (de) | 2020-04-15 | 2021-10-21 | Robert Bosch Gesellschaft mit beschränkter Haftung | Sensorvorrichtung sowie Vorrichtung und Verfahren zur Zwischenspeicherung von Sensordaten |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100177940A1 (en) * | 2009-01-15 | 2010-07-15 | Validity Sensors, Inc. | Apparatus and Method for Culling Substantially Redundant Data in Fingerprint Sensing Circuits |
KR20150002297A (ko) * | 2013-06-28 | 2015-01-07 | 삼성전자주식회사 | 스토리지 시스템 및 그의 동작 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7567188B1 (en) * | 2008-04-10 | 2009-07-28 | International Business Machines Corporation | Policy based tiered data deduplication strategy |
JP5623239B2 (ja) * | 2010-10-28 | 2014-11-12 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 書込みレコードの重複を排除する記憶装置、及びその書込み方法 |
US8280860B2 (en) * | 2010-11-15 | 2012-10-02 | Quantum Corporation | Method for increasing deduplication speed on data streams fragmented by shuffling |
US9171079B2 (en) * | 2011-01-28 | 2015-10-27 | Cisco Technology, Inc. | Searching sensor data |
US8462781B2 (en) * | 2011-04-06 | 2013-06-11 | Anue Systems, Inc. | Systems and methods for in-line removal of duplicate network packets |
US9141554B1 (en) * | 2013-01-18 | 2015-09-22 | Cisco Technology, Inc. | Methods and apparatus for data processing using data compression, linked lists and de-duplication techniques |
US9384205B1 (en) * | 2013-12-18 | 2016-07-05 | Veritas Technologies Llc | Auto adaptive deduplication to cloud based storage |
US9948587B2 (en) * | 2014-08-08 | 2018-04-17 | Oracle International Corporation | Data deduplication at the network interfaces |
-
2015
- 2015-01-20 DE DE102015200779.0A patent/DE102015200779A1/de active Pending
-
2016
- 2016-01-15 US US14/997,047 patent/US10156992B2/en active Active
- 2016-01-15 KR KR1020160005461A patent/KR102430311B1/ko active IP Right Grant
- 2016-01-19 CN CN201610034549.1A patent/CN105811991B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100177940A1 (en) * | 2009-01-15 | 2010-07-15 | Validity Sensors, Inc. | Apparatus and Method for Culling Substantially Redundant Data in Fingerprint Sensing Circuits |
KR20150002297A (ko) * | 2013-06-28 | 2015-01-07 | 삼성전자주식회사 | 스토리지 시스템 및 그의 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20160210081A1 (en) | 2016-07-21 |
CN105811991B (zh) | 2020-12-22 |
DE102015200779A1 (de) | 2016-07-21 |
CN105811991A (zh) | 2016-07-27 |
KR102430311B1 (ko) | 2022-08-08 |
US10156992B2 (en) | 2018-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20160089869A (ko) | 센서 데이터 정보의 데이터 정리 방법 | |
CN108089814B (zh) | 一种数据存储方法及装置 | |
FI4086760T3 (fi) | Vektoripienennysprosessori | |
EP3290869A3 (en) | A utility consumption signal processing system and a method of processing a utility consumption signal | |
CN102694554A (zh) | 数据压缩设备、其操作方法以及包括该设备的数据处理装置 | |
CN104539263B (zh) | 一种可重构低功耗数字fir滤波器 | |
US20190158104A1 (en) | Signal processing apparatus, system and method | |
RU2017144798A (ru) | Способ определения карты глубин для изображения и устройство для его осуществления | |
CN107769755B (zh) | 一种并行fir抽取滤波器的设计方法和并行fir抽取滤波器 | |
Brown et al. | Optimal issuing policies under stochastic field lives | |
CN110263417B (zh) | 一种时序特性获取方法、装置及电子设备 | |
JP2013101617A5 (ko) | ||
CN112420066A (zh) | 降噪方法、装置、计算机设备和计算机可读存储介质 | |
RU2016119815A (ru) | Инструкция и логика для идентификации инструкций для удаления в многопоточном процессоре с изменением последовательности | |
CN109643307B (zh) | 流处理系统和方法 | |
CN107783990B (zh) | 一种数据压缩方法及终端 | |
US10126339B2 (en) | Methods and devices for switching filters and medical apparatuses using the same | |
US9077325B2 (en) | Digital slew rate limiter | |
CN109164982B (zh) | 数据处理电路、方法及数据存储设备 | |
CN113792804A (zh) | 图像识别模型的训练方法、图像识别方法、装置及设备 | |
CN113010382A (zh) | 一种埋点数据的计算方法、装置、存储介质和电子设备 | |
CN102694962A (zh) | 降噪方法及装置 | |
US9395706B2 (en) | Noise determination device | |
US9378326B2 (en) | Critical region identification | |
US20180144452A1 (en) | Image processing circuit with multipliers allocated based on filter coefficients |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |