KR20160084690A - Printed circuit board and method of manufacturing the same - Google Patents

Printed circuit board and method of manufacturing the same Download PDF

Info

Publication number
KR20160084690A
KR20160084690A KR1020150001250A KR20150001250A KR20160084690A KR 20160084690 A KR20160084690 A KR 20160084690A KR 1020150001250 A KR1020150001250 A KR 1020150001250A KR 20150001250 A KR20150001250 A KR 20150001250A KR 20160084690 A KR20160084690 A KR 20160084690A
Authority
KR
South Korea
Prior art keywords
layer
core layer
core
printed circuit
circuit board
Prior art date
Application number
KR1020150001250A
Other languages
Korean (ko)
Other versions
KR102194717B1 (en
Inventor
이영표
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150001250A priority Critical patent/KR102194717B1/en
Publication of KR20160084690A publication Critical patent/KR20160084690A/en
Application granted granted Critical
Publication of KR102194717B1 publication Critical patent/KR102194717B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

According to an embodiment of the present invention, a printed circuit board (PCB) comprises: an inner layer on which an insulation layer and a circuit layer are stacked; a first core layer formed on a lower portion of the inner layer; and a second core layer formed on an upper portion of the inner layer, wherein each of the upper/lower portions of the inner layer, on which the insulation layer and the circuit layer are stacked, includes a core layer so that substrate warpage, which is physical deformation, may be prevented by distributing force through the upper/lower core layers. In addition, an RF line may be easily designed, as desired RF line impedance may be acquired in the same line width, even if the RF line is formed by using one of the upper/lower core layers, thicker than each of the insulation layers included in the inner layer.

Description

인쇄회로기판 및 그 제조 방법{Printed circuit board and method of manufacturing the same}Technical Field [0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to a printed circuit board and a manufacturing method thereof.

인쇄회로기판의 미세공정기술이 발전함에 따라 기존에 비해 고밀도 인쇄회로기판의 제작이 가능해지고 있다. 고밀도로 인하여 기존보다 박형화된 인쇄회로기판의 제작이 가능해졌다. 그러나 인쇄회로기판의 박형화로 인하여 인쇄회로기판의 두께가 얇아지면서 기판의 휨(warpage) 문제를 해결하는 것이 필요하다.As the microprocessing technology of printed circuit boards is developed, it is becoming possible to manufacture high density printed circuit boards compared with the conventional ones. Due to the high density, it is now possible to manufacture printed circuit boards that are thinner than conventional ones. However, it is necessary to solve the warpage problem of the printed circuit board due to the thinness of the printed circuit board while reducing the thickness of the printed circuit board.

또한, 기존에는 RF 라인을 설계할 때 주로 상단층 또는 하단층에 RF 라인을 설계하였다. 동일한 선폭에서 RF 라인의 임피던스를 증가시키기 위해서는 접지층과 RF 라인 사이의 유전체의 높이를 높여주어야 한다. 하지만, 인쇄회로기판의 고밀도화로 인하여 기판이 박형화됨에 따라, 유전체 역할을 하는 각각의 절연층의 두께가 얇기 때문에, 목표로 하는 RF 라인의 임피던스를 맞추기 위해서는 인쇄회로기판 내의 두 개의 절연층을 이용하여 RF 라인을 설계해야 했다.In addition, RF lines are mainly designed in the upper layer or the lower layer when designing RF lines. In order to increase the impedance of the RF line at the same line width, the height of the dielectric between the ground layer and the RF line must be increased. However, since the thickness of each insulating layer serving as a dielectric is thin due to the thinness of the substrate due to the high density of the printed circuit board, in order to match the impedance of the target RF line, two insulating layers in the printed circuit board are used RF lines had to be designed.

하기의 선행기술문헌에 기재된 특허문헌은 상하부 회로층의 열팽창율을 균일하게 하기 위하여 열팽창 계수가 높은 절연층을 추가 적층함으로써, 기판의 휨 현상을 방지할 수 있는 인쇄회로기판을 개시하고 있다.The patent documents described in the following prior art documents disclose a printed circuit board capable of preventing the substrate from warping by further laminating an insulating layer having a high thermal expansion coefficient so as to make the thermal expansion coefficient of the upper and lower circuit layers uniform.

KRKR 10-2013-013624810-2013-0136248 AA

본 발명의 일 실시예가 해결하고자 하는 과제는, 기판의 물리적인 변형을 상부 및 하부의 코어층이 힘을 분산하여 기판의 휨을 방지할 수 있고, 내층에 있는 각각의 절연층보다 더 두꺼운 상부 또는 하부의 한 개의 코어층을 이용하여 RF 라인을 형성하더라도, 동일 선폭에서 원하는 RF 라인의 임피던스를 획득할 수 있어, 한 개의 코어층을 이용하여 RF 라인을 설계할 수 있는 인쇄회로기판을 제공하는 것이다.A problem to be solved by an embodiment of the present invention is to provide a method of manufacturing a semiconductor device in which the upper and lower core layers can physically deform the substrate to prevent warpage of the substrate by distributing forces, It is possible to obtain the impedance of a desired RF line at the same line width even when an RF line is formed by using one core layer of the core layer and to provide a printed circuit board capable of designing an RF line using one core layer.

본 발명의 일 실시예가 해결하고자 하는 다른 과제는, 기판의 물리적인 변형을 상부 및 하부의 코어층이 힘을 분산하여 기판의 휨을 방지할 수 있고, 내층에 있는 각각의 절연층보다 더 두꺼운 상부 또는 하부의 한 개의 코어층을 이용하여 RF 라인을 형성하더라도, 동일 선폭에서 원하는 RF 라인의 임피던스를 획득할 수 있어, 한 개의 코어층을 이용하여 RF 라인을 설계할 수 있는 인쇄회로기판 제조 방법을 제공하는 것이다.Another problem to be solved by one embodiment of the present invention is to prevent physical deformation of the substrate by distributing force between the upper and lower core layers to prevent warpage of the substrate, It is possible to obtain an impedance of a desired RF line at the same line width even when an RF line is formed using one lower core layer, thereby providing a printed circuit board manufacturing method capable of designing an RF line using one core layer .

상기 과제를 해결하기 위한 본 발명의 일 실시예에 의한 인쇄회로기판은 절연층과 회로층이 적층된 내층; 상기 내층의 하부에 형성된 제1 코어층; 및 상기 내층의 상부에 형성된 제2 코어층을 포함한다.According to an aspect of the present invention, there is provided a printed circuit board comprising: an inner layer having an insulating layer and a circuit layer stacked; A first core layer formed under the inner layer; And a second core layer formed on top of the inner layer.

본 발명의 일 실시예에 의한 인쇄회로기판은 상기 제2 코어층과 상기 내층 사이에 형성된 접착층을 더 포함하고, 상기 접착층은 프리프레그로 이루어진다.The printed circuit board according to an embodiment of the present invention further includes an adhesive layer formed between the second core layer and the inner layer, and the adhesive layer is made of a prepreg.

본 발명의 일 실시예에 의한 인쇄회로기판은 절연층과 회로층이 적층된 내층의 하부 및 상부에 코어층을 포함함으로써, 기판의 물리적인 변형을 상부 및 하부의 코어층이 힘을 분산하여 기판의 휨을 방지할 수 있고, 내층에 있는 각각의 절연층보다 더 두꺼운 상부 또는 하부의 한 개의 코어층을 이용하여 RF 라인을 형성하더라도, 동일 선폭에서 원하는 RF 라인의 임피던스를 획득할 수 있어, 한 개의 코어층을 이용하여 RF 라인을 설계할 수 있다.The printed circuit board according to an embodiment of the present invention includes the core layer on the lower and upper portions of the inner layer in which the insulating layer and the circuit layer are laminated so that the upper and lower core layers disperse the force, It is possible to obtain the impedance of the desired RF line at the same line width even if the RF line is formed using one upper or lower core layer that is thicker than the respective insulating layers in the inner layer, RF lines can be designed using the core layer.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may appropriately define the concept of a term in order to best describe its invention The present invention should be construed in accordance with the spirit and scope of the present invention.

도 1은 본 발명의 일 실시예에 의한 인쇄회로기판을 도시한 단면도.
도 2 내지 도 6은 본 발명의 일 실시예에 의한 인쇄회로기판 제조 방법을 도시한 공정 단면도.1 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention;
2 to 6 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention Should be construed in accordance with the principles and the meanings and concepts consistent with the technical idea of the present invention.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements have the same numerical numbers as much as possible even if they are displayed on different drawings.

또한, "제1", "제2", "일 면". "타 면" 등의 용어는, 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.Also, "first", "second", "one side". The terms "other" and the like are used to distinguish one element from another, and the element is not limited by the terms.

이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description of the present invention, detailed description of related arts which may unnecessarily obscure the gist of the present invention will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 의한 인쇄회로기판(140)을 도시한 단면도이다.1 is a cross-sectional view illustrating a printed circuit board 140 according to an embodiment of the present invention.

도 1에 도시된 본 발명의 일 실시예에 의한 인쇄회로기판(140)은, 절연층과 회로층이 교대로 적층된 내층(106a), 상기 내층(106a)의 하부에 형성된 제1 코어층(102a), 및 상기 내층(106a)의 상부에 형성된 제2 코어층(108a)을 포함한다.A printed circuit board 140 according to an embodiment of the present invention shown in FIG. 1 includes an inner layer 106a in which an insulating layer and a circuit layer are alternately stacked, a first core layer (not shown) formed under the inner layer 106a 102a, and a second core layer 108a formed on top of the inner layer 106a.

본 발명의 일 실시예에 의한 인쇄회로기판(140)은, 상기 내층(106a)과 상기 제2 코어층(108a) 사이에 형성된 접착층(112a)을 더 포함한다.The printed circuit board 140 according to an embodiment of the present invention further includes an adhesive layer 112a formed between the inner layer 106a and the second core layer 108a.

본 발명의 일 실시예에 의한 인쇄회로기판(140)에 있어서, 상기 접착층(112a)은 제2 코어층(108a)을 내층(106a)에 접착하기 위한 것으로서, 프리프레그로 이루어지지만, 반드시 이에 한정되는 것은 아니다.In the printed circuit board 140 according to an embodiment of the present invention, the adhesive layer 112a is for bonding the second core layer 108a to the inner layer 106a and is made of a prepreg, It is not.

본 발명의 일 실시예에 의한 인쇄회로기판(140)에 있어서, 상기 제1 코어층(102a) 및 상기 제2 코어층(108a)은 보강기재를 포함하는 수지로 형성되어 있다.In the printed circuit board 140 according to an embodiment of the present invention, the first core layer 102a and the second core layer 108a are formed of a resin including a reinforcing base material.

한편, 상기 제1 코어층(102a) 및 상기 제2 코어층(108a)의 두께는 내층(106a)에 있는 각각의 절연층(103)의 두께보다 더 두껍다.On the other hand, the thicknesses of the first core layer 102a and the second core layer 108a are larger than the thicknesses of the respective insulating layers 103 in the inner layer 106a.

또한, 본 발명의 일 실시예에 의한 인쇄회로기판(140)은, 제1 코어층(102a)에 형성된 비아(120a), 회로 패턴(122a), 솔더 레지스트(124a) 및 제2 코어층(108a)에 형성된 비아(114a), 회로 패턴(116a), 솔더 레지스트(118a)를 더 포함한다.The printed circuit board 140 according to an embodiment of the present invention includes a via 120a formed in the first core layer 102a, a circuit pattern 122a, a solder resist 124a, and a second core layer 108a The via 114a, the circuit pattern 116a, and the solder resist 118a.

본 발명의 일 실시예에 의한 인쇄회로기판(140)에 있어서, 내층(106a)은 총 5개의 절연층과 6개의 회로층이 적층되어 있는 빌드업층을 포함한다.In the printed circuit board 140 according to an embodiment of the present invention, the inner layer 106a includes a build-up layer in which a total of five insulating layers and six circuit layers are laminated.

상기와 같이 구성된 본 발명의 일 실시예에 의한 인쇄회로기판(140)에 의하면, 내층(106a)의 하부 및 상부에 제1 코어층(102a) 및 제2 코어층(108a)의 2개의 코어층을 포함하기 때문에, 기판의 물리적인 변형을 내층(106a)의 하부 및 상부에 있는 2개의 코어층들(102a, 108a)이 힘을 분산하여 기판의 휨을 방지할 수 있다.According to the printed circuit board 140 according to the embodiment of the present invention configured as described above, the first core layer 102a and the two core layers 108a of the second core layer 108a are formed on the lower and upper portions of the inner layer 106a, The physical deformation of the substrate can prevent the substrate from warping by distributing the forces of the two core layers 102a and 108a at the lower and upper portions of the inner layer 106a.

또한, RF 라인의 설계는 주로 상단의 절연층 또는 하단의 절연층에서 이루어지는데, 동일 선폭에서 RF 라인의 임피던스를 증가시키기 위해서는 RF 라인이 형성되는 절연층의 두께가 두꺼워야 한다. 기존에는 기판에 형성되어 있는 각각의 절연층의 두께가 두껍지 않기 때문에, 한 개의 절연층을 이용하여 RF 라인을 형성하는 경우 원하는 RF 라인의 임피던스를 획득할 수 없어, 두 개의 절연층을 이용하여 RF 라인을 설계해야 했다.In addition, the design of the RF line mainly consists of the upper insulating layer or the lower insulating layer. In order to increase the impedance of the RF line at the same line width, the thickness of the insulating layer in which the RF line is formed must be thick. Since the thickness of each insulating layer formed on the substrate is not thick, the impedance of a desired RF line can not be obtained when an RF line is formed using one insulating layer, I had to design the line.

하지만, 본 발명의 일 실시예에 의한 인쇄회로기판(140)에 의하면, 상단층 및 하단층에 두께가 두꺼운 코어층이 존재하기 때문에, 한 개의 층으로도 동일 선폭에서 RF 라인의 임피던스를 증가시킬 수 있어, RF 라인을 용이하게 설계할 수 있다.However, since the printed circuit board 140 according to the embodiment of the present invention has a thicker core layer in the upper layer and the lower layer, it is possible to increase the impedance of the RF line in the same line width So that the RF line can be easily designed.

즉, 본 발명의 실시예에 의한 인쇄회로기판(140)에 의하면, 제1 코어층(102a) 및 제2 코어층(108a)의 두께가 내층(106a)에 있는 각각의 절연층(103)의 두께보다 더 두껍기 때문에, 내층(106a)의 하부에 있는 제1 코어층(102a)과 내층(106a)의 상부에 있는 제2 코어층(108a) 중 한 개의 코어층을 이용하여 RF 라인을 형성하더라도, 동일 선폭에서 원하는 RF 라인의 임피던스를 획득할 수 있어, RF 라인을 용이하게 설계할 수 있다.That is, according to the printed circuit board 140 according to the embodiment of the present invention, the thicknesses of the first core layer 102a and the second core layer 108a are smaller than the thicknesses of the respective insulating layers 103 in the inner layer 106a Even if an RF line is formed using the first core layer 102a located under the inner layer 106a and one of the second core layers 108a located above the inner layer 106a, , The impedance of the desired RF line can be obtained at the same line width, and the RF line can be easily designed.

도 2 내지 도 6은 본 발명의 일 실시예에 의한 인쇄회로기판 제조 방법을 도시한 공정 단면도이다.2 to 6 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

하기에, 도 2 내지 도 6을 참조하여, 본 발명의 일 실시예에 의한 인쇄회로기판 제조 방법에 대해 설명하기로 한다.Hereinafter, a method of manufacturing a printed circuit board according to an embodiment of the present invention will be described with reference to FIGS. 2 to 6. FIG.

도 2에 도시된 바와 같이, 분리가능한 기판(100)의 상면 및 하면에, 각각 일면에 동박(104a, 104b)이 형성되어 있는 제1 코어층(102a, 102b)을 적층한다.The first core layers 102a and 102b having the copper foils 104a and 104b formed on one surface thereof are laminated on the upper surface and the lower surface of the detachable substrate 100 as shown in FIG.

다음, 도 3에 도시된 바와 같이, 상기 제1 코어층(102a, 102b)에 절연층과 회로층을 적층하여 내층(106a, 106b)을 형성한다.Next, as shown in FIG. 3, inner layers 106a and 106b are formed by laminating an insulating layer and a circuit layer on the first core layers 102a and 102b.

다음, 도 4에 도시된 바와 같이, 일면에 동박(110a, 110b)이 형성되어 있는 제2 코어층(108a,108b)을 준비한다.Next, as shown in FIG. 4, the second core layers 108a and 108b having the copper foils 110a and 110b formed on one surface thereof are prepared.

다음, 도 5에 도시된 바와 같이, 상기 내층(106a, 106b)에 반경화 상태(B-stage)의 프리프레그로 되어 있는 접착층(112a, 112b)을 형성하고, 접착층(112a, 112b)에 제2 코어층(108a, 108b)을 적층하여, 상기 내층(106a, 106b)에 제2 코어층(108a, 108b)을 형성한다.Next, as shown in Fig. 5, adhesive layers 112a and 112b in the semi-cured state (B-stage) are formed in the inner layers 106a and 106b, The two core layers 108a and 108b are laminated to form the second core layers 108a and 108b in the inner layers 106a and 106b.

그리고, 제2 코어층(108a, 108b)에 비아(114a, 114b) 및 회로 패턴(116a, 116b)을 형성한 다음, 솔더 레지스트(118a, 118b)를 형성한다.The vias 114a and 114b and the circuit patterns 116a and 116b are formed in the second core layers 108a and 108b and solder resists 118a and 118b are formed.

다음, 도 6에 도시된 바와 같이, 분리가능한 기판(100)의 상부 및 하부에 각각 형성된 적층 구조체(130, 132)를 상기 분리가능한 기판(100)으로부터 분리하고, 제1 코어층(102a)에 비아(120a) 및 회로 패턴(122a)을 형성한 다음, 솔더 레지스트(124a)를 형성하여, 인쇄회로기판(140)의 제조를 완료한다.6, the laminated structures 130 and 132 formed on the upper and lower portions of the detachable substrate 100 are separated from the detachable substrate 100 and the first and second core layers 102a and 102b are separated from each other. The via 120a and the circuit pattern 122a are formed and then the solder resist 124a is formed to complete the manufacture of the printed circuit board 140. [

본 발명의 일 실시예에 의한 인쇄회로기판 및 인쇄회로기판 제조 방법에 의하면, 절연층과 회로층이 적층된 내층의 하부 및 상부에 각각 코어층을 포함함으로써, 기판의 물리적인 변형을 상부 및 하부의 코어층이 힘을 분산하여 기판의 휨을 방지할 수 있고, 내층에 있는 각각의 절연층의 두께보다 더 두꺼운 상부 또는 하부의 한 개의 코어층을 이용하여 RF 라인을 형성하더라도, 동일 선폭에서 원하는 RF 라인의 임피던스를 획득할 수 있어, 한 개의 코어층을 이용하여 RF 라인을 설계할 수 있다.According to the method of manufacturing a printed circuit board and a printed circuit board according to an embodiment of the present invention, the core layer is included in the lower portion and the upper portion of the inner layer in which the insulating layer and the circuit layer are laminated, The core layer of the core layer can prevent the substrate from being warped and even if the RF line is formed by using one core layer that is upper or lower than the thickness of each insulation layer in the inner layer, The impedance of the line can be obtained, and the RF line can be designed using one core layer.

이상 본 발명을 구체적인 실시예를 통하여 상세하게 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It is clear that the present invention can be modified or improved.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로, 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the appended claims.

100 : 분리가능한 기판 102a, 102b : 제1 코어층
104a, 104b : 동박 106a, 106b : 내층
108a, 108b : 제2 코어층 110a, 110b : 동박
112a, 112b : 프리프레그 114a, 114b : 비아
116a, 116b : 회로 패턴 118a, 118b : 솔더 레지스트
120a : 비아 122a : 회로 패턴
124a : 솔더 레지스트 130, 132 : 적층 구조체
140 : 인쇄회로기판100: separable substrate 102a, 102b: first core layer
104a, 104b: copper foils 106a, 106b: inner layer
108a, 108b: second core layer 110a, 110b:
112a, 112b: prepregs 114a, 114b: vias
116a, 116b: circuit patterns 118a, 118b: solder resist
120a: Via 122a: Circuit pattern
124a: solder resist 130, 132: laminated structure
140: printed circuit board

Claims (11)

절연층과 회로층이 적층된 내층;
상기 내층의 하부에 형성된 제1 코어층; 및
상기 내층의 상부에 형성된 제2 코어층을 포함하는 인쇄회로기판.An inner layer in which an insulating layer and a circuit layer are laminated;
A first core layer formed under the inner layer; And
And a second core layer formed on top of the inner layer. 청구항 1에 있어서,
상기 내층과 상기 제2 코어층 사이에 형성된 접착층을 더 포함하는 인쇄회로기판.The method according to claim 1,
And an adhesive layer formed between the inner layer and the second core layer. 청구항 2에 있어서,
상기 접착층은 프리프레그로 이루어지는 인쇄회로기판.The method of claim 2,
Wherein the adhesive layer comprises a prepreg. 청구항 1에 있어서,
상기 제1 코어층 및 상기 제2 코어층은 보강기재를 포함하는 수지로 형성되는 인쇄회로기판.The method according to claim 1,
Wherein the first core layer and the second core layer are formed of a resin including a reinforcing base material. 청구항 4에 있어서,
상기 제1 코어층 및 상기 제2 코어층의 두께는 상기 내층에 있는 각각의 절연층의 두께보다 더 두꺼운 인쇄회로기판.The method of claim 4,
Wherein the thickness of the first core layer and the thickness of the second core layer is greater than the thickness of each insulating layer in the inner layer. (A) 분리가능한 기판의 상면 및 하면에 각각 제1 코어층을 형성하는 단계;
(B) 상기 제1 코어층에 절연층과 회로층을 적층하여 내층을 형성하는 단계;
(C) 제2 코어층을 준비하는 단계;
(D) 상기 제2 코어층을 상기 내층에 적층하여 제2 코어층을 형성하는 단계; 및
(E) 상기 분리가능한 기판의 상부 및 하부에 각각 형성된 적층 구조체를 상기 분리가능한 기판으로부터 분리하는 단계를 포함하는 인쇄회로기판 제조 방법.(A) forming a first core layer on upper and lower surfaces of a separable substrate, respectively;
(B) forming an inner layer by laminating an insulating layer and a circuit layer on the first core layer;
(C) preparing a second core layer;
(D) depositing the second core layer on the inner layer to form a second core layer; And
(E) separating a laminate structure formed at the top and bottom of the detachable substrate from the detachable substrate, respectively. 청구항 6에 있어서,
상기 단계 (D)는,
(D1) 상기 내층에 접착층을 형성하는 단계;
(D2) 상기 접착층에 상기 제2 코어층을 적층하여 제2 코어층을 형성하는 단계; 및
(D3) 상기 제2 코어층에 비아, 회로 패턴, 및 솔더 레지스트를 형성하는 단계를 포함하는 인쇄회로기판 제조 방법.The method of claim 6,
The step (D)
(D1) forming an adhesive layer on the inner layer;
(D2) laminating the second core layer on the adhesive layer to form a second core layer; And
(D3) forming a via, a circuit pattern, and a solder resist in the second core layer. 청구항 7에 있어서,
상기 단계 (E) 이후에, 상기 제1 코어층에 비아, 회로 패턴, 및 솔더 레지스트를 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.The method of claim 7,
Further comprising forming a via, a circuit pattern, and a solder resist in the first core layer after the step (E). 청구항 7에 있어서,
상기 접착층은 프리프레그로 이루어지는 인쇄회로기판 제조 방법.The method of claim 7,
Wherein the adhesive layer comprises a prepreg. 청구항 6에 있어서,
상기 제1 코어층 및 상기 제2 코어층은 보강기재를 포함하는 수지로 형성되는 인쇄회로기판 제조 방법.The method of claim 6,
Wherein the first core layer and the second core layer are formed of a resin including a reinforcing base material. 청구항 10에 있어서,
상기 제1 코어층 및 상기 제2 코어층의 두께는 상기 내층에 있는 각각의 절연층의 두께보다 더 두꺼운 인쇄회로기판 제조 방법.The method of claim 10,
Wherein the thickness of the first core layer and the thickness of the second core layer is greater than the thickness of each insulating layer in the inner layer.
KR1020150001250A 2015-01-06 2015-01-06 Printed circuit board and method of manufacturing the same KR102194717B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150001250A KR102194717B1 (en) 2015-01-06 2015-01-06 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150001250A KR102194717B1 (en) 2015-01-06 2015-01-06 Printed circuit board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20160084690A true KR20160084690A (en) 2016-07-14
KR102194717B1 KR102194717B1 (en) 2020-12-23

Family

ID=56499199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150001250A KR102194717B1 (en) 2015-01-06 2015-01-06 Printed circuit board and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102194717B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0206619A2 (en) * 1985-06-20 1986-12-30 Metcal Inc. Self-soldering, flexible circuit connector
EP1395102A2 (en) * 2002-08-28 2004-03-03 Kuraray Co., Ltd. Multi-layer circuit board and method of making the same
KR101097504B1 (en) * 2010-11-03 2011-12-22 삼성전기주식회사 The method for preparing multi layered circuit board
KR20120023440A (en) * 2010-09-03 2012-03-13 삼성전기주식회사 Printed curcuit board
KR20120093776A (en) * 2011-02-15 2012-08-23 니혼도꾸슈도교 가부시키가이샤 Method of manufacturing multilayer wiring substrate
KR20130001143A (en) * 2011-06-24 2013-01-03 이비덴 가부시키가이샤 Printed wiring board and method for manufacturing printed wiring board
KR20130136248A (en) 2012-06-04 2013-12-12 삼성전기주식회사 The printed circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0206619A2 (en) * 1985-06-20 1986-12-30 Metcal Inc. Self-soldering, flexible circuit connector
EP1395102A2 (en) * 2002-08-28 2004-03-03 Kuraray Co., Ltd. Multi-layer circuit board and method of making the same
KR20120023440A (en) * 2010-09-03 2012-03-13 삼성전기주식회사 Printed curcuit board
KR101097504B1 (en) * 2010-11-03 2011-12-22 삼성전기주식회사 The method for preparing multi layered circuit board
KR20120093776A (en) * 2011-02-15 2012-08-23 니혼도꾸슈도교 가부시키가이샤 Method of manufacturing multilayer wiring substrate
KR20130001143A (en) * 2011-06-24 2013-01-03 이비덴 가부시키가이샤 Printed wiring board and method for manufacturing printed wiring board
KR20130136248A (en) 2012-06-04 2013-12-12 삼성전기주식회사 The printed circuit board

Also Published As

Publication number Publication date
KR102194717B1 (en) 2020-12-23

Similar Documents

Publication Publication Date Title
US7223687B1 (en) Printed wiring board and method of fabricating the same
US9338891B2 (en) Printed wiring board
JP2010130003A (en) Multi-layer printed circuit board, and manufacturing method thereof
US11600430B2 (en) Inductor including high-rigidity insulating layers
CN110612782B (en) Base material for printed wiring board and method for manufacturing printed wiring board
US20150040389A1 (en) Method for manufacturing wiring board with built-in electronic component
KR20160080855A (en) Multi layer rigid-flexible printed circuit board and method of manufacturing the same
KR100957787B1 (en) Method for manufacturing multi-layer board and multi-layer board
JP5955331B2 (en) Novel printed circuit board and manufacturing method thereof
US8875390B2 (en) Method of manufacturing a laminate circuit board
US8921703B2 (en) Circuit board, structural unit thereof and manufacturing method thereof
KR20110053828A (en) A method of manufacturing printed circuit board
TWI519225B (en) Manufacturing method of multilayer flexible circuit structure
US20160073505A1 (en) Manufacturing method of multilayer flexible circuit structure
KR20160084690A (en) Printed circuit board and method of manufacturing the same
KR20100052830A (en) Pcb manufacturing method with a plurality of differently-layered structures and pcb thereby
KR20150062059A (en) Multi layer rigid-flexible printed circuit board and method for manufacturing thereof
KR101811423B1 (en) The method of menufacturing build-up layer of pcb
US8624128B2 (en) Printed circuit board and manufacturing method thereof
KR20120129687A (en) The printed circuit board and the method for manufacturing the same
KR20140032674A (en) Manufacturing method of rigid flexible printed circuit board
KR101537837B1 (en) Novel printed circuit board and method of producing the same
TWI519224B (en) Manufacturing method of multilayer flexible circuit structure
KR101283164B1 (en) The printed circuit board and the method for manufacturing the same
US20210076507A1 (en) Multilayer circuit board and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant