KR20160083576A - 전원 안정화 회로와 이를 이용한 표시장치 - Google Patents

Abstract

본 발명은 전원 안정화 회로와 이를 이용한 표시장치에 관한 것이다. 이 전원 안정화 회로는 인덕터와 기저 전압원 사이에 연결된 제1 스위치 소자, 상기 인덕터와 부스트 컨버터의 출력 단자 사이에 연결된 제2 스위치 소자, 및 상기 부스트 컨버터의 입력 전압과 미리 설정된 문턱 전압을 비교하여 상기 입력 전압이 문턱 전압 보다 낮을 때 상기 부스트 컨버터의 입력 전류 수준을 낮추거나 상기 스위치 소자들의 최대 스위치 온 시간을 낮추는 안정화 회로를 포함한다.

Description

전원 안정화 회로와 이를 이용한 표시장치{POWER STABILIZING CIRCUIT AND DISPLAY DEVICE USING THE SAME}

본 발명은 전원 안정화 회로와 이를 이용한 표시장치에 관한 것이다.

액정표시장치(Liquid Crystal Display Device, LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display, 이하 "OLED 표시장치"라 함), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 전계방출 표시장치(Field Emission Display, FED) 등 각종 평판 표시장치가 사용되고 있다.

액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스 타입의 액정표시장치는 공정 기술과 구동 기술의 발달에 힘입어 가격이 낮아지고 성능이 높아져 소형 모바일 기기부터 대형 텔레비젼까지 거의 모든 표시장치에 적용되어 가장 널리 이용되고 있다.　

OLED 표시장치는 자발광소자이기 때문에 백라이트가 필요한 액정표시장치에 비하여 소비전력이 낮고, 더 얇게 제작될 수 있다. 또한, OLED 표시장치는 시야각이 넓고 응답속도가 빠른 장점이 있다. OLED 표시장치는 액정표시장치와 경쟁하면서 시장을 확대하고 있다.

표시장치는 표시패널의 픽셀들에 입력 영상의 데이터를 기입하는 표시패널 구동 회로와 표시패널 구동회로와 표시패널의 구동에 필요한 전압을 발생하는 전원 회로를 포함한다

전원 회로는 부스트 컨버터(Boost converter), 차지 펌프(charge pump) 등을 이용하여 표시패널 구동회로와 표시패널에 인가되는 전압을 발생한다. 이러한 전원 회로는 파워 IC(Integrated Circuit)에 집적된다. 부스트 컨버터는 입력 전압(Vin)이 수신되면 그 입력 전압(Vin)을 부스팅하여 공급 전압(AVDD)을 발생한다. AVDD는 소스 드라이브 IC(Integrated Circuit)의 버퍼와 공통 전압 발생회로의 연산 증폭기의 전원 단자에 공급된다. 공통 전압 발생회로는 액정표시장치의 픽셀들에 공통으로 인가되는 공통 전압(Vcom)을 발생한다.

전원 회로는 표시패널 구동 회로를 보호하고 오동작을 방지하기 위하여 각종 보호 회로를 포함하고 있다. 그런데 이러한 전원 회로에서 보호 회로가 민감하게 동작할 수 있다.

부스트 컨버터의 출력 단자에 연결된 부하 변동으로 인하여 부스트 컨버터의 출력 전류가 변할 때 부스트 컨버터의 입력 전류가 순간적으로 변한다. 부스트 컨버터의 입력 전류 변화는 부스트 컨버터의 입력 단자 저항에 의해 전압 강하를 초래한다. 입력 전압이 미리 설정된 부스트 컨버터의 최저 입력 전압 보다 낮으면 부스트 컨버터는 동작을 멈추게 된다.

종래 기술의 부스트 컨버터는 일반적인 입력 전압과 낮은 입력 전압 모두 동일한 수준의 과전류 보호(Over Current Protection, OCP)를 설정하였다. 이로 인하여, 부스트 컨버터의 출력이 일시적으로 변하여 입력 전류가 높아지면 입력 단자의 저항으로 인하여 전압 강하가 발생하여 부스트 컨버터의 동작이 멈추어진다. 이러한 부스트 컨버터의 오동작을 방지하기 위하여 부스트 컨버터의 입력 저항을 줄이는 방법이 있으나 그 저항을 낮추는데 한계가 있다.

본 발명은 표시패널 구동회로의 공급 전압을 안정화할 수 있는 전원 안정화 회로와 이를 이용한 표시장치를 제공한다.

본 발명의 전원 안정화 회로는 인덕터와 기저 전압원 사이에 연결된 제1 스위치 소자, 상기 인덕터와 부스트 컨버터의 출력 단자 사이에 연결된 제2 스위치 소자, 및 상기 부스트 컨버터의 입력 전압과 미리 설정된 문턱 전압을 비교하여 상기 입력 전압이 문턱 전압 보다 낮을 때 상기 부스트 컨버터의 입력 전류 수준을 낮추거나 상기 스위치 소자들의 최대 스위치 온 시간을 낮추는 안정화 회로를 포함한다.

본 발명의 표시장치는 상기 전원 안정화 회로와, 상기 부스트 컨버터의 출력 전압으로 구동되는 표시패널 구동회로를 포함한다.

본 발명은 부스트 컨버터의 입력 전압이 문턱 전압 보다 낮을 때 부스트 컨버터의 입력 전류 수준을 낮추거나 스위치 소자들의 최대 스위치 온 시간을 낮춤으로써 부스트 컨버터의 입력 전압이 일시적으로 변할 때 부스트 컨버터가 동작을 멈추는 등의 오동작을 방지할 수 있다. 그 결과, 본 발명은 표시패널 구동회로의 공급 전압을 안정화할 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치를 나타낸다.
도 2는 액정표시장치의 픽셀 구성을 보여 주는 회로도이다.
도 3은 OLED 표시장치의 픽셀 구성을 보여 주는 회로도이다.
도 4는 본 발명의 제1 실시예에 따른 전원 안정화 방법을 보여 주는 흐름도이다.
도 5는 본 발명의 제1 실시예에 따른 부스트 컨버터의 전원 안정화 회로를 보여 주는 회로도이다.
도 6은 본 발명의 제2 실시예에 따른 전원 안정화 방법을 보여 주는 흐름도이다.
도 7은 본 발명의 제2 실시예에 따른 부스트 컨버터의 전원 안정화 회로를 보여 주는 회로도이다.

본 발명의 표시장치는 액정표시장치(LCD), OLED 표시장치, 플라즈마 디스플레이 패널(PDP), 전계방출 표시장치(FED) 등의 평판 표시장치로 구현될 수 있다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소자들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 1은 본 발명의 실시예에 따른 표시장치를 나타낸다.

도 1을 참조하면, 본 발명의 표시장치는 표시패널(100), 입력 영상의 픽셀 데이터를 표시패널(100)의 픽셀 어레이에 기입하는 표시패널 구동부(102, 104), 타이밍 콘트롤러(110), 호스트 시스템(120), 및 부스트 컨버터(200) 등을 포함한다.

표시패널(100)의 픽셀 어레이에는 다수의 데이터 라인들(11)과 다수의 스캔 라인들(또는 게이트 라인들)(12)이 교차된다. 표시패널(100)의 픽셀 어레이는 매트릭스 형태로 배치되어 입력 영상을 표시하는 픽셀들을 포함한다. 픽셀들 각각은 R 서브 픽셀, G 서브 픽셀, 및 B 서브 픽셀을 포함한다. 픽셀들 각각은 백색(W) 서브 픽셀을 더 포함할 수 있다.

표시패널 구동부(102)는 데이터 구동부(102)와 게이트 구동부(104)를 포함한다.

데이터 구동부(102)는 타이밍 콘트롤러(110)로부터 수신된 입력 영상의 픽셀 데이터를 아날로그 감마보상전압으로 변환하여 데이터 전압을 발생하고 그 데이터 전압을 데이터 라인들(11)로 출력한다. 게이트 구동부(104)는 타이밍 콘트롤러(110)의 제어 하에 데이터 구동부(102)의 출력 전압에 동기되는 스캔 펄스(또는 게이트 펄스)를 스캔 라인들(12)에 공급한다. 게이트 구동부(104)는 스캔 펄스를 순차적으로 시프트시켜 데이터가 기입되는 픽셀들을 라인 단위로 순차적으로 선택한다.

타이밍 콘트롤러(110)는 호스트 시스템(120)으로부터 입력 영상의 픽셀 데이터와, 그와 동기되는 타이밍 신호들을 수신한다. 타이밍 콘트롤러(110)는 호스트 시스템(120)으로부터 수신된 입력 영상의 디지털 비디오 데이터를 데이터 구동부(102)로 전송한다. 타이밍 콘트롤러(110)는 호스트 시스템(120)으로부터 수신된 타이밍 신호들을 바탕으로 데이터 구동부(102)와 게이트 구동부(104)의 동작 타이밍을 제어한다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE) 등을 포함한다.

호스트 시스템(120)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다.

부스트 컨버터(200)는 호스트 시스템의 전원 발생회로부터 입력되는 직류 입력 전압(Vin)을 수신한다. 부스트 컨버터(200)는 표시패널 구동부(102, 104)의 버퍼, 연산 증폭기를 구동하기 위한 AVDD를 발생한다. 이하의 실시예에에서, 부스트 컨버터(102)의 출력 전압을 AVDD로 예시하였으나 이에 한정되지 않는다는 것에 주의하여야 한다. 예컨대, 부스트 컨버터(200)는 표시패널 구동부(102, 104)의 구동에 필요한 다른 전압도 출력할 수 있다.

본 발명은 도 4 내지 도 7에서 설명될 전원 안정화 회로 및 그 방법을 이용하여 부스트 컨버터(200)의 입력 전압이 문턱 전압 보다 낮을 때 부스트 컨버터의 입력 전류 수준을 낮추거나 스위치 소자들의 최대 스위치 온 시간을 낮춘다. 따라서, 본 발명은 출력 단자에 연결된 부하 변동에 따라 출력 전류가 변할 때 입력 전류가 변하고 그로 인하여 입력 전압이 강하될 때 부스트 컨버터(120)의 출력이 발생하지 않는 등의 오동작을 방지할 수 있다.

OLED 표시장치의 픽셀은 도 2와 같이, 스위치 TFT(SWTFT), 구동 TFT(DRTFT), OLED(Organic Light Emitting Diode), 스토리지 커패시터(Storage capacitor, Cst) 등을 포함한다.

스위치 TFT(SWTFT)는 게이트펄스에 응답하여 데이터전압(DATA)을 구동 TFT(DRTFT)의 게이트에 공급한다. 구동 TFT(DRTFT)는 픽셀 전원(ELVDD)이 공급되는 전원 배선과, OLED 사이에 접속되어 자신의 게이트에 인가되는 데이터 전압에 따라 OLED에 흐르는 전류를 조절한다. OLED는 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL) 등의 유기 화합물층들이 적층된 구조를 갖는다. OLED는 발광층에서 전자와 정공이 결합할 때 빛을 발생한다. 스토리지 커패시터(Cst)는 구동 TFT(DRTFT)의 게이트-소스 간 전압(Vgs)을 유지한다.

픽셀에는 내부 보상회로를 더 포함할 수 있다. 내부 보상회로는 하나 이상의 스위치 TFT들과 하나 이상의 커패시터를 포함하여 구동 TFT(DRTFT)의 게이트를 초기화한 후에 구동 TFT(DRTFT)의 문턱 전압과 이동도를 센싱하여 데이터 전압(DATA)을 보상한다. 이러한 보상회로는 공지된 어떠한 것으로도 적용 가능하다.

액정표시장치의 픽셀은 도 3과 같이, 액정셀(Clc), 스토리지 커패시터(Cst), TFT(Thin Film Transistor) 등을 포함한다. 액정셀(Clc)은 TFT를 통해 데이터 전압(DATA)이 인가되는 화소전극과, 공통전압(Vcom)이 인가되는 공통전극 간의 전계에 의해 구동되는 액정분자들을 이용하여 광의 위상을 지연시켜 데이터에 따라 투과율을 조정한다. 스토리지 커패시터(Cst)는 액정셀(Clc)의 전압을 1 프레임 기간 동안 유지시킨다. TFT는 게이트 라인(12)으로부터의 게이트펄스(또는 스캔펄스, SCAN))에 응답하여 턴-온(turn-on)되어 데이터 라인(11)으로부터의 데이터전압을 액정셀(Clc)의 화소전극에 공급한다.

액정표시장치는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 등 알려져 있는 어떠한 액정모드로 구현될 수 있다. 또한, 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 다양한 형태로 구현될 수 있다. 투과형 액정표시장치나 반투과형 액정표시장치는 백라이트 유닛과 백라이트 구동부를 포함한다.

백라이트 유닛은 에지형 백라이트 유닛 또는 직하형 백라이트 유닛으로 구현될 수 있다. 백라이트 유닛은 액정표시장치의 표시패널(100)의 배면 아래에 배치되어 그 표시패널(100)에 빛을 조사한다. 백라이트 구동부는 백라이트 유닛의 광원들에 전류를 공급하여 그 광원들을 발광시킨다. 광원들은 LED(Light Emitting Diode)로 구현될 수 있다.

도 4는 본 발명의 제1 실시예에 따른 전원 안정화 방법을 보여 주는 흐름도이다.

도 4를 참조하면, 본 발명의 전원 안정화 방법은 부스트 컨버터(200)의 입력 전압 수준을 따라 입력 전류 제한 수준을 가변한다.

노트북 컴퓨터의 경우 부스트 컨버터의 입력 전압은 3.3V 이다. 입력 전압 3.3 V에서 입력 전류 제한 수준은 제1 전류(2.5A)로 설정하고, 입력 전압이 소정의 문턱 전압 보다 낮으면 입력 전류 제한 수준을 제2 전류(1A)로 변경한다. 문턱 전압은 정상적인 입력 전압 보다 낮은 전압 예를 들어, 2.2V로 설정될 수 있으나 이에 한정되지 않는다.

전원 안정화 방법은 입력 전압(Vin)을 감지하고, 그 입력 전압(Vin)이 소정의 문턱 전압(2.2V) 보다 낮을 때 입력 전류 제한 수준을 제2 전류로 변경한다(S11 및 S12). 입력 전류 제한 수준이 낮아질 때 출력 전압이 낮아질 수 있다. 이 경우에, 부스트 컨버터의 저전압 보호(Under-Voltage Protection, UVP) 회로가 인에이블(enable)되어 부스트 컨버터(120)의 출력을 차단할 수 있다. 이를 방지하기 위하여, 전원 안정화 방법은 부스트 컨버터의 UVP 제한 전압을 정상적인 제1 제한 수준(70%) 보다 낮은 제2 제한 수준(50%)으로 변경할 수 있다. 과전류 보호 기능이 실행되는 입력 전류 제한 수준은 도 5에서 OCP(Over-Current Protection)이다.

입력 전압(Vin)이 미리 설정된 저전압 보호 수준(1.8V) 보다 낮아지면, 저전압 보호 회로가 인에이블되어 부스트 컨버터의 동작을 멈춘다(S13 및 S14). 저전압 보호 기능이 실행되는 입력 전압 수준은 도 5에서 UVLO(Under Voltage Lock Out) 레벨이다.

부스트 컨버터(200)의 입력 전압(Vin)이 문턱 전압(2.2V) 보다 높은 안정적인 수준을 유지하면 부스트 컨버터(200)는 정상적으로 동작하여 AVDD를 출력한다(S15).

도 5는 본 발명의 제1 실시예에 따른 부스트 컨버터(200)의 전원 안정화 회로를 보여 주는 회로도이다.

도 5를 참조하면, 전원 안정화 회로는 부스트 컨버터(200)의 입력 단자에 연결된 제1 안정화 회로와, 부스트 컨버터(200)의 출력 단자에 연결된 제2 안정화 회로를 포함한다.

부스트 컨버터(200)의 입력 단자는 저항(R)을 경유하여 도시하지 않은 퓨즈(fuse)에 연결된다. 입력 단자에는 인덕터(L)와 커패시터(C1)가 연결된다. 인덕터(L)와 부스트 컨버터(200)의 출력 단자 사이에는 스위치 구동부(31)의 제어 하에 온/오프되는 제1 및 제2 스위치들(M1, M2)를 포함한다. 제1 스위치(M1)는 n type MOSFET(Metal oxide semiconductor field-effect transistor)로 구현될 수 있다. 제2 스위치(M2)는 p type MOSFET로 구현될 수 있다. 부스트 컨버터(200)의 출력 단자에는 커패시터(C2)가 연결된다.

제1 스위치(M1)는 인덕터(L)와 기저 전압원(GND) 사이에 연결되어 스위치 제어 신호의 하이 레벨(high level)에 따라 턴-온되어 출력 전압을 방전시킨다. 제1 스위치(M1)의 게이트(gate)에는 스위치 구동부(31)로부터의 스위치 제어신호가 인가된다. 제1 스위치(M1)의 드레인(drain)은 인덕터(L)와 제2 스위치(M2) 사이의 노드에 연결된다. 제1 스위치(M1)의 소스(source)는 기저 전압원(GND)에 연결된다.

제2 스위치(M2)는 인덕터(L)와 부스트 컨버터(200)의 출력 단자 사이에 연결되어 스위치 제어 신호의 로우 레벨(low level)에 따라 턴-온되어 인덕터(L)에 저장된 에너지를 출력 단자로 공급한다. 제2 스위치(M2)의 게이트에는 스위치 구동부(31)로부터의 스위치 제어신호가 인가된다. 제2 스위치(M2)의 소스는 인덕터(L)와 제1 스위치(M1) 사이의 노드에 연결된다. 제2 스위치(M2)의 드레인은 부스트 컨버터(200)의 출력 단자에 연결된다.

제1 안정화 회로는 제1 비교기(32), 제2 비교기(33), 제3 비교기(35), OCP 구동부(31), 스위치 구동부(30)를 포함한다. 비교기들(32, 33, 33)은 연산 증폭기(OP AMP)로 구현될 수 있다.

제1 비교기(32)는 입력 전압(Vin)을 감지하여 입력 전압(Vin)이 문턱 전압(Vref_2.2V)과 비교하여 입력 전압(Vin)이 문턱 전압(Vref_2.2V) 보다 높으면 하이 레벨의 인에이블 신호(OP_EN)를 발생하여 제2 비교기(33)를 인에이블시킨다. 반면에, 제1 비교기(32)는 입력 전압(Vin)이 문턱 전압(Vref_2.2V) 이하이면 로우 레벨의 인에이블 신호(OP_EN)를 발생하여 제3 비교기(35)를 인에이블시킨다. 제1 비교기(32)의 비반전 입력 단자(+)는 인덕터(L)에 연결된다. 제1 비교기(32)의 반전 입력 단자(-)에는 문턱 전압(Vref_2.2V)이 공급된다. 제1 비교기(32)의 출력 단자는 제2 비교기(33)의 인에이블 단자에 연결된다. 또한, 제1 비교기(32)의 출력 단자는 인에이블 신호(OP_EN)를 반전시키는 인버터(34)를 통해 제3 비교기(35)의 인에이블 단자에 연결된다.

제1 및 제2 비교기(33, 35)는 제1 스위치(M1)의 드레인 전류를 전압(Vsense)으로 센싱하고 그 전류 센싱 결과를 미리 설정된 기준 값과 비교한다.

제2 비교기(33)는 제1 비교기(32)로부터의 인에이블 신호(OP_EN)에 따라 구동된다. 제2 비교기(33)는 제2 스위치(M2)의 드레인 전류를 전압(Vsense)으로 센싱하고 그 센싱 결과를 제1 기준 값(Vref_OCP(@2.5A))과 비교한다. 제1 기준 값(Vref_OCP(@2.5A))은 정상적인 입력 전압 3.3의 입력 전류 제한 수준 2.5A에 대응하여 설정된 기준 값이다. 제2 비교기(33)의 비반전 입력 단자(+)는 제1 스위치(M1)의 드레인에 연결된다. 제2 비교기(33)의 반전 입력 단자(-)에는 제1 기준 전압(Vref_OCP(@2.5A))이 공급된다. 제2 비교기(33)의 출력 단자는 OCP 구동부(31)와 스위치 구동부(30)의 입력 단자에 연결된다. 제2 비교기(32)는 입력 전압(Vin)이 문턱 전압(Vref_2.2V) 보다 클 때 구동된다. 제2 비교기(32)는 제1 스위치(M1)의 드레인 전류가 제1 기준 값(Vref_OCP(@2.5A)) 보다 클 때 하이 레벨의 출력 신호를 OCP 구동부(31)와 스위치 구동부(30)에 공급한다. 반면에, 제2 비교기(32)는 제1 스위치(M1)의 드레인 전류가 제1 기준 값(Vref_OCP(@2.5A)) 이하이면 로우 레벨의 출력 신호를 OCP 구동부(31)와 스위치 구동부(30)에 공급한다.

제3 비교기(35)는 인버터(34)를 통해 반전된 인에이블 신호(OP_EN)에 따라 구동된다. 제3 비교기(35)는 제1 스위치(M1)의 드레인 전류를 전압(Vsense)으로 센싱하고 그 센싱 결과를 제2 기준 값(Vref_OCP(@1A))과 비교한다. 제2 기준 값(Vref_OCP(@1A))은 제1 기준 값(Vref_OCP(@2.5A)) 보다 낮게 설정된다. 제2 기준 값(Vref_OCP(@1A))은 순간적인 출력 전류 변화가 발생할 때 입력 전류가 순간적으로 높아지는 상황을 고려하여 설정된 입력 전류 제한 수준 1A에 대응하여 설정된다. 제3 비교기(35)의 비반전 입력 단자(+)는 제1 스위치(M1)의 드레인에 연결된다. 제3 비교기(35)의 반전 입력 단자(-)에는 제2 기준 전압(Vref_OCP(@1A))이 공급된다. 제3 비교기(35)의 출력 단자는 OCP 구동부(31)와 스위치 구동부(30)의 입력 단자에 연결된다. 제3 비교기(35)는 입력 전압(Vin)이 문턱 전압(Vref_2.2V) 이하일 때 구동된다. 제3 비교기(35)는 제1 스위치(M1)의 드레인 전류가 제2 기준 값(Vref_OCP(@1A)) 보다 클 때 하이 레벨의 출력 신호를 OCP 구동부(31)와 스위치 구동부(30)에 공급한다. 반면에, 제3 비교기(35)는 제1 스위치(M1)의 드레인 전류가 제2 기준 값(Vref_OCP(@1A)) 이하이면 로우 레벨의 출력 신호를 OCP 구동부(31)와 스위치 구동부(31)에 공급한다.

OCP 구동부(31)는 제1 및 제2 비교기(33, 35)의 출력 신호가 하이 레벨일 때 제1 및 제2 스위치(M1, M2)를 턴-오프시켜 부스트 컨버터의 동작을 정지시킨다.

스위치 구동부(30)는 제1 및 제2 비교기(33, 35)의 출력 신호가 로우 레벨일 때 스위치들(M1, M2)의 온/오프를 제어하여 출력을 부스팅한다.

스위치 구동부(30)는 삼각파 발생기(51), 피드백 듀티 신호 발생부(52), 비교기(50), 보호 기능 활성화부(38), 제1 AND 게이트(57), 인버터(39), 제2 AND 게이트(57)를 포함한다. 삼각파 발생기(51)는 삼각파를 발생한다. 피드백 듀티 신호 발생부(52)는 부스트 컨버터의 출력 전압을 감지하여 그 출력 전압에 따라 가변되는 기준 전압을 발생한다. 비교기(50)는 삼각파와 기준 전압을 비교하여 기준 전압 이상의 삼각파 전압을 하이 레벨로 출력하여 출력 전압에 비례하는 듀티비를 갖는 스위치 제어신호(Duty_in)를 출력한다.

보호 기능 활성화부(38)는 부스트 컨버터의 입력 단자와 출력 단자의 전압 및 전류를 감지한다. 보호 기능 활성화부(38)는 입력 전압이 UVLO 레벨 보다 낮거나 입력 전류가 OCP 레벨 보다 높으면 로우 레벨의 출력 신호를 제1 AND 게이트(37)에 입력하여 제2 AND 게이트(57)를 디스에이블(disable)시킨다. 따라서, 보호 기능 활성화부(38)는 입/출력 전압, 전류 특성이 정상 구동 범위를 초과하거나 낮아지면 스위치들(M1, M2)을 강제로 턴-오프시켜 부스트 컨버터의 동작을 정지시킨다. 보호 기능 활성화부(38)는 입/출력 전압, 전류 특성이 정상 구동 범위 이내이면 하이 레벨의 출력 신호를 발생한다.

제1 AND 게이트(37)는 보호 기능 활성화부(38)의 출력 또는 인버터(39)에 의해 반전된 비교기(33, 35)의 출력에 따라 선택적으로 제2 AND 게이트(57)를 인에이블시키거나 디스에이블시킨다. 제1 AND 게이트(37)는 두 입력 신호 중 어느 하나라도 로우 레벨일 때 제2 AND 게이트(57)를 디스에이블시켜 스위치들(M1, M2)을 턴-오프킨다. 반면에, 제1 AND 게이트(37)는 두 입력 신호가 모두 하이 레벨인 정상 구동 상태이면 스위치들(M1, M2)을 미리 설정된 듀티비로 온/오프 제어하여 출력 전압을 부스팅한다.

제2 AND 게이트(57)는 부스트 컨버터가 정상 구동 상태로 동작할 때 스위치 제어신호(Duty_in)를 출력하여 스위치 제어신호(Duty_in)의 듀티비에 따라 제1 및 제2 스위치들(M1, M2)을 온/오프 제어한다.

제2 안정화 회로는 부스트 컨버터(200)의 출력 단자에 연결된 UVP 제어부(36)를 포함한다.

UVP 제어부(36)는 부스트 컨버터의 출력 전압을 감지하여 그 출력 전압이 UVP 레벨 보다 낮아질 때 출력 전압의 제한 수준을 제2 제한 수준(50%)으로 낮춘다. 반면에, UVP 제어부(36)는 출력 전압이 UVP 레벨 이상이면 출력 전압의 제한 수준을 제1 제한 수준(70%)으로 유지한다. UVP 제어부(36)는 출력 전압이 제한 수준 보다 낮아지면 부스트 컨버터의 출력이 발생되지 않도록 스위치들(M1, M2)을 턴-오프시킨다.

도 6은 본 발명의 제2 실시예에 따른 전원 안정화 방법을 보여 주는 흐름도이다.

도 6을 참조하면, 본 발명의 전원 안정화 방법은 부스트 컨버터(200)의 입력 전압 수준을 따라 최대 스위치 온 시간(Maximum switch duty on time : Max SW Duty)을 가변한다. 이 전원 안정화 방법은 최대 스위치 온 시간을 가변함으로써 입력 전류를 제한하여 입력 전압 강하 수준을 개선한다

노트북 컴퓨터의 경우 부스트 컨버터의 입력 전압은 3.3V 이다. 입력 전압 3.3 V에서 최대 스위치 온 시간은 제1 듀티비(90%)로 설정되고, 입력 전압이 소정의 문턱 전압(2.2V) 보다 낮으면 최대 스위치 온 시간을 제2 듀티비(80%)로 낮춘다. 전원 안정화 방법은 입력 전압(Vin)을 감지하고, 그 입력 전압(Vin)이 소정의 문턱 전압(2.2V) 보다 낮을 때 입력 전류 제한 수준을 제2 전류로 변경한다(S21 및 S22). 입력 전류 제한 수준이 낮아질 때 출력 전압이 낮아질 수 있다. 이 경우에, 부스트 컨버터의 저전압 보호(Under-Voltage Protection, UVP) 회로가 인에이블(enable)되어 부스트 컨버터(120)의 출력을 차단할 수 있다. 이를 방지하기 위하여, 전원 안정화 방법은 부스트 컨버터의 UVP 제한 전압을 정상적인 제1 제한 수준(70%) 보다 낮은 제2 제한 수준(50%)으로 변경할 수 있다.

입력 전압(Vin)이 미리 설정된 저전압 보호 수준(UVLO = 1.8V) 보다 낮아지면, 저전압 보호 회로가 인에이블되어 부스트 컨버터의 동작을 멈춘다(S23 및 S24).

부스트 컨버터(200)의 입력 전압(Vin)이 문턱 전압(2.2V) 보다 높은 안정적인 수준을 유지하면 부스트 컨버터(200)는 정상적으로 동작하여 AVDD를 출력한다(S25).

도 7은 본 발명의 제2 실시예에 따른 부스트 컨버터(200)의 전원 안정화 회로를 보여 주는 회로도이다.

도 7을 참조하면, 전원 안정화 회로는 부스트 컨버터(200)의 입력 단자에 연결된 제1 안정화 회로와, 부스트 컨버터(200)의 출력 단자에 연결된 제2 안정화 회로를 포함한다. 도 7에서 입력 단자에 연결된 저항(R) 및 커패시터(C1)와, 출력 단자에 연결된 커패시터(C2)는 생략되어 있다. 도 5에서 전술한 실시예와 대비할 때 실질적으로 동일한 구성 요소들에 대하여는 상세한 설명을 생략한다.

제1 안정화 회로는 최대 듀티 발생부(53), 제1 비교기(54), 제2 비교기(50), 제1 AND 게이트(56), 제2 AND 게이트(57)를 포함한다.

제1 비교기(54)는 입력 전압(Vin)을 감지하여 입력 전압(Vin)이 문턱 전압(Vref_2.2V)과 비교하여 입력 전압(Vin)이 문턱 전압(Vref_2.2V) 보다 높으면 하이 레벨의 인에이블 신호(OP_EN)를 발생하여 제2 AND 게이트(57)를 인에이블시킨다. 반면에, 제1 비교기(54)는 입력 전압(Vin)이 문턱 전압(Vref_2.2V) 이하이면 로우 레벨의 인에이블 신호(OP_EN)를 발생하여 제1 AND 게이트(56)를 인에이블시킨다. 제1 비교기(54)의 비반전 입력 단자(+)는 인덕터(L)에 연결된다. 제1 비교기(54)의 반전 입력 단자(-)에는 문턱 전압(Vref_2.2V)이 공급된다. 제1 비교기(54)의 출력 단자는 제2 AND 게이트(57)의 인에이블 단자에 연결된다. 제1 비교기(54)의 출력 단자는 인에이블 신호(OP_EN)를 반전시키는 인버터(55)를 통해 제1 AND 게이트(56)의 인에이블 단자에 연결된다.

제2 비교기(50)의 반전 입력 단자(-)에는 삼각파 발생기(51)가 연결되고, 비반전 입력 단자(+)에는 피드백 듀티 신호 발생기(52)가 연결된다. 제2 비교기(50)의 출력 단자는 제1 및 제2 AND 게이트(55, 57)의 입력 단자에 연결된다. 삼각파 발생기(51)는 삼각파를 발생한다. 피드백 듀티 신호 발생부(52)는 부스트 컨버터의 출력 전압을 감지하여 그 출력 전압에 따라 가변되는 기준 전압을 발생한다. 피드백 듀티 신호 발생부(52)는 출력 전압이 높아지면 기준 전압을 낮추고, 출력 전압이 높아지면 기준 전압을 낮춘다. 제2 비교기(50)는 삼각파와 기준 전압을 비교하여 기준 전압 이상의 삼각파 전압을 하이 레벨로 출력하여 출력 전압에 비례하는 듀티비를 갖는 스위치 제어신호(Duty_in)를 출력한다. 따라서, 제2 비교기(50)로부터 출력되는 스위치 제어신호(Duty_in)는 출력 전압이 상승할 때 그 듀티비가 증가하여 출력 전압을 낮추고, 출력 전압이 낮아질 때 그 듀티비가 감소하여 출력 전압을 부스팅한다.

제1 AND 게이트(56)는 최대 듀티 신호 발생부(53)로부터 최대 듀티비 제한 신호와 제1 비교기(50)로부터의 스위치 제어신호(Duty_in)를 입력받아 그 신호들의 논리곱 연산 결과를 출력한다. 제1 AND 게이트(56)는 최대 듀티 신호 발생부(53)의 출력 신호가 하이 레벨을 유지할 때 제2 비교기(50)로부터의 스위치 제어신호(Duty_in)를 제1 및 제2 스위치(M1, M2)의 게이트에 인가한다. 최대 듀티 신호 발생부(53)는 입력 전압이 문턱 전압(2.2V) 보다 낮을 때 최대 스위치 온 시간을 낮추기 위하여 80%의 듀티비를 갖는 최대 듀티비 제한 신호를 발생한다. 따라서, 제1 AND 게이트(56)는 입력 전압(Vin)이 문턱 전압(Vref_2.2V) 이하이고 최대 듀티 신호 발생부(53)로부터 최대 듀티비 제한 신호가 하이 레벨을 유지할 때 스위치 제어신호(Duty_in)로 스위치들(M1, M2)의 온/오프를 제어한다.

제2 AND 게이트(57)는 하이 레벨 신호와 제1 비교기(50)로부터의 스위치 제어신호(Duty_in)를 입력 받아 그 신호들의 논리곱 연산 결과를 출력한다. 제2 AND 게이트(57)에 인가되는 하이 레벨 신호는 90% 이상의 듀티비를 갖는다. 따라서, 하이 레벨 신호는 최대 듀티 신호 발생부(53)의 출력 신호 보다 높은 듀티비를 갖는다. 제2 AND 게이트(57)는 입력 전압(Vin)이 문턱 전압(Vref_2.2V) 보다 높을 때 스위치 제어신호(Duty_in)를 스위치들(M1, M2)의 게이트에 인가한다.

제2 안정화 회로는 부스트 컨버터(200)의 출력 단자에 연결된 UVP 제어부(58)를 포함한다.

UVP 제어부(36)는 입력 전압(Vin)을 감지하여 그 입력 전압(Vin)이 문턱 전압(Vref_2.2V) 보다 낮아질 때 부스트 컨버터(200)의 출력 전압의 제한 수준을 제2 제한 수준(50%)으로 낮춘다. 반면에, UVP 제어부(36)는 입력 전압(Vin)이 문턱 전압(Vref_2.2V) 이상이면 부스트 컨버터(200)의 출력 전압의 제한 수준을 제1 제한 수준(70%)으로 유지한다. UVP 제어부(36)는 출력 전압이 제한 수준 보다 낮아지면 부스트 컨버터(200)의 출력이 발생되지 않도록 스위치 제어 신호를 하이 레벨로 발생한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 표시패널 102 : 데이터 구동부
104 : 게이트 구동부 110 : 타이밍 콘트롤러
120 : 호스트 시스템 200 : 부스트 컨버터
31 : 스위치 구동부 32, 33, 35, 50, 54 : 비교기
53 : 최대 듀티 발생부 56, 57 : AND 게이트

Claims (6)

1. 인덕터와 기저 전압원 사이에 연결된 제1 스위치 소자;
   상기 인덕터와 부스트 컨버터의 출력 단자 사이에 연결된 제2 스위치 소자; 및
   상기 부스트 컨버터의 입력 전압과 미리 설정된 문턱 전압을 비교하여 상기 입력 전압이 문턱 전압 보다 낮을 때 상기 부스트 컨버터의 입력 전류 수준을 낮추거나 상기 스위치 소자들의 최대 스위치 온 시간을 낮추는 제1 안정화 회로를 포함하는 전원 안정화 회로.
2. 제 1 항에 있어서,
   상기 제1 안정화 회로는,
   상기 부스트 컨버터의 입력 전압을 미리 설정된 문턱 전압과 비교하여 상기 입력 전압이 상기 문턱 전압 보다 낮을 때 인에이블 신호를 출력하는 제1 비교기;
   상기 인에이블 신호에 따라 구동되어 상기 제2 스위치의 전류를 제1 기준 값과 비교하는 제2 비교기;
   반전된 상기 인에이블 신호에 따라 구동되어 상기 제2 스위치의 전류를 제2 기준 값과 비교하는 제3 비교기; 및
   상기 입력 전압이 상기 문턱 전압 보다 높을 때 상기 제2 비교기의 출력 신호에 응답하여 상기 제1 및 상기 제2 스위치를 턴-오프 시키고, 상기 입력 전압이 상기 문턱 전압 보다 낮을 때 상기 제3 비교기의 출력 신호에 응답하여 상기 제1 및 상기 제2 스위치를 턴-오프 시키고,
   상기 제2 기준 값이 상기 제1 기준 값 보다 낮은 전원 안정화 회로.
3. 제 2 항에 있어서,
   상기 입력 전압이 상기 문턱 전압 이상이면 상기 부스트 컨버터의 출력 전압을 제1 제한 수준으로 제어하고, 상기 입력 전압이 상기 문턱 전압 보다 낮아질 때 상기 출력 전압의 제한 수준을 제2 제한 수준으로 낮추는 제2 안정화 회로를 더 포함하고,
   상기 제2 제한 수준이 상기 제1 제한 수준 보다 낮은 전원 안정화 회로.
4. 제 1 항에 있어서,
   상기 제1 안정화 회로는
   상기 부스트 컨버터의 입력 전압을 미리 설정된 문턱 전압과 비교하여 상기 입력 전압이 상기 문턱 전압 보다 낮을 때 인에이블 신호를 출력하는 제1 비교기;
   제1 듀티비 신호를 출력하는 최대 듀티 신호 발생부;
   상기 부스트 컨버터의 출력 전압에 따라 듀티비가 가변하는 스위치 제어신호를 출력하는 제2 비교기;
   상기 인에이블 신호에 따라 구동되어 제1 듀티비 신호와 상기 스위치 제어신호의 논리곱 연산 결과로 상기 스위치 소자들의 온/오프를 제어하는 제1 AND 게이트; 및
   반전된 상기 인에이블 신호에 따라 구동되어 제2 듀티비 신호와 상기 스위치 제어신호의 논리곱 연산 결과로 상기 스위치 소자들의 온/오프를 제어하는 제2 AND 게이트를 포함하고,
   상기 제1 듀티비 신호의 듀티비가 상기 제2 듀티비 신호 보다 낮은 전원 안정화 회로.
5. 제 4 항에 있어서,
   상기 입력 전압이 상기 문턱 전압 이상이면 상기 부스트 컨버터의 출력 전압을 제1 제한 수준으로 제어하고, 상기 입력 전압이 상기 문턱 전압 보다 낮아질 때 상기 출력 전압의 제한 수준을 제2 제한 수준으로 낮추는 제2 안정화 회로를 더 포함하고,
   상기 제2 제한 수준이 상기 제1 제한 수준 보다 낮은 전원 안정화 회로.
6. 인덕터와 기저 전압원 사이에 연결된 제1 스위치 소자, 상기 인덕터와 부스트 컨버터의 출력 단자 사이에 연결된 제2 스위치 소자, 및 상기 부스트 컨버터의 입력 전압과 미리 설정된 문턱 전압을 비교하여 상기 입력 전압이 문턱 전압 보다 낮을 때 상기 부스트 컨버터의 입력 전류 수준을 낮추거나 상기 스위치 소자들의 최대 스위치 온 시간을 낮추는 안정화 회로를 포함한 전원 안정화 회로; 및
   상기 부스트 컨버터의 출력 전압으로 구동되는 표시패널 구동회로를 포함하는 표시장치.

Images