KR20160083152A - Thin film transistor substrate for display device and method of manufacturing the same - Google Patents
Thin film transistor substrate for display device and method of manufacturing the same Download PDFInfo
- Publication number
- KR20160083152A KR20160083152A KR1020140192864A KR20140192864A KR20160083152A KR 20160083152 A KR20160083152 A KR 20160083152A KR 1020140192864 A KR1020140192864 A KR 1020140192864A KR 20140192864 A KR20140192864 A KR 20140192864A KR 20160083152 A KR20160083152 A KR 20160083152A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- threshold voltage
- pixel
- channel layer
- display device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/84—Parallel electrical configurations of multiple OLEDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/86—Series electrical configurations of multiple OLEDs
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
Description
본 발명은 표시장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 얼룩 및 휘도 불균일을 개선하는 기술에 관한 것이다.
TECHNICAL FIELD The present invention relates to a thin film transistor substrate for a display device and a method of manufacturing the same, and more particularly, to a technique for improving unevenness and luminance unevenness.
최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다. 현재 평판 표시장치(Flat Panel Display; FPD)는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 브라운관(Cathode Ray Tube; CRT)을 점진적으로 대체할 수 있는 핵심부품 산업으로서 자리 잡았다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 유기전계발광표시장치 (Organic Light Emitting Diode Display, OLED) 등이 있다.In recent information society, display has become more important as a visual information delivery medium, and it is necessary to meet requirements such as low power consumption, thinning, light weight, and high image quality in order to take a major position in the future. Currently, flat panel displays (FPDs) are not only capable of satisfying these conditions of display but also have mass productivity. Therefore, various new products are rapidly being produced using the FPDs, and existing cathode ray tubes (CRTs) CRT) as a key part industry. Such flat panel display devices include a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP), and an organic light emitting diode display , And OLED).
평판 표시장치는 매트릭스 형태로 배열된 픽셀들에 화상신호에 따른 데이터 신호를 개별적으로 공급하여 각 픽셀이 원하는 화상을 표시할 수 있도록 하는 능동 매트릭스(Active Matrix) 방식을 주로 사용하고 있다. The flat panel display device mainly uses an active matrix method in which data signals corresponding to image signals are individually supplied to pixels arranged in a matrix form so that each pixel can display a desired image.
능동 매트릭스 방식은 픽셀별로 픽셀회로가 있어 각 픽셀의 화상을 제어한다. 픽셀회로는 박막 트랜지스터와 캐패시터 등으로 구성되며 외부로부터 신호를 입력받아 픽셀에 공급되는 전압 또는 전류를 조절한다. 액정 표시장치의 경우에는 액정에 가해지는 전압을 조절하여 투과되는 빛의 양을 조절하고, 플라즈마 디스플레이 패널이나 유기전계발광표시장치의 경우에는 발광 소자에 공급되는 전압 또는 전류를 조절하여 발광되는 빛의 양을 조절한다. The active matrix method has a pixel circuit for each pixel to control the image of each pixel. The pixel circuit is composed of a thin film transistor, a capacitor, and the like, receives a signal from the outside, and adjusts the voltage or current supplied to the pixel. In the case of a liquid crystal display device, the voltage applied to the liquid crystal is adjusted to control the amount of light transmitted. In the case of a plasma display panel or an organic light emitting display device, light emitted by adjusting a voltage or current supplied to the light- Adjust the amount.
픽셀회로의 박막 트랜지스터는 스위치 역할 또는 구동 역할을 하며, 캐패시터는 픽셀의 데이터 신호를 저장하는 스토리지 역할을 하거나, 하나 이상의 박막 트랜지스터와 조합되어 픽셀의 열화를 보상하는 역할을 한다. The thin film transistor of the pixel circuit serves as a switch or a driver, and the capacitor serves as a storage for storing a data signal of a pixel or a combination of one or more thin film transistors to compensate for deterioration of a pixel.
플라즈마 디스플레이 패널이나 유기전계발광표시장치와 같은 전류구동 방식의 자발광 소자는 발광시간이 누적되면 소자 특성이 열화되게 된다. 특히 픽셀회로를 통해 발광 소자에 전압 또는 전류를 공급하기 때문에 픽셀회로의 특성은 열화가 많이 되고 발광 소자의 표시 품질에 많은 영향을 준다. In a self-luminous element of a current driving type such as a plasma display panel or an organic light emitting display, device characteristics are degraded if the emission time is accumulated. Particularly, since the voltage or current is supplied to the light emitting element through the pixel circuit, the characteristic of the pixel circuit deteriorates greatly and greatly affects the display quality of the light emitting element.
픽셀마다 픽셀회로와 발광 소자가 열화되는 정도가 다르기 때문에 픽셀별 휘도가 불균일하게 되고 얼룩이 발생하여 표시 품질이 저하될 수 있다. 따라서 픽셀별로 일정한 균일한 휘도를 갖기 위해 픽셀회로와 발광 소자의 열화를 보상하는 것이 필요하다.
Since the degree of deterioration of the pixel circuit and the light emitting element is different for each pixel, the luminance per pixel becomes nonuniform and unevenness may occur and display quality may be deteriorated. Therefore, it is necessary to compensate the deterioration of the pixel circuit and the light emitting element to have a constant uniform luminance for each pixel.
본 발명은 픽셀회로의 보상 성능을 향상시키고 구동회로의 오동작을 방지하여 표시장치의 픽셀별 휘도 불균일 및 얼룩 발생을 방지하고 표시 품질을 향상시킬 수 있는 표시장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공한다.
Disclosed is a thin film transistor substrate for a display device and a method of manufacturing the same that can improve the compensation performance of a pixel circuit and prevent a malfunction of a driving circuit to prevent luminance unevenness and unevenness in each pixel of a display device and improve display quality. do.
본 발명의 일 실시예에 따른 표시장치는 발광소자를 포함하는 픽셀, 제1트랜지스터를 포함하며 상기 발광소자를 구동하는 픽셀회로, 제2트랜지스터를 포함하며 상기 픽셀회로에 신호를 공급하는 구동회로를 포함한다. 그리고 상기 제1트랜지스터의 문턱전압이 상기 제2트랜지스터의 문턱전압과 서로 다른 것을 특징으로 한다.A display device according to an embodiment of the present invention includes a pixel including a light emitting element, a pixel circuit including a first transistor and driving the light emitting element, a driving circuit including a second transistor and supplying a signal to the pixel circuit . And a threshold voltage of the first transistor is different from a threshold voltage of the second transistor.
또한, 상기 제1트랜지스터의 문턱전압의 절대값이 상기 제2트랜지스터의 문턱전압의 절대값보다 작을 수 있다.The absolute value of the threshold voltage of the first transistor may be smaller than the absolute value of the threshold voltage of the second transistor.
상기 제1트랜지스터의 문턱전압이 0보다 작고, 상기 제2트랜지스터의 문턱전압보다 클 수 있다.The threshold voltage of the first transistor may be less than zero and may be greater than the threshold voltage of the second transistor.
또는, 상기 제1트랜지스터의 문턱전압이 0보다 크고, 상기 제2트랜지스터의 문턱전압보다 작을 수 있다.Alternatively, the threshold voltage of the first transistor may be greater than zero and less than the threshold voltage of the second transistor.
상기 제1트랜지스터는 상기 발광소자와 직렬 연결된 구동트랜지스터일 수 있다.The first transistor may be a driving transistor connected in series with the light emitting device.
또는, 상기 제2트랜지스터는 상기 신호를 출력하는 버퍼트랜지스터일 수 있다.Alternatively, the second transistor may be a buffer transistor that outputs the signal.
본 발명의 다른 실시예에 따른 표시장치는 제1채널층을 포함하는 제1트랜지스터와 제2채널층을 포함하는 제2트랜지스터, 상기 제1트랜지스터를 포함하는 픽셀회로와 상기 제2트랜지스터를 포함하는 구동회로, 발광소자와 상기 픽셀회로를 포함하는 픽셀을 포함한다. 그리고 상기 제1채널층의 불순물 농도가 상기 제2채널층의 불순물 농도와 서로 다른 것을 특징으로 한다.According to another aspect of the present invention, there is provided a display device including a first transistor including a first channel layer and a second transistor including a second channel layer, a pixel circuit including the first transistor, A driver circuit, a pixel including the light emitting element and the pixel circuit. And the impurity concentration of the first channel layer is different from the impurity concentration of the second channel layer.
또한, 상기 제1트랜지스터의 문턱전압이 상기 제2트랜지스터의 문턱전압과 서로 다를 수 있다.The threshold voltage of the first transistor may be different from the threshold voltage of the second transistor.
또는, 상기 제1채널층의 불순물 농도가 상기 제2채널층의 불순물 농도보다 작을 수 있다.
Alternatively, the impurity concentration of the first channel layer may be smaller than the impurity concentration of the second channel layer.
본 발명은 표시장치의 픽셀회로와 구동회로에 포함된 박막트랜지스터의 문턱전압을 다르게 제어하여, 픽셀회로의 보상 성능을 향상시키고 구동회로의 오동작을 방지한다. 그 결과, 본 발명은 표시장치의 휘도 불균일 및 얼룩 발생을 방지하고 표시 품질을 향상시킬 수 있다.
The present invention controls a threshold voltage of a thin film transistor included in a pixel circuit of a display device and a thin film transistor included in a driving circuit to improve a compensation performance of a pixel circuit and prevent a malfunction of a driving circuit. As a result, the present invention can prevent unevenness in brightness and stain of the display device and improve display quality.
도 1은 일반적인 유기발광 표시장치의 구조를 도식화한 도면.
도 2는 일반적인 유기발광 표시장치의 한 픽셀의 구조를 나타내는 등가 회로도.
도 3은 본 발명에 따른 표시장치의 박막 트랜지스터의 구조를 도식화한 단면도.
도 4, 5는 본발명에 따른 표시장치의 박막 트랜지스터의 제조방법을 도식화한 단면도.
도 6은 구동트랜지스터의 문턱전압에 따른 픽셀별 유기발광소자(OLED)의 전류값의 차이를 나타낸 표BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram illustrating the structure of a general organic light emitting display device. FIG.
2 is an equivalent circuit diagram showing the structure of one pixel of a general organic light emitting display device.
3 is a cross-sectional view illustrating a structure of a thin film transistor of a display device according to the present invention.
4 and 5 are sectional views schematically illustrating a method of manufacturing a thin film transistor of a display device according to the present invention.
6 is a graph showing the difference in current value of the organic light emitting diode OLED according to the threshold voltage of the driving transistor.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The names of components used in the following description are selected in consideration of ease of specification, and may be different from actual product names.
도 1 및 도 2 는 일반적인 유기발광 표시장치를 나타낸다. 1 and 2 show a general organic light emitting display.
본 발명의 실시예에 따른 유기발광 표시장치는 기판(10)상에 매트릭스로 배치된 픽셀(40), 게이트 구동회로(20) 및 데이터 구동회로(30)을 포함한다. 게이트 구동회로(20)는 픽셀에 Emission 신호, Scan 신호를 공급하고, 데이터 구동회로(30)는 픽셀에 데이터 전압을 공급한다.An organic light emitting display according to an embodiment of the present invention includes a
각 픽셀은 유기발광소자(OLED) 및 픽셀 회로를 포함한다. 픽셀 회로는 하나 이상의 박막 트랜지스터(ST, DT, T1, T2)와 하나 이상의 캐패시터(C1, Cs)를 포함한다. 픽셀회로는 게이트 구동회로(20)와 데이터 구동회로(30)로부터 신호와 전원을 공급받아 유기발광소자(OLED)를 구동한다.Each pixel includes an organic light emitting element (OLED) and a pixel circuit. The pixel circuit includes one or more thin film transistors (ST, DT, T1, T2) and one or more capacitors (C1, Cs). The pixel circuit receives signals and power from the
유기발광소자(OLED)는 픽셀회로에 의해 구동되며, 구동 트랜지스터(DT)를 통해 흐르는 전류를 제어하여 휘도를 조절한다. 구동 트랜지스터(DT)는 도 2와 같이 유기발광소자(OLED)와 직렬 연결될 수 있다. 구동 트랜지스터(DT)의 특성에 의해 픽셀의 휘도가 영향을 받기 때문에 픽셀회로의 다른 트랜지스터와 캐패시터를 통해 구동 트랜지스터(DT)의 열화를 보상한다.The organic light emitting device OLED is driven by a pixel circuit, and controls the current flowing through the driving transistor DT to adjust the luminance. The driving transistor DT may be connected in series with the organic light emitting diode OLED as shown in FIG. The luminance of the pixel is influenced by the characteristics of the driving transistor DT, so that the deterioration of the driving transistor DT is compensated through the other transistor and the capacitor of the pixel circuit.
박막 트랜지스터는 게이트 전압의 절대값이 문턱전압보다 커지면 소스 드레인을 통해 전류가 흐르기 시작하고, 게이트 전압의 크기에 따라 드레인 전류값이 바뀌게 된다. 픽셀회로의 열화 및 보상은 구동 트랜지스터(DT)의 문턱전압에 큰 영향을 받는다. 특히, 도 6과 같이 구동 트랜지스터(DT)의 문턱전압은 픽셀회로의 보상 성능에도 영향을 준다. 가로축은 구동 트랜지스터(DT)의 문턱전압이며, 세로축은 픽셀별 유기발광소자(OLED)의 전류값의 차이이다. 구동 트랜지스터(DT)의 문턱전압의 절대값이 작아 0V 에 가까울수록 픽셀별 유기발광소자(OLED)의 전류값의 차이가 작아지는 것을 알 수 있다. 픽셀별 유기발광소자(OLED)의 전류값의 차이가 작을수록 보상 성능이 높은 것이며, 픽셀별 휘도가 균일해질 수 있다.In the thin film transistor, when the absolute value of the gate voltage is larger than the threshold voltage, a current starts to flow through the source drain, and the drain current value changes according to the magnitude of the gate voltage. The degradation and compensation of the pixel circuit are greatly affected by the threshold voltage of the driving transistor DT. In particular, as shown in FIG. 6, the threshold voltage of the driving transistor DT affects the compensation performance of the pixel circuit. The horizontal axis represents the threshold voltage of the driving transistor DT, and the vertical axis represents the difference in the current value of the organic light emitting device OLED by pixel. It can be seen that the difference in the current value of the organic light emitting diode OLED decreases as the absolute value of the threshold voltage of the driving transistor DT becomes smaller and approaches 0V. The smaller the difference in the current value of the organic light emitting diode OLED per pixel is, the higher the compensation performance is, and the luminance per pixel can be made uniform.
게이트 구동회로(20)는 쉬프트 레지스터와 버퍼부 등으로 구성되며, 픽셀(40)에 Emission 신호 또는 Scan 신호 등을 공급하여 픽셀이 순차적으로 구동할 수 있도록 한다. 게이트 구동회로(20)는 별도의 칩으로 제작되어 부착될 수 있으며, 박막 트랜지스터로 구성되어 기판에 집적될 수도 있다. 게이트 구동회로(20)가 기판에 집적된 경우에는 픽셀회로의 박막 트랜지스터와 동시에 게이트 구동회로(20)의 박막 트랜지스터를 형성한다.The
게이트 구동회로(20)는 다수의 박막 트랜지스터를 포함하며 외부에서 입력되는 신호에 따라 픽셀에 신호를 공급한다. 게이트 구동회로(20)의 버퍼부에는 버퍼 트랜지스터가 배치된다. 게이트 구동회로(20)의 신호는 버퍼 트랜지스터를 통해 출력되며 버퍼 트랜지스터가 게이트 구동회로(20)의 출력을 최종 제어하기 때문에, 버퍼 트랜지스터는 채널 폭이 큰 박막 트랜지스터가 사용될 수 있다.The
게이트 구동회로(20)는 박막 트랜지스터의 off 전압은 거의 0V에 가까운 값을 주로 사용한다. 따라서 게이트 전압이 OV 일 때의 드레인 전류가 작을수록 좋은 off 특성을 가지게 된다. 특히 고온에서 동작할 경우에는 문턱전압이 이동하여 드레인 전류가 커지기 때문에 누설 전류가 발생하여 게이트 구동회로(20)가 오작동할 수 있다.따라서 버퍼 트랜지스터의 문턱전압의 절대값이 커서 OV 와 차이가 많이 나는 것이 바람직하다. The
픽셀회로의 박막 트랜지스터와 게이트 구동회로(20)의 박막 트랜지스터를 동일 기판에 동시에 형성할 경우 문턱전압 및 특성이 유사하게 된다. 하지만, 구동 트랜지스터(DT)는 문턱전압의 절대값이 작을수록 보상 성능이 우수해지고 버퍼 트랜지스터는 문턱전압의 절대값이 클수록 누설 전류가 줄고 오작동을 방지할 수 있다.When the thin film transistor of the pixel circuit and the thin film transistor of the
본 발명은 픽셀회로의 박막 트랜지스터와 게이트 구동회로(20)의 박막 트랜지스터의 특성을 개별적으로 조절하여 픽셀회로의 보상 성능을 향상시키고 구동회로의 오동작을 방지하여 표시장치의 픽셀별 휘도 불균일 및 얼룩 발생을 방지하고 표시 품질을 향상시킬 수 있다.The present invention improves the compensation performance of the pixel circuit by preventing the thin film transistor of the pixel circuit and the thin film transistor of the gate drive circuit (20) from being individually adjusted, prevents erroneous operation of the driving circuit, And the display quality can be improved.
도 3을 참조하여 본 발명의 실시예에 따른 표시장치의 픽셀회로와 게이트 구동회로(20)의 박막 트랜지스터의 구조를 설명한다. 제1트랜지스터(210)는 픽셀회로의 구동 트랜지스터(DT)이고, 제2트랜지스터(220)는 게이트 구동회로(20)의 버퍼 트랜지스터일 수 있다.The structure of the pixel circuit of the display device and the thin film transistor of the
기판(100)은 유리, 석영, 플라스틱 등의 절연성 기판으로 형성되거나 스테인리스 강 등의 금속성 기판으로 형성될 수 있다.The
기판(100) 상에 버퍼층(110)이 배치된다. 버퍼층(110)은 무기 절연막 또는 유기 절연막 등으로 형성될 수 있으며, 표시장치 외부로부터 이물, 수분 등의 침투를 방지하는 역할을 한다.A
버퍼층(110) 상에 반도체층이 배치된다. 반도체층은 비정질 실리콘(a-Si), 다결정 실리콘(Poly-Si), 산화물 반도체 또는 유기반도체를 포함할 수 있다. 본 실시예는 다결정 실리콘을 기준으로 설명한다.A semiconductor layer is disposed on the
제1트랜지스터(210)는 반도체층인 제1채널층(121)과 제1채널층(121) 양쪽의 제1소스/드레인층(123)을 포함한다. 제2트랜지스터(120)는 반도체층인 제2채널층(122)과 제2채널층(122) 양쪽의 제2소스/드레인층(124)을 포함한다. 제2 채널층(122)은 반도체층이다. 제1 및 제2 소스/드레인층들(123, 124)에는 NMOS의 경우에는 인(P)과 같은 N-type 불순물이 도핑되고, PMOS의 경우에는 보론(B)과 같은 P-type 불순물이 도핑되며, 이로 인해 전기전도도를 높이고 접촉저항을 줄일 수 있다. 제1 및 제2 채널층들(121, 122)에는 NMOS의 경우에는 붕소(B)와 같은 P-type 불순물이 카운터 도핑되고, PMOS의 경우에는 인(P)과 같은 N-type 불순물이 카운터 도핑되며, 도즈(Dose)량에 따라 문턱전압이 조절될 수 있다.The
본 발명의 실시예에 따른 표시장치는 제1채널층(121)과 제2채널층(122)의 불순물 도즈량을 다르게 하여 불순물 농도를 조절하고 제1트랜지스터(210)와 제2트랜지스터(220)의 문턱전압을 다르게 한다. 채널층의 불순물 농도가 높을수록 박막 트랜지스터의 문턱전압의 절대값이 커진다. NMOS의 경우 일반적으로 문턱전압은 양의 값을 가지며 불순물 농도가 높을수록 문턱전압이 커진다. PMOS의 경우 일반적으로 문턱전압은 음의 값을 가지며 불순물 농도가 높을수록 문턱전압이 낮아진다.The display device according to the exemplary embodiment of the present invention controls the impurity concentration by differentiating the dose amount of impurities between the
제1채널층(121)은 불순물을 도핑하지 않거나 제2채널층(122)의 도즈량보다 적은 도즈량을 도핑한다. 제1채널층의 불순물 농도보다 제2채널층의 불순물 농도를 높게하여 제1트랜지스터의 문턱전압보다 제2 트랜지스터의 문턱전압의 절대값을 크게 한다. 이로 인해 픽셀회로의 제1트랜지스터(210)와 게이트 구동회로(20)의 제2트랜지스터(220)의 문턱전압을 다르게 개별적으로 조절할 수 있다.The
반도체층 상에 게이트 절연막(130)이 배치된다. 게이트 절연막(130)은 SiNx, SiOx와 같은 무기 절연막 또는 유기절연막으로 이루어진다.A
게이트 절연막(130) 상에 게이트 전극(140)이 배치된다. 게이트 전극(140)은 Cu, Al, Mo 등의 금속이나 전도성 반도체 물질 또는 이들의 합금으로 이루어진다.A
게이트 전극(140) 상에 층간 절연막(150)이 배치된다. 층간 절연막(150)은 SiNx, SiOx와 같은 무기 절연막 또는 유기절연막으로 이루어진다.An interlayer insulating
층간 절연막(150) 상에 소스/드레인 전극(160)들이 배치되며, 게이트 절연막(130)과 층간 절연막(150)의 컨택홀을 통해 제1 및 제2 소스/드레인층들(123, 124)과 전기적으로 연결된다. 소스/드레인 전극(160)들은 Cu, Al, Mo 등의 금속이나 전도성 반도체 물질 또는 이들의 합금으로 이루어진다.
도 3, 도 4, 5를 참조하여 본발명의 실시예에 따른 표시장치의 제조방법을 설명한다. A manufacturing method of a display device according to an embodiment of the present invention will be described with reference to FIGS. 3, 4, and 5. FIG.
기판(100) 상에 버퍼층(110)이 형성된다.A
버퍼층(110) 상에 반도체층이 형성된다. 반도체층은 비정질 실리콘을 증착한 후 결정화하여 다결정 실리콘층으로 형성할 수 있다. A semiconductor layer is formed on the
반도체층 전체에 불순물이 도핑된다. NMOS의 경우에는 붕소(B)와 같은 P-type 불순물이 카운터 도핑되고, PMOS의 경우에는 인(P)과 같은 N-type 불순물이 카운터 도핑되며, 도즈(Dose)량에 따라 문턱전압이 조절된다.Impurities are doped in the entire semiconductor layer. In the case of NMOS, P-type impurities such as boron (B) are counterdoped. In the case of PMOS, N-type impurities such as phosphorous (P) are counter doped and the threshold voltage is controlled according to the dose amount .
반도체층을 패터닝하여 제1채널층(121) 및 제2채널층(122)이 형성된다.The
상기 반도체층 전체에 불순물을 도핑하는 공정은 생략되거나 상기 반도체층을 패터닝하는 공정 이후에 이루어질 수도 있다.The step of doping the entire semiconductor layer with impurities may be omitted or may be performed after the step of patterning the semiconductor layer.
도 4와 같이 제1채널층(121) 상에 제1포토레지스트(171)층이 형성되고 불순물이 도핑된다. NMOS의 경우에는 붕소(B)와 같은 P-type 불순물이 카운터 도핑되고, PMOS의 경우에는 인(P)과 같은 N-type 불순물이 카운터 도핑되며, 도즈(Dose)량에 따라 문턱전압이 조절된다. 제1포토레지스트층(171)이 제1채널층(121)에 불순물이 도핑되는 것을 막아주어 제2채널층(122)에 선택적으로 불순물이 도핑된다. 따라서 제1채널층(121)의 불순물 농도보다 제2채널층(122)의 불순물 농도가 높게 된다As shown in FIG. 4, a
제1채널층(121)과 제2채널층(122) 상에 게이트 절연막이 형성된다.A gate insulating film is formed on the
상기 불순물을 선택적으로 도핑하는 공정은 상기 반도체층을 패터닝하는 공정 이전에 이루어지거나 도 5와 같이 상기 게이트 절연막(130)을 형성하는 공정 이후에 이루어질 수도 있다. 이 경우 제2포토레지스트층(172)이 제1채널층(121)에 불순물이 도핑되는 것을 막아주며, 불순물은 게이트 절연막(130)을 통과하여 제2채널층(122)에 선택적으로 도핑될 수 있다.The step of selectively doping the impurities may be performed before the step of patterning the semiconductor layer, or may be performed after the step of forming the
게이트 절연막(130) 상에 게이트 전극(140)이 형성된다.A
불순물을 도핑하여 제1소스/드레인층(123)과 제2소스/드레인층(124)이 형성된다. 제1 및 제2 소스/드레인층들(123, 124)은 NMOS의 경우에는 인(P)과 같은 N-type 불순물이 도핑되고, PMOS의 경우에는 보론(B)과 같은 P-type 불순물이 도핑되어 전기전도도를 높이고 접촉저항을 줄인다. 제1채널층(121)과 제2채널층(122)은 게이트 전극(140)이 막아주어 도핑이 되지 않는다.A first source /
게이트 전극(140) 상에 층간 절연막(150)이 형성된다.An interlayer insulating
층간 절연막(150)과 게이트 절연막(130) 관통하여 제1 및 제2 소스/드레인층들(123, 124)을 노출하는 컨택홀이 형성된다.A contact hole is formed through the interlayer insulating
층간 절연막(150) 상에 소스/드레인 전극(160)들을 형성하여 제1 및 제2 소스/드레인층들(123, 124)과 전기적으로 연결되게 한다.Source /
상기 설명된 구조와 공정은 본 발명의 일 실시예에 따른 것이며 본 발명의 범위를 한정하지 않는다. 본 발명은 반도체의 종류와 박막트랜지스터의 종류에 따라 다양한 표시장치의 구조와 공정에 적용될 수 있다.The structures and processes described above are in accordance with one embodiment of the present invention and do not limit the scope of the present invention. The present invention can be applied to various display device structures and processes depending on the type of semiconductor and the type of thin film transistor.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.
121: 제1채널층
122: 제2채널층
210: 제1트랜지스터
220: 제2트랜지스터121: first channel layer
122: second channel layer
210: a first transistor
220: second transistor
Claims (9)
제1트랜지스터를 포함하며 상기 발광소자를 구동하는 픽셀회로; 및
제2트랜지스터를 포함하며 상기 픽셀회로에 신호를 공급하는 구동회로를 포함하고,
상기 제1트랜지스터의 문턱전압이 상기 제2트랜지스터의 문턱전압과 서로 다른 표시장치.
A pixel including a light emitting element;
A pixel circuit including a first transistor and driving the light emitting element; And
And a driving circuit that includes a second transistor and supplies a signal to the pixel circuit,
Wherein a threshold voltage of the first transistor is different from a threshold voltage of the second transistor.
상기 제1트랜지스터의 문턱전압의 절대값이 상기 제2트랜지스터의 문턱전압의 절대값보다 작은 표시장치.
The method according to claim 1,
Wherein the absolute value of the threshold voltage of the first transistor is less than the absolute value of the threshold voltage of the second transistor.
상기 제1트랜지스터의 문턱전압이 0보다 작고, 상기 제2트랜지스터의 문턱전압보다 큰 표시장치.
The method of claim 2,
Wherein a threshold voltage of the first transistor is less than zero and greater than a threshold voltage of the second transistor.
상기 제1트랜지스터의 문턱전압이 0보다 크고, 상기 제2트랜지스터의 문턱전압보다 작은 표시장치.
The method of claim 2,
Wherein a threshold voltage of the first transistor is greater than zero and less than a threshold voltage of the second transistor.
상기 제1트랜지스터는 상기 발광소자와 직렬 연결된 구동트랜지스터인 표시장치.
The method according to claim 1,
Wherein the first transistor is a driving transistor connected in series with the light emitting element.
상기 제2트랜지스터는 상기 신호를 출력하는 버퍼트랜지스터인 표시장치.
The method according to claim 1,
And the second transistor is a buffer transistor for outputting the signal.
상기 제1트랜지스터를 포함하는 픽셀회로와 상기 제2트랜지스터를 포함하는 구동회로;
발광소자와 상기 픽셀회로를 포함하는 픽셀을 포함하고,
상기 제1채널층의 불순물 농도가 상기 제2채널층의 불순물 농도와 서로 다른 표시장치.
A second transistor including a first transistor including a first channel layer and a second channel layer;
A driving circuit including the pixel circuit including the first transistor and the second transistor;
A pixel including a light emitting element and the pixel circuit,
And the impurity concentration of the first channel layer is different from the impurity concentration of the second channel layer.
상기 제1트랜지스터의 문턱전압이 상기 제2트랜지스터의 문턱전압과 서로 다른 표시장치.
The method of claim 7,
Wherein a threshold voltage of the first transistor is different from a threshold voltage of the second transistor.
상기 제1채널층의 불순물 농도가 상기 제2채널층의 불순물 농도보다 작은 표시장치.The method of claim 7,
And the impurity concentration of the first channel layer is smaller than the impurity concentration of the second channel layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140192864A KR102273542B1 (en) | 2014-12-30 | 2014-12-30 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140192864A KR102273542B1 (en) | 2014-12-30 | 2014-12-30 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160083152A true KR20160083152A (en) | 2016-07-12 |
KR102273542B1 KR102273542B1 (en) | 2021-07-06 |
Family
ID=56504731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140192864A KR102273542B1 (en) | 2014-12-30 | 2014-12-30 | Display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102273542B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100286364B1 (en) * | 1993-06-11 | 2001-04-16 | 구본준 | Method for manufacturing liquid crystal display |
KR20080008753A (en) * | 2006-07-21 | 2008-01-24 | 삼성에스디아이 주식회사 | Thin film transistor with counter-doped channel region, flat panel display device with the tft and method for fabricating the same |
-
2014
- 2014-12-30 KR KR1020140192864A patent/KR102273542B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100286364B1 (en) * | 1993-06-11 | 2001-04-16 | 구본준 | Method for manufacturing liquid crystal display |
KR20080008753A (en) * | 2006-07-21 | 2008-01-24 | 삼성에스디아이 주식회사 | Thin film transistor with counter-doped channel region, flat panel display device with the tft and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR102273542B1 (en) | 2021-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8669924B2 (en) | Amoled display with optical feedback compensation | |
US6762564B2 (en) | Display apparatus | |
US20180012950A1 (en) | Organic light emitting diode display | |
US8451196B2 (en) | Organic light emitting diode display device and method of aging the same | |
US7649202B2 (en) | Transistor, method of fabricating the same, and light emitting display comprising the same | |
WO2016074352A1 (en) | Method for compensation for amoled ir drop | |
US20130175941A1 (en) | Voltage-driven pixel circuit, driving method thereof and display panel | |
US7940234B2 (en) | Pixel circuit, display device, and method of manufacturing pixel circuit | |
US20150028765A1 (en) | Pixel circuit, driving method thereof and display device | |
JP2013225140A (en) | Light-emitting display device | |
EP2889913B1 (en) | Organic light emitting display device | |
JP2003223120A (en) | Semiconductor display device | |
CN105139805A (en) | Pixel driving circuit, driving method thereof and display device | |
US9916792B2 (en) | Pixel driving circuit and driving method thereof and display apparatus | |
JP2009043748A (en) | Semiconductor device, and electrooptical device | |
JP5899292B2 (en) | Pixel drive circuit and display device | |
CN110796986A (en) | Display device and method of compensating for deterioration thereof | |
TWI619245B (en) | Pixel and organic light emitting display using the same | |
CN100429789C (en) | Thin film transistor and image display device | |
KR101383456B1 (en) | Organic Light Emitting Display | |
KR102273542B1 (en) | Display device | |
KR20160035623A (en) | Electostatic discharge circuit | |
KR20140062862A (en) | Organic light emitting display device and method for manufacturing the same | |
US8957421B2 (en) | Flat panel display and method of manufacturing the same | |
KR20160007236A (en) | Organic light emitting diode device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |