KR20160082038A - 전원 회로 - Google Patents

전원 회로 Download PDF

Info

Publication number
KR20160082038A
KR20160082038A KR1020140193790A KR20140193790A KR20160082038A KR 20160082038 A KR20160082038 A KR 20160082038A KR 1020140193790 A KR1020140193790 A KR 1020140193790A KR 20140193790 A KR20140193790 A KR 20140193790A KR 20160082038 A KR20160082038 A KR 20160082038A
Authority
KR
South Korea
Prior art keywords
time
voltage
burst mode
switching element
mode
Prior art date
Application number
KR1020140193790A
Other languages
English (en)
Other versions
KR102335448B1 (ko
Inventor
홍주표
신창식
김해봉
김성환
이주현
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020140193790A priority Critical patent/KR102335448B1/ko
Publication of KR20160082038A publication Critical patent/KR20160082038A/ko
Application granted granted Critical
Publication of KR102335448B1 publication Critical patent/KR102335448B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/285—Single converters with a plurality of output stages connected in parallel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 디지털 방식으로 전력 변환을 제어하며 일정 수준 이하의 부하에 대응하여 버스트 모드를 수행하는 전원 회로를 개시하며, 상기 전원 회로는 제어부를 포함하며, 상기 제어부는 부하가 미리 정해진 수준 이하로 낮아지면 최소의 온 시간을 갖는 구동 펄스를 포함하는 구동 신호를 스위칭 소자에 제공하는 버스트 모드를 수행하도록 구성된다.

Description

전원 회로{POWER CIRCUIT}
본 발명은 전원 회로에 관한 것으로서, 보다 상세하게는 디지털 방식으로 전력 변환을 제어하며 일정 수준 이하의 부하에 대응하여 버스트 모드를 수행하는 전원 회로에 관한 것이다.
오디오 장치, 디스플레이 장치, 노트북 및 백색 가전 등 다양한 장치들에 전원 회로가 구비되며, 전원 회로는 직류 전원이나 교류 전원을 변환하기 위하여 플라이백 컨버팅 방식으로 구현될 수 있다.
플라이백 컨버팅 방식의 전원 회로는 트랜스포머를 포함하는 전력 변환 회로와 트랜스포머의 1차측을 구동하는 스위칭 소자를 포함할 수 있다. 스위칭 소자는 구동 펄스를 이용하여 트랜스포머의 1차측을 구동하는 스위칭 동작을 수행하며, 트랜스포머는 스위칭 소자의 스위칭 동작에 대응하여 1차측에서 2차측으로 전력을 변환하도록 구성된다.
전원 회로의 전력 변환은 전력 손실을 동반한다. 그러므로, 전원 회로는 전력 변환에 발생하는 전력 손실을 최소화할 수 있도록 설계되어야 한다.
전원 회로의 전력 손실은 다양한 원인으로 발생할 수 있다.
먼저, 스위칭 소자가 부하 변동에 상관없이 고정적인 온 시간을 갖도록 동작하면, 작은 부하에 대응하여 과다한 전력을 공급하는 경우가 발생할 수 있다. 이에 의하여 전력 손실이 불필요하게 발생할 수 있다. 이를 해소하기 위하여, 스위칭 소자의 온 시간이 부하의 변동에 대응하여 제어되어야 한다.
또한, 전력 변환 시 스위칭 소자에는 스위칭 로스(Loss)가 발생한다. 상기한 스위칭 로스는 턴온된 상태와 턴오프된 상태의 스위칭 소자에 인가되는 전압의 차에 의하여 발생한다.
상술한 바와 같이 다양한 관점에서 전원 회로의 전력 손실이 발생할 수 있으며, 상기한 전력 손실을 최소화 할 수 있도록 전원 회로를 설계할 필요성이 있다.
본 발명의 목적은 전력 변환을 위한 스위칭 동작을 위한 구동 신호를 디지털 신호 처리 블록을 이용하여 출력 전압의 피드백에 대응하여 스위칭 소자의 구동을 제어할 수 있고, 오디오 장치, 디스플레이 장치, 노트북 및 백색 가전 등 다양한 장치들에 적용할 수 있는 전원 회로를 제공함에 있다.
본 발명의 다른 목적은 부하가 경감되어서 피드백 신호가 낮아지는 경우 전력 절감을 위한 버스트 모드를 수행하고, 버스트 모드로 진입한 경우 스무드(Smooth)하게 전력 변환 회로를 구동할 수 있도록 제어하는 전원 회로를 제공함에 있다.
본 발명의 또다른 목적은 버스트 모드로 진입하는 조건을 설정하여 불필요하게 버스트 모드를 진행하거나 일시적인 피드백 신호의 변경이 있어도 안정적으로 버스트 모드를 수행할 수 있는 전원 회로를 제공함에 있다.
본 발명의 스위칭 소자의 구동에 의하여 전력 변환 회로에 입력되는 교류 전압을 직류 전압으로 변환하여 출력하는 전원 회로는, 복수 개의 구동 펄스를 포함하는 구동 신호를 상기 스위칭 소자에 제공하며, 부하의 변동에 대응하여 상기 구동 신호의 제1 온 시간을 조절하며, 상기 구동 펄스의 온 시점은 상기 전력 변환 회로의 출력 전류의 영 전류 시점 이후 공진되는 상기 스위칭 소자의 턴오프 전압의 공진 주기의 기저점에 대응하도록 결정하고, 상기 부하가 미리 정해진 수준 이하로 낮아지면 최소의 상기 제1 온 시간을 갖도록 상기 구동 신호를 상기 스위칭 소자에 제공하는 버스트 모드를 수행하는 제어부;를 포함함을 특징으로 한다.
본 발명에 의하면, 오디오 장치, 디스플레이 장치, 노트북 및 백색 가전 등 다양한 장치들에 적용할 수 있는 전원 회로를 제공할 수 있다.
또한, 본 발명에 의하면, 버스트 모드에서 스무드하게 전력 변환이 이루어질 수 있어서 저주파의 가청 노이즈 발생을 줄일 수 있다.
또한, 본 발명에 의하면 소프트 스타트 후, 피드백 신호의 상태, 게이트 오프 상태, 온 시간의 상태, 테스트 모드 여부, 오실레이터의 동작 상태 등의 조건을 고려하여 버스트 모드를 수행함으로써 불필요하게 버스트 모드를 수행하는 것을 방지하고 안정적으로 버스트 모드를 수행할 수 있어서 전력 절감을 효율적으로 수행할 수 있다.
도 1은 본 발명의 전원 회로의 실시예를 나타내는 블록도.
도 2는 도 1의 제어부의 상세 블록도.
도 3은 스위칭 소자의 턴온에 대응한 동작을 설명하기 위한 회로도.
도 4는 도 3의 스위칭 소자의 동작에 대응한 파형도.
도 5는 스위칭 소자의 턴오프에 대응한 동작을 설명하기 위한 회로도.
도 6은 도 5의 스위칭 소자의 동작에 대응한 파형도.
도 7은 스위칭 소자의 온 시점의 변화를 설명하기 위한 타이밍도.
도 8은 버스트 모드 진입에 따른 구동 신호, 피드백 신호 및 센싱 신호의 전류량 변화를 예시한 파형도.
도 9는 구동 신호를 설명하기 위한 파형도
도 10은 버스트 모드에서 노멀 모드와 스탠-바이 모드를 설명하는 파형도.
도 11은 버스트 인에이블 신호를 생성하는 것을 설명하는 파형도
도 12는 버스트 인에이블 신호를 생성하기 위한 실시예의 회로도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
도 1을 참조하면, 전원 회로는 전원부(10), 스타트-업 회로(12), 전력 변환 회로(14), 스위칭 소자(Q), 출력 회로(16), 피드백 회로(18), 제어부(20) 및 영 전류 감지 회로(22)를 포함할 수 있다. 도 1에서 RL은 부하이고, D는 역기전류의 흐름을 차단하기 위한 다이오드이며, C는 제어부(20)에 인가되는 동작 전압을 충전하기 위한 캐패시터이고, R은 저항이다.
도 1과 같이 실시되는 본 발명의 전원 회로는 오디오 장치, 디스플레이 장치, 노트북 및 백색 가전 등 다양한 장치들에 적용하도록 실시될 수 있다. 일례로, 오디오 장치에 적용되는 경우, 제어부(20)가 하나의 패키지로 구성될 수 있다. 그리고, 디스플레이 장치에 적용되는 경우, 제어부(20)와 스타트-업 회로(12)가 하나의 패키지에 포함될 수 있다. 그리고, 노트북 및 백색 가전에 적용되는 경우, 제어부(20), 스타트-업 회로(12) 및 스위칭 소자(Q)가 하나의 패키지에 포함될 수 있다.
도 1의 실시예로 구성된 각 부품들의 구성 및 동작을 살펴본다.
전원부(10)는 교류 전원이나 직류 전원을 제공할 수 있으며, 본 발명의 설명을 위하여 전원부(10)는 입력 전압 VIN과 입력 전류 iVIN를 제공하는 것으로 정의한다.
스타트-업 회로(12)는 전력 변환 회로(14)가 동작 전압 Vcc를 제공하지 않는 구간에 대응하여 전원부(10)의 입력 전압 VIN을 이용하여 제어부(20)의 동작을 위한 동작 전압 Vcc를 제공하기 위한 것이다.
전력 변환 회로(14)는 입력 전압 VIN을 변환하며 이를 위하여 트랜스포머를 포함하여 구성될 수 있다. 상기 입력 전압 VIN은 교류 전압이나 직류 전압일 수 있으나, 실시예의 설명을 위하여 교류 전압인 것으로 예시한다.
트랜스포머는 전압 변화에 대응한 전류 유도를 위한 다수의 코일을 포함하며, 다수의 코일은 1차측(NP)과 2차측(NS) 및 보조 코일(NA)로 구분될 수 있다. 전력 변환 회로(14)에 도시된 LM은 1차측(NP)의 인덕턴스 성분을 등가적으로 표현한 것이며, 이하, 인덕터(LM)라 한다. 인덕터(LM)에는 인덕터 전압 VLM과 인덕터 전류 iM가 적용될 수 있다. 전력 변환 회로(14)의 입력 전압 VIN에 대응하는 입력측 전류 iVIN와 구분을 위하여, 인덕터(LM)의 인덕터 전류 iM는 트랜스포머 즉 전력 변환 회로(14)의 1차측(NP) 전류로 설명될 수 있다. 트랜스포머는 1차측(NP)과 2차측(NS)의 권선비에 따라 전력 변환을 수행한다. 그리고, 트랜스포머의 보조 코일(NA)은 1차측(NP) 전류의 변화를 권선비에 따라 센싱한다.
스위칭 소자(Q)는 트랜스포머의 1차측(NP)에 드레인이 연결되며 대개 전계 효과 트랜지스터(FET, Field Effect Transistor)를 이용하는 고전압용 NMOS 트랜지스터로 구성될 수 있다. 스위칭 소자(Q)의 소스는 저항(R)을 통하여 접지에 연결되고, 스위칭 소자(Q)의 게이트에 구동 신호(GD)가 제공된다.
스위칭 소자(Q)는 구동 신호(GD)에 의하여 스위칭 동작하며, 스위칭 소자(Q)의 턴온 및 턴오프에 연동하여 트랜스포머의 1차측(NP)이 구동될 수 있다. 구동 신호(GD)는 하이 레벨과 로우 레벨이 주기적으로 반복되는 펄스 파형으로 제공될 수 있다. 하이 레벨의 구동 신호(GD)에 의하여 스위칭 소자(Q)는 턴온되고, 이때 스위칭 소자(Q)의 드레인과 소스 간 전압 Vds은 턴온 전압으로 정의될 수 있다. 턴온 전압은 실시예에서 "0V”로 정의될 수 있다. 그리고, 로우 레벨의 구동 신호(GD)에 의하여 스위칭 소자(Q)는 턴오프되고, 이때 스위칭 소자(Q)의 드레인과 소스 간 전압 Vds은 턴오프 전압으로 정의될 수 있다. 턴오프 전압은 입력 전압 VIN과 2차측(NS)의 전압이 턴비에 의하여 1차측(NP)으로 전달되는 전압을 더한 값으로 정의될 수 있다.
스위칭 소자(Q)의 턴오프 전압은 전력 변환 회로(14)의 트랜스포머의 1차측(NP) 전류가 0(Zero)으로 되는 시점 이후 공진한다. 이때 공진은 입력 전압 VIN과 스위칭 소자(Q)에 인가되는 드레인과 소스 간 전압 Vds의 차로 인하여 발생하며 인덕터(LM)와 스위칭 소자의 드레인 소스 간 기생 캐패시터에 의한 LC 공진에 해당된다. 상기 공진은 입력 전압 VIN과 2차측(NS)의 전압이 턴비에 의하여 1차측(NP)으로 전달되는 전압을 더한 제1 값(VIN+(Np/Ns)Vo)과 입력 전압 VIN과 2차측(NS)의 전압이 턴비에 의하여 1차측(NP)으로 전달되는 전압을 뺀 제2 값(VIN-(Np/Ns)Vo)의 차에 의하여 발생하고 공진 주기를 가지며 입력 전압 VIN으로 수렴된다.
그리고, 스위칭 소자(Q)의 소스와 저항(R) 사이의 노드에서 센싱 신호 CS가 출력될 수 있으며, 센싱 신호 CS는 저항(R)에 인가되는 전압에 대응하는 값을 갖는 것으로 이해될 수 있다.
한편, 전력 변환 회로(14)의 트랜스포머의 2차측(NS)에 출력 회로(16)가 구성되며, 출력 회로(16)는 트랜스포머의 2차측(NS)의 전압을 부하(RL)로 전달한다. 이를 위하여 출력 회로(16)는 다이오드(Do)와 캐패시터(Co)를 포함하며, 다이오드(Do)를 경유하는 전류는 다이오드 전류 iD로 정의될 수 있으며, 캐패시터(Co)의 충방전에 의하여 부하(RL)로 제공되는 전류는 출력 전류(io)로 정의될 수 있다. 상기한 다이오드 전류 iD는 전력 변환 회로(14) 즉 트랜스포머의 2차측 전류에 해당한다.
피드백 회로(18)는 부하(RL)의 상태에 대응하는 피드백 신호 FB를 생성하고 피드백 신호 FB를 제어부(20)에 전달한다. 피드백 회로(18)는 부하에 제공되는 출력 전압 Vo 또는 출력 전류 io를 검출함으로써 피드백 신호 FB를 생성할 수 있다. 피드백 회로(18)는 제작자의 의도에 따라 다양하게 구성될 수 있으며 대표적으로 포토 커플러를 이용하여 구성될 수 있다.
한편, 영 전류 감지 회로(22)는 전력 변환 회로(14)의 트랜스포머의 보조 코일(NA)에서 출력되는 센싱 전압 VA을 감지하도록 구성된다.
센싱 전압 VA는 트랜스포머의 2차측(NS) 전류가 흐르는 동안 하이 레벨을 유지하며 트랜스포머의 2차측(NS) 전류인 다이오드 전류 iD가 영(Zero)이 되는 시점 즉 트랜스포머의 1차측(NP)의 전류가 영(Zero)이 되는 시점에 레벨이 떨어지기 시작하며, 이론적으로 스위칭 소자(Q)의 턴오프 전압의 공진을 따라 레벨이 떨어질 수 있다. 센싱 전압 VA는 트랜스포머의 2차측(NS)에 다이오드 전류 iD가 영(Zero)이 되는 시점 즉 트랜스포머의 1차측(NP)의 전류가 영(Zero)이 되는 영 전류 시점을 감지하기 위한 영 전류 감지 신호로서 이용될 수 있다.
영 전류 감지 회로(22)는 센싱 전압 VA가 하이 레벨에서 떨어지기 시작하는 영 전류 시점으로부터 일정 시간 지연시킨 감지 신호 VBD를 제어부(20)에 제공하도록 구성된다. 영 전류 감지 회로(22)는 지연을 위하여 캐패시턴스와 저항을 갖는 요소들을 포함할 수 있다.
스위칭 소자(Q)의 턴오프 전압의 공진 주기는 테스트에 의하여 미리 알 수 있다. 그러므로, 영 전류 감지 회로(22)는 감지 신호 VBD가 로우 레벨에 도달하는 시점을 스위칭 소자(Q)의 턴오프 전압이 공진 주기의 기저점과 일치시키기 위한 미리 설정된 지연 시간을 갖도록 구성될 수 있다.
한편, 제어부(20)는 도 2와 같이 디지털 신호 처리 블록(210), 게이트 드라이버(220), 오실레이터(230) 및 아날로그 디지털 컨버터(ADC : 240)를 포함할 수 있다. 게이트 드라이버(220)는 디지털 신호 처리 블록(210)의 제어에 대응하는 구동 신호(GD)를 생성하고 출력한다. 그리고, 아날로그 디지털 컨버터(240)는 피드백 신호 FB를 수신하고 피드백 신호에 대응하는 디지털 코드를 디지털 신호 처리 블록(210)에 제공한다. 오실레이터(230)는 디지털 신호 처리 블록(210)과 아날로그 디지털 컨버터(240)의 동작에 필요한 서로 다른 주파수의 펄스 신호를 제공할 수 있다. 디지털 신호 처리 블록(210)은 센싱 신호 CS, 감지 신호 VBD 및 피드백 신호 FB에 대응하는 디지털 코드를 수신하고, 게이트 드라이버(220)의 구동 신호 GD의 생성 및 출력을 제어한다.
제어부(20)는 입력 전압 VIN이 인가되는 초기 즉 전력 변환 회로(14)가 구동되기 전에는 스타트-업 회로(12)에서 제공되는 동작 전압 VCC에 의하여 동작되고, 전력 변환 회로(14)가 구동된 후에는 보조 코일(NA)에서 제공되는 센싱 전압 VA를 동작 전압 VCC로서 이용하여 동작된다.
센싱 신호 CS, 감지 신호 VBD 및 피드백 신호 FB에 대응하여 구동 신호 GD를 제어하는 동작은 디지털 신호 처리 블록(210)에서 수행한다. 그러나, 설명의 편의를 위하여 본 발명은 디지털 신호 처리 블록(210)의 제어 동작을 제어부(20)가 수행하는 것으로 기재한다.
제어부(20)는 부하(RL)가 일정하게 유지되는 경우 센싱 신호 CS에 대응하여 출력 전류 io가 일정하게 유지될 수 있도록 구동 신호 GD의 생성 및 출력을 제어하는 동작을 수행할 수 있다.
그리고, 제어부(20)는 전력 변환 회로(14)의 1차측(NP) 전류의 영 전류 시점 이후 카운팅을 수행하며 미리 정해진 값과 카운트 값이 일치하는 시점을 스위칭 소자(Q)의 온 시점으로 결정한다. 여기에서, 미리 정해진 값은 스위칭 소자(Q)의 턴오프 전압의 공진 주기들 중 원하는 공진 주기의 기저점에 대응하도록 설정될 수 있다. 이와 같이 스위칭 소자(Q)의 온 시점이 결정될 수 있고, 제어부(20)는 부하(RL)의 변화에 대응하여 스위칭 소자(Q)의 온 시점을 공진 주기 단위로 변경하며 하나의 공진 주기 내에서 점진적으로 변경할 수 있고, 변경된 온 시점을 적용한 구동 신호 GD를 스위칭 소자(Q))에 제공한다.
제어부(20)는 전력 변환 회로(14)의 1차측(NP) 전류의 영 전류 시점 이후 스위칭 소자(Q)의 턴오프 전압의 공진 주기의 기저점에 대응하는의 온 시점을 결정하기 위하여 영 전류 감지 회로(22)의 감지 신호 VBD를 이용한다.
그리고, 제어부(20)는 부하(RL)의 변화에 따라 스위칭 소자(Q)의 온 시간을 증가시키거나 감소시키기 위하여 피드백 신호 FB를 이용한다.
상술한 도 1 및 도 2와 같이 구성되는 전원 회로의 동작을 설명한다. 먼저, 도 3 및 도 4를 참조하여, 스위칭 소자(Q)가 턴온된 상태의 전원 회로의 동작을 설명하고, 도 5 및 도 6을 참조하여, 스위칭 소자(Q)가 턴오프된 상태의 전원 회로의 동작을 설명한다.
도 3 및 도 4를 참조하면, 구동 신호 GD가 하이 레벨로 제공되면 스위칭 소자(Q)는 턴온된다. 스위칭 소자(Q)는 역기전력의 흐름을 차단하는 다이오드 기능을 등가적으로 가질 수 있으며 드레인과 소스 간 전압 Vds 즉 턴온 전압은 낮게 형성될 수 있다.
스위칭 소자(Q)가 턴온된 후 입력 전류 iVIN은 점차 증가한다. 입력 전류 iVIN은 전력 변환 회로(14)의 인덕터(LM)와 스위칭 소자(Q)를 경유하여 흐르며, 스위칭 소자(Q)가 턴온된 이후 인덕터 전압 VLM은 입력 전압 VIN 레벨로 유지되며, 인덕터 전류 iM은 입력 전류 iVIN의 증가를 따라간다.
이때, 출력 회로(16)는 구동 신호 GD가 이전 주기에 턴오프한 것에 대응하여 캐패시터(Co)에 축적된 에너지를 부하(RL)에 방전할 수 있다. 그러므로, 출력 전압 Vo은 감소한다.
또한, 전력 변환 회로(14)의 1차측(NP)에서 2차측(NS)으로 에너지 전달은 이루어지지 않는다. 그러므로, 다이오드 전류 iD는 흐르지 않으며, 센싱 전압 VA와 감지 신호 VBD는 형성되지 않는다.
이후, 구동 신호 GD가 로우 레벨로 제공되면 스위칭 소자(Q)는 턴오프된다. 이에 대한 전원 회로의 동작은 도 5 및 도 6을 참조하여 설명한다.
스위칭 소자(Q)는 턴오프되면 입력 전류 iVIN의 흐름을 위한 경로를 제공하지 않으며 드레인과 소스 간 전압 Vds 즉 턴오프 전압이 높게 형성된다. 일례로, 턴오프 전압은 “입력 전압(VIN)+1차측(NP)과 2차측(NS)의 권선비(NP/NS)*출력 전압 Vo”로 정의될 수 있다. 즉, 입력 전류 iVIN은 흐르지 않으며, 인덕터 전압 VLM은 낮게 형성될 수 있다. 일례로, 인덕터 전압 VLM은 “1차측(NP)과 2차측(NS)의 권선비(NP/NS)*출력 전압 Vo”로 정의될 수 있다. 그리고, 스위칭 소자(Q)가 턴온된 시점에 턴오프 전압은 과도 특성을 가질 수 있다.
스위칭 소자(Q)가 턴오프되면 인덕터(LM)에 축적된 에너지에 의하여, 인덕터 전류 iM가 인덕터(LM)와 전력 변환 회로(14)의 1차측(NP)을 포함하는 폐루프에서 발생한다. 1차측(NP) 전류 흐름에 유도되어서 전류 변환 회로(14)의 2차측(NS)에 다이오드 전류 iD의 흐름이 개시된다. 다이오드 전류 iD의 양은 인덕터 전류 iM이 감소되는 양을 따른다.
이때, 출력 회로(16)는 다이오드 전류 iD에 의한 에너지를 캐패시터(Co)에 충전하면서 부하(RL)에 전달한다. 그러므로, 출력 전압 Vo은 증가한다.
전력 변환 회로(14)의 다이오드 전류 iD의 흐름은 보조 코일(NA)에서 센싱될 수 있다. 보조 코일(NA)은 다이오드 전류 iD의 흐름에 대응한 센싱 전압 VA을 하이 레벨로 출력하며, 영 전류 감지 회로(22)도 센싱 전압 VA에 대응한 하이 레벨의 감지 신호 VBD를 하이 레벨로 출력한다. 일례로, 하이 레벨의 센싱 전압 VA와 하이 레벨의 감지 신호 VBD는 “보조권선(NA)과 2차측(NS)의 권선비(NA/NS)*출력 전압 Vo”로 정의될 수 있다. 그리고, 로우 레벨의 센싱 전압 VA와 로우 레벨의 감지 신호 VBD는 이론적으로 “보조권선(NA)과 1차측(NP)의 권선비(NA/NP)*입력 전압 VIN”로 정의될 수 있으며 네가티브 값을 가질 수 있다. 그러나, 실제로 센싱 전압 VA와 로우 레벨의 감지 신호 VBD는 이론적으로 네가티브 값을 갖는 경우에 대하여 실질적인 "0" 레벨을 유지하는 것으로 설정될 수 있다.
상기와 같이 스위칭 소자(Q)의 턴오프 상태가 유지되면, 전력 변환 회로(14)의 2차측(NS)의 다이오드 전류 iD가 0(Zero)가 된다. 이때, 전력 변환 회로(14)의 1차측(NP) 전류인 인덕터 전류 iM도 0(Zero)가 된다.
턴오프 상태에서 스위칭 소자(Q)의 드레인과 소스 간 전압 Vds 즉 턴오프 전압이 높게 형성된다. 이 상태에서 스위칭 소자(Q)를 턴온하면, 드레인과 소스 간 전압 Vds의 차 즉 턴오프 전압과 턴온 전압의 차가 커서 스위칭 소자(Q)에서 스위칭 로스가 많이 발생할 수 있으며, 그 결과 전력 손실이 많이 발생할 수 있다.
상기한 전력 손실을 줄이기 위하여 본 발명은 디지털 신호 처리 블록(210)의 디지털 방식의 제어에 의하여 스위칭 소자(Q)의 온 시점을 조절할 수 있다. 스위칭 소자(Q)는 턴오프 전압과 턴온 전압의 차가 가장 낮은 시점에서 턴온될 수 있도록 제어될 수 있다.
상술한 바에서, 영 전류 감지 회로(22)는 전력 변환 회로(14)의 1차측(NP) 전류인 인덕터 전류 iM가 0(Zero)이 되는 영 전류 시점 이후 스위칭 소자(Q)의 턴오프 전압이 공진 주기의 기저점에 일치하는 시점에 감지 신호 VBD가 로우 레벨에 도달하도록 센싱 전압 VA에 대응한 지연 동작을 수행한다. 공진 주기의 기저점의 전압은 “입력 전압 VIN-1차측(NP)과 2차측(NS)의 권선비(NP/NS)*출력 전압 Vo”로 정의될 수 있다.
즉, 스위칭 소자(Q)는 턴오프 전압과 턴온 전압의 차가 가장 낮은 공진 주기의 기저점에서 턴온될 수 있다. 그 결과, 스위칭 소자(Q)의 스위칭 로스가 최소화될 수 있고, 스위칭 소자(Q)에 의한 전력 손실이 줄어들 수 있다.
도 4 및 도 6에서, 전력 변환 회로(14)의 1차측(NP) 전류인 인덕터 전류 iM가 0(Zero)이 되는 시점 즉 영 전류 시점은 T1으로 기재하고, 영 전류 감지 회로(22)에서 출력되는 감지 신호 VBD가 로우 레벨에 도달하는 시점은 T2로 기재한다. 이들을 대비하면, 센싱 전압 VA가 로우 레벨에 도달하는 시점에 비하여 감지 신호 VBD가 로우 레벨에 도달하는 시점이 지연되며, 감지 신호 VBD가 로우 레벨에 도달하는 시점이 스위칭 소자(Q)의 턴오프 전압의 공진 주기의 기저점에 일치됨을 이해할 수 있다.
제어부(20)는 상술한 바와 같이 영 전류 감지 회로(22)에서 출력되는 감지 신호 VBD를 이용하여 전력 변환 회로(14)의 출력 측의 영 전류 시점(T1) 이후 공진되는 스위칭 소자(Q)의 턴오프 전압의 공진 주기의 기저점에 대응하도록 스위칭 소자(Q)의 온 시점을 결정하고, 상기한 온 시점을 적용한 구동 신호 GD를 스위칭 소자(Q)에 제공할 수 있다.
또한, 제어부(20)는 카운팅을 수행하며, 카운트 값이 스위칭 소자(Q)의 턴오프 전압의 공진 주기들 중 원하는 공진 주기의 기저점에 대응하도록 설정되도록 미리 정해진 값과 일치하는 시점을 스위칭 소자(Q)의 온 시점으로 결정하고, 부하(RL)의 변화에 대응하여 스위칭 소자(Q)의 온 시점을 공진 주기 단위로 변경하며 하나의 공진 주기 내에서 점진적으로 변경하며 구동 신호 GD를 스위칭 소자(Q)에 제공할 수 있다.
보다 구체적으로 제어부(20)의 동작을 도 7을 참조하여 설명한다.
제어부(20)는 카운팅을 수행하며 카운팅을 이용하여 공진이 몇 번 이루어졌는지 알 수 있다. 제어부(20)는 공진 주기의 기저점에서 발생하는 공진 주기 펄스를 이용하여 카운팅할 수 있으며, 카운트 값이 미리 정해진 값과 일치하는지 판단한다.
제어부(20)는 감지 신호 VBD가 로우 레벨에 도달한 시점(T2)을 참조하여 각 공진 주기의 기저부에 대응하는 타이밍에 동기하는 공진 주기 펄스 BD를 생성한다. 제어부(20)는 카운트 값과 미리 정해진 값이 일치하면 스위칭 소자(Q)의 턴오프 전압의 공진 주기들 중 원하는 공진 주기의 기저점에 대응하도록 것으로 판단하여 온 시점을 결정한다.
제어부(20)는 전력 변환 회로(14)의 출력 측의 부하 상태에 대응하는 피드백 신호 FB를 수신하고, 피드백 신호 FB를 이용하여 부하의 변화를 감지할 수 있다.
제어부(20)는 피드백 신호 FB를 이용하여 부하의 변화를 감지한 경우 부하가 늘어나는 경우와 줄어드는 경우에 대응하여 스위칭 소자(Q)의 온 시간이 증가되거나 감소될 수 있도록 온 시점을 변경할 수 있다.
제어부(20)는 부하의 변화에 대응하여 공진 주기 단위로 온 시점을 변경할 수 있으며, 일례로 도 7과 같이 세번째 공진 주기와 네번째 공진 주기 사이에서 스위칭 소자(Q)의 온 시간이 점진적으로 감소하도록 구성될 수 있다.
제어부(20)는 부하의 변화에 대응하여 하나 또는 둘 이상의 공진 주기를 포함하는 인에이블 구간을 설정할 수 있으며, 도 7의 실시예는 인에이블 구간을 세번째 공진 주기와 네번째 공진 주기 사이로 예시한 것이다.
제어부(20)는 세번째 주기의 공진 주기 펄스 BD에 대응하여 인에이블 구간 동안 순차적으로 시프트되는 복수의 천이 제어 신호 BDS1~BDSn를 순차적으로 생성할 수 있으며, 제어부(20)는 각 천이 제어 신호 BDS1~BDSn에 대응하여 세번째 공진 주기의 기저부에서 네번째 공진 주기의 기저부로 순차적으로 온 시점이 변화되는 구동 신호 GD를 제공할 수 있다.
상기와 같이 온 시점이 변화되는 구동 신호 GD가 스위칭 소자(Q)에 제공되면, 스위칭 소자(Q)는 부하의 변화에 대응하여 온 시점이 변화된 구동 신호를 제공할 수 있다. 결과적으로 부하가 줄어든 경우에 전력 변환 회로(14)는 온 시간이 줄어든 구동 신호 GD에 의하여 구동될 수 있다.
상기와 같이 제어부(20)는 구동 신호 GD의 온 시간이 늘어나거나 줄어들도록 온 시점을 변경할 수 있다. 만약 제어부(20)가 아날로그 회로로 구현된 경우에는 온 시간을 줄이도록 설계하는 것이 용이하지 않을 수 있다. 그러나, 본 발명에서 구현된 제어부(20)는 디지털 신호 처리 블록을 이용한다. 그러므로 본 발명에서 구현된 제어부(20)는 디지털 연산을 이용하여 구동 신호 GD의 온 시간을 늘이거나 줄이는 것을 용이하게 구현할 수 있다.
한편, 본 발명에서 제어부(20)는 부하가 미리 정해진 수준 이하로 낮아지면 최소의 온 시간을 갖도록 구동 신호 GD를 스위칭 소자(Q)에 제공하는 버스트 모드를 수행할 수 있다. 이에 대하여 도 8을 참조하여 설명한다.
도 8은 버스트 모드(Burst Mode)를 설명하기 위한 파형도이다. 부하가 줄어드는 경우 출력 전압(Vo)이 증가하고 피드백 신호 FB가 낮아진다. 버스트 모드(Burst Mode)는 피드백 신호 FB가 일정 레벨 이하이면 불필요한 전력 소모를 방지하기 위하여 개시된다. 반대로 부하가 증가하는 경우 출력 전압(Vo)이 감소하고 피드백 신호 FB가 높아진다. 피드백 신호 FB가 일정 레벨 이상이면, 버스트 모드(Burst)가 종료된다.
즉, 피드백 신호 FB의 레벨은 도 8과 같이 부하가 줄어드는 것에 대응하여 점차 낮아지고 부하가 늘어나는 것에 대응하여 점차 높아질 수 있다.
디지털 신호 처리 블록(210)은 피드백 신호 FB에 대응하는 디지털 코드를 아날로그 디지털 컨버터(240)에서 제공받으며, 피드백 신호 FB의 변화에 대응하는 구동 신호 GD가 출력될 수 있도록 게이트 드라이버(220)를 제어한다.
주기적으로 출력되는 구동 신호 GD는 도 8 및 도 9와 같이 한 주기 내에 복수 개의 구동 펄스를 포함한다. 구동 신호 GD의 폭은 부하의 변화에 따라 변화될 수 있다. 구동 신호 GD의 폭이 넓으면 많은 수의 구동 펄스를 포함할 수 있고, 구동 신호 GD의 폭이 좁으면 적은 수의 구동 펄스를 포함할 수 있다. 상기한 구동 신호와 구동 펄스 간의 관계에 의하여, 구동 신호 GD의 온 시간은 구동 신호 GD에 포함된 구동 펄스들의 온 시간(ton)을 합한 것과 동일하다.
버스트 모드에 진입하면, 구동 신호 GD는 부하가 줄어드는 것에 대응하여 간헐적으로 제공된다. 버스트 모드에 대응하는 구동 신호 GD의 폭은 버스트 모드에 진입하지 않은 경우의 피드백 신호 FB와 비교하여 상대적으로 줄어든다. 그 결과 출력 전류 Io는 버스트 모드 동안 줄어들어서 최소 상태를 유지한다. 또한, 구동 펄스도 부하가 줄어드는 것에 대응하여 간헐적으로 제공될 수 있다.
한편, 버스트 모드 중에 스무드(Smooth)한 전력 변환과 그에 따른 소음 감소를 위하여, 구동 신호 GD의 한 주기에 포함되는 구동 펄스들은 최소 값에서 점차 증가하는 온 시간을 가질 수 있다. 도 8과 같이, 버스트 모드에 대응하여 구동 신호 GD의 한 주기에 포함되는 구동 펄스들은 전체 또는 일부에 대응하여 점차 증가하는 온 시간을 가질 수 있다. 그 결과 구동 신호 GD는 도 8의 CS*와 같이 피크치가 낮은 값에서 높은 값으로 증가하는 구동 펄스들을 포함하도록 출력될 수 있다. 도 8의 CS*는 센싱 신호의 전류량 변화를 예시한 파형도이며, 전류 피크치의 엔벨로프(Envelope)를 표현한 것이다.
상술한 도 8과 같이 버스트 모드에서 한 주기의 구동 신호 GD에 포함된 구동 펄스들의 온 시간을 최소 값에서 점차 증가하도록 제어함에 의하여, 본 발명의 실시예는 구동 신호 GD에 의한 스무드한 전력 변환이 가능하고 전력 변환에 수반되는 저주파 가청 잡음이 완화될 수 있다.
또한, 본 발명의 실시예는 여러 조건을 고려하여 버스트 모드로 진입하는 것을 제어할 수 있는 디지털 신호 처리 블록(210)이 구성될 수 있다.
먼저, 디지털 신호 처리 블록(210)은 스타트-업 회로(12)에 의한 소프트 스타트가 종료된 후 버스트 모드를 수행함이 바람직하다. 스타트-업 회로(12)에 의한 소프트 스타트 상태에는 전력 변환이 발생하지 않으므로, 버스트 모드가 수행될 필요가 없다.
그리고, 버스트 모드는 피드백 신호 FB의 레벨을 판단하여 수행될 수 있다. 버스트 모드는 노멀 모드(Normal Mode)와 스탠-바이 모드(Stand-by Mode)를 포함하며, 버스트 모드 중에, 피드백 신호 FB의 변화에 따라 노멀 모드와 스탠-바이 모드가 반복될 수 있다.
또한, 버스트 모드는 후술되는 도 10과 같이 구동 신호 GD의 구동 펄스가 최소 온 시간(ton)을 갖는 상태에서 수행될 수 있다.
또한, 버스트 모드는 동작 특성을 모니터링하는 등의 목적으로 수행되는 테스트 모드가 아닌 상태에서 수행될 수 있다. 테스트 모드 상태에서 버스트 모드를 수행하는 경우, 테스트 모드에서 오동작이 발생할 수 있다.
또한, 버스트 모드는 후술되는 도 11과 같이 오실레이터(230)의 출력이 로우 상태에서 수행될 수 있다. 후술되는 도 11에서 Fref는 오실레이터(230)에서 출력되는 펄스 신호이고, BM_EN은 버스트 모드에 대응하여 활성화되는 버스트 모드 인에이블 신호이다.
오실레이터(230)는 디지털 신호 처리 블록(210)의 동작과 아날로그 디지털 컨버터(240)의 동작을 위한 펄스를 제공하기 위한 것이다. 그러므로, 부하가 낮아서 전력 변환이 불필요한 경우 오실레이터(230)는 동작이 중지되도록 제어될 수 있다. 오실레이터(230)의 동작이 중지되면 디지털 신호 처리 블록(210)과 아날로그 디지털 컨버터(240)의 동작이 중지된다. 그러므로, 본 발명의 실시예는 전력 절감 효율이 개선될 수 있다.
상기한 조건들 중 적어도 하나에 의하여 버스트 모드가 수행되는 경우, 버스트 모드 중에 노멀 모드(Normal Mode)와 스탠-바이 모드(Stand-by Mode)가 피드백 신호 FB의 변화에 따라 반복될 수 있다.
상기한 버스트 모드, 노멀 모드 및 스탠-바이 모드에 대하여 도 10을 참조하여 보다 상세하게 설명한다.
본 발명의 실시예는 일시적인 피드백 신호 FB의 변화에 따라 버스트 모드가 변환되는 오동작을 방지하기 위하여 도 10과 같이 히스테리시스 범위가 설정될 수 있다. 도 10에서 히스테리시스 범위는 제1 전압 VBM _ IN 과 제2 전압 VBM _ OUT 사이로 예시된다.
디지털 신호 처리 블록(210)은 피드백 신호 FB가 미리 설정된 제1 전압 VBM_IN 레벨 이하로 하강하면 스탠-바이 모드로 진입하고, 제1 전압 VBM _ IN 레벨 보다 높게 설정된 제2 전압 VBM _ OUT 레벨 이상 상승하면 스탠-바이 모드를 벗어나도록 설정될 수 있다. 도 10에서 VMIN _ ON은 정상적인 구동 신호 GD의 출력을 위한 최소 전압을 의미한다.
디지털 신호 처리 블록(210)은 버스트 모드로 진입하면 먼저 노멀 모드로 구동 신호 GD를 제공한다. 노멀 모드에서, 디지털 신호 처리 블록(210)은 피드백 신호 FB의 출력이 낮아지는 것에 대응하여 구동 신호 GD에 포함된 구동 펄스들의 온 시간(ton)을 단계적으로 줄이며 스탠-바이 모드 전에 구동 신호 GD에 포함된 구동 펄스의 온 시간(ton)은 최소치에 도달하도록 제어한다.
그리고, 디지털 신호 처리 블록(210)은 버스트 모드로 진입한 후 피드백 신호 FB가 미리 설정된 제1 전압 VBM _ IN 레벨 이하이면 스탠-바이(Stand-by) 모드로 진입하도록 제어한다. 디지털 신호 처리 블록(210)은 스탠-바이 상태에 대응하여 스위칭 소자(Q)가 오프 상태를 유지하도록 게이트 드라이버(220)를 제어한다. 즉, 상기한 스탠-바이 상태에서 구동 펄스는 스위칭 소자(Q)에 제공되지 않는다.
전력 변환 회로(14)는 부하가 줄어드는 경우에 대응하여 상기와 같은 구동 신호(GD)의 폭 변화와 구동 펄스의 온 시간(ton)의 변화에 의하여 동작이 제어될 수 있다.
또한, 디지털 신호 처리 블록(210)은 부하가 증가하여서 피드백 신호 FB가 제2 전압 VBM _ OUT 레벨 이상으로 상승하면 스탠-바이 모드를 벗어나서 노말 모드에 의한 구동 펄스가 스위칭 소자(Q)에 제공되도록 게이트 드라이버(220)를 제어할 수 있다. 스탠-바이 모드에서 노말 모드로 진입하는 경우, 디지털 신호 처리 블록(210)은 피드백 신호 FB의 상승에 대응하여 최초 구동 펄스는 최소치의 온 시간(ton)을 가지며 그 후 구동 펄스는 점차 증가되는 온 시간(ton)을 갖도록 제어함이 바람직하다.
디지털 신호 처리 블록(210)은 스탠-바이 모드에서 노말 모드로 진입하는 경우 최초 구동 펄스가 최대 오프 시간(Toff)보다 작은 시간 내에 출력될 수 있도록 제어함이 바람직하다.
상기한 버스트 모드로 진입하는 조건들에 해당하는 경우 활성화된 버스트 모드 인에이블 신호가 도 11과 같이 제공될 수 있으며, 상기한 버스트 모드 인에이블 신호를 생성하기 위한 회로도는 도 12와 같이 예시될 수 있다. 도 12는 소프트 스타트의 종료 상태, 피드백 신호의 상태, 게이트 오프 상태, 온 시간의 상태, 그리고 오실레이터(230)의 동작 상태를 고려하여 버스트 모드를 수행하기 위한 버스트 모드 인에이블 신호 BM_EN을 생성하기 위한 회로도이며, 디지털 신호 처리 블록(210)에 포함될 수 있다.
소프트 스타트의 종료 상태는 제어 신호 SSE의 상태에 의하여 판단될 수 있고, 피드백 신호 FB의 상태는 미리 설정된 기준 전압 VBM_REF과 피드백 신호 FB를 에러 증폭기(212)를 이용한 비교로서 판단될 수 있으며, 게이트 오프 상태는 디지털 신호 처리 블록(210)에서 게이트 드라이버(220)에 제공되는 신호 PWM의 상태에 의하여 판단될 수 있고, 온 시간의 상태는 공진 주기의 기저점을 이동시키기 위한 제어 신호의 상태에 대응하는 값을 갖는 신호 STB_RDY에 의하여 판단될 수 있으며, 오실레이터(230)의 동작 상태는 오실레이터(230)에서 출력되는 펄스 Fref에 의하여 알 수 있다.
도 12에서 각 신호들이 조합되어서 D 플립플롭(214)의 입력단(D)과 SR 플립플롭(216)의 셋단(S)에 인가될 수 있으며, D 플립플롭(214)의 출력이 SR 플립플롭(216)의 리셋단(R)에 인가되고, SR 플립플롭(216)은 셋단(S)과 리셋단(R)에 인가되는 신호에 의하여 버스트 모드 인에이블 신호 BM_EN를 출력할 수 있다. 도 11의 각 신호들의 논리 조합은 각 산호들의 상태에 따라 달라지므로 논리 조합에 대한 구체적인 설명은 생략한다.
따라서, 본 발명은 여러 조건들을 고려하여 버스트 모드를 수행함으로써 불필요하게 버스트 모드를 수행하는 것을 방지하고 안정적으로 버스트 모드를 수행할 수 있어서 전력 절감을 효율적으로 수행할 수 있다. 본 발명에 제시된 조건들은 예시적으로 언급한 것이며, 제작자에 따라 다양한 관점의 조건들이 부가적으로 고려될 수 있다.

Claims (13)

  1. 스위칭 소자의 구동에 의하여 전력 변환 회로에서 전력 변환을 수행하는 전원 회로에 있어서,
    부하에 제공되는 출력 전압의 변화에 대응하는 피드백 전압에 대응하여 상기 부하가 미리 정해진 수준 이하로 낮아지면 버스트 모드를 수행하며, 상기 버스트 모드에 대응하여 상기 전력 변환을 위하여 주기적으로 제공되는 구동 신호가 일정 시간 최소 폭을 갖는 것을 일정 시간 유지하도록 제어하는 제어부;를 포함함을 특징으로 하는 전원 회로.
  2. 제1 항에 있어서,
    상기 제어부는 상기 전력 변환 회로의 1차 측의 영 전류 시점 이후 카운팅을 수행함으로써 미리 정해진 값과 카운트 값이 일치하는 시점을 상기 전력 변환을 위한 스위칭 소자의 턴오프 전압의 공진 주기의 기저점에 대응하는 온 시점으로 결정하고, 부하의 변화에 대응하여 상기 온 시점을 공진 주기 단위로 변경하며 하나의 상기 공진 주기 내에서 점진적으로 변경하며, 변경된 상기 온 시점을 적용한 구동 신호를 상기 스위칭 소자에 제공하는 전원 회로.
  3. 제1 항에 있어서,
    상기 제어부는 상기 버스트 모드에 대응하여 상기 구동 신호의 한 주기에 포함되는 복수 개의 구동 펄스들은 최소 값에서 점차 증가하는 온 시간을 갖도록 제어하는 전원 회로.
  4. 제3 항에 있어서,
    상기 제어부는 상기 버스트 모드에 대응하여 구동 신호의 한 주기에 포함되는 전체 또는 일부의 상기 구동 펄스들이 점차 증가하는 온 시간을 갖도록 제어하는 전원 회로.
  5. 제1 항에 있어서, 상기 제어부는,
    상기 버스트 모드는 상기 피드백 신호가 미리 설정된 제1 전압 레벨 이하로 하강한 후부터 제1 전압 레벨 보다 높게 설정된 제2 전압 레벨 이상 상승하기 전으로 설정되는 스탠-바이 모드를 포함하도록 설정되며,
    상기 스탠-바이 모드에서 상기 스위칭 소자가 오프 상태를 유지하도록 상기 구동 신호를 제어하는 전원 회로.
  6. 제5 항에 있어서, 상기 제어부는,
    상기 버스트 모드로 진입한 후 상기 스탠-바이 모드로 진입 전에 상기 피드백 신호가 낮아지는 것에 대응하여 상기 구동 펄스들의 온 시간을 줄여서 최소치에 도달하도록 제어하는 전원 회로.
  7. 제5 항에 있어서, 상기 제어부는,
    상기 스탠-바이 모드를 벗어나는 경우 상기 피드백 신호의 상승에 대응하여 최초 상기 구동 펄스는 최소치의 온 시간을 가지며 그 후 구동 펄스는 점차 증가되는 온 시간을 갖도록 제어하는 전원 회로.
  8. 제7 항에 있어서, 상기 제어부는,
    상기 스탠-바이 모드에서 노말 모드로 진입하는 경우 최초 상기 구동 펄스가 최대 오프 시간(Toff)보다 작은 시간 내에 출력될 수 있도록 제어하는 전원 회로.
  9. 제1 항에 있어서,
    상기 제어부는 오실레이터에서 제공되는 동작 펄스가 로우 구간이고 상기 구동 신호가 상기 스위칭 소자를 턴오프하는 것을 포함하는 조건에 대응하여 상기 버스트 모드를 수행하는 전원 회로.
  10. 제1 항에 있어서,
    상기 제어부는 소프트 스타트 동작 종료를 포함하는 조건에 대응하여 상기 버스트 모드를 수행하는 전원 회로.
  11. 제1 항에 있어서,
    상기 제어부는 상기 구동 신호에 포함된 구동 펄스의 온 시간이 최소치인 제1 조건과 테스트 모드를 벗어난 제2 조건 중 적어도 하나를 포함하는 조건에 대응하여 상기 버스트 모드를 수행하는 전원 회로.
  12. 제1 항에 있어서,
    동작 전압을 상기 제어부에 제공하는 스타트-업 회로를 더 포함하며, 상기 스타트-업 회로와 상기 제어부가 하나의 패키지에 포함되는 전원 회로.
  13. 제12 항에 있어서,
    상기 스위칭 소자가 상기 패키지에 더 포함되는 전원 회로.
KR1020140193790A 2014-12-30 2014-12-30 전원 회로 KR102335448B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140193790A KR102335448B1 (ko) 2014-12-30 2014-12-30 전원 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140193790A KR102335448B1 (ko) 2014-12-30 2014-12-30 전원 회로

Publications (2)

Publication Number Publication Date
KR20160082038A true KR20160082038A (ko) 2016-07-08
KR102335448B1 KR102335448B1 (ko) 2021-12-06

Family

ID=56504061

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140193790A KR102335448B1 (ko) 2014-12-30 2014-12-30 전원 회로

Country Status (1)

Country Link
KR (1) KR102335448B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000014147A (ja) * 1998-06-12 2000-01-14 Deutsche Thomson Brandt Gmbh スイッチトモ―ド電源及びマイクロプロセッサを有する配置
JP2002058240A (ja) * 2000-06-01 2002-02-22 Auto Network Gijutsu Kenkyusho:Kk Ｄｃ−ｄｃコンバータ回路
JP2010057361A (ja) * 1998-06-18 2010-03-11 Linear Technol Corp 電圧モードフィードバックバーストモード回路
KR20130061484A (ko) * 2011-12-01 2013-06-11 엘지전자 주식회사 스위칭 전원공급장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000014147A (ja) * 1998-06-12 2000-01-14 Deutsche Thomson Brandt Gmbh スイッチトモ―ド電源及びマイクロプロセッサを有する配置
JP2010057361A (ja) * 1998-06-18 2010-03-11 Linear Technol Corp 電圧モードフィードバックバーストモード回路
JP2002058240A (ja) * 2000-06-01 2002-02-22 Auto Network Gijutsu Kenkyusho:Kk Ｄｃ−ｄｃコンバータ回路
KR20130061484A (ko) * 2011-12-01 2013-06-11 엘지전자 주식회사 스위칭 전원공급장치

Also Published As

Publication number Publication date
KR102335448B1 (ko) 2021-12-06

Similar Documents

Publication Publication Date Title
US12081134B2 (en) Flyback converter with secondary side regulation
US8994351B2 (en) Smooth mode transition plateau for a power supply controller
US9093909B2 (en) Switching mode power supply and the method thereof
JP5453508B2 (ja) 効率的軽負荷動作を有する分離フライバックコンバータ
US10298137B2 (en) Advanced frequency reduction of quasi-resonant converters
CN106059304B (zh) 使用次级开关的电压有效减小的开关
KR101877552B1 (ko) Ｄｃ-ｄｃ 컨버터
US7378889B2 (en) Pulse width modulation device with a power saving mode controlled by an output voltage feedback hysteresis circuit
CN111327201B (zh) 具有限制控制装置以控制开关周期或开关频率的变化速率的功率转换器
US20090201705A1 (en) Energy converting apparatus, and semiconductor device and switching control method used therein
US20140098579A1 (en) Switched-mode power supply
US9787204B2 (en) Switching power supply device
KR101236955B1 (ko) 스위칭 모드 파워 서플라이 및 그 구동 방법
US10003270B2 (en) Reduction of audible noise in a power converter
US6738266B2 (en) Switching power supply unit
CN111585444A (zh) 开关转换器和用于操作开关转换器的方法
US9876433B2 (en) Reduction of audible noise in a power converter
US20180323719A1 (en) Switching device control with second assertion of drive signal during conduction phase
US10505461B2 (en) Flyback power converter circuit and primary side controller circuit and method thereof
CN102891603A (zh) 电源控制器与控制方法
US11705819B2 (en) Integrated circuit and power supply circuit
KR102335448B1 (ko) 전원 회로
KR102335419B1 (ko) 전원 회로
KR102335422B1 (ko) 전원 회로
JP2010057207A (ja) スイッチング電源装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141230

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191112

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141230

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210421

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210929

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211201

End annual number: 3

Start annual number: 1

PG1601 Publication of registration