KR20160070249A - 유기발광 디스플레이 장치 및 그 제조방법 - Google Patents

유기발광 디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20160070249A
KR20160070249A KR1020140175879A KR20140175879A KR20160070249A KR 20160070249 A KR20160070249 A KR 20160070249A KR 1020140175879 A KR1020140175879 A KR 1020140175879A KR 20140175879 A KR20140175879 A KR 20140175879A KR 20160070249 A KR20160070249 A KR 20160070249A
Authority
KR
South Korea
Prior art keywords
peripheral portion
opening pattern
material layer
sealing member
hole
Prior art date
Application number
KR1020140175879A
Other languages
English (en)
Other versions
KR102405124B1 (ko
Inventor
전희철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140175879A priority Critical patent/KR102405124B1/ko
Priority to US14/834,614 priority patent/US9947892B2/en
Publication of KR20160070249A publication Critical patent/KR20160070249A/ko
Application granted granted Critical
Publication of KR102405124B1 publication Critical patent/KR102405124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 셀 커팅 시 불량발생이 최소화된 유기발광 디스플레이 장치 및 그 제조방법을 위하여, 제1주변부 및 제2주변부를 포함하는 주변영역, 및 상기 제1주변부와 상기 제2주변부 사이의 디스플레이영역을 갖는, 하부기판, 상기 하부기판 상에 배치되는 상부기판, 상기 하부기판 및 상기 상부기판 사이에 개재되며 상기 하부기판의 상기 주변영역 상에 배치되는, 밀봉부재, 상기 밀봉부재와 상기 하부기판 사이에 개재되고, 상기 제1주변부 상의 제1개구패턴, 및 상기 제1개구패턴의 크기보다 작은 크기를 갖는 제2주변부 상의 제2개구패턴을 포함하는 제1물질층을 구비하는, 유기발광 디스플레이 장치를 제공한다.

Description

유기발광 디스플레이 장치 및 그 제조방법{Organic light-emitting display apparatus and manufacturing the same}
본 발명은 유기발광 디스플레이 및 그 제조방법에 관한 것으로서, 더 상세하게는 셀 커팅 시 불량발생이 최소화된 유기발광 디스플레이 장치 및 그 제조방법에 관한 것이다.
디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
일반적으로 유기발광 디스플레이 장치는 기판 상에 박막트랜지스터 및 유기발광소자들을 형성하고, 유기발광소자들이 스스로 빛을 발광하여 작동한다. 이러한 유기발광 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
이러한 유기발광 디스플레이 장치의 경우 원장 기판 상에 복수개의 디스플레이부들을 형성하고, 이들 각각을 밀봉하는 밀봉부재를 상부 기판 상에 형성한다. 원장 기판과 상부 기판을 접합한 후, 각각의 디스플레이부가 형성된 셀 마다 커팅을 진행하여 하나의 디스플레이 장치를 형성한다.
그러나 이러한 종래의 유기발광 디스플레이 장치 및 그 제조방법에는, 밀봉부재의 형성 순서에 따른 밀봉부재의 높이 및 수축율 차이에 의해 셀 커팅 시 원장 기판에서 인접 셀 간에 스트레스가 발생한다는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 셀 커팅 시 불량발생이 최소화된 유기발광 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1 주변부 및 제2 주변부를 포함하는 주변영역, 및 상기 제1 주변부와 상기 제2 주변부 사이의 디스플레이영역을 갖는, 하부기판, 상기 하부기판 상에 배치되는 상부기판, 상기 하부기판 및 상기 상부기판 사이에 개재되며 상기 하부기판의 상기 주변영역 상에 배치되는, 밀봉부재, 상기 밀봉부재와 상기 하부기판 사이에 개재되고, 상기 제1 주변부 상의 제1 개구패턴, 및 상기 제1 개구패턴의 크기보다 작은 크기를 갖는 제2 주변부 상의 제2 개구패턴을 포함하는 제1 물질층을 구비하는, 유기발광 디스플레이 장치가 제공된다.
상기 밀봉부재와 상기 제1 물질층 사이에 개재되고, 상기 제1 주변부 상의 제1 관통홀, 및 상기 제1 관통홀의 크기보다 작은 크기를 갖는 제2 주변부 상의 제2 관통홀을 포함하는 제2 물질층을 더 구비할 수 있다.
상기 제1 개구패턴 내에 상기 제1 관통홀이 위치하고, 상기 제2 개구패턴 내에 상기 제2 관통홀이 위치할 수 있다.
상기 제1 관통홀은 상기 제1 개구패턴 내에 복수 개 형성되고, 상기 제2 관통홀은 상기 제2 개구패턴 내에 복수 개 형성될 수 있다.
상기 주변영역은 상기 디스플레이영역 외곽에 배치되고 상기 제1 주변부 및 상기 제2 주변부를 연결하는, 제3 주변부 및 제4 주변부를 더 포함하고, 상기 제1 물질층은, 상기 제3 주변부 상의 제3 개구패턴, 및 상기 제3 개구패턴의 크기보다 작은 크기를 갖는 제4 주변부 상의 제4 개구패턴을 더 포함할 수 있다.
상기 제2 물질층은, 상기 제3 주변부 상의 제3 관통홀, 및 상기 제3 관통홀의 크기보다 작은 크기를 갖는 제4 주변부 상의 제4 관통홀을 더 포함할 수 있다.
상기 제3 개구패턴 내에 상기 제3 관통홀이 위치하고, 상기 제4 개구패턴 내에 상기 제4 관통홀이 위치할 수 있다.
상기 제3 관통홀은 상기 제3 개구패턴 내에 복수 개 형성되고, 상기 제4 관통홀은 상기 제4 개구패턴 내에 복수 개 형성될 수 있다.
상기 제3 개구패턴은 상기 제1 개구패턴보다 작고 상기 제2 개구패턴보다 클 수 있다.
상기 하부기판과 상기 제1 물질층 사이에 배리어층을 더 포함하고, 상기 제1 관통홀 및 상기 제2 관통홀을 통해 상기 배리어층의 적어도 일부분이 노출될 수 있다.
상기 밀봉부재는 상기 제1 관통홀 및 상기 제2 관통홀을 통해 상기 배리어층과 직접적으로 컨택할 수 있다.
상기 제1 물질층은 금속 물질을 포함하고, 상기 제2 물질층은 유기물 또는 무기물을 포함할 수 있다.
본 발명의 다른 일 관점에 따르면, 디스플레이영역 및 상기 디스플레이영역 외곽의 주변영역을 갖는, 하부기판, 상기 하부기판 상에 배치되는 상부기판, 상기 하부기판 및 상기 상부기판 사이에 개재되며, 상기 하부기판의 상기 주변영역 상에 배치되는 밀봉부재, 상기 밀봉부재와 상기 하부기판 사이에 개재되고, 개구패턴을 포함하는 제1 물질층, 상기 밀봉부재와 상기 제1 물질층 사이에 개재되고, 상기 개구패턴 내에 배치된 복수개의 관통홀들을 포함하는 제2 물질층을 구비하는, 유기발광 디스플레이 장치가 제공된다.
상기 개구패턴 및 상기 관통홀들은 상기 주변영역을 따라 시계방향 또는 반시계방향으로 점차적으로 작게 형성될 수 있다.
본 발명의 또 다른 일 관점에 따르면, 제1 주변부 및 제2 주변부를 포함하는 주변영역 및 제1 주변부와 제2 주변부 사이의 디스플레이영역을 각각 갖는, 복수개의 패널들을 구비한 하부 모기판을 준비하는 단계, 하부 모기판 상에 제1 물질층을 형성하는 단계, 제1 주변부 상에 형성된 제1 물질층에 제1 개구패턴을 형성하고, 제2 주변부 상에 형성된 제1 물질층에 제1 개구패턴의 크기보다 작은 크기를 갖는, 제2 개구패턴을 형성하는 단계, 디스플레이영역 상에 유기발광소자를 포함하는 디스플레이부를 형성하는 단계, 주변영역에 밀봉부재를 형성하는 단계, 밀봉부재를 사이에 두고 하부 모기판과 상부 모기판을 접합시키는 단계 및 복수개의 패널들 사이의 커팅라인을 따라 패널들을 커팅하는 단계를 포함하고, 상기 밀봉부재를 형성하는 단계는, 제1 주변부에 밀봉부재를 형성한 후 제2 주변부에 밀봉부재를 형성하는 단계인, 유기발광 디스플레이 장치의 제조방법이 제공된다.
상기 밀봉부재를 형성하는 단계는, 시계방향 또는 반시계방향으로 밀봉부재를 형성하는 단계일 수 있다.
상기 제1 물질층을 형성하는 단계와 상기 밀봉부재를 형성하는 단계 사이에 제2 물질층을 형성하는 단계를 더 포함하며, 제2 물질층을 형성하는 단계는, 제1 주변부 상에 형성된 제2 물질층에 제1 관통홀을 형성하고, 제2 주변부 상에 형성된 제2 물질층에 제1 관통홀의 크기보다 작은 크기를 갖는, 제2 관통홀을 형성하는 단계일 수 있다.
상기 제2 물질층을 형성하는 단계는, 제1 개구패턴 내에 제1 관통홀을 형성하고, 제2 개구패턴 내에 제2 관통홀을 형성하는 단계일 수 있다.
제1 관통홀은 제1개구패턴 내에 복수 개 형성되고, 제2 관통홀을 제2 개구패턴 내에 복수 개 형성될 수 있다.
상기 하부 모기판을 준비하는 단계 및 상기 제1 물질층을 형성하는 단계 사이에 배리어층을 형성하는 단계를 더 포함하고, 상기 밀봉부재를 형성하는 단계에서, 밀봉부재는 제1 관통홀 및 제2 관통홀을 통해 배리어층의 적어도 일부와 직접적으로 컨택할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 셀 커팅 시 불량발생이 최소화된 유기발광 디스플레이 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 유기발광 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 도 1에 도시된 유기발광 디스플레이 장치를 Ⅱ-Ⅱ´ 방향으로 취한 단면을 개략적으로 도시하는 단면도이다.
도 3은 도 2의 Ⅲ 부분의 밀봉부재가 형성된 부분을 확대하여 도시하는 평면도이다.
도 4는 도 3에 도시된 유기발광 디스플레이 장치를 Ⅳ-Ⅳ 방향으로 취한 단면을 개략적으로 도시하는 단면도이다.
도 5는 도 1에 도시된 유기발광 디스플레이 장치의 디스플레이영역의 디스플레이부를 개략적으로 도시하는 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 유기발광 디스플레이 장치의 제조 과정에서 인접한 두 디스플레이 패널을 개략적으로 도시하는 평면도이다.
도 7 내지 도 9는 도 6의 VII-VII 선을 취한 영역의 제조과정을 개략적으로 도시하는 단면도들이다.
도 10은 도 6의 X-X 선을 취한 영역의 제조과정을 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기발광 디스플레이 장치를 개략적으로 도시하는 평면도이고, 도 2는 도 1에 도시된 유기발광 디스플레이 장치를 Ⅱ-Ⅱ´ 방향으로 취한 단면을 개략적으로 도시하는 단면도이며, 도 3은 도 2에 도시된 유기발광 디스플레이 장치의 밀봉부재가 형성된 부분을 확대하여 도시하는 단면도이고, 도 4는 도 3에 도시된 유기발광 디스플레이 장치의 밀봉부재 하부에 형성된 물질층을 개략적으로 도시하는 평면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 관한 유기발광 디스플레이 장치는 하부기판(100), 하부기판(100) 상에 배치되며 일부가 패터닝된 제1 물질층(142)및 제2 물질층(152), 디스플레이부(200), 밀봉부재(400) 및 상부기판(500)을 포함한다.
도 1 및 도 2를 참조하면, 하부기판(100)은 복수개의 화소들이 배치되는 디스플레이영역(DA)과, 이 디스플레이영역(DA)을 감싸는 주변영역(PA)을 가질 수 있다. 하부기판(100)의 주변영역(PA)은 제1 주변부(PA1), 제2 주변부(PA2), 제3 주변부(PA3), 제4 주변부(PA4) 및 패드부(PAD)를 포함할 수 있다. 도 1에 도시된 것과 같이 제1 주변부(PA1)를 기준으로 제2 주변부(PA2)가 대칭적으로 배치되고, 제3 주변부(PA3)를 기준으로 제4 주변부(PA4)가 대칭적으로 배치된다. 즉 제1 주변부(PA1)을 기준으로 제3 주변부(PA3), 제2 주변부(PA2) 및 제4 주변부(PA4) 순으로 반시계 방향으로 배치될 수 있다. 다만 이는 본 발명의 실시예 중 하나로 제1 주변부(PA1) 내지 제4 주변부(PA4)의 배치가 이에 한정되는 것은 아니다. 제1 주변부(PA1) 내지 제4 주변부(PA4)의 배치 관계는 후술할 밀봉부재(400)의 형성 순서와 관련되는 것으로 이에 대하여는 이후 설명에서 자세히 후술한다.
이러한 하부기판(100)은 글라스재, 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다.
하부기판(100) 상에 배치되는 상부기판(500) 역시 하부기판(100)에 형성된 디스플레이영역(DA)에 대응하는 디스플레이영역(DA) 및 디스플레이영역(DA)을 감싸는 주변영역(PA)을 갖는다. 상부기판(500)은 하부기판(100)과 마찬가지로 글라스재, 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다.
하부기판(100)과 상부기판(500) 사이에는 밀봉부재(400)가 배치될 수 있다. 이러한 밀봉부재(400)는 하부기판(100)의 주변영역(PA) 상에는 배치될 수 있다. 밀봉부재(400)를 통해 상부기판(500)을 하부기판(100)에 접합하여 밀봉시킬 수 있다. 예컨대 밀봉부재(400)는 프릿(frit) 또는 에폭시 등으로 형성할 수 있는데, 물론 본 발명이 이에 한정되는 것은 아니다.디스플레이영역(DA) 상에는 디스플레이부(200)가 배치되며 디스플레이부(200)는 복수개의 화소들을 포함한다. 예컨대 디스플레이영역(DA)은 복수개의 박막 트랜지스터들과 이에 연결된 화소전극들을 포함하는 유기발광 디스플레이부일 수 있다. 디스플레이부(200)의 상세한 구조에 대하여는 후술하는 도 4에서 자세히 설명한다.
이어서 도 3 및 도 4를 함께 참조하면, 하부기판(100) 상에는 배리어층(110)이 배치될 수 있는데, 배리어층(110)은 하부기판(100)의 면을 평탄화하기 위해 또는 박막트랜지스터의 반도체층(120, 도 4참조)으로 불순물 등이 침투하는 것을 방지하기 위한 버퍼층일 수 있다. 이러한 배리어층(110)은 실리콘옥사이드 또는 실리콘나이트라이드 등으로 형성될 수 있다.
배리어층(110) 상에는 제1 물질층(142)이 배치될 수 있다. 제1 물질층(142) 은 디스플레이부(200)에서는 박막트랜지스터의 게이트전극(140, 도 5 참조)과 동일한 층에 배치될 수 있고, 동일한 물질로 형성될 수 있다. 따라서 제1 물질층(142)은 금속 물질을 포함하여 형성될 수 있으며, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
배리어층(110)과 제1 물질층(142)은 하부기판(100) 전면(全面)에 걸쳐 배치될 수 있는데, 제1 물질층(142)중 하부기판(100)의 주변영역(PA) 상에 배치된 제1 물질층(142)에는 개구패턴(310, 320)이 배치될 수 있다. 도 3에서는 개구패턴(310, 320)이 사각형의 형태로 도시되어 있으나 개구패턴(310, 320)의 형상이 반드시 이에 한정되는 것은 아니다.
상세하게는 주변영역(PA)의 제1 주변부(PA1)에 위치한 제1 물질층(142)은 제1 개구패턴(310)을 포함하고, 제2 주변부(PA2)에 위치한 제1 물질층(142)은 제2 개구패턴(320)을 포함할 수 있다. 이때 제2 개구패턴(320)의 크기는 제1 개구패턴(310)의 크기보다 작을 수 있다. 이러한 제1,2 개구패턴(310, 320)은 주변영역(PA) 상에 복수 개 형성될 수 있다. 제1,2 개구패턴(310, 320)에 의해 제1 물질층(142) 하부에 배치된 배리어층(110)의 일부가 외부로 노출될 수 있다.
이와 같이 제1,2 개구패턴(310, 320)의 크기 차이는 밀봉부재(400)의 형성 순서에 의해 결정될 수 있다. 즉 제1 개구패턴(310)의 크기가 제2 개구패턴(320)의 크기 보다 크게 형성되는 것은 제1 개구패턴(310)이 위치한 제1 주변부(PA1) 상에 밀봉부재(400)가 먼저 형성되기 때문이다. 따라서 밀봉부재(400)가 먼저 형성되는 제1 주변부(PA1)에 위치한 제1 개구패턴(310)의 크기가 더 크고, 상대적으로 밀봉부재(400)가 나중에 형성되는 제2 주변부(PA2)에 위치한 제2 개구패턴(320)의 크기가 더 작게 형성될 수 있다.
이는 밀봉부재(400)의 제조과정에서의 형성 방법에 기인한 것으로 이해될 수 있다. 즉 밀봉부재(400)가 하부기판(100) 또는 상부기판(500)의 주변영역(PA) 상에 시계방향 또는 반시계방향으로 형성되고, 이때 밀봉부재(400)가 먼저 형성되는 부분의 높이가 더 높게 형성될 수 있다. 따라서 밀봉부재(400) 형성 시 밀봉부재(400)가 먼저 형성되는 부분, 즉 본 발명의 일 실시예에서는 제1 주변부(PA1)에 제1 개구패턴(310)을 배치하여 밀봉부재(400)의 형성 순서에 따른 시작 부분과 끝 부분의 높이 차이를 조절할 수 있다.
한편 제1 물질층(142)상에는 제2 물질층(152)이 배치될 수 있다. 제2 물질층(152)은 배리어층(110) 및 제1 물질층(142)과 마찬가지로 하부기판(100) 전면(全面)에 걸쳐 배치될 수 있다. 제2 물질층(152)은 디스플레이영역(DA)으로 연장되어 배치되고, 디스플레이영역(DA)에서 박막트랜지스터의 게이트전극(140)과 소스전극(160, 도 5 참조) 및 드레인전극(162, 도 5 참조)을 전기적으로 분리시키기 위한 층간절연막(130, 도 5 참조)일 수 있다. 이러한 제2 물질층(152)은 유기물 및/또는 무기물, 예컨대 실리콘옥사이드 또는 실리콘나이트라이드 등의 물질로 단층으로 형성되거나 또는 다층으로 형성될 수 있다.하부기판(100)의 주변영역(PA) 상에 배치된 제2 물질층(152)은 관통홀(312, 322)을 구비할 수 있다. 도 3에서는 관통홀(312, 322)이 사각형의 형태로 도시되어 있으나 관통홀(312, 322)의 형상이 반드시 이에 한정되는 것은 아니다.
상세하게는 주변영역(PA)의 제1 주변부(PA1) 상에 위치한 제2 물질층(152)은 제1 관통홀(312)을 포함하고, 제2 주변부(PA2) 상에 위치한 제2 물질층(152)은 제2 관통홀(322)을 포함할 수 있다. 이때 2 개구패턴(320)의 크기는 제1 개구패턴(310)의 크기보다 작게 형성된 것과 같이, 제2 관통홀(322)의 크기 역시 제1 관통홀(312)의 크기보다 작을 수 있다.
한편 제1 관통홀(312)은 제1 개구패턴(310) 내에 위치할 수 있고, 제2 관통홀(322)은 제2 개구패턴(320) 내에 위치할 수 있다. 따라서 제1,2 관통홀(312, 322)을 통해 배리어층의 일부가 노출될 수 있다. 이러한 제1,2 관통홀(312, 322)은 복수 개 배치될 수 있는데, 즉 제1 관통홀(312)이 제1 개구패턴(310) 내에 복수 개 형성되고, 제2 관통홀(322)이 제2 개구패턴(320) 내에 복수 개 형성될 수 있다.
이러한 제1,2 관통홀(312, 322)에 의해 제1 물질층(142) 및 제2 물질층(152) 하부에 배치된 배리어층(110)의 일부가 외부로 노출될 수 있다. 즉 제2 물질층(152)은 제1 물질층(142)을 덮도록 배치될 수 있다. 제2 물질층(152)은 제1 물질층(142)에 형성된 제1,2 개구패턴(310, 320)의 적어도 일부를 덮도록 배치될 수 있다. 즉 제2 물질층(152)은 제1,2 개구패턴(310, 320) 내에 각각 제1,2 관통홀(312, 322)을 구비하며, 이러한 제1,2 관통홀(312, 322)을 통해 하부에 배치된 배리어층(110)의 일부가 외부로 노출될 수 있다.
제2 물질층(152) 상에는 밀봉부재(400)가 배치될 수 있는데, 이때 밀봉부재(400)는 제1,2 관통홀(312, 322)의 내부를 채우도록 배치된다. 제1,2 개구패턴(310, 320) 내에 배치된 제1,2 관통홀(312, 322)은 밀봉부재(400)가 하부기판(100)에 안정적으로 부착될 수 있도록 표면적을 증가시키며 깊이감을 더할 수 있다. 밀봉부재(400)는 제1 관통홀(312) 및 제2 관통홀(322)을 통해 배리어층(110)과 직접적으로 컨택할 수 있다.
상술한 것과 같이 본 발명의 일 실시예에 따른 디스플레이 장치는, 제1 주변부(PA1) 상에 배치된 제1 물질층(142)이 제1 개구패턴(310)을 구비하고, 제1 물질층(142)을 상에 배치되는 제2 물질층(152)이 제1 개구패턴(310) 내에 한 개 이상의 제1 관통홀(312)을 구비하는 구조를 가질 수 있다. 이와 같은 구조는 도 3을 참조하면, 제1 개구패턴(310) 내에 한 개 이상의 제1 관통홀(312)을 구비한 구조가 하나의 박스(Box) 구조를 갖는 것으로 이해될 수 있다.
또한 제1 주변부(PA1)와 대칭적으로 배치되는 제2 주변부(PA2) 상에 배치된 제1 물질층(142)이 제2 개구패턴(320)을 구비하고, 제1 물질층(142)을 상에 배치되는 제2 물질층(152)이 제2 개구패턴(320) 내에 한 개 이상의 제2 관통홀(322)을 구비하는 구조를 가질 수 있다. 이때 제2 개구패턴(320)의 크기는 제1 개구패턴(310)의 크기보다 작게 형성될 수 있고, 마찬가지로 제2 관통홀(322)의 크기 역시 제1 관통홀(312)의 크기보다 작게 형성될 수 있다.
하나의 디스플레이 패널의 관점에서는 제1 주변부(PA1)와 제2 주변부(PA2)가 디스플레이영역(DA)을 사이에 두고 대칭적으로 배치되어 있지만, 제조 과정에서 일 디스플레이 패널의 제2 주변부(PA2)는 일 디스플레이 패널과 장 변을 공유하고 있는 타 디스플레이 패널의 제1 주변부(PA1)와 인접해 있다. 따라서 일 디스플레이 패널 내에서 일 방향으로 밀봉부재(400)가 형성될 때 처음과 끝 부분의 밀봉부재(400)의 높이 차이가 발생하고 이로 인해 인접한 디스플레이 패널의 하부기판(100) 및 상부기판(500) 간에 밀봉부재(400) 형성 및 수축에 따른 스트레스가 발생하게 된다. 따라서 본 발명의 일 실시예에 관한 디스플레이 장치에서는 디스플레이 패널의 제1 주변부(PA1) 상에 배치된 제1 개구패턴(310)과 제1 관통홀(312)의 크기가 제2 주변부(PA2) 상에 배치된 제2 개구패턴(320)과 제2 관통홀(322)의 크기보다 크게 형성될 수 있다. 이는 밀봉부재(400)가 제1 주변부(PA1)를 시작으로 반시계 방향으로 형성되는 경우, 밀봉부재(400)가 먼저 형성 및 수축되기 시작하는 제1 주변부(PA1)에서 높이가 높게 형성되므로, 제1 주변부(PA1) 상에 배치된 제1 개구패턴(310)과 제1 관통홀(312)의 크기를 제2 주변부(PA2) 상에 배치된 제2 개구패턴(320)과 제2 관통홀(322)의 크기보다 크게 형성하여, 인접한 디스플레이 패널 간의 밀봉부재(400)의 높이 차로 인한 하부기판(100) 및 상부기판(500)의 스트레스를 최소화 시킬 수 있다.
한편 도 1에 도시된 것과 같이, 하부기판(100)의 주변영역(PA)은 제1 주변부(PA1) 및 제2 주변부(PA2)를 연결하는 제3 주변부(PA3) 및 제4 주변부(PA4)를 더 포함할 수 있다. 제1 주변부(PA1) 내지 제4 주변부(PA4)는 대략 직사각형으로 형성된 하부기판(100)의 주변영역(PA)의 각 변을 따라 대응하록 배치되는 것으로 이해될 수 있다. 또한 제1 주변부(PA1)와 제2 주변부(PA2), 제3 주변부(PA3)와 제4 주변부(PA4)가 각각 대칭적으로 배치될 수 있다. 즉 제1 주변부(PA1)를 기준으로 반시계 방향으로 제1 주변부(PA1), 제3 주변부(PA3), 제2 주변부(PA2) 및 제4 주변부(PA4)가 순서대로 배치될 수 있다.
도면에 도시되어 있지는 않지만, 제3 주변부(PA3) 및 제4 주변부(PA4) 상에도 배리어층(110), 제1 물질층(142)및 제2 물질층(152)이 배치될 수 있음은 물론이다. 상술한 것과 마찬가지로, 제3 주변부(PA3) 상에 위치한 제1 물질층(142)은 제3 개구패턴(미도시)을 포함하고, 제4 주변부(PA4) 상에 위치한 제1 물질층 (142)은 제4 개구패턴(미도시)을 포함할 수 있다. 이때 제4 개구패턴의 크기는 제3 개구패턴의 크기보다 작을 수 있다. 이러한 제3,4 개구패턴은 주변영역(PA) 상에 복수 개 형성될 수 있다.
또한 제3 주변부(PA3) 및 제4 주변부(PA4)에도 제1 물질층(142)상에 제2 물질층(152)이 배치될 수 있다. 제3 주변부(PA3) 상에 위치한 제2 물질층(152)은 제3 관통홀(미도시)을 포함하고, 제4 주변부(PA4) 상에 위치한 제2 물질층(152)은 제4 관통홀(미도시)을 포함할 수 있다. 이때 마찬가지로 제4 관통홀의 크기는 제3 관통홀의 크기보다 작을 수 있다.
한편 상술한 것과 마찬가지로, 제3 관통홀은 제3 개구패턴 내에 위치할 수 있고, 제4 관통홀은 제4 개구패턴 내에 위치할 수 있다. 따라서 제3,4 관통홀을 통해 배리어층(110)의 일부가 노출될 수 있다. 이러한 제3,4 관통홀은 복수 개 배치될 수 있는데, 즉 제3 관통홀이 제3 개구패턴 내에 복수 개 형성되고, 제4 관통홀이 제4 개구패턴 내에 복수 개 형성될 수 있다.
다시 도 1 내지 도 4를 참조하면, 제1 주변부(PA1)를 기준으로 제3 주변부(PA3), 제2 주변부(PA2) 및 제4 주변부(PA4)가 반시계 방향으로 배치되어 있다. 따라서 제1 주변부(PA1) 상에 배치된 제1 개구패턴(310) 및 제1 관통홀(312)의 크기가 가장 크게 형성되고, 제1 주변부(PA1)를 기준으로 반시계 방향으로 패턴들의 크기가 점차 작게 형성될 수 있다. 즉 제3 주변부(PA3)에 배치된 제3 개구패턴의 크기는 제1 주변부(PA1)에 배치된 제1 개구패턴(310)의 크기 보다 작고, 제2 주변부(PA2)에 배치된 제2 개구패턴(320)의 크기 보다는 크게 형성될 수 있다.
다시 말해 제1 주변부(PA1) 상에 배치된 제1 개구패턴(310) 및 제1 관통홀(312), 제3 주변부(PA3) 상에 배치된 제3 개구패턴 및 제3 관통홀, 제2 주변부(PA2) 상에 배치된 제2 개구패턴(320) 및 제2 관통홀(322), 제4 주변부(PA4) 상에 배치된 제4 개구패턴 및 제4 관통홀의 크기가 순차적으로 점점 작게 형성된다. 즉 제1 개구패턴(310) 및 제1 관통홀(312)의 크기가 가장 크게 형성되고, 제4 개구패턴 및 제4 관통홀이 가장 작게 형성된다.
한편 상술한 일 실시예에서는 제1 주변부(PA1)를 기준으로 제3 주변부(PA3), 제2 주변부(PA2) 및 제4 주변부(PA4)가 반시계 방향으로 배치되는 경우를 설명하였다. 다만 본 발명은 이에 한정되는 것은 아니고, 제1 주변부(PA1)를 기준으로 제3 주변부(PA3), 제2 주변부(PA2) 및 제4 주변부(PA4)가 시계 방향으로 배치될 수도 있다. 이 경우에는 상술한 것과 마찬가지로 제1 주변부(PA1) 상에 배치된 제1 개구패턴(310) 및 제1 관통홀(312)의 크기가 가장 크게 형성되고, 제1 주변부(PA1)를 기준으로 시계 방향으로 패턴들의 크기가 점차 작게 형성될 수 있다.도 3을 참조하면, 하부기판(100)의 주변영역(PA) 상에는 밀봉부재(400)가 배치될 수 있다. 밀봉부재(400)는 프릿(frit) 또는 에폭시 등으로 형성할 수 있는데, 물론 본 발명이 이에 한정되는 것은 아니다. 도 3에서는 제2 물질층(152) 상에 밀봉부재(400)가 배치된 것으로 도시되어 있으나, 제2 물질층(152)과 밀봉부재(400) 사이에 또 다른 물질층이 배치될 수도 있다.
이러한 밀봉부재(400)는 하부기판(100)과 상부기판(500) 사이에 개재되도록 배치될 수 있다. 따라서 밀봉부재(400)에 의해 하부기판(100)과 상부기판(500)이 접합되고 하부기판(100)의 디스플레이영역(DA) 상에 배치된 디스플레이부가 외부로부터 밀봉 보호된다. 밀봉부재(400)에 의해 상부기판(500)과 하부기판(100)을 견고하게 접합시키기 위해 하부기판(100)의 주변영역(PA) 상에 배치된 제1 물질층(142)에 제1 개구패턴(310) 내지 제4 개구패턴, 제2 물질층(152)에 제1 관통홀(312) 내지 제4관통홀이 배치될 수 있다. 이러한 개구패턴들 및 관통홀들에 의해 하부기판(100)과 밀봉부재(400)의 접촉 면적이 넓어져 밀봉부재(400)와 하부기판(100)의 접합력을 향상시킬 수 있다.
이때 밀봉부재(400)를 형성하는 방법에 대하여는 후술할 제조방법의 설명에서 자세히 서술하겠지만, 모기판에서 밀봉부재(400)를 형성하고 각각 패널의 커팅 공정을 진행할 때 밀봉부재(400)를 형성하는 순서에 따라 밀봉부재(400)의 형성 높이 및 레이저 어닐링 시 수축율이 달라진다. 따라서 모기판 내에서 각 인접 패널 별로 스트레스가 작용하고, 이는 커팅 공정 진행 시 커팅 부위의 에지(edge) 불량을 초래하게 된다. 이러한 현상은 커팅 간격이 좁은 모델일수록 불량율이 높아진다.
상기 문제점을 방지하고자 본 발명의 일 실시예에서는 밀봉부재(400) 하부에 밀봉부재(400)와 하부기판(100)의 접착력을 높이기 위해 형성하는 개구패턴들 및 관통홀들의 크기를 각 부분별로 다르게 형성하여 밀봉부재(400) 형성 시 높이 차이에 기인한 스트레스를 최소화 시킬 수 있다. 상세하게는 밀봉부재(400)는 하부기판(100)의 주변영역(PA)을 따라 시계방향 또는 반시계 방향으로 형성되는데, 밀봉부재(400) 형성 시 시작부의 높이가 가장 높고 그 후 점점 높이가 낮게 형성되며 종료부의 높이가 가장 낮다. 따라서 본 발명의 일 실시예에서는 하부기판(100)의 제1 주변부(PA1)에서 제2 주변부(PA2) 방향으로 밀봉부재(400)가 형성되고 밀봉부재(400) 형성의 시작부인 제1 주변부(PA1) 상에 형성된 제1 개구패턴(310) 및 제1 관통홀(312)의 크기가, 제2 주변부(PA2)에 형성된 제2 개구패턴(320) 및 제2 관통홀(322)의 크기보다 크게 형성된다. 전체적으로 보면 밀봉부재(400)의 형성 방향이 제1 주변부(PA1)를 시작부로 제3 주변부(PA3), 제2 주변부(PA2), 제4 주변부(PA4) 순서로 반시계 방향으로 형성된다고 할 때, 제1 주변부(PA1)에 배치된 제1 개구패턴(310) 및 제1 관통홀(312)의 크기가 가장 크고, 제4 주변부(PA4)에 배치된 제4 개구패턴 및 제4 관통홀의 크기가 가장 작게 형성된다. 이러한 패턴은 각 패널마다 동일하며, 따라서 인접한 패널 간에 밀봉부재(400)에 의한 스트레스를 완화하여 패널 커팅 시 에지 불량을 최소화 시킬 수 있다.
도 5는 도 1에 도시된 유기발광 디스플레이 장치의 디스플레이영역(DA)의 디스플레이층을 개략적으로 도시하는 단면도이다.
도 5를 참조하면, 본 발명의 또 다른 일 실시예에 관한 유기발광 디스플레이 장치는 하부기판(100)과, 하부기판(100)의 일 면에 배치되는 박막트랜지스터층(190) 및 유기발광소자(240)를 구비한다. 본 발명의 일 실시예에 관한 디스플레이부(200)는 박막트랜지스터층(190) 및 유기발광소자(240)를 포함할 수 있다. 도 4에서는 박막트랜지스터층(190) 상에 유기발광소자(240)가 배치된 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 배면발광의 경우 유기발광소자(240)가 하부기판(100) 상에 직접 배치되는 것도 가능하다. 본 실시예에서는 디스플레이부(200)가 유기발광소자(240)를 포함하는 경우를 서술하나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 디스플레이부(200)는 복수개의 박막 트랜지스터(TFT)들과 이에 연결된 화소전극들을 포함하는 유기발광 디스플레이부일 수도 있다.
하부기판(100) 상에는 디스플레이층(200)이 배치되는데, 이러한 박막트랜지스터층(190) 은 박막트랜지스터(TFT) 및 커패시터(CAP)가 배치될 수 있고, 박막트랜지스터(TFT)와 전기적으로 연결되는 유기발광소자가 위치할 수 있다. 박막트랜지스터(TFT)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(120), 게이트전극(140), 소스전극(160) 및 드레인전극(162)을 포함한다. 이하 박막트랜지스터(TFT)의 일반적인 구성을 자세히 설명한다.
먼저 하부기판(100) 상에는 하부기판(100)의 면을 평탄화하기 위해 또는 박막트랜지스터(TFT)의 반도체층(120)으로 불순물 등이 침투하는 것을 방지하기 위해, 실리콘옥사이드 또는 실리콘나이트라이드 등으로 형성된 배리어층(110)이 배치되고, 이 배리어층 (110) 상에 반도체층(120)이 위치하도록 할 수 있다. 배리어층(110)은 버퍼층으로 이해될 수 있다.
반도체층(120)의 상부에는 게이트전극(140)이 배치되는데, 이 게이트전극(140)에 인가되는 신호에 따라 소스전극(160) 및 드레인전극(162)이 전기적으로 소통된다. 게이트전극(140)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
이때 반도체층(120)과 게이트전극(140)과의 절연성을 확보하기 위하여, 실리콘옥사이드 및/또는 실리콘나이트라이드 등으로 형성되는 게이트절연막(130)이 반도체층(120)과 게이트전극(140) 사이에 개재될 수 있다.
게이트전극(140)의 상부에는 층간절연막(150)이 배치될 수 있는데, 이는 실리콘옥사이드 또는 실리콘나이트라이드 등의 물질로 단층으로 형성되거나 또는 다층으로 형성될 수 있다.
층간절연막(150)의 상부에는 소스전극(160) 및 드레인전극(162)이 배치된다. 소스전극(160) 및 드레인전극(162)은 층간절연막(150)과 게이트절연막(130)에 형성되는 컨택홀을 통하여 반도체층(120)에 각각 전기적으로 연결된다. 소스전극(160) 및 드레인전극(162)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
한편 도면에는 도시되지 않았으나, 이러한 구조의 박막트랜지스터(TFT)의 보호를 위해 박막트랜지스터(TFT)를 덮는 보호막(미도시)이 배치될 수 있다. 보호막은 예컨대 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 형성될 수 있다.
한편, 하부기판(100)의 상에 제1 절연막(170)이 배치될 수 있다. 이 경우 제1 절연막(170)은 평탄화막일 수도 있고 보호막일 수도 있다. 이러한 제1 절연막(170)은 박막트랜지스터(TFT) 상부에 유기발광소자가 배치되는 경우 박막트랜지스터(TFT) 의 상면을 대체로 평탄화하게 하고, 박막트랜지스터(TFT) 및 각종 소자들을 보호하는 역할을 한다. 이러한 제1 절연막(170) 은 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene) 등으로 형성될 수 있다. 이때 도 10에 도시된 것과 같이, 배리어층(110), 게이트절연막(130), 층간절연막(150) 및 제1 절연막(170)은 하부기판(100)의 전면(全面)에 형성될 수 있다.
한편, 박막트랜지스터(TFT) 상부에는 제2 절연막(180)이 배치될 수 있다. 이경우 제2 절연막(180)은 화소정의막일 수 있다. 제2 절연막(180)은 상술한 제1 절연막(170) 상에 위치할 수 있으며, 개구를 가질 수 있다. 이러한 제2 절연막(180)은 하부기판(100) 상에 화소영역을 정의하는 역할을 한다.
이러한 제2 절연막(180)은 예컨대 유기 절연막으로 구비될 수 있다. 그러한 유기 절연막으로는 폴리메틸메타크릴레이트(PMMA)와 같은 아크릴계 고분자, 폴리스티렌(PS), phenol그룹을 갖는 고분자 유도체, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 혼합물 등을 포함할 수 있다.
한편, 제2 절연막(180) 상에는 유기발광소자(240)가 배치될 수 있다. 유기발광소자(240)는 화소전극(210), 발광층(EML: Emission Layer)을 포함하는 중간층(220) 및 대향전극(230)을 포함할 수 있다.
화소전극(210)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다. (반)투명 전극으로 형성될 때에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성될 수 있다. 반사형 전극으로 형성될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 다양한 재질로 형성될 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
제2 절연막(180)에 의해 정의된 화소영역에는 중간층(220)이 각각 배치될 수 있다. 이러한 중간층(220)은 전기적 신호에 의해 빛을 발광하는 발광층(EML: Emission Layer)을 포함하며, 발광층(EML)을 이외에도 발광층(EML)과 화소전극(210) 사이에 배치되는 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer) 및 발광층(EML)과 대향전극(230) 사이에 배치되는 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다. 물론 중간층(220)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다.
발광층(EML)을 포함하는 중간층(220)을 덮으며 화소전극(210)에 대향하는 대향전극(230)이 하부기판(100) 전면(全面)에 걸쳐서 배치될 수 있다. 대향전극(230)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다.
대향전극(230)이 (반)투명 전극으로 형성될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명 도전층을 가질 수 있다. 대향전극(230)이 반사형 전극으로 형성될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층을 가질 수 있다. 물론 대향전극(230)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
지금까지는 유기발광 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 유기발광 디스플레이 장치를 제조하는 유기발광 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
도 6은 본 발명의 다른 일 실시예에 따른 유기발광 디스플레이 장치의 제조 과정에서 인접한 두 디스플레이 패널을 개략적으로 도시하는 평면도이고, 도 7 내지 도 9는 도 6의 VII-VII 선을 취한 영역의 제조과정을 개략적으로 도시하는 단면도들이며, 도 10은 도 6의 X-X 선을 취한 영역의 제조과정을 개략적으로 도시하는 단면도이다.
먼저 도 6에 도시된 것과 같이, 제1 패널(PN1) 및 제2 패널(PN2)을 포함하는 하부 모기판(10)을 준비하는 단계를 거친다. 제1 패널(PN1)은 제1 주변부(PA1), 제2 주변부(PA2), 제3 주변부(PA3) 및 제4 주변부(PA)를 포함하는 주변영역(PA) 및 제1 주변부(PA1)와 제2 주변부(PA2) 사이의 디스플레이영역(DA)을 갖고, 제2 패널(PN2)은 제1 주변부(PA1') 및 제2 주변부(PA2')를 포함하는 주변영역(PA') 및 제1 주변부(PA1')와 제2 주변부(PA2') 사이의 디스플레이영역(DA')을 가질 수 있다.
제1 주변부(PA1)를 기준으로 제2 주변부(PA2)가 대칭적으로 형성되고, 제3 주변부(PA3)를 기준으로 제4 주변부(PA4)가 대칭적으로 형성된다. 즉 제1 주변부(PA1)을 기준으로 제3 주변부(PA3), 제2 주변부(PA2) 및 제4 주변부(PA4) 순으로 반시계 방향으로 배치될 수 있다. 다만 이는 본 발명의 실시예 중 하나로 제1 주변부(PA1) 내지 제4 주변부(PA4)의 배치가 이에 한정되는 것은 아니다. 제1 주변부(PA1) 내지 제4 주변부(PA4)의 배치 관계는 후술할 밀봉부재(400)의 형성 순서와 관련되는 것으로 이에 대하여는 이후 설명에서 자세히 후술한다.
또한 제2 패널(PN2) 역시 제1 주변부(PA1')를 기준으로 제2 주변부(PA2')가 대칭적으로 형성되고, 제3 주변부(PA3')를 기준으로 제4 주변부(PA4')가 대칭적으로 형성된다. 즉 제1 주변부(PA1')을 기준으로 제3 주변부(PA3'), 제2 주변부(PA2') 및 제4 주변부(PA4') 순으로 반시계 방향으로 배치될 수 있다.
이러한 하부 모기판(10)은 글라스재, 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다. 본 실시예에서는 설명의 편의를 위해 제1 패널(PN1) 및 제2 패널(PN2) 만이 도시되어 있으나, 하부 모기판(10) 상에는 제1 패널(PN1) 및 제2 패널(PN2) 이외에도 다수의 패널들이 형성될 수 있다.
제1 패널(PN1)을 기준으로 제2 패널(PN2)은 제1 패널(PN1)에 최인접하게 형성될 수 있다. 하부 모기판(10) 상에 형성된 디스플레이 패널들은 대체로 장변과 단변을 갖는 직사각형의 형상으로, 제1 패널(PN1)과 제2 패널(PN2)은 장변을 공유하도록 형성될 수 있다. 제1 패널(PN1)과 제2 패널(PN2)이 공유하는 장변에는 커팅 라인(CL)이 형성될 수 있다.
한편 제1 패널(PN1) 및 제2 패널(PN2)은 각각 중앙부에 디스플레이영역(DA)이 형성될 수 있으며, 디스플레이영역(DA) 상에는 디스플레이부(200)가 형성되며 디스플레이부(200)는 복수개의 화소들을 포함할 수 있다. 예컨대 디스플레이영역(DA)은 복수개의 박막 트랜지스터들과 이에 연결된 화소전극들을 포함하는 유기발광 디스플레이부일 수도 있고, 액정 디스플레이부일 수도 있다. 디스플레이부(200)의 상세한 구조에 대하여는 전술한 내용과 동일하여 이를 원용하기로 한다.
도 7 내지 도 10은 본 발명의 다른 일 실시예에 따른 유기발광 디스플레이 장치의 제조과정을 개략적으로 도시하는 단면도들이다. 이하에서는 제1 패널(PN1)을 중심으로 제조과정을 설명하고, 제2 패널(PN2)의 제조과정도 이와 동일한바 하기의 설명을 원용한다.
먼저 도 7을 참조하면, 하부 모기판(10)을 준비한 후, 하부 모기판(10) 상에 제1 물질층(142)을 형성하는 단계를 거칠 수 있다. 제1 물질층(142)은 하부 모기판(10) 상에 전면(全面)에 형성될 수 있다. 경우에 따라서는 도 7에 도시된 것과 같이, 하부 모기판(10)과 제1 물질층(142) 사이에 배리어층(110)이 개재되도록 형성할 수 있다. 이러한 배리어층(110)은 하부 모기판(10) 상에는 하부 모기판(10)의 면을 평탄화하기 위해 또는 상부 층으로 불순물 등이 침투하는 것을 방지하기 위해, 실리콘옥사이드 또는 실리콘나이트라이드 등으로 형성할 수 있다.
그 후 하부 모기판(10) 상에 형성된 제1 물질층(142)은 도 7과 같이 패터닝될 수 있다. 도면에 도시되진 않았으나, 제1 물질층(142)은 디스플레이영역(DA)까지 연장되어 형성될 수 있으며, 디스플레이영역(DA)에서 패터닝된 제1 물질층(142)은 박막트랜지스터(TFT)의 게이트 전극(140, 도 5 참조)으로 이해될 수 있다. 즉 제1 물질층(142)은 금속 물질을 포함하여 형성될 수 있으며, 예컨대 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
상술한 것과 같이 제1 물질층(142)은 패터닝될 수 있다. 디스플레이영역(DA) 상에 패터닝된 제1 물질층(142)은 박막트랜지스터(TFT)의 게이트전극(140)이 될 수 있고, 주변영역(PA) 상에 패터닝된 제1 물질층(142)은 개구패턴들(310, 320)이 형성될 수 있다. 앞선 도 3을 참조하면, 개구패턴들(310, 320)이 사각형의 형태로 도시되어 있으나 개구패턴들(310, 320)의 형상이 반드시 이에 한정되는 것은 아니다.
상세하게는 제1 주변부(PA1) 상에 형성된 제1 물질층(142)은 제1 개구패턴(310)을 갖도록 패터닝될 수 있고, 제2 주변부(PA2) 상에 형성된 제1 물질층(142)은 제2 개구패턴(320)을 갖도록 패터닝될 수 있다. 이때 제2 개구패턴(320)의 크기는 제1 개구패턴(310)의 크기보다 작게 형성될 수 있다. 이러한 제1,2 개구패턴(310, 320)은 주변영역(PA) 상에 복수 개 형성될 수 있다. 제1,2 개구패턴(310, 320)에 의해 제1 물질층(142) 하부에 배치된 배리어층(110)의 일부가 외부로 노출될 수 있다.
이와 같이 제1,2 개구패턴(310, 320)의 크기 차이는 밀봉부재(400)의 형성 순서에 의해 결정될 수 있다. 즉 제1 개구패턴(310)의 크기가 제2 개구패턴(320)의 크기 보다 크게 형성되는 것은 제1 개구패턴(310)이 위치한 제1 주변부(PA1) 상에 밀봉부재(400)가 먼저 형성되기 때문이다. 따라서 밀봉부재(400)가 먼저 형성되는 제1 주변부(PA1)에 위치한 제1 개구패턴(310)의 크기가 더 크고, 상대적으로 밀봉부재(400)가 나중에 형성되는 제2 주변부(PA2)에 위치한 제2 개구패턴(320)의 크기가 더 작게 형성될 수 있다.
이는 밀봉부재(400)의 제조과정에서의 형성 방법에 기인한 것으로 이해될 수 있다. 즉 밀봉부재(400)가 하부기판(100) 또는 상부기판(500)의 주변영역(PA) 상에 시계방향 또는 반시계방향으로 형성되고, 이때 밀봉부재(400)가 먼저 형성되는 부분의 높이가 더 높게 형성될 수 있다. 따라서 밀봉부재(400) 형성 시 밀봉부재(400)가 먼저 형성되는 부분, 즉 본 발명의 일 실시예에서는 제1 주변부(PA1)에 제1 개구패턴(310)을 배치하여 밀봉부재(400)의 형성 순서에 따른 시작 부분과 끝 부분의 높이 차이를 조절할 수 있다.
한편 도 8에 도시된 것과 같이, 제1 물질층(142)상에는 제2 물질층(152)이 형성될 수 있다. 제2 물질층(152)은 배리어층(110) 및 제1 물질층(142)과 마찬가지로 하부기판(100) 전면(全面)에 걸쳐 형성될 수 있다. 제2 물질층(152)은 디스플레이영역(DA)으로 연장되어 형성되고, 디스플레이영역(DA)에서 박막트랜지스터의 게이트전극(140)과 소스전극(160, 도 5 참조) 및 드레인전극(162, 도 5 참조)을 전기적으로 분리시키기 위한 층간절연막(130, 도 5 참조)일 수 있다. 이러한 제2 물질층(152)은 유기물 및/또는 무기물, 예컨대 실리콘옥사이드 또는 실리콘나이트라이드 등의 물질로 단층으로 형성되거나 또는 다층으로 형성될 수 있다.
하부기판(100)의 주변영역(PA) 상에 배치된 제2 물질층(152)은 관통홀(312, 322)을 갖도록 패터닝될 수 있다. 앞선 도 3를 참조하면, 관통홀들(312, 322)이 사각형의 형태로 도시되어 있으나 관통홀들(312, 322)의 형상이 반드시 이에 한정되는 것은 아니다.
상세하게는 제1 주변부(PA1) 상에 형성된 제2 물질층(152)은 제1 관통홀(312)을 갖도록 패터닝될 수 있고, 제2 주변부(PA2) 상에 형성된 제2 물질층(152)은 제2 관통홀(322)을 갖도록 패터닝될 수 있다. 이때 제2 개구패턴(320)의 크기가 제1 개구패턴(310)의 크기보다 작게 형성된 것과 마찬가지로, 제2 관통홀(322)의 크기 역시 제1 관통홀(312)의 크기보다 작을 수 있다.
한편 제1 관통홀(312)은 제1 개구패턴(310) 내에 형성될 수 있고, 제2 관통홀(322)은 제2 개구패턴(320) 내에 형성될 수 있다. 따라서 제1,2 관통홀(312, 322)을 통해 배리어층의 일부가 노출될 수 있다. 이러한 제1,2 관통홀(312, 322)은 복수 개 형성될 수 있는데, 즉 제1 관통홀(312)이 제1 개구패턴(310) 내에 복수 개 형성되고, 제2 관통홀(322)이 제2 개구패턴(320) 내에 복수 개 형성될 수 있다.
이러한 제2 물질층(152)은 제1 물질층(142)을 덮도록 형성될 수 있다. 제2 물질층(152)은 제1 물질층(142) 전체를 덮도록 형성되며, 제1 물질층(142)에 형성된 제1,2 개구패턴(310, 320)의 적어도 일부 만을 덮도록 형성될 수 있다. 따라서 제1,2 관통홀(312, 322)에 의해 제1 물질층(142) 및 제2 물질층(152) 하부에 배치된 배리어층(110)의 일부가 외부로 노출될 수 있다. 즉 제2 물질층(152)의 제1,2 관통홀(312, 322) 각각은 제1,2 개구패턴(310, 320) 내에 형성되며, 이러한 제1,2 관통홀(312, 322)을 통해 하부에 배치된 배리어층(110)의 일부가 외부로 노출될 수 있다.
도 9를 참조하면, 제2 물질층(152) 상에는 밀봉부재(400)를 형성할 수 있는데, 이때 밀봉부재(400)는 제1,2 관통홀(312, 322)의 내부를 채우도록 형성된다. 제1,2 관통홀(312, 322)의 내부를 채우며 형성된 밀봉부재(400)는 제1,2 관통홀(312, 322)을 통해 외부로 노출된 배리어층(110)의 일부와 직접적으로 컨택할 수 있다. 이와 같이 제1,2 개구패턴(310, 320) 내에 배치된 제1,2 관통홀(312, 322)은 밀봉부재(400)가 하부기판(100)에 안정적으로 부착될 수 있도록 표면적을 증가시키며 깊이감을 더할 수 있다.
상술한 것과 같이 제1 주변부(PA1) 상에 배치된 제1 물질층(142)에 제1 개구패턴(310)이 형성되고, 제1 물질층(142)을 상에 배치되는 제2 물질층(152)의 제1 개구패턴(310) 내에 한 개 이상의 제1 관통홀(312)이 형성된 구조를 가질 수 있다. 이와 같은 구조는 앞선 도 3을 참조하면, 제1 개구패턴(310) 내에 한 개 이상의 제1 관통홀(312)을 구비한 구조가 하나의 박스(Box) 구조를 갖는 것으로 이해될 수 있다.
또한 제1 주변부(PA1)와 대칭적으로 배치되는 제2 주변부(PA2) 상에 배치된 제1 물질층(142)에 제2 개구패턴(320)이 형성되고, 제1 물질층(142)을 상에 배치되는 제2 물질층(152)의 제2 개구패턴(320) 내에 한 개 이상의 제2 관통홀(322)이 형성된 구조를 가질 수 있다. 마찬가지로 앞선 도 3을 참조하면, 제2 개구패턴(320) 내에 한 개 이상의 제2 관통홀(322)을 구비한 구조가 하나의 박스(Box) 구조를 갖는 것으로 이해될 수 있다. 이때 제2 개구패턴(320)의 크기는 제1 개구패턴(310)의 크기보다 작게 형성될 수 있고, 마찬가지로 제2 관통홀(322)의 크기 역시 제1 관통홀(312)의 크기보다 작게 형성될 수 있다.
제1 패널(PN1)의 관점에서는 제1 주변부(PA1)와 제2 주변부(PA2)가 디스플레이영역(DA)을 사이에 두고 대칭적으로 배치되어 있지만, 제조 과정에서 제1 패널(PN1)의 제2 주변부(PA2)는 제1 패널(PN1)과 장 변을 공유하고 있는 제2 패널(PN2)의 제1 주변부(PA1')와 인접해 있다. 따라서 제1 패널(PN1) 내에서 일 방향으로 밀봉부재(400)가 형성될 때 처음과 끝 부분의 밀봉부재(400)의 높이 차이가 생기고 이로 인해 인접한 디스플레이 패널의 하부기판(100) 및 상부기판(500) 간에 밀봉부재(400) 형성 및 수축에 따른 스트레스가 발생하게 된다.
따라서 본 실시예에 따른 제1 패널(PN1)의 제1 주변부(PA1) 상에 배치된 제1 개구패턴(310)과 제1 관통홀(312)의 크기가 제2 주변부(PA2) 상에 배치된 제2 개구패턴(320)과 제2 관통홀(322)의 크기보다 크게 형성될 수 있다. 이는 밀봉부재(400)가 제1 주변부(PA1)를 시작으로 반시계 방향으로 형성되는 경우, 밀봉부재(400)가 먼저 형성 및 수축되기 시작하는 제1 주변부(PA1)에서 높이가 높게 형성된다. 따라서 제1 주변부(PA1) 상에 배치된 제1 개구패턴(310)과 제1 관통홀(312)의 크기를 제2 주변부(PA2) 상에 배치된 제2 개구패턴(320)과 제2 관통홀(322)의 크기보다 크게 형성하여, 인접한 디스플레이 패널 간의 밀봉부재(400)의 높이 차로 인한 하부기판(100) 및 상부기판(500)의 스트레스를 최소화 시킬 수 있다.
한편 도 6에 도시된 것과 같이, 하부 모기판(10)에 형성된 제1 패널(PN1)의 주변영역(PA)은 제1 주변부(PA1) 및 제2 주변부(PA2)를 연결하는 제3 주변부(PA3) 및 제4 주변부(PA4)를 더 포함할 수 있다. 제1 주변부(PA1) 내지 제4 주변부(PA4)는 대략 직사각형으로 형성된 하부기판(100)의 주변영역(PA)의 각 변을 따라 대응하록 배치되는 것으로 이해될 수 있다. 또한 제1 주변부(PA1)와 제2 주변부(PA2), 제3 주변부(PA3)와 제4 주변부(PA4)가 각각 대칭적으로 형성될 수 있다. 즉 제1 주변부(PA1)를 기준으로 반시계 방향으로 제1 주변부(PA1), 제3 주변부(PA3), 제2 주변부(PA2) 및 제4 주변부(PA4)가 순서대로 형성될 수 있다.
도면에 도시되어 있지는 않지만, 제3 주변부(PA3) 및 제4 주변부(PA4) 상에도 배리어층(110), 제1 물질층(142)및 제2 물질층(152)이 형성될 수 있음은 물론이다. 상술한 것과 마찬가지로, 제3 주변부(PA3) 상에 위치한 제1 물질층(142)은 제3 개구패턴(미도시)을 포함하고, 제4 주변부(PA4) 상에 위치한 제1 물질층 (142)은 제4 개구패턴(미도시)을 포함할 수 있다. 이때 제4 개구패턴의 크기는 제3 개구패턴의 크기보다 작을 수 있다. 이러한 제3,4 개구패턴은 주변영역(PA) 상에 복수 개 형성될 수 있다.
또한 제3 주변부(PA3) 및 제4 주변부(PA4)에도 제1 물질층(142)상에 제2 물질층(152)이 형성될 수 있다. 제3 주변부(PA3) 상에 위치한 제2 물질층(152)은 제3 관통홀(미도시)을 포함하고, 제4 주변부(PA4) 상에 위치한 제2 물질층(152)은 제4 관통홀(미도시)을 포함할 수 있다. 이때 마찬가지로 제4 관통홀의 크기는 제3 관통홀의 크기보다 작을 수 있다.
한편 상술한 것과 마찬가지로, 제3 관통홀은 제3 개구패턴 내에 형성될 수 있고, 제4 관통홀은 제4 개구패턴 내에 위치할 수 있다. 따라서 제3,4 관통홀을 통해 배리어층(110)의 일부가 노출될 수 있다. 이러한 제3,4 관통홀은 복수 개 배치될 수 있는데, 즉 제3 관통홀이 제3 개구패턴 내에 복수 개 형성되고, 제4 관통홀이 제4 개구패턴 내에 복수 개 형성될 수 있다.
다시 도 6을 참조하면, 제1 패널(PN1)의 제1 주변부(PA1)를 기준으로 제3 주변부(PA3), 제2 주변부(PA2) 및 제4 주변부(PA4)가 반시계 방향으로 배치되어 있다. 따라서 제1 주변부(PA1) 상에 배치된 제1 개구패턴(310) 및 제1 관통홀(312)의 크기가 가장 크게 형성되고, 제1 주변부(PA1)를 기준으로 반시계 방향으로 패턴들의 크기가 점차 작게 형성될 수 있다. 즉 제3 주변부(PA3)에 배치된 제3 개구패턴의 크기는 제1 주변부(PA1)에 배치된 제1 개구패턴(310)의 크기 보다 작고, 제2 주변부(PA2)에 배치된 제2 개구패턴(320)의 크기 보다는 크게 형성될 수 있다.
다시 말해 제1 주변부(PA1) 상에 배치된 제1 개구패턴(310) 및 제1 관통홀(312), 제3 주변부(PA3) 상에 배치된 제3 개구패턴 및 제3 관통홀, 제2 주변부(PA2) 상에 배치된 제2 개구패턴(320) 및 제2 관통홀(322), 제4 주변부(PA4) 상에 배치된 제4 개구패턴 및 제4 관통홀의 크기가 순차적으로 점점 작게 형성된다. 즉 제1 개구패턴(310) 및 제1 관통홀(312)의 크기가 가장 크게 형성되고, 제4 개구패턴 및 제4 관통홀이 가장 작게 형성된다.
한편 상술한 일 실시예에서는 제1 주변부(PA1)를 기준으로 제3 주변부(PA3), 제2 주변부(PA2) 및 제4 주변부(PA4)가 반시계 방향으로 배치되는 경우를 설명하였다. 다만 본 발명은 이에 한정되는 것은 아니고, 제1 주변부(PA1)를 기준으로 제3 주변부(PA3), 제2 주변부(PA2) 및 제4 주변부(PA4)가 시계 방향으로 배치될 수도 있다. 이 경우에는 상술한 것과 마찬가지로 제1 주변부(PA1) 상에 배치된 제1 개구패턴(310) 및 제1 관통홀(312)의 크기가 가장 크게 형성되고, 제1 주변부(PA1)를 기준으로 시계 방향으로 패턴들의 크기가 점차 작게 형성될 수 있다.
도 9를 참조하면, 하부기판(100)의 주변영역(PA) 상에는 밀봉부재(400)가 형성될 수 있다. 밀봉부재(400)는 프릿(frit) 또는 에폭시 등으로 형성할 수 있는데, 물론 본 발명이 이에 한정되는 것은 아니다. 도 9에서는 제2 물질층(152) 상에 밀봉부재(400)가 형성된 것으로 도시되어 있으나, 제2 물질층(152)과 밀봉부재(400) 사이에 또 다른 물질층이 개재되고, 다른 물질층 상에 밀봉부재(400)가 형성될 수도 있다.
이러한 밀봉부재(400)는 하부 모기판(10)과 상부 모기판(50) 사이에 개재되도록 형성될 수 있다. 예컨대 밀봉부재(400) 형성의 일 실시예로, 밀봉부재(400)는 주변영역(PA)에 대응되는 위치의 상부 모기판(50) 상에 반시계 방향 또는 시계 방향으로 형성될 수 있다. 그 후 밀봉부재(400)가 형성된 상부 모기판(50)을 하부 모기판(10)과 합착하여 레이저로 어닐링하여 밀봉할 수 있다. 이는 밀봉부재(400) 형성 방법의 일 실시예로 본 발명의 반드시 이에 한정되는 것은 아니다. 즉 밀봉부재(400)를 하부 모기판(10)의 주변영역(PA) 상에 직접 형성하고, 상부 모기판(50)과 합착시킬 수도 있다. 이와 같은 방법 등을 통해 밀봉부재(400)에 의해 하부기판(100)과 상부기판(500)이 접합되고 하부기판(100)의 디스플레이영역(DA) 상에 배치된 디스플레이부가 외부로부터 밀봉 보호된다.
이때 밀봉부재(400)에 의해 상부 모기판(50)과 하부 모기판(10)을 견고하게 접합시키기 위해 하부 모기판(10)의 주변영역(PA) 상에 형성된 제1 물질층(142)에 제1 개구패턴(310) 내지 제4 개구패턴, 제2 물질층(152)에 제1 관통홀(312) 내지 제4관통홀이 형성될 수 있다. 이러한 개구패턴들 및 관통홀들에 의해 하부기판(100)과 밀봉부재(400)의 접촉 면적이 넓어져 밀봉부재(400)와 하부기판(100)의 접합력을 향상시킬 수 있다.
그 후 도 10을 참조하면, 전술한 것과 같은 방법으로 형성된 제1 패널(PN1)과 제2 패널(PN2)의 커팅라인(CL)을 따라 커팅하는 단계를 거칠 수 있다. 이와 같이 밀봉부재(400)를 형성하는 과정에서 원장 하부기판(10)에서 밀봉부재(400)를 형성하고 각각 패널의 커팅 공정을 진행할 때, 밀봉부재(400)를 형성하는 순서에 따라 밀봉부재(400)의 형성 높이 및 레이저 어닐링 시 수축율이 달라진다. 따라서 모기판 내에서 각 인접 패널 별로 스트레스가 작용하고, 이는 커팅 공정 진행 시 커팅 부위의 에지(edge) 불량을 초래하게 된다. 이러한 현상은 커팅 간격이 좁은 모델일수록 불량율이 높아진다.
상기 문제점을 방지하고자 본 발명의 일 실시예에서는 밀봉부재(400) 하부에 밀봉부재(400)와 하부 모기판(10)의 접착력을 높이기 위해 형성하는 개구패턴들(310, 320) 및 관통홀들(312, 322)의 크기를 각 부분별로 다르게 형성하여 밀봉부재(400) 형성 시 높이 차이에 기인한 스트레스를 최소화 시킬 수 있다.
상세하게는 제1 패널(PN1)의 밀봉부재(400)는 제1 패널(PN1)의 주변영역(PA)을 따라 시계방향 또는 반시계 방향으로 형성되는데, 밀봉부재(400) 형성 시 시작부의 높이가 가장 높고 그 후 점점 높이가 낮게 형성되며 종료부의 높이가 가장 낮게 형성된다. 이는 제1 패널(PN1)과 인접하여 형성되는 제2 패널(PN2)의 경우에도 동일하다. 다시 말해 제1 패널(PN1)의 제1 주변부(PA1)를 기준으로 밀봉부재(400)가 반시계 방향으로 형성되고, 이는 제2 패널(PN2) 역시 제1 주변부(PA1')를 기준으로 밀봉부재(400')가 반시계 방향으로 형성된다. 따라서 인접하여 형성된 제1 패널(PN1)의 제2 주변부(PA2) 상에 형성된 밀봉부재(400)와 제2 패널(PN2)의 제1 주변부(PA1') 상에 형성된 밀봉부재(400')의 높이 및 어닐링 시 수축율 차이 등에 의해 하부 모기판(10) 및 상부 모기판(50)에 스트레스가 가해진다. 이러한 스트레스는 커팅 공정 시 하부 모기판(10) 및 상부 모기판(50)이 스트레스가 받는 방향으로 크랙이 발생하면서 커팅 라인(CL)에서 불량이 발생하게 된다. 이와 같은 현상은 커팅 라인(CL)의 폭이 좁은 모델일수록 더 빈번하게 발생한다.
따라서 본 실시예에 따른 유기발광 디스플레이 장치의 제조방법에서는, 제1 패널(PN1)에서 밀봉부재(400)가 후 형성되는 제2 주변부(PA2) 상에 제2 개구패턴(320) 및 제2 관통홀(322)을 형성하고, 제2 패널(PN2)에서 밀봉부재(400')가 선 형성되는 제1 주변부(PA1') 상에 제2 관통홀(322) 큰 제1 관통홀(312')을 형성할 수 있다. 이러한 밀봉부재(400) 하부에 형성되는 개구패턴들(310, 320) 및 관통홀들(312, 322)을 통해 밀봉부재(400)가 기판(10)에 더욱 견고하게 접합될 수 있다. 또한 서로 다른 크기의 개구패턴들(320, 310') 및 관통홀들(322, 312')을 통해 제1 패널(PN1)의 밀봉부재(400)와 제2 패널(PN2)의 밀봉부재(400')의 높이 및 어닐링 시 수축율 차이에 의해 단차를 완화시켜 커팅 공정 시 커팅라인(CL)에서의 불량 발생률을 획기적으로 감소시킬 수 있다.본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
100: 하부기판
110: 배리어층
142: 제1 물질층
152: 제2 물질층
200: 디스플레이부
240: 유기발광소자
310: 제1 개구패턴
312: 제1 관통홀
320: 제2 개구패턴
322: 제2 관통홀
400: 밀봉부재

Claims (20)

  1. 제1 주변부 및 제2 주변부를 포함하는 주변영역, 및 상기 제1 주변부와 상기 제2 주변부 사이의 디스플레이영역을 갖는, 하부기판;
    상기 하부기판 상에 배치되는 상부기판;
    상기 하부기판 및 상기 상부기판 사이에 개재되며 상기 하부기판의 상기 주변영역 상에 배치되는, 밀봉부재;
    상기 밀봉부재와 상기 하부기판 사이에 개재되고, 상기 제1 주변부 상의 제1 개구패턴, 및 상기 제1 개구패턴의 크기보다 작은 크기를 갖는 제2 주변부 상의 제2 개구패턴을 포함하는 제1 물질층;
    을 구비하는, 유기발광 디스플레이 장치.
  2. 제1항에 있어서,
    상기 밀봉부재와 상기 제1 물질층 사이에 개재되고, 상기 제1 주변부 상의 제1 관통홀, 및 상기 제1 관통홀의 크기보다 작은 크기를 갖는 제2 주변부 상의 제2 관통홀을 포함하는 제2 물질층을 더 구비하는, 유기발광 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1 개구패턴 내에 상기 제1 관통홀이 위치하고, 상기 제2 개구패턴 내에 상기 제2 관통홀이 위치하는, 유기발광 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1 관통홀은 상기 제1 개구패턴 내에 복수 개 형성되고, 상기 제2 관통홀은 상기 제2 개구패턴 내에 복수 개 형성되는, 유기발광 디스플레이 장치.
  5. 제2항에 있어서,
    상기 주변영역은 상기 디스플레이영역 외곽에 배치되고 상기 제1 주변부 및 상기 제2 주변부를 연결하는, 제3 주변부 및 제4 주변부를 더 포함하고,
    상기 제1 물질층은, 상기 제3 주변부 상의 제3 개구패턴, 및 상기 제3 개구패턴의 크기보다 작은 크기를 갖는 제4 주변부 상의 제4 개구패턴을 더 포함하는, 유기발광 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제2 물질층은, 상기 제3 주변부 상의 제3 관통홀, 및 상기 제3 관통홀의 크기보다 작은 크기를 갖는 제4 주변부 상의 제4 관통홀을 더 포함하는, 유기발광 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제3 개구패턴 내에 상기 제3 관통홀이 위치하고, 상기 제4 개구패턴 내에 상기 제4 관통홀이 위치하는, 유기발광 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제3 관통홀은 상기 제3 개구패턴 내에 복수 개 형성되고, 상기 제4 관통홀은 상기 제4 개구패턴 내에 복수 개 형성되는, 유기발광 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제3 개구패턴은 상기 제1 개구패턴보다 작고 상기 제2 개구패턴보다 큰, 유기발광 디스플레이 장치.
  10. 제2항에 있어서,
    상기 하부기판과 상기 제1 물질층 사이에 배리어층을 더 포함하고,
    상기 제1 관통홀 및 상기 제2 관통홀을 통해 상기 배리어층의 적어도 일부분이 노출되는, 유기발광 디스플레이 장치.
  11. 제10항에 있어서,
    상기 밀봉부재는 상기 제1 관통홀 및 상기 제2 관통홀을 통해 상기 배리어층과 직접적으로 컨택하는, 유기발광 디스플레이 장치.
  12. 제2항에 있어서,
    상기 제1 물질층은 금속 물질을 포함하고, 상기 제2 물질층은 유기물 또는 무기물을 포함하는, 유기발광 디스플레이 장치.
  13. 디스플레이영역 및 상기 디스플레이영역 외곽의 주변영역을 갖는, 하부기판;
    상기 하부기판 상에 배치되는 상부기판;
    상기 하부기판 및 상기 상부기판 사이에 개재되며, 상기 하부기판의 상기 주변영역 상에 배치되는 밀봉부재;
    상기 밀봉부재와 상기 하부기판 사이에 개재되고, 개구패턴을 포함하는 제1 물질층;
    상기 밀봉부재와 상기 제1 물질층 사이에 개재되고, 상기 개구패턴 내에 배치된 복수개의 관통홀들을 포함하는 제2 물질층;
    을 구비하는, 유기발광 디스플레이 장치.
  14. 제13항에 있어서,
    상기 개구패턴 및 상기 관통홀들은 상기 주변영역을 따라 시계방향 또는 반시계방향으로 점차적으로 작게 형성되는, 유기발광 디스플레이 장치.
  15. 제1 주변부 및 제2 주변부를 포함하는 주변영역 및 제1 주변부와 제2 주변부 사이의 디스플레이영역을 각각 갖는, 복수개의 패널들을 구비한 하부 모기판을 준비하는 단계;
    하부 모기판 상에 제1 물질층을 형성하는 단계;
    제1 주변부 상에 형성된 제1 물질층에 제1 개구패턴을 형성하고, 제2 주변부 상에 형성된 제1 물질층에 제1 개구패턴의 크기보다 작은 크기를 갖는, 제2 개구패턴을 형성하는 단계;
    디스플레이영역 상에 유기발광소자를 포함하는 디스플레이부를 형성하는 단계;
    주변영역에 밀봉부재를 형성하는 단계;
    밀봉부재를 사이에 두고 하부 모기판과 상부 모기판을 접합시키는 단계; 및
    복수개의 패널들 사이의 커팅라인을 따라 패널들을 커팅하는 단계;
    를 포함하고,
    상기 밀봉부재를 형성하는 단계는, 제1 주변부에 밀봉부재를 형성한 후 제2 주변부에 밀봉부재를 형성하는 단계인, 유기발광 디스플레이 장치의 제조방법.
  16. 제15항에 있어서,
    상기 밀봉부재를 형성하는 단계는, 시계방향 또는 반시계방향으로 밀봉부재를 형성하는 단계인, 유기발광 디스플레이 장치의 제조방법.
  17. 제15항에 있어서,
    상기 제1 물질층을 형성하는 단계와 상기 밀봉부재를 형성하는 단계 사이에 제2 물질층을 형성하는 단계를 더 포함하며,
    제2 물질층을 형성하는 단계는, 제1 주변부 상에 형성된 제2 물질층에 제1 관통홀을 형성하고, 제2 주변부 상에 형성된 제2 물질층에 제1 관통홀의 크기보다 작은 크기를 갖는, 제2 관통홀을 형성하는 단계인, 유기발광 디스플레이 장치의 제조방법.
  18. 제17항에 있어서,
    상기 제2 물질층을 형성하는 단계는, 제1 개구패턴 내에 제1 관통홀을 형성하고, 제2 개구패턴 내에 제2 관통홀을 형성하는 단계인, 유기발광 디스플레이 장치의 제조방법.
  19. 제17항에 있어서,
    제1 관통홀은 제1개구패턴 내에 복수 개 형성되고, 제2 관통홀을 제2 개구패턴 내에 복수 개 형성되는, 유기발광 디스플레이 장치의 제조방법.
  20. 제17항에 있어서,
    상기 하부 모기판을 준비하는 단계 및 상기 제1 물질층을 형성하는 단계 사이에 배리어층을 형성하는 단계를 더 포함하고, 상기 밀봉부재를 형성하는 단계에서, 밀봉부재는 제1 관통홀 및 제2 관통홀을 통해 배리어층의 적어도 일부와 직접적으로 컨택하는, 유기발광 디스플레이 장치의 제조방법.
KR1020140175879A 2014-12-09 2014-12-09 유기발광 디스플레이 장치 및 그 제조방법 KR102405124B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140175879A KR102405124B1 (ko) 2014-12-09 2014-12-09 유기발광 디스플레이 장치 및 그 제조방법
US14/834,614 US9947892B2 (en) 2014-12-09 2015-08-25 Organic light-emitting display apparatus including peripheral part opening patterns and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140175879A KR102405124B1 (ko) 2014-12-09 2014-12-09 유기발광 디스플레이 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160070249A true KR20160070249A (ko) 2016-06-20
KR102405124B1 KR102405124B1 (ko) 2022-06-08

Family

ID=56095121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140175879A KR102405124B1 (ko) 2014-12-09 2014-12-09 유기발광 디스플레이 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US9947892B2 (ko)
KR (1) KR102405124B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102403001B1 (ko) 2015-07-13 2022-05-30 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR102422279B1 (ko) * 2015-10-22 2022-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106025097B (zh) * 2016-08-01 2018-03-20 京东方科技集团股份有限公司 母板基板、母板面板、显示面板及其制作方法、显示装置
US20190165328A1 (en) * 2017-11-30 2019-05-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and manufacturing method thereof
CN111370439A (zh) 2018-12-07 2020-07-03 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120139075A (ko) * 2011-06-16 2012-12-27 삼성디스플레이 주식회사 강화된 씰링부를 가지는 표시 장치
US20130048967A1 (en) * 2011-08-26 2013-02-28 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Device, Electronic Device, Lighting Device, and Method for Manufacturing the Light-Emitting Device
KR20140088737A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050116278A (ko) 2004-06-07 2005-12-12 엘지전자 주식회사 유기 전계발광표시소자
KR100671638B1 (ko) 2006-01-26 2007-01-19 삼성에스디아이 주식회사 유기 전계 발광 표시장치
KR100645706B1 (ko) * 2006-01-27 2006-11-15 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
TWI389271B (zh) * 2009-04-10 2013-03-11 Ind Tech Res Inst 環境敏感電子元件之封裝體及其封裝方法
KR101590381B1 (ko) 2009-11-11 2016-02-01 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101073564B1 (ko) * 2010-02-02 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 이의 제조방법
KR101710180B1 (ko) * 2010-09-02 2017-03-09 삼성디스플레이 주식회사 평판 표시 장치 및 평판 표시 장치용 원장기판
TWI466243B (zh) * 2010-09-10 2014-12-21 Ind Tech Res Inst 環境敏感電子元件之封裝體及其封裝方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120139075A (ko) * 2011-06-16 2012-12-27 삼성디스플레이 주식회사 강화된 씰링부를 가지는 표시 장치
US20130048967A1 (en) * 2011-08-26 2013-02-28 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Device, Electronic Device, Lighting Device, and Method for Manufacturing the Light-Emitting Device
KR20140088737A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR102405124B1 (ko) 2022-06-08
US9947892B2 (en) 2018-04-17
US20160164027A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
KR102655956B1 (ko) 표시 장치, 타일형 표시 장치 및 이의 제조 방법
KR102451728B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102081288B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102541445B1 (ko) 디스플레이 장치
US9502683B2 (en) Sealing portion structure for display device
KR102313366B1 (ko) 플렉서블 디스플레이 장치와, 이의 제조 방법
KR102354973B1 (ko) 플렉서블 디스플레이 장치 및 그 제조방법
KR102118676B1 (ko) 유기발광 디스플레이 장치
US10229933B2 (en) Flexible display including metal layer formed in opening of insulating layer
TW201640670A (zh) 有機發光顯示設備
KR20200003337A (ko) 유기발광 디스플레이 장치
KR20160080310A (ko) 디스플레이 장치 및 그 제조방법
CN107452780B (zh) Oled基板及制作方法、显示装置
KR20160017396A (ko) 플렉서블 디스플레이 장치 및 그 제조방법
KR20170019553A (ko) 디스플레이 장치 및 이의 제조 방법
KR20190100568A (ko) 유기 발광 표시 장치
KR102403001B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR102199216B1 (ko) 유기발광 디스플레이 장치
KR102570551B1 (ko) 디스플레이 장치
KR102405124B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20190066648A (ko) 표시 장치 및 그 제조 방법
KR20210083231A (ko) 플렉서블 디스플레이 장치 및 그 제조방법
KR20160076007A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20170040861A (ko) 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102188031B1 (ko) 유기발광 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant