KR20160058877A - 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 - Google Patents
방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 Download PDFInfo
- Publication number
- KR20160058877A KR20160058877A KR1020167010045A KR20167010045A KR20160058877A KR 20160058877 A KR20160058877 A KR 20160058877A KR 1020167010045 A KR1020167010045 A KR 1020167010045A KR 20167010045 A KR20167010045 A KR 20167010045A KR 20160058877 A KR20160058877 A KR 20160058877A
- Authority
- KR
- South Korea
- Prior art keywords
- field
- data
- frame
- block
- stuffing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 95
- 230000011664 signaling Effects 0.000 claims description 133
- 238000013507 mapping Methods 0.000 claims description 45
- 238000003780 insertion Methods 0.000 claims description 37
- 230000037431 insertion Effects 0.000 claims description 37
- 101000596046 Homo sapiens Plastin-2 Proteins 0.000 description 77
- 102100035182 Plastin-2 Human genes 0.000 description 77
- 230000005540 biological transmission Effects 0.000 description 64
- 230000008569 process Effects 0.000 description 38
- 238000012545 processing Methods 0.000 description 38
- 108091006146 Channels Proteins 0.000 description 32
- 238000010586 diagram Methods 0.000 description 32
- 230000006870 function Effects 0.000 description 31
- 101000596041 Homo sapiens Plastin-1 Proteins 0.000 description 27
- 102100035181 Plastin-1 Human genes 0.000 description 27
- 230000006978 adaptation Effects 0.000 description 23
- 230000003068 static effect Effects 0.000 description 20
- 230000006835 compression Effects 0.000 description 15
- 238000007906 compression Methods 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 10
- 238000000131 plasma-assisted desorption ionisation Methods 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 230000001174 ascending effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 230000008929 regeneration Effects 0.000 description 6
- 238000011069 regeneration method Methods 0.000 description 6
- 230000006837 decompression Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 238000004904 shortening Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000005562 fading Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001824 photoionisation detection Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005388 cross polarization Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/42—Arrangements for resource management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0075—Transmission of coding parameters to receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0079—Formats for control data
- H04L1/0082—Formats for control data fields explicitly indicating existence of error in data being transmitted, e.g. so that downstream stations can avoid decoding erroneous packet; relays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0001—Arrangements for dividing the transmission path
- H04L5/0003—Two-dimensional division
- H04L5/0005—Time-frequency
- H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
- H04N21/2343—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements
- H04N21/234309—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving reformatting operations of video signals for distribution or compliance with end-user requests or end-user device requirements by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4 or from Quicktime to Realvideo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
- H04N21/23611—Insertion of stuffing data into a multiplex stream, e.g. to obtain a constant bitrate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2381—Adapting the multiplex stream to a specific network, e.g. an Internet Protocol [IP] network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
- H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
- H04N21/43637—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wireless protocol, e.g. Bluetooth, RF or wireless LAN [IEEE 802.11]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/61—Network physical structure; Signal processing
- H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
- H04N21/6131—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving transmission via a mobile phone network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
- H04W4/06—Selective distribution of broadcast services, e.g. multimedia broadcast multicast service [MBMS]; Services to user groups; One-way selective calling services
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0093—Point-to-multipoint
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Computer Security & Cryptography (AREA)
- Business, Economics & Management (AREA)
- General Business, Economics & Management (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
본 명세서는 방송 신호를 전송하기 위한 방법에 있어서, 인풋 스트림(Input Stream)들을 다수의 DP(Data Pipe)들로 포맷팅하는(formatting) 단계를 포함하되, 상기 포맷팅하는 단계는 데이터 패킷들을 베이스밴드 프래임(Baseband Frame:BBF)의 페이로드(Payload)에 할당하는 단계; 및 베이스밴드 프래임의 페이로드에 대한 포맷을 나타내는 헤더를 부가하는 단계를 포함하며, 상기 헤더는 제 1 제어 정보 또는 제 2 정보 중 적어도 하나를 포함하는 것을 특징으로 한다.
Description
본 발명은 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송수신 방법에 관한 것이다.
아날로그 방송 신호 송신이 종료됨에 따라, 디지털 방송 신호를 송수신하기 위한 다양한 기술이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 더 많은 양의 비디오/오디오 데이터를 포함할 수 있고, 비디오/오디오 데이터뿐만 아니라 다양한 종류의 부가 데이터를 더 포함할 수 있다.
본 명세서는 베이스밴드 프래임(Baseband Frame) 구조를 새롭게 정의함으로써 BB 프래임 전송 특히, BB 프래임 헤더의 전송에 대한 오버헤드를 줄이는 방법을 제공함에 목적이 있다.
또한, 본 명세서는 BB 프래임에 포함되는 스터핑(또는 패딩) 필드를 활용하여 in-band signaling 등 다양한 기능을 추가하는 방법을 제공함에 목적이 있다.
또한, 본 명세서는 BB 프래임 헤더의 남아있는 비트를 활용하여 에러 체크(error check)의 기능을 추가적으로 수행하는 방법을 제공함에 목적이 있다.
본 명세서에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 명세서는 방송 신호를 전송하기 위한 방법에 있어서, 상기 방법은 인풋 스트림(Input Stream)들을 다수의 DP(Data Pipe)들로 포맷팅하는(formatting) 단계; 상기 다수의 DP들의 데이터를 각 DP 별로 인코딩하는(encoding) 단계; 상기 인코딩된 DP의 데이터를 매핑하여 적어도 하나의 신호 프래임들을 생성하는 단계; 및 OFDM(Orthogonal Frequency Division Multiplexing) 방식에 의해 상기 생성된 신호 프래임의 데이터를 변조하고, 상기 변조된 신호 프래임의 데이터를 포함하는 방송 신호를 전송하는 단계를 포함하되, 상기 포맷팅하는(formatting) 단계는 데이터 패킷들을 베이스밴드 프래임(Baseband Frame:BBF)의 페이로드(Payload)에 할당하는 단계; 및 베이스밴드 프래임의 페이로드에 대한 포맷을 나타내는 헤더를 부가하는 단계를 포함하며, 상기 헤더는 제 1 제어 정보 또는 제 2 정보 중 적어도 하나를 포함하며, 상기 제 2 제어 정보는 제 2 제어 정보 LSB(Least Significant Bit) 및 제 2 제어 정보 MSB(Most Significant Bit)로 구분되며, 상기 제 1 제어 정보는 상기 제 2 제어 정보가 상기 제 2 제어 정보 LSB로만 표현될 수 있는지 여부를 나타내며, 상기 제 2 제어 정보는 상기 페이로드의 시작부터 상기 페이로드에서 처음으로 전송되는 데이터 패킷까지의 거리를 나타내는 것을 특징으로 한다.
또한, 본 명세서에서 상기 헤더는 상기 헤더 또는 상기 제 1 제어 정보의 에러 체크(error check)를 위한 Check-Sum 필드를 더 포함하는 것을 특징으로 한다.
또한, 본 명세서에서 상기 제 2 제어 정보 LSB의 크기는 6 bit 또는 7bit이며,상기 제 2 제어 정보 MSB의 크기는 7 bit 또는 6 bit인 것을 특징으로 한다.
또한, 본 명세서에서 상기 베이스밴드 프래임은 스터핑(stuffing) 데이터를 포함하는 스터핑 필드를 포함하며, 상기 스터핑 필드는 상기 페이로드에 데이터 패킷이 채워지지 않거나 또는 in-band signaling이 사용되는 경우 상기 베이스밴드 프래임에 포함되는 것을 특징으로 한다.
또한, 본 명세서에서 상기 헤더는 상기 베이스밴드 프래임에 상기 스터핑 필드의 포함 여부를 나타내는 STUFFI 필드를 포함하는 것을 특징으로 한다.
또한, 본 명세서에서 상기 STUFFI 필드는 상기 제 2 제어 정보 다음에 위치하거나 상기 제 1 제어 정보 다음에 위치하는 것을 특징으로 한다.
또한, 본 명세서에서 상기 스터핑 필드는 스터핑 헤더(Stuffing Header)와 스터핑 데이터를 포함하는 것을 특징으로 한다.
또한, 본 명세서에서 상기 스터핑 필드는 상기 스터핑 필드의 길이가 1 byte인지 아닌지를 나타내는 STUFF_ONE 필드, 상기 스터핑 데이터의 타입을 나타내는 STUFF_TYPE 필드 또는 상기 스터핑 필드의 길이를 나타내는 STUFF_LEN 필드 중 적어도 하나를 포함하는 것을 특징으로 한다.
또한, 본 명세서에서 상기 STUFF_LEN 필드는 STUFF_LEN_MSB(Most Significant Bit) 및 STUFF_LEN_LSB(Least Significant Bit)로 구분되는 것을 특징으로 한다.
또한, 본 명세서에서 상기 스터핑 데이터는 스터핑 또는 in-band signaling 중 적어도 하나를 나타내는 것을 특징으로 한다.
또한, 본 명세서는 상기 스터핑 필드의 길이가 1 byte인 경우, 상기 STUFF_LEN_LSB(Least Significant Bit)는 상기 STUFF_LEN 필드에 포함되지 않는 것을 특징으로 한다.
또한, 본 명세서에서 상기 스터핑 필드는 상기 페이로드 다음에 위치하는 것을 특징으로 한다.
또한, 본 명세서에서 상기 제 1 제어 정보는 OPTIONI 필드 또는 PSPMI(Packet Start Pointer Mode Indicator) 필드이며, 상기 제 2 제어 정보는 SYNCD 필드 또는 PKTSPTR(Packet Start Pointer) 필드인 것을 특징으로 한다.
또한, 본 명세서는 방송 신호를 전송하기 위한 송신 장치에 있어서, 인풋 스트림(Input Stream)들을 다수의 DP(Data Pipe)들로 포맷팅하는(formatting) 인풋 포맷팅(Input Formatting) 모듈; 상기 다수의 예들의 데이터를 각 DP 별로 인코딩하는(encoding) BICM(Bit Interleaved Coding and Modulation) 모듈; 상기 인코딩된 DP의 데이터를 매핑하여 적어도 하나의 신호 프래임을 생성하는 프래임 빌딩(Frame Building) 모듈; 및 OFDM(Orthogonal Frequency Division Multiplexing) 방식에 의해 상기 생성된 신호 프래임의 데이터를 변조하고, 상기 변조된 신호 프래임의 데이터를 포함하는 방송 신호를 전송하는 OFDM 제너레이션(OFDM Generation) 모듈을 포함하되, 상기 인풋 포맷팅 모듈은 데이터 패킷들을 베이스밴드 프래임(Baseband Frame:BBF)의 페이로드(Payload)에 할당하는 베이스밴드 프래임 슬라이서(Baseband Frame Slicer) 모듈; 및 베이스밴드 프래임의 페이로드에 대한 포맷을 나타내는 헤더를 부가하는 베이스밴드 프래임 헤더 삽입(Baseband Frame Header Insertion) 모듈를 포함하며, 상기 헤더는 제 1 제어 정보 또는 제 2 정보 중 적어도 하나를 포함하며, 상기 제 2 제어 정보는 제 2 제어 정보 LSB(Least Significant Bit) 및 제 2 제어 정보 MSB(Most Significant Bit)로 구분되며, 상기 제 1 제어 정보는 상기 제 2 제어 정보가 상기 제 2 제어 정보 LSB로만 표현될 수 있는지 여부를 나타내며, 상기 제 2 제어 정보는 상기 페이로드의 시작부터 상기 페이로드에서 처음으로 전송되는 데이터 패킷까지의 거리를 나타내는 것을 특징으로 한다.
또한, 본 명세서는 방송 신호를 수신하기 위한 수신 장치에 있어서, 디매핑 및 디코딩(demapping and decoding) 모듈; 및 상기 디매핑 및 디코딩 모듈로부터 출력되는 다수의 DP(Data Pipe)들을 인풋 스트림(Input Stream)들로 복원하는 아웃풋 프로세서(output processor) 모듈을 포함하되, 상기 아웃풋 프로세서 모듈은 베이스밴드 프래임(Baseband Frame)의 헤더에 전송된 정보를 디코딩(decoding)하고, 상기 디코딩된 정보를 이용하여 인풋 스트림(Input Stream)들을 복원하는 베이스밴드 프래임 프로세서(Baseband Frame Processor) 블록을 포함하며, 상기 헤더는 제 1 제어 정보 또는 제 2 정보 중 적어도 하나를 포함하며, 상기 제 2 제어 정보는 제 2 제어 정보 LSB(Least Significant Bit) 및 제 2 제어 정보 MSB(Most Significant Bit)로 구분되며, 상기 제 1 제어 정보는 상기 제 2 제어 정보가 상기 제 2 제어 정보 LSB로만 표현될 수 있는지 여부를 나타내며, 상기 제 2 제어 정보는 상기 페이로드의 시작부터 상기 페이로드에서 처음으로 전송되는 데이터 패킷까지의 거리를 나타내는 것을 특징으로 한다.
본 명세서는 베이스밴드 프래임(Baseband Frame) 구조를 새롭게 정의함으로써 BB 프래임 헤더의 전송에 대한 오버헤드를 줄일 수 있는 효과가 있다.
또한, 본 명세서는 BB 프래임에 포함되는 스터핑(또는 패딩) 필드를 활용하여 in-band signaling 등 다양한 기능을 추가할 수 있는 효과가 있다.
또한, 본 명세서는 BB 프래임 헤더의 남아있는 비트를 활용하여 에러 체크(error check)의 기능을 추가적으로 수행할 수 있는 효과가 있다.
본 명세서에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명에 대해 더욱 이해하기 위해 포함되며 본 출원에 포함되고 그 일부를 구성하는 첨부된 도면은 본 발명의 원리를 설명하는 상세한 설명과 함께 본 발명의 실시예를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 4는 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 BICM (bit interleaved coding & modulation) 블록을 나타낸다.
도 6은 본 발명의 다른 일 실시예에 따른 BICM 블록을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩(Frame Building, 프레임 생성) 블록을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 OFDM (orthogonal frequency division multiplexing) 제너레이션(generation, 생성) 블록을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조를 나타낸다.
도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical, 논리) 구조를 나타낸다.
도 17은 본 발명의 일 실시예에 따른 PLS (physical layer signalling) 매핑을 나타낸다.
도 18은 본 발명의 일 실시예에 따른 EAC (emergency alert channel) 매핑을 나타낸다.
도 19는 본 발명의 일 실시예에 따른 FIC (fast information channel) 매핑을 나타낸다.
도 20은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프)의 타입을 나타낸다.
도 21은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프) 매핑을 나타낸다.
도 22는 본 발명의 일 실시예에 따른 FEC (forward error correction) 구조를 나타낸다.
도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
도 26은 도 9의 synchronization 및 demodulation 모듈의 일 예를 나타낸 도면이다.
도 27은 도 9의 프래임 파싱 모듈의 일 예를 나타낸 도면이다.
도 28은 도 9의 demapping 및 decoding 모듈의 일 예를 나타낸 도면이다.
도 29는 도 9의 output processor의 일 예를 나타낸 도면이다.
도 30은 도 9의 output processor의 또 다른 일 예를 나타낸 도면이다.
도 31은 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.
도 32는 본 발명의 다른 실시예에 따른 demapping 및 decoding 모듈을 나타낸 도면이다.
도 33은 본 명세서에서 제안하는 모드 어댑테이션 모듈의 일 예를 나타낸 도이다.
도 34는 본 명세서에서 제안하는 아웃풋 프로세서의 일 예를 나타낸 도이다.
도 35는 종래 BB 프래임 구조의 일 예를 나타낸 도이다.
도 36은 종래 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 37은 종래 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 38은 본 명세서에서 제안하는 BB 프래임 구조의 일 예를 나타낸다.
도 39는 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 40은 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 41은 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 42는 다양한 BB 프래임 구조에서 BB 프래임 전송에 대한 오버헤드를 계산한 결과를 비교하여 도시한 도면이다.
도 43은 종래 BB 프래임 구조의 일 예를 나타낸다.
도 44는 본 명세서에서 제안하는 BB 프래임 구조의 일 예를 나타낸 도이다.
도 45는 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 4는 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 BICM (bit interleaved coding & modulation) 블록을 나타낸다.
도 6은 본 발명의 다른 일 실시예에 따른 BICM 블록을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩(Frame Building, 프레임 생성) 블록을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 OFDM (orthogonal frequency division multiplexing) 제너레이션(generation, 생성) 블록을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조를 나타낸다.
도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical, 논리) 구조를 나타낸다.
도 17은 본 발명의 일 실시예에 따른 PLS (physical layer signalling) 매핑을 나타낸다.
도 18은 본 발명의 일 실시예에 따른 EAC (emergency alert channel) 매핑을 나타낸다.
도 19는 본 발명의 일 실시예에 따른 FIC (fast information channel) 매핑을 나타낸다.
도 20은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프)의 타입을 나타낸다.
도 21은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프) 매핑을 나타낸다.
도 22는 본 발명의 일 실시예에 따른 FEC (forward error correction) 구조를 나타낸다.
도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
도 26은 도 9의 synchronization 및 demodulation 모듈의 일 예를 나타낸 도면이다.
도 27은 도 9의 프래임 파싱 모듈의 일 예를 나타낸 도면이다.
도 28은 도 9의 demapping 및 decoding 모듈의 일 예를 나타낸 도면이다.
도 29는 도 9의 output processor의 일 예를 나타낸 도면이다.
도 30은 도 9의 output processor의 또 다른 일 예를 나타낸 도면이다.
도 31은 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.
도 32는 본 발명의 다른 실시예에 따른 demapping 및 decoding 모듈을 나타낸 도면이다.
도 33은 본 명세서에서 제안하는 모드 어댑테이션 모듈의 일 예를 나타낸 도이다.
도 34는 본 명세서에서 제안하는 아웃풋 프로세서의 일 예를 나타낸 도이다.
도 35는 종래 BB 프래임 구조의 일 예를 나타낸 도이다.
도 36은 종래 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 37은 종래 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 38은 본 명세서에서 제안하는 BB 프래임 구조의 일 예를 나타낸다.
도 39는 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 40은 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 41은 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 42는 다양한 BB 프래임 구조에서 BB 프래임 전송에 대한 오버헤드를 계산한 결과를 비교하여 도시한 도면이다.
도 43은 종래 BB 프래임 구조의 일 예를 나타낸다.
도 44는 본 명세서에서 제안하는 BB 프래임 구조의 일 예를 나타낸 도이다.
도 45는 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
본 발명의 바람직한 실시예에 대해 구체적으로 설명하며, 그 예는 첨부된 도면에 나타낸다. 첨부된 도면을 참조한 아래의 상세한 설명은 본 발명의 실시예에 따라 구현될 수 있는 실시예만을 나타내기보다는 본 발명의 바람직한 실시예를 설명하기 위한 것이다. 다음의 상세한 설명은 본 발명에 대한 철저한 이해를 제공하기 위해 세부 사항을 포함한다. 그러나 본 발명이 이러한 세부 사항 없이 실행될 수 있다는 것은 당업자에게 자명하다.
본 발명에서 사용되는 대부분의 용어는 해당 분야에서 널리 사용되는 일반적인 것들에서 선택되지만, 일부 용어는 출원인에 의해 임의로 선택되며 그 의미는 필요에 따라 다음 설명에서 자세히 서술한다. 따라서 본 발명은 용어의 단순한 명칭이나 의미가 아닌 용어의 의도된 의미에 근거하여 이해되어야 한다.
본 발명은 차세대 방송 서비스에 대한 방송 신호 송신 및 수신 장치 및 방법을 제공한다. 본 발명의 일 실시예에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 포함한다. 본 발명은 일 실시예에 따라 비-MIMO (non-Multiple Input Multiple Output) 또는 MIMO 방식을 통해 차세대 방송 서비스에 대한 방송 신호를 처리할 수 있다. 본 발명의 일 실시예에 따른 비-MIMO 방식은 MISO (Multiple Input Single Output) 방식, SISO (Single Input Single Output) 방식 등을 포함할 수 있다.
이하에서는 설명의 편의를 위해 MISO 또는 MIMO 방식은 두 개의 안테나를 사용하지만, 본 발명은 두 개 이상의 안테나를 사용하는 시스템에 적용될 수 있다. 본 발명은 특정 용도에 요구되는 성능을 달성하면서 수신기 복잡도를 최소화하기 위해 최적화된 세 개의 피지컬 프로파일(PHY profile) (베이스(base), 핸드헬드(handheld), 어드벤스(advanced) 프로파일)을 정의할 수 있다. 피지컬 프로파일은 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋이다.
세 개의 피지컬 프로파일은 대부분의 기능 블록을 공유하지만, 특정 블록 및/또는 파라미터에서는 약간 다르다. 추후에 추가로 피지컬 프로파일이 정의될 수 있다. 시스템 발전을 위해, 퓨처 프로파일은 FEF (future extension frame)을 통해 단일 RF (radio frequency) 채널에 존재하는 프로파일과 멀티플렉싱 될 수도 있다. 각 피지컬 프로파일에 대한 자세한 내용은 후술한다.
1. 베이스 프로파일
베이스 프로파일은 주로 루프 톱(roof-top) 안테나와 연결되는 고정된 수신 장치의 주된 용도를 나타낸다. 베이스 프로파일은 어떤 장소로 이동될 수 있지만 비교적 정지된 수신 범주에 속하는 휴대용 장치도 포함할 수 있다. 베이스 프로파일의 용도는 약간의 개선된 실행에 의해 핸드헬드 장치 또는 차량용으로 확장될 수 있지만, 이러한 사용 용도는 베이스 프로파일 수신기 동작에서는 기대되지 않는다.
수신의 타겟 신호 대 잡음비 범위는 대략 10 내지 20 dB인데, 이는 기존 방송 시스템(예를 들면, ATSC A/53)의 15 dB 신호 대 잡음비 수신 능력을 포함한다. 수신기 복잡도 및 소비 전력은 핸드헬드 프로파일을 사용할 배터리로 구동되는 핸드헬드 장치에서만큼 중요하지 않다. 베이스 프로파일에 대한 중요 시스템 파라미터가 아래 표 1에 기재되어 있다.
2. 핸드헬드 프로파일
핸드헬드 프로파일은 배터리 전원으로 구동되는 핸드헬드 및 차량용 장치에서의 사용을 위해 설계된다. 해당 장치는 보행자 또는 차량 속도로 이동할 수 있다. 수신기 복잡도뿐만 아니라 소비 전력은 핸드헬드 프로파일의 장치의 구현을 위해 매우 중요하다. 핸드헬드 프로파일의 타겟 신호 대 잡음비 범위는 대략 0 내지 10 dB이지만, 더 낮은 실내 수신을 위해 의도된 경우 0 dB 아래에 달하도록 설정될 수 있다.
저 신호 대 잡음비 능력뿐만 아니라, 수신기 이동성에 의해 나타난 도플러 효과에 대한 복원력은 핸드헬드 프로파일의 가장 중요한 성능 속성이다. 핸드헬드 프로파일에 대한 중요 시스템 파라미터가 아래 표 2에 기재되어 있다.
3. 어드벤스 프로파일
어드벤스 프로파일은 더 큰 실행 복잡도에 대한 대가로 더 높은 채널 능력을 제공한다. 해당 프로파일은 MIMO 송신 및 수신을 사용할 것을 요구하며, UHDTV 서비스는 타겟 용도이고, 이를 위해 해당 프로파일이 특별히 설계된다. 향상된 능력은 주어진 대역폭에서 서비스 수의 증가, 예를 들면, 다수의 SDTV 또는 HDTV 서비스를 허용하는 데도 사용될 수 있다.
어드벤스 프로파일의 타겟 신호 대 잡음비 범위는 대략 20 내지 30 dB이다. MIMO 전송은 초기에는 기존의 타원 분극 전송 장비를 사용하고, 추후에 전출력 교차 분극 전송으로 확장될 수 있다. 어드벤스 프로파일에 대한 중요 시스템 파라미터가 아래 표 3에 기재되어 있다.
이 경우, 베이스 프로파일은 지상파 방송 서비스 및 모바일 방송 서비스 모두에 대한 프로파일로 사용될 수 있다. 즉, 베이스 프로파일은 모바일 프로파일을 포함하는 프로파일의 개념을 정의하기 위해 사용될 수 있다. 또한, 어드벤스 프로파일은 MIMO을 갖는 베이스 프로파일에 대한 어드벤스 프로파일 및 MIMO을 갖는 핸드헬드 프로파일에 대한 어드벤스 프로파일로 구분될 수 있다. 그리고 해당 세 프로파일은 설계자의 의도에 따라 변경될 수 있다.
다음의 용어 및 정의는 본 발명에 적용될 수 있다. 다음의 용어 및 정의는 설계에 따라 변경될 수 있다.
보조 스트림: 퓨처 익스텐션(future extension, 추후 확장) 또는 방송사나 네트워크 운영자에 의해 요구됨에 따라 사용될 수 있는 아직 정의되지 않은 변조 및 코딩의 데이터를 전달하는 셀의 시퀀스
베이스 데이터 파이프(base data pipe): 서비스 시그널링 데이터를 전달하는 데이터 파이프
베이스밴드 프레임 (또는 BBFRAME): 하나의 FEC 인코딩 과정 (BCH 및 LDPC 인코딩)에 대한 입력을 형성하는 Kbch 비트의 집합
셀(cell): OFDM 전송의 하나의 캐리어에 의해 전달되는 변조값
코딩 블록(coded block): PLS1 데이터의 LDPC 인코딩된 블록 또는 PLS2 데이터의 LDPC 인코딩된 블록들 중 하나
데이터 파이프(data pipe): 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련된 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널
데이터 파이프 유닛(DPU, data pipe unit): 데이터 셀을 프레임에서의 데이터 파이프에 할당할 수 있는 기본 유닛
데이터 심볼(data symbol): 프리앰블 심볼이 아닌 프레임에서의 OFDM 심볼 (프레임 시그널링 심볼 및 프레임 엣지(edge) 심볼은 데이터 심볼에 포함된다.)
DP_ID: 해당 8비트 필드는 SYSTEM_ID에 의해 식별된 시스템 내에서 데이터 파이프를 유일하게 식별한다.
더미 셀(dummy cell): PLS (physical layer signalling) 시그널링, 데이터 파이프, 또는 보조 스트림을 위해 사용되지 않은 남아 있는 용량을 채우는 데 사용되는 의사 랜덤값을 전달하는 셀
FAC (emergency alert channel, 비상 경보 채널): EAS 정보 데이터를 전달하는 프레임 중 일부
프레임(frame): 프리앰블로 시작해서 프레임 엣지 심볼로 종료되는 물리 계층(physical layer) 타임 슬롯
프레임 리피티션 유닛(frame repetition unit, 프레임 반복 단위): 슈퍼 프레임(super-frame)에서 8회 반복되는 FEF를 포함하는 동일한 또는 다른 피지컬 프로파일에 속하는 프레임의 집합
FIC (fast information channel, 고속 정보 채널): 서비스와 해당 베이스 데이터 파이프 사이에서의 매핑 정보를 전달하는 프레임에서 로지컬 채널
FECBLOCK: 데이터 파이프 데이터의 LDPC 인코딩된 비트의 집합
FFT 사이즈: 기본 주기 T의 사이클로 표현된 액티브 심볼 주기 Ts와 동일한 특정 모드에 사용되는 명목상의 FFT 사이즈
프레임 시그널링 심볼(frame signaling symbol): PLS 데이터의 일부를 전달하는, FFT 사이즈, 가드 인터벌(guard interval), 및 스캐터(scattered) 파일럿 패턴의 특정 조합에서 프레임의 시작에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
프레임 엣지 심볼(frame edge symbol): FFT 사이즈, 가드 인터벌, 및 스캐터 파일럿 패턴의 특정 조합에서 프레임의 끝에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
프레임 그룹(frame-group): 슈퍼 프레임에서 동일한 피지컬 프로파일 타입을 갖는 모든 프레임의 집합
퓨쳐 익스텐션 프레임(future extention frame, 추후 확장 프레임): 프리앰블로 시작하는, 추후 확장에 사용될 수 있는 슈퍼 프레임 내에서 물리 계층(physical layer) 타임 슬롯
퓨처캐스트(futurecast) UTB 시스템: 입력이 하나 이상의 MPEG2-TS 또는 IP (Internet protocol) 또는 일반 스트림이고 출력이 RF 시그널인 제안된 물리 계층(physical layer) 방송 시스템
인풋 스트림(input stream, 입력 스트림): 시스템에 의해 최종 사용자에게 전달되는 서비스의 조화(ensemble)를 위한 데이터의 스트림
노멀(normal) 데이터 심볼: 프레임 시그널링 심볼 및 프레임 엣지 심볼을 제외한 데이터 심볼
피지컬 프로파일(PHY profile): 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋
PLS: PLS1 및 PLS2로 구성된 물리 계층(physical layer) 시그널링 데이터
PLS1: PLS2를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 FSS (frame signalling symbol)로 전달되는 PLS 데이터의 첫 번째 집합
NOTE: PLS1 데이터는 프레임 그룹의 듀레이션(duration) 동안 일정하다.
PLS2: 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번째 집합
PLS2 다이나믹(dynamic, 동적) 데이터: 프레임마다 다이나믹(dynamic, 동적)으로 변화하는 PLS2 데이터
PLS2 스태틱(static, 정적) 데이터: 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터
프리앰블 시그널링 데이터(preamble signaling data): 프리앰블 심볼에 의해 전달되고 시스템의 기본 모드를 확인하는 데 사용되는 시그널링 데이터
프리앰블 심볼(preamble symbol): 기본 PLS 데이터를 전달하고 프레임의 시작에 위치하는 고정된 길이의 파일럿 심볼
NOTE: 프리앰블 심볼은 시스템 신호, 그 타이밍, 주파수 오프셋, 및 FFT 사이즈를 검출하기 위해 고속 초기 밴드 스캔에 주로 사용된다.
추후 사용(future use)을 위해 리저브드(reserved): 현재 문서에서 정의되지 않지만 추후에 정의될 수 있음
슈퍼 프레임(superframe): 8개의 프레임 반복 단위의 집합
타임 인터리빙 블록(time interleaving block, TI block): 타임 인터리버 메모리의 하나의 용도에 해당하는, 타임 인터리빙이 실행되는 셀의 집합
타임 인터리빙 그룹(time interleaving group, TI group): 정수, 다이나믹(dynamic, 동적)으로 변화하는 XFECBLOCK의 수로 이루어진, 특정 데이터 파이프에 대한 다이나믹(dynamic, 동적) 용량 할당이 실행되는 단위
NOTE: 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 다수의 프레임에 매핑될 수 있다. 타임 인터리빙 그룹은 하나 이상의 타임 인터리빙 블록을 포함할 수 있다.
타입 1 데이터 파이프(Type 1 DP): 모든 데이터 파이프가 프레임에 TDM (time division multiplexing) 방식으로 매핑되는 프레임의 데이터 파이프
타입 2 데이터 파이프(Type 2 DP): 모든 데이터 파이프가 프레임에 FDM 방식으로 매핑되는 프레임의 데이터 파이프
XFECBLOCK: 하나의 LDPC FECBLOCK의 모든 비트를 전달하는 Ncells 셀들의 집합
도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 인풋 포맷 블록 (Input Format block) (1000), BICM (bit interleaved coding & modulation) 블록(1010), 프레임 빌딩 블록 (Frame building block) (1020), OFDM (orthogonal frequency division multiplexing) 제너레이션 블록 (OFDM generation block)(1030), 및 시그널링 생성 블록(1040)을 포함할 수 있다. 방송 신호 송신 장치의 각 블록의 동작에 대해 설명한다.
IP 스트림/패킷 및 MPEG2-TS은 주요 입력 포맷이고, 다른 스트림 타입은 일반 스트림으로 다루어진다. 이들 데이터 입력에 추가로, 관리 정보가 입력되어 각 입력 스트림에 대한 해당 대역폭의 스케줄링 및 할당을 제어한다. 하나 또는 다수의 TS 스트림, IP 스트림 및/또는 일반 스트림 입력이 동시에 허용된다.
인풋 포맷 블록(1000)은 각각의 입력 스트림을 독립적인 코딩 및 변조가 적용되는 하나 또는 다수의 데이터 파이프로 디멀티플렉싱 할 수 있다. 데이터 파이프는 견고성(robustness) 제어를 위한 기본 단위이며, 이는 QoS (Quality of Service)에 영향을 미친다. 하나 또는 다수의 서비스 또는 서비스 컴포넌트가 하나의 데이터 파이프에 의해 전달될 수 있다. 인풋 포맷 블록(1000)의 자세한 동작은 후술한다.
데이터 파이프는 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널이다.
또한, 데이터 파이프 유닛은 하나의 프레임에서 데이터 셀을 데이터 파이프에 할당하기 위한 기본 유닛이다.
인풋 포맷 블록(1000)에서, 패리티(parity) 데이터는 에러 정정을 위해 추가되고, 인코딩된 비트 스트림은 복소수값 컨스텔레이션 심볼에 매핑된다. 해당 심볼은 해당 데이터 파이프에 사용되는 특정 인터리빙 깊이에 걸쳐 인터리빙 된다. 어드벤스 프로파일에 있어서, BICM 블록(1010)에서 MIMO 인코딩이 실행되고 추가 데이터 경로가 MIMO 전송을 위해 출력에 추가된다. BICM 블록(1010)의 자세한 동작은 후술한다.
프레임 빌딩 블록(1020)은 하나의 프레임 내에서 입력 데이터 파이프의 데이터 셀을 OFDM 실볼로 매핑할 수 있다. 매핑 후, 주파수 영역 다이버시티를 위해, 특히 주파수 선택적 페이딩 채널을 방지하기 위해 주파수 인터리빙이 이용된다. 프레임 빌딩 블록(1020)의 자세한 동작은 후술한다.
프리앰블을 각 프레임의 시작에 삽입한 후, OFDM 제너레이션 블록(1030)은 사이클릭 프리픽스(cyclic prefix)을 가드 인터벌로 갖는 기존의 OFDM 변조를 적용할 수 있다. 안테나 스페이스 다이버시티를 위해, 분산된(distributed) MISO 방식이 송신기에 걸쳐 적용된다. 또한, PAPR (peak-to-average power ratio) 방식이 시간 영역에서 실행된다. 유연한 네트워크 방식을 위해, 해당 제안은 다양한 FFT 사이즈, 가드 인터벌 길이, 해당 파일럿 패턴의 집합을 제공한다. OFDM 제너레이션 블록(1030)의 자세한 동작은 후술한다.
시그널링 생성 블록(1040)은 각 기능 블록의 동작에 사용되는 물리 계층(physical layer) 시그널링 정보를 생성할 수 있다. 해당 시그널링 정보는 또한 관심 있는 서비스가 수신기 측에서 적절히 복구되도록 전송된다. 시그널링 생성 블록(1040)의 자세한 동작은 후술한다.
도 2, 3, 4는 본 발명의 실시예에 따른 인풋 포맷 블록(1000)을 나타낸다. 각 도면에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 인풋 포맷 블록을 나타낸다. 도 2는 입력 신호가 단일 입력 스트림(single input stream)일 때의 인풋 포맷 블록을 나타낸다.
도 2에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
물리 계층(physical layer)으로의 입력은 하나 또는 다수의 데이터 스트림으로 구성될 수 있다. 각각의 데이터 스트림은 하나의 데이터 파이프에 의해 전달된다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈은 입력되는 데이터 스트림을 BBF (baseband frame)의 데이터 필드로 슬라이스한다. 해당 시스템은 세 가지 종류의 입력 데이터 스트림, 즉 MPEG2-TS, IP, GS (generic stream)을 지원한다. MPEG2-TS는 첫 번째 바이트가 동기 바이트(0x47)인 고정된 길이(188 바이트)의 패킷을 특징으로 한다. IP 스트림은 IP 패킷 헤더 내에서 시그널링 되는 가변 길이 IP 데이터그램 패킷으로 구성된다. 해당 시스템은 IP 스트림에 대해 IPv4와 IPv6을 모두 지원한다. GS는 캡슐화 패킷 헤더 내에서 시그널링되는 가변 길이 패킷 또는 일정 길이 패킷으로 구성될 수 있다.
(a)는 신호 데이터 파이프에 대한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록(2000) 및 스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)을 나타내고, (b)는 PLS 데이터를 생성 및 처리하기 위한 PLS 생성 블록(2020) 및 PLS 스크램블러(2030)를 나타낸다. 각 블록의 동작에 대해 설명한다.
입력 스트림 스플리터는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈(2010)은 CRC 인코더, BB (baseband) 프레임 슬라이서, 및 BB 프레임 헤더 삽입 블록으로 구성된다.
CRC 인코더는 유저 패킷 (user packet, UP)레벨에서의 에러 검출을 위한 세 종류의 CRC 인코딩, 즉 CRC-8, CRC-16, CRC-32를 제공한다. 산출된 CRC 바이트는 UP 뒤에 첨부된다. CRC-8은 TS 스트림에 사용되고, CRC-32는 IP 스트림에 사용된다. GS 스트림이 CRC 인코딩을 제공하지 않으면, 제안된 CRC 인코딩이 적용되어야 한다.
BB 프레임 슬라이서는 입력을 내부 로지컬 비트 포맷에 매핑한다. 첫 번째 수신 비트는 MSB라고 정의한다. BB 프레임 슬라이서는 가용 데이터 필드 용량과 동일한 수의 입력 비트를 할당한다. BBF 페이로드와 동일한 수의 입력 비트를 할당하기 위해, UP 스트림이 BBF의 데이터 필드에 맞게 슬라이스된다.
BB 프레임 헤더 삽입 블록은 2바이트의 고정된 길이의 BBF 헤더를 BB 프레임의 앞에 삽입할 수 있다. BBF 헤더는 STUFFI (1비트), SYNCD (13비트), 및 RFU (2비트)로 구성된다. 고정된 2바이트 BBF 헤더뿐만 아니라, BBF는 2바이트 BBF 헤더 끝에 확장 필드(1 또는 3바이트)를 가질 수 있다.
스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)은 스터핑(stuffing) 삽입 블록 및 BB 스크램블러로 구성된다. 스터핑 삽입 블록은 스터핑 필드를 BB 프레임의 페이로드에 삽입할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응)에 대한 입력 데이터가 BB 프레임을 채우기에 충분하면, STUFFI는 0으로 설정되고, BBF는 스터핑 필드를 갖지 않는다. 그렇지 않으면, STUFFI는 1로 설정되고, 스터핑 필드는 BBF 헤더 직후에 삽입된다. 스터핑 필드는 2바이트의 스터핑 필드 헤더 및 가변 사이즈의 스터핑 데이터를 포함한다.
BB 스크램블러는 에너지 분산을 위해 완전한 BBF를 스크램블링한다. 스크램블링 시퀀스는 BBF와 동기화된다. 스크램블링 시퀀스는 피드백 시프트 레지스터에 의해 생성된다.
PLS 생성 블록(2020)은 PLS 데이터를 생성할 수 있다. PLS는 수신기에서 피지컬 레이어(physical layer) 데이터 파이프에 접속할 수 있는 수단을 제공한다. PLS 데이터는 PLS1 데이터 및 PLS2 데이터로 구성된다.
PLS1 데이터는 PLS2 데이터를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 프레임에서 FSS로 전달되는 PLS 데이터의 첫 번째 집합이다. PLS1 데이터는 PLS2 데이터의 수신 및 디코딩을 가능하게 하는 데 요구되는 파라미터를 포함하는 기본 송신 파라미터를 제공한다. 또한, PLS1 데이터는 프레임 그룹의 듀레이션 동안 일정하다.
PLS2 데이터는 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번째 집합이다. PLS2는 수신기가 원하는 데이터 파이프를 디코딩하는 데 충분한 정보를 제공하는 파라미터를 포함한다. PLS2 시그널링은 PLS2 스태틱(static, 정적) 데이터(PLS2-STAT 데이터) 및 PLS2 다이나믹(dynamic, 동적) 데이터(PLS2-DYN 데이터)의 두 종류의 파라미터로 더 구성된다. PLS2 스태틱(static, 정적) 데이터는 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터이고, PLS2 다이나믹(dynamic, 동적) 데이터는 프레임마다 다이나믹(dynamic, 동적)으로 변화하는 PLS2 데이터이다.
PLS 데이터에 대한 자세한 내용은 후술한다.
PLS 스크램블러(2030)는 에너지 분산을 위해 생성된 PLS 데이터를 스크램블링 할 수 있다.
전술한 블록은 생략될 수도 있고 유사 또는 동일 기능을 갖는 블록에 의해 대체될 수도 있다.
도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷 블록을 나타낸다.
도 3에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
도 3은 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록을 나타낸다.
멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 처리하기 위한 인풋 포맷 블록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 다수 입력 스트림을 독립적으로 처리할 수 있다.
도 3을 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 인풋 스트림 스플리터 (input stream splitter) (3000), 인풋 스트림 싱크로나이저 (input stream synchronizer) (3010), 컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020), 널 패킷 딜리션 블록 (null packet deletion block) (3030), 헤더 컴프레션 블록 (header compression block) (3040), CRC 인코더 (CRC encoder) (3050), BB 프레임 슬라이서(BB frame slicer) (3060), 및 BB 헤더 삽입 블록 (BB header insertion block) (3070)을 포함할 수 있다. 모드 어댑테이션(mode adaptaion, 모드 적응) 블록의 각 블록에 대해 설명한다.
CRC 인코더(3050), BB 프레임 슬라이서(3060), 및 BB 헤더 삽입 블록(3070)의 동작은 도 2를 참조하여 설명한 CRC 인코더, BB 프레임 슬라이서, 및 BB 헤더 삽입 블록의 동작에 해당하므로, 그 설명은 생략한다.
인풋 스트림 스플리터(3000)는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다.
인풋 스트림 싱크로나이저(3010)는 ISSY라 불릴 수 있다. ISSY는 어떠한 입력 데이터 포맷에 대해서도 CBR (constant bit rate) 및 일정한 종단간 전송(end-to-end transmission) 지연을 보장하는 적합한 수단을 제공할 수 있다. ISSY는 TS를 전달하는 다수의 데이터 파이프의 경우에 항상 이용되고, GS 스트림을 전달하는 다수의 데이터 파이프에 선택적으로 이용된다.
컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020)은 수신기에서 추가로 메모리를 필요로 하지 않고 TS 패킷 재결합 메커니즘을 허용하기 위해 ISSY 정보의 삽입에 뒤따르는 분할된 TS 패킷 스트림을 지연시킬 수 있다.
널 패킷 딜리션 블록(3030)은 TS 입력 스트림 경우에만 사용된다. 일부 TS 입력 스트림 또는 분할된 TS 스트림은 VBR (variable bit-rate) 서비스를 CBR TS 스트림에 수용하기 위해 존재하는 많은 수의 널 패킷을 가질 수 있다. 이 경우, 불필요한 전송 오버헤드를 피하기 위해, 널 패킷은 확인되어 전송되지 않을 수 있다. 수신기에서, 제거된 널 패킷은 전송에 삽입된 DNP(deleted null-packet, 삭제된 널 패킷) 카운터를 참조하여 원래 존재했던 정확한 장소에 재삽입될 수 있어, CBR이 보장되고 타임 스탬프(PCR) 갱신의 필요가 없어진다.
헤더 컴프레션 블록(3040)은 TS 또는 IP 입력 스트림에 대한 전송 효율을 증가시키기 위해 패킷 헤더 압축을 제공할 수 있다. 수신기는 헤더의 특정 부분에 대한 선험적인(a priori) 정보를 가질 수 있기 때문에, 이 알려진 정보(known information)는 송신기에서 삭제될 수 있다.
TS에 대해, 수신기는 동기 바이트 구성(0x47) 및 패킷 길이(188 바이트)에 관한 선험적인 정보를 가질 수 있다. 입력된 TS가 하나의 PID만을 갖는 콘텐트를 전달하면, 즉, 하나의 서비스 컴포넌트(비디오, 오디오 등) 또는 서비스 서브 컴포넌트(SVC 베이스 레이어, SVC 인헨스먼트 레이어, MVC 베이스 뷰, 또는 MVC 의존 뷰)에 대해서만, TS 패킷 헤더 압축이 TS에 (선택적으로) 적용될 수 있다. TS 패킷 헤더 압축은 입력 스트림이 IP 스트림인 경우 선택적으로 사용된다. 상기 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 인풋 포맷 블록을 나타낸다.
도 4에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
도 4는 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블록의 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록을 나타낸다.
도 4를 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록은 스케줄러(4000), 1-프레임 딜레이(delay) 블록(4010), 스터핑 삽입 블록(4020), 인 밴드(In-band) 시그널링 블록(4030), BB 프레임 스크램블러(4040), PLS 생성 블록(4050), PLS 스크램블러(4060)를 포함할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록의 각 블록에 대해 설명한다.
스터핑 삽입 블록(4020), BB 프레임 스크램블러(4040), PLS 생성 블록(4050), PLS 스크램블러(4060)의 동작은 도 2를 참조하여 설명한 스터핑 삽입 블록, BB 스크램블러, PLS 생성 블록, PLS 스크램블러(4060)의 동작에 해당하므로 그 설명은 생략한다.
스케줄러(4000)는 각 데이터 파이프의 FECBLOCK의 양으로부터 전체 프레임에 걸쳐 전체의 셀 할당을 결정할 수 있다. PLS, EAC 및 FIC에 대한 할당을 포함해서, 스케줄러는 프레임의 FSS의 PLS 셀 또는 인 밴드(In-band) 시그널링으로 전송되는 PLS2-DYN 데이터의 값을 생성한다. FECBLOCK, EAC, FIC에 대한 상세한 내용은 후술한다.
1-프레임 딜레이(delay) 블록(4010)은 다음 프레임에 관한 스케줄링 정보가 데이터 파이프에 삽입될 인 밴드(In-band) 시그널링 정보에 관한 현 프레임을 통해 전송될 수 있도록 입력 데이터를 하나의 전송 프레임만큼 지연시킬 수 있다.
인 밴드(In-band) 시그널링 블록(4030)은 PLS2 데이터의 지연되지 않은 부분을 프레임의 데이터 파이프에 삽입할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 5는 본 발명의 일 실시예에 따른 BICM 블록을 나타낸다.
도 5에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 제공할 수 있다.
QoS가 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치에 의해 제공되는 서비스의 특성에 의존하므로, 각각의 서비스에 해당하는 데이터는 서로 다른 방식을 통해 처리되어야 한다. 따라서, 본 발명의 일 실시예에 따른 BICM 블록은 SISO, MISO, MIMO 방식을 각각의 데이터 경로에 해당하는 데이터 파이프에 독립적으로 적용함으로써 각데이터 파이프를 독립적으로 처리할 수 있다. 결과적으로, 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 각각의 데이터 파이프를 통해 전송되는 각 서비스 또는 서비스 컴포넌트에 대한 QoS를 조절할 수 있다.
(a)는 베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록을 나타내고, (b)는 어드벤스 프로파일의 BICM 블록을 나타낸다.
베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록 및 어드벤스 프로파일의 BICM 블록은 각각의 데이터 파이프를 처리하기 위한 복수의 처리 블록을 포함할 수 있다.
베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록 및 어드벤스 프로파일에 대한 BICM 블록의 각각의 처리 블록에 대해 설명한다.
베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록의 처리 블록(5000)은 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(mapper)(5030), SSD (signal space diversity) 인코딩 블록(5040), 타임 인터리버(5050)를 포함할 수 있다.
데이터 FEC 인코더(5010)는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코딩을 실행한다. 외부 코딩(BCH)은 선택적인 코딩 방법이다. 데이터 FEC 인코더(5010)의 구체적인 동작에 대해서는 후술한다.
비트 인터리버(5020)는 효율적으로 실현 가능한 구조를 제공하면서 데이터 FEC 인코더(5010)의 출력을 인터리빙하여 LDPC 코드 및 변조 방식의 조합으로 최적화된 성능을 달성할 수 있다. 비트 인터리버(5020)의 구체적인 동작에 대해서는 후술한다.
컨스텔레이션 매퍼(5030)는 QPSK, QAM-16, 불균일 QAM (NUQ-64, NUQ-256, NUQ-1024) 또는 불균일 컨스텔레이션 (NUC-16, NUC-64, NUC-256, NUC-1024)을 이용해서 베이스 및 핸드헬드 프로파일에서 비트 인터리버(5020)로부터의 각각의 셀 워드를 변조하거나 어드벤스 프로파일에서 셀 워드 디멀티플렉서(5010-1)로부터의 셀 워드를 변조하여 파워가 정규화된 컨스텔레이션 포인트 el을 제공할 수 있다. 해당 컨스텔레이션 매핑은 데이터 파이프에 대해서만 적용된다. NUQ가 임의의 형태를 갖는 반면, QAM-16 및 NUQ는 정사각형 모양을 갖는 것이 관찰된다. 각각의 컨스텔레이션이 90도의 배수만큼 회전되면, 회전된 컨스텔레이션은 원래의 것과 정확히 겹쳐진다. 회전 대칭 특성으로 인해 실수 및 허수 컴포넌트의 용량 및 평균 파워가 서로 동일해진다. NUQ 및 NUC는 모두 각 코드 레이트(code rate)에 대해 특별히 정의되고, 사용되는 특정 하나는 PLS2 데이터에 보관된 파라미터 DP_MOD에 의해 시그널링 된다.
SSD 인코딩 블록(5040)은 2차원, 3차원, 4차원에서 셀을 프리코딩하여, 어려운 페이딩 조건에서 수신 견고성(robustness)을 증가시킬 수 있다.
타임 인터리버(5050)는 데이터 파이프 레벨에서 동작할 수 있다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다. 타임 인터리버(5050)의 구체적인 동작에 관해서는 후술한다.
어드벤스 프로파일에 대한 BICM 블록의 처리 블록(5000-1)은 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 및 타임 인터리버를 포함할 수 있다.
단, 처리 블록(5000-1)은 셀 워드 디멀티플렉서(5010-1) 및 MIMO 인코딩 블록(5020-1)을 더 포함한다는 점에서 처리 블록(5000)과 구별된다.
또한, 처리 블록(5000-1)에서의 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 타임 인터리버의 동작은 전술한 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(5030), 타임 인터리버(5050)의 동작에 해당하므로, 그 설명은 생략한다.
셀 워드 디멀티플렉서(5010-1)는 어드벤스 프로파일의 데이터 파이프가 MIMO 처리를 위해 단일 셀 워드 스트림을 이중 셀 워드 스트림으로 분리하는 데 사용된다. 셀 워드 디멀티플렉서(5010-1)의 구체적인 동작에 관해서는 후술한다.
MIMO 인코딩 블록(5020-1)은 MIMO 인코딩 방식을 이용해서 셀 워드 디멀티플렉서(5010-1)의 출력을 처리할 수 있다. MIMO 인코딩 방식은 방송 신호 송신을 위해 최적화되었다. MIMO 기술은 용량 증가를 얻기 위한 유망한 방식이지만, 채널 특성에 의존한다. 특별히 방송에 대해서, 서로 다른 신호 전파 특성으로 인한 두 안테나 사이의 수신 신호 파워 차이 또는 채널의 강한 LOS 컴포넌트는 MIMO로부터 용량 이득을 얻는 것을 어렵게 한다. 제안된 MIMO 인코딩 방식은 MIMO 출력 신호 중 하나의 위상 랜덤화 및 회전 기반 프리코딩을 이용하여 이 문제를 극복한다.
MIMO 인코딩은 송신기 및 수신기 모두에서 적어도 두 개의 안테나를 필요로 하는 2x2 MIMO 시스템을 위해 의도된다. 두 개의 MIMO 인코딩 모드는 본 제안인 FR-SM (full-rate spatial multiplexing) 및 FRFD-SM (full-rate full-diversity spatial multiplexing)에서 정의된다. FR-SM 인코딩은 수신기 측에서의 비교적 작은 복잡도 증가로 용량 증가를 제공하는 반면, FRFD-SM 인코딩은 수신기 측에서의 큰 복잡도 증가로 용량 증가 및 추가적인 다이버시티 이득을 제공한다. 제안된 MIMO 인코딩 방식은 안테나 극성 배치를 제한하지 않는다.
MIMO 처리는 어드벤스 프로파일 프레임에 요구되는데, 이는 어드벤스 프로파일 프레임에서의 모든 데이터 파이프가 MIMO 인코더에 의해 처리된다는 것을 의미한다. MIMO 처리는 데이터 파이프 레벨에서 적용된다. 컨스텔레이션 매퍼 출력의 페어(pair, 쌍)인 NUQ (e1,i 및 e2,i)는 MIMO 인코더의 입력으로 공급된다. MIMO 인코더 출력 페어(pair, 쌍)(g1,i 및 g2,i)은 각각의 송신 안테나의 동일한 캐리어 k 및 OFDM 심볼 l에 의해 전송된다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 BICM 블록을 나타낸다.
도 6에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
도 6은 PLS, EAC, 및 FIC의 보호를 위한 BICM 블록을 나타낸다. EAC는 EAS 정보 데이터를 전달하는 프레임의 일부이고, FIC는 서비스와 해당하는 베이스 데이터 파이프 사이에서 매핑 정보를 전달하는 프레임에서의 로지컬 채널이다. EAC 및 FIC에 대한 상세한 설명은 후술한다.
도 6을 참조하면, PLS, EAC, 및 FIC의 보호를 위한 BICM 블록은 PLS FEC 인코더(6000), 비트 인터리버(6010), 및 컨스텔레이션 매퍼(6020)를 포함할 수 있다.
또한, PLS FEC 인코더(6000)는 스크램블러, BCH 인코딩/제로 삽입 블록, LDPC 인코딩 블록, 및 LDPC 패리티 펑처링(puncturing) 블록을 포함할 수 있다. BICM 블록의 각 블록에 대해 설명한다.
PLS FEC 인코더(6000)는 스크램블링된 PLS 1/2 데이터, EAC 및 FIC 섹션을 인코딩할 수 있다.
스크램블러는 BCH 인코딩 및 쇼트닝(shortening) 및 펑처링된 LDPC 인코딩 전에 PLS1 데이터 및 PLS2 데이터를 스크램블링 할 수 있다.
BCH 인코딩/제로 삽입 블록은 PLS 보호를 위한 쇼트닝된 BCH 코드를 이용하여 스크램블링된 PLS 1/2 데이터에 외부 인코딩을 수행하고, BCH 인코딩 후에 제로 비트를 삽입할 수 있다. PLS1 데이터에 대해서만, 제로 삽입의 출력 비트가 LDPC 인코딩 전에 퍼뮤테이션(permutation) 될 수 있다.
LDPC 인코딩 블록은 LDPC 코드를 이용하여 BCH 인코딩/제로 삽입 블록의 출력을 인코딩할 수 있다. 완전한 코딩 블록을 생성하기 위해, Cldpc 및 패리티 비트 Pldpc는 각각의 제로가 삽입된 PLS 정보 블록 Ildpc로부터 조직적으로 인코딩되고, 그 뒤에 첨부된다.
PLS1 및 PLS2에 대한 LDPC 코드 파라미터는 다음의 표 4와 같다.
LDPC 패리티 펑처링 블록은 PLS1 데이터 및 PLS2 데이터에 대해 펑처링을 수행할 수 있다.
쇼트닝이 PLS1 데이터 보호에 적용되면, 일부 LDPC 패리티 비트는 LDPC 인코딩 후에 펑처링된다. 또한, PLS2 데이터 보호를 위해, PLS2의 LDPC 패리티 비트가 LDPC 인코딩 후에 펑처링된다. 이들 펑처링된 비트는 전송되지 않는다.
비트 인터리버(6010)는 각각의 쇼트닝 및 펑처링된 PLS1 데이터 및 PLS2 데이터를 인터리빙할 수 있다.
컨스텔레이션 매퍼(6020)는 비트 인터리빙된 PLS1 데이터 및 PLS2 데이터를 컨스텔레이션에 매핑할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 7은 본 발명의 일 실시예에 따른 프레임 빌딩 블록(frame building block)을 나타낸다.
도 7에 도시한 프레임 빌딩 블록은 도 1을 참조하여 설명한 프레임 빌딩 블록(1020)의 일 실시예에 해당한다.
도 7을 참조하면, 프레임 빌딩 블록은 딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000), 셀 매퍼 (cell mapper) (7010), 및 프리퀀시 인터리버 (frequency interleaver) (7020)를 포함할 수 있다. 프레임 빌딩 블록의 각 블록에 관해 설명한다.
딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000)은 데이터 파이프와 해당하는 PLS 데이터 사이의 타이밍을 조절하여 송신기 측에서 데이터 파이프와 해당하는 PLS 데이터 간의 동시성(co-time)을 보장할 수 있다. 인풋 포맷 블록 및 BICM 블록으로 인한 데이터 파이프의 지연을 다룸으로써 PLS 데이터는 데이터 파이프만큼 지연된다. BICM 블록의 지연은 주로 타임 인터리버(5050)로 인한 것이다. 인 밴드(In-band) 시그널링 데이터는 다음 타임 인터리빙 그룹의 정보를 시그널링될 데이터 파이프보다 하나의 프레임 앞서 전달되도록 할 수 있다. 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 그에 맞추어 인 밴드(In-band) 시그널링 데이터를 지연시킨다.
셀 매퍼(7010)는 PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀을 프레임 내에서 OFDM 심볼의 액티브(active) 캐리어에 매핑할 수 있다. 셀 매퍼(7010)의 기본 기능은 각각의 데이터 파이프, PLS 셀, 및 EAC/FIC 셀에 대한 타임 인터리빙에 의해 생성된 데이터 셀을, 존재한다면, 하나의 프레임 내에서 각각의 OFDM 심볼에 해당하는 액티브(active) OFDM 셀의 어레이에 매핑하는 것이다. (PSI(program specific information)/SI와 같은) 서비스 시그널링 데이터는 개별적으로 수집되어 데이터 파이프에 의해 보내질 수 있다. 셀 매퍼는 프레임 구조의 구성 및 스케줄러에 의해 생성된 다이나믹 인포메이션(dynamic information, 동적 정보)에 따라 동작한다. 프레임에 관한 자세한 내용은 후술한다.
프리퀀시 인터리버(7020)는 셀 매퍼(7010)로부터 의해 수신된 데이터 셀을 랜덤하게 인터리빙하여 주파수 다이버시티를 제공할 수 있다. 또한, 프리퀀시 인터리버(7020)는 단일 프레임에서 최대의 인터리빙 이득을 얻기 위해 다른 인터리빙 시드(seed) 순서를 이용하여 두 개의 순차적인 OFDM 심볼로 구성된 OFDM 심볼 페어(pair, 쌍)에서 동작할 수 있다.
전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
도 8은 본 발명의 일 실시예에 따른 OFDM 제너레이션 블록을 나타낸다.
도 8에 도시된 OFDM 제너레이션 블록은 도 1을 참조하여 설명한 OFDM 제너레이션 블록(1030)의 일 실시예에 해당한다.
OFDM 제너레이션 블록은 프레임 빌딩 블록에 의해 생성된 셀에 의해 OFDM 캐리어를 변조하고, 파일럿을 삽입하고, 전송을 위한 시간 영역 신호를 생성한다. 또한, 해당 블록은 순차적으로 가드 인터벌을 삽입하고, PAPR 감소 처리를 적용하여 최종 RF 신호를 생성한다.
도 8을 참조하면, OFDM 제너레이션 블록은 파일럿 및 리저브드 톤 삽입 블록 (pilot and revserved tone insertion block) (8000), 2D-eSFN (single frequency network) 인코딩 블록(8010), IFFT (inverse fast Fourier transform) 블록(8020), PAPR 감소 블록(8030), 가드 인터벌 삽입 블록 (guard interval insertion block)(8040), 프리앰블 삽입 블록 (preamble insertion block)(8050), 기타 시스템 삽입 블록(8060), 및 DAC 블록(8070)을 포함할 수 있다. OFDM 제너레이션 블록의 각 블록에 대해 설명한다.
파일럿 및 리저브드 톤 삽입 블록(8000)은 파일럿 및 리저브드 톤을 삽입할 수 있다.
OFDM 심볼 내의 다양한 셀은 수신기에서 선험적으로 알려진 전송된 값을 갖는 파일럿으로 알려진 참조 정보로 변조된다. 파일럿 셀의 정보는 분산 파일럿, 연속 파일럿, 엣지 파일럿, FSS (frame signalling symbol) 파일럿, 및 FES (frame edge symbol) 파일럿으로 구성된다. 각 파일럿은 파일럿 타입 및 파일럿 패턴에 따라 특정 증가 파워 레벨에서 전송된다. 파일럿 정보의 값은 주어진 심볼에서 하나가 각각의 전송 캐리어에 대한 것인 일련의 값들에 해당하는 참조 시퀀스에서 유도된다. 파일럿은 프레임 동기화, 주파수 동기화, 시간 동기화, 채널 추정, 전송 모드 식별을 위해 사용될 수 있고, 또한 위상 잡음을 추적하기 위해 사용될 수 있다.
참조 시퀀스로부터 취한 참조 정보는 프레임의 프리앰블, FSS 및 FES를 제외한 모든 심볼에서 분산 파일럿 셀에서 전송된다. 연속 파일럿은 프레임의 모든 심볼에 삽입된다. 연속 파일럿의 수 및 위치는 FFT 사이즈 및 분산 파일럿 패턴에 모두 의존한다. 엣지 캐리어들은 프리앰블 심볼을 제외한 모든 심볼 내의 엣지 파일럿들과 동일하다. 엣지 캐리어들은 스펙트럼의 엣지까지 주파수 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다. FSS 파일럿들은 FSS에 삽입되고, FES 파일럿들은 FES에 삽입된다. FSS 파일럿들 및 FES 파일럿들은 프레임의 엣지까지 시간 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다.
본 발명의 일 실시예에 따른 시스템은 매우 견고한 전송 모드를 지원하기 위해 분산 MISO 방식이 선택적으로 사용되는 SFN을 지원한다. 2D-eSFN은 다수의 송신 안테나를 사용하는 분산 MISO 방식으로서, 각 안테나는 SFN 네트워크에서 각각 다른 송신기에 위치할 수 있다.
2D-eSFN 인코딩 블록(8010)은 SFN 구성에서 시간 및 주파수 다이버시티를 생성하기 위해 2D-eSFN 처리를 하여 다수의 송신기로부터 전송된 신호의 위상을 왜곡시킬 수 있다. 따라서, 장시간 동안의 낮은 평면 페이딩 또는 깊은 페이딩으로 인한 버스트 오류가 경감될 수 있다.
IFFT 블록(8020)은 OFDM 변조 방식을 이용하여 2D-eSFN 인코딩 블록(8010)으로부터의 출력을 변조할 수 있다. 파일럿 (또는 리저브드 톤)으로 지정되지 않은 데이터 심볼에서의 모든 셀은 주파수 인터리버로부터의 데이터 셀 중 하나를 전달한다. 셀들은 OFDM 캐리어에 매핑된다.
PAPR 감소 블록(8030)은 시간 영역에서 다양한 PAPR 감소 알고리즘을 이용하여 입력 신호에 PAPR 감소를 실행한다.
가드 인터벌 삽입블록(8040)은 가드 인터벌을 삽입할 수 있고, 프리앰블 삽입 블록(8050)은 신호 앞에 프리앰블을 삽입할 수 있다. 프리앰블의 구조에 대한 자세한 내용은 후술한다.
기타 시스템 삽입 블록(8060)은 방송 서비스를 제공하는 둘 이상의 서로 다른 방송 송신/수신 시스템의 데이터가 동일한 RF 신호 대역에서 동시에 전송될 수 있도록 시간 영역에서 복수의 방송 송신/수신 시스템의 신호를 멀티플렉싱 할 수 있다. 이 경우, 둘 이상의 서로 다른 방송 송신/수신 시스템은 서로 다른 방송 서비스를 제공하는 시스템을 말한다. 서로 다른 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스 등을 의미할 수 있다. 각각의 방송 서비스에 관련된 데이터는 서로 다른 프레임을 통해 전송될 수 있다.
DAC 블록(8070)은 입력된 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다. DAC 블록(8070)으로부터 출력된 신호는 물리 계층 프로파일에 따라 다수의 출력 안테나를 통해 전송될 수 있다. 본 발명의 일 실시예에 따른 송신 안테나는 수직 또는 수평 극성을 가질 수 있다.
전술한 블록은 설계에 따라 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 도 1을 참조하여 설명한 차세대 방송 서비스에 대한 방송 신호 송신 장치에 대응할 수 있다.
본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 동기 및 복조 모듈 (synchronization & demodulation module) (9000), 프레임 파싱 모듈 (frame parsing module) (9010), 디매핑 및 디코딩 모듈 (demapping & decoding module) (9020), 출력 프로세서 (output processor) (9030), 및 시그널링 디코딩 모듈 (signaling decoding module) (9040)을 포함할 수 있다. 방송 신호 수신 장치의 각 모듈의 동작에 대해 설명한다.
동기 및 복조 모듈(9000)은 m개의 수신 안테나를 통해 입력 신호를 수신하고, 방송 신호 수신 장치에 해당하는 시스템에 대해 신호 검출 및 동기화를 실행하고, 방송 신호 송신 장치에 의해 실행되는 절차의 역과정에 해당하는 복조를 실행할 수 있다.
프레임 파싱 모듈(9010)은 입력 신호 프레임을 파싱하고, 사용자에 의해 선택된 서비스가 전송되는 데이터를 추출할 수 있다. 방송 신호 송신 장치가 인터리빙을 실행하면, 프레임 파싱 모듈(9010)은 인터리빙의 역과정에 해당하는 디인터리빙을 실행할 수 있다. 이 경우, 추출되어야 하는 신호 및 데이터의 위치가 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 획득되어, 방송 신호 송신 장치에 의해 생성된 스케줄링 정보가 복원될 수 있다.
디매핑 및 디코딩 모듈(9020)은 입력 신호를 비트 영역 데이터로 변환한 후, 필요에 따라 비트 영역 데이터들을 디인터리빙할 수 있다. 디매핑 및 디코딩 모듈(9020)은 전송 효율을 위해 적용된 매핑에 대한 디매핑을 실행하고, 디코딩을 통해 전송 채널에서 발생한 에러를 정정할 수 있다. 이 경우, 디매핑 및 디코딩 모듈(9020)은 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 디매핑 및 디코딩을 위해 필요한 전송 파라미터를 획득할 수 있다.
출력 프로세서(9030)는 전송 효율을 향상시키기 위해 방송 신호 송신 장치에 의해 적용되는 다양한 압축/신호 처리 절차의 역과정을 실행할 수 있다. 이 경우, 출력 프로세서(9030)는 시그널링 디코딩 모듈(9040)로부터 출력된 데이터에서 필요한 제어 정보를 획득할 수 있다. 출력 프로세서(8300)의 출력은 방송 신호 송신 장치에 입력되는 신호에 해당하고, MPEG-TS, IP 스트림 (v4 또는 v6) 및 GS일 수 있다.
시그널링 디코딩 모듈(9040)은 동기 및 복조 모듈(9000)에 의해 복조된 신호로부터 PLS 정보를 획득할 수 있다. 전술한 바와 같이, 프레임 파싱 모듈(9010), 디매핑 및 디코딩 모듈(9200), 출력 프로세서(9300)는 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 이용하여 그 기능을 실행할 수 있다.
도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
도 10은 프레임 타임의 구성예 및 슈퍼 프레임에서의 FRU (frame repetition unit, 프레임 반복 단위)를 나타낸다. (a)는 본 발명의 일 실시예에 따른 슈퍼 프레임을 나타내고, (b)는 본 발명의 일 실시예에 따른 FRU를 나타내고, (c)는 FRU에서의 다양한 피지컬 프로파일(PHY profile)의 프레임을 나타내고, (d)는 프레임의 구조를 나타낸다.
슈퍼 프레임은 8개의 FRU로 구성될 수 있다. FRU는 프레임의 TDM에 대한 기본 멀티플렉싱 단위이고, 슈퍼 프레임에서 8회 반복된다.
FRU에서 각 프레임은 피지컬 프로파일(베이스, 핸드헬드, 어드벤스 프로파일) 중 하나 또는 FEF에 속한다. FRU에서 프레임의 최대 허용수는 4이고, 주어진 피지컬 프로파일은 FRU에서 0회 내지 4회 중 어느 횟수만큼 나타날 수 있다(예를 들면, 베이스, 베이스, 핸드헬드, 어드벤스). 피지컬 프로파일 정의는 필요시 프리앰블에서의 PHY_PROFILE의 리저브드 값을 이용하여 확장될 수 있다.
FEF 부분은 포함된다면 FRU의 끝에 삽입된다. FEF가 FRU에 포함되는 경우, FEF의 최대수는 슈퍼 프레임에서 8이다. FEF 부분들이 서로 인접할 것이 권장되지 않는다.
하나의 프레임은 다수의 OFDM 심볼 및 프리앰블로 더 분리된다. (d)에 도시한 바와 같이, 프레임은 프리앰블, 하나 이상의 FSS, 노멀 데이터 심볼, FES를 포함한다.
프리앰블은 고속 퓨처캐스트 UTB 시스템 신호 검출을 가능하게 하고, 신호의 효율적인 송신 및 수신을 위한 기본 전송 파라미터의 집합을 제공하는 특별한 심볼이다. 프리앰블에 대한 자세한 내용은 후술한다.
FSS의 주된 목적은 PLS 데이터를 전달하는 것이다. 고속 동기화 및 채널 추정을 위해, 이에 따른 PLS 데이터의 고속 디코딩을 위해, FSS는 노멀 데이터 심볼보다 고밀도의 파일럿 패턴을 갖는다. FES는 FSS와 완전히 동일한 파일럿을 갖는데, 이는 FES에 바로 앞서는 심볼에 대해 외삽(extrapolation) 없이 FES 내에서의 주파수만의 인터폴레이션(interpolation, 보간) 및 시간적 보간(temporal interpolation)을 가능하게 한다.
도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조(signaling hierarchy structure) 를 나타낸다.
도 11은 시그널링 계층 구조를 나타내는데, 이는 세 개의 주요 부분인 프리앰블 시그널링 데이터(11000), PLS1 데이터(11010), 및 PLS2 데이터(11020)로 분할된다. 매 프레임마다 프리앰블 신호에 의해 전달되는 프리앰블의 목적은 프레임의 기본 전송 파라미터 및 전송 타입을 나타내는 것이다. PLS1은 수신기가 관심 있는 데이터 파이프에 접속하기 위한 파라미터를 포함하는 PLS2 데이터에 접속하여 디코딩할 수 있게 한다. PLS2는 매 프레임마다 전달되고, 두 개의 주요 부분인 PLS2-STAT 데이터와 PLS2-DYN 데이터로 분할된다. PLS2 데이터의 스태틱(static, 정적) 및 다이나믹(dynamic, 동적) 부분에는 필요시 패딩이 뒤따른다.
도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
프리앰블 시그널링 데이터는 수신기가 프레임 구조 내에서 PLS 데이터에 접속하고 데이터 파이프를 추적할 수 있게 하기 위해 필요한 21비트의 정보를 전달한다. 프리앰블 시그널링 데이터에 대한 자세한 내용은 다음과 같다.
PHY_PROFILE: 해당 3비트 필드는 현 프레임의 피지컬 프로파일 타입을 나타낸다. 서로 다른 피지컬 프로파일 타입의 매핑은 아래 표 5에 주어진다.
FFT_SIZE: 해당 2비트 필드는 아래 표 6에서 설명한 바와 같이 프레임 그룹 내에서 현 프레임의 FFT 사이즈를 나타낸다.
GI_FRACTION: 해당 3비트 필드는 아래 표 7에서 설명한 바와 같이 현 슈퍼 프레임에서의 가드 인터벌 일부(fraction) 값을 나타낸다.
EAC_FLAG: 해당 1비트 필드는 EAC가 현 프레임에 제공되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, EAS가 현 프레임에 제공된다. 해당 필드가 0으로 설정되면, EAS가 현 프레임에서 전달되지 않는다. 해당 필드는 슈퍼 프레임 내에서 다이나믹(dynamic, 동적)으로 전환될 수 있다.
PILOT_MODE: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 파일럿 모드가 모바일 모드인지 또는 고정 모드인지 여부를 나타낸다. 해당 필드가 0으로 설정되면, 모바일 파일럿 모드가 사용된다. 해당 필드가 1로 설정되면, 고정 파일럿 모드가 사용된다.
PAPR_FLAG: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 PAPR 감소가 사용되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, 톤 예약(tone reservation)이 PAPR 감소를 위해 사용된다. 해당 필드가 0으로 설정되면, PAPR 감소가 사용되지 않는다.
FRU_CONFIGURE: 해당 3비트 필드는 현 슈퍼 프레임에서 존재하는 FRU의 피지컬 프로파일 타입 구성을 나타낸다. 현 슈퍼 프레임에서 모든 프리앰블에서의 해당 필드에서, 현 슈퍼 프레임에서 전달되는 모든 프로파일 타입이 식별된다. 해당 3비트 필드는 아래 표 8에 나타낸 바와 같이 각각의 프로파일에 대해 다르게 정의된다.
RESERVED: 해당 7비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
PLS1 데이터는 PLS2의 수신 및 디코딩을 가능하게 하기 위해 필요한 파라미터를 포함한 기본 전송 파라미터를 제공한다. 전술한 바와 같이, PLS1 데이터는 하나의 프레임 그룹의 전체 듀레이션 동안 변화하지 않는다. PLS1 데이터의 시그널링 필드의 구체적인 정의는 다음과 같다.
PREAMBLE_DATA: 해당 20비트 필드는 EAC_FLAG를 제외한 프리앰블 시그널링 데이터의 카피이다.
NUM_FRAME_FRU: 해당 2비트 필드는 FRU당 프레임 수를 나타낸다.
PAYLOAD_TYPE: 해당 3비트 필드는 프레임 그룹에서 전달되는 페이로드 데이터의 포맷을 나타낸다. PAYLOAD_TYPE은 표 9에 나타낸 바와 같이 시그널링 된다.
NUM_FSS: 해당 2비트 필드는 현 프레임에서 FSS의 수를 나타낸다.
SYSTEM_VERSION: 해당 8비트 필드는 전송되는 신호 포맷의 버전을 나타낸다. SYSTEM_VERSION은 주 버전 및 부 버전의 두 개의 4비트 필드로 분리된다.
주 버전: SYSTEM_VERSION 필드의 MSB인 4비트는 주 버전 정보를 나타낸다. 주 버전 필드에서의 변화는 호환이 불가능한 변화를 나타낸다. 디폴트 값은 0000이다. 해당 표준에서 서술된 버전에 대해, 값이 0000으로 설정된다.
부 버전: SYSTEM_VERSION 필드의 LSB인 4비트는 부 버전 정보를 나타낸다. 부 버전 필드에서의 변화는 호환이 가능하다.
CELL_ID: 이는 ATSC 네트워크에서 지리적 셀을 유일하게 식별하는 16비트 필드이다. ATSC 셀 커버리지는 퓨처캐스트 UTB 시스템당 사용되는 주파수 수에 따라 하나 이상의 주파수로 구성될 수 있다. CELL_ID의 값이 알려지지 않거나 특정되지 않으면, 해당 필드는 0으로 설정된다.
NETWORK_ID: 이는 현 ATSC 네트워크를 유일하게 식별하는 16비트 필드이다.
SYSTEM_ID: 해당 16비트 필드는 ATSC 네트워크 내에서 퓨처캐스트 UTB 시스템을 유일하게 식별한다. 퓨처캐스트 UTB 시스템은 입력이 하나 이상의 입력 스트림(TS, IP, GS)이고 출력이 RF 신호인 지상파 방송 시스템이다. 퓨처캐스트 UTB 시스템은 존재한다면 FEF 및 하나 이상의 피지컬 프로파일을 전달한다. 동일한 퓨처캐스트 UTB 시스템은 서로 다른 입력 스트림을 전달하고 서로 다른 지리적 영역에서 서로 다른 RF를 사용할 수 있어, 로컬 서비스 삽입을 허용한다. 프레임 구조 및 스케줄링은 하나의 장소에서 제어되고, 퓨처캐스트 UTB 시스템 내에서 모든 전송에 대해 동일하다. 하나 이상의 퓨처캐스트 UTB 시스템은 모두 동일한 피지컬 구조 및 구성을 갖는다는 동일한 SYSTEM_ID 의미를 가질 수 있다.
다음의 루프(loop)는 각 프레임 타입의 길이 및 FRU 구성을 나타내는 FRU_PHY_PROFILE, FRU_FRAME_LENGTH, FRU_GI_FRACTION, RESERVED로 구성된다. 루프(loop) 사이즈는 FRU 내에서 4개의 피지컬 프로파일(FEF 포함)이 시그널링되도록 고정된다. NUM_FRAME_FRU가 4보다 작으면, 사용되지 않는 필드는 제로로 채워진다.
FRU_PHY_PROFILE: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임(i는 루프(loop) 인덱스)의 피지컬 프로파일 타입을 나타낸다. 해당 필드는 표 8에 나타낸 것과 동일한 시그널링 포맷을 사용한다.
FRU_FRAME_LENGTH: 해당 2비트 필드는 관련된 FRU의 (i+1)번째 프레임의 길이를 나타낸다. FRU_GI_FRACTION와 함께 FRU_FRAME_LENGTH를 사용하면, 프레임 듀레이션의 정확한 값이 얻어질 수 있다.
FRU_GI_FRACTION: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임의 가드 인터벌 일부 값을 나타낸다. FRU_GI_FRACTION은 표 7에 따라 시그널링 된다.
RESERVED: 해당 4비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음의 필드는 PLS2 데이터를 디코딩하기 위한 파라미터를 제공한다.
PLS2_FEC_TYPE: 해당 2비트 필드는 PLS2 보호에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다. LDPC 코드에 대한 자세한 내용은 후술한다.
PLS2_MOD: 해당 3비트 필드는 PLS2에 의해 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.
PLS2_SIZE_CELL: 해당 15비트 필드는 현 프레임 그룹에서 전달되는 PLS2에 대한 모든 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal_partial_block를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_STAT_SIZE_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_DYN_SIZE_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_REP_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.
PLS2_REP_SIZE_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 현 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 부분 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal_partial_block를 나타낸다. 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_FEC_TYPE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다.
PLS2_NEXT_MOD: 해당 3비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.
PLS2_NEXT_REP_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 다음 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.
PLS2_NEXT_REP_SIZE_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 다음 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 전체 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 Ctotal_full_block를 나타낸다. 다음 프레임 그룹에서 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_REP_STAT_SIZE_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.
PLS2_NEXT_REP_DYN_SIZE_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.
PLS2_AP_MODE: 해당 2비트 필드는 현 프레임 그룹에서 PLS2에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 아래의 표 12는 해당 필드의 값을 제공한다. 해당 필드의 값이 00으로 설정되면, 현 프레임 그룹에서 추가 패리티가 PLS2에 대해 사용되지 않는다.
PLS2_AP_SIZE_CELL: 해당 15비트 필드는 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
PLS2_NEXT_AP_MODE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2 시그널링에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 표 12는 해당 필드의 값을 정의한다.`
PLS2_NEXT_AP_SIZE_CELL: 해당 15비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
RESERVED: 해당 32비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
CRC_32: 전체 PLS1 시그널링에 적용되는 32비트 에러 검출 코드
도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 14는 PLS2 데이터의 PLS2-STAT 데이터를 나타낸다. PLS2-STAT 데이터는 프레임 그룹 내에서 동일한 반면, PLS2-DYN 데이터는 현 프레임에 대해 특정한 정보를 제공한다.
PLS2-STAT 데이터의 필드에 대해 다음에 구체적으로 설명한다.
FIC_FLAG: 해당 1비트 필드는 FIC가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, FIC는 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, FIC는 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
AUX_FLAG: 해당 1비트 필드는 보조 스트림이 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, 보조 스트림은 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, 보조 프레임은 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
NUM_DP: 해당 6비트 필드는 현 프레임 내에서 전달되는 데이터 파이프의 수를 나타낸다. 해당 필드의 값은 1에서 64 사이이고, 데이터 파이프의 수는 NUM_DP+1이다.
DP_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 유일하게 식별한다.
DP_TYPE: 해당 3비트 필드는 데이터 파이프의 타입을 나타낸다. 이는 아래의 표 13에 따라 시그널링 된다.
DP_GROUP_ID: 해당 8비트 필드는 현 데이터 파이프가 관련되어 있는 데이터 파이프 그룹을 식별한다. 이는 수신기가 동일한 DP_GROUP_ID를 갖게 되는 특정 서비스와 관련되어 있는 서비스 컴포넌트의 데이터 파이프에 접속하는 데 사용될 수 있다.
BASE_DP_ID: 해당 6비트 필드는 관리 계층에서 사용되는 (PSI/SI와 같은) 서비스 시그널링 데이터를 전달하는 데이터 파이프를 나타낸다. BASE_DP_ID에 의해 나타내는 데이터 파이프는 서비스 데이터와 함께 서비스 시그널링 데이터를 전달하는 노멀 데이터 파이프이거나, 서비스 시그널링 데이터만을 전달하는 전용 데이터 파이프일 수 있다.
DP_FEC_TYPE: 해당 2비트 필드는 관련된 데이터 파이프에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 아래의 표 14에 따라 시그널링 된다.
DP_COD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 코드 레이트(code rate)을 나타낸다. 코드 레이트(code rate)은 아래의 표 15에 따라 시그널링 된다.
DP_MOD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 변조를 나타낸다. 변조는 아래의 표 16에 따라 시그널링 된다.
DP_SSD_FLAG: 해당 1비트 필드는 SSD 모드가 관련된 데이터 파이프에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, SSD는 사용된다. 해당 필드의 값이 0으로 설정되면, SSD는 사용되지 않는다.
다음의 필드는 PHY_PROFILE가 어드벤스 프로파일을 나타내는 010과 동일할 때에만 나타난다.
DP_MIMO: 해당 3비트 필드는 어떤 타입의 MIMO 인코딩 처리가 관련된 데이터 파이프에 적용되는지 나타낸다. MIMO 인코딩 처리의 타입은 아래의 표 17에 따라 시그널링 된다.
DP_TI_TYPE: 해당 1비트 필드는 타임 인터리빙의 타입을 나타낸다. 0의 값은 하나의 타임 인터리빙 그룹이 하나의 프레임에 해당하고 하나 이상의 타임 인터리빙 블록을 포함하는 것을 나타낸다. 1의 값은 하나의 타임 인터리빙 그룹이 하나보다 많은 프레임으로 전달되고 하나의 타임 인터리빙 블록만을 포함하는 것을 나타낸다.
DP_TI_LENGTH: 해당 2비트 필드(허용된 값은 1, 2, 4, 8뿐이다)의 사용은 다음과 같은 DP_TI_TYPE 필드 내에서 설정되는 값에 의해 결정된다.
DP_TI_TYPE의 값이 1로 설정되면, 해당 필드는 각각의 타임 인터리빙 그룹이 매핑되는 프레임의 수인 PI를 나타내고, 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록이 존재한다 (NTI=1). 해당 2비트 필드로 허용되는 PI의 값은 아래의 표 18에 정의된다.
DP_TI_TYPE의 값이 0으로 설정되면, 해당 필드는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 NTI를 나타내고, 프레임당 하나의 타임 인터리빙 그룹이 존재한다 (PI=1). 해당 2비트 필드로 허용되는 PI의 값은 아래의 표 18에 정의된다.
DP_FRAME_INTERVAL: 해당 2비트 필드는 관련된 데이터 파이프에 대한 프레임 그룹 내에서 프레임 간격(IJUMP)을 나타내고, 허용된 값은 1, 2, 4, 8 (해당하는 2비트 필드는 각각 00, 01, 10, 11)이다. 프레임 그룹의 모든 프레임에 나타나지 않는 데이터 파이프에 대해, 해당 필드의 값은 순차적인 프레임 사이의 간격과 동일하다. 예를 들면, 데이터 파이프가 1, 5, 9, 13 등의 프레임에 나타나면, 해당 필드의 값은 4로 설정된다. 모든 프레임에 나타나는 데이터 파이프에 대해, 해당 필드의 값은 1로 설정된다.
DP_TI_BYPASS: 해당 1비트 필드는 타임 인터리버(5050)의 가용성을 결정한다. 데이터 파이프에 대해 타임 인터리빙이 사용되지 않으면, 해당 필드 값은 1로 설정된다. 반면, 타임 인터리빙이 사용되면, 해당 필드 값은 0으로 설정된다.
DP_FIRST_FRAME_IDX: 해당 5비트 필드는 현 데이터 파이프가 발생하는 슈퍼 프레임의 첫 번째 프레임의 인덱스를 나타낸다. DP_FIRST_FRAME_IDX의 값은 0에서 31 사이다.
DP_NUM_BLOCK_MAX: 해당 10비트 필드는 해당 데이터 파이프에 대한 DP_NUM_BLOCKS의 최대값을 나타낸다. 해당 필드의 값은 DP_NUM_BLOCKS와 동일한 범위를 갖는다.
DP_PAYLOAD_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드 데이터의 타입을 나타낸다. DP_PAYLOAD_TYPE은 아래의 표 19에 따라 시그널링 된다.
DP_INBAND_MODE: 해당 2비트 필드는 현 데이터 파이프가 인 밴드(In-band) 시그널링 정보를 전달하는지 여부를 나타낸다. 인 밴드(In-band) 시그널링 타입은 아래의 표 20에 따라 시그널링 된다.
DP_PROTOCOL_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드의 프로토콜 타입을 나타낸다. 페이로드의 프로토콜 타입은 입력 페이로드 타입이 선택되면 아래의 표 21에 따라 시그널링 된다.
DP_CRC_MODE: 해당 2비트 필드는 CRC 인코딩이 인풋 포맷 블록에서 사용되는지 여부를 나타낸다. CRC 모드는 아래의 표 22에 따라 시그널링 된다.
DNP_MODE: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 널 패킷 삭제 모드를 나타낸다. DNP_MODE는 아래의 표 23에 따라 시그널링 된다. DP_PAYLOAD_TYPE이 TS ('00')가 아니면, DNP_MODE는 00의 값으로 설정된다.
ISSY_MODE: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 ISSY 모드를 나타낸다. ISSY_MODE는 아래의 표 24에 따라 시그널링 된다. DP_PAYLOAD_TYPE이 TS ('00')가 아니면, ISSY_MODE는 00의 값으로 설정된다.
HC_MODE_TS: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 TS 헤더 압축 모드를 나타낸다. HC_MODE_TS는 아래의 표 25에 따라 시그널링 된다.
HC_MODE_IP: 해당 2비트 필드는 DP_PAYLOAD_TYPE이 IP ('01')로 설정되는 경우에 IP 헤더 압축 모드를 나타낸다. HC_MODE_IP는 아래의 표 26에 따라 시그널링 된다.
PID: 해당 13비트 필드는 DP_PAYLOAD_TYPE이 TS ('00')로 설정되고 HC_MODE_TS가 01 또는 10으로 설정되는 경우에 TS 헤더 압축을 위한 PID 수를 나타낸다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 FIC_FLAG가 1과 동일할 때만 나타난다.
FIC_VERSION: 해당 8비트 필드는 FIC의 버전 넘버를 나타낸다.
FIC_LENGTH_BYTE: 해당 13비트 필드는 FIC의 길이를 바이트 단위로 나타낸다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 AUX_FLAG가 1과 동일할 때만 나타난다.
NUM_AUX: 해당 4비트 필드는 보조 스트림의 수를 나타낸다. 제로는 보조 스트림이 사용되지 않는 것을 나타낸다.
AUX_CONFIG_RFU: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
AUX_STREAM_TYPE: 해당 4비트는 현 보조 스트림의 타입을 나타내기 위한 추후 사용을 위해 리저브드(reserved)된다.
AUX_PRIVATE_CONFIG: 해당 28비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserved)된다.
도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
도 15는 PLS2 데이터의 PLS2-DYN을 나타낸다. PLS2-DYN 데이터의 값은 하나의 프레임 그룹의 듀레이션 동안 변화할 수 있는 반면, 필드의 사이즈는 일정하다.
PLS2-DYN 데이터의 필드의 구체적인 내용은 다음과 같다.
FRAME_INDEX: 해당 5비트 필드는 슈퍼 프레임 내에서 현 프레임의 프레임 인덱스를 나타낸다. 슈퍼 프레임의 첫 번째 프레임의 인덱스는 0으로 설정된다.
PLS_CHANGE_COUNTER: 해당 4비트 필드는 구성이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 1의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.
FIC_CHANGE_COUNTER: 해당 4비트 필드는 구성(즉, FIC의 콘텐츠)이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 0001의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.
RESERVED: 해당 16비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음 필드는 현 프레임에서 전달되는 데이터 파이프와 관련된 파라미터를 설명하는 NUM_DP에서의 루프(loop)에 나타난다.
DP_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 데이터 파이프를 유일하게 나타낸다.
DP_START: 해당 15비트 (또는 13비트) 필드는 DPU 어드레싱(addressing) 기법을 사용하여 데이터 파이프의 첫 번째의 시작 위치를 나타낸다. DP_START 필드는 아래의 표 27에 나타낸 바와 같이 피지컬 프로파일 및 FFT 사이즈에 따라 다른 길이를 갖는다.
DP_NUM_BLOCK: 해당 10비트 필드는 현 데이터 파이프에 대한 현 타임 인터리빙 그룹에서 FEC 블록의 수를 나타낸다. DP_NUM_BLOCK의 값은 0에서 1023 사이에 있다.
RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
다음의 필드는 EAC와 관련된 FIC 파라미터를 나타낸다.
EAC_FLAG: 해당 1비트 필드는 현 프레임에서 EAC의 존재를 나타낸다. 해당 비트는 프리앰블에서 EAC_FLAG와 같은 값이다.
EAS_WAKE_UP_VERSION_NUM: 해당 8비트 필드는 자동 활성화 지시의 버전 넘버를 나타낸다.
EAC_FLAG 필드가 1과 동일하면, 다음의 12비트가 EAC_LENGTH_BYTE 필드에 할당된다. EAC_FLAG 필드가 0과 동일하면, 다음의 12비트가 EAC_COUNTER에 할당된다.
EAC_LENGTH_BYTE: 해당 12비트 필드는 EAC의 길이를 바이트로 나타낸다.
EAC_COUNTER: 해당 12비트 필드는 EAC가 도달하는 프레임 전의 프레임의 수를 나타낸다.
다음 필드는 AUX_FLAG 필드가 1과 동일한 경우에만 나타난다.
AUX_PRIVATE_DYN: 해당 48비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserved)된다. 해당 필드의 의미는 설정 가능한 PLS2-STAT에서 AUX_STREAM_TYPE의 값에 의존한다.
CRC_32: 전체 PLS2에 적용되는 32비트 에러 검출 코드.
도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical) 구조를 나타낸다.
전술한 바와 같이, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 더미 셀은 프레임에서 OFDM 심볼의 액티브(active) 캐리어에 매핑된다. PLS1 및 PLS2는 처음에 하나 이상의 FSS에 매핑된다. 그 후, EAC가 존재한다면 EAC 셀은 바로 뒤따르는 PLS 필드에 매핑된다. 다음에 FIC가 존재한다면 FIC 셀이 매핑된다. 데이터 파이프는 PLS 다음에 매핑되거나, EAC 또는 FIC가 존재하는 경우, EAC 또는 FIC 이후에 매핑된다. 타입 1 데이터 파이프가 처음에 매핑되고, 타입 2 데이터 파이프가 다음에 매핑된다. 데이터 파이프의 타입의 구체적인 내용은 후술한다. 일부 경우, 데이터 파이프는 EAS에 대한 일부 특수 데이터 또는 서비스 시그널링 데이터를 전달할 수 있다. 보조 스트림 또는 스트림은 존재한다면 데이터 파이프를 다음에 매핑되고 여기에는 차례로 더미 셀이 뒤따른다. 전술한 순서, 즉, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀의 순서로 모두 함께 매핑하면 프레임에서 셀 용량을 정확히 채운다.
도 17은 본 발명의 일 실시예에 따른 PLS 매핑을 나타낸다.
PLS 셀은 FSS의 액티브(active) 캐리어에 매핑된다. PLS가 차지하는 셀의 수에 따라, 하나 이상의 심볼이 FSS로 지정되고, FSS의 수 NFSS는 PLS1에서의 NUM_FSS에 의해 시그널링된다. FSS는 PLS 셀을 전달하는 특수한 심볼이다. 경고성 및 지연 시간(latency)은 PLS에서 중대한 사안이므로, FSS는 높은 파일럿 밀도를 가지고 있어 고속 동기화 및 FSS 내에서의 주파수만의 인터폴레이션(interpoloation, 보간)을 가능하게 한다.
PLS 셀은 도 17의 예에 나타낸 바와 같이 하향식으로 FSS의 액티브(active) 캐리어에 매핑된다. PLS1 셀은 처음에 첫 FSS의 첫 셀부터 셀 인덱스의 오름차순으로 매핑된다. PLS2 셀은 PLS1의 마지막 셀 직후에 뒤따르고, 매핑은 첫 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 PLS 셀의 총 수가 하나의 FSS의 액티브(active) 캐리어의 수를 초과하면, 매핑은 다음 FSS로 진행되고 첫 FSS와 완전히 동일한 방식으로 계속된다.
PLS 매핑이 완료된 후, 데이터 파이프가 다음에 전달된다. EAC, FIC 또는 둘 다 현 프레임에 존재하면, EAC 및 FIC는PLS와 노멀 데이터 파이프 사이에 배치된다.
도 18은 본 발명의 일 실시예에 따른 EAC 매핑을 나타낸다.
EAC는 EAS 메시지를 전달하는 전용 채널이고 EAS에 대한 데이터 파이프에 연결된다. EAS 지원은 제공되지만, EAC 자체는 모든 프레임에 존재할 수도 있고 존재하지 않을 수도 있다. EAC가 존재하는 경우, EAC는 PLS2 셀의 직후에 매핑된다. PLS 셀을 제외하고 FIC, 데이터 파이프, 보조 스트림 또는 더미 셀 중 어느 것도 EAC 앞에 위치하지 않는다. EAC 셀의 매핑 절차는 PLS와 완전히 동일하다.
EAC 셀은 도 18의 예에 나타낸 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. EAS 메시지 크기에 따라, 도 18에 나타낸 바와 같이 EAC 셀은 적은 심볼을 차지할 수 있다.
EAC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 EAC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, EAC 매핑은 다음 심볼로 진행되며, FSS와 완전히 동일한 방식으로 계속된다. 이 경우 EAC의 매핑이 이루어지는 다음 심볼은 노멀 데이터 심볼이고, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
EAC 매핑이 완료된 후, 존재한다면 FIC가 다음에 전달된다. FIC가 전송되지 않으면(PLS2 필드에서 시그널링으로), 데이터 파이프가 EAC의 마지막 셀 직후에 뒤따른다.
도 19는 본 발명의 일 실시예에 따른 FIC 매핑을 나타낸다.
(a)는 EAC 없이 FIC 셀의 매핑의 예를 나타내고, (b)는 EAC와 함께 FIC 셀의 매핑의 예를 나타낸다.
FIC는 고속 서비스 획득 및 채널 스캔을 가능하게 하기 위해 계층간 정보(cross-layer information)를 전달하는 전용 채널이다. 해당 정보는 주로 데이터 파이프 사이의 채널 바인딩 (channel binding) 정보 및 각 방송사의 서비스를 포함한다. 고속 스캔을 위해, 수신기는 FIC를 디코딩하고 방송사 ID, 서비스 수, BASE_DP_ID와 같은 정보를 획득할 수 있다. 고속 서비스 획득을 위해, FIC뿐만 아니라 베이스 데이터 파이프도 BASE_DP_ID를 이용해서 디코딩 될 수 있다. 베이스 데이터 파이프가 전송하는 콘텐트를 제외하고, 베이스 데이터 파이프는 노멀 데이터 파이프와 정확히 동일한 방식으로 인코딩되어 프레임에 매핑된다. 따라서, 베이스 데이터 파이프에 대한 추가 설명이 필요하지 않다. FIC 데이터가 생성되어 관리 계층에서 소비된다. FIC 데이터의 콘텐트는 관리 계층 사양에 설명된 바와 같다.
FIC 데이터는 선택적이고, FIC의 사용은 PLS2의 스태틱(static, 정적)인 부분에서 FIC_FLAG 파라미터에 의해 시그널링 된다. FIC가 사용되면, FIC_FLAG는 1로 설정되고, FIC에 대한 시그널링 필드는 PLS2의 스태틱(static, 정적)인 부분에서 정의된다. 해당 필드에서 시그널링되는 것은 FIC_VERSION이고, FIC_LENGTH_BYTE. FIC는 PLS2와 동일한 변조, 코딩, 타임 인터리빙 파라미터를 사용한다. FIC는 PLS2_MOD 및 PLS2_FEC와 같은 동일한 시그널링 파라미터를 공유한다. FIC 데이터는 존재한다면 PLS2 후에 매핑되거나, EAC가 존재하는 경우 EAC 직후에 매핑된다. 노멀 데이터 파이프, 보조 스트림, 또는 더미 셀 중 어느 것도 FIC 앞에 위치하지 않는다. FIC 셀을 매핑하는 방법은 EAC와 완전히 동일하고, 이는 다시 PLS와 동일하다.
PLS 후의 EAC가 존재하지 않는 경우, FIC 셀은 (a)의 예에 나타낸 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. FIC 데이터 사이즈에 따라, (b)에 나타낸 바와 같이, FIC 셀은 수 개의 심볼에 대해서 매핑된다.
FIC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 FIC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, 나머지 FIC 셀의 매핑은 다음 심볼로 진행되며 이는 FSS와 완전히 동일한 방식으로 계속된다. 이 경우, FIC가 매핑되는 다음 심볼은 노멀 데이터 심볼이며, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
EAS 메시지가 현 프레임에서 전송되면, EAC는 FIC 보다 먼저 매핑되고 (b)에 나타낸 바와 같이 EAC의 다음 셀부터 FIC 셀은 셀 인덱스의 오름차순으로 매핑된다.
FIC 매핑이 완료된 후, 하나 이상의 데이터 파이프가 매핑되고, 이후 존재한다면 보조 스트림, 더미 셀이 뒤따른다.
도 20은 본 발명의 일 실시예에 따른 데이터 파이프의 타입을 나타낸다.
(a)는 타입 1 데이터 파이프를 나타내고, (b)는 타입 2 데이터 파이프를 나타낸다.
선행하는 채널, 즉 PLS, EAC, FIC가 매핑된 후, 데이터 파이프의 셀이 매핑된다. 데이터 파이프는 매핑 방법에 따라 두 타입 중 하나로 분류된다.
타입 1 데이터 파이프: 데이터 파이프가 TDM에 의해 매핑된다.
타입 2 데이터 파이프: 데이터 파이프가 FDM에 의해 매핑된다.
데이터 파이프의 타입은 PLS2의 스태틱(static, 정적)인 부분에서 DP_TYPE 필드에 의해 나타낸다. 도 20은 타입 1 데이터 파이프 및 타입 2 데이터 파이프의 매핑 순서를 나타낸다. 타입 1 데이터 파이프는 우선 셀 인덱스의 오름차순으로 매핑된 후, 마지막 셀 인덱스에 도달한 후, 심볼 인덱스가 1씩 증가된다. 다음 심볼 내에서, 데이터 파이프는 p = 0을 시작으로 셀 인덱스의 오름차순으로 계속 매핑된다. 하나의 프레임에서 함께 매핑되는 다수의 데이터 파이프와 함께, 각각의 타입 1 데이터 파이프는 데이터 파이프의 TDM과 유사하게 시간으로 그루핑된다.
타입 2 데이터 파이프는 우선 심볼 인덱스의 오름차순으로 매핑되고, 프레임의 마지막 OFDM 심볼에 도달한 후, 셀 인덱스는 1씩 증가하고, 심볼 인덱스는 첫 번째 가용 심볼로 되돌아 간 후, 그 심볼 인덱스부터 증가한다. 하나의 프레임에서 다수의 데이터 파이프를 매핑한 후, 각각의 타입 2 데이터 파이프는 데이터 파이프의 FDM과 유사하게 주파수로 그루핑된다.
타입 1 데이터 파이프 및 타입 2 데이터 파이프는 필요시 프레임에서 공존할 수 있는데, 타입 1 데이터 파이프가 항상 타입 2 데이터 파이프에 선행한다는 제한이 있다. 타입 1 및 타입 2 데이터 파이프를 전달하는 OFDM 셀의 총 수는 데이터 파이프의 전송에 사용할 수 있는 OFDM 셀의 총 수를 초과할 수 없다.
이때, DDP1는 타입 1 데이터 파이프가 차지하는 OFDM 셀의 수에 해당하고, DDP2는 타입 2 데이터 파이프가 차지하는 셀의 수에 해당한다. PLS, EAC, FIC가 모두 타입 1 데이터 파이프와 마찬가지 방식으로 매핑되므로, PLS, EAC, FIC는 모두 "타입 1 매핑 규칙"에 따른다. 따라서, 대체로 타입 1 매핑이 항상 타입 2 매핑에 선행한다.
도 21은 본 발명의 일 실시예에 따른 데이터 파이프 매핑을 나타낸다.
(a)는 타입 1 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타내고, (b)는 타입 2 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타낸다.
타입 1 데이터 파이프(0, …, DDP1-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 1 데이터 파이프의 액티브(active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 1 데이터 파이프에 대한 타임 인터리빙으로부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이나믹(dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
EAC 및 FIC 없이, 어드레스 0은 마지막 FSS에서 PLS를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. EAC가 전송되고, FIC가 해당하는 프레임에 없으면, 어드레스 0은 EAC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. FIC가 해당하는 프레임에서 전송되면, 어드레스 0은 FIC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. 타입 1 데이터 파이프에 대한 어드레스 0은 (a)에 나타낸 바와 같은 두 가지 서로 다른 경우를 고려해서 산출될 수 있다. (a)의 예에서, PLS, EAC, FIC는 모두 전송된다고 가정한다. EAC와 FIC 중 하나 또는 모두가 생략되는 경우로의 확장은 자명하다. (a)의 좌측에 나타낸 바와 같이 FIC까지 모든 셀을 매핑한 후에 FSS에 남아 있는 셀이 있으면.
타입 2 데이터 파이프(0, …, DDP2-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 2 데이터 파이프의 액티브(active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 2 데이터 파이프에 대한 타임 인터리빙으로부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이나믹(dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
(b)에 나타낸 바와 같이, 세 가지 약간 다른 경우가 가능하다. (b)의 좌측에 나타낸 첫 번째 경우에, 마지막 FSS에 있는 셀은 타입 2 데이터 파이프 매핑에 사용될 수 있다. 중앙에 나타낸 두 번째 경우에, FIC는 노멀 심볼의 셀을 차지하지만, 해당 심볼에서의 FIC 셀의 수는 CFSS보다 크지 않다. (b)의 우측에 나타낸 세 번째 경우는 해당 심볼에 매핑된 FIC 셀의 수가 CFSS를 초과한다는 점을 제외하고 두 번째 경우와 동일하다.
PLS, EAC, FIC가 타입 1 데이터 파이프와 동일한 "타입 1 매핑 규칙"에 따르므로, 타입 1 데이터 파이프가 타입 2 데이터 파이프에 선행하는 경우로의 확장은 자명하다.
데이터 파이프 유닛(DPU)은 프레임에서 데이터 셀을 데이터 파이프에 할당하는 기본 단위이다.
DPU는 프레임에서 데이터 파이프의 위치를 찾아내기 위한 시그널링 단위로 정의된다. 셀 매퍼(7010)는 각각의 데이터 파이프에 대해 타임 인터리빙에 의해 생성된 셀을 매핑할 수 있다. 타임 인터리버(5050)는 일련의 타임 인터리빙 블록을 출력하고, 각각의 타임 인터리빙 블록은 XFECBLOCK의 가변 수를 포함하고, 이는 결국 셀의 집합으로 구성된다. XFECBLOCK에서의 셀의 수 Ncells는 FECBLOCK 사이즈, Nldpc, 컨스텔레이션 심볼당 전송되는 비트 수에 의존한다. DPU는 주어진 피지컬 프로파일에서 지원되는 XFECBLOCK에서의 셀의 수 Ncells의 모든 가능한 값의 최대 공약수로 정의된다. 셀에서의 DPU의 길이는 LDPU로 정의된다. 각각의 피지컬 프로파일은 FECBLOCK 사이즈의 서로 다른 조합 및 컨스텔레이션 심볼당 다른 비트 수를 지원하므로, LDPU는 피지컬 프로파일을 기초로 정의된다.
도 22는 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다.
도 22는 비트 인터리빙 전의 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다. 전술한 바와 같이, 데이터 FEC 인코더는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코딩을 실행할 수 있다. 도시된 FEC 구조는 FECBLOCK에 해당한다. 또한, FECBLOCK 및 FEC 구조는 LDPC 코드워드의 길이에 해당하는 동일한 값을 갖는다.
도 22에 도시된 바와 같이, BCH 인코딩이 각각의 BBF(Kbch 비트)에 적용된 후, LDPC 인코딩이 BCH - 인코딩된 BBF(Kldpc 비트 = Nbch 비트)에 적용된다.
Nldpc의 값은 64800 비트 (롱 FECBLOCK) 또는 16200 비트 (쇼트 FECBLOCK)이다.
아래의 표 28 및 표 29는 롱 FECBLOCK 및 쇼트 FECBLOCK 각각에 대한 FEC 인코딩 파라미터를 나타낸다.
BCH 인코딩 및 LDPC 인코딩의 구체적인 동작은 다음과 같다.
12-에러 정정 BCH 코드가 BBF의 외부 인코딩에 사용된다. 쇼트 FECBLOCK 및 롱 FECBLOCK에 대한 BBF 생성 다항식은 모든 다항식을 곱함으로써 얻어진다.
LDPC 코드는 외부 BCH 인코딩의 출력을 인코딩하는 데 사용된다. 완성된 Bldpc (FECBLOCK)를 생성하기 위해, Pldpc (패리티 비트)가 각각의 Ildpc (BCH - 인코딩된 BBF)로부터 조직적으로 인코딩되고, Ildpc에 첨부된다. 완성된 Bldpc (FECBLOCK)는 다음의 수학식으로 표현된다.
롱 FECBLOCK 및 쇼트 FECBLOCK에 대한 파라미터는 위의 표 28 및 29에 각각 주어진다.
롱 FECBLOCK에 대해 Nldpc - Kldpc 패리티 비트를 계산하는 구체적인 절차는 다음과 같다.
1) 패리티 비트 초기화
2) 패리티 체크 매트릭스의 어드레스의 첫 번째 행에서 특정된 패리티 비트 어드레스에서 첫 번째 정보 비트 i0 누산(accumulate). 패리티 체크 매트릭스의 어드레스의 상세한 내용은 후술한다. 예를 들면, 비율 13/15에 대해,
3) 다음 359개의 정보 비트 is, s=1, 2, …, 359에 대해, 다음의 수학식을 이용하여 패리티 비트 어드레스에서 is 누산(accumulate).
여기서, x는 첫 번째 비트 i0에 해당하는 패리티 비트 누산기의 어드레스를 나타내고, Qldpc는 패리티 체크 매트릭스의 어드레서에서 특정된 코드 레이트(code rate) 의존 상수이다. 상기 예인, 비율 13/15에 대한, 따라서 정보 비트 i1에 대한 Qldpc = 24에 계속해서, 다음 동작이 실행된다.
4) 361번째 정보 비트 i360에 대해, 패리티 비트 누산기의 어드레스는 패리티 체크 매트릭스의 어드레스의 두 번째 행에 주어진다. 마찬가지 방식으로, 다음 359개의 정보 비트 is, s= 361, 362, …, 719에 대한 패리티 비트 누산기의 어드레스는 수학식 6을 이용하여 얻어진다. 여기서, x는 정보 비트 i360에 해당하는 패리티 비트 누산기의 어드레스, 즉 패리티 체크 매트릭스의 두 번째 행의 엔트리를 나타낸다.
5) 마찬가지 방식으로, 360개의 새로운 정보 비트의 모든 그룹에 대해, 패리티 체크 매트릭스의 어드레스로부터의 새로운 행은 패리티 비트 누산기의 어드레스를 구하는 데 사용된다.
모든 정보 비트가 이용된 후, 최종 패리티 비트가 다음과 같이 얻어진다.
6) i=1로 시작해서 다음 동작을 순차적으로 실행
여기서 pi, i=0,1,...Nldpc - Kldpc - 1의 최종 콘텐트는 패리티 비트 pi와 동일하다.
표 30을 표 31로 대체하고, 롱 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스를 쇼트 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스로 대체하는 것을 제외하고, 쇼트 FECBLOCK에 대한 해당 LDPC 인코딩 절차는 롱 FECBLOCK에 대한 t LDPC 인코딩 절차에 따른다.
도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
LDPC 인코더의 출력은 비트 인터리빙되는데, 이는 QCB (quasi-cyclic block) 인터리빙 및 내부 그룹 인터리빙이 뒤따르는 패리티 인터리빙으로 구성된다.
(a)는 QCB 인터리빙을 나타내고, (b)는 내부 그룹 인터리빙을 나타낸다.
FECBLOCK은 패리티 인터리빙될 수 있다. 패리티 인터리빙의 출력에서, LDPC 코드워드는 롱 FECBLOCK에서 180개의 인접하는 QCB으로 구성되고, 쇼트 FECBLOCK에서 45개의 인접하는 QCB으로 구성된다. 롱 또는 쇼트 FECBLOCK에서의 각각의 QCB는 360비트로 구성된다. 패리티 인터리빙된 LDPC 코드워드는 QCB 인터리빙에 의해 인터리빙된다. QCB 인터리빙의 단위는 QCB이다. 패리티 인터리빙의 출력에서의 QCB는 도 23에 나타낸 바와 같이 QCB 인터리빙에 의해 퍼뮤테이션되는데, 여기서 FECBLOCK 길이에 따라 Ncells = 64800/
또는 16200/
이다. QCB 인터리빙 패턴은 변조 타입 및 LDPC 코드 레이트(code rate)의 각 조합에 고유하다.
QCB 인터리빙 후에, 내부 그룹 인터리빙이 아래의 표 32에 정의된 변조 타입 및 차수(
)에 따라 실행된다. 하나의 내부 그룹에 대한 QCB의 수 NQCB_IG도 정의된다.
내부 그룹 인터리빙 과정은 QCB 인터리빙 출력의 NQCB_IG개의 QCB로 실행된다. 내부 그룹 인터리빙은 360개의 열 및 NQCB_IG개의 행을 이용해서 내부 그룹의 비트를 기입하고 판독하는 과정을 포함한다. 기입 동작에서, QCB 인터리빙 출력으로부터의 비트가 행 방향으로 기입된다. 판독 동작은 열 방향으로 실행되어 각 행에서 m개의 비트를 판독한다. 여기서 m은 NUC의 경우 1과 같고 NUQ의 경우 2와 같다.
도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
도 24에서, (a)는 8 및 12 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타내고, (b)는 10 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타낸다.
비트 인터리빙 출력의 각각의 셀 워드(c0,l, c1,l, …, cnmod-1,l)는 하나의 XFECBLOCK에 대한 셀-워드 디멀티플렉싱 과정을 설명하는 (a)에 나타낸 바와 같이 (d1,0,m, d1,1,m…, d1,nmod-1,m) 및 (d2,0,m, d2,1,m…, d2,nmod-1,m)로 디멀티플렉싱된다.
MIMO 인코딩을 위해 다른 타입의 NUQ를 이용하는 10 bpcu MIMO 경우에, NUQ-1024에 대한 비트 인터리버가 재사용된다. 비트 인터리버 출력의 각각의 셀 워드 (c0,l, c1,l, …, c9,l)는 (b)에 나타낸 바와 같이 (d1,0,m, d1,1,m…, d1,3,m) 및 (d2,0,m, d2,1,m…, d2,5,m)로 디멀티플렉싱된다.
도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
(a) 내지 (c)는 타임 인터리빙 모드의 예를 나타낸다.
타임 인터리버는 데이터 파이프 레벨에서 동작한다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다.
PLS2-STAT 데이터의 일부에 나타나는 다음의 파라미터는 타임 인터리빙을 구성한다.
DP_TI_TYPE (허용된 값: 0 또는 1): 타임 인터리빙 모드를 나타낸다. 0은 타임 인터리빙 그룹당 다수의 타임 인터리빙 블록(하나 이상의 타임 인터리빙 블록)을 갖는 모드를 나타낸다. 이 경우, 하나의 타임 인터리빙 그룹은 하나의 프레임에 (프레임간 인터리빙 없이) 직접 매핑된다. 1은 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록만을 갖는 모드를 나타낸다. 이 경우, 타임 인터리빙 블록은 하나 이상의 프레임에 걸쳐 확산된다(프레임간 인터리빙).
DP_TI_LENGTH: DP_TI_TYPE = '0'이면, 해당 파라미터는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 NTI이다. DP_TI_TYPE = '1'인 경우, 해당 파라미터는 하나의 타임 인터리빙 그룹으로부터 확산되는 프레임의 수 PI이다.
DP_NUM_BLOCK_MAX (허용된 값: 0 내지 1023): 타임 인터리빙 그룹당 XFECBLOCK의 최대 수를 나타낸다.
DP_FRAME_INTERVAL (허용된 값: 1, 2, 4, 8): 주어진 피지컬 프로파일의 동일한 데이터 파이프를 전달하는 두 개의 순차적인 프레임 사이의 프레임의 수 IJUMP를 나타낸다.
DP_TI_BYPASS (허용된 값: 0 또는 1): 타임 인터리빙이 데이터 프레임에 이용되지 않으면, 해당 파라미터는 1로 설정된다. 타임 인터리빙이 이용되면, 0으로 설정된다.
추가로, PLS2-DYN 데이터로부터의 파라미터 DP_NUM_BLOCK은 데이터 그룹의 하나의 타임 인터리빙 그룹에 의해 전달되는 XFECBLOCK의 수를 나타낸다.
타임 인터리빙이 데이터 프레임에 이용되지 않으면, 다음의 타임 인터리빙 그룹, 타임 인터리빙 동작, 타임 인터리빙 모드는 고려되지 않는다. 그러나 스케줄러부터의 다이나믹(dynamic, 동적) 구성 정보를 위한 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 여전히 필요하다. 각각의 데이터 파이프에서, SSD/MIMO 인코딩으로부터 수신한 XFECBLOCK은 타임 인터리빙 그룹으로 그루핑된다. 즉, 각각의 타임 인터리빙 그룹은 정수 개의 XFECBLOCK의 집합이고, 다이나믹(dynamic, 동적)으로 변화하는 수의 XFECBLOCK을 포함할 것이다. 인덱스 n의 타임 인터리빙 그룹에 있는 XFECBLOCK의 수는 NxBLOCK_Group(n)로 나타내고, PLS2-DYN 데이터에서 DP_NUM_BLOCK으로 시그널링된다. 이때, NxBLOCK_Group(n)은 최소값 0에서 가장 큰 값이 1023인 최대값 NxBLOCK_Group_MAX (DP_NUM_BLOCK_MAX에 해당)까지 변화할 수 있다.
각각의 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 PI개의 프레임에 걸쳐 확산된다. 또한 각각의 타임 인터리빙 그룹은 하나 이상(NTI개)의 타임 인터리빙 블록으로 분리된다. 여기서 각각의 타임 인터리빙 블록은 타임 인터리버 메모리의 하나의 사용에 해당한다. 타임 인터리빙 그룹 내의 타임 인터리빙 블록은 약간의 다른 수의 XFECBLOCK을 포함할 수 있다. 타임 인터리빙 그룹이 다수의 타임 인터리빙 블록으로 분리되면, 타임 인터리빙 그룹은 하나의 프레임에만 직접 매핑된다. 아래의 표 33에 나타낸 바와 같이, 타임 인터리빙에는 세 가지 옵션이 있다(타임 인터리빙을 생략하는 추가 옵션 제외).
각각의 데이터 파이프에서, 타임 인터리빙 메모리는 입력된 XFECBLOCK (SSD/MIMO 인코딩 블록으로부터 출력된 XFECBLOCK)을 저장한다. 입력된 XFECBLOCK은 
로 정의된다고 가정한다. 여기서,
는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 r번째 XFECBLOCK의 q번째 셀이고, 다음과 같은 SSD 및 MIMO 인코딩의 출력을 나타낸다.
또한, 타임 인터리버(5050)로부터 출력된 XFECBLOCK은 
로 정의된다고 가정한다. 여기서,
는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 i번째(
) 출력 셀이다.
일반적으로, 타임 인터리버는 프레임 생성 과정 이전에 데이터 파이프 데이터에 대한 버퍼로도 작용할 것이다. 이는 각각의 데이터 파이프에 대해 2개의 메모리 뱅크로 달성된다. 첫 번째 타임 인터리빙 블록은 첫 번째 뱅크에 기입된다. 첫 번째 뱅크에서 판독되는 동안 두 번째 타임 인터리빙 블록이 두 번째 뱅크에 기입된다.
타임 인터리빙은 트위스트된 행-열 블록 인터리버이다. n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에 대해, 열의 수 Nc가 
와 동일한 반면, 타임 인터리빙 메모리의 행의 수 Nr는 셀의 수 Ncell와 동일하다(즉, Nr=Ncell).
도 26은 본 발명의 일 실시예에 따른 synchronization & demodulation 모듈을 나타낸 도면이다.
도 26에 도시된 synchronization & demodulation 모듈은 도 9에서 설명한 synchronization & demodulation 모듈의 일 실시예에 해당한다. 또한 도 26에 도시된 synchronization & demodulation 모듈은 도 9에서 설명한 웨이브폼 제너레이션 모듈의 역동작을 수행할 수 있다.
도 26에 도시된 바와 같이 본 발명의 일 실시예에 따른 synchronization & demodulation 모듈은 m 개의 Rx 안테나를 사용하는 수신 장치의 synchronization & demodulation 모듈의 실시예로서, m개의 path만큼 입력된 신호를 복조하여 출력하기 위한 m개의 처리 블록들을 포함할 수 있다. m개의 처리 블록들은 모두 동일한 처리 과정을 수행할 수 있다. 이하에서는 m개의 처리 블록 중 첫번째 처리 블록(26000)의 동작을 중심으로 설명한다.
첫번째 처리 블록(26000)은 튜너(26100), ADC 블록(26200), preamble dectector(26300), guard sequence detector(26400), waveform transmform 블록(26500), Time/freq sync 블록(26600), Reference signal detector(26700), Channel equalizer(26800) 및 Inverse waveform transform 블록(26900)을 포함할 수 있다.
튜너(26100)는 원하는 주파수 대역을 선택하고 수신한 신호의 크기를 보상하여 AD C 블록(26200)으로 출력할 수 있다.
ADC 블록(26200)은 튜너(26100)에서 출력된 신호를 디지털 신호로 변환할 수 있다.
preamble dectector(26300)는 디지털 신호에 대해 수신 장치에 대응하는 시스템 의 신호인지 여부를 확인하기 위하여 프리앰블(또는 프리앰블 신호 또는 프리앰블 심볼)을 디텍팅 할 수 있다. 이 경우, preamble dectector(26300)는 프리엠블을 통해 수신되는 기본적인 transmission parameter들을 복호할 수 있다.
guard sequence detector(26400)는 디지털 신호 내의 guard sequence를 디텍팅할 수 있다. Time/freq sync 블록(26600)은 디텍팅된 guard sequence를 이용하여 time/frequency synchronization을 수행할 수 있으며, Channel equalizer(26800)는 디텍팅된 guard sequence를 이용하여 수신/복원된 sequence를 통해서 채널을 추정할 수 있다.
waveform transmform 블록(26500)은 송신측에서 inverse waveform transform이 수행되었을 경우 이에 대한 역변환 과정을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 multi-carrier system인 경우, waveform transmform 블록(26500)은 FFT 변환과정을 수행할 수 있다. 또한 본 발명의 일 실시예에 따른 방송 송수신 시스템이 single carrier system 같은 경우, 수신된 시간영역의 신호가 주파수 영역에서 처리하기 위해서 사용되거나, 시간영역에서 모두 처리되는 경우, waveform transmform 블록(26500)은 사용되지 않을 수 있다.
Time/freq sync 블록(26600)은 preamble dectector(26300), guard sequence detector(26400), Reference signal detector(26700)의 출력 데이터를 수신하고, 검출된 신호에 대해서 guard sequence detection, block window positioning을 포함하는 시간 동기화 및 carrier 주파수 동기화를 수행할 수 있다. 이때, 주파수 동기화를 위해서 Time/freq sync 블록(26600)은 waveform transmform 블록(26500)의 출력 신호를 feedback하여 사용할 수 있다.
Reference signal detector(26700)는 수신된 reference signal을 검출할 수 있다. 따라서 본 발명의 일 실시예에 따른 수신 장치는 synchronization을 수행하거나 channel estimation을 수행할 수 있다.
Channel equalizer(26800)는 guard sequence나 reference signal로부터 각 전송 안테나로부터 각 수신 안테나까지의 전송채널을 추정하고, 추정된 채널을 이용하여 각 수신 데이터에 대한 채널 보상(equalization)을 수행할 수 있다.
Inverse waveform transform 블록(26900)은 동기 및 채널추정/보상을 효율적으로 수행하기 위해서 waveform transmform 블록(26500)이 waveform transform을 수행한 경우, 다시 원래의 수신 데이터 domain으로 복원해주는 역할을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이single carrier system인 경우, waveform transmform 블록(26500)은 동기/채널추정/보상을 주파수 영역에서 수행하기 위해서 FFT를 수행할 수 있으며, Inverse waveform transform 블록(26900)은 채널보상이 완료된 신호에 대해 IFFT를 수행함으로서 전송된 data symbol을 복원할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 Multi-carrier system인 경우, Inverse waveform transform 블록(26900)은 사용되지 않을 수도 있다.
또한 상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 27은 본 발명의 일 실시예에 따른 프래임 파싱 모듈을 나타낸 도면이다.
도 27에 도시된 프래임 파싱 모듈은 도 9에서 설명한 프래임 파싱 모듈의 일 실시예에 해당한다.
도 27에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프래임 파싱 모듈은 적어도 하나 이상의 block deinterleaver(27000) 및 적어도 하나 이상의 cell demapper(27100)을 포함할 수 있다.
block deinterleaver(27000)는 m 개 수신안테나의 각 data path로 입력되어 synchronization & demodulation 모듈에서 처리된 데이터에 대하여, 각 signal block 단위로 데이터에 대한 deinterleaving을 수행할 수 있다. 이 경우, 도 8에서 설명한 바와 같이, 송신측에서 pair-wise interleaving이 수행된 경우, block deinterleaver(27000)는 각 입력 path에 대해서 연속된 두 개의 데이터를 하나의 pair로 처리할 수 있다. 따라서 block deinterleaver(27000)는 deineterleaving을 수행한 경우에도 연속된 두개의 출력 데이터를 출력할 수 있다. 또한 block deinterleaver(27000)는 송신단에서 수행한 interleaving 과정의 역과정을 수행하여 원래의 데이터 순서대로 출력할 수 있다.
cell demapper(27100)는 수신된 신호 프래임으로부터 common data에 대응하는 cell들과 data pipe에 대응하는 cell들 및 PLS data에 대응하는 cell들을 추출할 수 있다. 필요한 경우, cell demapper(27100)는 여러 개의 부분으로 분산되어 전송된 data들을 merge하여 하나의 stream으로 출력할 수 있다. 또한 도 7에서 설명한 바와 같이 송신단에서 두 개의 연속된 cell 입력 데이터가 하나의 pair로 처리되어 mapping된 경우, cell demapper(27100) 이에 해당하는 역과정으로 연속된 두개의 입력 cell들을 하나의 단위로 처리하는 pair-wise cell demapping을 수행할 수 있다.
또한 cell demapper(27100)는 현재 프래임을 통해 수신한 PLS signaling data에 대해서, 각각 PLS-pre & PLS-post data로서 모두 추출하여 출력할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 28은 본 발명의 일 실시예에 따른 demapping & decoding 모듈을 나타낸 도면이다.
도 28에 도시된 demapping & decoding 모듈은 도 9에서 설명한 demapping & decoding 모듈의 일 실시예에 해당한다.
상술한 바와 같이 본 발명의 일 실시예에 따른 송신 장치의 코딩 앤 모듈레이션 모듈은 입력된 data pipe들에 대하여 각각의 path별로 SISO, MISO와 MIMO 방식을 독립적으로 적용하여 처리할 수 있다. 따라서 도 28에 도시된 demapping & decoding 모듈 역시 송신 장치에 대응하여 프래임 파서에서 출력된 데이터를 각각 SISO, MISO, MIMO 처리하기 위한 블록들을 포함할 수 잇다.
도 28에 도시된 바와 같이, 본 발명의 일 실시예에 따른 demapping & decoding 모듈은 SISO 방식을 위한 제 1 블록(28000), MISO 방식을 위한 제 2 블록(28100), MIMO 방식을 위한 제 3 블록(28200) 및 PLS pre/post 정보를 처리하기 위한 제 4 블록(28300)을 포함할 수 있다. 도 28에 도시된 demapping & decoding 모듈은 일 실시예에 불과하며 설계자의 의도에 따라 demapping & decoding 모듈은 제 1 블록(28000)및 제 4 블록(28300)만을 포함할 수도 있고, 제 2 블록(28100) 및 제 4 블록(28300)만을 포함할 수도 있고, 제 3 블록(28200) 및 제 4 블록(28300)만을 포함할 수도 있다. 즉 설계자의 의도에 따라 demapping & decoding 모듈은 각 data pipe를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다.
이하 각 블록에 대해 설명한다.
제 1 블록(28000)은 입력된 data pipe를 SISO 처리하기 위한 블록으로 time de-ineterleaver 블록(28010), cell de-interleaver 블록(28020), constellation demapper 블록(28030), cell to bit mux 블록(28040), bit de-interleaver 블록(28050) 및 FEC decoder 블록(28060)을 포함할 수 있다.
time de-ineterleaver 블록(28010)은 time interleaver 블록의 역과정을 수행할 수 있다. 즉, time de-ineterleaver 블록(28010)은 시간 영역에서 interleaving된 입력 심볼을 원래의 위치로 deinterleaving할 수 있다.
cell de-interleaver 블록(28020)은 cell interleaver 블록의 역과정을 수행할 수 있다. 즉, cell de-interleaver 블록(28020)은 하나의 FEC 블록내에서 spreading된 cell들의 위치를 원래의 위치로 deinterleaving 할 수 있다.
constellation demapper 블록(28030)은 constellation mapper 블록의 역과정을 수행할 수 있다. 즉, constellation demapper 블록(28030)은 symbol domain의 입력 신호를 bit domain의 data로 demapping할 수 있다. 또한, constellation demapper 블록(28030)은 hard decision을 수행하여 decision된 bit data를 출력할 수도 있고, soft decision 값이나 혹은 확률적인 값에 해당하는 각 bit의 Log-likelihood ratio (LLR)을 출력할 수 있다. 만약 송신단에서 추가적인 diversity gain을 얻기 위해 rotated constellation을 적용한 경우, constellation demapper 블록(28030)은 이에 상응하는 2-Dimensional LLR demapping을 수행할 수 있다. 이때 constellation demapper 블록(28030)은 LLR을 계산할 때 송신 장치에서 I 또는 Q component에 대해서 수행된 delay값을 보상할 수 있도록 계산을 수행할 수 있다.
cell to bit mux 블록(28040)은 bit to cell demux 블록의 역과정을 수행할 수 있다. 즉, cell to bit mux 블록(28040)은 bit to cell demux 블록에서 mapping된 bit data들을 원래의 bit stream 형태로 복원할 수 있다.
bit de-interleaver 블록(28050)은 bit interleaver 블록의 역과정을 수행할 수 있다. 즉, bit de-interleaver 블록(28050)은 cell to bit mux 블록(28040)에서 출력된 비트 스트림을 원래의 순서대로 deinterleaving할 수 있다.
FEC decoder 블록(28060)은 FEC encoder 블록의 역과정을 수행할 수 있다. 즉, FEC decoder 블록(28060)은 LDPC decoding과 BCH decoding을 수행하여 전송채널상 발생된 에러를 정정할 수 있다.
제 2 블록(28100)은 입력된 data pipe를 MISO 처리하기 위한 블록으로, 도 28에 도시된 바와 같이 제 1 블록(28000)과 동일하게 time de-ineterleaver 블록, cell de-interleaver 블록, constellation demapper 블록, cell to bit mux 블록, bit de-interleaver 블록 및 FEC decoder 블록을 포함할 수 있으나, MISO decoding 블록(28110)을 더 포함한다는 점에서 차이가 있다. 제 2 블록(28100)은 제 1 블록(28000)과 마찬가지로 time deinterleaver부터 출력까지 동일한 역할의 과정을 수행하므로, 동일한 블록들에 대한 설명은 생략한다.
MISO decoding 블록(28110)은 MISO processing 블록의 역과정을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 송수신 시스템이 STBC를 사용한 시스템인 경우, MISO decoding 블록(28110)은 Alamouti decoding을 수행할 수 있다.
제 3 블록(28200)은 입력된 data pipe를 MIMO 처리하기 위한 블록으로, 도 28에 도시된 바와 같이 제 2 블록(28100) 과 동일하게 time de-ineterleaver 블록, cell de-interleaver 블록, constellation demapper 블록, cell to bit mux 블록, bit de-interleaver 블록 및 FEC decoder 블록을 포함할 수 있으나, MIMO decoding 블록(28210)을 포함한다는 점에서 데이터 처리 과정의 차이가 있다. 제 3 블록(28200)에 포함된 time de-interleaver, cell de-interleaver, constellation demapper, cell to bit mux, bit de-interleaver 블록들의 동작은 제 1 내지 제 2 블록(28000-28100)에 포함된 해당 블록들의 동작과 구체적인 기능은 다를 수 있으나 기본적인 역할은 동일하다.
MIMO decoding 블록(28210)은 m개의 수신 안테나 입력 신호에 대해서 cell deinterleaver의 출력 데이터를 입력으로 받고, MIMO processing 블록의 역과정으로서 MIMO decoding을 수행할 수 있다. MIMO decoding 블록(28210)은 최고의 복호화 성능을 얻기 위해서 Maximum likelihood decoding을 수행하거나, 복잡도를 감소시킨 Sphere decoding을 수행할 수 있다. 또는 MIMO decoding 블록(28210)은 MMSE detection을 수행하거나 iterative decoding을 함께 결합 수행하여 향상된 디코딩 성능을 확보할 수 있다.
제 4 블록(28300)은 PLS pre/post 정보를 처리하기 위한 블록으로, SISO 또는 MISO decoding을 수행할 수 있다. 제 4 블록(28300)은 제 4 블록의 역과정을 수행할 수 있다.
제 4 블록(28300)에 포함된 time de-interleaver, cell de-interleaver, constellation demapper, cell to bit mux, bit de-interleaver 블록들의 동작은 제 1 내지 제 3 블록(28000-28200)에 포함된 해당 블록들의 동작과 구체적인 기능은 다를 수 있으나 기본적인 역할은 동일하다.
제 4 블록(28300)에 포함된 Shortened/Punctured FEC decoder(28310)은 Shortened/punctured FEC encoder 블록의 역과정을 수행할 수 있다. 즉, Shortened/Punctured FEC decoder(28310)은 PLS data의 길이에 따라 shortening/puncturing되어 수신된 데이터에 대해서 de-shortening과 de-puncturing을 수행한 후에 FEC decoding을 수행할 수 있다. 이 경우, data pipe에 사용된 FEC decoder를 동일하게 PLS에도 사용할 수 있으므로, PLS만을 위한 별도의 FEC decoder hardware가 필요하지 않으므로 시스템 설계가 용이하고 효율적인 코딩이 가능하다는 장점이 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
결과적으로 도 28에 도시된 바와 같이, 본 발명의 일 실시예에 따른 demapping & decoding 모듈은 각 path 별로 처리된 data pipe 및 PLS 정보를 output processor로 출력할 수 있다.
도 29내지 도 30은 본 발명의 일 실시예에 따른 output processor를 나타낸 도면이다.
도 29는 본 발명의 일 실시예에 따른 output processor를 나타낸 도면이다.
도 29에 도시된 output procesor는 도 9에서 설명한 output porcessor의 일 실시예에 해당한다. 또한 도 29에 도시된 output procesor는 demapping & decoding 모듈로부터 출력된 single data pipe를 수신하여 single output stream을 출력하기 위한 것으로, 인풋 포맷팅 모듈의 역동작을 수행할 수 있다.
도 29에 도시된 output procesor는 BB scrambler 블록(29000), Padding removal 블록(29100), CRC-8 decoder 블록(29200) 및 BB frame processor 블록(29300)을 포함할 수 있다.
BB scrambler 블록(29000)은 입력된 bit stream 에 대해서 송신단에서 사용한 것과 동일한 PRBS를 발생시켜서 비트열과 XOR하여 descrambling을 수행할 수 있다.
Padding removal 블록(29100)은 송신단에서 필요에 따라 삽입된 padding bit을 제거할 수 있다.
CRC-8 decoder 블록(29200)은 Padding removal 블록(29100)으로부터 입력받은 bit stream에 대해서 CRC decoding을 수행하여 block error을 check할 수 있다.
BB frame processor 블록(29300)은 BB frame header에 전송된 정보를 decoding하고 디코딩된 정보를 이용하여 MPEG-TS, IP stream (v4 or v6) 또는 Generic stream을 복원할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 30은 본 발명의 다른 실시예에 따른 output processor를 나타낸 도면이다.
도 30에 도시된 output procesor는 도 9에서 설명한 output porcessor의 일 실시예에 해당한다. 또한 도 30에 도시된 output procesor는 demapping & decoding 모듈로부터 출력된 multiple data pipes를 수신하는 경우에 해당한다. multiple data pipes에 대한 decoding은 복수의 data pipes에 공통으로 적용될 수 있는 common data 및 이와 연관된 data pipe를 merge하여 decoding하는 경우 또는 수신 장치가 여러 개의 서비스 혹은 service component (scalable video service를 포함)를 동시에 decoding하는 경우를 포함할 수 있다.
도 30에 도시된 output procesor는 output procesor의 경우와 마찬가지로 BB descrambler 블록, padding removal 블록, CRC-8 decoder 블록 및 BB frame processor 블록을 포함할 수 있다, 각 블록들은 도 29에서 설명한 블록들의 동작과 구체적인 동작은 다를 수 있으나 기본적인 역할은 동일하다.
도 30에 도시된 output processor에 포함된 De-jitter buffer 블록(30000)은 multiple data pipe간의 sync를 위해서 송신단에서 임의로 삽입된 delay를 복원된 TTO (time to output) parameter에 따라 보상할 수 있다.
또한 Null packet insertion 블록(30100)은 복원된 DNP (deleted null packet) 정보를 참고하여 stream내 제거된 null packet을 복원할 수 있으며, common data를 출력할 수 있다.
TS clock regeneration 블록(30200)은 ISCR - Input Stream Time Reference 정보를 기준으로 출력 packet의 상세한 시간동기를 복원할 수 있다.
TS recombining 블록(30300)은 Null packet insertion 블록(30100)에서 출력된 common data 및 이와 관련된 data pipe들을 recombining하여 원래의 MPEG-TS, IP stream (v4 or v6) 혹은 Generic stream으로 복원하여 출력할 수 있다. TTO, DNP, ISCR 정보는 모두 BB frame header를 통해 획득될 수 있다.
In-band signaling decoder 블록(30400)은 data pipe의 각 FEC frame내 padding bit field를 통해서 전송되는 in-band physical layer signaling 정보를 복원하여 출력할 수 있다.
도 30에 도시된 output processor는 PLS-pre path와 PLS-post path에 따라 입력되는 PLS-pre 정보 및 PLS-post 정보를 각각 BB descrambling을 하고 descrambling된 데이터에 대해 디코딩을 수행하여 원래의 PLS data를 복원할 수 있다. 복원된 PLS data는 수신 장치 내의 system controller에 전달되며, system controller는 수신 장치의 synchronization & demodulation 모듈, frame parsing 모듈, demapping & decoding 모듈 및 output processor 모듈에 필요한 parameter를 공급할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
도 31은 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈을 나타낸 도면이다.
도 31에 도시된 코딩 앤 모듈레이션 모듈은 각 data pipe를 통해 전송하는 service나 service component별로 QoS를 조절하기 위하여, 모듈은 SISO 방식을 위한 제 1 블록(31000), MISO 방식을 위한 제 2 블록(31100), MIMO 방식을 위한 제 3 블록(31200) 및 PLS pre/post 정보를 처리하기 위한 제 4 블록(31300)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 코딩 앤 모듈레이션 모듈은 상술한 바와 같이 설계자의 의도에 따라 각 data pipe를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다. 도 31에 도시된 제 1 블록 내지 제 4 블록(31000-31300)은 제 1 블록 내지 제 4 블록과 거의 동일한 블록들을 포함하고 있다.
하지만, 제 1 블록 내지 제 3 블록(31000-31200)에 포함된 constellation mapper 블록(14010)의 기능이 제 1 블록 내지 제 3 블록에 포함된 constellation mapper 블록의 기능과 다르다는 점, 제 1 블록 내지 제 4 블록(31000-31300)의 cell interleaver 및 time interleaver 사이에 rotation &I/Q interleaver 블록(31020)이 포함되어 있다는 점 및 MIMO 방식을 위한 제 3 블록(31200)의 구성이 MIMO 방식을 위한 제 3 블록의 구성이 다르다는 점에 있어서 차이가 있다.
도 31에 도시된 constellation mapper 블록(31010)은 입력된 bit word를 complex symbol로 mapping할 수 있다.
도 31에 도시된 constellation mapper 블록(31010)은 상술한 바와 같이 제 1 블록 내지 제 3 블록(31000-31200)에 공통적으로 적용될 수 있다.
rotation &I/Q interleaver 블록(31020)은 cell interleaver에서 출력된 cell interleaving이 된 데이터의 각 complex symbol의 In-phase와 Quadrature-phase component들을 독립적으로 interleaving하여 심볼 단위로 출력할 수 있다. rotation &I/Q interleaver 블록(31020)의 입력 데이 터 및 출력 심볼의 개수는 2개 이상이며 이는 설계자의 의도에 따라 변경 가능하다. 또한 rotation &I/Q interleaver 블록(31020)은 in-phase 성분에 대해서는 interleaving을 수행하지 않을 수도 있다.
rotation &I/Q interleaver 블록(31020)은 상술한 바와 같이 제 1 블록 내지 제 4 블록(31000-31300)에 공통적으로 적용될 수 있다. 이 경우, rotation &I/Q interleaver 블록(31020)이 PLS pre/post 정보를 처리하기 위한 제 4 블록(31300)에 적용되는지 여부는 상술한 프리앰블을 통해 시그널링 될 수 있다.
MIMO 방식을 위한 제 3 블록(31200)은 도 31에 도시된 바와 같이, Q-block interleaver 블록(31210) 및 complex symbol generator 블록(31220)을 포함할 수 있다.
Q-block interleaver 블록(31210)은 FEC encoder로부터 입력받은 FEC encoding이 수행된 FEC block의 parity part에 대해 permutation을 수행할 수 있다. 이를 통해 LDPC H matrix의 parity part를 information part와 동일하게 cyclic structure로 만들수 있다. Q-block interleaver 블록(31210)은 LDPC H matrix의 Q size를 갖는 출력 bit block들의 순서를 permutation한 뒤, row-column block interleaving을 수행하여 최종 비트열을 생성하여 출력할 수 있다.
complex symbol generator 블록(31220)은 Q-block interleaver 블록(14210)에서 출력된 비트 열들을 입력받고, complex symbol로 mapping하여 출력할 수 있다. 이 경우, complex symbol generator 블록(31220)은 적어도 두개의 경로를 통해 심볼들을 출력할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
결과적으로 도 31에 도시된 바와 같이 본 발명의 다른 실시예에 따른 코딩 앤 모듈레이션 모듈은 각 path별로 처리된 data pipe, PLS-pre 정보, PLS-post 정보를 프래임 스트럭쳐 모듈로 출력할 수 있다.
도 32는 본 발명의 다른 실시예에 따른 demapping & decoding 모듈을 나타낸 도면이다.
도 32에 도시된 demapping & decoding 모듈은 도 9및 도 28에서 설명한 demapping & decoding 모듈의 다른 실시예에 해당한다. 또한 도 32에 도시된 demapping & decoding 모듈은 도 31에서 설명한 코딩 앤 모듈레이션 모듈의 역동작을 수행할 수 있다.
도 32에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 demapping & decoding 모듈은 SISO 방식을 위한 제 1 블록(32000), MISO 방식을 위한 제 2 블록(32100), MIMO 방식을 위한 제 3 블록(32200) 및 PLS pre/post 정보를 처리하기 위한 제 4 블록(32300)을 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 demapping & decoding 모듈은 상술한 바와 같이 설계자의 의도에 따라 각 data pipe를 동일하게 또는 다르게 처리하기 위한 블록들을 포함할 수 있다. 도 32에 도시된 제 1 블록 내지 제 4 블록(32000-32300)은 도 28에서 설명한 제 1 블록 내지 제 4 블록(28000-28300)과 거의 동일한 블록들을 포함하고 있다.
하지만, 제 1 블록 내지 제 4 블록(32000-32300)의 time deinterleaver 및 cell deinterleaver 사이에 I/Q deinterleaver& derotation 블록 (32010)이 포함되어 있다는 점, 제 1 블록 내지 제 3 블록(32000-32200)에 포함된 constellation demapper 블록(15020)의 기능이 도 28의 제 1 블록 내지 제 3 블록(28000-28200)에 포함된 constellation mapper 블록(28030)의 기능과 다르다는 점 및 MIMO 방식을 위한 제 3 블록(28200)의 구성이 도 28에 도시된 MIMO 방식을 위한 제 3 블록(28200)의 구성이 다르다는 점에 있어서 차이가 있다. 이하에서는 도 28과 동일한 블록들에 대한 설명은 생략하고 상술한 차이점을 중심으로 설명한다.
I/Q deinterleaver& derotation 블록(32010)은 도 31에서 설명한 rotation &I/Q interleaver 블록(31020)의 역과정을 수행할 수 있다. 즉, I/Q deinterleaver& derotation 블록(32010)은 송신단에서 I/Q interleaving되어 전송된 I 및 Q component들에 대해 각각 deinterleaving 수행할 수 있으며, 복원된 I/Q component를 갖는 complex symbol을 다시 derotation하여 출력할 수 있다.
I/Q deinterleaver& derotation 블록(32010)은 상술한 바와 같이 제 1 블록 내지 제 4 블록(32000-32300)에 공통적으로 적용될 수 있다. 이 경우, I/Q deinterleaver& derotation 블록(32010)이 PLS pre/post 정보를 처리하기 위한 제 4 블록(32300)에 적용되는지 여부는 상술한 프리앰블을 통해 시그널링 될 수 있다.
constellation demapper 블록(32020)은 도 31에서 설명한 constellation mapper 블록(31010)의 역과정을 수행할 수 있다. 즉, constellation demapper 블록(32020)은 derotation을 수행하지 않고, cell deinterleaving된 데이터들에 대하여 demapping을 수행할 수 있다.
MIMO 방식을 위한 제 3 블록(32200)은 도 32에 도시된 바와 같이, complex symbol parsing 블록(32210) 및 Q-block deinterleaver 블록(32220)을 포함할 수 있다.
complex symbol parsing 블록(32210)은 도 31에서 설명한 complex symbol generator 블록(31220)의 역과정을 수행할 수 있다. 즉, complex data symbol을 파싱하고, bit data로 demapping하여 출력할 수 있다. 이 경우, complex symbol parsing 블록(32210)은 적어도 두개의 경로를 통해 complex data symbol들을 입력받을 수 있다.
Q-block deinterleaver 블록(32220)은 도 31에서 설명한 Q-block interleaver 블록(31210)의 역과정을 수행할 수 있다. 즉, Q-block deinterleaver 블록(32220)은 row-column deinterleaving에 의해서 Q size block들을 복원한 뒤, permutation된 각 블럭들의 순서를 원래의 순서대로 복원한 후, parity deinterleaving을 통해서 parity bit들의 위치를 원래대로 복원하여 출력할 수 있다.
상술한 블록들은 설계자의 의도에 따라 생략되거나, 비슷하거나 동일한 기능을 가진 다른 블록에 의해서 대체될 수 있다.
결과적으로 도 32에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 demapping & decoding 모듈은 각 path 별로 처리된 data pipe 및 PLS 정보를 output processor로 출력할 수 있다.
이하에서, 본 명세서에서 제안하는 BBF 전송의 오버헤드를 줄이고 패딩(Padding) 필드를 이용하여 다양한 기능을 추가하기 위한 새로운 BBF 헤더 구조에 대해 구체적으로 살펴보기로 한다.
도 33은 본 명세서에서 제안하는 모드 어댑테이션 모듈의 일 예를 나타낸 도이다.
앞서 살핀 것처럼, 인풋 포맷팅(Input Formatting) 모듈은 모드 어댑테이션(Mode Adaptation) 모듈을 포함한다.
도 33의 모드 어댑테이션 모듈의 구성은 앞서 살핀 모드 어댑테이션 모듈의 구성과 일부 상이할 수 있다.
도 33에 도시된 바와 같이, 모드 어댑테이션 모듈은 프리 프로세싱(Pre Processing 또는 Spliting,3310) 블록, 인풋 인터페이스(Input Interface,3320) 블록, 인풋 스트림 동기화(input stream synchronizer,3330) 블록, 딜레이 보상(compensating delay,3340) 블록, 헤더 컴프레션(Header Compression,3350) 블록, 널 데이터 재사용(Null data reuse,3360) 블록, 널 패킷 제거(null packet deletion,3370) 블록 또는 BB 프래임 헤더 삽입(BB frame Header Insertion,3380) 블록 중 적어도 하나를 포함하여 구성될 수 있다.
프리 프로세싱(pre processing) 블록은 복수개의 입력 스트림들을 복수개의 Data Pipe 로 스플릿팅(spliting) 또는 디멀티플렉싱 할 수 있다. 여기서, Data Pipe 는 PLP (Physical Layer Pipe) 로 불릴 수도 있다. 여기서, 입력 스트림은 TS (MPEG2-TS), IP (Internet protocol) 및/또는 GS (Generic stream) 일 수 있다.
실시 예에 따라 다른 형태의 입력 스트림도 가능할 수 있다.
헤더 컴프레션 블록은 패킷 헤더를 압축할 수 있다. 이는 TS 또는 IP 입력 스트림의 전송 효율을 증가시키기 위함일 수 있다. 수신기가 이미 헤더의 어프라이어리(a priori) 정보를 가지고 있기 때문에, 기지 데이터(known data) 들이 송신단에서 제거될 수 있다. 예를 들어 PID 등의 정보가 압축될 수 있고, 다른 형태의 정보들은 제거되거나 대체될 수 있다. 실시 예에 따라, 헤더 컴프레션 블록은 널 패킷 제거 블록 뒤에 위치할 수 있다.
널 데이터 재사용(Null data reuse) 블록은 헤더 컴프레션 이후에 널 데이터를 패킷에 삽입하는 동작을 수행할 수 있다. 이 블록은 실시예에 따라 생략될 수 있다.
BB 프래임 헤더 삽입 블록은 앞서 살핀 BB 프래임 헤더 삽입 블록과 다른 방식으로 동작할 수도 있다.
본 명세서는 BB (Base Band) 프래임의 데이터 필드 길이의 시그널링을 감소시키는 방법을 제공한다(Data Field Length signaling reduction method).
또한, 본 명세서는 BB 프래임의 FEC 블록으로의 전송에 대한 오버헤드를 줄이기 위한 방법을 제공한다.
즉, 본 명세서에서 제안하는 새로운 BB 프래임 구성 방법은 BB 프래임 헤더 삽입 블록에서 수행될 수 있다.
본 명세서에서 제안하는 방법에 의하여, BB 프래임 및 BB 프래임 헤더가 구성될 수 있다. 본 명세서는 인풋 스트림이 인풋 프로세싱을 거쳐 FEC 블록으로 전달되기 위하여, BB 프래임이 생성되는 과정에 관한 것일 수 있다.
또한, 본 명세서는 BB 프래임 헤더의 크기를 줄여서 전송 효율을 높이는 방법일 수 있다. BB 프래임 헤더 삽입 블록과 관련한 구체적인 내용은 후술하기로 한다.
종래기술에서, BB 프래임은 데이터 필드의 길이를 수신 장치에 알려주기 위하여, DFL(Data field length)를 매 BB 프래임 헤더에 할당하였다. 상기 DFL 은 16 bit 또는 11 bit 일 수 있다. 이로 인해, 종래기술은 BBF 전송에 대한 오버헤드가 크다.
항상 같은 사이즈의 BB 프래임에서 데이터 필드의 길이가 다른 경우는, 데이터가 BB 프래임을 다 채우지 못하거나, BB 프래임이 인 밴드 시그널링(in band signaling) 정보를 포함하고 있는 경우일 수 있다.
또 다른 종래기술에서, BB 프래임은 데이터 필드의 길이를 직접 알려주는 대신 인디케이터(indicator)만 송신하였다. 그리고, BB 프래임은 BB 프래임의 패딩(padding)의 길이를 패딩에서 시그널링 해주었다. 하지만 이 경우, 인 밴드 시그널링을 고려하지 않고 있어, 인 밴드 시그널링이 운용될 경우에 제한을 받을 수 있다.
본 명세서에서 제안하는 방법은 DFL 을 줄이고 추가 필드를 삽입할 수 있게 하는 BB 프래임 헤더를 구성하는 방법일 수 있다. 여기서, 추가 필드는 인 밴드 시그널링의 타입 등을 지시할 수도 있고, 다른 용도로 사용될 수도 있다.
본 명세서에서 제안하는 방법을 통해 BBF 전송에 대한 오버헤드를 최소화할 수 있으며, 패딩(또는 스터핑(stuffing)) 필드에 다양한 기능이 추가될 수 있다.
도 34는 본 명세서에서 제안하는 아웃풋 프로세서의 일 예를 나타낸 도이다.
앞서 살핀 것처럼, 아웃풋 프로세서(output processor)는 BB 프래임 헤더 파서 블록을 포함할 수 있다. 도 34의 아웃풋 프로세서의 구성 요소는 앞서 살핀 아웃풋 프로세서의 구성 요소와 일부 상이할 수 있다.
아웃풋 프로세서는 BB 프래임 헤더 파서 블록(3410), 널 패킷 삽입(Null packet insertion) 블록(3420), 널 데이터 재생성(Null data regenerator) 블록(3430), 헤더 디컴프레션 블록(3440), TS 클락 재생성(TS clock regeneration) 블록(3450), 디-지터 버퍼 블록(3460) 또는 TS 재결합(TS recombining) 블록(3470) 중 적어도 하나를 포함하여 구성될 수 있다.
여기서, 널 패킷 삽입 블록, TS 클락 재생성 블록, 디-지터 버퍼 블록 및 TS 재결합 블록은 전술한 아웃풋 프로세서의 블록들과 동일한 동작을 수행할 수 있다.
본 명세서에서 제안하는 BB 프래임 헤더 구성 방법은 수신단(또는 수신 장치, 수신기, 리시버)에서는 BB 프래임 헤더 파서 블록에 대응될 수 있다.
BB 프래임 헤더 파서 블록(3410)은 전술한 BB 프래임 헤더 파서 블록과 상이하게 동작할 수 있다. BB 프래임 헤더 파서 블록(3410)은 본 명세서에서 제안하는 방식에 따른 BB 프래임 헤더를 파싱하는 동작을 수행할 수 있다.
본 명세서에서 제안하는 BB 프래임 및 BB 프래임 헤더의 구성방법은 후술하기로 한다.
널 데이터 재생성 블록은 수신단의 널 데이터 재사용 블록에 대응되는 구성일 수 있다. 널 데이터 재생성 블록은 아웃풋을 헤더 디컴프레션 블록으로 출력할 수 있다. 이 블록은 실시예에 따라 생략될 수 있다.
헤더 디컴프레션 블록은 수신단의 헤더 컴프레션 블록에 대응되는 구성일 수 있다. 헤더 디컴프레션 블록은 압축된 패킷 헤더의 압축을 복원할 수 있다. 전술한 바와 같이, 패킷 헤더는 TS 또는 IP 입력 스트림의 전송 효율을 증가시키기 위해 압축되어 있을 수 있다. 실시예에 따라, 헤더 디컴프레션 블록은 실시예에 따라 널 패킷 삽입 블록의 앞에 위치할 수 있다.
도 35는 종래 BB 프래임 구조의 일 예를 나타낸 도이다.
인풋 포맷팅 모듈 특히, 모드 어댑테이션 모듈로 입력된 데이터 스트림은 BICM 모듈에서 FEC을 수행할 수 있도록 적절한 길이로 슬라이싱될 수 있다. 이를 통해 BB 프래임이 생성될 수 있다.
BB 프래임의 데이터 필드의 길이는 BB 프래임의 전체 길이에서 BB 프래임 헤더의 길이를 뺀 값에 해당한다.
상기 BBF의 데이터 필드 부분에 실제 UP(User Packet)이 삽입될 수 있다.
데이터 필드의 길이는 BB 프래임 헤더의 DFL(Data Field Length) 필드에서 알려줄 수 있다. DFL 필드는 DFL로 표현될 수 있다.
인풋 포맷팅을 통해 생성되는 BB 프래임은 기 설정된 FEC 블록에서 인코딩될 수 있다.
여기서, BB 프래임의 전체 길이는 고정되어 있을 수 있다.
또한, BBF의 데이터 필드의 길이가 변하는 경우는 UP 가 충분하지 않아서 BB 프래임을 모두 채울 수 없는 경우이거나 또는 의도적으로 인 밴드 시그널링(in-band signaling) 정보가 포함된 경우일 수 있다.
BB 프래임을 모두 채울 수 없는 경우에는 해당 공간에 스터핑(stuffing) 이 채워질 수 있다. 상기 스터핑(stuffing)은 패딩(padding)으로 표현될 수 있다.
도 36은 종래 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 36b에 도시된 바와 같이, BB 프래임의 데이터 필드(또는 Payload)에 전송될 데이터를 다 채우지 못한 경우, 스터핑(stuffing) 바이트가 삽입될 수 있다.
상기 스터핑 바이트를 시그널링 하기 위하여 STUFFI 필드가 BBF 헤더에 삽입될 수 있다. 상기 BBF 헤더는 TS 헤더일 수 있다.
상기 STUFFI 필드는 BB 프래임에 stuffing byte의 존재 여부를 나타내는 1 bit의 지시자를 나타낸다.
BB 프래임의 페이로드에 UP 가 모두 채워지는 경우에는 상기 스터핑 바이트가 존재하지 않게 된다. 이 때, 상기 STUFFI 는 '0'으로 설정될 수 있다.
BB 프래임에 UP 가 모두 채워지지 못하는 경우에는 상기 스터핑 바이트가 존재할 수 있다. 이 경우 상기 STUFFI 는 '1' 로 설정될 수 있다.
상기 스터핑 바이트가 BB 프래임에 포함되어 있는 경우, 상기 스터핑 바이트의 길이는 BB 프래임 페이로드의 첫 바이트를 통해 확인할 수 있다.
일 예로, 상기 BB 프래임 페이로드의 첫 바이트 값이 0xFF 인 경우, BB 프래임 페이로드에 1개의 스터핑 바이트(1 byte의 스터핑 바이트)를 포함할 수 있다.
상기 BB 프래임 페이로드의 첫 번째 바이트 및 두 번째 바이트 값이 각각 0xFE, 0xFF 인 경우, 상기 BB 프래임 페이로드에 2 개의 스터핑 바이트를 포함할 수 있다.
여기서, 스터핑 바이트가 2개 이상(스터핑 바이트의 크기가 2 byte 이상)인 경우에는 첫 번째 및 두 번째 바이트 값을 각각 MSB, LSB 로 하여 스터핑 바이트의 길이를 시그널링할 수 있다.
도 36a의 표에서, 'N'은 전체 스터핑 바이트의 길이를 나타낸다.
'N'값이 1 바이트인 경우, 스터핑 바이트의 전체 길이를 알려주는 필드의 길이는 1 바이트 일 수 있다. 이 때, 상기 필드 값은 0xFF로 설정될 수 있다.
여기서, 상기 스터핑 바이트의 전체 길이를 알려주는 필드는 스터핑 바이트 길이 필드로 표현될 수 있다.
'N'값이 2 바이트인 경우, 스터핑 바이트 길이 필드의 길이는 2 바이트일 수 있다.
이 때, 상기 스터핑 바이트 길이 필드 값은 0xFE 및 0xFF로 설정될 수 있다.
'N'값이 '3 이상'일 경우 일 예로, N 이 3에서 65278 사이의 값을 가질 경우에도 상기 스터핑 바이트 길이 필드의 길이는 2 바이트일 수 있다.
이 때, 상기 스터핑 바이트 길이 필드는 MSB 와 LSB로 구성될 수 있다.
즉, 상기 2 byte의 스터핑 바이트 길이 필드는 전체 스터핑 바이트의 길이를 시그널링 해줄 수 있다.
도 36에 도시된 바와 같이, MSB 와 LSB 뒤로 추가적인 스터핑 바이트가 존재할 수 있다. 즉, 총 스터프 바이트 길이가 N 이고, MSB 및 LSB 의 길이가 2 바이트이므로, 뒤따르는 스터핑 바이트 길이는 N-2 바이트이다.
도 37은 종래 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 37에 도시된 바와 같이, 스터핑 바이트의 상태를 나타내기 위하여 2bit 의 indicator가 사용될 수 있다. 상기 indicator는 PADI(Padding Indicator)로 표현될 수 있다.
BBF 페이로드(또는 데이터 필드 또는 FEC 프래임)에 스터핑 바이트, 즉 패딩이 포함되지 않는 경우, 상기 PADI 는 '00'으로 설정될 수 있다.
도 37b에 도시된 첫 번째 BB 프래임에서, PADI는 '00'으로 설정되고, BBF 페이로드에 패딩이 존재하지 않음을 확인할 수 있다.
PADI 가 '01'인 경우, BBF 페이로드에 포함되는 패딩의 길이는 1 바이트 임을 나타낼 수 있다.
도 37b에 도시된 두 번째 BB 프래임에서, PADI 값이 '01'로 설정되고, 패딩의 길이는 1 바이트임을 알 수 있다. 'P'로 표시된 것이 패딩 바이트를 나타낸다.
PADI 가 '10'인 경우, 패딩 바이트는 2 개 이상임을 나타낼 수 있다.
이 경우에는 패딩 필드에서 MSB 및 LSB 등을 이용하여 패딩의 길이를 시그널링 해줄 수 있다.
도 37b에 도시된 세 번째 BB 프래임에서, PADI 값이 '10'으로 설정되고, 패딩 필드의 첫 번째 및 두 번째 바이트가 각각 MSB, LSB 로 할당된 것을 볼 수 있다.
상기 MSB, LSB 다음에 'P'로 표기된 추가적인 패딩이 존재할 수 있다.
도 38은 본 명세서에서 제안하는 BB 프래임 구조의 일 예를 나타낸다.
본 명세서는 BB 프래임 및 BB 프래임 헤더의 구성에 대하여 아래와 같은 방식을 제공한다.
BB 프래임은 BB 프래임 헤더, 스터핑 필드(stuffing field) 또는 페이로드(payload) 중 적어도 하나를 포함하여 구성될 수 있다.
도 38은 상기 스터핑 필드가 상기 페이로드 앞에 위치하는 BB 프래임 구조의 일 예를 나타낸다.
상기 스터핑 필드는 실시 예에 따라 상기 페이로드 뒤에 위치할 수도 있으며, 이에 대해서는 도 40 및 도 41에서 구체적으로 살펴보기로 한다.
상기 스터핑 필드 및 페이로드를 포함하여 BB 프래임 페이로드(또는 BB 프래임 데이터 필드 또는 FEC 프래임)라 칭할 수도 있다.
상기 BB 프래임 헤더는 페이로드, 즉 데이터 필드의 포맷을 기술할 수 있다(describing).
또한, 상기 스터핑 필드 앞에 DNP(Deleted Null Packet) 또는 ISSY(Input Stream Synchronizer) 관련 정보 등이 추가로 삽입될 수도 있다.
살핀 것처럼, 상기 페이로드는 데이터 필드를 의미할 수 있다.
상기 BB 프래임 헤더는 STUFFI 필드를 포함할 수 있다.
상기 STUFFI 필드는 BB 프래임에 스터핑 바이트가 존재하는지 여부를 나타내는 indicator의 역할을 할 수 있다.
상기 STUFFI 필드는 1 bit 일 수 있다. 실시 예에 따라 STUFFI 의 위치는 변경될 수 있다.
일 예로, 상기 STUFFI 값이 '0'일 경우 BB 프래임은 스터핑 필드를 포함하지 않고, 인밴드 시그널링 필드 역시 포함하지 않을 수 있다.
STUFFI 값이 '1'일 경우, BB 프래임은 스터핑 필드를 포함하거나 인밴드 시그널링 필드를 포함할 수 있다. 즉, 상기 페이로드에 UP 이외의 정보 즉, 패딩 또는 인밴드 필드가 추가로 존재할 수 있다.
본 발명의 실시 예에 따라, STUFFI 의 값이 가지는 '0' 과 '1'이 나타내는 의미는 서로 뒤바뀔 수도 있다.
스터핑 필드는 스터핑 필드 헤더 또는 스터핑 데이터 영역 중 적어도 하나를 포함할 수 있다.
상기 스터핑 데이터 영역은 스터핑 데이터 또는 인밴드 시그널링 정보 중 적어도 하나를 포함할 수 있다.
상기 스터핑 필드 헤더는 실시 예에 따라 2 바이트일 수 있다.
또한, 상기 스터핑 필드 헤더는 STUFF_ONE(또는 PAD_ONE), STUFF_TYPE(PAD_TYPE) 또는 STUFF_LEN(또는 PAD_LEN) 중 적어도 하나를 포함할 수 있다.
도38에 도시된 1st Byte는 스터핑 필드의 첫 번째 바이트를 나타낸다.
2nd Byte역시 스터핑 필드에 속할 수 있다. 실시 예에 따라 처음 두 바이트(1st Byte 및 2nd Byte)가 스터핑 필드 헤더에 해당할 수 있다.
실시 예에 따라 세 번째 바이트(3rd Byte)부터는 스터핑 데이터 영역에 포함되거나 페이로드에 포함될 수 있다.
PAD_ONE 필드는 실시예에 따라, STUFF_ONE 필드로 표현될 수 있다.
STUFFI 가 '1'인 경우, STUFF_ONE 이 확인될 수 있다. STUFF_ONE 은 스터핑 바이트의 길이가 1 바이트인지 아닌지 여부를 나타낼 수 있다. STUFF_ONE 은 1 비트(bit) 의 MSB 일 수 있다. STUFF_ONE 이 1 이라면, 스터핑 바이트의 길이가 1 바이트일 수 있다. 이 경우, 스터핑 바이트의 길이를 나타내 주는 STUFF_LEN_LSB 는 사용되지 않을 수 있다.
또한, STUFF_LEN_MSB 는 모두 0으로 설정될 수 있다. 이 경우, 실시예에 따라 STUFF_LEN_MSB 는 모두 1 로 설정될 수도 있다. 즉, 실시예에 따라 1 바이트의 스터핑 바이트가 00000000, 11111111, 10000000 또는 01111111 의 값을 가질 수 있다.
STUFF_ONE 이 0 이라면, 스터핑 바이트의 길이가 1 바이트 보다 클 수 있다.
이 경우, 2 바이트의 스터핑 필드 헤더가 스터핑 데이터 영역의 길이 및 타입을 나타내는데 사용될 수 있다.
STUFF_ONE 의 값이 나타내는 바는, 설계자에 따라 서로 뒤바뀔 수도 있다. 즉, 1 과 0 이 나타내는 의미가 서로 뒤바뀔수도 있다.
도시된 STUFF_ONE (PAD_ONE) 은 첫번째 바이트의 첫번째 비트에 위치될 수 있다. 이 위치는 실시예에 따라 변경 가능한 사항이다. STUFF_ONE 은 실시예에 따라 BB 프래임 헤더에 위치할 수도 있다.
실시예에 따라 STUFFI 와 STUFF_ONE 의 역할을 하는 2 비트의 한 필드가 설정될 수 있다. STUFFI 와 STUFF_ONE 은 각각 1 비트이므로 2비트의 한 필드를 설정함으로써 그 역할이 대신될 수 있다. 이 필드는 BB 프래임 헤더에 위치할 수도, 스터핑 필드에 위치할 수도 있다.
PAD_LEN 은 실시예에 따라, STUFF_LEN 으로 불릴 수 있다. STUFF_LEN 은 STUFF_LEN_MSB 또는 STUFF_LEN_LSB 중 적어도 하나를 포함할 수 있다.
STUFF_LEN_MSB 및 STUFF_LEN_LSB 는 각각 5 비트, 8 비트의 필드 일 수 있다.
상기 STUFF_LEN_MSB 및 STUFF_LEN_LSB 필드는 전체 스터핑 필드 길이를 나타내는데 사용될 수 있다. 실시예에 따라, STUFF_LEN_MSB 및 STUFF_LEN_LSB 의 길이는 서로 바뀌어 각각 8 비트 5비트 일 수도 있다. 또한 실시예에 따라, 양자의 위치 또한 서로 바뀔 수 있다. 실시예에 따라, 패딩의 길이를 나타내는 필드는 스터핑 데이터 영역에 위치할 수도 있다.
종래의 경우, 처음 2 바이트를 이용하여 패딩의 길이를 표현하였다. 그러나, 64K LDPC 를 사용하는 경우, 패딩의 길이는 최대 6370 바이트 (64k, 5/6 코드레이트, BCH 코드) 의 값을 가지게 된다. 따라서 패딩의 길이는 13 비트(2^13 = 8192 바이트)로 충분히 표현될 수 있다.
따라서, 본 명세서에서 제안하는 PAD_LEN 은 13 비트(5+8)를 가질 수 있다.
이처럼 패딩의 길이를 13 비트로 표현할 경우, 처음 2 바이트 중 여분의 2 비트가 남게될 수 있다.
본 명세서에서는 상기 여분의 두 비트를 PAD_TYPE 으로 할당하여, 패딩 영역이 다른 용도(예를 들어 인 밴드 시그널링)로 사용될 경우, 그 타입을 시그널링 해줄 수 있는 방법을 제공한다.
STUFF_TYPE 은 실시예에 따라 PAD_TYPE으로 표현될 수 있다.
STUFF_TYPE 은 전술한 바와 같이, 2 비트의 필드로서, 스터핑 데이터(또는 스터핑 데이터 영역)의 타입을 나타낼 수 있다.
도 38에 도시된 바와 같이, STUFF_TYPE 값이 '00'인 경우, 스터핑 데이터 영역은 스터핑 데이터만 포함할 수 있다.
STUFF_TYPE 값이 '01'인 경우, 특정 종류의 인밴드 시그널링 정보가 스터핑 데이터와 함께 스터핑 데이터 영역에 포함될 수 있다.
STUFF_TYPE 값이 '10'인 경우, 다른 종류의 인밴드 시그널링 정보가 스터핑 데이터와 함께 스터핑 데이터 영역에 포함될 수 있다.
STUFF_TYPE 값이 '11'인 경우, 특정 종류 및 다른 종류의 인밴드 시그널링 정보가 모두 스터핑 데이터와 함께 스터핑 데이터 영역에 포함될 수 있다.
여기서 특정 종류의 인밴드 시그널링 정보란 '인 밴드 A'를 의미할 수 있고, 다른 종류의 인밴드 시그널링 정보란 '인 밴드 B'를 의미할 수 있다.
이는 일 실시 예에 불과하고, STUFF_TYPE 값이 지시하는 타입 종류는 다양한 방식으로 변경될 수 있다.
또한, STUFF_TYPE 은 BB 프래임 페이로드 또는 페이로드의 구성을 지시할 수도 있다. 예를 들어, 페이로드 중, 잘려지지 않은 온전한 첫 번째 패킷의 위치가 지시될 수도 있다.
본 명세서에서 제안하는 바와 같이, 스터핑 필드에서 시그널링하는 경우, 인밴드 시그널링을 다른 여러 프래임들에 삽입 가능해진다. 또한, 인 밴드 시그널링 없이 패딩만 들어있는 경우와 구별이 가능해진다는 장점이 있다.
STUFF_TYPE 의 위치는 실시예에 따라 BB 프래임 헤더에 위치할 수도 있다.
또는 본 실시예와 같이 스터핑 필드에 위치할 수도 있다. 실시예에 따라, STUFF_TYPE 의 길이는 변경될 수도 있다.
STUFF_TYPE 의 값이 나타내는 바는, 설계자에 따라 서로 뒤바뀔 수도 있다.
예를 들어, 00 이 나타내는 바와, 11 이 나타내는 바가 서로 뒤바뀔 수도 있다. 또한, 10 이 나타내는 바와 01 이 나타내는 바가 서로 뒤바뀔수도 있다.
스터핑 데이터들은 실시예에 따라 모두 0 또는 모두 1 의 값을 가질 수 있다.
이하에서, 도 38에 도시된 case #1 부터 case #6에 구체적으로 살펴보기로 한다.
(1) Case #1 은 BB 프래임에 스터핑 데이터 및 인 밴드 시그널링이 포함되지 않는 경우를 나타낸다.
이 경우, STUFFI 필드는 '0'으로 설정될 수 있다. 따라서, BB 프래임의 구조는 BB 프래임 헤더 바로 다음 데이터 영역 즉, 페이로드가 위치할 수 있다.
(2) Case #2 는 BB 프래임에 1 바이트의 스터핑 필드가 존재하고, 인밴드 시그널링이 존재하지 않는 경우를 나타낸다.
이 경우, STUFFI 필드는 '1'로 설정될 수 있다. 즉, BB 프래임은 스터핑 필드를 포함하며, 상기 스터핑 필드는 1 바이트의 크기를 가질 수 있다.
여기서, 상기 스터핑 필드의 첫 번째 비트는 STUFF_ONE 필드를 나타내며, 상기 스터핑 필드의 크기가 1 바이트이므로 '1'의 값을 가진다.
상기 스터핑 필드의 나머지 7개의 비트들은 1111111의 값을 가질 수 있다.
따라서, 1 byte의 스터핑 필드는 11111111로 표현될 수 있다.
(3) Case #3 은 BB 프래임에 1 바이트 보다 큰 스터핑 필드가 존재하고, 인밴드 시그널링이 존재하지 않는 경우를 나타낸다.
즉, 상기 스터핑 필드는 2바이트 또는 2바이트보다 클 수 있다.
스터핑 필드가 존재하기 때문에, STUFFI 필드는 '1'로 설정될 수 있다.
상기 스터핑 필드는 2 바이트의 스터핑 필드 헤더를 가질 수 있다. 상기 스터핑 필드 헤더의 첫 번째 바이트의 첫 번째 비트는 STUFF_ONE 필드에 해당된다.
상기 STUFF_ONE 필드는 상기 스터핑 필드의 크기가 1 바이트 보다 크므로 '0'값으로 설정될 수 있다.
상기 스터핑 필드 헤더의 첫 번째 바이트의 두 번째 및 세 번째 비트는 STUFF_TYPE 필드에 해당된다.
BB 프래임의 스터핑 데이터 영역에 스터핑 데이터만 있는 경우이므로 전술한 바와 같이, STUFF_TYPE 은 00 의 값을 가질 수 있다.
본 도면에서는 다른 실시예로서, STUFF_TYPE 이 11 값을 가지는 경우가 도시되어 있다.
즉, 이 경우는 BB 프래임의 스터핑 데이터 영역에 스터핑 데이터만 있는 경우로 STUF_TYPE 필드가 11 값으로 지시될 수 있다.
이 후, 스터핑 필드 헤더의 STUFF_LEN_MSB 및 STUFF_LEN_LSB 가 스터핑 필드의 길이 정보를 가질 수 있다. 전술한 바와 같이 스터핑 필드의 길이는 총 13 비트를 이용하여 표현될 수 있다. STUFF_LEN_MSB 및 STUFF_LEN_LSB 이후에는 스터핑 데이터 영역이 위치할 수 있다. 이 케이스에서 스터핑 데이터 영역에는 스터핑 데이터만이 올 수 있다.
(4) Case #4 는 BB 프래임에 1 바이트 보다 큰 스터핑 필드가 존재하고, 인밴드 A 시그널링이 존재하는 경우를 나타낸다.
이 경우, BB 프래임의 스터핑 데이터 영역에는 스터핑 데이터 및 인밴드 A 시그널링이 존재할 수 있다.
상기 인밴드 A 시그널링이란 전술한 특정 종류의 인밴드 시그널링을 의미할 수 있다. 이 경우, 스터핑 필드가 존재하기 때문에 STUFFI 는 1 값을 가질 수 있다.
상기 스터핑 필드 헤더의 첫 번째 바이트의 첫 번째 비트는 STUFF_ONE 필드로서, 스터핑 필드의 크기가 1 바이트 보다 크므로 '0'의 값을 가질 수 있다.
스터핑 필드 헤더의 첫 번째 바이트의 두 번째, 세 번째 비트는 전술한 STUFF_TYPE 필드일 수 있다.
BB 프래임의 스터핑 데이터 영역에 인밴드 A 시그널링이 존재하는 경우이므로 전술한 바와 같이, STUFF_TYPE 은 10 의 값을 가질 수 있다. 실시예에 따라 이 값은 01 일 수도 있다.
이 후, 스터핑 필드 헤더의 STUFF_LEN_MSB 및 STUFF_LEN_LSB 가 스터핑 필드의 길이 정보를 가질 수 있다. 전술한 바와 같이 스터핑 필드의 길이는 총 13 비트를 이용하여 표현될 수 있다. STUFF_LEN_MSB 및 STUFF_LEN_LSB 이후에는 스터핑 데이터 영역이 위치할 수 있다. 이 케이스에서 스터핑 데이터 영역에는 스터핑 데이터 외에도 인밴드 A 시그널링이 존재할 수 있다.
(5) Case #5 는 BB 프래임에 1 바이트 보다 큰 스터핑 필드가 존재하고, 인밴드 B 시그널링이 존재하는 경우일 수 있다.
이 경우, BB 프래임의 스터핑 데이터 영역에는 스터핑 데이터 및 인밴드 B 시그널링이 존재할 수 있다.
상기 인밴드 B 시그널링이란 전술한 다른 종류의 인밴드 시그널링을 의미할 수 있다. 이 경우, 스터핑 필드가 존재하기 때문에 STUFFI 는 1 값을 가질 수 있다.
스터핑 필드 헤더의 첫 번째 바이트의 첫 번째 비트는 STUFF_ONE 필드로서, 스터핑 필드의 크기가 1 바이트 보다 크므로 0의 값을 가질 수 있다.
스터핑 필드 헤더의 첫 번째 바이트의 두 번째 및 세 번째 비트는 전술한 STUFF_TYPE 필드일 수 있다. BB 프래임의 스터핑 데이터 영역에 인밴드 B 시그널링이 존재하는 경우이므로 전술한 바와 같이, STUFF_TYPE 은 01 의 값을 가질 수 있다. 실시예에 따라 이 값은 10 일 수도 있다.
이 후, 스터핑 필드 헤더의 STUFF_LEN_MSB 및 STUFF_LEN_LSB 가 스터핑 필드의 길이 정보를 가질 수 있다. 전술한 바와 같이 스터핑 필드의 길이는 총 13 비트를 이용하여 표현될 수 있다. STUFF_LEN_MSB 및 STUFF_LEN_LSB 이후에는 스터핑 데이터 영역이 위치할 수 있다. 이 케이스에서 스터핑 데이터 영역에는 스터핑 데이터 외에도 인밴드 B 시그널링이 존재할 수 있다.
(6) Case #6 은 BB 프래임에 1 바이트 보다 큰 스터핑 필드가 존재하고, 인밴드 A 및 B 시그널링이 존재하는 경우일 수 있다.
이 경우, BB 프래임의 스터핑 데이터 영역에는, 스터핑 데이터 및 인밴드 A 및 B 시그널링이 모두 존재할 수 있다.
이 경우, STUFFI 는 1 값을 가질 수 있다. 스터핑 필드 헤더의 첫 번째 바이트의 첫 번째 비트는 STUFF_ONE 필드로서, 스터핑 필드의 크기가 1 바이트 보다 크므로 0의 값을 가질 수 있다. 스터핑 필드 헤더의 첫 번째 바이트의 두 번째, 세 번째 비트는 전술한 STUFF_TYPE 필드일 수 있다. BB 프래임의 스터핑 데이터 영역에 인밴드 A 및 B 시그널링이 존재하는 경우이므로 전술한 바와 같이, STUFF_TYPE 은 11 의 값을 가질 수 있다.
본 도면에서는 다른 실시예로서, STUFF_TYPE 이 00 값을 가지는 경우가 도시되어 있다. 즉, 이 경우는 스터핑 데이터 영역에 인밴드 A 및 B 시그널링이 모두 존재하는 경우가 STUF_TYPE 필드이 00 값으로 지시될 수 있다.
이 후 스터핑 필드 헤더의 STUFF_LEN_MSB 및 STUFF_LEN_LSB 가 스터핑 필드의 길이 정보를 가질 수 있다. 전술한 바와 같이 스터핑 필드의 길이는 총 13 비트를 이용하여 표현될 수 있다.
STUFF_LEN_MSB 및 STUFF_LEN_LSB 이후에는 스터핑 데이터 영역이 위치할 수 있다. 이 케이스에서 스터핑 데이터 영역에는 스터핑 데이터 외에도 인밴드 A 및 B 시그널링이 존재할 수 있다.
도 39는 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 39(a)는 패딩 즉, 스터핑 데이터 없이 데이터만 있는 경우의 BB 프래임일 수 있다.
BB 프래임 헤더의 STUFFI 가 0 값을 가지고 있을 수 있다. BB 프래임 헤더 뒤로 스터핑 필드 없이 바로 페이로드가 위치함을 알 수 있다. 도 38의 Case #1 에 해당할 수 있다.
도 39(b) 는 1 바이트의 패딩을 가지는 경우일 수 있다.
이 경우, BB 프래임 헤더의 STUFFI 가 1 의 값을 가질 수 있다. 첫 번째 바이트의 첫 번째 비트는 STUFF_ONE 으로서 1의 값을 가질 수 있다. 이는 패딩이 1 바이트 임을 의미할 수 있다. 도 39에서, 패딩의 각 비트는 11111111 의 값을 가질 수 있다(0xFF). 또는, 실시예에 따라 10000000 의 값을 가질 수도 있다. 도 38의 Case #2 에 해당할 수 있다.
도 39(c)는 n 바이트의 패딩을 가지는 경우일 수 있다.
이 경우, BB 프래임 헤더의 STUFFI 가 1의 값을 가질 수 있다. 또한, STUFF_ONE은 0 의 값을 가질 수 있다. STUFF_TYPE 은 인 밴드 시그널링 없이 스터핑 데이터만 쓰이고 있다는 점을 지시할 수 있다.
즉, 실시예에 따라, STUFF_TYPE 은 00 의 값을 가질 수도 있다.
이후, 나머지 13 비트는 스터핑 필드의 길이가 n 바이트임을 지시할 수 있다. 이 13 비트는 STUFF_LEN_MSB 및 STUFF_LEN_LSB 일 수 있다. STUFF_LEN_MSB 및 STUFF_LEN_LSB 뒤로는 스터핑 데이터들이 올 수 있다. 도 38의 Case #3 중 스터핑 필드가 3 바이트 이상인 경우에 해당할 수 있다.
도 39(d)는 인 밴드 A 시그널링과 함께 n 바이트의 패딩을 가지는 경우일 수 있다.
이 경우, BB 프래임 헤더의 STUFFI 가 1 의 값을 가질 수 있다. 또한, STUFF_ONE 은 0 의 값을 가질 수 있다. STUFF_TYPE 은 인 밴드 A 시그널링이 사용되고 있음을 지시할 수 있다.
즉, 실시예에 따라 STUFF_TYPE 은 01 의 값을 가질 수도 있다. STUFF_TYPE 의 값 자체는 전술한 바와 같이 변경될 수 있다. 이후 나머지 13 비트는 스터핑 필드의 길이가 n 바이트임을 지시할 수 있다. 이 13 비트는 STUFF_LEN_MSB 및 STUFF_LEN_LSB 일 수 있다. STUFF_LEN_MSB 및 STUFF_LEN_LSB 뒤로는 인 밴드 A 시그널링 데이터들이 올 수 있다. 도 38의 Case #4 에 해당할 수 있다.
도 39(e)는 인 밴드 B 시그널링과 함께 n 바이트의 패딩을 가지는 경우일 수 있다.
이 경우, BB 프래임 헤더의 STUFFI 가 1 의 값을 가질 수 있다. 또한, STUFF_ONE 은 0 의 값을 가질 수 있다. STUFF_TYPE은 인 밴드 B 시그널링이 사용되고 있음을 지시할 수 있다.
즉, 실시예에 따라 STUFF_TYPE 은 10 의 값을 가질 수도 있다. STUFF_TYPE 의 값 자체는 전술한 바와 같이 변경될 수 있다.
이후, 나머지 13 비트는 스터핑 필드의 길이가 n 바이트임을 지시할 수 있다.
이 13 비트는 STUFF_LEN_MSB 및 STUFF_LEN_LSB 일 수 있다. STUFF_LEN_MSB 및 STUFF_LEN_LSB 뒤로는 인 밴드 B 시그널링 데이터들이 올 수 있다. 도 38의 Case #5 에 해당할 수 있다.
도 39(f)는 인 밴드 A 및 B 시그널링과 함께 n 바이트의 패딩을 가지는 경우일 수 있다.
이 경우, BB 프래임 헤더의 STUFFI 가 1 의 값을 가질 수 있다. 또한, STUFF_ONE 은 0 의 값을 가질 수 있다. STUFF_TYPE 은 인 밴드 A 및 B 시그널링이 모두 사용되고 있음을 지시할 수 있다.
즉, 실시예에 따라, STUFF_TYPE 은 11 의 값을 가질 수도 있다. STUFF_TYPE 의 값 자체는 전술한 바와 같이 변경될 수 있다. 이후 나머지 13 비트는 스터핑 필드의 길이가 n 바이트임을 지시할 수 있다. 이 13 비트는 STUFF_LEN_MSB 및 STUFF_LEN_LSB 일 수 있다. STUFF_LEN_MSB 및 STUFF_LEN_LSB 뒤로는 인 밴드 A 및 B 시그널링 데이터들이 올 수 있다. 도 38의 Case #6 에 해당할 수 있다.
도 40은 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 40은 스터핑 필드(Stuffing field)가 BB 프래임의 끝(페이로드 다음)에 위치하는 경우의 BB 프래임 구조의 일 예를 나타낸다.
BB 프래임은 BBF 헤더 및 BB 프래임 페이로드를 포함한다.
상기 BBF 헤더는 BBF 데이터 필드의 포맷을 나타내기 위해 BBF 프래임 페이로드 앞에 삽입된다.
상기 BBF 헤더는 2 bytes의 고정된 길이를 가질 수 있다.
상기 BBF 헤더는 BB 프래임에 스터핑(Stuffing) 또는 패딩이 있는지 여부를 나타내는 indicator에 해당하는 STUFFI 필드를 포함한다. 상기 STUFFI 필드는 1 bit로 표현될 수 있다.
상기 BB 프래임 페이로드는 스터핑 필드 및 페이로드를 포함할 수 있다.
상기 스터핑 필드는 상기 BB 프래임 페이로드에 UP가 모두 채워지지 않는 경우에 포함된다.
일 예로, 상기 STUFFI 필드가 '1'로 설정되는 경우, 상기 BB 프래임 페이로드는 상기 스터핑 필드를 포함할 수 있다.
상기 페이로드는 UP(User Packet)이 포함되는 영역을 말한다.
상기 스터핑 필드는 스터핑 헤더 필드(또는 스터핑 필드 헤더) 및 스터핑 데이터 (영역)으로 구성될 수 있다.
상기 스터핑 데이터 영역은 스터핑 데이터 필드 또는 스터핑 데이터로 표현될 수 있다.
상기 스터핑 데이터 영역에는 스터핑 데이터, In-Band Signaling 정보 등이 포함될 수 있다.
상기 스터핑 헤더 필드는 STUFF_ONE 필드, STUFF_TYPE 필드 및 STUFF_LEN 필드를 포함할 수 있다.
상기 STUFF_LEN 필드는 상기 스터핑 헤더 필드를 포함하는 전체 스터핑 필드의 길이를 나타내며, STUFF_LEN_MSB 필드 및 STUFF_LEN_LSB 필드를 포함할 수 있다. 상기 STUFF_LEN 필드는 13 bit로 표현된다.
상기 STUFF_ONE 필드는 상기 스터핑 필드의 길이가 1 byte 인지 아닌지를 나타내는 1 bit의 필드를 말한다.
일 예로, 상기 STUFF_ONE 필드가 '1'로 설정된 경우, 상기 스터핑 필드의 길이는 1 byte임을 나타낸다. 이 경우, 상기 STUFF_LEN_LSB 필드는 상기 스터핑 필드 즉, STUFF_LEN 필드에 포함되지 않는다.
만약, 상기 STUFF_ONE 필드가 '0'으로 설정된 경우, 상기 스터핑 필드의 길이는 1 byte 보다 큼을 나타낸다. 이 경우, 상기 스터핑 헤더의 2 bytes는 스터핑 데이터의 타입과 길이를 나타내기 위해 사용된다.
즉, 상기 STUFF_TYPE 필드는 스터핑 데이터의 타입을 나타내며, 2 bit로 표현될 수 있다.
아래 표 34는 도 40의 STUFF_TYPE 필드의 일 예를 나타낸다.
| STUFF_TYPE | Stuffing Data type |
| 00 | Stuffing data only |
| 01 | IN-BAND A is used with Stuffing data |
| 10 | IN-BAND B is used with Stuffing data |
| 11 | Both IN-BAND A and IN-BAND B are used with stuffing data |
표 34 및 도 40을 참조하면, STUFF_TYPE 필드가 (1)'00'로 설정된 경우, 스터핑 데이터 영역은 스터핑 데이터로만 사용되며, (2) '01'로 설정된 경우, 스터핑 데이터 영역은 In-Band A Signaling 정보와 스터핑 데이터로 사용되며, (3) '10'로 설정된 경우, 스터핑 데이터 영역은 In-Band B Signaling 정보와 스터핑 데이터로 사용되며, (4) '11'로 설정된 경우, 스터핑 데이터 영역은 In-Band A Signaling 정보, In-Band B Signaling 정보 및 스터핑 데이터로 사용된다.
표 34에서 In-Band A는 In-Band-ISSY일 수 있고, In-Band B는 In-Band-PLS일 수 있다.
상기 STUFF_LEN_MSB 필드는 상기 스터핑 헤더 필드를 포함하는 전체 스터핑 필드 길이의 MSB(Most Significant Bit) 값을 나타내며, 5 bit로 표현된다.
일 예로, STUFF_ONE 필드가 '1'로 설정된 경우, 상기 STUFF_LEN_MSB 필드는 '11111'로 표현될 수 있다. 또는, '00000'으로 설정될 수도 있다.
상기 STUFF_LEN_LSB 필드는 전체 스터핑 필드 길이의 LSB(Least Significant) 값을 나타내며, 8 bit로 표현된다.
상기 스터핑 데이터 필드는 Stuffing 및/또는 in-band signaling 필드를 포함할 수 있다.
여기서, 'Stuffing 및/또는 in-band signaling'는 Stuffing, in-band signaling 또는 Stuffing 및 in-band signaling를 의미한다.
즉, 'A 및/또는 B'의 표현은 A 또는 B 중 적어도 어느 하나의 의미와 동일할 수 있다.
도 40을 참조하면, 스터핑 필드의 Nth Byte의 여덟 번째 비트는 STUFF_ONE 필드를 나타내며, Nth Byte의 여섯 번째 및 일곱 번째 비트는 STUFF_TYPE 필드를 나타내며, 스터핑 필드의 Nth Byte의 첫 번째 비트 내지 다섯 번째 비트는 STUFF_LEN_LSB 필드를 나타내며, 스터핑 필드의 (N-1)th Byte는 STUFF_LEN_MSB 필드를 나타냄을 볼 수 있다.
또한, 스터핑 필드의 (N-2)th Byte부터 데이터(UP) 또는 스터핑 데이터 또는 In-Band A 데이터 또는 In-Band B 데이터 또는 In-Band A 및 B 데이터를 나타내는 것을 볼 수 있다.
도 40의 Case #1 내지 Case # 6에 대한 좀 더 구체적인 설명은 각각 대응되는 도 38의 Case #1 내지 Case # 6의 설명을 참조하기로 한다.
도 40의 프래임 구조는 도 38의 프래임 구조와 동일한 기능을 수행할 수 있다.
도 40에 도시된 BB 프래임 구조와 같이, 스터핑 필드가 BB 프래임의 끝에 위치하는 경우, 수신 장치에서 스터핑 확인 없이 UP(User Packet)를 바로 수신할 수 있어 UP에 대한 access 시간이 도 38에 도시된 BB 프래임 구조에 비해 짧아지는 효과가 있다.
도 41은 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 41은 스터핑 필드가 BB 프래임의 마지막에 위치(또는 페이로드, FEC 프래임 다음에 위치)하는 경우의 다양한 BB 프래임 구조를 나타낸다.
도 41의 프래임 구조는 도 39의 프래임 구조와 스터핑 필드의 위치만 다르고 다른 부분은 모두 동일하므로, 도 41에 대한 구체적인 설명은 도 39를 참조하기로 한다.
도 42는 다양한 BB 프래임 구조에서 BB 프래임 전송에 대한 오버헤드를 계산한 결과를 비교하여 도시한 도면이다.
DVB-T2 로 표기된 그래프는, 전술한 종래 기술의 오버헤드 그래프일 수 있다. DVB-T2 란, Digital Video Broadcasting (DVB) 의 지상파 TV 방송 시스템(terrestrial television broadcasting system) 관련 표준을 의미할 수 있다. DVB-T2 란, 유럽의 차세대 지상파 방송에 관련한 표준을 의미할 수 있다. DVB-T2 로 표기된 그래프는, 이 표준 기술에 따른 BB 프래임에 있어서, 그 오버헤드를 계산한 그래프일 수 있다.
MH 로 표기된 그래프는, 전술한 다른 종래 기술의 오버헤드 그래프일 수 있다. MH 란, CEA(Consumer Electronics Association) 의 모바일/핸드헬드(Mobile/Handheld) DTV 시스템 관련 표준을 의미할 수 있다. MH 란, 북미 모바일 핸드헬드(mobile handheld) 관련 표준을 의미할 수 있다. MH 로 표기된 그래프는, 이 표준 기술에 따른 BB 프래임에 있어서, 그 오버헤드를 계산한 그래프일 수 있다.
SS&SN 으로 표기된 그래프는, 전술한 또 다른 종래 기술의 오버헤드 그래프일 수 있다. SS&SN 은 종래 기술 중 하나를 의미할 수 있다. 이 종래 기술에서 제시하는 방법에 의하여 BB 프래임 및 BB 프래임 헤더를 구성했을 때의 오버헤드를 계산한 그래프가, SS&SN 으로 표기된 그래프로 도시되어 있다.
아래 표 35는 각 BB 프래임 전송 시, 오버헤드를 계산한 결과를 나타낸 표이다.
| FEC | 64k | 16k | |||||||||||
| CR | 5/6 | 4/5 | 3/4 | 2/3 | 3/5 | 1/2 | 5/6 | 4/5 | 3/4 | 2/3 | 3/5 | 1/2 | |
| Kbch | 53840 | 51648 | 48408 | 43040 | 38688 | 32208 | 13152 | 12600 | 11880 | 10800 | 9720 | 7200 | |
| DVB-T2 | 0.0297 | 0.0310 | 0.0331 | 0.0372 | 0.0414 | 0.0497 | 0.1217 | 0.1270 | 0.1347 | 0.1481 | 0.1646 | 0.2222 | |
| MH | 0.0019 | 0.0019 | 0.0021 | 0.0023 | 0.0026 | 0.0031 | 0.0076 | 0.0079 | 0.0084 | 0.0093 | 0.0103 | 0.0139 | |
| SS&SN | 0.0037 | 0.0039 | 0.0041 | 0.0046 | 0.0052 | 0.0062 | 0.0152 | 0.0159 | 0.0168 | 0.0185 | 0.0206 | 0.0278 | |
| LG | 0.0019 | 0.0019 | 0.0021 | 0.0023 | 0.0026 | 0.0031 | 0.0076 | 0.0079 | 0.0084 | 0.0093 | 0.0103 | 0.0139 | |
오버헤드는 데이터 필드의 길이를 나타내는 필드의 오버헤드를 의미할 수 있다.
종래기술은 매 BB 프래임에 2 바이트의 필드를 사용하므로, 오버헤드를 최대 0.22 % 를 가질 수 있다.
다른 종래기술은 1 비트의 필드만을 사용하므로, 오버헤드를 최대 0.0139 % 만을 가질 수 있다. 가장 낮은 경우일 수 있다.
또 다른 종래기술은 2 비트의 필드를 사용할 수 있다. 이 경우, 오버헤드는 다른 종래기술에 비하여 두배일 수 있다.
LG 로 표기된 그래프는, 본 발명에 의한 오버헤드 그래프일 수 있다. 본 발명의 경우, 스터핑필드의 시그널링을 위하여 1 비트의 필드만을 사용할 수 있다. 따라서 오버헤드가 최소가 될 수 있다. 또한, 추가적으로 여분의 2 비트 필드를 마련함으로써, 인 밴드 시그널링의 타입등을 지시하는데 활용할 수 있다는 장점이 있다. 본 발명은 이 여분의 필드를 이용하여, BB 프래임의 구성을 나타내는 등, 다른 용도로도 이용 가능한 구조를 지원할 수 있다.
도 43은 종래 BB 프래임 구조의 일 예를 나타낸다.
도 43에 도시된 바와 같이, BB 프래임은 Header, Optional Header 및 Payload Data를 포함하여 구성된다.
상기 Header는 PSPMI(Packet Start Pointer Mode Indicator) 필드, PADI(Padding Indicator) 필드, PKTSPTR_LSB(Packet Start Pointer Low Significant Bits) 필드를 포함한다.
상기 PSPMI 필드는 PKTSPTR(Packet Start Pointer) 필드가 short mode인지 또는 long mode인지를 나타내는 1 bit 크기의 플래그 필드를 말한다.
상기 PKTSPTR(Packet Start Pointer) 필드는 SYNCD 필드와 동일한 개념일 수 있다.
즉, 상기 PSPMI 필드는 PKTSPTR(Packet Start Pointer) 필드의 길이가 짧은지 또는 긴지를 표시해주는 플래그를 말한다.
상기 PKTSPTR_LSB(Packet Start Pointer Low Significant Bits) 필드는 13 bit의 PKTSPTR(Packet Start Pointer) 필드의 5 LSB bits를 나타낸다.
상기 Optional Header는 PKTSPTR_MSB(Packet Start Pointer Most Significant Bits) 필드, 패딩(PADDING) 필드를 포함할 수 있다.
상기 PKTSPTR_MSB 필드는 13 bit의 PKTSPTR(Packet Start Pointer) 필드의 8 MSB bits를 나타낸다.
또한, 상기 패딩 필드는 PADL(Padding Data Length) 필드 및 PADDING_DATA 필드를 포함할 수 있다.
상기 PADL 필드는 패딩 데이터 필드의 길이를 나타내며, 16 bit 크기를 가진다.
상기 PADDING_DATA 필드 가변적인 길이를 가지며, 패딩 정보를 나타낸다.
도 43에 도시된 바와 같이, BB 프래임 구조는 최대 13 byte 의 (Payload) Data field의 길이를 표현하기 위해, 상기 Data field의 길이를 나타내는 정보(예: DFL)를 사용하지 않고 PADDING 필드의 길이를 전송하여 수신 장치에서 데이터 필드의 길이를 계산하도록 되어 있다.
여기서, 상기 패딩 필드의 길이는 BB 프래임의 payload Data size - 데이터 필드 길이에 해당한다.
BB 프래임에 Padding 필드가 존재하지 않는 경우에는 BB Frame size 를 이용하여 DFL(Data Field Length)을 계산한다.
상기 BB 프래임에 Padding 필드가 있는 경우에는 BB 프래임 header 에 2 bit의 PADI 를 포함함으로써 Padding 의 길이를 알려주게 된다.
더 효율적으로 FEC 블록으로 BBF(BaseBand Frame)을 전송하기 위해 즉, BB Frame header 전송에 대한 오버헤드를 줄이기 위해서, PKTSPRT 필드를 PKTSPTR_LSB 및 PKTSPTR_MSB로 나누어 운용을 한다.
즉, PKTSPTR 필드는 2 byte의 크기까지 지원 가능하나, 상기 PKTSPTR 필드의 길이가 짧을 경우(≤31 byte), PKTSPTR_LSB 만 사용할 수 있어 상기 PKTSPTR 필드의 전송 크기를 1 byte 로 줄일 수 있다.
하지만, PKTSPTR_LSB의 길이가 5 bit로 짧기 때문에, PKTSPTR 필드의 크기가 31 byte 이하일 경우에만 1 byte의 BBF 헤더 구성이 가능하다는 단점이 있다.
도 35에서 살핀 바와 같이, 종래의 BB Frame 은 BB Frame 의 data 필드의 길이를 수신 장치(또는 수신단)에 알려주기 위해 DFL(data field length : 16bit, 11bit)를 매 BB frame header에 할당하여 사용하고 있어 BB Frame을 FEC 블록으로 전송하는데 있어 overhead가 크게 발생한다.
따라서, BB 프래임 헤더에 대한 전송 효율을 높이고, 에러 확인(error check)의 새로운 기능을 추가하기 위한 새로운 BB 프래임 구조에 대해 구체적으로 살펴보기로 한다.
즉, 본 명세서는 BB 프래임 헤더에 포함되는 SYNCD 필드의 크기를 조절하여 전체적으로 BB 프래임 헤더의 크기를 줄이는 방법, BB 프래임 헤더 내 여분의 1 bit를 활용하여 에러 확인을 수행하는 방법 등을 제공한다.
이하, 본 명세서에서 제안하는 방법 및 BB 프래임 구조는 송신 장치에서는 BB frame Header Insertion 블록에서, 수신 장치에서는 BB frame Header Parser 블록에서 동작한다.
도44는 본 명세서에서 제안하는 BB 프래임 구조의 일 예를 나타낸 도이다.
도 44a의 input stream은 인풋 포맷팅 모듈의 mode adaptation 모듈을 통해 도 44b의 BB frame 구조를 형성한다.
도 44에 도시된 바와 같이, 다수의 packet들을 포함하는 input stream은 mode adaptation 모듈을 통해 페이로드(Payload)로 슬라이싱(slicing) 또는 매핑되고, 상기 페이로드 앞에 상기 페이로드와 관련된 정보를 포함하는 헤더가 부가된다.
상기 페이로드는 BB 프래임 데이터 필드로 표현될 수 있다.
상기 헤더는 OPTIONI 필드, STUFFI 필드, SYNCD_LSB 필드, SYNCD_MSB 필드, Checksum 필드 또는 Stuffing 필드 중 적어도 하나를 포함하여 구성될 수 있다.
앞서 살핀 바와 같이, 상기 Stuffing 필드는 Stuffing Header 필드 및 Stuffing Byte 필드를 포함할 수 있다.
상기 Stuffing Byte 필드는 스터핑 데이터 필드 또는 스터핑 데이터 영역으로 표현될 수도 있다.
상기 OPTIONI 필드, STUFFI 필드 및 SYNCD_LSB 필드를 포함하는 BB 프래임 헤더가 정의될 수 있고, SYNCD_MSB 필드 및 Checksum 필드를 포함하는 Option Header가 정의될 수도 있다.
도 44의 경우, BB 프래임 헤더 및 Option 헤더가 정의된 것을 볼 수 있다.
또한, 상기 스터핑 필드는 상기 헤더에 포함될 수도 있고, 상기 헤더에 포함되지 않을 수도 있다.
상기 스터핑 필드가 상기 헤더에 포함되지 않는 경우에는 상기 페이로드와 함께 BB 프래임 페이로드를 구성할 수 있다.
상기 스터핑 필드는 페이로드 앞에 위치하거나(도 44) 상기 페이로드 다음(뒤)에 위치할 수도 있다.
SYNCD 필드는 데이터 필드의 시작에서 상기 데이터 필드에서 시작하는 첫 번째 전송되는 UP(User Packet)의 시작까지의 거리를 나타낼 수 있다.
여기서, 상기 SYNCD 필드는 SYNCD_LSB 필드 및 SYNCD_MSB 필드로 구분될 수 있으며, 13 bit의 크기를 가진다.
상기 SYNCD_LSB 필드는 SYNCD 의 LSB(Least Significant Bit)를 나타내는 값으로, 6 bits의 크기를 가지며, 최대 63 byte 의 SYNCD를 표현할 수 있다.
도 44에 도시된 바와 같이, 헤더가 BB 프래임 헤더와 Option Header로 구분되는 경우, 상기 SYNCD_LSB 필드는 상기 BB 프래임 헤더에 포함될 수 있다.
또한, 상기 SYNCD_MSB 필드는 SYNCD 의 MSB(Most Significant Bit)를 나타내는 값으로, 7 bits의 크기를 가진다.
도 44에 도시된 바와 같이, 헤더가 BB 프래임 헤더와 Option Header로 구분되는 경우, 상기 SYNCD_MSB 필드는 상기 Option header 에 포함될 수 있다.
상기 SYNCD_MSB 필드는 OPTIONI 필드에 의해 사용 유무가 정해진다.
상기 OPTIONI 필드는 Payload 를 통해 전송되는 packet 중 새롭게 시작되는 packet 의 위치가 SYNCD_LSB(6bit)로 표현할 수 있는지 여부를 나타낸다.
일 예로, 상기 OPTIONI 필드가 '0'으로 설정된 경우, Payload 를 통해 전송되는 packet 중 새롭게 시작되는 packet 의 위치가 SYNCD_LSB(6bit)로 표현할 수 있음을 나타낸다.
상기 OPTIONI 필드가 '1'로 설정된 경우, Payload 를 통해 전송되는 packet 중 새롭게 시작되는 packet 의 위치가 SYNCD_LSB(6bit)로 표현할 수 없는 경우를 나타낸다.
따라서, 상기 OPTIONI 필드가 '1'로 설정된 경우, SYNCD_LSB 필드(6 bit) 및 SYNCD_MSB 필드(7 bit)를 이용하여 Payload 내 새롭게 시작되는 Packet의 위치를 나타내야 한다.
여기서, 상기 SYNCD_MSB 필드가 Option header에 포함되는 경우에는 상기 Option Header가 BB 프래임에 포함된다.
상기 STUFFI 필드는 1 bit의 크기를 가지며, BB 프래임에 Stuffing 필드(또는 stuffing byte) 또는 in-band signaling 필드가 존재하는지를 나타내는 indicator를 말한다.
상기 체크-섬(Check-sum) 필드는 1 bit의 크기로, BB 프래임 헤더 또는 OPTIONI 필드의 에러 확인을 위한 용도로 사용될 수 있다.
상기 체크-섬(Check-sum) 필드는 헤더가 BB 프래임 헤더 및 Option Header로 구분되는 경우, 상기 Option Header에 포함될 수 있다.
살핀 것처럼, 상기 Stuffing 필드는 STUFFING Header 및 STUFFING Byte를 포함한다.
도 44의 SYNCD_LSB 필드와 도 43의 PKTSPTR_LSB 필드는 동일한 의미로 사용될 수 있다.
여기서, 상기 PKTSPTR_LSB 필드의 크기는 5 bits인 반면, 본 명세서에서 제안하는 도 44의 SYNCD_LSB 필드의 크기는 6 bits로 1 bit 증가하게 된다.
즉, 5 bits의 PKTSPTR_LSB 필드로 표현할 수 있는 PKTSPTR의 길이는 최대 31(25-1) bytes임에 비해, 6 bits의 SYNCD_LSB 필드로 표현할 수 있는 SYNCD의 길이는 63(26-1) bytes로 약 2배가 증가하게 된다.
즉, 본 명세서에서 제안하는 SYNCD_LSB 필드의 크기 조절을 통해 SYNCD_MSB 필드가 헤더 또는 BB 프래임 헤더 또는 Option 헤더에 추가되는 경우가 줄어들게 되어, BB 프래임의 전송에 대한 오버헤드를 줄일 수 있게 된다.
예를 들어, 188 byte의 MPEG2-TS stream을 전송한다고 가정해 보자.
(1) 도 43의 BB 프래임 구조의 경우, 188 byte의 TS packet을 전송하기 위해서 BB 프래임 헤더에 PKTSPTR_LSB 필드만이 포함되는 경우(즉, PKTSPTR 길이가 31 byte 이하의 값을 가지는 경우)는 약 16.49%(31 byte/188 byte)에 해당된다.
즉, 16.49%에 해당하는 BB 프래임은 1 byte의 크기를 가지는 헤더를 포함하며, 나머지 83.51%에 해당하는 BB 프래임은 2 byte의 크기를 가지는 헤더를 포함한다.
여기서, 상기 헤더는 페이로드와 관련된 포맷을 나타내며, BB 프래임 헤더를 의미하거나, 또는 BB 프래임 헤더 및 Option 헤더를 포함하는 의미일 수 있다.
따라서, 평균적으로 BB 프래임은 1.83 byte 의 크기를 가지는 헤더를 포함하게 된다.
(2) 반면에, 도 44의 BB 프래임 구조의 경우, 188 byte의 TS packet을 전송하기 위해서 BB 프래임 헤더에 SYNCD_LSB 필드만이 포함되는 경우(즉, SYNCD 길이가 63 byte 이하의 값을 가지는 경우)는 약 33.51%(63 byte/188 byte)에 해당된다.
즉, 33.51%에 해당하는 BB 프래임은 1 byte의 크기를 가지는 헤더를 포함하며, 나머지 66.49%에 해당하는 BB 프래임은 2 byte의 크기를 가지는 헤더를 포함한다.
따라서, 평균적으로 BB 프래임은 1.66 byte 의 크기를 가지는 BB 프래임 헤더를 포함하게 됨으로 인해 도 43의 BB 프래임 구조를 가지는 경우보다 BB 프래임 전송에 대한 오버헤드를 크게 줄일 수 있는 것을 알 수 있다.
또한, 도 44의 BB 프래임 구조는 Optional Header에 포함되는 1 bit를 헤더의 checksum 1 bit 로 사용하거나 또는 상기 헤더에 포함되는 OPTIONI 필드의 check-sum 1 bit로 사용함으로써, 헤더에 대한 에러를 검출할 수 있는 추가 기능을 수행할 수 있게 된다.
도 45는 본 명세서에서 제안하는 BB 프래임 구조의 또 다른 일 예를 나타낸 도이다.
도 45의 BB 프래임 구조는 도 44의 BB 프래임 구조와 SYNCD_LSB 필드/SYNCD_MSB 필드의 크기와 STUFFI 필드의 위치에 있어 상이하고, 다른 부분은 동일하다.
이하에서는 도 44의 BB 프래임 구조와 동일한 부분에 대한 설명은 생략하고 차이가 나는 부분 위주로 살펴보기로 한다.
OPTIONI 필드 및 SYNCD_LSB 필드가 합쳐져서 BB 프래임 헤더로 정의될 수 있으며, SYNCD_MSB 필드, STUFFI 필드 및 Checksum 필드가 합쳐져서 Option Header로 정의될 수 있다.
또한, OPTIONI 필드, SYNCD_LSB 필드, SYNCD_MSB 필드, STUFFI 필드, Checksum 필드가 합쳐져서 하나의 헤더로 정의될 수 있다.
이 경우, 상기 헤더를 BB 프래임 헤더로 표현할 수도 있다.
또 다른 일 예로서, 상기 STUFFI 필드 및 상기 Checksum 필드는 특정 필드로 합쳐질 수 있다.
이 경우, 상기 특정 필드는 BB 프래임 내 Stuffing field의 존재 여부를 나타내는 값으로 사용될 수 있다.
상기 특정 필드는 EXT_I 필드로 표현될 수 있으며, 2 bit의 크기를 가질 수 있다.
일 예로, 상기 특정 필드 값이 (1) '00'인 경우, BB 프래임 내 스터핑이 없는 경우를 나타내며, (2) '01'인 경우, BB 프래임 내 1 byte의 스터핑이 존재하는 경우를 나타내며, (3) '10'인 경우, BB 프래임 내 2 byte의 스터핑이 존재하는 경우를 나타내며, (4) '11'인 경우, BB 프래임 내 3 byte 이상의 스터핑이 존재하는 경우를 나타낼 수 있다.
상기 특정 필드 값에 따라 정의될 수 있는 STUFF_TYPE 필드, STUFF_LEN 필드 및 그 의미에 대해 일 예를 들어 살펴보기로 한다.
상기 특정 필드(예: EXT_I 필드) 값이 '00'인 경우, 스터핑이 없기 때문에 상기 STUFF_TYPE 필드 및 STUFF_LEN 필드는 스터핑 필드에 존재하지 않는다.
상기 특정 필드 값이 '01'이고, 상기 STUFF_TYPE 필드 값이 '000'이며, 상기 STUFF_LEN 필드 값이 '00000'인 경우, 1 byte 스터핑이 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.
상기 특정 필드 값이 '10'이고, 상기 STUFF_TYPE 필드 값이 '000'이며, 상기 STUFF_LEN 필드 값이 '00000'인 경우, 2 byte 스터핑이 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.상기 특정 필드 값이 '11'이고, 상기 STUFF_TYPE 필드 값이 '000'이며, 상기 STUFF_LEN 필드 값이 'stuff_len'인 경우, 3 byte 이상의 스터핑이 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.
상기 특정 필드 값이 '11'이고, 상기 STUFF_TYPE 필드 값이 '001'이며, 상기 STUFF_LEN 필드 값이 'stuff_len'인 경우, 스터핑과 in-band A signaling 이 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.
상기 in-band A는 INBAND_ISSY일 수 있다.
상기 특정 필드 값이 '11'이고, 상기 STUFF_TYPE 필드 값이 '010'이며, 상기 STUFF_LEN 필드 값이 'stuff_len'인 경우, 스터핑과 in-band B signaling 이 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.
상기 in-band B는 INBAND_SIG일 수 있다.
상기 특정 필드 값이 '11'이고, 상기 STUFF_TYPE 필드 값이 '111'이며, 상기 STUFF_LEN 필드 값이 'stuff_len'인 경우, 스터핑 및 다른 정보가 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.
또한, 상기 STUFF_LEN 필드 값은 STUFF_LEN_LSB 필드(5 bit) 값과 STUFF_LEN_MSB 필드(8 bit) 값으로 구분될 수 있다.
또 다른 일 예로서, 상기 특정 필드 값이 '01'이고, 상기 STUFF_TYPE 필드 값이 '000'이며, 상기 STUFF_LEN_LSB 필드 값이 '00000'이며, 상기 STUFF_LEN_MSB 필드 값이 'Not exist'인 경우, 1 byte 스터핑이 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.
상기 특정 필드 값이 '10'이고, 상기 STUFF_TYPE 필드 값이 '000'이며, 상기 STUFF_LEN_LSB 필드 값이 '00000'이며, 상기 STUFF_LEN_MSB 필드 값이 '00000000'인 경우, 2 byte 스터핑이 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.
상기 특정 필드 값이 '11'이고, 상기 STUFF_TYPE 필드 값이 '000'이며, 상기 STUFF_LEN_LSB 필드 값이 'stuff_len_lsb'이며, 상기 STUFF_LEN_MSB 필드 값이 'stuff_len_msb'인 경우, 3 byte 이상의 스터핑이 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.
상기 특정 필드 값이 '11'이고, 상기 STUFF_TYPE 필드 값이 '001'이며, 상기 STUFF_LEN_LSB 필드 값이 'stuff_len_lsb'이며, 상기 STUFF_LEN_MSB 필드 값이 'Not exist'인 경우, in-band A signaling만 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다. 상기 in-band A signaling만 스터핑 필드에 포함되는 경우는 상기 in-band A signaling이 32 byte로 표현 가능한 경우에만 사용하는 것이 바람직하다. 상기 in-band A는 INBAND_ISSY일 수 있다.
상기 특정 필드 값이 '11'이고, 상기 STUFF_TYPE 필드 값이 '010'이며, 상기 STUFF_LEN_LSB 필드 값이 'stuff_len_lsb'이며, 상기 STUFF_LEN_MSB 필드 값이 'stuff_len_msb'인 경우, 스터핑과 in-band A signaling 이 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.
상기 특정 필드 값이 '11'이고, 상기 STUFF_TYPE 필드 값이 '111'이며, 상기 STUFF_LEN_LSB 필드 값이 'stuff_len_lsb'이며, 상기 STUFF_LEN_MSB 필드 값이 'stuff_len_msb'인 경우, 스터핑 및 다른 정보가 BB 프래임(또는 스터핑 필드)에 포함됨을 나타낼 수 있다.
도 45에 도시된 바와 같이, 상기 SYNCD_LSB 필드의 크기는 7 bit이고, 상기 SYNCD_MSB 필드의 크기는 6 bit이다.
도 45와 같이, 상기 SYNCD_LSB 필드의 크기가 7 bit인 경우, 더 많은 수의 SYNCD의 길이를 표현할 수 있게 된다.
즉, 상기 SYNCD_LSB 필드의 크기가 7 bits인 경우, 표현할 수 있는 SYCND 의 길이는 127(27-1) byte로서, 도 44의 경우(31 byte) 보다 약 4배 증가하게 된다.
마찬가지로, 188 byte의 MPEG2-TS stream을 전송한다고 가정한자.
도 45의 BB 프래임 구조의 경우, 188 byte의 TS packet을 전송하기 위해서 헤더에 SYNCD_LSB 필드만이 포함되는 경우(즉, SYNCD 길이가 127 byte 이하의 값을 가지는 경우)는 약 67.55%(127 byte/188 byte)에 해당된다.
즉, 67.55%에 해당하는 BB 프래임은 1 byte의 크기를 가지는 헤더를 포함하며, 나머지 32.45%에 해당하는 BB 프램은 2 byte의 크기를 가지는 헤더를 포함한다.
따라서, 평균적으로 BB 프래임은 1.32 byte 의 크기를 가지는 헤더를 포함하게 되어, 도 43 및 도 44의 BB 프래임 구조를 가지는 경우보다 BB 프래임 전송에 대한 오버헤드를 크게 줄일 수 있게 된다.
도 45의 BB 프래임 구조에서도 마찬가지로, 헤더에 존재하는 여분의 1 bit를 Checksum 으로 활용함으로써(헤더의 check-sum 1 bit 로 사용하거나 또는 OPTIONI 필드의 check-sum 으로 사용), 헤더에 대한 에러 확인을 추가적으로 수행할 수 있게 된다.
본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 이해된다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.
본 명세서에서 장치 및 방법 발명이 모두 언급되고, 장치 및 방법 발명 모두의 설명은 서로 보완하여 적용될 수 있다.
1000: 인풋 포맷 블록
1010: BICM 블록
1020: 프레임 빌딩 블록
1030: OFDM 제너레이션 블록
1040: 시그널링 생성 블록
1010: BICM 블록
1020: 프레임 빌딩 블록
1030: OFDM 제너레이션 블록
1040: 시그널링 생성 블록
Claims (15)
- 방송 신호를 전송하기 위한 방법에 있어서, 상기 방법은,
인풋 스트림(Input Stream)들을 다수의 DP(Data Pipe)들로 포맷팅하는(formatting) 단계;
상기 다수의 DP들의 데이터를 각 DP 별로 인코딩하는(encoding) 단계;
상기 인코딩된 DP의 데이터를 매핑하여 적어도 하나의 신호 프래임들을 생성하는 단계; 및
OFDM(Orthogonal Frequency Division Multiplexing) 방식에 의해 상기 생성된 신호 프래임의 데이터를 변조하고, 상기 변조된 신호 프래임의 데이터를 포함하는 방송 신호를 전송하는 단계를 포함하되,
상기 포맷팅하는(formatting) 단계는,
데이터 패킷들을 베이스밴드 프래임(Baseband Frame:BBF)의 페이로드(Payload)에 할당하는 단계; 및
베이스밴드 프래임의 페이로드에 대한 포맷을 나타내는 헤더를 부가하는 단계를 포함하며,
상기 헤더는 제 1 제어 정보 또는 제 2 제어 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 방법. - 제 1항에 있어서,
상기 제 2 제어 정보는 제 2 제어 정보 LSB(Least Significant Bit) 및 제 2 제어 정보 MSB(Most Significant Bit)로 구분되며,
상기 제 1 제어 정보는 상기 제 2 제어 정보가 상기 제 2 제어 정보 LSB로만 표현될 수 있는지 여부를 나타내며,
상기 제 2 제어 정보는 상기 페이로드의 시작부터 상기 페이로드에서 처음으로 전송되는 데이터 패킷까지의 거리를 나타내는 것을 특징으로 하는 방법. - 제 1항에 있어서,
상기 헤더는 상기 헤더 또는 상기 제 1 제어 정보의 에러 체크(error check)를 위한 Check-Sum 필드를 더 포함하는 것을 특징으로 하는 방법. - 제 1항에 있어서,
상기 베이스밴드 프래임은 스터핑(stuffing) 데이터를 포함하는 스터핑 필드를 포함하며,
상기 스터핑 필드는 상기 페이로드에 데이터 패킷이 채워지지 않거나 또는 in-band signaling이 사용되는 경우 상기 베이스밴드 프래임에 포함되는 것을 특징으로 하는 방법. - 제 4항에 있어서,
상기 헤더는 상기 베이스밴드 프래임에 상기 스터핑 필드의 포함 여부를 나타내는 STUFFI 필드를 포함하는 것을 특징으로 하는 방법. - 제 5항에 있어서,
상기 STUFFI 필드는 상기 제 2 제어 정보 다음에 위치하거나 상기 제 1 제어 정보 다음에 위치하는 것을 특징으로 하는 방법. - 제 4항에 있어서,
상기 스터핑 필드는 상기 스터핑 필드의 길이가 1 byte인지 아닌지를 나타내는 STUFF_ONE 필드, 상기 스터핑 데이터의 타입을 나타내는 STUFF_TYPE 필드 또는 상기 스터핑 필드의 길이를 나타내는 STUFF_LEN 필드 중 적어도 하나를 포함하는 것을 특징으로 하는 방법. - 제 7항에 있어서,
상기 STUFF_LEN 필드는 STUFF_LEN_MSB(Most Significant Bit) 및 STUFF_LEN_LSB(Least Significant Bit)로 구분되는 것을 특징으로 하는 방법. - 제 8항에 있어서,
상기 스터핑 데이터는 스터핑 또는 in-band signaling 중 적어도 하나를 나타내는 것을 특징으로 하는 방법. - 제 8항에 있어서,
상기 스터핑 필드의 길이가 1 byte인 경우, 상기 STUFF_LEN_LSB(Least Significant Bit)는 상기 STUFF_LEN 필드에 포함되지 않는 것을 특징으로 하는 방법. - 제 6항에 있어서,
상기 스터핑 필드는 상기 페이로드 다음에 위치하는 것을 특징으로 하는 방법. - 제 1항에 있어서,
상기 제 1 제어 정보는 OPTIONI 필드 또는 PSPMI(Packet Start Pointer Mode Indicator) 필드이며,
상기 제 2 제어 정보는 SYNCD 필드 또는 PKTSPTR(Packet Start Pointer) 필드인 것을 특징으로 하는 방법. - 방송 신호를 전송하기 위한 송신 장치에 있어서,
인풋 스트림(Input Stream)들을 다수의 DP(Data Pipe)들로 포맷팅하는(formatting) 인풋 포맷팅(Input Formatting) 모듈;
상기 다수의 예들의 데이터를 각 DP 별로 인코딩하는(encoding) BICM(Bit Interleaved Coding and Modulation) 모듈;
상기 인코딩된 DP의 데이터를 매핑하여 적어도 하나의 신호 프래임을 생성하는 프래임 빌딩(Frame Building) 모듈; 및
OFDM(Orthogonal Frequency Division Multiplexing) 방식에 의해 상기 생성된 신호 프래임의 데이터를 변조하고, 상기 변조된 신호 프래임의 데이터를 포함하는 방송 신호를 전송하는 OFDM 제너레이션(OFDM Generation) 모듈을 포함하되,
상기 인풋 포맷팅 모듈은,
데이터 패킷들을 베이스밴드 프래임(Baseband Frame:BBF)의 페이로드(Payload)에 할당하는 베이스밴드 프래임 슬라이서(Baseband Frame Slicer) 모듈; 및
베이스밴드 프래임의 페이로드에 대한 포맷을 나타내는 헤더를 부가하는 베이스밴드 프래임 헤더 삽입(Baseband Frame Header Insertion) 모듈를 포함하며,
상기 헤더는 제 1 제어 정보 또는 제 2 제어 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 송신 장치. - 제 13항에 있어서,
상기 제 2 제어 정보는 제 2 제어 정보 LSB(Least Significant Bit) 및 제 2 제어 정보 MSB(Most Significant Bit)로 구분되며,
상기 제 1 제어 정보는 상기 제 2 제어 정보가 상기 제 2 제어 정보 LSB로만 표현될 수 있는지 여부를 나타내며,
상기 제 2 제어 정보는 상기 페이로드의 시작부터 상기 페이로드에서 처음으로 전송되는 데이터 패킷까지의 거리를 나타내는 것을 특징으로 하는 송신 장치. - 방송 신호를 수신하기 위한 수신 장치에 있어서,
디매핑 및 디코딩(demapping and decoding) 모듈; 및
상기 디매핑 및 디코딩 모듈로부터 출력되는 다수의 DP(Data Pipe)들을 인풋 스트림(Input Stream)들로 복원하는 아웃풋 프로세서(output processor) 모듈을 포함하되,
상기 아웃풋 프로세서 모듈은,
베이스밴드 프래임(Baseband Frame)의 헤더에 전송된 정보를 디코딩(decoding)하고, 상기 디코딩된 정보를 이용하여 인풋 스트림(Input Stream)들을 복원하는 베이스밴드 프래임 프로세서(Baseband Frame Processor) 블록을 포함하며,
상기 헤더는 제 1 제어 정보 또는 제 2 제어 정보 중 적어도 하나를 포함하는 것을 특징으로 하는 수신 장치.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361903400P | 2013-11-13 | 2013-11-13 | |
| US61/903,400 | 2013-11-13 | ||
| US201361908169P | 2013-11-24 | 2013-11-24 | |
| US61/908,169 | 2013-11-24 | ||
| PCT/KR2014/010914 WO2015072768A1 (en) | 2013-11-13 | 2014-11-13 | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177021182A Division KR101853051B1 (ko) | 2013-11-13 | 2014-11-13 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160058877A true KR20160058877A (ko) | 2016-05-25 |
| KR101765022B1 KR101765022B1 (ko) | 2017-08-03 |
Family
ID=53057642
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167010045A KR101765022B1 (ko) | 2013-11-13 | 2014-11-13 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
| KR1020177021182A KR101853051B1 (ko) | 2013-11-13 | 2014-11-13 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177021182A KR101853051B1 (ko) | 2013-11-13 | 2014-11-13 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US9240916B2 (ko) |
| EP (1) | EP3069516B1 (ko) |
| JP (1) | JP6180651B2 (ko) |
| KR (2) | KR101765022B1 (ko) |
| CN (1) | CN105723717B (ko) |
| WO (1) | WO2015072768A1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9769635B2 (en) * | 2010-11-23 | 2017-09-19 | Lg Electronics Inc. | Broadcast signal transmitting apparatus, broadcast signal receiving apparatus, and broadcast signal transceiving method in broadcasting signal transmitting and receiving apparatuses |
| CN106027578B (zh) | 2010-11-23 | 2019-09-17 | Lg电子株式会社 | 广播信号发送设备以及发送广播信号的方法 |
| CN108880750B (zh) | 2012-07-09 | 2021-07-06 | 索尼公司 | 解码和解调装置及方法、接收装置及方法与通信系统 |
| CA2916349C (en) | 2013-07-05 | 2022-02-01 | Sony Corporation | Coding and modulation apparatus using non-uniform constellation |
| WO2015115079A1 (ja) | 2014-01-31 | 2015-08-06 | パナソニック株式会社 | 送信装置、送信方法、受信装置、受信方法 |
| CN105099599B (zh) * | 2014-04-16 | 2019-12-27 | 上海澜至半导体有限公司 | 交织、解交织方法以及相应的装置 |
| CN111934817A (zh) | 2014-11-06 | 2020-11-13 | Lg 电子株式会社 | 接收广播信号的方法和装置和发送广播信号的方法和装置 |
| KR102553322B1 (ko) * | 2015-04-20 | 2023-07-10 | 한국전자통신연구원 | 레이어드 디비전 멀티플렉싱을 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법 |
| WO2017010641A1 (ko) | 2015-07-16 | 2017-01-19 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송신호 수신 방법 |
| KR101975344B1 (ko) | 2015-07-27 | 2019-08-28 | 엘지전자 주식회사 | 방송 신호 송수신 장치 및 방법 |
| TWI617187B (zh) * | 2016-08-15 | 2018-03-01 | 晨星半導體股份有限公司 | 多媒體處理系統與其控制方法 |
| CN107786880A (zh) * | 2016-08-25 | 2018-03-09 | 晨星半导体股份有限公司 | 多媒体处理系统与其控制方法 |
| WO2018110315A1 (ja) * | 2016-12-16 | 2018-06-21 | ソニー株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
| JP7069542B2 (ja) | 2016-12-16 | 2022-05-18 | ソニーグループ株式会社 | 送信装置、及び、送信方法 |
| US10541845B2 (en) * | 2017-09-25 | 2020-01-21 | Kenneth Stuart | Pseudo random multi-carrier method and system |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003006999A (ja) * | 2001-04-19 | 2003-01-10 | Sony Corp | データ記録媒体、データ記録方法及び装置、並びに、データ伝送方法及び装置 |
| US7486680B1 (en) | 2002-03-21 | 2009-02-03 | Ji Zhang | Packet schedule timestamp for a compressed bitstream |
| JP4167946B2 (ja) | 2002-07-04 | 2008-10-22 | 松下電器産業株式会社 | デジタルストリーム変換装置および方法 |
| JP4828906B2 (ja) * | 2004-10-06 | 2011-11-30 | 三星電子株式会社 | デジタルオーディオ放送でのビデオサービスの提供及び受信方法、並びにその装置 |
| KR100854090B1 (ko) * | 2005-11-25 | 2008-08-25 | 삼성전자주식회사 | 수신 성능이 향상된 디지털 방송 송수신기 및 그의신호처리방법 |
| ES2416356T3 (es) * | 2007-10-30 | 2013-07-31 | Sony Corporation | Aparato y método de procesamiento de datos |
| US8493912B2 (en) | 2007-12-12 | 2013-07-23 | Lg Electronics Inc. | Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal |
| KR100917199B1 (ko) * | 2007-12-12 | 2009-09-15 | 엘지전자 주식회사 | 신호 송수신 방법 및 신호 송수신 장치 |
| US9160602B2 (en) * | 2010-01-26 | 2015-10-13 | Sirius Xm Radio Inc. | Method of improving performance in a hierarchical modulation system |
| GB2478140A (en) * | 2010-02-25 | 2011-08-31 | Sony Corp | Selective local data insertion using hierarchical modulation symbols on OFDM sub-carriers in DVB-NGH system |
| EP2362653A1 (en) * | 2010-02-26 | 2011-08-31 | Panasonic Corporation | Transport stream packet header compression |
| EP2362654A1 (en) * | 2010-02-26 | 2011-08-31 | Panasonic Corporation | Short baseband frame headers |
| EP2362650A1 (en) * | 2010-02-26 | 2011-08-31 | Panasonic Corporation | Efficient physical layer signalling for a digital broadcast system |
| WO2011142564A2 (ko) * | 2010-05-10 | 2011-11-17 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송/수신 장치에서 방송 신호 송수신 방법 |
| KR101801583B1 (ko) * | 2010-11-17 | 2017-11-27 | 엘지전자 주식회사 | 방송 신호 송/수신기 및 방송 신호 송/수신 방법 |
| EP2525497A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
| EP2552043A1 (en) * | 2011-07-25 | 2013-01-30 | Panasonic Corporation | Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes |
| US9106265B2 (en) * | 2011-11-04 | 2015-08-11 | Silicon Laboratories Inc. | Receive data flow path using a single FEC decoder |
| GB201208389D0 (en) * | 2012-05-10 | 2012-06-27 | Samsung Electronics Co Ltd | Integrated circuit, communication unit, wireless communication system and methods therefor |
| KR102025878B1 (ko) | 2013-06-28 | 2019-09-26 | 삼성전자주식회사 | 송신 장치, 수신 장치 및 그 제어방법 |
| CN110035072B (zh) * | 2013-07-05 | 2021-06-11 | 索尼公司 | 接收设备和接收方法 |
| US9838748B2 (en) * | 2013-07-05 | 2017-12-05 | Samsung Electronics Co., Ltd. | Transmitting apparatus and receiving apparatus, and signal processing method thereof |
| US10090949B2 (en) * | 2013-07-22 | 2018-10-02 | Samsung Electronics Co., Ltd. | Transmitting apparatus and receiving apparatus, and signal processing method thereof |
| KR102288500B1 (ko) * | 2013-08-05 | 2021-08-11 | 삼성전자주식회사 | 송신 장치, 수신 장치 및 그 제어 방법 |
| WO2015034238A1 (en) * | 2013-09-04 | 2015-03-12 | Samsung Electronics Co., Ltd. | Transmitting apparatus and receiving apparatus and signal processing method thereof |
| KR102284042B1 (ko) | 2013-09-04 | 2021-07-30 | 삼성전자주식회사 | 송신 장치, 수신 장치 및 그 신호 처리 방법 |
| WO2015037888A1 (en) * | 2013-09-11 | 2015-03-19 | Samsung Electronics Co., Ltd. | Transmitting apparutus, receiving apparatus and control methods tereof |
| US9571318B2 (en) * | 2013-09-27 | 2017-02-14 | Samsung Electronics Co., Ltd. | Transmitting apparatus, receiving apparatus, and method of controlling the same |
| KR102055261B1 (ko) * | 2013-09-27 | 2020-01-22 | 삼성전자주식회사 | 송신 장치, 수신 장치 및 그 제어방법 |
| US9595978B2 (en) * | 2015-05-19 | 2017-03-14 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
-
2014
- 2014-11-13 JP JP2016552391A patent/JP6180651B2/ja not_active Expired - Fee Related
- 2014-11-13 US US14/540,405 patent/US9240916B2/en not_active Expired - Fee Related
- 2014-11-13 EP EP14861249.2A patent/EP3069516B1/en active Active
- 2014-11-13 KR KR1020167010045A patent/KR101765022B1/ko active IP Right Grant
- 2014-11-13 CN CN201480062170.0A patent/CN105723717B/zh active Active
- 2014-11-13 KR KR1020177021182A patent/KR101853051B1/ko active IP Right Grant
- 2014-11-13 WO PCT/KR2014/010914 patent/WO2015072768A1/en active Application Filing
-
2015
- 2015-11-02 US US14/930,289 patent/US9559885B2/en active Active
-
2016
- 2016-11-08 US US15/346,633 patent/US9729373B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9240916B2 (en) | 2016-01-19 |
| KR101765022B1 (ko) | 2017-08-03 |
| US9559885B2 (en) | 2017-01-31 |
| US20150163083A1 (en) | 2015-06-11 |
| US9729373B2 (en) | 2017-08-08 |
| CN105723717A (zh) | 2016-06-29 |
| JP6180651B2 (ja) | 2017-08-16 |
| KR20170090533A (ko) | 2017-08-07 |
| US20170118058A1 (en) | 2017-04-27 |
| EP3069516A1 (en) | 2016-09-21 |
| EP3069516B1 (en) | 2019-01-30 |
| KR101853051B1 (ko) | 2018-04-27 |
| EP3069516A4 (en) | 2017-04-26 |
| CN105723717B (zh) | 2019-04-19 |
| US20160173313A1 (en) | 2016-06-16 |
| JP2017501650A (ja) | 2017-01-12 |
| WO2015072768A1 (en) | 2015-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102004835B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
| KR101765022B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 | |
| KR101807673B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 | |
| KR101765020B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 | |
| KR101853052B1 (ko) | 방송 신호 송수신 장치 및 방법 | |
| KR101899826B1 (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
| KR101780040B1 (ko) | 방송 신호 송수신 장치 및 방법 | |
| KR101889796B1 (ko) | 방송 신호 송수신 장치 및 방법 | |
| KR101780038B1 (ko) | 방송 신호 송수신 장치 및 방법 | |
| KR20160102500A (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
| KR20170104502A (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 | |
| KR20170113584A (ko) | 방송 신호 송수신 장치 및 방법 | |
| KR101889798B1 (ko) | 방송 신호 송수신 장치 및 방법 | |
| KR20180042835A (ko) | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |