KR20160056977A - Switching controller and power conveter including the same - Google Patents

Switching controller and power conveter including the same Download PDF

Info

Publication number
KR20160056977A
KR20160056977A KR1020140156880A KR20140156880A KR20160056977A KR 20160056977 A KR20160056977 A KR 20160056977A KR 1020140156880 A KR1020140156880 A KR 1020140156880A KR 20140156880 A KR20140156880 A KR 20140156880A KR 20160056977 A KR20160056977 A KR 20160056977A
Authority
KR
South Korea
Prior art keywords
signal
voltage
dead time
switching
gate
Prior art date
Application number
KR1020140156880A
Other languages
Korean (ko)
Other versions
KR102260301B1 (en
Inventor
안민영
김서형
박영준
이강윤
김홍진
유창재
성준엽
최중호
Original Assignee
주식회사 솔루엠
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 솔루엠, 서울시립대학교 산학협력단 filed Critical 주식회사 솔루엠
Priority to KR1020140156880A priority Critical patent/KR102260301B1/en
Publication of KR20160056977A publication Critical patent/KR20160056977A/en
Application granted granted Critical
Publication of KR102260301B1 publication Critical patent/KR102260301B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0032Control circuits allowing low power mode operation, e.g. in standby mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

The purpose of the present invention is to provide a switching controller having high efficiency by controlling a dead time, and a power device having the same. The present invention is to provide a switching controller which does not output first and second switching signals when a voltage level of detecting voltage is within a predetermined range in response to the voltage level of the detecting voltage, and a power device having the same. The power device comprises: a power unit; a detection unit; and a switching control unit.

Description

스위칭제어장치 및 그를 포함하는 전원장치{SWITCHING CONTROLLER AND POWER CONVETER INCLUDING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a switching control device and a power supply device including the switching control device.

본 발명은 스위칭제어장치 및 그를 포함하는 전원장치에 관한 것이다.The present invention relates to a switching control device and a power supply device including the same.

일반적으로 벅컨버터, 플라이백 컨버터 등의 스위치모드 전원장치들은 광범위한 전자장비에 사용되고 있다. 특히, LLC 공진컨버터가 효율이 높아 각광을 받고 있다. LLC 공진컨버터는 초기 동작 및 대기 동작 시 컨버터에 과전류가 흐르는 것을 줄이기 위해 파워스위치가 고주파수로 동작하게 된다. 파워스위치가 고주파수로 동작하는 경우 스위칭소자가 동시에 턴온되어 암쇼트가 발생하는 문제점이 있다.Switch mode power supplies such as buck converters and flyback converters are commonly used in a wide range of electronic equipment. In particular, LLC resonant converters are attracting attention because of their high efficiency. The LLC resonant converter operates at high frequencies to reduce overcurrent in the converter during initial and standby operations. When the power switch operates at a high frequency, there is a problem that a switching element is turned on at the same time and a short circuit occurs.

KR 2011-0076351 (2013.07.08 공개)KR 2011-0076351 (released July 20, 2013) KR 2012-0032256 (2012.04.05 공개)KR 2012-0032256 (Released April 4, 2012)

본 발명의 목적은, 데드타임을 조절하여 효율이 높은 스위칭제어장치 및 그를 포함하는 전원장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a switching control device and a power supply device including the switching control device, which have high efficiency by adjusting a dead time.

본 발명의 제1실시형태는, 교번적으로 턴온/턴오프되는 제1스위칭신호와 제2스위칭신호에 의해 소정의 전압을 생성하는 전원부, 전원부에서 생성된 전압을 감지하는 감지부, 및 제1스위칭신호와 제2스위칭신호를 생성하되, 감지부에서 감지된 감지전압의 전압레벨에 대응하여 감지전압의 전압레벨이 소정 범위 이내이면 제1스위칭신호와 제2스위칭신호를 출력하지 않는 스위칭제어부를 포함하는 전원장치를 제공하는 것이다. A first embodiment of the present invention is directed to a power supply circuit comprising a power supply unit for generating a predetermined voltage by a first switching signal and a second switching signal which are alternately turned on / off, a sensing unit for sensing a voltage generated in the power supply unit, A switching controller for generating a switching signal and a second switching signal and not outputting the first switching signal and the second switching signal when the voltage level of the sensing voltage is within a predetermined range corresponding to the voltage level of the sensing voltage sensed by the sensing unit To provide a power supply that includes the power supply.

본 발명의 제2실시형태는, 감지전압의 전압레벨에 대응하여 감지전압의 전압레벨이 소정 범위 이내이면 제1스위칭신호와 제2스위칭신호를 출력하지 않는 스위칭제어장치를 제공하는 것이다.A second aspect of the present invention is to provide a switching control device that does not output the first switching signal and the second switching signal when the voltage level of the sensing voltage corresponds to the voltage level of the sensing voltage within a predetermined range.

본 발명에 따른 스위칭제어장치 및 그를 포함하는 전원장치에 의하면 데드타임을 조절하여 전원장치의 효율이 저하되는 것을 방지할 수 있다.According to the switching control apparatus and the power supply apparatus including the switching control apparatus according to the present invention, it is possible to prevent the efficiency of the power supply apparatus from being lowered by adjusting the dead time.

도 1은 본 발명에 따른 전원장치의 일 실시예를 나타내는 구조도이다.
도 2는 도 1에 도시된 전원장치의 일 실시예를 나타내는 회로도이다.
도 3은 도 2에 도시된 스위칭제어부의 일 실시예를 나타내는 회로도이다.
도 4는 도 3에 도시된 데드타임제어기의 일 실시예를 나타내는 회로도이다.
도 5는 본 발명에 따른 전원장치의 동작의 일실시예를 나타내는 타이밍도이다.
1 is a structural diagram showing an embodiment of a power supply device according to the present invention.
2 is a circuit diagram showing an embodiment of the power supply apparatus shown in FIG.
3 is a circuit diagram showing an embodiment of the switching control unit shown in FIG.
4 is a circuit diagram showing one embodiment of the dead time controller shown in FIG.
5 is a timing diagram showing an embodiment of the operation of the power supply apparatus according to the present invention.

본 발명에 따른 스위칭제어장치 및 그를 포함하는 전원장치의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.The matters relating to the operational effects including the technical configuration of the switching control device and the power supply device including the same according to the present invention will be clearly understood by the following detailed description of the preferred embodiments of the present invention with reference to the drawings, .

또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another element, and the element is not limited by these terms.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
The following detailed description of the invention refers to the accompanying drawings, which illustrate, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description is, therefore, not to be taken in a limiting sense, and the scope of the present invention is to be limited only by the appended claims, along with the full scope of equivalents to which such claims are entitled, if properly explained. In the drawings, like reference numerals refer to the same or similar functions throughout the several views.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명에 따른 전원장치의 일 실시예를 나타내는 구조도이고, 도 2는 도 1에 도시된 전원장치의 일 실시예를 나타내는 회로도이다. FIG. 1 is a structural diagram showing an embodiment of a power supply device according to the present invention, and FIG. 2 is a circuit diagram showing an embodiment of the power supply device shown in FIG.

도 1과 도 2를 참조하면, 전원장치(100)는 교번적으로 턴온/턴오프되는 제1스위칭신호(HO)와 제2스위칭신호(LO)에 의해 소정의 전압을 생성하는 전원부(110), 전원부(110)에서 생성된 전압을 감지하는 감지부(120), 및 제1스위칭신호(HO)와 제2스위칭신호(LO)를 생성하되, 감지부(120)에서 감지된 전압의 전압레벨에 대응하는 감지전압(VM)의 전압레벨이 소정 범위 이내이면 제1스위칭신호(HO)와 제2스위칭신호(LO)를 출력하지 않는 스위칭제어부(130)를 포함할 수 있다. 1 and 2, the power supply unit 100 includes a power supply unit 110 that generates a predetermined voltage by a first switching signal HO and a second switching signal LO that are alternately turned on / off, A sensing unit 120 for sensing a voltage generated by the power supply unit 110 and a second switching signal LO for generating a first switching signal HO and a second switching signal LO, And a switching control unit 130 which does not output the first switching signal HO and the second switching signal LO when the voltage level of the sensing voltage VM corresponding to the input voltage VM is within a predetermined range.

전원부(110)는 변압기(110a)와, 변압기(110a)의 일차측권선(L1)에 흐르는 전류를 제어하는 제1스위칭소자(SW1)와 제2스위칭소자(SW2)를 포함할 수 있다. 또한, 전원부(110)는 변압기(110a)의 이차측권선(L2)과 연결되어 이차측권선(L2)에 흐르는 전류를 정류하는 정류부(110b)와, 정류부(110b)에서 정류된 전류에 의해 생성된 출력전압을 부하(RL1)에 공급하는 출력캐패시터(Cout)를 포함할 수 있다. 출력캐패시터(Cout)에 연결되어 있는 부하는 복수의 발광다이오드가 직렬 및/또는 병렬로 연결되어 있는 적어도 하나의 채널일 수 있다. 하지만, 부하(RL1)는 이에 한정되는 것은 아니다. The power supply unit 110 may include a transformer 110a and a first switching device SW1 and a second switching device SW2 for controlling the current flowing in the primary winding L1 of the transformer 110a. The power supply unit 110 includes a rectification unit 110b connected to the secondary side winding L2 of the transformer 110a to rectify the current flowing in the secondary side winding L2, And an output capacitor Cout for supplying the output voltage to the load RL1. The load connected to the output capacitor Cout may be at least one channel in which a plurality of light emitting diodes are connected in series and / or in parallel. However, the load RL1 is not limited thereto.

또한, 전원부(110)는 입력전압(VPFC)을 전달받는 입력단(Ni)과, 입력단(Ni)과 변압기(110a) 사이에 연결되는 캐패시터(Cr)과 제1인덕터(Lr)와, 변압기(110a)의 일차측권선(L1)에 병렬로 연결되고 제1인덕터(Lr)에 직렬로 연결되는 제2인덕터(LM)와, 제1전극은 입력단(Ni)과 캐패시터(Cr) 사이에 연결되고 제2전극은 제1노드(N1)에 연결되고 게이트전극은 제1스위칭신호(HO)가 전달되는 제1스위칭소자(SW1)와, 제1전극은 제1노드(N1)에 연결되고 제2전극은 접지에 연결되며 게이트전극은 제2스위칭신호(LO)가 전달되는 제2스위칭소자(SW2)와, 변압기(110a)의 이차측권선(L2)에 연결되는 제1다이오드(D1)와 제2다이오드(D2)를 포함하는 정류부(110b)와 정류부(110b)에 병렬로 연결되는 출력캐패시터(Cout)를 포함할 수 있다. 또한, 이차측권선(L2)은 제1서브권선(L21)과 제2서브권선(L22)을 포함할 수 있다. 또한, 전원부(110)는 LLC 컨버터일 수 있지만, 이에 한정되는 것은 아니다. 또한, 전원부(110)의 입력전압(VPFC)은 PFC(Power Factor Correction) 컨버터로부터 전달되는 전압일 수 있다. The power unit 110 includes an input terminal Ni receiving the input voltage V PFC and a capacitor Cr connected between the input terminal Ni and the transformer 110a and a first inductor Lr, A second inductor LM connected in parallel to the primary winding L1 of the first inductor Lr and connected in series to the first inductor Lr and a first inductor LM connected between the input Ni and the capacitor Cr The first switching element SW1 is connected to the first node N1 and the gate electrode receives the first switching signal HO. The first switching element SW1 is connected to the first node N1, A first diode D1 connected to the secondary side winding L2 of the transformer 110a, and a second diode D1 connected to the second side winding L2 of the transformer 110a. The second switching element SW2 is connected to the ground, A rectifier 110b including two diodes D2 and an output capacitor Cout connected in parallel to the rectifier 110b. In addition, the secondary winding L2 may include a first sub-winding L21 and a second sub-winding L22. In addition, the power supply unit 110 may be an LLC converter, but is not limited thereto. Also, the input voltage V PFC of the power supply unit 110 may be a voltage delivered from a PFC (Power Factor Correction) converter.

감지부(120)는 변압기(110a)의 일차측권선(L1)에 흐르는 전류에 의해 감지전압이 유도되는 감지권선(Ls)을 포함할 수 있다. 감지권선(Ls)의 권선방향은 변압기(110a)의 일차측권선(L1)의 권선방향과 반대일 수 있다. 감지전압(VM)은 감지권선(Ls)에 유도된 전압을 저항(RVW1,RVW2)에 의해 분압된 전압일 수 있다. 감지권선(Ls)에 유도된 전압을 분압함으로써, 감지권선(Ls)에 유도된 전압의 전압레벨을 낮출 수 있어 스위칭제어부(130)에서 전압레벨이 낮은 감지전압(VM)을 이용할 수 있다. The sensing unit 120 may include a sense winding Ls to which a sense voltage is induced by a current flowing in the primary winding L1 of the transformer 110a. The winding direction of the sensing winding Ls may be opposite to the winding direction of the primary winding L1 of the transformer 110a. The sense voltage VM may be a voltage divided by the resistors RVW1 and RVW2, the voltage induced in the sense winding Ls. The voltage level of the voltage induced in the sense winding Ls can be lowered by dividing the voltage induced in the sense winding Ls so that the sense voltage VM having a lower voltage level can be used in the switching control section 130. [

스위칭제어부(130)는 전원부(110)의 제1스위칭소자(SW1)와 제2스위칭소자(SW2)에 각각 제1스위칭신호(HO)와 제2스위칭소자(SW2)를 전달할 수 있다. 제1스위칭소자(SW1)와 제2스위칭소자(SW2)는 교번적으로 전달되는 제1스위칭신호(HO)와 제2스위칭신호(LO)에 의해 서로 다른 시간에 턴온되도록 할 수 있다. 이때, 제1스위칭소자(SW1)와 제2스위칭소자(SW2)는 매우 빠른 속도로 턴온/턴오프 동작을 수행할 수 있어 동시에 턴온될 수 있다. 이러한 문제점을 해결하기 위해 스위칭제어부(130)는 데드타임신호(Dead-Out)를 생성하고 전달하여 제1스위칭소자(SW1)와 제2스위칭소자(SW2)가 동시에 일정시간 동안 턴오프되게 할 수 있다. 이때, 데드타임신호(Dead-Out)에 의해 제1스위칭소자(SW1)와 제2스위칭소자(SW2)가 동시에 턴오프되는 시간이 길면 전원장치(100)의 효율이 떨어지는 문제점이 있다. 이를 해결하기 위해서, 본 발명에서는 데드타임신호(Dead-Out)가 인가되는 구간을 감지전압(VM)의 전압레벨을 이용하여 자동조절함으로써 제1스위칭소자(SW1)와 제2스위칭소자(SW2)가 동시에 턴오프되는 데드타임구간의 길이를 효율적으로 조절할 수 있게 할 수 있다. The switching controller 130 may transmit the first switching signal HO and the second switching device SW2 to the first switching device SW1 and the second switching device SW2 of the power supply unit 110, respectively. The first switching device SW1 and the second switching device SW2 may be turned on at different times by the first switching signal HO and the second switching signal LO which are alternately transmitted. At this time, the first switching device SW1 and the second switching device SW2 can perform a turn-on / turn-off operation at a very high speed and can be turned on at the same time. To solve this problem, the switching controller 130 generates and transmits a dead-time signal (Dead-Out) so that the first switching device SW1 and the second switching device SW2 can be turned off simultaneously for a predetermined time have. At this time, if the time for which the first switching device SW1 and the second switching device SW2 are turned off at the same time due to the dead-time signal is long, the efficiency of the power supply device 100 is low. In order to solve this problem, in the present invention, the first switching device SW1 and the second switching device SW2 are controlled by automatically adjusting a period in which the dead-time signal (Dead-Out) is applied using the voltage level of the sense voltage VM, It is possible to effectively control the length of the dead time interval during which the first and second switches are simultaneously turned off.

상기와 같이 구성된 전원장치(100)에서 변압기(110a)의 일차측권선(L1)에 유도되는 전압은 하기의 수학식 1과 같이 나타날 수 있다. The voltage induced in the primary winding L1 of the transformer 110a in the power supply apparatus 100 configured as described above may be expressed by Equation (1).

Figure pat00001
Figure pat00001

이때, 제1스위칭소자(SW1)가 제1스위칭신호(HO)에 의해 턴온되면, 제1노드(N1)의 전압(VS)은 입력전압(VPFC)과 같아질 수 있다. 따라서, 변압기(110a)의 일차측권선(L1)에 유도되는 전압은 하기의 수학식 2와 같이 될 수 있다. At this time, when the first switching element SW1 is turned on by the first switching signal HO, the voltage VS of the first node N1 may be equal to the input voltage V PFC . Therefore, the voltage induced in the primary winding L1 of the transformer 110a can be expressed by the following equation (2).

Figure pat00002
Figure pat00002

그리고, 제2스위칭소자(SW2)가 제2스위칭신호(LO)에 의해 턴온되면, 제1노드(N1)의 전압은 0V가 될 수 있다. 따라서, 변압기(110a)의 일차측권선(L1)에 유도되는 전압은 하기의 수학식 3과 같이 될 수 있다. When the second switching element SW2 is turned on by the second switching signal LO, the voltage of the first node N1 may be 0V. Therefore, the voltage induced in the primary-side winding L1 of the transformer 110a can be expressed by the following equation (3).

Figure pat00003
Figure pat00003

수학식 1 내지 3에서, VL은 일차측권선(L1)에 유도되는 전압, VPFC는 입력단전압을 통해 전달되는 입력전압을 의미하고, VCR은 캐패시터(Cr)에 저장된 전압을 의미하며, VS는 제1노드(N1)의 전압을 의미한다. In Equations 1 to 3, V L denotes a voltage induced in the primary winding L1, V PFC denotes an input voltage transmitted through the input terminal voltage, V CR denotes a voltage stored in the capacitor Cr, VS means the voltage of the first node N1.

그리고, 감지전압은 변압기의 일차측권선에 유도된 전압의 극성과 반대방향일 수 있어 감지전압은 하기의 수학식 4와 같이 나타날 수 있다. The sensing voltage may be opposite to the polarity of the voltage induced in the primary winding of the transformer, so that the sensing voltage may be expressed by Equation (4) below.

Figure pat00004
Figure pat00004

여기서, VW는 감지전압의 전압레벨, NP1은 변압기(110a)의 일차측권선(L1)의 권수, NP2는 감지권선(Ls)의 권수, RVW1과 RVW2는 감지권선에 유도된 전압을 분압하는 저항의 크기를 의미한다. Where, VW is the voltage level of the sensing voltage, N P1 is the induced voltage in the winding number of the primary side winding (L1) of a transformer (110a), N P2 is a number of turns of the detection winding (Ls), R VW1 and R VW2 is detected winding Quot; means the magnitude of the resistance that divides the voltage.

상기의 수학식 4를 통해, 제1노드(N1)의 전압 극성은 감지전압(VM)을 이용하여 판단할 수 있는 것을 알 수 있다. It can be seen from Equation (4) that the voltage polarity of the first node N1 can be determined using the sense voltage VM.

제1노드(N1)의 전압 극성은 제1스위칭소자(SW1)의 턴온시점 또는 제2스위칭소자(SW2)의 턴온 시점을 결정하게 할 수 있는데, 제1노드(N1)의 극성을 감지전압(VM)의 극성을 통해 알 수 있다면, 제1노드(N1)의 전압극성 대신 감지전압(VM)의 극성을 이용하여 제1스위칭소자(SW1)와 제2스위칭소자(SW2)의 턴온시점을 결정할 수 있다. 즉, 감지전압(VM)이 임의의 기준전압보다 높으면 (+) 극성을 갖고 기준전압보다 낮으면 (-) 극성을 갖는다고 판단하며, (+) 극성에서는 제1스위칭소자(SW1)가 턴온되도록 하고 (-) 극성에서는 제2스위칭소자(SW2)가 턴온되도록 할 수 있다. 이때, (+) 극성인 경우 감지전압(VM)이 소정의 제1임계치보다 작은 경우 제1스위칭소자(SW1)를 턴오프시키고 (-) 극성인 경우 감지전압(VM)이 소정의 제2임계치보다 작은 경우 제2스위칭소자(SW2)를 턴오프시킴으로써, 감지전압(VM)이 제1임계치와 제2임계치 사이의 전압레벨을 갖는 경우 제1스위칭소자(SW1)와 제2스위칭소자(SW2)가 동시에 턴오프가 되기 때문에 제1스위칭소자(SW1)와 제2스위칭소자(SW2)가 동시에 턴온되는 것을 방지할 수 있다. 또한, 감지전압(VM)의 전압에 대응하여 제1스위칭소자(SW1) 또는 제2스위칭소자(SW2)가 턴온되도록 함으로써 제1스위칭소자(SW1)와 제2스위칭소자(SW2)의 턴온시점을 자동으로 조절하여 전원장치(100)의 효율이 떨어지는 것을 방지할 수 있다.The voltage polarity of the first node N1 may determine the turn-on time of the first switching device SW1 or the turn-on time of the second switching device SW2. The polarity of the first node N1 may be determined based on the sensing voltage It is possible to determine the turning-on point of the first switching device SW1 and the second switching device SW2 by using the polarity of the sense voltage VM instead of the voltage polarity of the first node N1 . That is, when the sense voltage VM is higher than a certain reference voltage, it is determined that the first switch SW1 has a positive polarity and the negative switch has a negative polarity. And the second switching element SW2 can be turned on in the (-) polarity. At this time, when the sensing voltage VM is lower than the predetermined first threshold value in the case of positive polarity, the first switching device SW1 is turned off, and when the sensing voltage VM in the negative polarity is lower than the predetermined second threshold value VM, The first switching device SW1 and the second switching device SW2 are turned off when the sensing voltage VM has a voltage level between the first threshold value and the second threshold value by turning off the second switching device SW2, It is possible to prevent the first switching device SW1 and the second switching device SW2 from being turned on at the same time. The first switching device SW1 or the second switching device SW2 is turned on in response to the voltage of the sense voltage VM so that the turn-on points of the first switching device SW1 and the second switching device SW2 So that the efficiency of the power supply apparatus 100 can be prevented from being lowered.

도 3은 도 1에 도시된 스위칭제어부의 일 실시예를 나타내는 회로도이다. 3 is a circuit diagram showing an embodiment of the switching control unit shown in FIG.

도 3을 참조하면, 스위칭제어부(130)는 제1스위칭신호(HO)와 제2스위칭신호(LO)를 출력하는 스위칭신호생성부(132), 및 감지전압(VM)의 전압레벨이 소정 범위 이내이면 데드타임신호(Dead-Out)를 스위칭신호생성부(132)에 전달하여 데드타임신호(Dead-Out)에 의해 스위칭신호생성부(132)에서 제1스위칭신호(HO)와 제2스위칭신호(LO)가 출력되지 않게 하도록 하는 데드타임신호생성부(131)를 포함할 수 있다. 3, the switching controller 130 includes a switching signal generator 132 for outputting a first switching signal HO and a second switching signal LO, A dead-time signal (Dead-Out) is transmitted to the switching signal generator 132 and the switching signal generator 132 generates a first switching signal HO and a second switching signal And a dead time signal generator 131 for preventing the signal LO from being output.

스위칭신호생성부(132)는 제1스위칭신호(HO)와 제2스위칭신호(LO)를 생성하는 신호출력부(132a)와, 제1스위칭신호(HO)와 데드타임신호(Dead-Out)를 NOR 연산하는 제1NOR 게이트(132b)와, 제2스위칭신호(LO)와 데드타임신호(Dead-Out)를 NOR 연산하는 제2NOR 게이트(132c)를 포함할 수 있다. The switching signal generator 132 includes a signal output unit 132a that generates a first switching signal HO and a second switching signal LO and a first switching signal HO and a dead time signal Dead- And a second NOR gate 132c for performing a NOR operation on the second switching signal LO and the dead-time signal (Dead-Out).

신호출력부(132a)에서 제1상태신호(Q)와, 제1상태신호(Q)와 반전관계에 있는 제2상태신호(Qb)를 출력하여 제1NOR 게이트(132b)와 제2NOR 게이트(132c)에 전달할 수 있다. 또한, 제1NOR 게이트(132b)와 제2NOR 게이트(132c)는 데드타임신호생성부(131)와 연결되어 각각 데드타임신호(Dead-Out)를 전달받을 수 있다. 제1NOR 게이트(132b)와 제2NOR 게이트(132c)는 데드타임신호(Dead-Out)를 전달받지 않는 경우, 즉, 데드타임신호생성부(131)에서 로우 상태의 데드타임신호(Dead-Out)가 전달되는 경우에는 제1상태신호(Q)가 로우인 경우에는 제1NOR 게이트(132b)에서 NOR 연산을 수행하기 때문에 제1NOR 게이트(132b)에서 출력되는 제1스위칭신호(HO)가 로우상태로 출력되고 제1상태신호(Q)가 하이인 경우에는 제1스위칭신호(HO)가 하이상태로 출력될 수 있다. 그리고, 데드타임신호생성부(131)에서 하이 상태의 데드타임신호(Dead-Out)가 전달되는 경우에는 제1NOR 게이트(132b)에서 NOR 연산을 수행하기 때문에 제1상태신호(Q)의 상태와 관계없이 제1스위칭신호(HO)는 로우 상태로 출력될 수 있다. The signal output unit 132a outputs the first state signal Q and the second state signal Qb in an inverted relationship with the first state signal Q to output the first NOR gate 132b and the second NOR gate 132c ). The first NOR gate 132b and the second NOR gate 132c may be connected to the dead time signal generator 131 to receive a dead time signal. The first NOR gate 132b and the second NOR gate 132c are connected to each other when the dead time signal Dead-Out is not received, that is, when the dead time signal (Dead-Out) The first switching signal HO output from the first NOR gate 132b is in the low state because the NOR operation is performed in the first NOR gate 132b when the first state signal Q is low And when the first state signal Q is high, the first switching signal HO may be outputted as a high state. When a dead-time signal (Dead-Out) in a high state is transmitted from the dead-time signal generator 131, the first NOR gate 132b performs a NOR operation. Therefore, the state of the first state signal Q Regardless, the first switching signal HO can be output in a low state.

그리고, 데드타임신호생성부(131)에서 로우 상태의 신호가 전달되는 경우에는 제2상태신호(Qb)가 로우인 경우에는 제2NOR 게이트(132c)에서 NOR 연산을 수행하기 때문에 제2NOR 게이트(132c)에서 출력되는 제2스위칭신호(LO)가 하이상태로 출력되고 제2상태신호(Qb)가 하이인 경우에는 제2스위칭신호(LO)가 로우상태로 출력될 수 있다. 또한, 데드타임신호생성부(131)에서 하이 상태의 신호가 전달되는 경우에는 제2NOR 게이트(132c)의 NOR 연산에 의해 제2상태신호(Qb)의 상태와 관계없이 제2스위칭신호(LO)는 각각 로우 상태로 출력될 수 있다. When the low state signal is transmitted from the dead time signal generator 131, the second NOR gate 132c performs the NOR operation when the second state signal Qb is low. Therefore, the second NOR gate 132c The second switching signal LO may be output in a high state and the second state signal Qb may be in a high state, the second switching signal LO may be output in a low state. When the high-level signal is transmitted from the dead-time signal generator 131, the second switching signal LO is generated by the NOR operation of the second NOR gate 132c regardless of the state of the second state signal Qb. Can be output in the low state, respectively.

여기서, 제1스위칭신호(HO)와 제2스위칭신호(LO)가 하이 상태로 출력되는 경우에 제1스위칭신호(HO)와 제2스위칭신호(LO)가 출력되는 것으로 정의하고 제1스위칭신호(HO)와 제2스위칭신호(LO)가 로우 상태로 출력되는 경우 제1스위칭신호(HO)와 제2스위칭신호(LO)가 출력되지 않는 것으로 정의할 수 있다. 스위칭신호생성부(132)는 제2스위칭신호(LO)와 데드타임신호(Dead-Out)를 전달받아 제1스위칭신호(HO)와 제2스위칭신호(LO)를 출력할 수 있고 데드타임신호(Dead-Out)의 상태 변화에 따라 제1스위칭신호(HO)와 제2스위칭신호(LO)가 각각 하이 상태와 로우 상태를 반복할 수 있다. 일 실시예에 있어서, 신호출력부(132a)는 D 플립플롭일 수 있다. 하지만, 이에 한정되는 것은 아니다. Here, it is defined that the first switching signal HO and the second switching signal LO are outputted when the first switching signal HO and the second switching signal LO are outputted in a high state, It can be defined that the first switching signal HO and the second switching signal LO are not outputted when the first switching signal HO and the second switching signal LO are outputted in a low state. The switching signal generator 132 may receive the second switching signal LO and the dead time signal to output the first switching signal HO and the second switching signal LO, The first switching signal HO and the second switching signal LO can be repeated in the high state and the low state, respectively, in accordance with the state change of the dead-state. In one embodiment, the signal output portion 132a may be a D flip flop. However, the present invention is not limited thereto.

데드타임신호생성부(131)는 제1전류원(Is1)으로부터 제1전류(IDEAD)를 공급받아 충전하는 제1캐패시터(C1)와, 제1캐패시터(C1)에 충전된 전압과 제1기준전압(ref1)을 비교하는 제1비교기(131a)와 제1리셋신호(SET-PLS)에 의해 제1캐패시터(C1)에 충전된 전압을 방전하는 제1트랜지스터(T1)를 포함할 수 있다. 그리고, 데드타임신호생성부(131)는 제1캐패시터(C1)에 충전된 전압이 제1기준전압(ref1)보다 낮으면 하이 상태의 데드타임신호(Dead-Out)를 출력할 수 있고 제1캐패시터(C1)에 충전된 전압이 제1기준전압(ref1)보다 높으면 로우 상태의 데드타임신호(Dead-Out)를 출력할 수 있다. 또한, 제1비교기(131a)에는 제1인버터(131b)가 연결되어 제1비교기(131a)에서 출력되는 신호를 인버팅하여 데드타임신호(Dead-Out)를 출력할 수 있다. 상기와 같이 구성된 데드타임신호생성부(131)는 제1전류원(Is1)에서 공급하는 제1전류(IDEAD)에 의해 제1캐패시터(C1)가 충전되어 제1캐패시터(C1)에 충전된 전압의 전압레벨이 높아질 수 있다. 그리고, 제1캐패시터(C1)에 충전된 전압은 제1비교기(131a)의 정(+) 입력단에 입력될 수 있다. 그리고, 제1비교기(131a)의 부(-) 입력단에는 제1기준전압(ref1)이 연결되어 있어 제1비교기(131a)의 정(+) 입력단에 입력되는 전압의 전압레벨이 제1기준전압(ref1)의 전압레벨보다 낮은 경우에는 제1비교기(131a)는 로우 상태의 신호를 출력할 수 있다. 그리고, 제1캐패시터(C1)에 충전된 전압의 전압레벨 높아져 제1비교기(131a)의 정(+) 입력단에 입력되는 전압이 부(-) 입력단에 입력되는 전압보다 높아지는 경우에는 제1비교기(131a)는 하이 상태의 신호를 출력할 수 있다. 또한, 제1트랜지스터(T1)가 제1리셋신호(SET_PLS)에 의해 방전되면 제1비교기(131a)의 정(+) 입력단에 전달되는 전압의 전압레벨이 제1기준전압(ref1)의 전압레벨보다 낮아져 제1비교기(131a)는 로우 상태의 신호를 출력할 수 있다. 그리고, 제1인버터(131b)에 의해 제1비교기(131a)에서 로우 상태의 신호가 입력되면 인버팅되어 하이 상태의 데드타임신호(Dead-Out)가 출력되고 제1비교기(131a)에서 하이 상태의 신호가 입력되면 인버팅되어 로우 상태의 데드타임신호(Dead-Out)가 출력될 수 있다. 따라서, 데드타임신호생성부(131)는 제1캐패시터(C1)에 충전된 전압이 제1기준전압(Ref1)의 전압보다 낮은 경우에 하이 상태의 데드타임신호(Dead-Out)을 출력할 수 있다. The dead time signal generating unit 131 includes a first capacitor C1 for receiving and charging a first current IDEAD from the first current source Is1 and a second capacitor C1 for charging the first capacitor C1 with a first reference voltage and a first transistor T1 for discharging a voltage charged in the first capacitor C1 by a first reset signal SET-PLS. The first comparator 131a compares the first reset signal REF1 with the first reset signal SET-PLS. If the voltage charged in the first capacitor C1 is lower than the first reference voltage ref1, the dead-time signal generator 131 can output a dead-time signal in a high state (Dead-Out) When the voltage charged in the capacitor C1 is higher than the first reference voltage ref1, it is possible to output a dead-time signal Dead-Out in a low state. The first comparator 131a may be connected to the first inverter 131b and may output a dead-time signal by inverting a signal output from the first comparator 131a. The dead time signal generating unit 131 configured as described above is configured to generate the dead time signal having the voltage charged in the first capacitor C1 by charging the first capacitor C1 by the first current IDEAD supplied from the first current source Is1. The voltage level can be increased. The voltage charged in the first capacitor C1 may be input to the positive input terminal of the first comparator 131a. The first reference voltage ref1 is connected to the negative input terminal of the first comparator 131a so that the voltage level of the voltage input to the positive input terminal of the first comparator 131a is the first reference voltage the first comparator 131a can output a signal in a low state. When the voltage level of the voltage charged in the first capacitor C1 rises and the voltage input to the positive input terminal of the first comparator 131a becomes higher than the voltage input to the negative input terminal thereof, 131a can output a signal in a high state. When the first transistor T1 is discharged by the first reset signal SET_PLS, the voltage level of the voltage delivered to the positive input terminal of the first comparator 131a becomes equal to the voltage level of the first reference voltage ref1 So that the first comparator 131a can output a signal in a low state. When the first comparator 131a receives the low state signal from the first comparator 131a, the first comparator 131a inverts and outputs a high dead-time signal (Dead-Out), and the first comparator 131a outputs the high state A dead-time signal (Dead-Out) in a low state can be output. Therefore, the dead time signal generator 131 can output a dead time signal (Dead-Out) in a high state when the voltage charged in the first capacitor C1 is lower than the voltage of the first reference voltage Ref1 have.

스위칭신호생성부(132)는 하이 상태의 데드타임신호(Dead-Out)가 입력되면 로우 상태의 제1스위칭신호(HO) 또는 로우상태의 제2스위칭신호(LO)가 출력되기 때문에, 제1스위칭신호(HO)와 제2스위칭신호(LO)가 각각 전달되는 제1스위칭소자(SW1)와 제2스위칭소자(SW2)는 턴오프상태가 될 수 있다. 하지만, 스위칭신호생성부(132)는 로우 상태의 데드타임신호(Dead-Out)가 입력되면 신호출력부(132a)에서 생성된 제1상태신호(Q)와 제2상태신호(Qb)의 상태에 따라 제1NOR 게이트(132b)와 제2NOR 게이트(132c)는 하이 상태의 제1스위칭신호(HO) 또는 제2스위칭신호(LO)를 출력할 수 있다. 이때, 제1스위칭신호(HO)와 제2스위칭신호(LO)는 교번적으로 제1스위칭소자(SW1)와 제2스위칭소자(SW2)를 턴온시킬 수 있어, 제1스위칭신호(HO)가 하이 상태가 되면, 제2스위칭신호(LO)가 로우 상태가 되고 제1스위칭신호(HO)가 로우 상태가 되면, 제2스위칭신호가 하이 상태가 될 수 있다. The switching signal generator 132 outputs the first switching signal HO in a low state or the second switching signal LO in a low state when a dead time signal of a high state is input, The first switching device SW1 and the second switching device SW2, to which the switching signal HO and the second switching signal LO are respectively transmitted, can be turned off. However, when a dead-time signal (Dead-Out) in a low state is input, the switching signal generator 132 generates a first state signal Q and a second state signal Qb, which are generated in the signal output unit 132a, The first NOR gate 132b and the second NOR gate 132c may output the first switching signal HO or the second switching signal LO in a high state. At this time, the first switching signal HO and the second switching signal LO can alternately turn on the first switching device SW1 and the second switching device SW2, so that the first switching signal HO When the second switching signal LO becomes a low state and the first switching signal HO becomes a low state, the second switching signal may become a high state.

그리고, 데드타임신호생성부(131)는 로우 상태의 데드타임신호(Dead-Out)가 출력되면 제1시간동안 로우 상태의 데드타임신호(Dead-Out)가 유지되도록 하여 제1스위칭소자(SW1) 또는 제2스위칭소자(SW2)가 일정시간 동안 온상태를 유지할 수 있게 할 수 있다. When a dead-time signal (Dead-Out) in a low state is output, the dead-time signal generator 131 maintains a dead-time signal (Dead-Out) in a low state for a first time, ) Or the second switching device SW2 can be kept on for a predetermined time.

또한, 스위칭제어부(130)는 램프신호를 발생시켜 램프신호의 전압레벨에 따라 제1리셋신호(SET_PLS)를 출력하는 제1신호처리부(133)를 포함할 수 있다. 제1신호처리부(133)는 램프신호의 전압레벨이 소정의 전압레벨로 증가되는 시간에 의해 제1시간을 결정할 수 있다. 또한, 제1신호처리부(133)는 램프신호를 발생하되 제2리셋신호(SAW-RESET)에 의해 램프신호가 초기화될 수 있고, 제2리셋신호(SAW-RESET)가 입력된 후 램프신호를 생성하고 램프신호의 전압레벨이 소정값 이상이 되면 제1리셋신호(SET-PLS)를 출력할 수 있다. 또한, 제1신호처리부(133)는 제2전류원(Is2)으로부터 제2전류(ISAW)를 충전하는 제2캐패시터(C2)와, 제2캐패시터(C2)에 생성된 전압과 제2기준전압(ref2)을 비교하는 제2비교기(133a)와, 제2캐패시터(C2)에 생성된 전압과 피드백전압(FB)을 비교하는 제3비교기(133b)와, 제2비교기(133a)와 제3비교기(133b)의 출력신호를 AND 연산하여 제1리셋신호(SET-PLS)를 출력하는 제1AND 게이트(133c)와 제2리셋신호에 의해 제2캐패시터(C2)를 방전하는 제2트랜지스터(T2)를 포함할 수 있다. 또한, 제3비교기(133b)는 제3기준전압(ref3)을 입력받아 피드백전압(FB)이 제3기준전압(ref3)보다 더 큰 경우 제2캐패시터(C2)에 생성된 전압과 제3기준전압(ref3)을 비교할 수 있도록 할 수 있다. 여기서, 피드백전압(FB)은 전원부(110)의 출력캐패시터(Cout)에 연결되어 있는 부하(RL1)에 흐르는 전류에 의해 생성된 전압일 수 있다. The switching controller 130 may include a first signal processor 133 for generating a ramp signal and outputting a first reset signal SET_PLS according to a voltage level of the ramp signal. The first signal processor 133 can determine the first time by the time when the voltage level of the ramp signal is increased to the predetermined voltage level. The first signal processor 133 generates a ramp signal, and the ramp signal can be initialized by the second reset signal SAW-RESET. After the second reset signal SAW-RESET is inputted, And outputs a first reset signal (SET-PLS) when the voltage level of the ramp signal becomes equal to or greater than a predetermined value. The first signal processor 133 includes a second capacitor C2 for charging the second current IsAW from the second current source Is2 and a second capacitor C12 for charging the voltage generated in the second capacitor C2 and the second reference voltage a third comparator 133b for comparing the voltage generated in the second capacitor C2 with the feedback voltage FB and a second comparator 133b for comparing the voltage generated in the second capacitor C2 with the feedback voltage FB, A first AND gate 133c for outputting a first reset signal SET-PLS by ANDing the output signal of the first reset signal 133b and a second transistor T2 for discharging the second capacitor C2 by a second reset signal, . ≪ / RTI > The third comparator 133b receives the third reference voltage ref3 and outputs the voltage generated in the second capacitor C2 when the feedback voltage FB is larger than the third reference voltage ref3, So that the voltage ref3 can be compared. The feedback voltage FB may be a voltage generated by a current flowing in the load RL1 connected to the output capacitor Cout of the power supply unit 110. [

제1신호처리부(133)의 제2비교기(133a)는 정(+) 입력단에 제2캐패시터(C2)에서 생성된 전압이 전달되고 부(-) 입력단에 제2기준전압(ref2)이 전달될 수 있다. 그리고, 제3비교기(133b)는 정(+) 입력단에 제2캐패시터(C2)에서 생성된 전압이 전달되고 부 (-) 입력단에 제3기준전압(ref3)이 전달될 수 있다. 또한, 피드백전압(FB)이 제3비교기(133b)에 전달될 수 있다. 그리고, 제1AND 게이트(133c)가 제2비교기(133a)와 제3비교기(133b)와 연결되어 제2비교기(133a)와 제3비교기(133b)의 출력신호를 AND 연산하여 제2리셋신호(SAW-RESET)를 출력할 수 있다. 즉, 제2비교기(133a)와 제3비교기(133b)가 각각 하이 상태 신호를 출력하면 AND 연산에 의해 제1AND 게이트(133c)는 하이 상태의 제2리셋신호(SAW-RESET)를 출력할 수 있다. The second comparator 133a of the first signal processor 133 receives the voltage generated by the second capacitor C2 at the positive input terminal and the second reference voltage ref2 at the negative input terminal thereof . The third comparator 133b may receive the voltage generated by the second capacitor C2 at the positive input terminal and the third reference voltage ref3 at the negative input terminal thereof. Also, the feedback voltage FB may be transmitted to the third comparator 133b. The first AND gate 133c is connected to the second comparator 133a and the third comparator 133b and ANDs the output signals of the second comparator 133a and the third comparator 133b to generate a second reset signal SAW-RESET). That is, when the second comparator 133a and the third comparator 133b output the high state signal, the first AND gate 133c can output the second reset signal SAW-RESET in the high state by the AND operation have.

상기와 같이 구성된 제1신호처리부(133)는 제2캐패시터(C2)에 제2전류원(Is2)으로부터 제2전류(ISAW)를 전달받아 충전을 하면, 제2캐패시터(C2)에 충전되는 전압은 램프파형으로 증가할 수 있다. 이때, 제2캐패시터(C2)에 충전된 전압의 전압레벨이 제2기준전압(ref2)의 전압레벨보다 높으면 제2비교기(133a)는 하이 상태를 출력할 수 있다. 그리고, 제2캐패시터(C2)에 충전된 전압의 전압레벨이 계속 증가하여 피드백전압(FB)이 되면 제3비교기(133b)는 하이 상태를 출력하게 되어 제1AND 게이트(133c)는 하이 상태의 제2리셋신호(SAW-RESET)를 출력하여 데드타임신호생성부(131)의 제1트랜지스터(T1)를 턴온시켜 제1캐패시터(C1)가 방전되도록 할 수 있다. When the first signal processor 133 configured as described above receives the second current ISAW from the second current source Is2 and charges the second capacitor C2, the voltage charged in the second capacitor C2 is It can be increased to a ramp waveform. At this time, if the voltage level of the voltage charged in the second capacitor C2 is higher than the voltage level of the second reference voltage ref2, the second comparator 133a can output the high state. When the voltage level of the voltage charged in the second capacitor C2 continuously increases and becomes the feedback voltage FB, the third comparator 133b outputs the high state, so that the first AND gate 133c is in the high state 2 reset signal SAW-RESET to turn on the first transistor T1 of the dead time signal generator 131 to discharge the first capacitor C1.

제1트랜지스터(T1)에 의해 제1캐패시터(C1)가 방전되면 데드타임신호생성부(131)의 제1비교기(131a)는 로우 상태의 신호를 출력하여 제1인버터(131b)에 의해 하이 상태의 데드타임신호(Dead-Out)가 출력되도록 할 수 있다. 하이 상태의 데드타임신호(Dead-Out)에 의해 제1스위칭신호(HO)와 제2스위칭신호(LO)가 제1NOR 게이트(132b)와 제2NOR 게이트(132c)로 인해 로우상태로 출력될 수 있다. 따라서, 제1스위칭소자(SW1)와 제2스위칭소자(SW2)는 동시에 턴오프가 될 수 있다. 그리고, 피드백전압(FB)이 계속 높아지더라도 제3비교기(133b)의 부(-) 입력단에 제3기준전압(ref3)이 연결되어 제2캐패시터(C2)에 충전된 전압이 제3기준전압(ref3) 이상만 되면 제3비교기(133b)는 하이 상태의 신호를 출력할 수 있다. When the first capacitor C1 is discharged by the first transistor T1, the first comparator 131a of the dead time signal generator 131 outputs a low state signal, and the first inverter 131b outputs a high state Dead-time signal (Dead-Out) can be output. The first switching signal HO and the second switching signal LO can be outputted in a low state due to the first NOR gate 132b and the second NOR gate 132c by a dead-time signal of a high state (Dead-Out) have. Therefore, the first switching device SW1 and the second switching device SW2 can be turned off at the same time. The third reference voltage ref3 is connected to the negative input terminal of the third comparator 133b so that the voltage charged in the second capacitor C2 is connected to the third reference voltage ref3), the third comparator 133b can output a signal in a high state.

또한, 제1신호처리부(133)는 제2캐패시터(C2)가 방전된 후 다시 제2캐패시터(C2)에 충전되는 전압이 피드백전압(FB) 또는 제3기준전압(ref3)까지 상승하는 시간 동안 제2리셋신호(SAW-RESET)가 출력되지 않기 때문에 데드타임신호생성부(131)의 제1캐패시터(C1)가 다시 방전되기 위해서는 제2캐패시터(C2)에 충전되는 전압이 피드백전압(FB) 또는 제3기준전압(ref3)까지 상승하는 시간이 필요할 수 있다. 따라서, 로우 상태의 데드타임신호(Dead-Out)가 제1시간 동안 유지될 수 있다. 여기서, 제1시간은 제2캐패시터(C2)에 충전되는 전압이 피드백전압(FB) 또는 제3기준전압(ref3)까지 상승하는 시간에 대응될 수 있다. The first signal processing unit 133 may also be turned on during the time when the voltage charged to the second capacitor C2 after the discharge of the second capacitor C2 rises to the feedback voltage FB or the third reference voltage ref3 Since the second reset signal SAW-RESET is not outputted, in order for the first capacitor C1 of the dead time signal generator 131 to be discharged again, the voltage charged in the second capacitor C2 becomes the feedback voltage FB, Or a time to rise to the third reference voltage ref3 may be required. Therefore, a dead-time signal (Dead-Out) in a low state can be maintained for a first time. Here, the first time may correspond to a time when the voltage charged in the second capacitor C2 rises to the feedback voltage FB or the third reference voltage ref3.

또한, 스위칭제어부(130)는 제2리셋신호(SAW-RESET)를 출력하는 데드타임제어기(134)를 더 포함할 수 있다. 데드타임제어기(134)는 데드타임신호(Dead-Out)와 제2스위칭신호(LO)와 감지전압을 입력받아 제2리셋신호(SAW-RESET)를 출력할 수 있다. 여기서, 감지전압(VM)은 감지부(120)에서 감지권선(Ls)에 유도되는 전압을 분압한 전압일 수 있다. 하지만, 감지전압(VM)은 이에 한정되는 것은 아니다. 그리고, 데드타임제어기(134)는 감지전압(VM)의 전압레벨에 대응되는 기준전압의 전압레벨이 제1임계치보다 낮거나 기준전압의 전압레벨이 제1임계치 보다 낮은 제2임계치보다 높고 데드타임신호생성부(131)에서 데드타임신호(Dead-Out)가 출력되면 제2리셋신호(SAW-RESET)를 출력할 수 있다. In addition, the switching controller 130 may further include a dead time controller 134 for outputting a second reset signal SAW-RESET. The dead time controller 134 may receive a dead time signal (Dead-Out), a second switching signal (LO), and a sense voltage to output a second reset signal (SAW-RESET). Here, the sense voltage VM may be a voltage obtained by dividing a voltage induced in the sense winding Ls in the sense unit 120. [ However, the sensing voltage VM is not limited thereto. When the voltage level of the reference voltage corresponding to the voltage level of the sensing voltage VM is lower than the first threshold value or the voltage level of the reference voltage is higher than the second threshold value lower than the first threshold value, The signal generator 131 may output a second reset signal SAW-RESET when a dead-time signal (Dead-Out) is output.

도 4는 도 3에 도시된 데드타임제어기의 일 실시예를 나타내는 회로도이다. 4 is a circuit diagram showing one embodiment of the dead time controller shown in FIG.

도 4를 참조하면, 데드타임제어기(134)는 감지전압(VM)이 소정의 레벨 보다 크면 제1턴온신호(TRUN_ON_HO)를 출력하고, 제2스위칭신호(LO)가 하이 상태를 유지할 때 데드타임신호(Dead-Out)가 발생하면 제2리셋신호(SAW-RESET)를 출력하고, 감지전압(VM)이 소정의 레벨보다 작으면 제2턴온신호(TRUN_ON_LO)를 출력하고, 제2스위칭신호(LO)가 로우상태를 유지할 때 데드타임신호(Dead-Out)가 발생하면 제2리셋신호(SAW-RESET)를 출력할 수 있다. Referring to FIG. 4, the dead time controller 134 outputs a first turn-on signal TRUN_ON_HO when the sense voltage VM is greater than a predetermined level, and outputs a dead time when the second switching signal LO maintains a high state. And outputs a second turn-on signal TRUN_ON_LO when the sense voltage VM is lower than a predetermined level, and outputs a second turn-on signal TRUN_ON_LO when the sense voltage VM is lower than a predetermined level, The second reset signal SAW-RESET can be outputted when a dead-time signal (Dead-Out) occurs when the LO signal is maintained in the low state.

또한, 데드타임제어기(134)는 감지전압(VM)에 대응하는 전압과 제4기준전압(ref4)과 비교하여 감지전압(VM)에 대응하는 전압의 전압레벨이 제4기준전압(ref4)의 전압레벨보다 더 높으면 하이 상태의 제1턴온신호(TRUN_ON_HO)를 출력하는 제4비교기(1341)와, 감지전압(VM)에 대응하는 전압과 제5기준전압(ref5)을 비교하여 감지전압(VM)에 대응하는 전압의 전압레벨이 제5기준전압(ref5)의 전압레벨보다 더 낮으면 하이 상태의 제2턴온신호(TRUN_ON_LO)를 출력하는 제5비교기(1342)와, 제4비교기(1341)의 출력신호와 제2상태신호(Qb)를 AND 연산하는 제2AND 게이트(1343)와, 제5비교기(1342)의 출력신호와 제2인버터(1345)에 의해 인버팅된 제2상태신호(Qb)를 AND 연산하는 제3AND 게이트(1344)와, 제2AND 게이트(1343)와 제3AND 게이트(1344)의 출력신호를 입력받아 OR 연산을 하는 제1OR 게이트(1346)와, 제1OR 게이트(1346)의 출력신호와 데드타임신호(Dead-Out)를 AND 연산하는 제4AND 게이트(1347)를 포함할 수 있다. 또한, 제4비교기(1341)의 정(+) 입력단과 제5비교기(1342)의 부(-) 입력단에 전달되는 감지전압에 대응하는 전압은 제1전압(VDD)과 감지전압(VM) 사이에 연결된 제1저항(R1)과 제2저항(R2)에 의해 분압된 제2노드(N2)의 전압일 수 있다. 이렇게 함으로써, 감지전압의 전압레벨을 높여 제4비교기(1341)과 제5비교기(1342)에 전달되는 제2노드(N2)의 전압이 항상 양의 전압이 될 수 있도록 할 수 있다. 하지만, 제2노드(N2)의 전압이 양의 전압으로 한정되는 것은 아니다. The dead time controller 134 compares the voltage corresponding to the sense voltage VM and the fourth reference voltage ref4 so that the voltage level of the voltage corresponding to the sense voltage VM is lower than the fourth reference voltage ref4 A fourth comparator 1341 for comparing the voltage corresponding to the sense voltage VM with the fifth reference voltage ref5 to output a first turn-on signal TRUN_ON_HO that is higher than the voltage level, A fifth comparator 1342 for outputting a second turn-on signal TRUN_ON_LO in a high state when the voltage level of the voltage corresponding to the fifth reference voltage ref5 is lower than the voltage level of the fifth reference voltage ref5, A second AND gate 1343 for ANDing the output signal of the second comparator 1342 with the second state signal Qb and an output signal of the fifth comparator 1342 and a second state signal Qb inverted by the second inverter 1345 A first OR gate 1346 for receiving the output signals of the second AND gate 1343 and the third AND gate 1344 and performing an OR operation, 1OR an output signal with a dead time signal (Dead-Out) of the gate 1346 may include a first 4AND gate (1347) to the AND operation. The voltage corresponding to the sensing voltage transmitted to the positive input terminal of the fourth comparator 1341 and the negative input terminal of the fifth comparator 1342 is between the first voltage VDD and the sensing voltage VM And the voltage of the second node N2 divided by the first resistor R1 and the second resistor R2 connected to the second node N2. By doing so, the voltage level of the sensing voltage can be increased to make the voltage of the second node N2 transmitted to the fourth comparator 1341 and the fifth comparator 1342 always be a positive voltage. However, the voltage of the second node N2 is not limited to a positive voltage.

또한, 데드타임제어기(134)는 최대데드타임신호생성부(1349)를 더 포함하고, 최대데드타임신호생성부(1349)는 데드타임신호(Dead-Out)를 입력받아 데드타임신호(Dead-Out)가 발생된 후 소정 시간 경과 후 제2리셋신호(SAW-RESET)를 생성하여 출력할 수 있다. 또한, 데드타임제어기(134)는 최대데드타임신호생성부(1349)의 출력신호와 제4AND 게이트(1347)의 출력신호를 OR 연산하는 제2OR 게이트(1348) 더 포함하고, 최대데드타임신호생성부(1349)는 데드타임신호(Dead-Out)가 발생된 후 소정 시간 경과 후 제2리셋신호(SAW-RESET)를 생성하여 제2 OR게이트(1348)에 전달할 수 있다. 이로 인해, 데드타임이 너무 길어지는 것을 방지할 수 있다. The dead time controller 134 further includes a maximum dead time signal generator 1349. The maximum dead time signal generator 1349 receives a dead time signal Dead- The second reset signal SAW-RESET can be generated and output after a predetermined time elapses from the generation of the second reset signal SAW-RESET. The dead time controller 134 further includes a second OR gate 1348 for ORing the output signal of the maximum dead time signal generator 1349 and the output signal of the fourth AND gate 1347, Unit 1349 may generate a second reset signal SAW-RESET after a predetermined time elapses after a dead-time signal (Dead-Out) is generated, and may transmit the second reset signal SAW-RESET to the second OR gate 1348. As a result, it is possible to prevent the dead time from becoming too long.

도 5는 도 2에 도시된 전원장치의 동작의 일실시예를 나타내는 타이밍도이다.5 is a timing chart showing an embodiment of the operation of the power supply apparatus shown in Fig.

도 5를 참조하면, 전원장치(100)는 제1스위칭신호(HO)와 제2스위칭신호(LO)가 교번적으로 입력된다. 그리고, 제1스위칭신호(HO)와 제2스위칭신호(LO)에 의해 변압기(110a)의 일차측권선(L1)에 흐르는 전류의 방향이 변화되어 변압기(110a)의 일차측권선(L1)에 유도되는 전압은 증가하고 감소되는 것을 반복할 수 있다. 이때, 감지부(120)에서 생성된 감지전압(VM) 역시 일차측권선(L1)에 유도되는 전압에 대응하여 증가하고 감소하는 것을 반복할 수 있다. 먼저, 제1스위칭소자(SW1)가 제1스위칭신호에 의해 턴온되면 전류의 흐름에 의해 변압기(110a)의 일차측권선(L1)에 유도되는 전압은 증가할 수 있고 이때, 제1노드(N1)의 전압은 제1스위칭소자(SW1)가 턴온되기 때문에 입력전압(VPFC)의 크기까지 증가될 수 있다. 그리고, 감지부(120)에서 감지된 전압 역시 증가할 수 있다. 그리고, 제1스위칭소자(SW1)가 턴온되어 소정시간이 경과되면 변압기(110a)의 일차측권선(L1)에 유도되는 전압은 감소될 수 있다. 이때, 감지전압(VM)의 전압레벨이 제4기준전압(ref4)의 전압레벨보다 작아지는 경우에 제1스위칭소자(SW1)을 턴오프시킬 수 있다. 제1스위칭소자(SW1)가 턴오프되면 변압기(110a)의 일차측권선(L1)에 유도되는 전압은 더욱 감소될 수 있다. 그리고, 감지전압(VM)의 전압레벨이 제5기준전압(ref5)의 전압레벨보다 더 작아지는 경우에 제2스위칭소자(SW2)를 턴온시킬 수 있다. 즉, 감지전압(VM)의 전압레벨이 제4기준전압(ref4)과 제5기준전압(ref5) 사이인 경우에는 제1스위칭소자(SW1)와 제2스위칭소자(SW2)가 모두 턴오프되도록 함으로써, 제1스위칭소자(SW1)와 제2스위칭소자(SW2)가 동시에 턴온 되는 것을 방지할 수 있다. 이때, 제4기준전압(ref4)과 제5기준전압(ref5)이 각각 도 1 및 도 2의 설명에서의 제1임계치와 제2임계치일 수 있다. Referring to FIG. 5, the power supply 100 alternately receives the first switching signal HO and the second switching signal LO. The direction of the current flowing through the primary winding L1 of the transformer 110a is changed by the first switching signal HO and the second switching signal LO to be applied to the primary winding L1 of the transformer 110a The induced voltage can be repeatedly increased and decreased. At this time, the sensing voltage VM generated by the sensing unit 120 may be repeatedly increased or decreased corresponding to the voltage induced in the primary winding L1. First, when the first switching device SW1 is turned on by the first switching signal, the voltage induced in the primary winding L1 of the transformer 110a by the current flow may increase, and the voltage at the first node N1 May be increased to the magnitude of the input voltage VPFC because the first switching device SW1 is turned on. The voltage sensed by the sensing unit 120 may also increase. When a predetermined time has elapsed after the first switching device SW1 is turned on, the voltage induced in the primary winding L1 of the transformer 110a may be reduced. At this time, when the voltage level of the sense voltage VM becomes lower than the voltage level of the fourth reference voltage ref4, the first switching device SW1 can be turned off. When the first switching device SW1 is turned off, the voltage induced in the primary winding L1 of the transformer 110a can be further reduced. When the voltage level of the sense voltage VM becomes smaller than the voltage level of the fifth reference voltage ref5, the second switching device SW2 can be turned on. That is, when the voltage level of the sense voltage VM is between the fourth reference voltage ref4 and the fifth reference voltage ref5, the first switching device SW1 and the second switching device SW2 are both turned off It is possible to prevent the first switching device SW1 and the second switching device SW2 from being turned on at the same time. In this case, the fourth reference voltage ref4 and the fifth reference voltage ref5 may be the first threshold value and the second threshold value in the description of FIGS. 1 and 2, respectively.

본 명세서의 청구항들에서, 특정 기능을 수행하기 위한 수단으로서 표현된 요소는 특정 기능을 수행하는 임의의 방식을 포괄하고, 이러한 요소는 특정 기능을 수행하는 회로 요소들의 조합, 또는 특정 기능을 수행하기 위한 소프트웨어를 수행하기 위해 적합한 회로와 결합된, 펌웨어, 마이크로코드 등을 포함하는 임의의 형태의 소프트웨어를 포함할 수 있다.In the claims hereof, the elements depicted as means for performing a particular function encompass any way of performing a particular function, such elements being intended to encompass a combination of circuit elements that perform a particular function, Or any form of software, including firmware, microcode, etc., in combination with circuitry suitable for carrying out the software for the processor.

본 명세서에서 본 발명의 원리들의 '일 실시예' 등과 이런 표현의 다양한 변형들의 지칭은 이 실시예와 관련되어 특정 특징, 구조, 특성 등이 본 발명의 원리의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 표현 '일 실시예에서'와, 본 명세서 전체를 통해 개시된 임의의 다른 변형례들은 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. Reference throughout this specification to " one embodiment ", etc. of the principles of the invention, and the like, as well as various modifications of such expression, are intended to be within the spirit and scope of the appended claims, it means. Thus, the appearances of the phrase " in one embodiment " and any other variation disclosed throughout this specification are not necessarily all referring to the same embodiment.

본 명세서에서 '연결된다' 또는 '연결하는' 등과 이런 표현의 다양한 변형들의 지칭은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 또한 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 아울러 본 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.It will be understood that the term " connected " or " connecting ", and the like, as used in the present specification are intended to include either direct connection with other components or indirect connection with other components. Also, the singular forms in this specification include plural forms unless the context clearly dictates otherwise. Also, components, steps, operations, and elements referred to in the specification as " comprises " or " comprising " refer to the presence or addition of one or more other components, steps, operations, elements, and / or devices.

100: 전원장치 110: 전원부
120: 감지부 130: 제어부
HO: 제1스위칭신호 LO: 제2스위칭신호
100: Power supply unit 110: Power supply unit
120: sensing unit 130:
HO: first switching signal LO: second switching signal

Claims (38)

교번적으로 턴온/턴오프되는 제1스위칭신호와 제2스위칭신호에 의해 소정의 전압을 생성하는 전원부;
상기 전원부에서 생성된 전압을 감지하는 감지부; 및
상기 제1스위칭신호와 상기 제2스위칭신호를 생성하되, 상기 감지부에서 감지된 전압에 대응하는 감지전압의 전압레벨이 소정 범위 이내이면 상기 제1스위칭신호와 상기 제2스위칭신호를 출력하지 않는 스위칭제어부를 포함하는 전원장치.
A power supply unit generating a predetermined voltage by a first switching signal and a second switching signal which are alternately turned on / off;
A sensing unit for sensing a voltage generated by the power supply unit; And
And generates the first switching signal and the second switching signal, and when the voltage level of the sensing voltage corresponding to the voltage sensed by the sensing unit is within a predetermined range, the first switching signal and the second switching signal are not output And a switching control unit.
제1항에 있어서,
상기 스위칭제어부는 데드타임신호를 출력하는 데드타임신호생성부를 포함하고, 상기 데드타임신호가 출력되면 상기 제1스위칭신호와 상기 제2스위칭신호는 출력되지 않는 전원장치.
The method according to claim 1,
Wherein the switching controller includes a dead time signal generator for outputting a dead time signal, and when the dead time signal is output, the first switching signal and the second switching signal are not output.
제2항에 있어서,
상기 데드타임신호생성부는 제1전류원으로부터 제1전류를 공급받아 충전하는 제1캐패시터와, 상기 제1캐패시터에 충전된 전압과 제1기준전압을 비교하는 제1비교기와 제1리셋신호에 의해 상기 제1캐패시터에 충전된 전압을 방전하는 제1트랜지스터를 포함하고, 상기 제1캐패시터에 충전된 전압이 상기 제1기준전압 보다 낮으면 상기 데드타임신호에 대응되는 신호를 출력하는 전원장치.
3. The method of claim 2,
Wherein the dead time signal generator comprises: a first capacitor for receiving and charging a first current from a first current source; a first comparator for comparing a voltage charged in the first capacitor with a first reference voltage; And a first transistor for discharging a voltage charged in the first capacitor, and outputs a signal corresponding to the dead time signal if the voltage charged in the first capacitor is lower than the first reference voltage.
제3항에 있어서,
상기 제1비교기의 출력단에 제1인버터가 연결되고 상기 제1인버터를 통해 상기 데드타임신호가 출력되는 전원장치.
The method of claim 3,
Wherein a first inverter is connected to the output terminal of the first comparator and the dead time signal is output through the first inverter.
제2항에 있어서,
상기 데드타임신호생성부는 상기 감지부에서 감지된 감지전압의 크기가 소정범위 이내이면 상기 데드타임신호를 출력하는 전원장치.
3. The method of claim 2,
Wherein the dead time signal generator outputs the dead time signal when the magnitude of the sensed voltage detected by the sensing unit is within a predetermined range.
제5항에 있어서,
상기 데드타임신호생성부는 상기 데드타임신호가 출력되고 난 후 제1시간 동안 유지되는 전원장치.
6. The method of claim 5,
Wherein the dead time signal generator is maintained for a first time after the dead time signal is output.
제6항에 있어서,
상기 스위칭제어부는 램프신호를 발생하는 제1신호처리부를 포함하되, 상기 제1신호처리부는 상기 램프신호의 전압레벨이 증가되는 시간에 의해 상기 제1시간을 결정하는 전원장치.
The method according to claim 6,
Wherein the switching control unit includes a first signal processing unit for generating a ramp signal, wherein the first signal processing unit determines the first time by a time when the voltage level of the ramp signal is increased.
제6항에 있어서,
상기 스위칭제어부는 램프신호를 발생하되 제2리셋신호에 의해 상기 램프신호가 초기화되는 제1신호처리부를 포함하며, 상기 제1신호처리부는 상기 제2리셋신호가 입력된 후 상기 램프신호를 생성하고 상기 램프신호의 전압레벨이 소정값 이상이 되면 데드타임신호생성부를 초기화하는 제1리셋신호를 출력하는 전원장치.
The method according to claim 6,
The switching control unit includes a first signal processing unit for generating a ramp signal and initializing the ramp signal by a second reset signal, and the first signal processing unit generates the ramp signal after the second reset signal is input And outputs a first reset signal for initializing a dead time signal generator when a voltage level of the ramp signal becomes a predetermined value or more.
제8항에 있어서,
상기 제1신호처리부는
제2전류원으로부터 제2전류를 충전하는 제2캐패시터와, 상기 제2캐패시터에 생성된 전압과 제2기준전압을 비교하는 제2비교기와, 상기 제2캐패시터에 생성된 전압과 피드백전압을 비교하는 제3비교기와, 상기 제2비교기와 상기 제3비교기의 출력신호를 AND 연산하여 상기 제1리셋신호를 출력하는 AND 게이트와, 상기 제2리셋신호에 의해 상기 제2캐패시터에 충전된 전압을 방전하는 제2트랜지스터를 포함하는 전원장치.
9. The method of claim 8,
The first signal processor
A second capacitor for charging a second current from a second current source; a second comparator for comparing a voltage generated in the second capacitor with a second reference voltage; and a comparator for comparing the voltage generated in the second capacitor with a feedback voltage An AND gate for outputting the first reset signal by ANDing the output signal of the second comparator and the third comparator; and an AND gate for outputting the voltage charged in the second capacitor by the second reset signal, And a second transistor connected between the first power supply and the second power supply.
제2항에 있어서,
상기 스위칭제어부는 상기 제1스위칭신호와 상기 제2스위칭신호를 생성하는 스위칭신호생성부를 포함하며,
상기 스위칭신호생성부는 제1상태신호와 제2상태신호를 생성하는 신호출력부와, 상기 제1상태신호와 상기 데드타임신호를 NOR 연산하여 상기 제1스위칭신호를 생성하는 제1NOR 게이트와, 상기 제2상태신호와 상기 데드타임신호를 NOR 연산하여 상기 제2스위칭신호를 생성하는 제2NOR 게이트를 포함하는 전원장치.
3. The method of claim 2,
Wherein the switching controller includes a switching signal generator for generating the first switching signal and the second switching signal,
Wherein the switching signal generator comprises: a signal output unit for generating a first state signal and a second state signal; a first NOR gate for performing NOR operation on the first state signal and the dead time signal to generate the first switching signal; And a second NOR gate for NORing the second state signal and the dead time signal to generate the second switching signal.
제10항에 있어서,
상기 신호출력부는 D 플립플롭인 전원장치.
11. The method of claim 10,
Wherein the signal output section is a D flip flop.
제10항에 있어서,
상기 스위칭제어부는 제2리셋신호를 출력하는 데드타임제어기를 포함하되,
상기 데드타임제어기는 상기 데드타임신호와 상기 제2상태신호와 상기 감지부의 출력전압에 대응하는 감지전압을 입력받아 상기 제2리셋신호를 출력하는 전원장치.
11. The method of claim 10,
Wherein the switching control unit includes a dead time controller for outputting a second reset signal,
Wherein the dead time controller receives the dead time signal, the second state signal, and the sense voltage corresponding to the output voltage of the sensing unit and outputs the second reset signal.
제12항에 있어서,
상기 데드타임제어기는 상기 감지전압의 전압레벨에 대응되는 대응전압의 전압레벨이 제1임계치보다 낮거나 상기 대응전압의 전압레벨이 상기 제1임계치 보다 낮은 제2임계치보다 높고 상기 데드타임신호생성부에서 데드타임신호가 출력되면 ,상기 제2리셋신호를 출력하는 전원장치.
13. The method of claim 12,
Wherein the dead time controller is configured to control the dead time controller to output the dead time signal to the dead time signal generator when the voltage level of the corresponding voltage corresponding to the voltage level of the sensing voltage is lower than the first threshold value or the voltage level of the corresponding voltage is higher than a second threshold value lower than the first threshold value, And outputs the second reset signal when a dead time signal is output from the second reset signal.
제13항에 있어서,
상기 대응전압은 제1전원전압과 상기 감지전압에 대응되는 전압이 분압되어 생성되는 전원장치.
14. The method of claim 13,
Wherein the corresponding voltage is generated by dividing a first power supply voltage and a voltage corresponding to the sensing voltage.
제12항에 있어서,
상기 데드타임제어기는
상기 감지전압이 소정의 레벨 보다 크면 제1턴온신호를 출력하고, 상기 제2상태신호가 하이 상태를 유지할 때 상기 데드타임신호가 발생하면 상기 제2리셋신호를 출력하고,
상기 감지전압이 소정의 레벨보다 작으면 제2턴온신호를 출력하고, 상기 제2상태신호가 로우상태를 유지할 때 상기 데드타임신호가 발생하면 상기 제2리셋신호를 출력하는 전원장치.
13. The method of claim 12,
The dead time controller
And outputs a first turn-on signal when the detection voltage is greater than a predetermined level, outputs the second reset signal when the dead time signal occurs when the second state signal remains high,
And outputs a second turn-on signal when the detection voltage is lower than a predetermined level, and outputs the second reset signal when the dead time signal occurs when the second state signal is maintained in a low state.
제12항에 있어서,
상기 데드타임제어기는
감지전압에 대응하는 대응전압과 제4기준전압과 비교하여 상기 대응전압의 전압레벨이 상기 제4기준전압의 전압레벨보다 더 높으면 하이 상태의 신호를 출력하는 제4비교기와,
상기 대응전압과 제5기준전압을 비교하여 상기 대응전압의 전압레벨이 상기 제5기준전압의 전압레벨보다 더 낮으면 하이 상태의 신호를 출력하는 제5비교기와,
상기 제4비교기의 출력신호와 상기 제2상태신호를 AND 연산하는 제2AND 게이트와,
상기 제5비교기의 출력신호와 인버팅된 상기 제2상태신호를 AND 연산하는 제3AND 게이트와,
상기 제2AND 게이트와 상기 제3AND 게이트의 출력신호를 입력받아 OR 연산을 하는 제1OR 게이트와,
상기 제1OR 게이트의 출력신호와 상기 데드타임신호를 AND 연산하는 제4AND 게이트를 포함하는 전원장치.
13. The method of claim 12,
The dead time controller
A fourth comparator for comparing a corresponding voltage corresponding to the sensing voltage with a fourth reference voltage and outputting a signal in a high state when the voltage level of the corresponding voltage is higher than the voltage level of the fourth reference voltage;
A fifth comparator for comparing the corresponding voltage with a fifth reference voltage and outputting a high state signal when the voltage level of the corresponding voltage is lower than the voltage level of the fifth reference voltage;
A second AND gate for ANDing the output signal of the fourth comparator and the second state signal,
A third AND gate for ANDing the output signal of the fifth comparator and the inverted second state signal,
A first OR gate for receiving an output signal of the second AND gate and the third AND gate and performing an OR operation,
And a fourth AND gate for ANDing the output signal of the first OR gate with the dead time signal.
제15항에 있어서,
상기 데드타임제어기는 최대데드타임신호발생기를 더 포함하고, 상기 최대데드타임신호발생기는 상기 데드타임신호 발생시점으로부터 소정 시간 경과 후 상기 제2리셋신호를 생성하여 출력하는 전원장치.
16. The method of claim 15,
Wherein the dead time controller further comprises a maximum dead time signal generator and the maximum dead time signal generator generates and outputs the second reset signal after a predetermined time elapses from the generation of the dead time signal.
제16항에 있어서,
상기 데드타임제어기는 최대데드타임신호발생기와 상기 최대데드타임신호발생기의 출력신호와 상기 제4AND 게이트의 출력신호를 OR 연산하는 제2OR 게이트 더 포함하고, 상기 최대데드타임신호발생기는 상기 데드타임신호 발생시점으로부터 소정 시간 경과 후 상기 제2리셋신호를 생성하여 상기 제2 OR 게이트에 전달하는 전원장치,
17. The method of claim 16,
Wherein the dead time controller includes a maximum dead time signal generator, a second OR gate for ORing the output signal of the maximum dead time signal generator and the output signal of the fourth AND gate, and the maximum dead time signal generator comprises: A power supply unit for generating the second reset signal after a predetermined time elapses from the generation of the second reset signal and transmitting the second reset signal to the second OR gate,
제1항에 있어서,
상기 전원부는 변압기를 더 포함하고, 상기 제1스위칭신호와 상기 제2스위칭신호에 의해 상기 변압기의 일차측권선에 흐르는 전류를 제어하는 전원장치.
The method according to claim 1,
Wherein the power supply unit further includes a transformer and controls the current flowing in the primary winding of the transformer by the first switching signal and the second switching signal.
제19항에 있어서,
상기 감지부에서 감지된 전압은 상기 일차측권선에 유도되는 전압에 대응되되, 극성이 상기 일차측권선에 유도되는 전압과 반대인 전원장치.
20. The method of claim 19,
Wherein the voltage sensed by the sensing unit corresponds to a voltage induced in the primary winding, the polarity of the voltage being opposite to the voltage induced in the primary winding.
제20항에 있어서,
상기 감지부는 감지권선을 포함하며, 상기 감지권선의 권선방향은 상기 일차측권선의 권선방향과 반대방향인 전원장치.
21. The method of claim 20,
Wherein the sensing unit includes a sense winding, and the winding direction of the sense winding is opposite to the winding direction of the primary winding.
제21항에 있어서,
상기 감지부는 상기 감지권선에 유도된 전압을 분압하여 상기 감지전압을 출력하는 전원장치.
22. The method of claim 21,
Wherein the sensing unit divides the voltage induced in the sensing winding and outputs the sensing voltage.
제1스위칭신호와 제2스위칭신호를 출력하는 스위칭신호생성부; 및
감지전압의 전압레벨이 소정 범위 이내이면 데드타임신호를 상기 스위칭신호생성부에 전달하여 상기 데드타임신호에 의해 상기 스위칭신호생성부에서 상기 제1스위칭신호와 상기 제2스위칭신호가 출력되지 않게 하도록 하는 데드타임신호생성부를 포함하는 스위칭제어장치.
A switching signal generator for outputting a first switching signal and a second switching signal; And
And a dead time signal is transmitted to the switching signal generator when the voltage level of the sensing voltage is within a predetermined range so that the first switching signal and the second switching signal are not outputted by the switching signal generator by the dead time signal And a dead time signal generator for generating a dead time signal.
제23항에 있어서,
상기 데드타임신호생성부는 제1전류원으로부터 제1전류를 공급받아 충전하는 제1캐패시터와, 상기 제1캐패시터에 충전된 전압과 제1기준전압을 비교하는 제1비교기와 제1리셋신호에 의해 상기 제1캐패시터에 충전된 전압을 방전하는 제1트랜지스터를 포함하고, 상기 제1캐패시터에 충전된 전압이 상기 제1기준전압 보다 낮으면 상기 데드타임신호에 대응되는 신호를 출력하는 스위칭제어장치.
24. The method of claim 23,
Wherein the dead time signal generator comprises: a first capacitor for receiving and charging a first current from a first current source; a first comparator for comparing a voltage charged in the first capacitor with a first reference voltage; And a first transistor for discharging a voltage charged in the first capacitor, and outputs a signal corresponding to the dead time signal when the voltage charged in the first capacitor is lower than the first reference voltage.
제24항에 있어서,
상기 제1비교기의 출력단에 제1인버터가 연결되고 제1상기 인버터를 통해 상기 데드타임신호가 출력되는 스위칭제어장치.
25. The method of claim 24,
Wherein the first inverter is connected to the output terminal of the first comparator and the dead time signal is output through the first inverter.
제24항에 있어서,
상기 데드타임신호생성부는 상기 감지전압의 크기가 소정 범위 이내이면 상기 데드타임신호를 출력하는 스위칭제어장치.
25. The method of claim 24,
Wherein the dead time signal generator outputs the dead time signal when the magnitude of the sense voltage is within a predetermined range.
제26항에 있어서,
상기 데드타임신호생성부는 상기 데드타임신호가 로우 상태로 출력된 후 제1시간 동안 유지되는 스위칭제어장치.
27. The method of claim 26,
Wherein the dead time signal generator is maintained for a first time after the dead time signal is output in a low state.
제27항에 있어서,
상기 스위칭제어장치는 램프신호를 발생하는 제1신호처리부를 포함하되, 상기 제1신호처리부는 상기 램프신호의 전압레벨이 증가되는 시간에 의해 상기 제1시간을 결정하는 스위칭제어장치.
28. The method of claim 27,
Wherein the switching control device includes a first signal processing unit for generating a ramp signal, wherein the first signal processing unit determines the first time by a time when the voltage level of the ramp signal is increased.
제24항에 있어서,
상기 스위칭제어장치는 램프신호를 발생하되 제2리셋신호에 의해 상기 램프신호가 초기화되는 제1신호처리부를 포함하며, 상기 제1신호처리부는 상기 제2리셋신호가 입력된 후 상기 램프신호를 생성하고 상기 램프신호의 전압레벨이 소정값 이상이 되면 상기 제1리셋신호를 출력하는 스위칭제어장치.
25. The method of claim 24,
The switching control apparatus includes a first signal processing unit for generating a ramp signal and initializing the ramp signal by a second reset signal, wherein the first signal processing unit generates the ramp signal after the second reset signal is input And outputs the first reset signal when the voltage level of the ramp signal becomes equal to or greater than a predetermined value.
제28항에 있어서,
상기 제1신호처리부는
제2전류원으로부터 제2전류를 충전하는 제2캐패시터와, 상기 제2캐패시터에 생성된 전압과 제2기준전압을 비교하는 제2비교기와, 상기 제2캐패시터에 생성된 전압과 피드백전압을 비교하는 제3비교기와, 상기 제2비교기와 상기 제3비교기의 출력신호를 AND 연산하여 상기 제1리셋신호를 출력하는 AND 게이트와 제2리셋신호에 의해 상기 제2캐패시터에 충전된 전압을 방전하는 제2트랜지스터를 포함하는 스위칭제어장치.
29. The method of claim 28,
The first signal processor
A second capacitor for charging a second current from a second current source; a second comparator for comparing a voltage generated in the second capacitor with a second reference voltage; and a comparator for comparing the voltage generated in the second capacitor with a feedback voltage An AND gate for outputting the first reset signal by ANDing an output signal of the second comparator and the third comparator, and an AND gate for outputting a voltage charged in the second capacitor by a second reset signal, 2 < / RTI > transistors.
제23항에 있어서,
상기 스위칭신호생성부는 제1상태신호와 제2상태신호를 생성하는 신호출력부와, 상기 제1상태신호와 상기 데드타임신호를 NOR 연산하여 상기 제1스위칭신호를 생성하는 제1NOR 게이트와, 상기 제2상태신호와 상기 데드타임신호를 NOR 연산하여 상기 제2스위칭신호를 생성하는 제2NOR 게이트를 포함하는 스위칭제어장치.
24. The method of claim 23,
Wherein the switching signal generator comprises: a signal output unit for generating a first state signal and a second state signal; a first NOR gate for performing NOR operation on the first state signal and the dead time signal to generate the first switching signal; And a second NOR gate for NORing the second state signal and the dead time signal to generate the second switching signal.
제31항에 있어서,
상기 신호출력부는 D 플립플롭인 스위칭제어장치.
32. The method of claim 31,
Wherein the signal output section is a D flip-flop.
제31항에 있어서,
상기 스위칭제어장치는 제2리셋신호를 출력하는 데드타임제어기를 포함하되,
상기 데드타임제어기는 상기 데드타임신호와 상기 제2상태신호와 상기 감지전압에 대응하는 전압을 입력받아 상기 제2리셋신호를 출력하는 스위칭제어장치.
32. The method of claim 31,
Wherein the switching control device includes a dead time controller for outputting a second reset signal,
Wherein the dead time controller receives the dead time signal, the second state signal, and a voltage corresponding to the sensing voltage, and outputs the second reset signal.
제33항에 있어서,
상기 데드타임제어기는 상기 감지전압의 전압레벨에 대응되는 대응전압의 전압레벨이 제1임계치보다 낮거나 상기 대응전압의 전압레벨이 상기 제1임계치 보다 낮은 제2임계치보다 높고, 상기 데드타임신호생성부에서 데드타임신호가 출력되면 상기 제2리셋신호를 출력하는 스위칭제어장치.
34. The method of claim 33,
Wherein the dead time controller determines that the voltage level of the corresponding voltage corresponding to the voltage level of the sensing voltage is lower than the first threshold value or the voltage level of the corresponding voltage is higher than the second threshold value lower than the first threshold value, And outputs the second reset signal when a dead time signal is output from the second switching unit.
제33항에 있어서,
상기 데드타임제어기는
상기 감지전압이 소정의 레벨 보다 크면 제1턴온신호를 출력하고, 상기 제2상태신호가 하이 상태를 유지할 때 상기 데드타임신호가 발생하면 상기 제2리셋신호를 출력하고,
상기 감지전압이 소정의 레벨보다 작으면 제2턴온신호를 출력하고, 상기 제2상태신호가 로우상태를 유지할 때 상기 데드타임신호가 발생하면 상기 제2리셋신호를 출력하는 스위칭제어장치.
34. The method of claim 33,
The dead time controller
And outputs a first turn-on signal when the detection voltage is greater than a predetermined level, outputs the second reset signal when the dead time signal occurs when the second state signal remains high,
And outputs a second turn-on signal when the detection voltage is lower than a predetermined level, and outputs the second reset signal when the dead time signal occurs when the second state signal remains in a low state.
제33항에 있어서,
상기 데드타임제어기는
감지전압에 대응하는 대응전압과 제4기준전압과 비교하여 상기 대응전압의 전압레벨이 상기 제4기준전압의 전압레벨보다 더 높으면 하이 상태의 신호를 출력하는 제4비교기와,
상기 대응전압과 제5기준전압을 비교하여 상기 대응전압의 전압레벨이 상기 제5기준전압의 전압레벨보다 더 낮으면 하이 상태의 신호를 출력하는 제5비교기와,
상기 제4비교기의 출력신호와 상기 제2상태신호를 AND 연산하는 제2AND 게이트와,
상기 제5비교기의 출력신호와 인버팅된 상기 제2상태신호를 AND 연산하는 제3AND 게이트와,
상기 제2AND 게이트와 상기 제3AND 게이트의 출력신호를 입력받아 OR 연산을 하는 제1OR 게이트와,
상기 제1OR 게이트의 출력신호와 상기 데드타임신호를 AND 연산하는 제4AND 게이트를 포함하는 스위칭제어장치.
34. The method of claim 33,
The dead time controller
A fourth comparator for comparing a corresponding voltage corresponding to the sensing voltage with a fourth reference voltage and outputting a signal in a high state when the voltage level of the corresponding voltage is higher than the voltage level of the fourth reference voltage;
A fifth comparator for comparing the corresponding voltage with a fifth reference voltage and outputting a high state signal when the voltage level of the corresponding voltage is lower than the voltage level of the fifth reference voltage;
A second AND gate for ANDing the output signal of the fourth comparator and the second state signal,
A third AND gate for ANDing the output signal of the fifth comparator and the inverted second state signal,
A first OR gate for receiving an output signal of the second AND gate and the third AND gate and performing an OR operation,
And a fourth AND gate for ANDing the output signal of the first OR gate and the dead time signal.
제35항에 있어서,
상기 데드타임제어기는 최대데드타임신호발생기를 더 포함하고, 상기 최대데드타임신호발생기는 상기 데드타임신호 발생시점으로부터 소정 시간 경과 후 상기 제2리셋신호를 생성하여 출력하는 스위칭제어장치.
36. The method of claim 35,
Wherein the dead time controller further comprises a maximum dead time signal generator and the maximum dead time signal generator generates and outputs the second reset signal after a predetermined time elapses from the generation of the dead time signal.
제36항에 있어서,
상기 데드타임제어기는 최대데드타임신호발생기와 상기 최대데드타임신호발생기의 출력신호와 상기 제4AND 게이트의 출력신호를 OR 연산하는 제2OR 게이트 더 포함하고, 상기 최대데드타임신호발생기는 상기 데드타임신호 발생시점으로부터 소정 시간 경과 후 상기 제2리셋신호를 생성하여 상기 제2 OR 게이트에 전달하는 스위칭제어장치.
37. The method of claim 36,
Wherein the dead time controller includes a maximum dead time signal generator, a second OR gate for ORing the output signal of the maximum dead time signal generator and the output signal of the fourth AND gate, and the maximum dead time signal generator comprises: And generates the second reset signal after a predetermined time elapses from the generation time point, and transfers the second reset signal to the second OR gate.
KR1020140156880A 2014-11-12 2014-11-12 Switching controller and power conveter including the same KR102260301B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140156880A KR102260301B1 (en) 2014-11-12 2014-11-12 Switching controller and power conveter including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140156880A KR102260301B1 (en) 2014-11-12 2014-11-12 Switching controller and power conveter including the same

Publications (2)

Publication Number Publication Date
KR20160056977A true KR20160056977A (en) 2016-05-23
KR102260301B1 KR102260301B1 (en) 2021-06-04

Family

ID=56104023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140156880A KR102260301B1 (en) 2014-11-12 2014-11-12 Switching controller and power conveter including the same

Country Status (1)

Country Link
KR (1) KR102260301B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001258269A (en) * 2000-03-15 2001-09-21 Kawasaki Steel Corp Soft switching dc-dc converter
KR20070035480A (en) * 2004-02-19 2007-03-30 인터내쇼널 렉티파이어 코포레이션 Half bridge adaptive dead time circuit and method
KR20090029828A (en) * 2006-08-10 2009-03-23 도요타 지도샤(주) Power conversion circuit
KR20110076351A (en) 2009-12-29 2011-07-06 조경자 Latent heat cornish boiler
KR20120032256A (en) 2010-09-28 2012-04-05 페어차일드코리아반도체 주식회사 Driver and high voltage drive circuit including the same
JP2013153620A (en) * 2012-01-26 2013-08-08 Fuji Electric Co Ltd Switching power supply device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001258269A (en) * 2000-03-15 2001-09-21 Kawasaki Steel Corp Soft switching dc-dc converter
KR20070035480A (en) * 2004-02-19 2007-03-30 인터내쇼널 렉티파이어 코포레이션 Half bridge adaptive dead time circuit and method
KR20090029828A (en) * 2006-08-10 2009-03-23 도요타 지도샤(주) Power conversion circuit
KR20110076351A (en) 2009-12-29 2011-07-06 조경자 Latent heat cornish boiler
KR20120032256A (en) 2010-09-28 2012-04-05 페어차일드코리아반도체 주식회사 Driver and high voltage drive circuit including the same
JP2013153620A (en) * 2012-01-26 2013-08-08 Fuji Electric Co Ltd Switching power supply device

Also Published As

Publication number Publication date
KR102260301B1 (en) 2021-06-04

Similar Documents

Publication Publication Date Title
US20220103077A1 (en) Secondary controller for use in synchronous flyback converter
US10284102B2 (en) Power conversion apparatus
US9735693B2 (en) Power conversion apparatus with power saving and high conversion efficiency mechanisms
US8537584B2 (en) Latch-off of synchronous rectification for light load control
JP5928506B2 (en) Switching power supply
US20160172958A1 (en) Modulation mode control circuit, switch control circuit including the modulation mode control circuit and power supply device including the switch control circuit
KR101468719B1 (en) Power converter and driving method thereof
US12088190B2 (en) Zero-voltage-switching control circuit, control method and switching power supply
US8514591B2 (en) Power supply device and driving method thereof
KR101236955B1 (en) Switching mode power supply and the driving method thereof
US9504105B2 (en) On-time control for switched mode power supplies
US9742289B2 (en) Integrated circuit and switching power-supply device
KR20100090031A (en) Switch control device and switch control method
JP2006141125A (en) Switching power supply device
US20180041131A1 (en) Current resonant power supply device
KR20220152987A (en) Power supplier and power supply method using the same
US9655175B2 (en) Off-time control for switched mode power supplies
US9627988B2 (en) Switch control circuit and resonant converter including the same
KR101367954B1 (en) Switching mode power supply and switching controlling circuit thereof
JP2020010414A (en) Switching power supply and switching power supply control circuit
KR102260301B1 (en) Switching controller and power conveter including the same
JP6487874B2 (en) Switching power supply
CN112713778A (en) Switching control circuit and method for controlling flyback power supply circuit
KR102260299B1 (en) Switching controller and power conveter including the same
KR101486962B1 (en) Converter and the driving method thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right