KR20160056975A - Switching controller and power conveter including the same - Google Patents

Switching controller and power conveter including the same Download PDF

Info

Publication number
KR20160056975A
KR20160056975A KR1020140156875A KR20140156875A KR20160056975A KR 20160056975 A KR20160056975 A KR 20160056975A KR 1020140156875 A KR1020140156875 A KR 1020140156875A KR 20140156875 A KR20140156875 A KR 20140156875A KR 20160056975 A KR20160056975 A KR 20160056975A
Authority
KR
South Korea
Prior art keywords
signal
voltage
resonance
switching signal
capacitor
Prior art date
Application number
KR1020140156875A
Other languages
Korean (ko)
Other versions
KR102260299B1 (en
Inventor
성준엽
김서형
최중호
김홍진
박영준
유창재
안민영
이강윤
Original Assignee
주식회사 솔루엠
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 솔루엠, 서울시립대학교 산학협력단 filed Critical 주식회사 솔루엠
Priority to KR1020140156875A priority Critical patent/KR102260299B1/en
Publication of KR20160056975A publication Critical patent/KR20160056975A/en
Application granted granted Critical
Publication of KR102260299B1 publication Critical patent/KR102260299B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Abstract

The present invention is to provide a power supply device to prevent resonance escape and a driving method thereof. The power supply device of the present invention, in a control device to output a first switching signal and a second switching signal to turn on a first FET and a second FET at different points of time, comprises: a resonance escape preventing circuit unit to detect a driving current and a driving voltage, to determine the resonance escape generating condition by using the driving current and the driving voltage, to generate and output a resonance escape preventing signal when the resonance escape generating condition is satisfied, and to delay and output the resonance escape preventing signal until the resonance escape generating condition is satisfied; and a switching signal generating unit to generate and output a first switching signal and a second switching signal and to individually control the frequency of the first switching signal or the second switching signal in response to the resonance escape preventing signal.

Description

전원장치 및 그의 구동방법{SWITCHING CONTROLLER AND POWER CONVETER INCLUDING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a power supply device,

본 발명은 전원장치 및 그의 구동방법에 관한 것이다.The present invention relates to a power supply apparatus and a driving method thereof.

컨버터는 전자기기들에 전원을 공급하기 위해 SMPS(Switching mode power supply)가 주로 사용되고 있다. SMPS 중 LLC 공진 컨버터가 높은 효율로 전원을 공급할 수 있어 널리 사용되고 있다. LLC 공진 컨버터는 FET의 스위칭주파수를 조절하여 동작된다. Switching mode power supply (SMPS) is mainly used to supply power to electronic devices. LLC resonant converter in SMPS is widely used because it can supply power with high efficiency. The LLC resonant converter operates by adjusting the switching frequency of the FET.

도 1은 일반적인 LLC 컨버터의 스위칭주파수와 이득의 관계를 나타내는 그래프이다.1 is a graph showing a relationship between a switching frequency and a gain of a general LLC converter.

도 1을 참조하면 LLC 컨버터는 ZVS(Zero voltage switching) 영역에서 동작하여야 하며, 스위칭 주파수가 공진주파수보다 빠를 때 ZVS 영역에서의 동작을 만족할 수 있다. 반면, 스위칭 주파수가 낮아져 ZCS(Zero current switching) 영역에서 동작하게 되면 LLC 컨버터의 FET들은 역 회복상태가 발생되어 파손될 수 있다. 하지만, LLC 컨버터는 스위칭주파수가 최대이득점일 때 최대 이득을 가질 수 있어 스위칭주파수가 최대이득점에 인접하게 되면 입력전압의 범위를 넓힐 수 있어 출력전압의 범위를 넓힐 수 있다. Referring to FIG. 1, the LLC converter must operate in the ZVS (zero voltage switching) region, and the operation in the ZVS region can be satisfied when the switching frequency is faster than the resonant frequency. On the other hand, when the switching frequency is lowered to operate in the ZCS (zero current switching) region, the FETs of the LLC converter may be damaged due to a reverse recovery state. However, the LLC converter can have the maximum gain when the switching frequency is at its maximum, allowing the range of the input voltage to be widened as the switching frequency approaches the maximum.

따라서, LLC 컨버터의 스위칭주파수가 최대이득점의 주파수에 가까워지도록 할 필요가 있다.Therefore, it is necessary to make the switching frequency of the LLC converter close to the frequency of the maximum point.

KR 2014-0001084KR 2014-0001084 JP 2014-060895JP 2014-060895

본 발명의 목적은, 공진이탈방지를 위한 전원장치 및 그의 구동방법을 제공하는 것이다.An object of the present invention is to provide a power supply device for preventing resonance departure and a driving method thereof.

본 발명의 제1실시형태는, 제1FET와 제2FET를 서로 다른 시간에 턴온시키는 제1스위칭신호와 제2스위칭신호를 출력하는 제어장치에 있어서, 구동전류와 구동전압을 감지하고 구동전류와 구동전압을 이용하여 공진이탈발생조건을 판단하고, 공진이탈발생조건이 만족되면 공진이탈방지신호를 생성하여 출력하되, 공진이탈발생조건이 만족되지 않으면 공진이탈발생조건을 만족할 때까지 공진이탈방지신호를 지연하여 출력하는 공진이탈방지회로부, 및 제1스위칭신호와 제2스위칭신호를 생성하여 출력하되, 공진이탈방지신호에 대응하여 제1스위칭신호 또는 제2스위칭신호의 주파수를 각각 조절하는 스위칭신호생성부를 포함하는 제어장치를 제공하는 것이다.According to a first aspect of the present invention, there is provided a control device for outputting a first switching signal and a second switching signal for turning on a first FET and a second FET at different times, The resonance departure prevention signal is generated and output when the resonance departure occurrence condition is satisfied. If the resonance departure occurrence condition is not satisfied, the resonance departure prevention signal is outputted until the resonance departure occurrence condition is satisfied And generates a switching signal for generating and outputting a first switching signal and a second switching signal and adjusting a frequency of the first switching signal or the second switching signal in accordance with the resonance departure prevention signal, And a control unit including the control unit.

본 발명의 제2실시형태는, 제1FET와 제2ET의 스위칭동작에 의해 입력전압을 전달받아 소정의 전압레벨을 갖는 출력전압을 생성하는 전원생성부, 전원생성부에서 흐르는 전류에 대응하는 구동전류와 입력전압에 대응하는 구동전압을 감지하는 감지부, 및 제1FET와 제2FET를 서로 다른 시간에 턴온시키는 제1스위칭신호와 제2스위칭신호를 출력하는 제어부를 포함하며, 제어부는, 구동전류와 구동전압을 이용하여 공진이탈발생조건을 판단하고, 공진이탈발생조건이 만족되면 공진이탈방지신호를 생성하여 출력하되, 공진이탈발생조건이 만족되지 않으면 공진이탈발생조건을 만족할 때까지 공진이탈방지신호를 유지하는 공진이탈방지회로부, 및 제1스위칭신호와 제2스위칭신호를 생성하여 출력하되, 공진이탈방지신호에 대응하여 제1스위칭신호와 제2스위칭신호의 주파수를 각각 조절하는 스위칭신호생성부를 포함하는 전원장치를 제공하는 것이다. A second embodiment of the present invention is directed to a power supply device including a power generator for receiving an input voltage by a switching operation of a first FET and a second EUT and generating an output voltage having a predetermined voltage level, And a controller for outputting a first switching signal for turning on the first FET and the second FET at different times and a second switching signal for outputting the second switching signal, The resonance departure prevention signal is generated and output when the resonance departure occurrence condition is satisfied. If the resonance departure occurrence condition is not satisfied, the resonance departure prevention signal The first switching signal and the second switching signal are generated and output in response to the resonance departure prevention signal, Generating a switching signal for controlling the frequency of the signal respectively to provide a power supply apparatus including a.

본 발명의 제3실시형태는, 제1FET와 제2FET를 서로 다른 시간에 턴온시키는 제1스위칭신호와 제2스위칭신호를 통해 소정전압레벨을 갖는 전압을 출력하는 전원장치의 구동방법에 있어서, 제1스위칭신호에 의해 상기 제1FET를 턴온시켜 변압기의 제1권선에 소정전류와 소정전압이 유도되는 단계, 및 소정전류와 소정전압에 대응되는 구동전류와 구동전압을 감지하여, 공진이탈발생조건을 만족하면 공진이탈방지신호를 출력하여 상기 제1스위칭신호가 오프되도록 하되, 공진이탈발생조건을 만족할 때까지 공진이탈방지신호를 지연하여 출력하는 하는 단계를 포함하는 전원장치의 구동방법을 제공하는 것이다.A third aspect of the present invention is a method of driving a power supply device for outputting a first switching signal for turning on a first FET and a second FET at different times and a voltage having a predetermined voltage level through a second switching signal, A step of turning on the first FET by a first switching signal to induce a predetermined current and a predetermined voltage in a first winding of the transformer and sensing a driving current and a driving voltage corresponding to a predetermined current and a predetermined voltage, And outputting a resonance departure prevention signal to turn off the first switching signal, and delaying and outputting the resonance departure prevention signal until the resonance departure occurrence condition is satisfied .

본 발명에 따른 전원장치 및 그의 구동방법에 의하면 최대 이득점에서 전원장치가 동작할 수 있어 회로를 안전하게 보호할 수 있다. 또한, 전원장치의 입력전압의 범위를 넓힐 수 있어 출력전압 범위 역시 넓어질 수 있다.According to the power supply apparatus and the driving method thereof according to the present invention, the power supply apparatus can be operated at the maximum gain point, and the circuit can be safely protected. In addition, the range of the input voltage of the power supply device can be widened, and the output voltage range can also be widened.

도 1은 일반적인 LLC 컨버터의 스위칭주파수와 이득의 관계를 나타내는 그래프이다.
도 2는 본 발명에 따른 전원장치의 일 실시예를 나타내는 회로도이다.
도 3은 도 2에 도시된 제어부의 제1실시예를 나타내는 구조도이다.
도 4는 도 3에 도시된 공진이탈방지회로부의 일 실시예를 나타내는 회로도이다.
도 5는 도 4에 도시된 공진이탈방지부의 동작의 일 실시예를 나타내는 타이밍도이다.
도 6은 도 2에 도시된 전원장치의 구동방법의 제1실시예를 나타내는 타이밍도이다.
도 7은 도 2에 도시된 전원장치의 구동방법의 제2실시예를 나타내는 타이밍도이다.1 is a graph showing a relationship between a switching frequency and a gain of a general LLC converter.
2 is a circuit diagram showing an embodiment of a power supply device according to the present invention.
3 is a structural diagram showing a first embodiment of the control unit shown in FIG.
4 is a circuit diagram showing an embodiment of the resonance departure prevention circuit portion shown in Fig.
5 is a timing chart showing an embodiment of the operation of the resonance departure prevention portion shown in Fig.
Fig. 6 is a timing chart showing a first embodiment of the driving method of the power supply device shown in Fig. 2. Fig.
7 is a timing chart showing a second embodiment of the driving method of the power supply device shown in Fig.

본 발명에 따른 전원장치 및 그의 구동방법은 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.The power supply device and the driving method thereof according to the present invention will be clearly understood from the following detailed description of preferred embodiments of the present invention with reference to the accompanying drawings.

또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another element, and the element is not limited by these terms.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
The following detailed description of the invention refers to the accompanying drawings, which illustrate, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different, but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description is, therefore, not to be taken in a limiting sense, and the scope of the present invention is to be limited only by the appended claims, along with the full scope of equivalents to which such claims are entitled, if properly explained. In the drawings, like reference numerals refer to the same or similar functions throughout the several views.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 2는 본 발명에 따른 전원장치의 일 실시예를 나타내는 회로도이다. 2 is a circuit diagram showing an embodiment of a power supply device according to the present invention.

도 2를 참조하면, 전원장치(100)는 제1FET(M1)와 제2FET(M2)의 스위칭동작에 의해 입력전압을 전달받아 소정의 전압레벨을 갖는 출력전압(Vout)을 생성하는 전원생성부(110), 전원생성부(110)에서 흐르는 구동전류(IS)와 입력전압에 대응하는 구동전압(VL)을 감지하는 감지부(120), 및 제1FET(M1)와 제2FET(M2)를 서로 다른 시간에 턴온시키는 제1스위칭신호(HO)와 제2스위칭신호(LO)를 출력하는 제어부(130)를 포함할 수 있다. Referring to FIG. 2, the power supply 100 includes a power generating unit 100 which receives an input voltage by a switching operation of the first and second FETs M1 and M2 and generates an output voltage Vout having a predetermined voltage level, A sensing unit 120 that senses a driving current IS flowing through the power generation unit 110 and a driving voltage VL corresponding to the input voltage, and a first FET M1 and a second FET M2. And a controller 130 for outputting a first switching signal HO and a second switching signal LO that are turned on at different times.

전원생성부(110)는 제1권선(L1)과 제2권선(L2)을 포함하는 변압기(110a)와, 제1전극은 입력단(VPFC)에 연결되고 제2전극은 제1노드(N1)에 연결되는 제1캐패시터(Cr), 일단은 제1노드(N1)에 연결되고 타단은 제2노드(N2)에 연결되는 제1코일(Lr), 일단은 제2노드(N2)에 연결되고 타단은 제3노드(N3)에 연결되는 제2코일(LM), 제1전극은 제1노드(N1)에 연결되고 제2전극은 감지부(120)에 연결되는 제2코일(LM), 제1전극은 입력단(VPFC)에 연결되고 제2전극은 제3노드(N3)에 연결되며 게이트전극은 제어부(130)의 제1스위칭신호출력단에 연결되는 제1FET(M1)와, 제1전극은 제3노드(N3)에 연결되고 제2전극은 접지에 연결되며 게이트전극은 제어부(130)의 제2스위칭신호출력단에 연결되는 제2FET(M2)를 포함할 수 있다. 변압기(110a)의 제1권선(L1)은 제2노드(N2)와 제3노드(N3) 사이에 연결될 수 있다. 또한, 변압기(110a)의 제2권선(L2)은 제1서브권선(L21)과 제2서브권선(L22)을 포함할 수 있다. 전원생성부(110)의 입력단(VPFC)은 PFC(Power factor correction) 컨버터가 연결되어 전원생성부(100)는 PFC 컨버터로부터 입력전압을 공급받을 수 있다. 그리고, 변압기(110a)의 제2권선(L2)에는 정류부(110b)가 연결될 수 있다. 전원생성부(110)는 정류부(110b)에서 변압기(110a)의 제2권선(L2)에 의해 유도된 전압을 다이오드(D1,D2)를 이용하여 정류하고 출력캐패시터(Cout)를 통해 출력전압을 부하(Rout)에 전달할 수 있다. 여기서, 제1FET(M1)와 제2FET(M2)는 전계효과트랜지스터(Field effect transistor)인 것으로 도시되어 있으나 이에 한정되는 것은 아니며, BJT(Bipolar junction transistor) MOS(Metal oxide semiconductor) 트랜지스터 등의 스위칭소자일 수 있다. The power generation unit 110 includes a transformer 110a including a first winding L1 and a second winding L2 and a first electrode connected to the input terminal VPFC and a second electrode connected to the first node N1, A first coil Lr having one end connected to the first node N1 and the other end connected to the second node N2 and one end connected to the second node N2, the other end of the first electrode, the second coil (L M) coupled to the third node (N3) is coupled to the first node (N1) a second electrode of the second coil is connected to the sensing unit (120) (L M A first FET M1 having a first electrode connected to the input terminal VPFC, a second electrode connected to the third node N3 and a gate electrode connected to the first switching signal output terminal of the controller 130, The first FET M2 may include a first electrode connected to the third node N3, a second electrode connected to the ground, and a gate electrode connected to a second switching signal output of the controller 130. [ The first winding L1 of the transformer 110a may be connected between the second node N2 and the third node N3. In addition, the secondary winding L2 of the transformer 110a may include a first sub-winding L21 and a second sub-winding L22. A power factor correction (PFC) converter is connected to the input stage VPFC of the power generation unit 110 so that the power generation unit 100 can receive an input voltage from the PFC converter. The rectifier 110b may be connected to the second winding L2 of the transformer 110a. The power generator 110 rectifies the voltage induced in the rectifier 110b by the second winding L2 of the transformer 110a by using the diodes D1 and D2 and outputs the output voltage through the output capacitor Cout Can be transmitted to the load (Rout). Here, the first and second FETs M1 and M2 are field effect transistors, but the present invention is not limited thereto. The first and second FETs M1 and M2 may be a switching device such as a bipolar junction transistor (MOS) Lt; / RTI >

상기와 같이 구성된 전원생성부(110)는 제1FET(M1)와 제2FET(M2)가 제1스위칭신호(HO)와 제2스위칭신호(LO)를 전달받아 턴온/턴오프동작을 반복함으로써 변압기(110a)의 제1권선(L1)에 입력전압에 대응하는 소정의 전압을 유도할 수 있다. The power generation unit 110 configured as described above receives the first switching signal HO and the second switching signal LO from the first FET M1 and the second FET M2 and repeats the turn-on / turn-off operation, It is possible to induce a predetermined voltage corresponding to the input voltage to the first winding L1 of the transformer 110a.

감지부(120)는 제1권선(L1)에 흐르는 구동전류(IS)와 제1권선(L1)에 유도되는 구동전압(VL)을 감지할 수 있다. 감지부(120)는 감지된 구동전류(IS)와 구동전압(VL)을 제어부(130)에 전달할 수 있다. 감지부(120)는 구동전압(VL)에 대응하는 제1전압(VW_L)과 구동전류(IS)에 대응하는 제2전압(IS_L)을 제어부(130)에 전달할 수 있다. 여기서, 제1전압(VW_L)은 감지부(120)는 변압기(110a)의 제1권선(L1)에 유도되는 구동전압(VL)을 제3권선(L3)에 의해 감압한 전압일 수 있다. 변압기(110a)의 제1권선(L1)에 유도되는 구동전압(VL)은 매우 높은 전압을 가질 수 있기 때문에 제어부(130)가 IC로 이루어지는 경우에는 제1권선(L1)에 유도되는 전압을 곧바로 이용하면 제어부(130)가 손상될 우려가 있지만 감압을 하게 되면 이러한 문제점을 해결할 수 있다. The sensing unit 120 may sense the driving current IS flowing in the first winding L1 and the driving voltage VL induced in the first winding L1. The sensing unit 120 may transmit the sensed driving current IS and the driving voltage VL to the controller 130. The sensing unit 120 may transmit the first voltage VW_L corresponding to the driving voltage VL and the second voltage IS_L corresponding to the driving current IS to the controller 130. [ Here, the first voltage VW_L may be a voltage obtained by reducing the drive voltage VL induced in the first winding L1 of the transformer 110a by the third winding L3. Since the drive voltage VL induced in the first winding L1 of the transformer 110a can have a very high voltage, when the control unit 130 is formed of an IC, the voltage induced in the first winding L1 is directly There is a possibility that the control unit 130 may be damaged, but if the pressure is reduced, such a problem can be solved.

또한, 감지부(120)는 제2캐패시터(Cs)의 제2전극에 감지저항(Rs)을 연결하여 감지저항(Rs)에 흐르는 전압을 통해 구동전류(IS)에 대응되는 제2전압(IS_L)을 감지함으로써 구동전류(IS)를 감지할 수 있다. 그리고, 감지부(120)는 구동전압(VL)을 감압한 전압을 감지하기 위해 제1권선(L1)에 유도된 구동전압(VL)에 대응되는 전압을 유도하는 제3권선(L3)을 포함하고, 제3권선(L3)은 제1권선(L1)과의 권선비를 이용하여 구동전압(VL)을 감압한 전압을 유도할 수 있다. 또한, 제3권선(L3)의 권선방향은 제1권선(L1)의 권선방향과 반대방향일 수 있다. 하지만, 제3권선(L3)의 권선방향은 이에 한정되는 것은 아니다. 그리고, 제3권선(L3)에 유도되는 전압은 제1FET(M1)가 턴온되면 양의 전압으로 나타나고 제2FET(M2)가 턴온되면 음의 전압으로 나타날 수 있다. 하지만, 제3권선(L3)에 유도되는 전압의 극성은 이에 한정되는 것은 아니다. 그리고, 감지부(120)는 제3권선(L3)에 흐르는 전류를 저항(R1,R2)를 이용하여 분압함으로써 구동전압(VL)에 대응하는 제1전압(VW_L)을 제어부(130)에 전달받을 수 있다. 또한, 감지부(120)는 제어부의 동작전원으로 사용되는 전원(VCC)를 출력할 수 있다. The sensing unit 120 connects the sense resistor Rs to the second electrode of the second capacitor Cs and generates a second voltage IS_L corresponding to the drive current IS through a voltage flowing through the sense resistor Rs. The driving current IS can be sensed. The sensing unit 120 includes a third winding L3 that induces a voltage corresponding to the driving voltage VL induced in the first winding L1 to sense a voltage obtained by reducing the driving voltage VL And the third winding L3 can derive a voltage obtained by reducing the driving voltage VL by using the winding ratio with respect to the first winding L1. The winding direction of the third winding L3 may be opposite to the winding direction of the first winding L1. However, the winding direction of the third winding L3 is not limited to this. The voltage induced in the third winding L3 may appear as a positive voltage when the first FET M1 is turned on and may appear as a negative voltage when the second FET M2 is turned on. However, the polarity of the voltage induced in the third winding L3 is not limited thereto. The sensing unit 120 divides the current flowing in the third winding L3 by using the resistors R1 and R2 to transmit the first voltage VW_L corresponding to the driving voltage VL to the controller 130 Can receive. In addition, the sensing unit 120 may output a power source (VCC) used as an operation power source of the control unit.

제어부(130)는 제1스위칭신호(HO)와 제2스위칭신호(LO)를 출력하여 제1FET(M1)와 제2FET(M2)가 스위칭동작을 수행할 수 있게 한다. 또한, 제어부(130)는 제1FET(M1)와 제2FET(M2)가 도 1에 도시되어 있는 ZCS 영역에서 동작하는 것을 방지하기 위해 제1전압(VW_L)과 제2전압(IS_L)를 감지한 후 제1전압(VW_L)과 제2전압(IS_L)를 이용하여 공진이탈발생조건을 만족하는지를 판단할 수 있다. 또한, 공진이탈발생조건을 만족하여 공진이탈이 감지되면 제1스위칭신호(HO) 또는 제2스위칭신호(LO)의 주파수가 더 낮아지지 않도록 제1FET(M1) 또는 제2FET(M2)를 턴오프시킬 수 있다. 보다 상세히 설명하면, 제1FET(M1)가 턴온된 후 공진이탈발생조건을 만족하지 않으면 제어부(130)는 제1FET(M1)의 턴온시간을 유지하고 공진이탈발생조건을 만족하면 제어부(130)는 제1FET(M1)를 턴오프하여 제1FET(M1)의 스위칭주파수가 더 낮아지는 것을 방지한다. 그리고, 제어부(130)는 제1FET(M1)와 제2FET(M2)가 동시에 턴온되는 것을 방지하기 위한 데드타임신호가 종료되면 제2FET(M2)를 턴온시킬 수 있다. 즉, 제어부(130)는 스위칭신호의 주파수가 낮아지는 것을 방지함으로써 도 1에 도시되어 있는 것과 같이 최대이득점을 넘어 ZCS 영역에서 동작하는 것을 방지할 수 있어 제1FET(M1)가 역회복상태에 돌입하는 것을 방지할 수 있다. 이는 제2FET(M2)에도 적용될 수 있음이 자명하다. 하지만, 제1FET(M1) 또는 제2FET(M2)를 각각 턴온/턴오프하는 제1스위칭신호(HO) 또는 제2스위칭신호(LO)의 주파수가 커 최대이득점과 거리가 있게 되면, 전원장치(100)는 최대 이득을 낼 수 없어 입력전압의 범위가 좁아지게 되고, 그로 인해 전원장치(100)의 출력전압 역시 좁아지는 문제점이 발생할 수 있다. The controller 130 outputs the first switching signal HO and the second switching signal LO to enable the first FET M1 and the second FET M2 to perform the switching operation. The control unit 130 also detects the first voltage VW_L and the second voltage IS_L to prevent the first FET M1 and the second FET M2 from operating in the ZCS region shown in FIG. The first voltage VW_L and the second voltage IS_L may be used to determine whether or not the resonance departure occurrence condition is satisfied. The first FET M1 or the second FET M2 is turned off so that the frequency of the first switching signal HO or the second switching signal LO is not lowered when the resonance departure is detected satisfying the resonance departure occurrence condition . The controller 130 maintains the turn-on time of the first FET Ml and satisfies the condition for generating the resonance deviation, the control unit 130 determines that the first FET Ml is turned on The first FET Ml is turned off to prevent the switching frequency of the first FET Ml from becoming lower. The control unit 130 may turn on the second FET M2 when the dead time signal for preventing the first FET M1 and the second FET M2 from turning on simultaneously is terminated. That is, the control unit 130 prevents the frequency of the switching signal from being lowered, thereby preventing operation in the ZCS region beyond the maximum number of points as shown in FIG. 1, so that the first FET M1 enters the reverse recovery state Can be prevented. It is apparent that this can also be applied to the second FET M2. However, when the frequencies of the first switching signal HO or the second switching signal LO, which turn on / off the first FET M1 or the second FET M2, respectively, are large and distant from the maximum peak, 100 can not achieve the maximum gain, so that the range of the input voltage is narrowed. As a result, the output voltage of the power supply device 100 may become narrow.

상기의 문제점을 해결하기 위해 제어부(130)는 제1FET(M1) 또는 제2FET(M2)가 턴오프되는 지점을 지연 시켜 제1스위칭신호(HO)와 제2스위칭신호(LO)의 주파수가 최대이득점에 가깝게 가도록 할 필요가 있다. 즉, 제어부(130)는 공진이탈조건을 판단하고 공진이탈조건을 만족하지 않으면 제1FET(M1) 또는 제2FET(M2)가 턴오프되는 시점을 지연시켜 주파수가 낮아지도록 함으로써 최대이득점에 도달하도록 하는 주파수를 갖는 제1스위칭신호(HO) 또는 제2스위칭신호(LO)를 사용할 수 있도록 할 수 있다. 이때, 최대이득점에 도달한 것은 최대이득점에 해당되는 주파수뿐만 아니라 매우 인접한 주파수도 포함할 수 있다. In order to solve the above problem, the controller 130 delays a point where the first FET M1 or the second FET M2 is turned off so that the frequency of the first switching signal HO and the second switching signal LO becomes maximum You need to get close to scoring. That is, when the resonance departure condition is not satisfied, the controller 130 delays the time when the first FET M1 or the second FET M2 is turned off to lower the frequency, It is possible to use the first switching signal HO or the second switching signal LO having a frequency. At this time, the point at which the maximum point is reached may include not only the frequency corresponding to the maximum number of points but also a very adjacent frequency.

도 3은 도 2에 도시된 제어부의 제1실시예를 나타내는 구조도이다. 3 is a structural diagram showing a first embodiment of the control unit shown in FIG.

도 3을 참조하면, 제어부(130)는 공진이탈방지회로부(130a)와 스위칭신호생성부(130b)를 포함할 수 있다. Referring to FIG. 3, the control unit 130 may include a resonance separation preventing circuit unit 130a and a switching signal generating unit 130b.

공진이탈방지회로부(130a)는 제1전압(VW_L)과 제2전압(IS_L)을 감지하고 제1전압(VW_L)과 제2전압(IS_L)을 이용하여 공진이탈발생조건을 판단할 수 있다. 그리고, 공진이탈발생조건이 만족되면 공진이탈방지신호를 생성하여 출력하되, 공진이탈발생조건이 만족되지 않으면, 공진이탈발생조건이 만족할 때까지 공진이탈방지신호 지연하여 출력할 수 있다. 즉, 공진이탈발생조건을 만족하지 않으면 공진이탈방지회로부(130a)는 공진이탈방지신호를 출력하지 않고 공진이탈발생조건을 만족하면 공진이탈방지신호가 출력되도록 할 수 있다. 공진이탈발생조건은 제1전압(VW_L)의 위상이 변화되는지의 여부와, 제2전압(IS_L)의 크기가 설정된 크기를 갖는 것일 수 있다. The resonance separation prevention circuit part 130a may sense the first voltage VW_L and the second voltage IS_L and may determine the resonance breakaway occurrence condition using the first voltage VW_L and the second voltage IS_L. If the resonance departure prevention condition is satisfied, the resonance departure prevention signal is generated and output. If the resonance departure occurrence condition is not satisfied, the resonance departure prevention signal can be delayed until the resonance departure occurrence condition is satisfied. That is, if the resonance separation occurrence condition is not satisfied, the resonance separation prevention circuit portion 130a does not output the resonance separation prevention signal and can output the resonance separation prevention signal if the resonance separation occurrence condition is satisfied. The resonance deviation occurrence condition may be whether or not the phase of the first voltage VW_L changes and the magnitude of the second voltage IS_L have a set magnitude.

스위칭신호생성부(130b)는 제1스위칭신호(HO)와 제2스위칭신호(LO)를 생성하여 출력하되, 공진이탈방지신호에 대응하여 제1스위칭신호(HO)와 제2스위칭신호(LO)의 주파수를 각각 조절할 수 있다. 여기서, 제1스위칭신호(HO)와 제2스위칭신호(LO)의 주파수를 조절하는 것은 공진이탈방지신호에 의해 스위칭신호생성부(130b)의 동작을 리셋시켜 제1스위칭신호(HO)와 제2스위칭신호(LO)가 각각 오프상태가 되도록 함으로써 제1스위칭신호(HO)와 제2스위칭신호(LO)의 턴온시점을 짧게 하는 것으로 달성할 수 있다. 또한, 스위칭신호생성부(130b)는 공진이탈발생조건이 만족되면 제1스위칭신호(HO)와 제2스위칭신호(LO)를 출력하지 않을 수 있다. 제1스위칭신호(HO)와 제2스위칭신호(LO)가 출력되지 않음으로써, 제1스위칭신호(HO)와 제2스위칭신호(LO)의 주파수가 조절될 수 있다. The switching signal generator 130b generates and outputs the first switching signal HO and the second switching signal LO and outputs the first switching signal HO and the second switching signal LO Respectively. The frequency of the first switching signal HO and the second switching signal LO is adjusted by resetting the operation of the switching signal generator 130b by the resonance departure prevention signal, And the second switching signal LO are turned off, thereby shortening the turn-on time of the first switching signal HO and the second switching signal LO. In addition, the switching signal generator 130b may not output the first switching signal HO and the second switching signal LO when the resonance deviation occurrence condition is satisfied. The frequencies of the first switching signal HO and the second switching signal LO can be adjusted by not outputting the first switching signal HO and the second switching signal LO.

일 실시예에 있어서, 스위칭신호생성부(130b)는 톱니파를 생성하되, 공진이탈방지신호를 전달받으면 리셋되는 톱니파생성부(131b)와, 톱니파를 전달받아 펄스파를 생성하되, 공진이탈방지신호를 전달받으면 리셋되는 펄스파생성부(132b)와, 펄스파를 전달받아 제1스위칭신호(HO)와 제2스위칭신호(LO)를 생성하고 출력하는 게이트드라이버(133b)를 더 포함할 수 있다. 톱니파생성부(131b)와 펄스파생성부(132b)가 공진이탈방지신호에 의해 리셋되면 톱니파와 펄스파가 소정의 전압을 갖지 않기 때문에 제1스위칭신호(HO) 또는 제2스위칭신호(LO)가 오프상태가 될 수 있다. 하지만, 제1스위칭신호(HO) 또는 제2스위칭신호(LO)가 오프상태가 되도록 하는 것은 톱니파생성부(131b)와 펄스파생성부(132b)를 리셋하는 것에 한정되는 것은 아니며 당업자라면 다양한 변형예를 생각할 수 있다. In one embodiment, the switching signal generator 130b generates a sawtooth wave, and generates a sawtooth wave by generating a sawtooth wave to generate a sawtooth wave. The sawtooth wave generating unit 131b generates a sawtooth wave, And a gate driver 133b that receives the pulse wave and generates and outputs the first switching signal HO and the second switching signal LO. When the sawtooth wave generating portion 131b and the pulse derivative generating portion 132b are reset by the resonance departure prevention signal, the first switching signal HO or the second switching signal LO Off state. However, to turn off the first switching signal HO or the second switching signal LO is not limited to resetting the sawtooth wave generating section 131b and the pulse derivative generating section 132b, .

또한, 스위칭신호생성부(130b)는 데드타임신호생성기(134b)를 포함할 수 있고, 데드타임신호생성기(134b)에서 데드타임전류를 이용하여 데드타임신호를 생성함으로써 제1스위칭신호(HO)와 제2스위칭신호(LO)가 동시에 턴온되도록 하는 것을 방지할 수 있다. 또한, 스위칭신호생성부(130b)는 전류생성부(135b)를 더 포함하고, 전류생성부(135b)에서 충전전류(Ich)와 데드타임전류(Idead)를 생성하여 톱니파생성부(131b)와 데드타임신호생성기(134b)에 각각 전달할 수 있다. The switching signal generator 130b may include a dead time signal generator 134b and generates a dead time signal using the dead time current in the dead time signal generator 134b to generate a first switching signal HO, And the second switching signal LO can be prevented from being turned on at the same time. The switching signal generating unit 130b further includes a current generating unit 135b and generates a charging current Ich and a dead time current Idead in the current generating unit 135b to generate the sawtooth wave generating unit 131b And to the dead time signal generator 134b.

도 4는 도 3에 도시된 공진이탈방지회로부의 일 실시예를 나타내는 회로도이다. 4 is a circuit diagram showing an embodiment of the resonance departure prevention circuit portion shown in Fig.

도 4를 참조하면, 공진이탈방지회로부(130a)는 제1전압(VW_L)을 입력받는 제1입력단(P1)과, 제2전압(IS_L)을 입력받는 제2입력단(P2)을 포함할 수 있다. 또한, 공진이탈방지회로부(130a)는 제1스위칭신호(HO)와 제2스위칭신호(LO)를 전달받을 수 있다. 공진이탈방지회로부(130a)는 제1입력단(P1)을 통해 전달되는 제1전압(VW_L)과 제1전압 사이의 전압을 분압하는 저항(Ra,Rb)과 제2입력단(P2)을 통해 전달되는 제2전압(IS_L)과 제1전압 사이의 전압을 분압하는 저항(Rc,Rd)을 포함할 수 있다. 이렇게 함으로써 제1전압(VW_L)과 제2전압(IS_L)의 전압레벨을 일정하게 쉬프트하여 항상 양의 전압레벨이 될 수 있도록 할 수 있다. 4, the resonance separation prevention circuit part 130a may include a first input terminal P1 for receiving the first voltage VW_L and a second input terminal P2 for receiving the second voltage IS_L. have. Also, the resonance separation prevention circuit part 130a may receive the first switching signal HO and the second switching signal LO. The resonance separation prevention circuit part 130a includes resistors Ra and Rb for dividing a voltage between the first voltage VW_L and the first voltage transmitted through the first input terminal P1 and a second input terminal P2 And resistors Rc and Rd for dividing the voltage between the second voltage IS_L and the first voltage. By doing so, the voltage level of the first voltage VW_L and the voltage level of the second voltage IS_L can be constantly shifted to always be a positive voltage level.

또한, 공진이탈방지회로부(130a)는 제1전압(VW_L)이 하이 상태에서 로우 상태로 변할 때 위상을 검출하는 제1위상검출부(131a)와, 제1전압(VW_L)이 로우 상태에서 하이 상태로 변할 때 위상을 검출하는 제2위상검출부(132a)와, 제1스위칭신호(HO)의 최소주파수를 설정하는 제1지연부(133a)와, 제2스위칭신호(LO)의 최소주파수를 설정하는 제2지연부(134a)를 포함할 수 있다. The resonance separation prevention circuit 130a includes a first phase detector 131a for detecting a phase when the first voltage VW_L changes from a high state to a low state and a second phase detector 131b for detecting a phase when the first voltage VW_L is in a high state A first delay unit 133a for setting a minimum frequency of the first switching signal HO and a second delay unit 133b for setting a minimum frequency of the second switching signal LO, And a second delay unit 134a.

제1위상검출부(131a)는 제1위상검출기(1311a)와, 제1전압(VW_L)에 대응되는 전압을 정(+)입력단으로 전달받아 하이상태의 제1기준전압(Vref1)과 비교하는 제1비교기(1313a)와, 소정의 전압을 제1위상검출부(131a)에 전달하는 제1버퍼(1312a)와, 제1위상검출부(131a)의 출력신호와 리셋신호를 OR 연산하는 제1OR 연산기(1314a)를 포함할 수 있다. 그리고, 제2위상검출부(132a)는 제2위상검출기(1321a)와 제1전압(VW_L)에 대응되는 전압을 부(-)입력단으로 전달받아 로우상태의 제2기준전압(Vref2)과 비교하는 제2비교기(1323a)와, 제1버퍼(1312a)에서 제1위상검출기(1311a)로 전달하는 전압보다 높은 소정의 전압을 제2위상검출기(1321a)에 전달하는 제2버퍼(1322a)와, 제2위상검출기(1321a)의 출력신호와 리셋신호를 OR 연산하는 제2OR 연산기(1324a)를 포함할 수 있다. 여기서, 제1비교기(1313a)와 제2비교기(1323a)는 각각 제1전압(VW_L)에 대응되는 전압을 전달받는 것만을 한정하는 것은 아니며 각각 제1전압(VW_L)을 직접 전달받는 것도 가능할 수 있다. 그리고, 설명의 편의를 위해 제1전압(VW_L)을 직접 전달받는 것과 제1전압(VW_L)에 대응되는 전압을 전달받는 것을 모두 제1전압(VW_L)을 전달받는 것으로 설명한다. 제2전압(IS_L) 역시 동일하게 설명한다. The first phase detector 131a includes a first phase detector 1311a and a first phase detector 1311b that receives a voltage corresponding to the first voltage VW_L and outputs the first reference voltage Vref1 to the positive input terminal, A first buffer 1312a for transferring a predetermined voltage to the first phase detector 131a and a first OR operator for ORing the output signal of the first phase detector 131a and the reset signal 1314a. The second phase detector 132a receives the voltage corresponding to the second phase detector 1321a and the first voltage VW_L to the negative input terminal and compares the voltage with the second reference voltage Vref2 in the low state A second buffer 1322a for transmitting a predetermined voltage higher than a voltage to be transmitted to the first phase detector 1311a in the first buffer 1312a to the second phase detector 1321a, And a second OR operator 1324a for ORing the output signal of the second phase detector 1321a and the reset signal. The first comparator 1313a and the second comparator 1323a are not limited to receiving the voltage corresponding to the first voltage VW_L and may receive the first voltage VW_L directly, have. For convenience of explanation, it is assumed that the first voltage VW_L is directly received and the first voltage VW_L is received in the first voltage VW_L. The second voltage IS_L is also described in the same manner.

제1지연부(133a)는 제1전원(VDD)으로부터 전류를 공급받아 충전하는 캐패시터(C10)와, 제1OR 연산기(1314a)의 출력에 의해 턴온되어 캐패시터(C10)를 방전시키는 제1트랜지스터(T1)를 포함할 수 있다. 제1전원(VDD)은 제1신호(IS_P)에 의해 전류를 캐패시터(C10)에 공급할 수 있다. 이를 위해 제1전원(VDD)과 캐패시터(C10) 사이에는 제1신호(IS_P)에 의해 턴온되는 스위치(미도시)가 연결될 수 있다. 그리고, 제1지연부(133a)는 정(+)입력단이 캐패시터(C10)에 충전된 전압을 전달받고 부(-)입력단이 제3기준전압(Vref3)을 전달받는 제3비교기(1331a)를 포함할 수 있다. 이때, 캐패시터(C10)에는 제1캐패시터(C11)가 선택적으로 병렬로 연결될 수 있다. 제1캐패시터(C11)에는 직렬로 스위치(SW11)가 연결되고 스위치(SW11)가 턴온되도록 선택하면 제1캐패시터(C11)가 캐패시터(C10)에 직렬로 연결될 수 있다. 또한, 제1캐패시터(C11)와 스위치(SW11)는 각각 복수의 캐패시터들과 복수의 스위치들을 포함하는 캐패시터뱅크(1332a)일 수 있고, 스위치들의 턴온된 수에 대응하여 캐패시터(C10)와 병렬로 연결되어 있는 복수의 캐패시터들의 수가 결정될 수 있다. 그리고, 제3비교기(1331a)의 출력신호는 공진이탈방지신호일 수 있다. The first delay unit 133a includes a capacitor C10 for supplying a current from the first power source VDD and charging the first transistor Tr1, a first transistor Tr2 for turning on the capacitor C10 by the output of the first OR calculator 1314a T1). The first power supply VDD can supply a current to the capacitor C10 by the first signal IS_P. A switch (not shown) turned on by the first signal IS_P may be connected between the first power supply VDD and the capacitor C10. The first delay unit 133a includes a third comparator 1331a receiving a voltage charged in the capacitor C10 at its positive input terminal and receiving a third reference voltage Vref3 at its negative input terminal . At this time, the first capacitor C11 may be selectively connected to the capacitor C10 in parallel. The first capacitor C11 may be connected in series to the capacitor C10 when the switch SW11 is connected in series to the first capacitor C11 and the switch SW11 is selected to be turned on. The first capacitor C11 and the switch SW11 may be a capacitor bank 1332a including a plurality of capacitors and a plurality of switches and may be connected in parallel with the capacitor C10 corresponding to the number of turned- The number of connected capacitors can be determined. The output signal of the third comparator 1331a may be a resonance departure-avoidance signal.

제2지연부(134a)는 제1전원(VDD)으로부터 전류를 공급받아 충전하는 캐패시터(C02)와, 제2OR 연산기(1324a)의 출력에 의해 턴온되어 캐패시터(C20)를 방전시키는 제2트랜지스터(T2)를 포함할 수 있다. 제1전원(VDD)은 제2신호(IS_M)에 의해 턴온되면 전류를 캐패시터(C20)에 공급할 수 있다. 이를 위해 제1전원(VDD)과 캐패시터(C20) 사이에는 스위치(미도시)가 연결될 수 있다. 그리고, 제2지연부(134a)는 정(+)입력단이 캐패시터(C20)에 충전된 전압을 전달받고 부(-)입력단이 제4기준전압(Vref4)을 전달받는 제4비교기(1341a)를 포함할 수 있다. 이때, 캐패시터(C20)에는 제1캐패시터(C21)가 스위치(SW21)를 통해 병렬로 연결될 수 있다. 또한, 제1캐패시터(C21)와 스위치(SW21)는 각각 복수의 캐패시터들과 복수의 스위치들을 포함하는 캐패시터뱅크(1342a)일 수 있고, 스위치들의 턴온된 수에 대응하여 캐패시터(20)와 병렬로 연결되어 있는 복수의 캐패시터들의 수가 결정될 수 있다. 그리고, 제4비교기(1341a)의 출력신호는 공진이탈방지신호일 수 있다. The second delay unit 134a includes a capacitor C02 that receives a current from the first power supply VDD and charges the capacitor C02 and a second transistor Tr2 that is turned on by the output of the second OR calculator 1324a to discharge the capacitor C20 T2. The first power supply VDD can supply a current to the capacitor C20 when the first power supply VDD is turned on by the second signal IS_M. To this end, a switch (not shown) may be connected between the first power supply VDD and the capacitor C20. The second delay unit 134a includes a fourth comparator 1341a which receives a voltage charged in the capacitor C20 at its positive input terminal and receives a fourth reference voltage Vref4 at its negative input terminal . At this time, the first capacitor C21 may be connected to the capacitor C20 in parallel via the switch SW21. The first capacitor C21 and the switch SW21 may be a capacitor bank 1342a including a plurality of capacitors and a plurality of switches and may be connected in parallel to the capacitor 20 corresponding to the number of turned- The number of connected capacitors can be determined. The output signal of the fourth comparator 1341a may be a resonance departure-avoidance signal.

또한, 공진이탈방지회로부(130a)는 제3비교기(1331a)와 제4비교기(1341a)의 출력신호를 OR 연산하는 제3OR 연산기(135a)를 더 포함할 수 있다. 그리고, 공진이탈방지회로부(130a)는 카운터(136a)를 포함할 수 있다. 카운터(136a)는 카운팅신호를 출력하여 카운팅신호에 의해 복수의 캐패시터(C11…C1n)들이 순차적으로 캐패시터(C10)와 병렬로 연결되게 하거나 복수의 캐패시터(C21…C2n)들이 순차적으로 캐패시터(C20)와 병렬로 연결되게 할 수 있다. 또한, 카운터(136a)는 제1스위칭신호(HO)와 제3신호(IS_P)를 AND 연산하는 제1AND 연산기(1361a)와 제2스위칭신호(LO)와 제4신호(IS_M)를 AND 연산하는 제2AND 연산기(1362a)로부터 신호를 전달받으면, 더 이상 카운팅신호를 출력하지 않을 수 있다. In addition, the resonance departure prevention circuit 130a may further include a third OR operator 135a for performing an OR operation on the output signals of the third comparator 1331a and the fourth comparator 1341a. The resonance separation preventing circuit portion 130a may include a counter 136a. The counter 136a outputs a counting signal and causes the plurality of capacitors C11 ... C1n to be connected in parallel with the capacitor C10 in order by the counting signal or the plurality of capacitors C21 ... C2n to sequentially connect to the capacitor C20, In parallel with each other. The counter 136a also includes a first AND operator 1361a for ANDing the first switching signal HO and the third signal IS_P and an AND operation for the second switching signal LO and the fourth signal IS_M When receiving the signal from the second AND calculator 1362a, it may not output the counting signal any more.

또한, 공진이탈방지회로부(130a)는 제1신호 내지 제4신호(IS_P, IS_M, IS_P2, IS_M2)를 출력하는 신호생성부(137a)를 포함할 수 있다. 신호생성부(137a)는 제2전압(IS_P)과, 제5기준전압 내지 제8기준전압(Vref5,Vref6,Vref7,Vref8)을 각각 비교하는 제5비교기 내지 제8비교기(1371a, 1372a, 1373a, 1374a)를 포함할 수 있다. 그리고, 제5비교기(1371a)는 제2전압(IS_L)이 제5기준전압(Vref1)보다 높으면 제1신호(IS_P)를 출력하고, 제6비교기(1372a)는 제2전압(IS_L)이 제6기준전압(Vref6)보다 낮으면 제2신호(IS_M)를 출력하고, 제7비교기(1373a)는 제2전압(IS_L)이 제7기준전압(Vref7)이 보다 낮으면 제3신호(IS_P2)를 출력하고, 제8비교기(1374a)는 제2전압(IS_L)이 제8기준전압(Vref8)보다 높으면 제4신호(IS_M2)를 출력할 수 있다. The resonance deviation prevention circuit 130a may include a signal generator 137a for outputting the first to fourth signals IS_P, IS_M, IS_P2 and IS_M2. The signal generator 137a includes fifth to eighth comparators 1371a, 1372a and 1373a for comparing the second voltage IS_P with the fifth reference voltage to the eighth reference voltages Vref5, Vref6, Vref7 and Vref8, , 1374a. The fifth comparator 1371a outputs the first signal IS_P when the second voltage IS_L is higher than the fifth reference voltage Vref1 and the sixth comparator 1372a outputs the second signal IS_L 6th reference voltage Vref6 and the seventh comparator 1373a outputs the third signal IS_P2 when the second voltage IS_L is lower than the seventh reference voltage Vref7, And the eighth comparator 1374a may output the fourth signal IS_M2 if the second voltage IS_L is higher than the eighth reference voltage Vref8.

상기와 같이 구성된 공진이탈방지회로부(130a)는 제1전압(VW_L)의 위상이 변경되고 제2전압(IS_L)의 전압레벨이 기설정된 값보다 크면 제1스위칭신호(HO) 또는 제2스위칭신호(LO)의 주파수가 최대이득점에 근접한 것으로 판단할 수 있다. 이를 제1스위칭신호(HO)를 이용하여 다시 설명하면, 제1스위칭신호(HO)에 의해 제1FET(M1)가 턴온된 상태에서 제1위상검출부(131a)에서 제1전압(VW_L)의 위상이 변경된 것을 감지하고 제1비교기(1313a)에서 제1신호(IS_P)가 출력되면 최대이득점에 근접한 것으로 판단을 할 수 있다. 그리고, 제1신호(IS_P)에 의해 캐패시터(C10)에 전류가 공급되도록 함으로써, 캐패시터(10)에 전류가 충전되는 시간만큼 공진이탈방지신호가 지연되도록 할 수 있다. 따라서, 지연된 시간만큼 제1스위칭신호(HO)가 유지될 수 있다. 이때, 설정된 마진과 구동전류(IS)에 대응하는 전압을 비교하여 마진이 더 작으면 공진이탈발생조건을 만족하지 않는 것으로 판단을 하여 카운터(136a)에서 제캐패시터(C11)에 연결되어 있는 스위치(SW11)를 턴온시켜 제3비교기(1331a)의 정(+)입력단에 인가되는 전압이 증가하는 속도가 늦춰지도록 할 수 있다. 설정된 마진은 제3신호(IS_P2)를 통해 판단하며, 제7비교기(1373a)에서 제3신호(IS_P2)가 출력되지 않으면 구동전류(IS)에 대응하는 전압이 설정된 마진보다 작은 것으로 판단할 수 있다. 이로 인해, 제3비교기(1331a)에서 공진이탈방지신호가 출력되는 것을 지연할 수 있다. 또한, 제1캐패시터(C11)가 복수의 캐패시터를 포함하는 캐패시터뱅크(1332a)에 포함되는 경우, 설정된 마진이 구동전류(IS)에 대응하는 전압보다 작으면 마진과 구동전류(IS)에 대응하는 전압의 차이에 대응하여 복수의 캐패시터들을 캐패시터(C10)에 병렬로 연결하는 수를 결정하여 제3비교기(1331a)에서 공진이탈신호가 출력되는 것을 지연되는 시간을 결정할 수 있다. 제2스위칭신호(LO)에 대해서는 제1스위칭신호(HO)에 의한 공진이탈방지회로의 동작과 유사하다고 사료되어 설명을 생략한다. When the phase of the first voltage VW_L is changed and the voltage level of the second voltage IS_L is greater than a predetermined value, the resonance deviation prevention circuit portion 130a configured as described above outputs a first switching signal HO or a second switching signal It can be determined that the frequency of the LO is close to the maximum point. The phase of the first voltage VW_L from the first phase detector 131a in the state that the first FET M1 is turned on by the first switching signal HO, And when the first signal IS_P is output from the first comparator 1313a, it can be determined that the maximum signal is close to the maximum score. By supplying the capacitor C10 with a current through the first signal IS_P, the resonance departure prevention signal can be delayed by the time the capacitor 10 is charged with the current. Therefore, the first switching signal HO can be maintained by the delayed time. At this time, if the set margin is compared with the voltage corresponding to the driving current IS, it is judged that the resonance departure occurrence condition is not satisfied if the margin is smaller, and the switch 136a switches the switch connected to the capacitor C11 SW11 may be turned on to slow down the rate at which the voltage applied to the positive input terminal of the third comparator 1331a increases. The set margin is determined through the third signal IS_P2 and if the seventh comparator 1373a does not output the third signal IS_P2, it can be determined that the voltage corresponding to the driving current IS is smaller than the set margin . As a result, it is possible to delay the output of the resonance departure prevention signal by the third comparator 1331a. When the first capacitor C11 is included in the capacitor bank 1332a including a plurality of capacitors, if the set margin is smaller than the voltage corresponding to the driving current IS, the margin corresponding to the margin and the driving current IS It is possible to determine the number of times the plurality of capacitors are connected in parallel to the capacitor C10 in accordance with the difference of the voltage and determine the delay time of the output of the resonance departure signal from the third comparator 1331a. It is assumed that the second switching signal LO is similar to the operation of the resonance departure prevention circuit by the first switching signal HO, and a description thereof will be omitted.

도 5는 도 4에 도시된 공진이탈방지부의 동작의 일 실시예를 나타내는 타이밍도이다. 여기서, 시계방향으로 흐르는 전류의 방향을 (+)로 지정하고 설명한다. 그리고, 전류가 시계방향으로 흐를 때 제1권선에 유도되는 전압의 극성을 (+)로 지정하고, 전류가 반시계방향으로 흐를 때 제1권선에 유도되는 전압의 극성을 (-)로 지정할 수 있다. 5 is a timing chart showing an embodiment of the operation of the resonance departure prevention portion shown in Fig. Here, the direction of the current flowing in the clockwise direction is designated (+) and explained. Then, when the current flows clockwise, the polarity of the voltage induced in the first winding is designated as (+), and the polarity of the voltage induced in the first winding is designated as (-) when the current flows in the counterclockwise direction have.

또한, 제1FET(M1)가 제1스위칭신호(HO)에 의해 턴온되고 제2FET(M2)가 제2스위칭신호(LO)에 의해 턴오프되면, 제1권선(L1)에 반시계방향으로 전류가 흐를 수 있다. 제1권선(L1)에 반시계방향으로 전류가 흐르면 제1권선은 (-)의 구동전압을 갖게 되고 제1권선과 권선방향이 반대인 제3권선(L3)에는 (+) 감지전압이 나타날 수 있다. 그리고, 제1FET(M1)가 제1스위칭신호(HO)에 의해 턴오프되고 제2FET(M2)가 제2스위칭신호(LO)에 의해 턴온되면, 제1권선(L1)에 시계방향으로 전류가 흐를 수 있다. 제1권선(L1)에 시계방향으로 전류가 흐르면 제1권선은 (+) 전압을 갖게 되고 제1권선과 권선방향이 반대인 제3서브권선에는 (-) 감지전압이 나타날 수 있다. When the first FET M1 is turned on by the first switching signal HO and the second FET M2 is turned off by the second switching signal LO, Can flow. When a current flows in the counterclockwise direction in the first winding L1, the first winding has the negative drive voltage and the positive sense voltage appears in the third winding L3 whose winding direction is opposite to the winding direction . When the first FET M1 is turned off by the first switching signal HO and the second FET M2 is turned on by the second switching signal LO, Can flow. When a current flows clockwise through the first winding L1, the first winding has the (+) voltage and the negative (-) sense voltage may appear on the third sub-winding whose winding direction is opposite to that of the first winding L1.

도 5를 참조하면, 제1스위칭신호(HO)에 의해 제1FET(M1)가 턴온되면, 제1전압(VW_L)은 양의 전압으로 나타날 수 있고 제1FET(M1)가 턴온을 유지하는 동안 점차적으로 감소할 수 있다. 그리고, 제1FET(M1)가 턴온되면 제2전압(IS_L)은 처음에는 점차 증가하다가 감소하게 될 수 있다. 이때, 제1위상감지부(131a)에 의해 위상이 변화되는 것이 감지되고(제1전압이 양의 전압에서 음의 전압으로 바뀌는 것)과 신호생성부(137a)에서 제2전압(IS_L)의 크기에 의해 공진이탈발생조건을 만족하는지의 여부를 판단할 수 있다. 즉, 제1전압(VW_L)의 양에서 음으로 바뀌고 제2전압(IS_L)이 VISP보다 크면 제1스위칭신호(HO)가 오프타임이 지연될 수 있다. 계속해서, 제2전압(IS_L)이 VISP2보다 크면 제1스위칭신호(HO)의 오프타임은 지연되어 제2전압(IS_L)이 VISP2에 도달하면 제1스위칭신호(HO)의 오프타임은 설정된 지연시간 이상 지연되지 않게 될 수 있다. Referring to FIG. 5, when the first FET M1 is turned on by the first switching signal HO, the first voltage VW_L may appear as a positive voltage, and the first FET M1 may be turned on gradually . ≪ / RTI > Then, when the first FET M1 is turned on, the second voltage IS_L may gradually increase and then decrease. At this time, it is detected that the phase is changed by the first phase sensing unit 131a (the first voltage is changed from the positive voltage to the negative voltage) and the signal generating unit 137a generates the second voltage IS_L It is possible to determine whether or not the resonance departure occurrence condition is satisfied by the size. That is, the first switching signal HO may be delayed off time if the second voltage IS_L is changed from negative to positive by the first voltage VW_L. If the second voltage IS_L is greater than VISP2, the off-time of the first switching signal HO is delayed, and when the second voltage IS_L reaches VISP2, the off- It may not be delayed more than time.

또한, 제2스위칭신호(LO)에 의해 제2FET(M2)가 턴온되면, 제1전압(VW_L)은 음의 전압으로 나타나고 제2FET(M2)가 턴온을 유지하는 동안 점차적으로 증가할 수 있다. 그리고, 제2FET(M2)가 턴온되면 제2전압(IS_L)은 처음에는 점차 감소하다가 증가하게 될 수 있다. 이때, 제2위상감지부(132a)에 의해 위상이 변화되는 것을 감지하고(제1전압이 음의 전압에서 양의 전압으로 바뀌는 것)과 신호생성부(137a)에서 제2전압(IS_L)의 크기에 의해 공진이탈발생조건을 만족하는지의 여부를 판단할 수 있다. 즉, 제1전압(VW_L)의 음에서 양으로 바뀌고 제2전압(IS_L)이 VISM보다 작으면, 제2스위칭신호(LO)가 오프타임이 지연될 수 있다. 계속해서, 제2전압(IS_L)이 VISM2보다 작으면 제2스위칭신호(LO)의 오프타임은 지연되어 제2전압(IS_L)이 VISM2에 도달하면 제2스위칭신호(LO)의 오프타임은 설정된 지연시간 이상 지연되지 않게 될 수 있다. Further, when the second FET M2 is turned on by the second switching signal LO, the first voltage VW_L appears as a negative voltage and can gradually increase while the second FET M2 keeps turning on. Then, when the second FET M2 is turned on, the second voltage IS_L may gradually decrease and then increase. At this time, it is sensed that the phase is changed by the second phase sensing unit 132a (the first voltage is changed from the negative voltage to the positive voltage) and the signal generator 137a generates the second voltage IS_L It is possible to determine whether or not the resonance departure occurrence condition is satisfied by the size. That is, when the first voltage VW_L changes from positive to positive and the second voltage IS_L is smaller than VISM, the off-time of the second switching signal LO may be delayed. Subsequently, if the second voltage IS_L is smaller than VISM2, the off time of the second switching signal LO is delayed, and when the second voltage IS_L reaches VISM2, the off time of the second switching signal LO is set It may not be delayed more than the delay time.

도 6은 도 2에 도시된 전원장치의 구동방법의 제1실시예를 나타내는 타이밍도이다. Fig. 6 is a timing chart showing a first embodiment of the driving method of the power supply device shown in Fig. 2. Fig.

도 6을 참조하면, 전원장치(100)의 구동방법에 의해 제1FET(M1)와 제2FET(M2)를 서로 다른 시간에 턴온시키는 제1스위칭신호(HO)와 제2스위칭신호(LO)를 통해 소정전압레벨을 갖는 전압을 출력할 수 있다. Referring to FIG. 6, a first switching signal HO and a second switching signal LO, which turn on the first FET M1 and the second FET M2 at different times by the driving method of the power supply device 100, It is possible to output a voltage having a predetermined voltage level.

또한, 전원장치(100)의 구동방법은 제1스위칭신호(HO)에 의해 제1FET(M1)를 턴온시켜 변압기(110a)의 제1권선(L1)에 구동전류(IS)가 흐르고 구동전류(IS)의 흐름에 대응하여 구동전압(VL)이 유도되는 단계(S600)와, 감지된 구동전류와 구동전류에 의해 공진이탈발생조건을 만족한 것으로 판단하면 공진이탈방지신호를 출력하여 제1스위칭신호가 오프되도록 하고, 공진이탈발생조건을 만족하지 않으면 공진이탈방지신호를 지연하여 출력하는 단계(S610)를 포함할 수 있다. 이때, 공진이탈방지신호가 출력되면 제1스위칭신호(HO)가 오프되어 제1스위칭신호(HO)가 오프되도록 할 수 있다. 제1스위칭신호(HO)가 오프되는 것은 제1스위칭신호(HO)를 출력하는 구성부(예를 들면, 톱니파생성부(131b), 펄스파생성부(132b))가 리셋되는 것 일 수 있다. The driving method of the power supply apparatus 100 further includes turning on the first FET M1 by the first switching signal HO so that the driving current IS flows through the first winding L1 of the transformer 110a, (S600) in which the driving voltage VL is induced in accordance with the flow of the driving current (IS), and if it is determined that the resonance departure occurrence condition is satisfied by the sensed driving current and the driving current, And a step (S610) of delaying and outputting the resonance departure prevention signal if the resonance departure occurrence condition is not satisfied. At this time, when the resonance departure prevention signal is outputted, the first switching signal HO is turned off and the first switching signal HO is turned off. The turning off of the first switching signal HO may be such that the component for outputting the first switching signal HO (for example, the sawtooth wave generating section 131b and the pulse derivative generating section 132b) is reset.

그리고, 전원장치(100)의 구동방법은 공진이탈방지신호가 종료된 후 데드타임신호에 의해 제1FET와 제2FET가 동시에 턴오프 상태를 유지하는 단계(S620)와, 제2스위칭신호(LO)에 의해 제2FET(M2)가 턴온되는 단계(S630)를 더 포함할 수 있다. 데드타임신호(Idead)는 데드타임신호생성기(134b)에서 출력될 수 있다. 그리고, 제2스위칭신호(LO)는 제1스위칭신호(HO)와 동일한 동작에 의해 공진이탈방지신호에 의해 지연되어 출력될 수 있다. 여기서, 동일한 동작은 완전 동일만을 의미하는 것은 아니며 동작순서 등에서 차이가 있을 수 있다. The method of driving the power supply apparatus 100 further includes a step S620 of maintaining the first FET and the second FET simultaneously in a turned off state by a dead time signal after the resonance departure prevention signal is terminated, The second FET M2 may be turned on (S630). The dead time signal Idead may be output from the dead time signal generator 134b. The second switching signal LO can be delayed and output by the resonance departure prevention signal by the same operation as the first switching signal HO. Here, the same operation does not mean completely identical, and there may be a difference in the operation order and the like.

도 7은 도 2에 도시된 전원장치의 구동방법의 제2실시예를 나타내는 타이밍도이다.7 is a timing chart showing a second embodiment of the driving method of the power supply device shown in Fig.

도 7을 참조하면, 전원장치(100)의 구동방법에 의하면, 제1스위칭신호(HO)에 의해 제1FET(M1)를 턴온시킨 후 구동전류(IS)에 대응하는 제2전압(IS_L)을 감지할 수 있다(S700). 그리고, 제1FET(M1)을 턴오프시킨 후 제2FET를 턴온시킬 수 있다(S710). 그리고, 제2전압(IS_L)의 전압레벨을 감지한다(S720). 그리고, 제2전압(IS_L)의 전압레벨을 기 설정된 마진과 비교를 할 수 있다(S730). 마진이 더 크면, 즉 마진이 충분하면, 재2FET(M2)가 턴오프되지 않도록 지연시간을 설정할 수 있다(S740). 그리고, 마진이 더 작으면, 즉, 마진이 충분하지 않으면, 공진이탈 여부를 판단할 수 있다(S750). 공진이탈여부를 판단하여 공진이탈조건을 만족하면 설정된 지연시간에 대응하여 제2FET(M2)가 턴오프될 수 있다(S760). 그리고, 공진이탈 여부를 판단하여 공진이탈조건을 만족하지 않은 것으로 판단하면 공진이탈 방지기능을 종료할 수 있다. 이때, 설정된 지연시간을 초기화할 수 있다. Referring to FIG. 7, according to the driving method of the power supply apparatus 100, after the first FET M1 is turned on by the first switching signal HO, the second voltage IS_L corresponding to the driving current IS is (S700). Then, the first FET M1 may be turned off and the second FET may be turned on (S710). Then, the voltage level of the second voltage IS_L is sensed (S720). Then, the voltage level of the second voltage IS_L can be compared with a preset margin (S730). If the margin is larger, that is, if the margin is sufficient, the delay time can be set so that the re-2FET M2 is not turned off (S740). If the margin is smaller, that is, if the margin is insufficient, it is possible to determine whether or not the resonance is released (S750). If the resonance deviation condition is satisfied, the second FET M2 may be turned off in response to the set delay time (S760). If it is determined that the resonance deviation is not satisfied and the resonance separation condition is not satisfied, the resonance separation prevention function can be terminated. At this time, the set delay time can be initialized.

그리고, 상기의 방법으로 제1FET(M1)의 지연시간을 설정하고 그에 따라 동작하도록 할 수 있다. Then, the delay time of the first FET M1 can be set by the above-described method, and the delay time can be set to operate accordingly.

본 명세서의 청구항들에서, 특정 기능을 수행하기 위한 수단으로서 표현된 요소는 특정 기능을 수행하는 임의의 방식을 포괄하고, 이러한 요소는 특정 기능을 수행하는 회로 요소들의 조합, 또는 특정 기능을 수행하기 위한 소프트웨어를 수행하기 위해 적합한 회로와 결합된, 펌웨어, 마이크로코드 등을 포함하는 임의의 형태의 소프트웨어를 포함할 수 있다. In the claims hereof, the elements depicted as means for performing a particular function encompass any way of performing a particular function, such elements being intended to encompass a combination of circuit elements that perform a particular function, Or any form of software, including firmware, microcode, etc., in combination with circuitry suitable for carrying out the software for the processor.

본 명세서에서 본 발명의 원리들의 '일 실시예' 등과 이런 표현의 다양한 변형들의 지칭은 이 실시예와 관련되어 특정 특징, 구조, 특성 등이 본 발명의 원리의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 표현 '일 실시예에서'와, 본 명세서 전체를 통해 개시된 임의의 다른 변형례들은 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. Reference throughout this specification to " one embodiment ", etc. of the principles of the invention, and the like, as well as various modifications of such expression, are intended to be within the spirit and scope of the appended claims, it means. Thus, the appearances of the phrase " in one embodiment " and any other variation disclosed throughout this specification are not necessarily all referring to the same embodiment.

본 명세서에서 '연결된다' 또는 '연결하는'등과 이런 표현의 다양한 변형들의 지칭은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 또한 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 아울러 본 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.It will be understood that the term " connected " or " connecting ", and the like, as used in the present specification are intended to include either direct connection with other components or indirect connection with other components. Also, the singular forms in this specification include plural forms unless the context clearly dictates otherwise. Also, components, steps, operations, and elements referred to in the specification as " comprises " or " comprising " refer to the presence or addition of one or more other components, steps, operations, elements, and / or devices.

100: 전원장치 110: 전원생성부
110a: 변압기 110b: 정류부
120: 감지부 130: 제어부
130a: 공진이탈방지회로부 130b: 스위칭신호생성부100: Power supply unit 110: Power generation unit
110a: Transformer 110b:
120: sensing unit 130:
130a: Resonance deviation preventing circuit part 130b: Switching signal generating part

Claims (31)

제1FET와 제2FET를 서로 다른 시간에 턴온시키는 제1스위칭신호와 제2스위칭신호를 출력하는 제어장치에 있어서,
구동전류와 구동전압을 감지하고 상기 구동전류와 상기 구동전압을 이용하여 공진이탈발생조건을 판단하고, 상기 공진이탈발생조건이 만족되면 공진이탈방지신호를 생성하여 출력하되, 상기 공진이탈발생조건이 만족되지 않으면 상기 공진이탈발생조건을 만족할 때까지 상기 공진이탈방지신호를 지연하여 출력하는 공진이탈방지회로부; 및
상기 제1스위칭신호와 상기 제2스위칭신호를 생성하여 출력하되, 상기 공진이탈방지신호에 대응하여 제1스위칭신호 또는 상기 제2스위칭신호의 주파수를 각각 조절하는 스위칭신호생성부를 포함하는 제어장치.A control device for outputting a first switching signal and a second switching signal for turning on a first FET and a second FET at different times,
A resonance departure avoidance signal is generated and output when the resonance departure occurrence condition is satisfied, and the resonance departure occurrence condition A resonance departure prevention circuit for delaying and outputting the resonance departure prevention signal until the resonance departure occurrence condition is satisfied; And
And a switching signal generator for generating and outputting the first switching signal and the second switching signal and adjusting a frequency of the first switching signal or the second switching signal in accordance with the resonance departure prevention signal, respectively. 제1항에 있어서,
상기 공진이탈발생조건은 상기 구동전압이 소정전압과 위상차가 있고, 상기 구동전류가 소정 범위 내인 제어장치.The method according to claim 1,
Wherein the resonance deviation occurrence condition is such that the drive voltage has a phase difference from a predetermined voltage, and the drive current is within a predetermined range. 제2항에 있어서,
상기 공진이탈방지회로부는 위상감지부를 포함하고, 상기 위상감지부에서 상기 위상차를 판단하는 제어장치.3. The method of claim 2,
Wherein the resonance separation prevention circuit portion includes a phase sensing portion, and the phase sensing portion determines the phase difference. 제1항에 있어서,
상기 공진이탈방지회로부는 제1캐패시터와 소정 시간 경과 후에 병렬로 연결되는 적어도 하나의 제2캐패시터를 포함하는 제어장치. The method according to claim 1,
And the resonance separation prevention circuit portion includes at least one second capacitor connected in parallel to the first capacitor after a predetermined time elapses. 제4항에 있어서,
상기 공진이탈방지회로부는 카운터를 포함하고, 상기 제2캐패시터는 복수의 캐패시터를 포함하며, 상기 복수의 캐패시터는 상기 카운터에 의해 상기 제1캐패시터와 병렬로 연결되는 제어장치.5. The method of claim 4,
Wherein the resonance separation prevention circuit portion includes a counter, the second capacitor includes a plurality of capacitors, and the plurality of capacitors are connected in parallel with the first capacitor by the counter. 제1항에 있어서,
상기 구동전압은 상기 제1스위칭신호에 대응하여 양의 전압레벨을 갖고 상기 제2스위칭신호에 대응하여 음의 전압레벨을 갖는 제어장치. The method according to claim 1,
Wherein the driving voltage has a positive voltage level corresponding to the first switching signal and a negative voltage level corresponding to the second switching signal. 제1항에 있어서,
상기 스위칭신호생성부는 상기 공진이탈발생조건이 만족되면 상기 제1스위칭신호와 상기 제2스위칭신호를 출력하지 않는 제어장치.The method according to claim 1,
Wherein the switching signal generator does not output the first switching signal and the second switching signal when the resonance departure occurrence condition is satisfied. 제1항에 있어서,
상기 공진이탈방지회로부는 상기 구동전압에 대응하는 제1전압을 전달받고, 상기 제1전압이 양의 전압이면 상기 구동전압의 위상차이를 검출하는 제1위상검출기와,
상기 제1위상검출기의 출력신호와 리셋신호를 OR 연산하는 제1OR 연산기와,
상기 제1OR 연산기가 양의 신호를 출력하면 턴온되는 제1트랜지스터와,
제1전류를 충전하되, 상기 제1트랜지스터가 턴온되면 방전되는 제1캐패시터와,
제1스위치와 직렬로 연결되며 상기 제1스위치가 턴온되면 상기 제1캐패시터와 병렬로 연결되는 제2캐패시터와,
상기 제1캐패시터와 상기 제2캐패시터에 저장된 전압과 제1기준전압을 비교하고, 비교결과에 대응하여 제1리셋신호를 출력하는 제1비교기와,
상기 구동전압에 대응하는 상기 제1전압을 전달받고, 상기 제1전압이 음의 전압이면 상기 구동전압의 위상차이를 검출하는 제2위상검출기와,
상기 제2위상검출기의 출력신호와 리셋신호를 OR 연산하는 제2OR 연산기와,
상기 제2OR 연산기가 양의 신호를 출력하면 턴온되는 제2트랜지스터와,
제2전류를 충전하되, 상기 제2트랜지스터가 턴온되면 방전되는 제3캐패시터와,
제2스위치와 직렬로 연결되며 상기 제2스위치가 턴온되면 상기 제3캐패시터와 병렬로 연결되는 제4캐패시터와,
상기 제3캐패시터와 상기 제4캐패시터에 저장된 전압과 제2기준전압을 비교하고, 비교결과에 대응하여 제2리셋신호를 출력하는 제2비교기를 포함하는 제어장치.The method according to claim 1,
A first phase detector for receiving a first voltage corresponding to the driving voltage and detecting a phase difference of the driving voltage when the first voltage is a positive voltage;
A first OR operator for performing an OR operation on an output signal of the first phase detector and a reset signal;
A first transistor which is turned on when the first OR operator outputs a positive signal,
A first capacitor charged with a first current, discharged when the first transistor is turned on,
A second capacitor connected in series with the first switch and connected in parallel with the first capacitor when the first switch is turned on,
A first comparator for comparing a voltage stored in the first capacitor and the second capacitor with a first reference voltage and outputting a first reset signal corresponding to a comparison result;
A second phase detector receiving the first voltage corresponding to the driving voltage and detecting a phase difference of the driving voltage when the first voltage is a negative voltage,
A second OR operator for performing an OR operation on an output signal of the second phase detector and a reset signal;
A second transistor which is turned on when the second OR operator outputs a positive signal,
A third capacitor charged with a second current, discharged when the second transistor is turned on,
A fourth capacitor connected in series with the second switch and connected in parallel to the third capacitor when the second switch is turned on,
And a second comparator for comparing a voltage stored in the third capacitor and the fourth capacitor with a second reference voltage and outputting a second reset signal in accordance with the comparison result. 제8항에 있어서,
상기 공진이탈방지회로부는 카운팅신호를 출력하는 카운터를 포함하며, 상기 카운팅신호는 상기 제1캐패시터가 턴온된 후 소정시간 경과 후 상기 제1스위치를 턴온시키고, 상기 제3캐패시터가 턴온된 후 소정시간 경과 후 상기 제2스위치를 턴온시키는 제어장치.9. The method of claim 8,
Wherein the resonance departure prevention circuit includes a counter for outputting a counting signal and the counting signal is a signal for turning on the first switch after a predetermined time elapses after the first capacitor is turned on, And turns on the second switch after the elapse of a predetermined period of time. 제9항에 있어서,
상기 공진이탈방지회로부는 제1신호와 제2신호와 제3신호와 제4신호를 생성하는 신호생성부를 포함하고,
상기 제1신호에 의해 상기 제1전류가 상기 제1캐패시터에 공급되고 상기 제2신호에 의해 상기 제2전류가 상기 제3캐패시터에 공급되는 제어장치.10. The method of claim 9,
Wherein the resonance departure prevention circuit comprises a signal generator for generating a first signal, a second signal, a third signal and a fourth signal,
Wherein the first current is supplied to the first capacitor by the first signal and the second current is supplied to the third capacitor by the second signal. 제10항에 있어서,
상기 카운터는 상기 제1스위칭신호와 상기 제3신호를 AND 연산하는 제1AND 연산부와, 상기 제2스위칭신호와 상기 제4신호를 AND 연산하는 제2AND 연산부로부터 각각 신호를 전달받아 상기 카운팅신호의 출력을 정지시키는 제어장치.11. The method of claim 10,
The counter receives a signal from the second AND operation unit for ANDing the second switching signal and the fourth signal, and outputs the counting signal . 제1항에 있어서,
상기 공진이탈방지신호는 상기 스위칭신호생성부의 동작을 리셋하여 상기 제1스위칭신호와 상기 제2스위칭신호의 듀티를 조절하는 제어장치. The method according to claim 1,
Wherein the resonance departure prevention signal resets the operation of the switching signal generator to adjust the duty of the first switching signal and the second switching signal. 제1항에 있어서,
상기 스위칭신호생성부는 상기 제1스위칭신호를 전달하여 상기 제1FET가 턴온되도록 하고, 데드타임신호에 의해 상기 제2FET가 상기 제2스위칭신호에 의해 턴온되기 전에 상기 제1FET가 턴오프되도록 하되, 상기 공진이탈방지신호는 상기 데드타임신호가 전달되기 전에 상기 제1FET를 턴오프시키는 제어장치. The method according to claim 1,
Wherein the switching signal generator transmits the first switching signal to cause the first FET to turn on and causes the first FET to be turned off before the second FET is turned on by the second switching signal due to a dead time signal, And the resonance departure prevention signal turns off the first FET before the dead time signal is transmitted. 제13항에 있어서,
상기 제어장치는
톱니파를 생성하되, 상기 공진이탈방지신호를 전달받으면 리셋되는 톱니파 생성부와,
상기 톱니파를 전달받아 펄스파를 생성하되, 상기 공진이탈방지신호를 전달받으면 리셋되는 펄스파 생성부와,
상기 펄스파를 전달받아 제1스위칭신호와 제2스위칭신호를 생성하고 출력하는 게이트드라이버를 더 포함하는 제어장치.14. The method of claim 13,
The control device
A sawtooth wave generating unit for generating a sawtooth wave, the sawtooth wave generating unit being reset when receiving the resonance departure prevention signal,
A pulsed wave generating unit that receives the sawtooth wave to generate a pulse wave and is reset when receiving the resonance departure prevention signal,
And a gate driver which receives the pulse wave and generates and outputs a first switching signal and a second switching signal. 제1FET와 제2ET의 스위칭동작에 의해 입력전압을 전달받아 소정의 전압레벨을 갖는 출력전압을 생성하는 전원생성부;
상기 전원생성부에서 흐르는 전류에 대응하는 구동전류와 상기 입력전압에 대응하는 구동전압을 감지하는 감지부; 및
상기 제1FET와 제2FET를 서로 다른 시간에 턴온시키는 제1스위칭신호와 제2스위칭신호를 출력하는 제어부를 포함하며,
상기 제어부는,
상기 구동전류와 상기 구동전압을 이용하여 공진이탈발생조건을 판단하고, 상기 공진이탈발생조건이 만족되면 공진이탈방지신호를 생성하여 출력하되, 상기 공진이탈발생조건을 만족할 때까지 상기 공진이탈방지신호를 유지하는 공진이탈방지회로부; 및
상기 제1스위칭신호와 상기 제2스위칭신호를 생성하여 출력하되, 상기 공진이탈방지신호에 대응하여 제1스위칭신호와 상기 제2스위칭신호의 주파수를 각각 조절하는 스위칭신호생성부를 포함하는 전원장치.A power generator for receiving an input voltage by a switching operation of the first FET and the second ET and generating an output voltage having a predetermined voltage level;
A sensing unit sensing a driving current corresponding to a current flowing in the power generating unit and a driving voltage corresponding to the input voltage; And
And a controller for outputting a first switching signal and a second switching signal for turning on the first FET and the second FET at different times,
Wherein,
Wherein the resonance departure prevention signal is generated by using the drive current and the drive voltage to generate a resonance departure prevention signal when the resonance departure occurrence condition is satisfied, A resonance separation prevention circuit portion for maintaining the resonance separation prevention circuit portion; And
And a switching signal generator for generating and outputting the first switching signal and the second switching signal and adjusting a frequency of the first switching signal and the second switching signal respectively corresponding to the resonance departure prevention signal. 제15항에 있어서,
상기 공진이탈발생조건은 상기 구동전압이 소정전압과 위상차가 있고, 상기 구동전류가 소정 범위 내인 전원장치.16. The method of claim 15,
Wherein the resonance departure occurrence condition is such that the drive voltage has a phase difference from a predetermined voltage, and the drive current is within a predetermined range. 제16항에 있어서,
상기 공진이탈방지회로부는 위상감지부를 포함하고, 상기 위상감지부에서 상기 위상차를 판단하는 전원장치.17. The method of claim 16,
Wherein the resonance separation prevention circuit portion includes a phase sensing portion, and the phase sensing portion determines the phase difference. 제15항에 있어서,
상기 공진이탈방지회로부는 제1캐패시터와 소정 시간 경과 후에 병렬로 연결되는 적어도 하나의 제2캐패시터를 포함하는 전원장치. 16. The method of claim 15,
And the resonance separation prevention circuit portion includes at least one second capacitor connected in parallel to the first capacitor after a predetermined time elapses. 제18항에 있어서,
상기 공진이탈방지회로부는 카운터를 포함하고, 상기 제2캐패시터는 복수의 캐패시터를 포함하며, 상기 복수의 캐패시터는 상기 카운터에 의해 상기 제1캐패시터와 병렬로 연결되는 전원장치.19. The method of claim 18,
Wherein the resonance separation prevention circuitry includes a counter, the second capacitor includes a plurality of capacitors, and the plurality of capacitors are connected in parallel with the first capacitor by the counter. 제15항에 있어서,
상기 구동전압은 상기 제1스위칭신호에 대응하여 양의 전압레벨을 갖고 상기 제2스위칭신호에 대응하여 음의 전압레벨을 갖는 전원장치. 16. The method of claim 15,
Wherein the driving voltage has a positive voltage level corresponding to the first switching signal and a negative voltage level corresponding to the second switching signal. 제15항에 있어서,
상기 스위칭신호생성부는 상기 공진이탈발생조건이 만족되면 상기 제1스위칭신호와 상기 제2스위칭신호를 출력하지 않는 전원장치.16. The method of claim 15,
Wherein the switching signal generator does not output the first switching signal and the second switching signal when the resonance departure occurrence condition is satisfied. 제15항에 있어서,
상기 공진이탈방지회로부는
상기 구동전압에 대응하는 제1전압을 전달받고, 상기 제1전압이 양의 전압이면 상기 구동전압의 위상차이를 검출하는 제1위상검출기와,
상기 제1위상검출기의 출력신호와 리셋신호를 OR 연산하는 제1OR 연산기와,
상기 제1OR 연산기가 양의 신호를 출력하면 턴온되는 제1트랜지스터와,
상기 구동전류에 대응하는 제1전류를 충전하되, 상기 제1트랜지스터가 턴온되면 방전되는 제1캐패시터와,
제1스위치와 직렬로 연결되며 상기 제1스위치가 턴온되면 상기 제1캐패시터와 병렬로 연결되는 제2캐패시터와,
상기 제1캐패시터와 상기 제2캐패시터에 저장된 전압과 제1기준전압을 비교하고, 비교결과에 대응하여 제1리셋신호를 출력하는 제1비교기와,
상기 구동전압에 대응하는 제2전압을 전달받고, 상기 제2전압이 음의 전압이면 상기 구동전압의 위상차이를 검출하는 제2위상검출기와,
상기 제2위상검출기의 출력신호와 리셋신호를 OR 연산하는 제2OR 연산기와,
상기 제2OR 연산기가 양의 신호를 출력하면 턴온되는 제2트랜지스터와,
충전전류에 대응하는 제2전류를 충전하되, 상기 제2트랜지스터가 턴온되면 방전되는 제3캐패시터와,
제2스위치와 직렬로 연결되며 상기 제2스위치가 턴온되면 상기 제3캐패시터와 병렬로 연결되는 제4캐패시터와,
상기 제3캐패시터와 상기 제4캐패시터에 저장된 전압과 제2기준전압을 비교하고, 비교결과에 대응하여 제2리셋신호를 출력하는 제2비교기를 포함하는 전원장치.16. The method of claim 15,
The resonance separation prevention circuit
A first phase detector receiving a first voltage corresponding to the driving voltage and detecting a phase difference of the driving voltage when the first voltage is a positive voltage,
A first OR operator for performing an OR operation on an output signal of the first phase detector and a reset signal;
A first transistor which is turned on when the first OR operator outputs a positive signal,
A first capacitor charged with a first current corresponding to the driving current, the first capacitor being discharged when the first transistor is turned on,
A second capacitor connected in series with the first switch and connected in parallel with the first capacitor when the first switch is turned on,
A first comparator for comparing a voltage stored in the first capacitor and the second capacitor with a first reference voltage and outputting a first reset signal corresponding to a comparison result;
A second phase detector for receiving a second voltage corresponding to the driving voltage and detecting a phase difference of the driving voltage when the second voltage is a negative voltage,
A second OR operator for performing an OR operation on an output signal of the second phase detector and a reset signal;
A second transistor which is turned on when the second OR operator outputs a positive signal,
A third capacitor charged with a second current corresponding to the charging current and discharged when the second transistor is turned on,
A fourth capacitor connected in series with the second switch and connected in parallel to the third capacitor when the second switch is turned on,
And a second comparator for comparing a voltage stored in the third capacitor and the fourth capacitor with a second reference voltage and outputting a second reset signal in response to the comparison result. 제22항에 있어서,
상기 공진이탈방지회로부는 카운터를 더 포함하며, 상기 카운터에서 상기 제1캐패시터가 턴온된 후 소정시간 경과 후 상기 제1스위치를 턴온시키고, 상기 제3캐패시터가 턴온된 후 소정시간 경과 후 상기 제2스위치를 턴온시키는 전원장치.23. The method of claim 22,
Wherein the resonance separation prevention circuit portion further includes a counter for turning on the first switch after a predetermined time has elapsed after the first capacitor is turned on in the counter, and after a predetermined time has elapsed after the third capacitor is turned on, A power supply that turns on the switch. 제23항에 있어서,
상기 공진이탈방지회로부는 상기 제1전류와 상기 제2전류와 제2전압과 제3전압을 생성하는 신호생성부를 포함하고,
상기 카운터는 상기 제1스위칭신호와 상기 제2전압을 AND 연산하는 제1AND 연산부와, 상기 제2스위칭신호와 상기 제3전압을 AND 연산하는 제2AND 연산부로부터 각각 신호를 전달받아 상기 제1스위치와 상기 제2스위치를 각각 턴온시키는 전원장치.24. The method of claim 23,
Wherein the resonance separation prevention circuit includes a signal generator for generating the first current, the second current, the second voltage and the third voltage,
Wherein the counter receives a signal from a second AND operation unit for performing AND operation of the second switching signal and the third voltage and a second AND operation unit for performing AND operation of the first switching signal and the second voltage, And turns on the second switch. 제15항에 있어서,
상기 공진이탈방지신호는 상기 스위칭신호생성부의 동작을 리셋하여 상기 제1스위칭신호와 상기 제2스위칭신호의 듀티를 조절하는 전원장치. 16. The method of claim 15,
Wherein the resonance departure prevention signal resets the operation of the switching signal generator to adjust the duty of the first switching signal and the second switching signal. 제15항에 있어서,
상기 스위칭신호생성부는 상기 제1스위칭신호를 전달하여 상기 제1FET가 턴온되도록 하고, 데드타임신호에 의해 상기 제2FET가 상기 제2스위칭신호에 의해 턴온되기 전에 상기 제1FET가 턴오프되도록 하되, 상기 공진이탈방지신호는 상기 데드타임신호가 전달되기 전에 상기 제1FET를 턴오프시키는 전원장치. 16. The method of claim 15,
Wherein the switching signal generator transmits the first switching signal to cause the first FET to turn on and causes the first FET to be turned off before the second FET is turned on by the second switching signal due to a dead time signal, And the resonance departure prevention signal turns off the first FET before the dead time signal is transmitted. 제26항에 있어서,
상기 제어부는
톱니파를 생성하되, 상기 공진이탈방지신호를 전달받으면 리셋되는 톱니파 생성부와,
상기 톱니파를 전달받아 펄스파를 생성하되, 상기 공진이탈방지신호를 전달받으면 리셋되는 펄스파 생성부와,
상기 펄스파를 전달받아 제1스위칭신호와 제2스위칭신호를 생성하고 출력하는 게이트드라이버를 더 포함하는 전원장치.27. The method of claim 26,
The control unit
A sawtooth wave generating unit for generating a sawtooth wave, the sawtooth wave generating unit being reset when receiving the resonance departure prevention signal,
A pulsed wave generating unit that receives the sawtooth wave to generate a pulse wave and is reset when receiving the resonance departure prevention signal,
And a gate driver receiving the pulse wave to generate and output a first switching signal and a second switching signal. 제15항에 있어서,
상기 전원생성부는 제1권선과 제2권선을 포함하는 변압기와, 상기 제1권선에 유도되는 전압에 의해 소정의 전압이 유도되는 서브권선을 더 포함하고, 상기 구동전류는 상기 변압기의 제1권선에 흐르는 전류에 대응되고, 상기 구동전압은 상기 서브권선에 유도되는 전압에 대응되는 전원장치. 16. The method of claim 15,
Wherein the power generation section further comprises a transformer including a first winding and a second winding, and a sub-winding to which a predetermined voltage is induced by a voltage induced in the first winding, And the drive voltage corresponds to a voltage induced in the sub-winding. 제1FET와 제2FET를 서로 다른 시간에 턴온시키는 제1스위칭신호와 제2스위칭신호를 통해 소정전압레벨을 갖는 전압을 출력하는 전원장치의 구동방법에 있어서,
상기 제1스위칭신호에 의해 상기 제1FET를 턴온시켜 변압기의 제1권선에 소정전류와 소정전압이 유도되는 단계; 및
상기 소정전류와 상기 소정전압에 대응되는 구동전류와 구동전압을 감지하여, 공진이탈발생조건을 만족하면 공진이탈방지신호를 출력하여 상기 제1스위칭신호가 오프되도록 하되, 상기 공진이탈발생조건을 만족할 때까지 상기 공진이탈방지신호를 지연하여 출력하는 하는 단계를 포함하는 전원장치의 구동방법. A driving method of a power supply device that outputs a first switching signal for turning on a first FET and a second FET at different times and a voltage having a predetermined voltage level through a second switching signal,
Turning on the first FET by the first switching signal to induce a predetermined current and a predetermined voltage in a first winding of the transformer; And
Wherein the first switching signal is turned off by detecting a drive current and a drive voltage corresponding to the predetermined current and the predetermined voltage and outputting a resonance departure prevention signal when the resonance departure occurrence condition is satisfied, And outputting the resonance departure prevention signal in a delayed manner. 제29항에 있어서,
상기 전원장치의 구동방법은,
상기 공진이탈방지신호가 종료된 후 데드타임신호에 의해 상기 제1FET와 상기 제2FET가 동시에 턴오프되는 단계와,
상기 제2FET가 상기 제2스위칭신호에 의해 턴온되는 단계를 더 포함하는 전원장치의 구동방법. 30. The method of claim 29,
The method of driving the power supply apparatus includes:
A step in which the first FET and the second FET are simultaneously turned off by a dead time signal after the resonance departure prevention signal is terminated,
And the second FET is turned on by the second switching signal. 제29항에 있어서,
상기 공진이탈방지신호에 의해 상기 제1스위칭신호는 리셋되는 전원장치의 구동방법. 30. The method of claim 29,
And the first switching signal is reset by the resonance deviation prevention signal.
KR1020140156875A 2014-11-12 2014-11-12 Switching controller and power conveter including the same KR102260299B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140156875A KR102260299B1 (en) 2014-11-12 2014-11-12 Switching controller and power conveter including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140156875A KR102260299B1 (en) 2014-11-12 2014-11-12 Switching controller and power conveter including the same

Publications (2)

Publication Number Publication Date
KR20160056975A true KR20160056975A (en) 2016-05-23
KR102260299B1 KR102260299B1 (en) 2021-06-04

Family

ID=56104021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140156875A KR102260299B1 (en) 2014-11-12 2014-11-12 Switching controller and power conveter including the same

Country Status (1)

Country Link
KR (1) KR102260299B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09308243A (en) * 1996-05-17 1997-11-28 Sanken Electric Co Ltd Resonance-type switching power supply
WO2012105077A1 (en) * 2011-02-01 2012-08-09 富士電機株式会社 Resonant-type switching power supply apparatus
KR20130103418A (en) * 2012-03-09 2013-09-23 캐논 가부시끼가이샤 Power supply device and image forming apparatus
KR20140001084A (en) 2012-06-27 2014-01-06 매크로블록 인코포레이티드 A common-core power factor correction resonant converter
JP2014060895A (en) 2012-09-19 2014-04-03 Minebea Co Ltd Power supply device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09308243A (en) * 1996-05-17 1997-11-28 Sanken Electric Co Ltd Resonance-type switching power supply
WO2012105077A1 (en) * 2011-02-01 2012-08-09 富士電機株式会社 Resonant-type switching power supply apparatus
KR20130103418A (en) * 2012-03-09 2013-09-23 캐논 가부시끼가이샤 Power supply device and image forming apparatus
KR20140001084A (en) 2012-06-27 2014-01-06 매크로블록 인코포레이티드 A common-core power factor correction resonant converter
JP2014060895A (en) 2012-09-19 2014-04-03 Minebea Co Ltd Power supply device

Also Published As

Publication number Publication date
KR102260299B1 (en) 2021-06-04

Similar Documents

Publication Publication Date Title
US10608543B2 (en) Resonant converter and driving method thereof
US9825453B2 (en) Protection mode control circuit, switch control circuit including the protection mode control circuit and power supply device including the switch control circuit
US20180159437A1 (en) Control method and control apparatus for flyback circuit
US9525358B2 (en) Resonant converter, control circuit and associated control method with adaptive dead-time adjustment
JP4735072B2 (en) Switching power supply
US20190123634A1 (en) Load detecting device
US20180358902A1 (en) Peak switching and optimal sr drive timing control
US9948187B2 (en) System and method for a switched-mode power supply
US9564826B2 (en) Current resonant power supply device
US20160322909A1 (en) Systems and methods for regulating power conversion systems with output detection and synchronized rectifying mechanisms
US9042128B2 (en) Switching power supply
JP6075008B2 (en) Switching power supply
US20090201705A1 (en) Energy converting apparatus, and semiconductor device and switching control method used therein
US8416597B2 (en) Control device for rectifiers of switching converters
KR20100100244A (en) Protection circuit, resonant converter comprising the protection circuit and protecting method of the resonant converter
US11128228B2 (en) Switching power supply device
CN111585444A (en) Switching converter and method for operating a switching converter
US11929684B2 (en) Isolated power supply control circuits, isolated power supply and control method thereof
WO2010125751A1 (en) Switching power supply device
JP2010279194A (en) Power source apparatus
US10050541B2 (en) Synchronous rectifier control with second assertion of drive signal during conduction phase
US9627988B2 (en) Switch control circuit and resonant converter including the same
US20150229226A1 (en) Resonant converter and driving method thereof
KR102260299B1 (en) Switching controller and power conveter including the same
KR20150070590A (en) Circuit for driving synchronous rectifier and power supply apparatus including the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right