KR20160055334A - Organic field-effect transistors, and method for preparing thereof - Google Patents

Organic field-effect transistors, and method for preparing thereof Download PDF

Info

Publication number
KR20160055334A
KR20160055334A KR1020140154519A KR20140154519A KR20160055334A KR 20160055334 A KR20160055334 A KR 20160055334A KR 1020140154519 A KR1020140154519 A KR 1020140154519A KR 20140154519 A KR20140154519 A KR 20140154519A KR 20160055334 A KR20160055334 A KR 20160055334A
Authority
KR
South Korea
Prior art keywords
sam
insulating layer
alkyl group
self
main chain
Prior art date
Application number
KR1020140154519A
Other languages
Korean (ko)
Other versions
KR101649553B1 (en
Inventor
정병준
이창희
노정균
Original Assignee
서울시립대학교 산학협력단
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단, 서울대학교산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020140154519A priority Critical patent/KR101649553B1/en
Publication of KR20160055334A publication Critical patent/KR20160055334A/en
Application granted granted Critical
Publication of KR101649553B1 publication Critical patent/KR101649553B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]

Abstract

The present invention relates to an organic field-effect transistor and a method for preparing the same, the organic field-effect transistor including an insulation layer which is surface-modified by forming a self-assembled monolayer using a silazane-based material in which a main chain has 1 to 12 alkyl groups. According to the present invention, the organic field-effect transistors can be manufactured, in which the self-assembled monolayers are formed by modifying the surface of the insulation layer using various silazane-based materials having different alkyl groups of the main chain. Additionally, by performing two-step self-assembled monolayer processing using the silazane-based materials with different alkyl groups of the main chain when the insulation layer is surface-modified, both mobility and bias stability which are in a trade-off relationship can be improved.

Description

유기 전계 효과 트랜지스터의 제조방법{Organic field-effect transistors, and method for preparing thereof}[0001] The present invention relates to a method of manufacturing an organic field-effect transistor,

본 발명은 높은 이동도(mobility)와 우수한 바이어스 안정성(bias stability)을 가지는 유기 전계 효과 트랜지스터의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing an organic field effect transistor having high mobility and excellent bias stability.

최근 유기 전계 효과 트랜지스터(Organic field-effect transistors, 이하 'OFETs' 라 함)의 유연성, 용액 안정성 및 넓은 영역에서의 응용가능성과 같은 우수한 특징들 때문에 그 관심이 증가되고 있다. OFET는 무선 주파수 식별장치 태그(RFID tags)와 같은 플렉시블 기판 및 저가 전자기기의 후판(backplane)용으로 사용될 수 있는 차세대 해결방안으로 고려되어 왔으며, 그 응용 영역도 온도, 액체, 가스, 압력, 광, 및 생화학 물질 등과 같은 다양한 센싱 디바이스로 확대되고 있다. Recently, interest is increasing due to excellent properties such as flexibility of organic field-effect transistors (hereinafter, referred to as 'OFETs'), solution stability and applicability in a wide area. OFET has been considered as a next-generation solution that can be used for flexible substrates such as RFID tags and backplanes of low-cost electronic devices, and its application areas are temperature, liquid, gas, pressure, optical , And biochemicals.

OFET가 이러한 영역에 이용되기 위해서는, 높은 이동도(mobility)와 우수한 바이어스 안정성(bias stability)가 요구되며, 유기-절연체의 결합 기술은 이를 실현할 수 있는 가장 효과적인 방법 중의 하나이다. 유기 반도체-절연체 결합을 도입할 수 있는 다양한 방법들이 시도되었다. In order for OFET to be used in such a region, high mobility and excellent bias stability are required, and the organic-insulator coupling technique is one of the most effective ways to realize this. Various methods have been attempted to introduce organic semiconductor-insulator bonds.

한편, 자기-조립 단분자막(self-assembled monolayer, 이하 'SAM' 이라 함)은 용액-가공 사용성, 열적 안정성, 및 롤-투-롤 가공가능성을 포함하는 특징들 때문에 자주 사용되어 왔다. 다양한 SAM 재료들과 증착 방법들이 도입되었으며, SAM 처리를 통하여 OFET의 이동도 또는 바이어스 안정성을 향상시킬 수 있는 전문적인 연구들이 수행되어 왔다. On the other hand, self-assembled monolayer (SAM) has been frequently used because of its features including solution-process usability, thermal stability, and roll-to-roll processability. Various SAM materials and deposition methods have been introduced, and specialized studies have been conducted to improve the mobility or bias stability of OFET through SAM processing.

많은 그룹들이 다른 특성들을 가지는 다양한 SAM를 이용하여 OFET의 이동도를 개선시킨 연구들을 보고하였다. 또한, SAM-처리를 통하여 OFET의 바이어스 안정성을 개선시킨 몇몇 연구들도 있었다. Many groups have reported studies that improve the mobility of OFETs using various SAMs with different characteristics. There have also been several studies that have improved the bias stability of OFETs through SAM-processing.

이러한 SAM 처리를 이용한 OFET를 제조하는 종래 기술을 살피면, 특허문헌 1에서는 펜타센, 올리고티오펜 유도체 등은 주로 진공 증착 공정을 통해 박막을 형성한 경우에만 좋은 성능을 나타내고 있고, 용액 공정이 용이하지 않다는 문제점이 있는 점을 감안하여, 합성이 용이하고, 양호한 가공성을 가지며 높은 전하 이동도 및 전류 점멸비를 갖는 반도체 또는 전하 수송 물질로서 사용할 수 있는 신규한 폴리헤테로고리 화합물, 이를 이용한 유기 전자 소자 및 이 유기 전자 소자를 포함하는 전자 장치를 제시하고 있다.In view of the prior art for producing OFET using such SAM treatment, pentacene, oligothiophene derivatives and the like show good performance only when a thin film is formed mainly by a vacuum deposition process, and the solution process is easy It is possible to provide a novel polyether ring compound which can be easily synthesized, has good processability, can be used as a semiconductor or a charge transport material having a high charge mobility and a current flicker ratio, an organic electronic device using the same, And an electronic device including the organic electronic device.

또한, 특허문헌 2에서는 절연층과 반도체층 사이의 점착을 증가시킬 뿐만 아니라, 박막의 결정성을 개선시킨 반도체 박막을 제공하기 위하여, 상기 절연층 상에 전구체 화합물을 이용한 자기조립단분자막(Self-Assembled Monolayer); 상기 자기조립단분자막 상에 형성된 무기 씨드층(inorganic seed layer); 및 상기 무기 씨드층 상에 형성된 반도체층;을 포함하는 것을 특징으로 하는 반도체 박막을 제시하고 있다. In addition, in Patent Document 2, in order to provide a semiconductor thin film which not only increases the adhesion between the insulating layer and the semiconductor layer but also improves the crystallinity of the thin film, a self-assembled monolayer Monolayer); An inorganic seed layer formed on the self-assembled monolayer; And a semiconductor layer formed on the inorganic seed layer.

그러나, 상기 선행 문헌들을 포함한 이전의 연구들은 주로 이동도 또는 바이어스 안정성 중 어느 하나에만 초점이 맞춰져 왔으며, SAM-처리에 따른 OFET에서의 이동도와 바이어스 안정성 간의 상호관계에 대해서는 간과해온 것이 사실이다. 왜냐하면, 실제 사용에 있어서 높은 이동도와 우수한 바이어스 안정성, 이 두 가지 특성은 기본적으로 요구되는 것이고, SAM-처리를 통하여 이동도와 바이어스 안정성이 동시에 어떻게 변화하는지를 밝혀낼 수 있는 보다 체계적인 연구들이 필요한 실정이다.However, previous studies, including the foregoing literature, have focused primarily on either mobility or bias stability and have overlooked the correlation between mobility and bias stability with SAM-processing in OFET. Because of the high mobility and excellent bias stability in practical use, these two characteristics are basically required, and more systematic studies are needed to find out how the mobility and bias stability change simultaneously through SAM-processing.

한국공개특허 2006-0021390Korean Patent Publication 2006-0021390 한국등록특허 10-0661695Korean Patent No. 10-0661695

이에 본 발명에서는 SAM 처리에 따라 OFET에서 이동도와 바이어스 안정성 간의 상호 관계를 규명하고, 트레이드오프(tradeoff) 관계에 있는 두 가지 특성을 모두 개선시킬 수 있는 유기 전계 효과 트랜지스터의 제조방법을 제공하는 데도 있다.
The present invention also provides a method of manufacturing an organic field effect transistor capable of identifying mutual relations between mobility and bias stability in an OFET according to a SAM process and improving both characteristics in a tradeoff relationship .

본 발명의 일 실시예에 따른 유기 전계 효과 트랜지스터의 제조방법은 기판 상에 절연층을 형성시키는 단계, 상기 절연층을 2종 이상의 실라잔계 물질을 이용하여 표면개질시켜 상기 절연층 상에 자기조립단분자막(self-assembled monolayer)을 형성시키는 단계, 및 상기 자기조립단분자막 위에 유기 반도체층을 형성시키는 단계를 포함하는 것일 수 있다.A method of fabricating an organic field effect transistor according to an embodiment of the present invention includes forming an insulating layer on a substrate, modifying the insulating layer using at least two kinds of silane residual materials, assembled monolayer, and forming an organic semiconductor layer on the self-assembled monolayer.

상기 절연층의 표면개질은 연속 공정, 또는 단계적으로 수행되는 것일 수 있다.The surface modification of the insulating layer may be performed continuously or stepwise.

상기 실라잔계 물질은 다음 화학식 1로 표시되는 것일 수 있다:The silazane material may be represented by the following chemical formula 1:

(화학식 1)(Formula 1)

R2-Si(CH3)2-NH-Si(CH3)2-R1 R 2 -Si (CH 3 ) 2 -NH-Si (CH 3 ) 2 -R 1

상기 식에서, R1과 R2는 서로 같거나 다른 것으로서 각각 독립적으로 탄소수 1~12의 알킬기이다. In the above formula, R 1 and R 2 are the same or different and each independently an alkyl group having 1 to 12 carbon atoms.

상기 표면개질은 기화법, 액상 용액 침지법, 및 스핀 코팅법 중에서 선택되는 어느 하나를 이용하는 것일 수 있다.The surface modification may be performed using any one of a vaporization method, a liquid-phase solution immersion method, and a spin coating method.

상기 절연층의 표면개질은 상기 화학식 1에서 주사슬의 알킬기가 5~12인 알킬기가 긴 실라잔계 물질, 및 상기 화학식 1에서 주사슬의 알킬기가 1~4인 알킬기가 짧은 실라잔계 물질을 이용하여 이루어지는 것일 수 있다.The surface modification of the insulating layer may be carried out by using a silane residual material having an alkyl group having a main chain of 5 to 12 in the formula 1 and a silane residual material having a short alkyl group having an alkyl group of 1 to 4 in the main chain of the formula 1 Lt; / RTI >

상기 화학식 1에서 주사슬의 알킬기가 5~12인 알킬기가 긴 실라잔계 물질을 이용한 표면개질을 통하여 상기 절연층 위에 자기조립단분자막이 형성되며, 상기 화학식 1에서 주사슬의 알킬기가 1~4인 알킬기가 짧은 실라잔계 물질을 이용한 표면개질을 통하여 상기 실라잔계 물질이 상기 절연층에 잔류된 히드록시기(-OH)를 피막으로 보호하는 보호막(passivation)을 형성하는 것일 수 있다.
The self-assembled monolayer is formed on the insulating layer by surface modification using an alkyl group having 5 to 12 carbon atoms in the main chain and a long silane residual material in the main chain in the formula 1, The surface of the silazane material may form a passivation layer that protects the hydroxyl group (-OH) remaining in the insulation layer with a coating through a surface modification using a short silazane residual material.

본 발명에 따르면, 주사슬의 알킬기가 상이한 다양한 실라잔계 물질을 이용하여 절연층을 표면개질시켜 자기조립단분자막을 형성시킴으로써 유기 전계 효과 트랜지스터의 이동도와 바이어스 안정성을 제어할 수 있다.According to the present invention, it is possible to control the mobility and bias stability of the organic field effect transistor by forming the self-assembled monolayer by surface-modifying the insulating layer using various silane-based materials having different main chain alkyl groups.

또한, 본 발명에서는 절연층의 표면개질시 주사슬의 알킬기가 상이한 2종 이상의 실라잔계 물질을 이용하여 자기조립단분자막 처리를 함으로써 트레이드오프 (tradeoff) 관계에 있는 이동도(mobility)와 바이어스 안정성(bias stability)을 모두 향상시킬 수 있는 효과를 가진다. In addition, in the present invention, mobility and bias stability in a tradeoff relationship are obtained by performing self-assembled monolayer treatment using two or more kinds of silane residual materials having different alkyl groups in the main chain at the time of surface modification of the insulating layer. stability can be improved.

도 1은 본 발명의 일 실시예에 따라 제조된 유기전계효과 트랜지스터의 구조이고,
도 2는 실시예 1~4와 대조군 1의 OFETs의 -IDS와 VGS 변위 특성을 나타낸 그래프이고,
도 3은 실시예 1~4와 대조군 1의(-IDS)1/2과 VGS 특성을 나타낸 그래프이고,
도 4는 실시예 1~4의 주사슬의 알킬사슬 길이에 따른 평균 이동도와 문턱전압을 나타낸 그래프이고,
도 5~9는 대조군 1(SiO2, 5), 실시예 1~4(6~9)에 형성된 50nm 펜타센 박막(5x5㎛2)의 AFM 표면 특성을 측정한 결과이고,
도 10은 대조군 1, 실시예 1~4에 따른 OFETs의 게이트 바이어스 스트레스 -30V, 2시간 처리 조건에서의 문턱 전압 변위를 나타낸 그래프이고,
도 11은 실시예 1에 따른 OFETs의 시간에 따른 변위 특성을 나타낸 그래프이고,
도 12은 실시예 4에 따른 OFETs의 시간에 따른 변위 특성을 나타낸 그래프이고,
도 13은 본 발명의 실시예 5에 따른 2-스텝 표면개질(SAM-처리)시의 구조 변화를 도식화한 것이고,
도 14는 게이트 바이어스 스트레스 -30V, 2시간 처리 조건에서의 실시예 1, 4, 5의 문턱전압 변위를 나타낸 그래프이고,
도 15는 실시예 4와 5의 on current 하의 드레인 소스 변화를 나타낸 것이다.
1 illustrates a structure of an organic field effect transistor manufactured according to an embodiment of the present invention,
FIG. 2 is a graph showing the -I DS and V GS displacement characteristics of the OFETs of Examples 1 to 4 and the control group 1,
FIG. 3 is a graph showing (-I DS ) 1/2 and V GS characteristics of Examples 1 to 4 and the control group 1,
4 is a graph showing average mobility and threshold voltage according to alkyl chain lengths of the main chains of Examples 1 to 4,
5 to 9 show the results of measurement of AFM surface characteristics of a 50 nm pentacene thin film (5 x 52 ) formed in Control 1 (SiO 2 , 5) and Examples 1 to 4 (6 to 9)
10 is a graph showing the threshold voltage displacement of the OFETs according to the control group 1 and the EXAMPLES 1 to 4 under the processing conditions of gate bias stress -30 V for 2 hours,
11 is a graph showing displacement characteristics of OFETs with time according to the first embodiment,
12 is a graph showing displacement characteristics of OFETs with time according to the fourth embodiment, and FIG.
13 is a schematic diagram showing the structural change at the time of two-step surface modification (SAM-processing) according to Example 5 of the present invention,
14 is a graph showing threshold voltage displacements of Examples 1, 4 and 5 under a processing condition of gate bias stress of -30 V for 2 hours,
15 shows the drain source variation under on current of the fourth and fifth embodiments.

이하에서 본 발명을 더욱 상세하게 설명하면 다음과 같다. Hereinafter, the present invention will be described in more detail.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a,""an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.

본 발명은 이동도와 바이어스 안정성 특성이 우수한 유기 전계효과 트랜지스터(Organic field-effect transistors, OFETs)의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing organic field-effect transistors (OFETs) having excellent mobility and bias stability characteristics.

본 발명에 따른 유기 전계효과 트랜지스터는 주사슬의 알킬기가 상이한 2종 이상의 실라잔계 물질을 이용하여 자기조립단분자막(self-assembled monolayer)을 형성하여 표면개질시킨 절연층을 이용하는 것을 특징으로 한다.
The organic field effect transistor according to the present invention is characterized by using an insulating layer whose surface is modified by forming a self-assembled monolayer using two or more kinds of silane-based materials having different main chain alkyl groups.

다음 도 1에 따른 본 발명의 유기 전계효과 트랜지스터의 구조를 살피면, 기판(11) 상에 형성된 절연층(12), 상기 절연층(12)을 실라잔계 물질을 이용하여 표면개질시켜 형성된 자기조립단분자막(13), 상기 자기조립단분자막(13) 위에 형성된 유기 반도체층(14), 및 상기 유기 반도체층(14) 위에 형성된 전극(15, 소스 및 드레인 전극)을 포함한다.1, an insulating layer 12 formed on a substrate 11, a self-assembled monolayer formed by surface-modifying the insulating layer 12 using a silane residual material, An organic semiconductor layer 14 formed on the self-assembled monolayer 13 and electrodes 15 and source and drain electrodes 15 formed on the organic semiconductor layer 14.

본 발명에 따른 기판(11)은 플라스틱, 유리, 및 실리콘 등의 재질을 사용할 수 있으며, 상기 기판(11)의 종류가 특별히 한정되는 것은 아니다. 또한, 상기 기판(11)은 게이트 전극으로 제공될 수도 있다. 상기 기판(11)은 피라나 용액(piranha solution), 탈이온화된 물, 아세톤, 및 아이소프로필알콜 등을 이용하여 깨끗하게 세정한 후 사용하는 것이 바람직하다.The substrate 11 according to the present invention may be made of a material such as plastic, glass, and silicon, and the type of the substrate 11 is not particularly limited. In addition, the substrate 11 may be provided as a gate electrode. The substrate 11 is preferably cleaned using a piranha solution, deionized water, acetone, isopropyl alcohol, or the like.

또한, 본 발명에서는 상기 기판(11) 상에 절연층(12)을 형성시킨다. 상기 절연층(12) 재료로는 실리콘 디옥사이드(SiO2), Al2O3, HfO2 등의 산화물 형태의 절연막이 바람직하게 이용될 수 있으나, 이에 한정되는 것은 아니다. In the present invention, an insulating layer 12 is formed on the substrate 11. As the material of the insulating layer 12, an insulating film in the form of an oxide such as silicon dioxide (SiO 2 ), Al 2 O 3 , HfO 2 or the like can be preferably used, but the present invention is not limited thereto.

특별히 본 발명에서는 상기 절연층(12)을 알킬기가 상이한 다양한 실라잔계 물질을 이용하여 표면개질시켜 자기조립단분자막(13)을 형성시켜 OFETs의 전하 이동도와 바이어스 안정성을 제어하는 데 특징이 있다.In particular, the present invention is characterized in that the insulating layer 12 is surface-modified by using various silane residual materials having different alkyl groups to form a self-assembled monolayer 13 to control charge transfer and bias stability of OFETs.

상기 자기조립단분자막 형성에 사용되는 SAM 물질은 주사슬의 알킬기가 상이한 실라잔계 물질로서, 구체적으로는 다음 화학식 1로 표시될 수 있다.The SAM material used for forming the self-assembled monolayer may be represented by the following formula (1), which is a silane residual material having different alkyl groups in the main chain.

(화학식 1)(Formula 1)

R2-Si(CH3)2-NH-Si(CH3)2-R1 R 2 -Si (CH 3 ) 2 -NH-Si (CH 3 ) 2 -R 1

상기 식에서, R1과 R2는 서로 같거나 다른 것으로서 각각 독립적으로 탄소수 1~12의 알킬기이다. In the above formula, R 1 and R 2 are the same or different and each independently an alkyl group having 1 to 12 carbon atoms.

본 발명에서 사용되는 상기 실라잔계 물질에서 주사슬의 알킬기가 증가할수록 유기전계효과 트랜지스터의 이동도(mobility)가 증가하는 효과를 가진다. 그러나, 주사슬의 알킬기가 너무 길어 12개를 초과하는 경우, 상기 실라잔계 물질의 끓는점이 높아지기 때문에 공정안정성이 떨어지는 문제가 있어 바람직하지 못하다.
The mobility of the organic field effect transistor increases as the alkyl group of the main chain in the silazane-based material used in the present invention increases. However, when the number of alkyl groups in the main chain is too long and exceeds 12, the boiling point of the above-mentioned silane residual material becomes high, which causes a problem of poor process stability, which is not preferable.

본 발명과 같이 상기 절연층을 SAM-처리하여 표면개질시켜 자기조립단분자막을 형성하는 경우, 차후 형성되는 유기 반도체층의 박막 성장을 위해 우수한 표면 상태를 제공할 수 있다. 즉, 상기 표면개질시킨 절연층 표면에서는 비교적 큰 그레인 크기의 유기 반도체층을 형성하는 특징을 가진다.When the self-assembled monolayer film is formed by SAM-treating the surface of the insulating layer as in the present invention, an excellent surface state can be provided for the subsequent growth of the organic semiconductor layer. That is, the organic semiconductor layer having a relatively large grain size is formed on the surface of the surface-modified insulating layer.

그레인 크기와 전하 이동 특성을 살피면, 그레인 경계(grain boundary)가 적을수록 그 그레인 경계면에서 많은 트랩 상태(trapping state)를 제공할 수 있기 때문에 전하 이동에 더 효과적인 것으로 알려져 있다. 따라서, 그레인들이 큰 경우에는 그레인의 경계면들은 더 적게 형성되므로, 더 높은 전계-효과 이동도를 가진 디바이스를 얻을 수 있게 된다. Considering grain size and charge transfer characteristics, it is known that the smaller the grain boundary, the more trapping state can be provided at the grain boundary, which is more effective for charge transfer. Thus, when the grains are large, the grain boundaries are formed less, so that a device with higher field-effect mobility can be obtained.

본 발명에서와 같이, 표면개질시킨 절연층 상에 형성된 유기 반도체층의 그레인들은 크게 형성되고, 그레인 크기가 큰 경우 그레인 경계가 상대적으로 그레인 크기가 작은 경우에 비해 적기 때문에 더 높은 이동도를 가지는 유기 전계 효과 트랜지스터의 제조가 가능한 효과를 가진다. 이러한 효과는 절연층의 표면개질에 사용되는 실라잔계 SAM 물질에서 주사슬의 알킬 사슬 길이가 증가함에 따라 유기 반도체층으로 사용된 펜타센의 그레인 크기는 더 증가되는 경향을 가진다.
As in the present invention, the grains of the organic semiconductor layer formed on the surface-modified insulating layer are largely formed, and when the grain size is large, the grain boundary is smaller than in the case where the grain size is relatively small, It is possible to manufacture a field effect transistor. This effect tends to further increase the grain size of the pentacene used as the organic semiconductor layer as the alkyl chain length of the main chain increases in the silazane SAM material used for surface modification of the insulating layer.

또한, 본 발명과 같이 SAM 형성을 위해 실라잔계 물질을 사용하는 경우, 비교적 가공성이 우수하며, 하나의 활성그룹만을 포함하기 때문에 공정 조건을 조절하기가 쉽다는 장점이 있다. 따라서, 대면적 디바이스에 이용하기 간편하며, 롤-투-롤 공정에 적용하는 데 있어서도 기존에 사용하던 클로린(Cl)이 함유된 실란계 물질에 비해 보다 더 손쉽게 적용할 수 있는 효과를 가진다.
In addition, when the silazane-based material is used for SAM formation as in the present invention, it is excellent in workability and contains only one active group, so that it is easy to control the process conditions. Therefore, it is easy to use for a large-area device, and it can be applied more easily than a silane-based material containing chlorine (Cl) which has been used in the roll-to-roll process.

본 발명의 상기 자기조립단분자막(13)에 형성되는 유기 반도체층(14)은 펜타센계 물질을 이용하는 것이 바람직하나, 이에 한정되는 것은 아니다. 상기 유기 반도체층(14)은 기화법, 액상 용액을 이용한 스핀 코팅법 등으로 형성될 수 있으나, 그 방법이 한정되는 것은 아니다.
The organic semiconductor layer 14 formed on the self-assembled monolayer 13 of the present invention is preferably a pentacene based material, but is not limited thereto. The organic semiconductor layer 14 may be formed by a vaporization method, a spin coating method using a liquid solution, or the like, but the method is not limited thereto.

본 발명에 따른 유기 전계 효과 트랜지스터의 제조방법은 기판 상에 절연층을 형성시키는 단계, 상기 절연층을 2종 이상의 실라잔계 물질을 이용하여 표면개질시켜 상기 절연층 상에 자기조립단분자막(self-assembled monolayer)을 형성시키는 단계, 및 상기 자기조립단분자막 위에 유기 반도체층을 형성시키는 단계를 거친다. The method for fabricating an organic field effect transistor according to the present invention includes the steps of forming an insulating layer on a substrate, surface-modifying the insulating layer using at least two kinds of silane residual materials, and forming a self-assembled monolayer forming a monolayer on the self-assembled monolayer, and forming an organic semiconductor layer on the self-assembled monolayer.

특별히, 본 발명에서는 상기 실라잔계 물질을 이용한 자기조립단분자막을 이용한 절연층의 표면개질은 2종 이상의 실라잔계 물질을 이용하여 연속 공정으로 진행할 수도 있고, 또는 단계적으로 나누어 진행할 수도 있으며, 그 방법이 특별히 한정되는 것은 아니다. Particularly, in the present invention, the surface modification of the insulating layer using the self-assembled monolayer using the above-described silane residual material may be performed in a continuous process using two or more kinds of silane residual materials, or may be carried out in a stepwise manner. But is not limited thereto.

상기 실라잔계 물질은 다음 화학식 1로 표시되는 것과 같이, 주사슬의 알킬기의 길이가 상이한 2종 이상의 것을 사용하는 것이 바람직하다:As the silane residual material, it is preferable to use two or more kinds of alkyl groups having different main chain lengths as shown in the following chemical formula 1:

(화학식 1)(Formula 1)

R2-Si(CH3)2-NH-Si(CH3)2-R1 R 2 -Si (CH 3 ) 2 -NH-Si (CH 3 ) 2 -R 1

상기 식에서, R1과 R2는 서로 같거나 다른 것으로서 각각 독립적으로 탄소수 1~12의 알킬기이다. In the above formula, R 1 and R 2 are the same or different and each independently an alkyl group having 1 to 12 carbon atoms.

본 발명에서 절연층의 표면개질이 연속 공정, 또는 단계적으로 진행되는 경우, 상기 표면개질은 주사슬의 알킬기가 상이한 2종 이상의 실라잔계 물질을 이용한 자기조립단분자막 형성을 통하여 이루어지는 것이 바람직하다. 즉, 상기 2종 이상의 실라잔계 물질은 1)상기 화학식 1에서 주사슬의 알킬기가 5~12인 알킬기가 긴 실라잔계 물질, 및 2)상기 화학식 1에서 주사슬의 알킬기가 1~4인 알킬기가 짧은 실라잔계 물질을 순차적으로 이용하여 이루어지는 것이 바람직하다. In the present invention, when the surface modification of the insulating layer proceeds in a continuous process or stepwise, it is preferable that the surface modification is performed through the formation of a self-assembled monolayer using two or more kinds of silane-based materials having different alkyl groups in the main chain. That is, the two or more kinds of the silane residual materials include 1) a long silane residual material having an alkyl group of 5 to 12 in the main chain of the formula 1 and 2) an alkyl group of 1 to 4 in the main chain of the formula 1 And a short silazane residual material are sequentially used.

따라서, 상기 화학식 1에서 주사슬의 알킬기가 5~12인 알킬기가 긴 실라잔계 물질을 이용한 표면개질을 통하여 상기 절연층 위에 자기조립단분자막이 형성되며, 상기 화학식 1에서 주사슬의 알킬기가 1~4인 알킬기가 짧은 실라잔계 물질을 이용한 표면개질을 통하여 상기 실라잔계 물질이 상기 절연층에 잔류된 히드록시기(-OH)를 피막으로 보호하는 보호막((-O-Si(CH3)2-R), passivation) 을 형성하는 것일 수 있다.Therefore, the self-assembled monolayer is formed on the insulating layer through surface modification using an alkyl group having 5 to 12 alkyl groups in the main chain and a long silyl group-containing material in the main chain in the formula 1, and the alkyl group in the main chain is 1 to 4 (-O-Si (CH 3 ) 2 -R), which protects the hydroxyl group (-OH) remaining in the insulating layer with the silyl group-containing material through a surface modification using a short silanol group- passivation. < / RTI >

다음 도 13을 참조하여 더욱 상세히 설명하면, 먼저 주사슬의 알킬기가 5~12인 상대적으로 알킬기가 긴 실라잔계 물질을 이용하여 1차 표면 개질시키면, 긴 사슬의 SAM(long SAM)이 절연층(SiO2) 위에 자기조립단분자막층이 형성된다. Next, referring to FIG. 13, first, when a first surface modification is performed using a relatively long silane residual material having an alkyl group of 5 to 12 as a main chain, a long SAM (long SAM) SiO 2 ), a self-assembled monolayer film layer is formed.

상기 자기조립단분자막층의 형성을 통하여, 유기반도체와의 친밀도를 높여 차후 유기 반도체층(예를 들어, 펜타센계 물질)의 성장에 유리한 환경을 제공하여 높은 이동도를 가지는 디바이스의 제조가 가능하게 한다. 그러나, 상기 긴 사슬의 SAM(long SAM) 형성시 짧은 길이의 SAM(short SAM) 대비 기존 절연막 표면의 OH 기를 passivation 하는 수가 적어 상대적으로 짧은 길이의 SAM 처리보다 게이트 바이어스 불안정성을 여전히 가질 수 있다. Through the formation of the self-assembled monolayer film layer, it is possible to manufacture a device having high mobility by providing an environment favorable for the subsequent growth of an organic semiconductor layer (for example, a pentacene material) by increasing the intimacy with the organic semiconductor . However, when the long SAM (long SAM) is formed, gate bias instability may be more serious than a relatively short SAM process because the number of OH groups on the surface of a conventional insulating film is smaller than that of a short SAM (short SAM).

따라서, 본 발명에서는 상기 알킬기가 긴 실라잔계 물질을 이용하여 절연층을 1차 표면개질시킨 다음, 1차 표면개질시킨 SiO2 절연층 표면에서 잔류 히드록시기를 추가 감소시키기 위하여, 주사슬의 알킬기가 1~4인 상대적으로 알킬기가 짧은 실라잔계 물질을 이용하여 2차 SAM 처리하는 과정을 거친다. Accordingly, in the present invention, in order to further reduce the residual hydroxyl group on the surface of the SiO 2 insulating layer that has been subjected to the first surface modification after the first surface modification of the insulating layer using the long silane residual material of the alkyl group, And a second SAM process is performed using a silane residual material having a relatively short alkyl group of ~4.

이 경우, 다음 도 13에서와 같이, 짧은 길이의 SAM(short SAM)이 1차 표면개질지킨 SiO2 절연층에 잔류된 히드록시기(-OH)를 피막으로 보호하는 보호막(passivation, -O-Si(CH3)2-R))으로 작용하는 효과를 가진다. In this case, then, as shown in Figure 13, a short length of a SAM (SAM short) a first surface modification kept SiO 2 (Passivation, -O-Si (CH 3 ) 2 -R) protecting the remaining hydroxyl group (-OH) in the insulating layer with a film.

따라서, 최종 제조된 유기전계효과 트랜지스터는 높은 이동도를 가지면서, 바이어스 안정성까지 확보할 수 있는 효과를 가질 수 있다. Therefore, the finally fabricated organic field effect transistor can have a high mobility and a bias stability.

본 발명의 2-스텝 SAM 처리에 있어 상기 두 가지 효과를 모두 가지도록 하기 위해서는 알킬기의 길이가 긴 실라잔계 물질을 이용하여 절연층을 표면개질시킨 다음, 알킬기의 길이가 짧은 실라잔계 물질을 이용하여 절연층을 표면개질시키는 것이 보다 바람직하다.
In order to achieve both of the above two effects in the two-step SAM treatment of the present invention, the insulating layer is surface-modified by using a silane residual material having a long alkyl group length, and then the silyl residual material having a short alkyl group is used It is more preferable to modify the surface of the insulating layer.

또한, 본 발명의 일 실시예에 따르면, 상기 절연층의 표면개질은 기화법, 액상 용액 침지법, 및 스핀 코팅법 중에서 선택되는 어느 하나를 이용할 수 있다. According to an embodiment of the present invention, the surface modification of the insulating layer may be performed by any one of a vaporization method, a liquid-phase solution immersion method, and a spin coating method.

상기 기화법에 따르면, 알킬기가 긴 실라잔계 물질을 이용하여 SAM 으로 처리한 후, 알킬기가 짧은 실라잔계 물질을 이용한 SAM 으로 처리한다. 또한, 이를 기화시켜서 SiO2 절연층 표면과 반응시킨다. 상기 기화법은, 알킬기가 긴 실라잔계 물질을 포함한 기체를 흘려주는 방식, 즉 긴 SAM 을 포함한 증기로 기판이 놓여져 있는 챔버에 먼저 처리 후, 진공으로 혹은 주입/배기 라인이 있어 내부 공기를 밀어내고, 알킬기가 긴 실라잔계 물질을 포함한 기체, 즉 짧은 SAM을 포함한 증기를 다시 채워주는 방식의 연속 공정을 이용할 수 있다. 이러한 연속 공정을 이용하는 경우, 실제 공정에서는 공정시간을 단축시킬 수 있어 비용 절감 효과가 우수하다.According to the above-described vaporization method, the alkyl group is treated with the SAM using the long silane residual material, and then the SAM is treated with the short silane residual material. It is also vaporized and reacted with the SiO 2 insulating layer surface. The above-described vaporization method is a method in which an alkyl group flows through a gas containing a long silane residual material, that is, a chamber in which a substrate is placed with a vapor containing a long SAM, and then there is a vacuum or an injection / , A continuous process in which the alkyl group contains a long silane residual material, that is, the vapor containing the short SAM is replenished. When such a continuous process is used, the process time can be shortened in an actual process, and the cost saving effect is excellent.

또한, 상기 액상 용액 침지법에 따르면, 상기 실라잔계 물질은 액상으로 존재하는데, 상기 실라잔계 물질을 헥산, 톨루엔 같은 용매에 희석시킨다. 그 다음, 상기 희석 용액에 SiO2 절연층을 침지시켜 표면개질시킬 수 있다. 상기 표면개질은 알킬기가 긴 실라잔계 물질을 포함하는 SAM 물질 용액에 침지시킨 후 헹구고, 다시 알킬기가 짧은 실라잔계 물질을 포함하는 SAM 물질 용액에 침지시키는 과정으로 진행된다. Further, according to the immersion liquid immersion method, the silazane-based material exists in a liquid phase, and the silazane-based material is diluted in a solvent such as hexane or toluene. Subsequently, the SiO 2 insulating layer may be immersed in the diluted solution to modify the surface. The surface modification proceeds by immersing the alkyl group in a solution of the SAM material containing the long silane residual material, rinsing and then immersing the alkyl group in the SAM material solution containing the short silane residual material.

또한, 상기 절연층 상에 2종 이상의 실라잔계 물질을 이용한 스핀코팅을 형성하여 표면개질시키는 것도 가능하다. 이때 스핀코팅액은 액상의 상기 실라잔계 물질을 원액 그대로 사용하거나, 또는 헥산, 톨루엔 같은 용매에 희석시킨 희석액을 사용할 수도 있다. 하지만 알킬기가 긴 실라잔계 물질을 이용한 SAM 물질의 경우 점도가 높고, 가격이 비싸므로 유기 용매에 희석시킨 희석액을 사용하는 것이 바람직하다. 또한, 상기 스핀 코팅은 2종 이상의 실라잔계 물질을 각각 이용하여 두번 진행할 수도 있고, 혹은 회전하는 기판에 알킬기가 긴 실라잔계 물질을 이용한 SAM 물질을 먼저 스핀코팅시킨 후, 알킬기가 짧은 실라잔계 물질을 이용한 SAM 물질을 뿌려주어 한 공정 내에 연속적 처리로도 가능하다. It is also possible to form a spin coating on the insulating layer using two or more kinds of silane residual materials to carry out surface modification. At this time, the spin-coating liquid may be a diluted solution obtained by diluting the above-mentioned silazane-based material in a liquid state as it is, or diluted in a solvent such as hexane or toluene. However, in the case of a SAM material using an alkyl group having a long silane residual material, it is preferable to use a diluted solution diluted with an organic solvent because the viscosity is high and the cost is high. Alternatively, the spin coating may be performed twice using two or more kinds of silane residual materials, or may be performed by spin coating the SAM material using a long silane residual material on the rotating substrate, It is also possible to apply continuous treatment in one process by spraying the used SAM material.

상기와 같은 일련의 공정을 따라 제조된 본 발명에 따른 유기전계효과 트랜지스터는 트레이드-오프 관계에 있는 이동도와 바이어스 안정성 문제를 모두 해결하여 높은 이동도를 가지면서, 바이어스 안정성까지 확보할 수 있는 효과를 가진다.
The organic field effect transistor according to the present invention manufactured through the above-described series of processes can solve both mobility and bias stability problems in a trade-off relationship, thereby achieving high mobility and ensuring bias stability. I have.

이하에서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되어서는 안 된다. 또한, 이하의 실시예에서는 특정 화합물을 이용하여 예시하였으나, 이들의 균등물을 사용한 경우에 있어서도 동등 유사한 정도의 효과를 발휘할 수 있음은 당업자에게 자명하다.
Hereinafter, preferred embodiments of the present invention will be described in detail. The following examples are intended to illustrate the present invention, but the scope of the present invention should not be construed as being limited by these examples. In the following examples, specific compounds are exemplified. However, it is apparent to those skilled in the art that equivalents of these compounds can be used in similar amounts.

실시예Example 1~4 유기 박막 트랜지스터 제조 1 ~ 4 Organic Thin Film Transistor Manufacture

n-도핑된 실리콘 기판 위에 실리콘 디옥사이드(SiO2)를 열증착하여 두께가 100㎚가 되도록 실리콘 디옥사이드(SiO2) 절연층을 형성시켰다. 상기 기판을 피라냐 용액(piranha solution), 탈이온화된 물, 아세톤, 및 아이소프로필알콜을 이용하여 각각 30, 15, 10, 10분씩 세척한 다음, 120℃의 오븐에서 2시간 동안 건조시켰다. Silicon dioxide (SiO 2 ) was thermally deposited on an n-doped silicon substrate to form a silicon dioxide (SiO 2 ) insulating layer having a thickness of 100 nm. The substrate was washed with piranha solution, deionized water, acetone, and isopropyl alcohol for 30, 15, 10 and 10 minutes, respectively, and then dried in an oven at 120 ° C for 2 hours.

자기조립단분자막(SAM) 처리를 위해, 상기 기판을 다음 표 1과 같은 주사슬의 알킬기가 상이한 다양한 실라잔계 SAM 물질이 15mg 포함된 작은 바이알이 담긴 결정화 접시에 넣었다. 상기 결정화 접시를 알루미늄 호일로 덮고, 진공 오븐에 넣었다. 상기 진공 오븐의 압력은 사용된 실라잔계 SAM 물질의 끓는점에 맞추어 적절히 조절하였다. 상기 진공 오븐의 온도는 100℃에서 2시간 동안 유지시킨 다음, 실온(r.t.)까지 천천히 냉각시켰다. 그 다음, 상기 기판을 톨루엔과 아이소프로필알콜로 세척하여 잔류층을 제거시켰다. For the self-assembled monolayer (SAM) treatment, the substrate was placed in a crystallization dish containing small vials containing 15 mg of various silazane SAM materials with different alkyl groups in the main chain as shown in Table 1 below. The crystallization dish was covered with aluminum foil and placed in a vacuum oven. The pressure in the vacuum oven was suitably adjusted to the boiling point of the silazane SAM material used. The temperature of the vacuum oven was maintained at 100 DEG C for 2 hours and then slowly cooled to room temperature (r.t.). The substrate was then washed with toluene and isopropyl alcohol to remove the residual layer.

펜타센계 유기 전계 효과 트랜지스터는 진공 증발을 거쳐 표면 개질된 SiO2 기판에 형성시켰다. 50nm의 펜타센 필름을 쉐도우 마스크를 사용하여 0.5Å/s의 속도로 열증착시켰다. 기판 온도를 증착시키는 동안 60℃로 유지시켰다. The pentacene-based organic field-effect transistor was formed on a surface-modified SiO 2 substrate through vacuum evaporation. A 50 nm pentacene film was thermally evaporated at a rate of 0.5 A / s using a shadow mask. The substrate temperature was maintained at 60 占 폚 during the deposition.

그 다음, 1Å/s 속도의 쉐도우 마스크(shadow mask)를 사용하여 70nm 두께의 금(Au) 소스 전극 및 드레인 전극을 각각 형성시켰다. 상기 디바이스를 진공 챔버에서 꺼내어 공기 중에 노출시키고, 질소 분위기의 박스 내로 이동시켰다. Then, a 70 nm thick gold (Au) source electrode and a drain electrode were respectively formed using a shadow mask at a speed of 1 A / s. The device was removed from the vacuum chamber, exposed in air, and moved into a box in a nitrogen atmosphere.

실라잔계 SAM 물질Silazane SAM material 물질명Material name 주사슬 알킬기 갯수 Number of main chain alkyl groups 실시예 1Example 1 헥사메틸디실라잔(HMDS)Hexamethyldisilazane (HMDS) 1One 실시예 2Example 2 1,3-디-n-프로필-1,1,3,3-테트라메틸디실라잔(DPDS)1,3-di-n-propyl-1,1,3,3-tetramethyldisilazane (DPDS) 33 실시예 3Example 3 1,3-디-n-부틸-1,1,3,3-테트라메틸디실라잔(DBDS)1,3-di-n-butyl-1,1,3,3-tetramethyldisilazane (DBDS) 44 실시예 4Example 4 1,3-디-n-옥틸-1,1,3,3-테트라메틸디실라잔(DODS)1,3-di-n-octyl-1,1,3,3-tetramethyldisilazane (DODS) 88

실시예Example 5 5

상기 실시예 1~4에서, 주사슬의 알킬기가 8개인 DODS-실라잔계 물질을 이용하여 상기 SiO2 절연층을 표면개질시켜 SAM 막을 형성시키는 1차 SAM-처리를 진행하였다.In the above Examples 1 to 4, the first SAM-treatment was performed in which the SiO 2 insulating layer was surface-modified by using a DODS-silane residual material having eight alkyl groups in the main chain to form a SAM film.

그 다음, 주사슬의 알킬기가 1개인 HMDS-실라잔계 물질을 이용하여 다시 표면개질시켜 2차 SAM-처리를 수행하였다. Then, the second SAM-treatment was carried out by surface modification again using HMDS-silane-based material having one alkyl group in the main chain.

SAM-처리 조건, 및 다른 공정은 상기 실시예 1~4에서와 동일한 과정으로 수행하여 유기 전계 효과 트랜지스터를 제조하였다.
The SAM-treatment conditions and other processes were carried out in the same manner as in Examples 1 to 4 to prepare organic field effect transistors.

대조군 1Control 1

본 발명에 따른 유기전계효과 트랜지스터와 비교하기 위하여, 표면개질되지 않은 순수한 SiO2 절연층을 대조군 1로 사용하였다.
For comparison with the organic field effect transistor according to the present invention, a pure SiO 2 insulating layer which was not surface-modified was used as the control 1.

실험예Experimental Example 1 : 유기  1: Organic 전계Field 효과 트랜지스터의 전기적 특성 측정 Measure electrical characteristics of effect transistor

상기 실시예 1~4, 및 대조군에 따른 유기 전계 효과 트랜지스터의 전기적 특성들은 질소 분위기하의 박스 내에서 반도체 파라미터 분석기(Agilent 4155C)를 이용하여 측정하였다. 전달 특성(transfer curve)은 드레인-소스 전압(VDS) -30V, 및 채널 길이와 폭이 각각 50㎛, 1000㎛인 포화 조건에서 측정하였다. The electrical characteristics of the organic field effect transistor according to Examples 1 to 4 and the control group were measured using a semiconductor parameter analyzer (Agilent 4155C) in a box under a nitrogen atmosphere. The transfer curve was measured at a drain-source voltage (V DS ) of -30 V and a saturation condition with channel length and width of 50 μm and 1000 μm, respectively.

게이트 바이어스 스트레스 테스트의 경우, -30V의 게이트 바이어스 스트레스를 2시간 동안 가한 다음, 문턱전압과 드레인-소스 전류(IDS)를 측정하였다. 접촉 저항 효과를 감소시키기 위하여, 게이트 바이어스 스트레스 테스트는 채널 길이가 200㎛이고, 폭이 2000㎛인 비교적 큰 디바이스를 이용하였다.
For the gate bias stress test, the gate bias stress of -30V was applied for 2 hours and then the threshold voltage and the drain-source current (I DS ) were measured. In order to reduce the contact resistance effect, the gate bias stress test used a relatively large device with a channel length of 200 μm and a width of 2000 μm.

다음 도 2 내지 4를 참조하면, SAM-처리된 유기 전계 효과 트랜지스터의 이동도를 나타낸 그래프로서, SiO2 절연층(대조군 1)에 비하여 SAM-처리된 유기 전계 효과 트랜지스터(실시예 1~4)는 이동도가 현저하게 증가되는 것을 알 수 있다. Referring to FIGS. 2 to 4, SAM-treated organic field effect transistors (Examples 1 to 4) are compared with the SiO 2 insulating layer (Control 1) The mobility is remarkably increased.

SAM-처리를 통하여 표면개질된 본 발명의 실시예 1~4에 따른 SiO2 절연층은 표면개질되지 않은 순수 SiO2 와 비교하여 평균 이동도는 각각 0.46㎠/V(실시예 1), 0.61㎠/V(실시예 2), 0.65㎠/V(실시예 3), 및 0.84㎠/V(실시예 4)로 개선되는 효과를 보였다. The embodiments of the invention the surface modification by the treatment SAM- Examples 1 ~ 4 SiO 2 insulating layer is the average mobility 0.46㎠ / V, respectively as compared to the pure SiO 2 that is not surface-modified according to the (example 1), 0.61㎠ / V (Example 2), 0.65 cm 2 / V (Example 3), and 0.84 cm 2 / V (Example 4).

또한, SAM-처리된 유기 전계 효과 트랜지스터 대부분이 비슷한 문턱 전압을 나타냈으며, 모든 디바이스들에서 우수한 Ion/Ioff 비를 나타냈다. In addition, most of the SAM-treated organic field effect transistors exhibited similar threshold voltages and showed excellent I on / I off ratios in all devices.

특히, 다음 도 4는 알킬 사슬 길이에 따른 이동도와 문턱 전압 값을 나타낸 그래프로서 이를 참조하면, 자기조립단분자막 물질로 사용된 실라잔계 화합물의 알킬 사슬 길이가 증가됨에 따라 이동도가 비례하여 증가하는 것을 알 수 있다.
In particular, FIG. 4 is a graph showing mobility and threshold voltage values according to the alkyl chain length. Referring to FIG. 4, mobility increases proportionally as the alkyl chain length of the silazane compound used as the self-assembled monolayer material increases Able to know.

실험예Experimental Example 2 : 유기  2: Organic 전계Field 효과 트랜지스터의 구조 확인 Check the structure of effect transistor

SAM-처리된 실시예 1~4에 따른 유기 전계 효과 트랜지스터 및 대조군 1의 표면 구조 확인은 AFM(Park system, XE-100)을 이용하였으며, 그 결과를 다음 도 5~9에 나타내었다.
AFM (Park system, XE-100) was used to confirm the surface structure of the organic field effect transistor and the control group 1 according to the SAM-treated Examples 1 to 4, and the results are shown in Figs.

다음 도 5~9를 참조하면, SiO2(5)와 SAM-처리된 SiO2 위에 각각 형성된 펜타센계 박막의 표면 이미지들(6~9)에서 그레인 크기가 상이한 것을 알 수 있다. 그레인 크기와 전하 이동 특성을 살피면, 그레인 경계가 적을수록 그 그레인 경계면에서 많은 트랩 상태를 제공할 수 있기 때문에 전하 이동에 더 효과적인 것으로 알려져 있다. 따라서, 그레인들이 큰 경우에는 그레인의 경계면들은 더 적게 형성되므로, 더 높은 전계-효과 이동도를 가진 디바이스를 얻을 수 있게 된다. 5 to 9, it can be seen that the grain sizes are different in the surface images (6 to 9) of the pentacene-based thin films formed on the SiO 2 (5) and the SAM-treated SiO 2 , respectively. Considering the grain size and charge transfer characteristics, it is known that the smaller the grain boundary, the more effective the charge transfer because it can provide many trap states at the grain boundary. Thus, when the grains are large, the grain boundaries are formed less, so that a device with higher field-effect mobility can be obtained.

또한, SiO2 표면에서는 작은 그레인 크기를 가지는 펜타센이 형성되어 있으며(5), SAM-처리된 SiO2 표면에서는 비교적 큰 그레인 크기의 펜타센이 형성된 것을 알 수 있다. 이로부터, 그레인 입자가 가장 큰 펜타센 박막의 경우 가장 높은 이동도를 가진다는 것을 유추할 수 있으며, 이는 이전의 연구 결과들과 일치한다. Further, in the SiO 2 surface it is pentacene having a small grain size is formed, and (5), in the surface-treated SiO 2 SAM- it can be seen that the pentacene having a relatively large grain size is formed. From this, it can be deduced that grain particles have the highest mobility in the case of the largest pentacene thin film, which is consistent with previous studies.

자기조립 단분자막들만을 비교하면, 알킬기가 8개인 DODS(실시예 4)에서 펜타센의 그레인 크기가 가장 크고, 알킬기가 1(실시예 1)개인 HMDS에서 펜타센의 그레인 크기가 가장 작은 것으로 관찰되었다. 즉, 알킬 사슬 길이가 증가함에 따라 펜타센의 그레인 크기는 증가됨을 알 수 있다. 이는 SAM-처리된 유기 전계 효과 트랜지스터의 이동도를 측정한 상기 실험예 1의 결과와 잘 일치하며, 알킬 사슬 길이가 긴 자기조립단분자막이 펜타센 박막 성장을 위한 보다 우수한 표면 상태를 제공하는 것으로 보여진다. 알킬 사슬 길이가 긴 자기조립단분자막 위에 그레인 크기가 큰 펜타센이 형성된 것이 이동도를 개선시킨 주요 원인 중의 하나이다. Comparing only self-assembled monolayers, the grain size of pentacene was the largest in DODS with 8 alkyl groups (Example 4) and the grain size of pentacene was lowest in the individual HMDS with 1 alkyl (Example 1) . That is, as the alkyl chain length increases, the grain size of the pentacene increases. This is in agreement with the results of Experimental Example 1 in which the mobility of the SAM-treated organic field effect transistor was measured, and it was shown that the self-assembled monolayer having a long alkyl chain length provides a better surface state for growth of the pentacene thin film Loses. The formation of pentacene with a large grain size on a self-assembled monolayer having a long alkyl chain length is one of the main reasons for improving mobility.

각 디바이스들의 접촉 저항(Rc)을 측정한 결과, 이동도가 개선됨에 다라 접촉 저항도 감소된 것으로 나타났다. 디바이스들의 RcW 값은 투과 라인법(transmission line method)를 이용하여 측정하였으며, SAM-처리에 관계없이 상기 RcW 값은 비슷하게 나타났다. (VGS=-30V에서 27~33kΩ임) 이러한 결과로부터, 접촉 저항에는 SAM-처리가 큰 영향이 없는 것을 알 수 있다. 따라서, 이동도의 개선은 보다 큰 펜타센 그레인에서 전하의 이동이 활발하게 일어남에 따라 주로 유도된 것임을 알 수 있다.
As a result of measuring the contact resistance (Rc) of each device, the mobility was improved and the contact resistance was also decreased. The RcW values of the devices were measured using the transmission line method and the RcW values were similar regardless of the SAM-treatment. (27 ~ 33kΩ at V GS = -30V). From these results, it can be seen that the SAM-treatment has no significant influence on the contact resistance. Therefore, it can be seen that the improvement in mobility is mainly induced as the charge transfer occurs actively in a larger pentacene grain.

실험예Experimental Example 3 : 유기  3: Organic 전계Field 효과 트랜지스터의 바이어스 안정성( Bias Stability of Effect Transistors ( biasbias stabilitystability ) 측정 ) Measure

SAM-처리된 유기 전계 효과 트랜지스터의 바이어스 안정성을 측정하였다. -30V의 게이트 바이어스(-3MV/cm의 전기 자기장에 해당됨)에서 2시간 동안 문턱 전압 변이를 측정하였으며, 그 결과를 다음 도 10~12에 나타내었다.
The bias stability of the SAM-treated organic field effect transistor was measured. The threshold voltage variation was measured for 2 hours at a gate bias of -30 V (corresponding to an electric field of -3 MV / cm), and the results are shown in FIGS. 10 to 12.

다음 도 10~12를 참조하면, SAM 처리하지 않은 OFET의 문턱 전압 변위(shift)는 2시간 동안 인가된 게이트 바이어스 스트레스의 50%에 도달되었음을 알 수 있는데, 이러한 결과로부터 SAM 처리를 하지 않은 디바이스는 바이어스 안정성이 좋지 않은 것을 알 수 있다. 그러나, SAM-처리된 OFET는 미세한 문턱 전압 변위가 일어나며, 높은 전기 자기장(3MV/cm) 하에서 보다 더 안정한 것을 알 수 있다. 또한, 긴 알킬기를 가지는 물질로 SAM-처리된 디바이스의 경우 짧은 알킬기를 가지는 물질로 SAM-처리된 디바이스보다 문턱 전압의 변화가 더 큰 경향을 나타냈다. 즉, DODS-처리된 디바이스의 문턱 전압 변위는 7.14V이며, 이는 HMDS-처리된 디바이스의 5.69V보다 높은 것을 알 수 있다. Referring to FIGS. 10 to 12, it can be seen that the threshold voltage shift of the un-SAM-processed OFET reaches 50% of the gate bias stress applied for 2 hours. From these results, It can be seen that the bias stability is poor. However, it can be seen that the SAM-treated OFET undergoes a fine threshold voltage displacement and is more stable under a high electric field (3 MV / cm). In addition, devices that were SAM-treated with a material having a long alkyl group showed a tendency to have a greater change in threshold voltage than devices that had SAM-treated with a material having a short alkyl group. That is, the threshold voltage displacement of the DODS-processed device is 7.14 V, which is higher than 5.69 V of the HMDS-processed device.

바이어스 안정성은 트래핑 상태(trapping state)에 의해 발생되는데, 상기 트래핑 상태는 표면의 히드록시 그룹과 깊이 관계된다. 따라서, 각 디바이스에서 문턱 전압 변위가 다르게 나타나는 것은 SAM-처리된 SiO2 절연층 표면에 잔류된 히드록시 그룹의 함량에 따라 달라진다고 할 수 있다. Bias stability is caused by the trapping state, which is deeply related to the hydroxy group on the surface. Therefore, it can be said that the difference in the threshold voltage shift in each device depends on the content of the hydroxy group remaining on the surface of the SAM-treated SiO 2 insulating layer.

따라서, 상기 SAM-처리된 디바이스의 문턱 전압 변위 결과로부터, 알킬기가 더 짧은 SAM의 경우 알킬기가 긴 SAM보다 SiO2 절연층 표면을 더 많이 커버하여, 표면에서 더 많은 트랩 상태를 감소시킬 수 있다. 일반적으로, 3개의 알킬기를 포함하는 실라잔계 SAM는 단일기능성 반응(monofunction reaction)때문에 불규칙하고(disordered) 무정형 구조를 형성한다. 따라서, SAM에서 불규칙한 구조의 긴 알킬 사슬은 높은 패킹(packing)을 방해할 수 있기 때문에, 표면에서 히드록시기의 보호막으로 작용하는 데 있어 미흡하다. Thus, from the result of the threshold voltage displacement of the SAM-treated device, alkyl groups can cover more SiO 2 insulating layer surfaces than SAMs with longer alkyl groups in the case of shorter SAMs, thereby reducing more trapped states on the surface. Generally, silazane SAMs comprising three alkyl groups form amorphous structures that are disordered due to monofunctional reactions. Therefore, a long alkyl chain having an irregular structure in the SAM may interfere with high packing, and thus it is insufficient to act as a protective film of a hydroxyl group on the surface.

게이트 바이어스 스트레스로부터 기인하는 문턱 전압 변위는 다음 수학식 1과 같이 연장된 지수 함수(stretched exponential function)로 나타낼 수 있다:The threshold voltage displacement resulting from gate bias stress can be expressed as a stretched exponential function as: < RTI ID = 0.0 >

(수학식 1)(1)

Figure pat00001
Figure pat00001

상기 수학식 1에서, VGS는 가해진 게이트 바이어스 스트레스이고, Vth(0)은 초기 문턱 전압이고, τ는 릴렉세이션 시간, β는 분산 지수이다. In Equation (1), VGS is an applied gate bias stress, Vth (0) is an initial threshold voltage,? Is a relaxation time, and? Is a dispersion index.

이를 연장된 지수 함수라 부르는 것은, 시간 응답은 τ 전에는 지수 함수보다 빠르고, 그 후에는 지수 함수보다 더 느려지기 때문이다. 분산 지수 β는 시간 상수의 분포가 얼마나 브로드한지를 나타낸다. β가 단일 값에 근접해지면 시간 상수가 좁은 분포를 나타냄을 의미한다. This is called an extended exponential function because the time response is faster than the exponential function before τ and then slower than the exponential function. The dispersion index β indicates how broad the distribution of time constants is. When β approaches a single value, it means that the time constant has a narrow distribution.

SAM-처리된 OFET의 문턱 전압 변위는 상기 수학식 1에 잘 맞는다. SAM-처리된 OFET의 릴렉세이션 타임(6x105~ 6x106s)과 분산 지수(0.16~0.20)은 SiO2를 페네틸트리크로로실란 SAM으로 처리한 이전 연구에서의 값(β=0.19, τ =1~7 x106s)과 비교할 만하다. SAM-처리된 OFET의 릴렉세이션 타임은 처리하지 않은 디바이스에 비해 더 길다.
The threshold voltage displacement of the SAM-processed OFET fits in Equation 1 above. SAM- relaxation of the treated OFET time (~ 6x10 5 6x10 6 s) and polydispersity index (0.16 ~ 0.20) is a value from a previous study was treated with a silane SAM SiO 2 in a tilt phenethyl leakage (β = 0.19, τ = 1 to 7 x 10 6 s). The relaxation time of the SAM-processed OFET is longer than that of the untreated device.

실험예Experimental Example 4 : 문턱 전압 변위 측정  4: Measurement of threshold voltage displacement

상기 실시예 5에서 2-스텝 SAM 처리시켜 제조된 OFETs와 1-스텝 SAM 처리시킨 OFETs의 문턱전압 변위를 측정하였으며, 그 결과를 다음 도 14~15에 나타내었다.
The threshold voltage displacements of the OFETs prepared by the two-step SAM process and the OFETs processed by the one-step SAM process in Example 5 were measured. The results are shown in Figs. 14 to 15.

다음 도 14를 참조하면, 2-스텝 SAM 처리시켜 제조된 OFETs의 문턱 전압 변위는 5.35V로서, 이는 알킬기가 1개인 HMDS-처리된 디바이스(실시예 1)의 5.69V와 유사한 값이다. 또한, 2-스텝 SAM 처리시켜 제조된 OFETs는 바이어스 안정성은 개선되면서도, 높은 이동도는 그대로 유지함을 알 수 있다. Referring now to FIG. 14, the threshold voltage displacement of OFETs fabricated by two-step SAM treatment is 5.35 V, which is similar to 5.69 V of an HMDS-treated device (Example 1) with one alkyl group. In addition, OFETs prepared by two-step SAM treatment show improvement in bias stability and high mobility.

다음 도 15는 게이트 바이어스 스트레스 하에서의 IDS 감소를 나타낸 것이다. 실시예 4(DODS로 1-스텝 SAM 처리된 OFET)와 실시예 5(2-스텝 SAM 처리된 OFET)는 초기에는 비슷한 IDS 를 나타내나, 게이트 바이어스 스트레스를 가함에 따라, 실시예 4(DODS로 1-스텝 SAM 처리된 OFET)는 실시예 5(2-스텝 SAM 처리된 OFET)에 비해 급격한 전류 감소를 나타냈다. 15 shows I DS reduction under gate bias stress. Example 4 (OFET with 1-step SAM treatment with DODS) and Example 5 (OFET with 2-step SAM treatment) exhibit similar I DS at the beginning, but with application of gate bias stress, OFET with 1-step SAM treatment) showed a sharp decrease in current as compared to Example 5 (2-step SAM-treated OFET).

즉, 실시예 5(2-스텝 SAM 처리된 OFET)에 따른 디바이스의 전기적 성능은 실시예 4와 비슷하게 높은 값을 나타내고, 바이어스 안정성은 실시예 1(HMDS로 1-스텝 처리된 OFET)과 비슷한 값으로 개선된 특성을 나타냈다.
That is, the electrical performance of the device according to Example 5 (2-step SAM processed OFET) exhibits a high value similar to that of Example 4, and the bias stability is similar to that of Example 1 (OFET with 1- , Respectively.

이러한 결과로부터, 2-스텝 SAM-처리 방법을 이용함으로써, 높은 이동도와 우수한 바이어스 안정성 모두를 얻을 수 있음을 확인하였다. 이는 SAM 처리에 따라 이동도와 바이어스 안정성이 트레이드오프(tradeoff) 관계에 있던 문제를 개선시킨 효과적인 방법이라 할 수 있다. From these results, it was confirmed that both the high mobility and excellent bias stability can be obtained by using the two-step SAM-treatment method. This is an effective way to improve the problem of mobility and bias stability depending on the SAM process.

다음 표 2에는 실시예 1~5 및 절연층(SiO2)을 대조군 1로 사용한 유기 전계효과 트랜지스터의 전기적 특성들을 정리하였다.Table 2 summarizes the electrical characteristics of the organic field effect transistors using Examples 1 to 5 and the insulating layer (SiO 2 ) as the control group 1.

이동도
(㎠/Vs)
Mobility
(Cm2 / Vs)
Vth(V)V th (V) Ion/Ioff I on / I off △Vth after 2h(V)(a) Vth after 2h (V) (a) Relaxation time τ(s)Relaxation time τ (s) 분산지수 (β)The dispersion index (?)
대조군1Control 1 0.29(±0.03)0.29 (0.03) -7.20(±0.48)-7.20 (+/- 0.48) ~106 ~ 10 6 12.1912.19 2.58x104 2.58x10 4 0.240.24 실시예1Example 1 0.46(±0.03)0.46 (0.03) -8.15(±0.59)-8.15 (+/- 0.59) ~106 ~ 10 6 5.695.69 2.38x106 2.38x10 6 0.200.20 실시예2Example 2 0.61(±0.03)0.61 (+/- 0.03) -9.95(±0.51)-9.95 (+/- 0.51) ~107 ~ 10 7 5.935.93 6.25x106 6.25x10 6 0.160.16 실시예3Example 3 0.65(±0.03)0.65 (0.03) -8.97(±0.76)-8.97 (+/- 0.76) ~107 ~ 10 7 6.526.52 5.57x106 5.57x10 6 0.160.16 실시예4Example 4 0.84(±0.03)0.84 (0.03) -8.45(±0.76)-8.45 (+/- 0.76) ~107 ~ 10 7 7.147.14 6.22x105 6.22x10 5 0.200.20 실시예5Example 5 0.88(±0.03)0.88 (0.03) -9.10(±0.22)-9.10 (+ -0.22) ~107 ~ 10 7 5.345.34 1.67x107 1.67x10 7 0.160.16 (a)-30V의 게이트 바이어스 스트레스 하에서 측정된 것임(a) Measured under gate bias stress of -30V.

11 : 기판, 12 : 절연층
13 : 자기조립단분자막(SAM), 14 : 유기 반도체층
15 : 소스, 드레인 전극
11: substrate, 12: insulating layer
13: self-assembled monolayer (SAM), 14: organic semiconductor layer
15: source and drain electrodes

Claims (6)

기판 상에 절연층을 형성시키는 단계,
상기 절연층을 2종 이상의 실라잔계 물질을 이용하여 표면개질시켜 상기 절연층 상에 자기조립단분자막(self-assembled monolayer)을 형성시키는 단계, 및
상기 자기조립단분자막 위에 유기 반도체층을 형성시키는 단계를 포함하는 유기 전계 효과 트랜지스터의 제조방법.
Forming an insulating layer on the substrate,
Forming a self-assembled monolayer on the insulating layer by surface-modifying the insulating layer using at least two kinds of silane residual materials; and
And forming an organic semiconductor layer on the self-assembled monolayer.
제1항에 있어서,
상기 절연층의 표면개질은 연속 공정, 또는 단계적으로 수행되는 것인 유기 전계 효과 트랜지스터의 제조방법.
The method according to claim 1,
Wherein the surface modification of the insulating layer is performed in a continuous process or stepwise.
제1항에 있어서,
상기 실라잔계 물질은 다음 화학식 1로 표시되는 것인 유기 전계 효과 트랜지스터의 제조방법:
(화학식 1)
R2-Si(CH3)2-NH-Si(CH3)2-R1
상기 식에서, R1과 R2는 서로 같거나 다른 것으로서 각각 독립적으로 탄소수 1~12의 알킬기이다.
The method according to claim 1,
Wherein the silane residual material is represented by the following chemical formula 1:
(Formula 1)
R 2 -Si (CH 3 ) 2 -NH-Si (CH 3 ) 2 -R 1
In the above formula, R 1 and R 2 are the same or different and each independently an alkyl group having 1 to 12 carbon atoms.
제1항에 있어서,
상기 표면개질은 기화법, 액상 용액 침지법, 및 스핀 코팅법 중에서 선택되는 어느 하나를 이용하는 것인 유기 전계 효과 트랜지스터의 제조방법.
The method according to claim 1,
Wherein the surface modification uses any one selected from a vaporization method, a liquid phase solution immersion method, and a spin coating method.
제1항에 있어서,
상기 절연층의 표면개질은 상기 화학식 1에서 주사슬의 알킬기가 5~12인 알킬기가 긴 실라잔계 물질, 및
상기 화학식 1에서 주사슬의 알킬기가 1~4인 알킬기가 짧은 실라잔계 물질을 이용하여 이루어지는 것인 유기 전계 효과 트랜지스터의 제조방법.
The method according to claim 1,
The surface modification of the insulating layer may be carried out by using a long silane residual material having an alkyl group having an alkyl group of 5 to 12 in the main chain in the above formula
Wherein the alkyl group having an alkyl group of 1 to 4 in the main chain of the formula (1) is a short silane residual material.
제5항에 있어서,
상기 화학식 1에서 주사슬의 알킬기가 5~12인 알킬기가 긴 실라잔계 물질을 이용한 표면개질을 통하여 상기 절연층 위에 자기조립단분자막이 형성되며,
상기 화학식 1에서 주사슬의 알킬기가 1~4인 알킬기가 짧은 실라잔계 물질을 이용한 표면개질을 통하여 상기 실라잔계 물질이 상기 절연층에 잔류된 히드록시기(-OH)를 피막으로 보호하는 보호막(passivation) 을 형성하는 것인 유기 전계 효과 트랜지스터의 제조방법.
6. The method of claim 5,
The self-assembled monolayer is formed on the insulating layer through surface modification using an alkyl group having a main chain of 5 to 12 in the formula (1)
In the above formula (1), the silane residual material may be passivated to protect the hydroxyl group (-OH) remaining in the insulating layer with a coating through a surface modification using a short silane residual material in which the alkyl group of the main chain is 1 to 4, Is formed on the surface of the substrate.
KR1020140154519A 2014-11-07 2014-11-07 Organic field-effect transistors, and method for preparing thereof KR101649553B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140154519A KR101649553B1 (en) 2014-11-07 2014-11-07 Organic field-effect transistors, and method for preparing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140154519A KR101649553B1 (en) 2014-11-07 2014-11-07 Organic field-effect transistors, and method for preparing thereof

Publications (2)

Publication Number Publication Date
KR20160055334A true KR20160055334A (en) 2016-05-18
KR101649553B1 KR101649553B1 (en) 2016-08-22

Family

ID=56113222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140154519A KR101649553B1 (en) 2014-11-07 2014-11-07 Organic field-effect transistors, and method for preparing thereof

Country Status (1)

Country Link
KR (1) KR101649553B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004093A1 (en) * 2016-06-30 2018-01-04 숭실대학교산학협력단 Organic semiconductor device and method for preparing same
KR20180001482A (en) * 2016-06-27 2018-01-04 숭실대학교산학협력단 Method of manufacturing organic semiconductor device
WO2018004219A3 (en) * 2016-06-27 2018-02-22 숭실대학교 산학협력단 Method for manufacturing organic semiconductor device
US10991894B2 (en) 2015-03-19 2021-04-27 Foundation Of Soongsil University-Industry Cooperation Compound of organic semiconductor and organic semiconductor device using the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203563A (en) * 2004-01-15 2005-07-28 Toshiba Corp Pattern forming method
US20060021390A1 (en) 2004-07-27 2006-02-02 Etienne Gebel Knitted garment for the support and/or compression and/or compression therapy of parts of the body
KR100661695B1 (en) 2005-11-22 2006-12-26 삼성코닝 주식회사 Semiconductor thin film using self-assembled monolayer and manufacturing method thereof
KR20070000668A (en) * 2005-06-28 2007-01-03 삼성전자주식회사 Method for fabricating organic thin film transistor and organic thin film transistor using the same
KR20080057877A (en) * 2006-12-21 2008-06-25 엘지디스플레이 주식회사 Array substrate and method for fabricating the same
KR20140081249A (en) * 2012-12-21 2014-07-01 삼성정밀화학 주식회사 Oxide Thin-Film Transistor Comprising Self-Assembly Monolayer and Method for Preparation thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203563A (en) * 2004-01-15 2005-07-28 Toshiba Corp Pattern forming method
US20060021390A1 (en) 2004-07-27 2006-02-02 Etienne Gebel Knitted garment for the support and/or compression and/or compression therapy of parts of the body
KR20070000668A (en) * 2005-06-28 2007-01-03 삼성전자주식회사 Method for fabricating organic thin film transistor and organic thin film transistor using the same
KR100661695B1 (en) 2005-11-22 2006-12-26 삼성코닝 주식회사 Semiconductor thin film using self-assembled monolayer and manufacturing method thereof
KR20080057877A (en) * 2006-12-21 2008-06-25 엘지디스플레이 주식회사 Array substrate and method for fabricating the same
KR20140081249A (en) * 2012-12-21 2014-07-01 삼성정밀화학 주식회사 Oxide Thin-Film Transistor Comprising Self-Assembly Monolayer and Method for Preparation thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991894B2 (en) 2015-03-19 2021-04-27 Foundation Of Soongsil University-Industry Cooperation Compound of organic semiconductor and organic semiconductor device using the same
KR20180001482A (en) * 2016-06-27 2018-01-04 숭실대학교산학협력단 Method of manufacturing organic semiconductor device
WO2018004219A3 (en) * 2016-06-27 2018-02-22 숭실대학교 산학협력단 Method for manufacturing organic semiconductor device
CN109643760A (en) * 2016-06-27 2019-04-16 崇实大学校产学协力团 The manufacturing method of organic semiconductor device
US10529937B2 (en) 2016-06-27 2020-01-07 Foundation Of Soongsil University-Industry Cooperation Method of manufacturing organic semiconductor device
CN109643760B (en) * 2016-06-27 2023-05-23 崇实大学校产学协力团 Method for manufacturing organic semiconductor device
WO2018004093A1 (en) * 2016-06-30 2018-01-04 숭실대학교산학협력단 Organic semiconductor device and method for preparing same

Also Published As

Publication number Publication date
KR101649553B1 (en) 2016-08-22

Similar Documents

Publication Publication Date Title
US6433359B1 (en) Surface modifying layers for organic thin film transistors
EP1442487B1 (en) Organic thin film transistor with siloxane polymer interface
US20080105866A1 (en) Method of fabricating organic thin film transistor using self assembled monolayer-forming compound containing dichlorophosphoryl group
KR101649553B1 (en) Organic field-effect transistors, and method for preparing thereof
US8748873B2 (en) Electronic device with dual semiconducting layer
CN102420288B (en) Organic field effect transistor with dielectric modification layer and preparation method thereof
JP2006344952A (en) Organic electron device comprising barrier layer
US20150060768A1 (en) Method to improve performance characteristics of transistors comprising graphene and other two-dimensional materials
Seong et al. Vapor‐phase deposited ultrathin polymer gate dielectrics for high‐performance organic thin film transistors
KR20100074375A (en) N-type organic-inorganic nanohybrid superlattice transparent semiconductor thin film, method for preparing the same, and uses of the same for electronic devices
US20050196972A1 (en) Semiconductor component having at least one organic semiconductor layer and method for fabricating the same
Song et al. One‐Step Fabricated and Solution‐Processed Hybrid Gate Dielectrics for Low‐Voltage Organic Thin‐Film Transistors
KR20140081249A (en) Oxide Thin-Film Transistor Comprising Self-Assembly Monolayer and Method for Preparation thereof
Jiang et al. Organic thin film transistors with novel thermally cross-linked dielectric and printed electrodes on flexible substrates
Seong et al. Vapor-phase synthesis of sub-15 nm hybrid gate dielectrics for organic thin film transistors
JP4462215B2 (en) Method for dedoping organic semiconductors
KR20120045328A (en) Method for preparing the organic field effect transistors with high performance and stable solubility using polymer brush
KR100960808B1 (en) Oxide semiconductor thin film and fabrication method thereof
Uno et al. Fabrication of high-mobility organic single-crystal field-effect transistors with amorphous fluoropolymer gate insulators
Padma et al. Study on post-deposition annealing influenced contribution of hole and electron trapping to threshold voltage stability in organic field effect transistors
KR100873997B1 (en) The method for preparing organic thin film transistor using organic passivation layer with enhanced water-barrier property
Yoo et al. Low-temperature-annealed alumina/polyimide gate insulators for solution-processed ZnO thin-film transistors
KR20080002414A (en) Organic thin-film transistor comprising surface-stabilizing layer between gate dielectric and active layer and process for the same
Chou et al. Gate field induced ordered electric dipoles in a polymer dielectric for low-voltage operating organic thin-film transistors
WO2009119968A1 (en) Oxide semiconductor thin film and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190805

Year of fee payment: 4