KR20160053181A - Method for fabricating solar cell using carbon substrate - Google Patents

Method for fabricating solar cell using carbon substrate Download PDF

Info

Publication number
KR20160053181A
KR20160053181A KR1020140150224A KR20140150224A KR20160053181A KR 20160053181 A KR20160053181 A KR 20160053181A KR 1020140150224 A KR1020140150224 A KR 1020140150224A KR 20140150224 A KR20140150224 A KR 20140150224A KR 20160053181 A KR20160053181 A KR 20160053181A
Authority
KR
South Korea
Prior art keywords
silicon layer
forming
carbon substrate
film
transparent conductive
Prior art date
Application number
KR1020140150224A
Other languages
Korean (ko)
Other versions
KR101643132B1 (en
Inventor
장효식
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020140150224A priority Critical patent/KR101643132B1/en
Publication of KR20160053181A publication Critical patent/KR20160053181A/en
Application granted granted Critical
Publication of KR101643132B1 publication Critical patent/KR101643132B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only Ge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

The present invention provides a method for fabricating a solar cell by using a carbon substrate, which is capable of preventing carbon particles of the carbon substrate from being introduced into a rear electrode or a first-conductivity-type semiconductor layer and preventing a resistance loss of the rear electrode. According to the present invention, the method for fabricating a solar cell by using a carbon substrate comprises: a carbon substrate preparing step of preparing a plate-shaped carbon substrate made of a carbon material; a barrier film forming step of forming a barrier film by depositing an oxide film or a nitride film on the carbon substrate; a rear electrode forming step of forming a rear electrode by coating an upper portion of the barrier film with an electrically conductive material; a first-conductivity-type silicon layer forming step of forming a first-conductivity-type silicon layer on the rear electrode; a second-conductivity-type silicon layer forming step of forming a second-conductivity-type silicon layer on the first-conductivity-type silicon layer; a front transparent conductive film forming step of forming a front transparent conductive film on the second-conductivity-type silicon layer; and a front electrode forming step of forming a front electrode on the front transparent conductive film, the front electrode being electrically connected to the second-conductivity-type silicon layer.

Description

탄소 기판을 이용한 태양 전지 제조 방법{Method for fabricating solar cell using carbon substrate}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method for manufacturing a solar cell using a carbon substrate,

본 발명은 탄소 기판을 이용한 태양 전지 제조 방법에 관한 것이다.The present invention relates to a solar cell manufacturing method using a carbon substrate.

일반적으로 태양 전지는 PN 접합면을 갖는다. 상기 PN 접합면에 빛이 조사되면 전자와 정공이 발생하며, 전자와 정공은 P 영역과 N 영역으로 이동하여 P 영역과 N 영역 사이에 전위차(기전력)가 발생하고, 태양 전지에 부하를 연결하면 전류가 흐르게 된다.Generally, a solar cell has a PN junction surface. When the PN junction surface is irradiated with light, electrons and holes are generated. The electrons and holes move to the P and N regions, and a potential difference (electromotive force) occurs between the P region and the N region. When a load is connected to the solar cell Current flows.

상기 태양 전지는 실리콘 반도체 재료를 이용하는 것과, 화합물 반도체 재료를 이용하는 것으로 크게 분류할 수 있다. 또한, 상기 실리콘 반도체를 이용한 것은 결정계와 비결정계로 분류된다. The solar cell can be roughly classified into one using a silicon semiconductor material and one using a compound semiconductor material. Further, the use of the silicon semiconductor is classified into a crystal system and a non-crystal system.

현재, 태양광 발전 시스템으로 일반적으로 사용하는 태양 전지는 실리콘 반도체를 이용한 것이 대부분이다. 그러나, 상기 결정계 실리콘 반도체는 웨이퍼 제조 과정이 복잡하고 제조 에너지가 큰 문제가 있다. 또한, 상기 실리콘 반도체와 전극 사이의 경계면에서 저항이 비교적 크게 되어 효율이 저하되는 문제가 있다.Currently, solar cells generally used as photovoltaic power generation systems are mostly made of silicon semiconductors. However, the crystal silicon semiconductor has a problem in that the process of manufacturing the wafer is complicated and the manufacturing energy is large. In addition, there is a problem that the resistance is relatively large at the interface between the silicon semiconductor and the electrode, and the efficiency is lowered.

본 발명은 탄소 기판의 탄소 입자가 후면 전극 또는 제 1 도전형 반도체층으로 유입되지 않도록 하며, 후면 전극의 저항 손실을 방지할 수 있는 탄소 기판을 이용한 태양 전지 제조 방법을 제공한다.The present invention provides a method of manufacturing a solar cell using a carbon substrate that prevents carbon particles of the carbon substrate from flowing into the rear electrode or the first conductivity type semiconductor layer and prevents resistance loss of the rear electrode.

본 발명은 탄소 기판을 이용함으로써, 실리콘 사용량을 최소화하여 제조 비용을 낮출 수 있는 탄소 기판을 이용한 태양 전지 제조 방법을 제공한다.The present invention provides a method for manufacturing a solar cell using a carbon substrate which can minimize the amount of silicon used and reduce the manufacturing cost by using a carbon substrate.

본 발명의 탄소 기판을 이용한 태양 전지 제조 방법은 탄소 재질로 형성되는 판상의 탄소 기판을 준비하는 탄소 기판 준비 단계와, 상기 탄소 기판의 상면에 산화막 또는 질화막을 증착하여 배리어막을 형성하는 배리어막 형성 단계와, 상기 배리어막의 상부에 전기 전도성 물질을 코팅하여 후면 전극을 형성하는 후면 전극 형성 단계와, 상기 후면 전극의 상부에 제 1 도전형 실리콘층을 형성하는 제 1 도전형 실리콘층 형성 단계와, 상기 제 1 도전형 실리콘층의 상부에 제 2 도전형 실리콘층을 형성하는 제 2 도전형 실리콘층 형성 단계와, 상기 제 2 도전형 실리콘층의 상면에 전면 투명 전도막을 형성하는 전면 투명 전도막 형성 단계 및 상기 투명 전도막의 상면에 상기 제 2 도전형 실리콘층과 전기적으로 연결되는 전면 전극을 형성하는 전면 전극 형성 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a solar cell using the carbon substrate according to the present invention includes the steps of preparing a carbon substrate having a plate-like carbon substrate formed of a carbon material, forming a barrier film by depositing an oxide film or a nitride film on the carbon substrate, Forming a first conductive silicon layer on the rear electrode, forming a first conductive silicon layer on the rear electrode, forming a rear electrode by coating an electrically conductive material on the barrier layer to form a rear electrode, Forming a second conductive silicon layer on the first conductive silicon layer, forming a front transparent conductive film on the upper surface of the second conductive silicon layer, And a front electrode formed on an upper surface of the transparent conductive layer to form a front electrode electrically connected to the second conductive silicon layer The method comprising the steps of:

또한, 상기 탄소 기판을 이용한 태양 전지 제조 방법은 상기 배리어막 형성 단계 후에, 상기 배리어막의 상면에 투명 전도막을 형성하는 투명 전도막 형성 단계를 더 포함하여 이루어질 수 있다. 또한, 상기 상기 후면 전극 형성 단계 후에, 상기 후면 전극의 상면에 중간 투명 전도막을 형성하는 중간 투명 전도막 형성 단계를 더 포함하여 이루어질 수 있다. 이때, 상기 투명 전도막과 상기 중간 투명 전도막은 ITO(Indium Tin Oxide), AZO(Aluminium-doped Zinc Oxide), IZO(Indium Zinc Oxide) 또는 IGZO(Indium Gallium Zinc Oxide)로 형성될 수 있다. The method of manufacturing a solar cell using the carbon substrate may further include a transparent conductive film forming step of forming a transparent conductive film on the upper surface of the barrier film after the barrier film forming step. The method may further include forming an intermediate transparent conductive film on the upper surface of the rear electrode after the forming of the rear electrode. At this time, the transparent conductive film and the intermediate transparent conductive film may be formed of indium tin oxide (ITO), aluminum-doped zinc oxide (AZO), indium zinc oxide (IZO), or indium gallium zinc oxide (IGZO).

상기 상기 제 1 도전형 실리콘층은 P형 또는 N형 실리콘층이며, 상기 제 2 도전형 실리콘층은 N형 또는 P형 실리콘층으로 형성될 수 있다. The first conductive silicon layer may be a P-type or N-type silicon layer, and the second conductive silicon layer may be an N-type or P-type silicon layer.

또한, 상기 제 1 도전형 실리콘층 형성 단계후에, 상기 제 1 도전형 실리콘층의 상면에 진성 실리콘층을 형성하는 진성 실리콘층 형성 단계를 더 포함하여 이루어질 수 있다.The method may further include forming an intrinsic silicon layer on the first conductive silicon layer after the forming of the first conductive silicon layer.

또한, 상기 배리어막은 SiOx, SiNx 또는 SiON막으로 형성되며, 단일층 또는 적어도 2개의 층으로 형성될 수 잇다. 이때, 상기 배리어막은 적어도 400nm의 두께를 가지도록 형성될 수 있다. Further, the barrier film is formed of SiO x , SiN x, or SiON film, and may be formed as a single layer or at least two layers. At this time, the barrier layer may be formed to have a thickness of at least 400 nm.

또한, 상기 전면 투명 전도막은 ITO(Indium Tin Oxide), AZO(Aluminium-doped Zinc Oxide), IZO(Indium Zinc Oxide) 또는 IGZO(Indium Gallium Zinc Oxide)로 형성될 수 있다.The front transparent conductive film may be formed of indium tin oxide (ITO), aluminum-doped zinc oxide (AZO), indium zinc oxide (IZO), or indium gallium zinc oxide (IGZO).

본 발명의 탄소 기판을 이용한 태양 전지 제조 방법에 따르면, 탄소 기판의 표면에 배리어막을 형성하여 탄소 입자가 후면 전극 또는 제 1 도전형 실리콘층으로 유입되는 것을 방지함으로써 태양 전지의 발전 효율이 감소되는 것을 방지할 수 있는 효과가 있다. According to the method for manufacturing a solar cell using the carbon substrate of the present invention, a barrier film is formed on the surface of the carbon substrate to prevent the carbon particles from flowing into the rear electrode or the first conductive silicon layer, There is an effect that can be prevented.

또한, 본 발명의 탄소 기판을 이용한 태양 전지 제조 방법에 따르면, 후면 전극과 배리어막 사이에 투명 전도막을 형성하여 후면 전극이 배리어막과의 접촉에 따른 저항 손실을 방지할 수 있는 효과가 있다.In addition, according to the method of manufacturing a solar cell using the carbon substrate of the present invention, a transparent conductive film is formed between the rear electrode and the barrier film, thereby preventing resistance loss caused by contact of the rear electrode with the barrier film.

또한, 본 발명의 탄소 기판을 이용한 태양 전지 제조 방법에 따르면, 탄소 기판을 기판으로 이용함으로써, 실리콘 사용량을 최소화하여 제조 비용을 낮출 수 있는 효과가 있다.In addition, according to the method for manufacturing a solar cell using the carbon substrate of the present invention, the use of the carbon substrate as the substrate minimizes the amount of silicon used, thereby reducing the manufacturing cost.

도 1은 본 발명의 일 실시예에 따른 탄소 기판을 이용한 태양 전지 제조 방법을 도시한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 탄소 기판을 이용한 태양 전지 제조 방법에 의하여 제조된 태양 전지의 수직 단면도를 나타낸다.1 is a flowchart illustrating a method of manufacturing a solar cell using a carbon substrate according to an embodiment of the present invention.
FIG. 2 is a vertical sectional view of a solar cell manufactured by a method of manufacturing a solar cell using a carbon substrate according to an embodiment of the present invention.

이하에서, 첨부된 도면을 참조하여, 본 발명의 일 실시예에 따른 탄소 기판을 이용한 태양 전지 제조 방법에 대하여 상세하게 설명한다. Hereinafter, a method of manufacturing a solar cell using a carbon substrate according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 탄소 기판을 이용한 태양 전지 제조 방법을 도시한 순서도이다. 도 2는 본 발명의 일 실시예에 따른 탄소 기판을 이용한 태양 전지 제조 방법에 의하여 제조된 태양 전지의 수직 단면도를 나타낸다.1 is a flowchart illustrating a method of manufacturing a solar cell using a carbon substrate according to an embodiment of the present invention. FIG. 2 is a vertical sectional view of a solar cell manufactured by a method of manufacturing a solar cell using a carbon substrate according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 탄소 기판을 이용한 태양 전지 제조 방법은 탄소 기판 준비 단계(S10), 배리어막 형성 단계(S20), 투명 전도막 형성 단계(S30), 후면 전극 형성 단계(S40), 제 1 도전형 실리콘층 형성 단계(S50), 제 2 도전형 실리콘층 형성 단계(S60), 전면 투명 전도막 형성 단계(S70) 및 전면 전극 형성 단계(S80)를 포함하여 이루어진다. 또한, 상기 탄소 기판을 이용한 태양 전지 제조 방법은 중간 투명 전도막 형성 단계(S45)를 더 포함하여 형성될 수 있다. 또한, 상기 탄소 기판을 이용한 태양 전지 제조 방법은 진성 실리콘층 형성 단계(S55)을 더 포함하여 형성될 수 있다. A method of manufacturing a solar cell using a carbon substrate according to an embodiment of the present invention includes steps of preparing a carbon substrate (S10), forming a barrier film (S20), forming a transparent conductive film (S30), forming a back electrode A first conductive silicon layer forming step S50, a second conductive silicon layer forming step S60, a front transparent conductive film forming step S70, and a front electrode forming step S80. In addition, the solar cell manufacturing method using the carbon substrate may further include an intermediate transparent conductive film forming step (S45). In addition, the solar cell manufacturing method using the carbon substrate may further include an intrinsic silicon layer forming step (S55).

본 발명의 일 실시예에 따른 탄소 기판을 이용한 태양 전지 제조 방법에 따른 태양 전지(100)는 탄소 기판(110)과 배리어막(120)과 후면 전극(140)과 제 1 도전형 실리콘층(150)과 제 2 도전형 실리콘층(160)과 전면 투명 전도막(170) 및 전면 전극(180)이 순차적으로 적층되어 형성될 수 있다. 또한, 상기 태양 전지(100)는 배리어막(120)과 후면 전극(140) 사이에 형성되는 투명 전도막(130)을 더 포함하여 형성될 수 있다. 또한, 상기 태양 전지(100)는 중간 투명 전도막(145)을 더 포함하여 형성될 수 있다. 또한, 상기 태양 전지는 제 1 도전형 실리콘층(150)의 상면에 형성되는 진성 실리콘층(155)을 더 포함하여 형성될 수 있다.A solar cell 100 according to a method of manufacturing a solar cell using a carbon substrate according to an embodiment of the present invention includes a carbon substrate 110, a barrier film 120, a back electrode 140, a first conductive silicon layer 150 The second conductive silicon layer 160, the front transparent conductive film 170, and the front electrode 180 may be sequentially stacked. The solar cell 100 may further include a transparent conductive layer 130 formed between the barrier layer 120 and the rear electrode 140. In addition, the solar cell 100 may further include an intermediate transparent conductive film 145. The solar cell may further include an intrinsic silicon layer 155 formed on the upper surface of the first conductive silicon layer 150.

상기 태양 전지는 탄소 기판을 사용하여 실리콘 사용량을 최소화하여 제조 비용을 낮출 수 있다. 또한, 상기 태양 전지는 탄소 기판의 두께가 1mm 이하인 경우에 플렉서블한 특성을 가질 수 있다.
The solar cell uses a carbon substrate Silicon usage can be minimized and manufacturing costs can be reduced. In addition, the solar cell can have a flexible characteristic when the thickness of the carbon substrate is 1 mm or less.

상기 탄소 기판 준비 단계(S10)는 탄소 재질로 형성되는 판상의 탄소 기판(110)을 준비하는 단계이다. 상기 탄소 기판(110)은 평판 형상의 카본 쉬트(carbon sheet)로 형성될 수 있다. 상기 탄소 기판(110)은 기존의 실리콘 웨이퍼나 유리 기판을 대신하여 태양 전지(100)의 기판으로 작용한다. 상기 탄소 기판(110)은 적어도 0.1의 두께를 가지도록 형성된다. 또한, 상기 탄소 기판은 5mm이하의 두께로 형성될 수 있다. 상기 탄소 기판(110)의 두께가 너무 얇으면 태양 전지의 강도가 약해지거나 과도하게 휘어지는 문제가 있다. The carbon substrate preparation step (S10) is a step of preparing a plate-like carbon substrate 110 formed of a carbon material. The carbon substrate 110 may be formed of a carbon sheet having a flat plate shape. The carbon substrate 110 serves as a substrate of the solar cell 100 instead of a conventional silicon wafer or a glass substrate. The carbon substrate 110 is formed to have a thickness of at least 0.1. In addition, the carbon substrate may be formed to a thickness of 5 mm or less. If the thickness of the carbon substrate 110 is too small, there is a problem that the strength of the solar cell is weakened or excessively bent.

한편, 상기 탄소 기판(110)은 전류가 인가될 경우 발열체로서 동작할 수 있으므로 공정 과정에서 히터로 이용될 수 있다. 따라서, 본 발명에 따른 태양 전지 제조 공정에서는 별도의 히터를 사용하지 않을 수 있다. 또한, 상기 탄소 기판(110)이 히터 위에 안착될 경우에도 우수한 열전도성으로 인하여 실리콘의 증착 공정이 용이하게 수행될 수 있다.
Meanwhile, since the carbon substrate 110 can operate as a heating element when a current is applied, the carbon substrate 110 can be used as a heater in a process. Therefore, in the solar cell manufacturing process according to the present invention, a separate heater may not be used. In addition, even when the carbon substrate 110 is placed on the heater, the silicon can be easily deposited due to its excellent thermal conductivity.

상기 배리어막 형성 단계(S20)는 탄소 기판(110)의 상면에 산화막 또는 질화막으로 배리어막(120)을 형성하는 단계이다. 상기 배리어막(120)은 탄소 기판(110)의 상면을 포함한 영역을 감싸도록 형성된다. 상기 배리어막(120)은 탄소 기판(110)의 탄소 입자가 제 1 도전형 실리콘층(150)으로 유입되는 것을 차단한다. 상기 탄소 입자가 실리콘층으로 혼입되거나 초기 표면에 존재하는 경우에, 증착되는 제 1 도전형 실리콘층의 표면 거칠기를 증가시켜 흡수되는 광의 불연속성을 유발하여 태양 전지의 동작 안정성을 저해하며 발전 효율을 감소시킬 수 있다. 또한, 상기 배리어막(120)은 탄소 기판의 내부에 포함되어 있는 가스가 실리콘층 증착 과정에서 배출(outgassing)되지 않도록 한다. 상기 탄소 입자에서 배출되는 가스는 실리콘 층착 과정에서 진공 챔버의 진공도를 저하시켜 고진공의 진공 형성 시간을 증가시킨다. The barrier film forming step (S20) is a step of forming a barrier film 120 with an oxide film or a nitride film on the upper surface of the carbon substrate 110. The barrier layer 120 is formed to surround a region including the upper surface of the carbon substrate 110. The barrier layer 120 prevents the carbon particles of the carbon substrate 110 from flowing into the first conductive silicon layer 150. When the carbon particles are incorporated into the silicon layer or present on the initial surface, the surface roughness of the first conductive silicon layer to be deposited is increased to cause discontinuity of the absorbed light, thereby deteriorating the operation stability of the solar cell and decreasing the power generation efficiency . Also, the barrier layer 120 prevents gas contained in the carbon substrate from being outgassed during the deposition of the silicon layer. The gas discharged from the carbon particles lowers the vacuum degree of the vacuum chamber during the silicon deposition process, thereby increasing the vacuum forming time of the high vacuum.

상기 배리어막(120)은 바람직하게는 SiOx, SiNx 또는 SiON막으로 형성된다. 또한, 상기 배리어막(120)은 산화막 또는 질화막이 단일층 또는 적어도 2개의 층으로 형성될 수 있다. 상기 배리어막(120)은 적어도 400nm의 두께를 가지도록 형성된다. 상기 배리어막(120)의 두께가 충분하지 않으면 탄소 기판(110)의 탄소 입자가 후면 전극(140) 또는 제 1 도전형 실리콘층(150)으로 유입되는 것을 충분히 방지하지 못한다. 다만, 상기 배리어막(120)은 두께가 증가되면 공정 비용이 증가되므로 너무 두꺼운 두께로 형성될 필요는 없다. 상기 배리어막(120)은 바람직하게는 플라즈마 강화 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)법에 의하여 형성될 수 있다. 상기 배리어막(120)의 형성 과정에서는 소스 가스로 SiH4 가스와 함께 N2O 가스 또는 NH3 가스가 공급될 수 있다. 보다 구체적으로는 상기 배리어막(120)이 SiOx막으로 형성되는 과정에서는 소스 가스로 SiH4 가스와 N2O 가스가 공급될 수 있다. 또한, 상기 배리어막(120)이 SiNx 또는 SiON막으로 형성 과정에서는 소스 가스로 SiH4 가스와 N2O 가스, NH3 가스가 공급될 수 있다.The barrier film 120 is preferably formed of SiO x , SiN x, or SiON film. In addition, the barrier layer 120 may be formed of a single layer or at least two layers of an oxide layer or a nitride layer. The barrier film 120 is formed to have a thickness of at least 400 nm. If the thickness of the barrier layer 120 is not sufficient, the carbon particles of the carbon substrate 110 can not be sufficiently prevented from flowing into the back electrode 140 or the first conductive silicon layer 150. However, since the barrier layer 120 increases in process cost when the thickness is increased, it is not necessary to form the barrier layer 120 to have a too thick thickness. The barrier layer 120 may be formed by a Plasma Enhanced Chemical Vapor Deposition (PECVD) method. In the process of forming the barrier layer 120, N 2 O gas or NH 3 gas may be supplied together with SiH 4 gas as a source gas. More specifically, the SiH 4 gas and the N 2 O gas may be supplied as the source gas in the process of forming the barrier film 120 from the SiO x film. In addition, SiH 4 gas, N 2 O gas, and NH 3 gas may be supplied as the source gas in the process of forming the barrier film 120 into the SiN x or SiON film.

한편, 구체적으로 도시하지는 않았지만, 상기 배리어막(120)의 상면에는 이후에 형성되는 투명 전도막과의 접합력을 증가시키기 위하여 크롬(Cr)과 같은 금속으로 형성되는 금속층이 형성될 수 있다.
Although not shown in detail, a metal layer formed of a metal such as chromium (Cr) may be formed on the upper surface of the barrier layer 120 in order to increase the bonding strength with the transparent conductive layer to be formed later.

상기 투명 전도막 형성 단계(S30)는 배리어막(120)의 상면에 투명 전도막(130)을 형성하는 단계이다. 상기 투명 전도막(130)은 후면 전극(140)이 산화막 또는 질화막으로 형성되는 배리어막(120)과 접촉하여 발생되는 저항 손실을 방지하는 작용을 한다. 상기 투명 전도막(130)은 ITO(Indium Tin Oxide), AZO(Aluminium-doped Zinc Oxide), IZO(Indium Zinc Oxide) 또는 IGZO(Indium Gallium Zinc Oxide)로 형성될 수 있다. 상기 투명 전도막(130)은 적어도 100nm로 형성된다. 상기 투명 전도막(130)은 두께가 너무 얇으면 저항 손실을 충분히 방지할 수 없다. 다만, 상기 투명 전도막(130)은 두께가 증가되면 공정 비용이 증가되므로 너무 두꺼운 두께로 형성될 필요는 없다. 상기 투명 전도막(130)은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정 또는 스크린 프린팅과 같은 페이스트 도포 공정과 같은 공정에 의하여 형성될 수 있다.The transparent conductive film forming step S30 is a step of forming a transparent conductive film 130 on the upper surface of the barrier film 120. [ The transparent conductive layer 130 acts to prevent resistance loss caused by the contact of the rear electrode 140 with the barrier layer 120 formed of an oxide layer or a nitride layer. The transparent conductive layer 130 may be formed of ITO (Indium Tin Oxide), AZO (Aluminum-Doped Zinc Oxide), IZO (Indium Zinc Oxide), or IGZO (Indium Gallium Zinc Oxide). The transparent conductive film 130 is formed to have a thickness of at least 100 nm. If the transparent conductive film 130 is too thin, resistance loss can not be sufficiently prevented. However, the thickness of the transparent conductive film 130 increases the process cost, so that it is not necessary to form the transparent conductive film 130 to have a too thick thickness. The transparent conductive layer 130 may be formed by a process such as a chemical vapor deposition process such as CVD (Chemical Vapor Deposition) or PECVD (Plasma Enhanced CVD), a paste application process such as a sputtering process or a screen printing process.

한편, 상기 투명 전도막 형성 단계(S30)는 배리어막(120)과 후면 전극(140) 사이의 저항 손실이 충분히 낮은 경우에 생략될 수 있다. 즉, 상기 투명 전도막(130)이 형성되지 않을 수 있다.
Meanwhile, the transparent conductive film forming step S30 may be omitted when the resistance loss between the barrier film 120 and the rear electrode 140 is sufficiently low. That is, the transparent conductive film 130 may not be formed.

상기 후면 전극 형성 단계(S40)는 배리어막(120)의 상부에 전기 전도성 물질을 코팅하여 후면 전극(140)을 형성하는 단계이다. 한편, 상기 배리어막(120)의 상면에 투명 전도막(130)이 형성되는 경우에, 후면 전극(140)은 투명 전도막(130)의 상면에 형성될 수 있다. 상기 후면 전극(140)은 배리어막(120) 또는 투명 전도막(130)의 상면과 제 1 도전형 실리콘층(150)의 하면 사이에 위치하여 태양 전지의 어느 하나의 전극으로 작용한다. 상기 후면 전극(140)은 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 형성될 수 있다. 상기 후면 전극(140)은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정, 스크린 프린팅과 같은 페이스트 도포 공정에 의하여 형성될 수 있다. 또한, 상기 후면 전극(140)은 알루미늄으로 형성되는 경우에, 알루미늄을 진공 증발시켜 코팅하는 진공 증발법에 의하여 형성될 수 있다.
In the rear electrode formation step S40, an electrically conductive material is coated on the barrier layer 120 to form the rear electrode 140. [ When the transparent conductive layer 130 is formed on the upper surface of the barrier layer 120, the rear electrode 140 may be formed on the upper surface of the transparent conductive layer 130. The rear electrode 140 is positioned between the upper surface of the barrier layer 120 or the transparent conductive layer 130 and the lower surface of the first conductive silicon layer 150 and serves as one electrode of the solar cell. The rear electrode 140 may be formed of one selected from the group consisting of Al, Ni, Cu, Ag, Sn, Zn, In, Ti, ), And a combination thereof. The rear electrode 140 may be formed by a paste coating process such as a chemical vapor deposition process such as CVD (Chemical Vapor Deposition) or PECVD (Plasma Enhanced CVD), a sputtering process, or a screen printing process. In addition, when the back electrode 140 is formed of aluminum, it may be formed by a vacuum evaporation method in which aluminum is evaporated by vacuum evaporation.

상기 중간 투명 전도막 형성 단계(S45)는 후면 전극(140)의 상면에 중간 투명 전도막(130)을 형성하는 단계이다. 상기 중간 투명 전도막(145)은 후면 전극(140)의 상면에 형성되어 후면 전극(140)의 물질이 제 1 도전형 실리콘층으로 확산되는 것을 방지하며, 입사되는 광을 후면 반사시키는 작용을 한다. 상기 중간 투명 전도막(145)은 50 ~ 200nm의 두께로 형성된다. 상기 중간 투명 전도막(145)의 두께가 너무 얇으면 후면 전극의 물질이 제 1 도전형 실리콘층으로 확산되는 것을 충분히 방지할 수 없다. 또한, 상기 중간 투명 전도막(145)은 두께가 200nm이상이면 추가적인 효과가 없게 된다. 상기 중간 투명 전도막(145)은 ITO(Indium Tin Oxide), AZO(Aluminium-doped Zinc Oxide), IZO(Indium Zinc Oxide) 또는 IGZO(Indium Gallium Zinc Oxide)로 형성될 수 있다. 상기 중간 투명 전도막(145)은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정 또는 스크린 프린팅과 같은 페이스트 도포 공정과 같은 공정에 의하여 형성될 수 있다.
The intermediate transparent conductive film forming step S45 is a step of forming the intermediate transparent conductive film 130 on the upper surface of the rear electrode 140. [ The intermediate transparent conductive layer 145 is formed on the upper surface of the rear electrode 140 to prevent the material of the rear electrode 140 from diffusing into the first conductive silicon layer, . The intermediate transparent conductive film 145 is formed to a thickness of 50 to 200 nm. If the thickness of the intermediate transparent conductive film 145 is too thin, the material of the rear electrode can not be sufficiently prevented from diffusing into the first conductive silicon layer. Further, if the intermediate transparent conductive film 145 has a thickness of 200 nm or more, there is no additional effect. The intermediate transparent conductive layer 145 may be formed of indium tin oxide (ITO), aluminum-doped zinc oxide (AZO), indium zinc oxide (IZO), or indium gallium zinc oxide (IGZO). The intermediate transparent conductive film 145 may be formed by a process such as a chemical vapor deposition process such as CVD (Chemical Vapor Deposition) or PECVD (Plasma Enhanced CVD), a paste application process such as a sputtering process or a screen printing process.

상기 제 1 도전형 실리콘층 형성 단계(S50)는 배리어막(120)의 상면에 일정 두께로 제 1 도전형 실리콘층(150)을 형성하는 단계이다. 상기 제 1 도전형 실리콘층(150)은 진성 실리콘층(155)의 존재 여부에 따라 비정질 실리콘층, 미세결정 실리콘층(결정 입자의 크기가 ㎛ 크기) 또는 다결정 실리콘층(결정 입자의 크기가 ㎛ ~ ㎜ 크기)으로 형성될 수 있다. 즉, 상기 제 1 도전형 실리콘층(150)은 진성 실리콘층(155)이 존재하는 경우에 비정질 실리콘층, 미세결정 실리콘층으로 형성되며, 진성 실리콘층(155)이 존재하지 않는 경우에 다결정 실리콘층으로 형성될 수 있다. 상기 제 1 도전형 실리콘층(150)이 다결정 실리콘층으로 형성되는 경우에, 먼저 제 1 도전형 실리콘층 형성 단계(S50)는 후면 전극(140)의 상면에 PECVD(Plasma-Enhanced Chemical Vapor Deposition) 방식으로 제 1 도전형 불순물을 도핑하면서 제 1 비정질 실리콘층을 형성한다. 다음으로, 상기 제 1 도전형 실리콘층 형성 단계(S50)는 제 1 비정질 실리콘층을 레이저 조사와 같은 열처리에 의하여 결정질 실리콘층으로 결정화시킨다. 상기 제 1 도전형 실리콘층(150)이 비정질 또는 미세결정 실리콘층으로 형성되는 경우에는 열처리에 의한 결정화 과정이 생략되거나, 상대적으로 짧은 시간 또는 낮은 레이저 조사 파워의 조건으로 진행된다. 상기 제 1 도전형 실리콘층(150)은 도핑 가스인 B2H6 등의 가스가 실리콘 증착 시 주입됨으로써, 일정 두께의 P형 또는 N형 반도체 실리콘층으로 형성된다. 상기 제 1 도전형 실리콘층(150)은 대략 1 ㎛ 내지 100 ㎛의 두께로 형성될 수 있으나, 여기서 제 1 도전형 실리콘층(150)의 두께가 한정하는 것은 아니다. 한편, 상기 제 1 도전형 실리콘층 형성 단계(S50)에서는 제 1 비정질 실리콘층을 바로 결정질 실리콘층으로 결정화시키거나, 이하에서 설명하는 제 2 비정질 실리콘층이 형성된 후에 함께 결정질 실리콘층으로 결정화시킬 수 있다.
The first conductive silicon layer forming step S50 is a step of forming a first conductive silicon layer 150 with a predetermined thickness on the top surface of the barrier layer 120. [ The first conductive silicon layer 150 may include an amorphous silicon layer, a microcrystalline silicon layer (the size of the crystal grains is a micrometer size) or a polycrystalline silicon layer (the size of the crystal grains is a micrometer Mm). ≪ / RTI > That is, when the intrinsic silicon layer 155 is present, the first conductive silicon layer 150 is formed of an amorphous silicon layer or a microcrystalline silicon layer. When the intrinsic silicon layer 155 is not present, Layer. In the case where the first conductive silicon layer 150 is formed of a polycrystalline silicon layer, the first conductive silicon layer forming step S50 may be performed by plasma-enhanced chemical vapor deposition (PECVD) on the upper surface of the rear electrode 140, The first amorphous silicon layer is formed while doping the first conductivity type impurity. Next, the first conductive silicon layer forming step (S50) crystallizes the first amorphous silicon layer into a crystalline silicon layer by heat treatment such as laser irradiation. When the first conductive silicon layer 150 is formed of an amorphous or microcrystalline silicon layer, the crystallization process by the heat treatment is omitted, or the process is performed under a relatively short time or a low laser irradiation power. The first conductive silicon layer 150 is formed of a P-type or N-type semiconductor silicon layer having a predetermined thickness by injecting a gas such as B 2 H 6 , which is a doping gas, during silicon deposition. The first conductive silicon layer 150 may be formed to a thickness of about 1 μm to 100 μm, but the thickness of the first conductive silicon layer 150 is not limited thereto. Meanwhile, in the first conductive silicon layer forming step (S50), the first amorphous silicon layer may be directly crystallized into a crystalline silicon layer, or the second amorphous silicon layer may be crystallized together with the crystalline silicon layer have.

상기 진성 실리콘층 형성 단계(S55)는 제1도전형 실리콘층(150)의 상면에 진성 실리콘층(155)을 형성하는 단계이다. 상기 진성 실리콘층 형성 단계(S55)는 제1도전형 실리콘층의 상면에 PECVD(Plasma-Enhanced Chemical Vapor Deposition) 방식으로 제 1 비정질 실리콘층을 형성한다. 다음으로, 상기 제 1 도전형 실리콘층 형성 단계(S55)는 진성 실리콘층(155)을 레이저 조사와 같은 열처리에 의하여 결정질 실리콘층으로 결정화시킨다. 상기 진성 실리콘층(155)은 상면에 형성되는 제 2 도전형 실리콘층(160)과 함께 광흡수층으로 작용한다. The intrinsic silicon layer forming step S55 is a step of forming an intrinsic silicon layer 155 on the top surface of the first conductive silicon layer 150. [ The intrinsic silicon layer forming step S55 forms a first amorphous silicon layer on the upper surface of the first conductive silicon layer by a plasma enhanced chemical vapor deposition (PECVD) method. Next, the first conductive silicon layer forming step S55 crystallizes the intrinsic silicon layer 155 into a crystalline silicon layer by heat treatment such as laser irradiation. The intrinsic silicon layer 155 acts as a light absorbing layer together with the second conductive silicon layer 160 formed on the upper surface.

한편, 상기 진성 실리콘층(155)이 제 1 도전형 실리콘층(150)과 제 2 도전형 실리콘층(160) 사이에 형성되는 경우에 제 1 도전형 실리콘층(150)과 제 2 도전형 실리콘층(160)은 비정질 실리콘층 또는 미세결정 실리콘층으로 형성될 수 있다. 또한, 상기 진성 실리콘층(155)이 제 1 도전형 실리콘층(150)과 제 2 도전형 실리콘층(160) 사이에 형성되지 않는 경우에, 제 1 도전형 실리콘층(150)과 제 2 도전형 실리콘층(160)은 비정질 실리콘층의 결정화에 의한 다결정 실리콘층으로 형성될 수 있다.
When the intrinsic silicon layer 155 is formed between the first conductive silicon layer 150 and the second conductive silicon layer 160, the first conductive silicon layer 150 and the second conductive silicon layer 160 The layer 160 may be formed of an amorphous silicon layer or a microcrystalline silicon layer. In addition, when the intrinsic silicon layer 155 is not formed between the first conductive silicon layer 150 and the second conductive silicon layer 160, the first conductive silicon layer 150, -Type silicon layer 160 may be formed of a polycrystalline silicon layer by crystallization of the amorphous silicon layer.

상기 제 2 도전형 실리콘층 형성 단계(S60)는 제 1 도전형 실리콘층(150)의 상면 또는 진성 실리콘층(155)의 상면에 일정 두께의 제 2 도전형 실리콘층(160)을 형성하는 단계이다. 상기 제 2 도전형 실리콘층(160)은 진성 실리콘층(155)의 존재 여부에 따라 비정질 실리콘층, 미세결정 실리콘층 또는 다결정 실리콘층으로 형성될 수 있다. 즉, 상기 제 2 도전형 실리콘층(160)은 진성 실리콘층(155)이 존재하는 경우에 비정질 실리콘층, 미세결정 실리콘층으로 형성되며, 진성 실리콘층(155)이 존재하지 않는 경우에 다결정 실리콘층으로 형성될 수 있다. 상기 제 2 도전형 실리콘층(160)이 다결정 실리콘층으로 형성되는 경우에, 제 2 도전형 실리콘층 형성 단계(S60)는 제 1 도전형 실리콘층(150)의 상면에 PECVD(Plasma-Enhanced Chemical Vapor Deposition) 방식으로 제 2 도전형 불순물을 도핑하면서 제 2 비정질 실리콘층을 형성한다. 다음으로, 상기 제 2 도전형 실리콘층 형성 단계(S60)는 레이저 조사와 같은 열처리에 의하여 제 2 비정질 실리콘층을 결정질 실리콘층으로 결정화시킨다. 상기 제 2 도전형 실리콘층(160)이 비정질 또는 미세결정 실리콘층으로 형성되는 경우에는 열처리에 의한 비정질 실리콘층의 결정화 과정이 생략되거나, 상대적으로 짧은 시간 또는 낮은 레이저 조사 파워의 조건으로 진행된다. 상기 제 2 도전형 실리콘층(160)은 도핑 가스인 PH3, AsH3 등의 가스가 실리콘 증착 시 주입됨으로써, 제 1 도전형 실리콘층(150) 위에 일정 두께의 N형 또는 P형 반도체 실리콘층으로 형성된다. 상기 제 2 도전형 실리콘층(160)의 두께는 대략 1 ㎛ 내지 100 ㎛로 형성될 수 있으나, 본 발명에서 제 2 도전형 실리콘층(160)의 두께가 한정되지 않는다. 더불어, 상기 제 2 도전형 실리콘층 형성 단계는 대략 300 ℃ 내지 1100℃의 온도 분위기가 제공됨으로써, 제 1 도전형 실리콘층(150)의 위에 제 2 도전형 실리콘층(160)이 용이하게 증착되도록 한다. The forming of the second conductive silicon layer (S60) may include forming a second conductive silicon layer 160 having a predetermined thickness on the upper surface of the first conductive silicon layer 150 or the upper surface of the intrinsic silicon layer 155 to be. The second conductive silicon layer 160 may be formed of an amorphous silicon layer, a microcrystalline silicon layer, or a polycrystalline silicon layer depending on whether the intrinsic silicon layer 155 is present. That is, the second conductive silicon layer 160 is formed of an amorphous silicon layer or a microcrystalline silicon layer in the presence of the intrinsic silicon layer 155, and in the case where the intrinsic silicon layer 155 is not present, Layer. In the case where the second conductive silicon layer 160 is formed of a polycrystalline silicon layer, the second conductive silicon layer forming step S60 may include forming a PECVD (Plasma Enhanced Chemical) layer on the top surface of the first conductive silicon layer 150 A second amorphous silicon layer is formed while doping the second conductivity type impurity by a Vapor Deposition method. Next, the second conductive silicon layer forming step (S60) crystallizes the second amorphous silicon layer into a crystalline silicon layer by heat treatment such as laser irradiation. In the case where the second conductive silicon layer 160 is formed of an amorphous or microcrystalline silicon layer, the crystallization process of the amorphous silicon layer by heat treatment is omitted, or the process is performed for a relatively short time or at a low laser irradiation power. The second conductive-type silicon layer 160 is doped gas, PH 3, AsH 3 being gas is injected during the silicon deposition, such as, the first conductive-type silicon layer 150 having a predetermined thickness on the N-type or P-type semiconductor silicon layer . The thickness of the second conductive silicon layer 160 may be about 1 μm to 100 μm. However, the thickness of the second conductive silicon layer 160 is not limited in the present invention. In addition, the second conductive silicon layer forming step may be performed such that the second conductive silicon layer 160 is easily deposited on the first conductive silicon layer 150 by providing a temperature atmosphere of approximately 300 ° C. to 1100 ° C. do.

상기 제 2 도전형 실리콘층(160)은 제 1 도전형 실리콘층(150) 또는 진성 실리콘층(155)과 탠덤 구조를 형성하여 광흡수층으로 작용할 수 있다. The second conductive silicon layer 160 may function as a light absorption layer by forming a tandem structure with the first conductive silicon layer 150 or the intrinsic silicon layer 155.

한편, 상기 제 2 도전형 실리콘층(160)은 제 1 도전형 실리콘층(150)의 상면에 형성된 후에 제 1 도전형 실리콘층(150)과 함께 결정화될 수 있다.
The second conductive silicon layer 160 may be formed on the upper surface of the first conductive silicon layer 150 and may be crystallized together with the first conductive silicon layer 150.

상기 전면 투명 전도막 형성 단계(S70)는 제 2 도전형 실리콘층(160)의 상면에 일정 두께의 전면 투명 전도막(170)을 형성하는 단계이다. 상기 전면 투명 전도막(170)은 제 2 도전형 실리콘층(160)의 상면에 형성되어 입사되는 광의 투과량을 증가시키는 작용을 한다. 상기 전면 투명 전도막(170)은 ITO(Indium Tin Oxide), AZO(Aluminium-doped Zinc Oxide), IZO(Indium Zinc Oxide) 또는 IGZO(Indium Gallium Zinc Oxide)로 형성될 수 있다. 상기 전면 투명 전도막(170)은 적어도 100nm로 형성된다. 상기 전면 투명 전도막(170)은 두께가 너무 얇으면 접촉 저항을 충분히 감소시킬 수 없다. 즉, 상기 전면 투명 전도막(170)의 두께가 너무 얇으면, 전면 투명 전도막(170)이 제 2 도전형 실리콘층(160)에 전체적으로 균일하게 도포되지 않아 제 2 도전형 실리콘층(160)과 전면 전극(180)이 접촉될 수 있다. 상기 전면 투명 전도막(170)은 두께가 증가되면 공정 비용이 증가되므로 너무 두꺼운 두께로 형성될 필요는 없다. 상기 전면 투명 전도막(170)은 CVD(Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced CVD)와 같은 화학 기상 증착 공정, 스퍼터링 공정 또는 스크린 프린팅과 같은 페이스트 도포 공정과 같은 공정에 의하여 형성될 수 있다. 한편, 구체적으로 도시하지는 않았지만, 상기 전면 투명 전도막(170)의 상면에는 반사 방지막이 형성될 수 있다.
In the front transparent conductive film forming step S70, a front transparent conductive film 170 having a predetermined thickness is formed on the upper surface of the second conductive silicon layer 160. [ The front transparent conductive layer 170 is formed on the upper surface of the second conductive silicon layer 160 to increase the amount of incident light. The front transparent conductive layer 170 may be formed of indium tin oxide (ITO), aluminum-doped zinc oxide (AZO), indium zinc oxide (IZO), or indium gallium zinc oxide (IGZO). The front transparent conductive film 170 is formed to have a thickness of at least 100 nm. If the entire transparent conductive film 170 is too thin, the contact resistance can not be sufficiently reduced. That is, if the thickness of the front transparent conductive film 170 is too small, the entire transparent conductive film 170 is not uniformly applied to the second conductive silicon layer 160 as a whole, And the front electrode 180 may be in contact with each other. If the thickness of the front transparent conductive film 170 is increased, the process cost is increased. The front transparent conductive film 170 may be formed by a process such as a chemical vapor deposition process such as CVD (Chemical Vapor Deposition) or PECVD (Plasma Enhanced CVD), a paste application process such as a sputtering process or a screen printing process. On the other hand, although not shown in detail, an anti-reflection film may be formed on the upper surface of the front transparent conductive film 170.

상기 전면 전극 형성 단계(S80)는 전면 투명 전도막(170)의 상면에 전면 전극(180)을 형성하는 단계이다. 상기 전면 전극(180)은 전면 투명 전도막(170)의 상면에 형성되며, 태양 전지의 어느 하나의 전극으로 작용하며, 전면 투명 도전막을 통하여 제 2 도전형 실리콘층(160)과 전기적으로 연결되어 제 2 도전형 실리콘층(160)으로 이동하는 전하 예를 들면 전자를 수집할 수 있다. 상기 전면 전극(180)은 소정의 폭을 가지며 정해진 방향으로 나란히 연장되는 복수의 전극으로 형성될 수 있다. 상기 전면 전극(180)은 알루미늄(Al), 실버(Ag), 나노실버(nano Ag) 또는 인듐주석산화물(ITO: Indium Tin Oxide)로 형성될 수 있다. 상기 전면 전극(180)은 은(Ag) 또는 알루미늄(Al)을 포함하는 페이스트로 형성될 수 있다.The front electrode forming step S80 is a step of forming the front electrode 180 on the upper surface of the front transparent conductive film 170. [ The front electrode 180 is formed on the upper surface of the front transparent conductive film 170 and serves as one electrode of the solar cell and is electrically connected to the second conductive silicon layer 160 through the front transparent conductive film Electrons can be collected which move to the second conductive silicon layer 160, for example. The front electrode 180 may have a predetermined width and may be formed of a plurality of electrodes extending in parallel in a predetermined direction. The front electrode 180 may be formed of aluminum (Al), silver (Ag), nano silver, or indium tin oxide (ITO). The front electrode 180 may be formed of a paste containing silver (Ag) or aluminum (Al).

한편, 도시하지는 않았지만, 상기 전면 전극(180) 위에는 전면 전극(180)과 교차하는 방향으로 복수의 집전부가 위치할 수 있으며, 집전부와 전면 전극(180)은 전기적 및 물리적으로 연결될 수 있다.Although not shown, a plurality of current collectors may be disposed on the front electrode 180 in a direction crossing the front electrodes 180, and the current collectors and the front electrodes 180 may be electrically and physically connected to each other.

이상에서 설명한 것은 본 발명에 따른 탄소 기판을 이용한 태양 전지의 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.It is to be understood that the present invention is not limited to the above-described embodiment, but various modifications and variations of the present invention can be made without departing from the scope of the present invention. It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims.

100; 태양 전지
110; 탄소 기판 120; 배리어막
130: 투명 전도막 140: 후면 전극
145: 중간 투명 전도막 150: 제 1 도전형 실리콘층
155: 진성 실리콘층 160: 제 2 도전형 실리콘층
170: 전면 투명 전도막 180: 전면 전극100; Solar cell
110; Carbon substrate 120; Barrier film
130: transparent conductive film 140: rear electrode
145: intermediate transparent conductive film 150: first conductive silicon layer
155: intrinsic silicon layer 160: second conductive silicon layer
170: front transparent conductive film 180: front electrode

Claims (9)

탄소 재질로 형성되는 판상의 탄소 기판을 준비하는 탄소 기판 준비 단계와,
상기 탄소 기판의 상면에 산화막 또는 질화막을 증착하여 배리어막을 형성하는 배리어막 형성 단계와,
상기 배리어막의 상부에 전기 전도성 물질을 코팅하여 후면 전극을 형성하는 후면 전극 형성 단계와,
상기 후면 전극의 상부에 제 1 도전형 실리콘층을 형성하는 제 1 도전형 실리콘층 형성 단계와,
상기 제 1 도전형 실리콘층의 상부에 제 2 도전형 실리콘층을 형성하는 제 2 도전형 실리콘층 형성 단계와,
상기 제 2 도전형 실리콘층의 상면에 전면 투명 전도막을 형성하는 전면 투명 전도막 형성 단계 및
상기 투명 전도막의 상면에 상기 제 2 도전형 실리콘층과 전기적으로 연결되는 전면 전극을 형성하는 전면 전극 형성 단계를 포함하는 것을 특징으로 하는 탄소 기판을 이용한 태양 전지 제조 방법.A carbon substrate preparation step of preparing a plate-shaped carbon substrate formed of a carbon material,
Forming a barrier film by depositing an oxide film or a nitride film on an upper surface of the carbon substrate;
A rear electrode forming step of forming a rear electrode by coating an electrically conductive material on the barrier film,
A first conductive silicon layer forming step of forming a first conductive silicon layer on the rear electrode,
Forming a second conductive silicon layer on the first conductive silicon layer, forming a second conductive silicon layer on the first conductive silicon layer,
Forming a front transparent conductive film on the upper surface of the second conductive silicon layer;
And forming a front electrode electrically connected to the second conductive silicon layer on the top surface of the transparent conductive film. 제 1 항에 있어서,
상기 배리어막 형성 단계 후에,
상기 배리어막의 상면에 투명 전도막을 형성하는 투명 전도막 형성 단계를 더 포함하는 것을 특징으로 하는 탄소 기판을 이용한 태양 전지 제조 방법.The method according to claim 1,
After the barrier film forming step,
And forming a transparent conductive film on the upper surface of the barrier film. The method of manufacturing a solar cell using the carbon substrate according to claim 1, 제 2 항에 있어서,
상기 후면 전극 형성 단계 후에,
상기 후면 전극의 상면에 중간 투명 전도막을 형성하는 중간 투명 전도막 형성 단계를 더 포함하는 것을 특징으로 하는 탄소 기판을 이용한 태양 전지 제조 방법.3. The method of claim 2,
After the rear electrode forming step,
And forming an intermediate transparent conductive film on the upper surface of the rear electrode. The method of manufacturing a solar cell using the carbon substrate according to claim 1, 제 3 항에 있어서,
상기 투명 전도막과 상기 중간 투명 전도막은 ITO(Indium Tin Oxide), AZO(Aluminium-doped Zinc Oxide), IZO(Indium Zinc Oxide) 또는 IGZO(Indium Gallium Zinc Oxide)로 형성되는 것을 특징으로 하는 탄소 기판을 이용한 태양 전지 제조 방법.The method of claim 3,
Wherein the transparent conductive film and the intermediate transparent conductive film are formed of ITO (Indium Tin Oxide), AZO (Aluminum-doped Zinc Oxide), IZO (Indium Zinc Oxide), or IGZO (Indium Gallium Zinc Oxide) A method of manufacturing a solar cell using the same. 제 1 항에 있어서,
상기 제 1 도전형 실리콘층과 P형 또는 N형 실리콘층이며, 상기 제 2 도전형 실리콘층은 N형 또는 P형 실리콘층인 것을 특징으로 하는 탄소 기판을 이용한 태양 전지의 제조 방법.The method according to claim 1,
Wherein the first conductive silicon layer is a P-type or N-type silicon layer, and the second conductive silicon layer is an N-type or P-type silicon layer. 제 1 항에 있어서,
상기 제 1 도전형 실리콘층 형성 단계후에,
상기 제 1 도전형 실리콘층의 상면에 진성 실리콘층을 형성하는 진성 실리콘층 형성 단계를 더 포함하는 것을 특징으로 하는 탄소 기판을 이용한 태양 전지의 제조 방법.The method according to claim 1,
After the step of forming the first conductive silicon layer,
And forming an intrinsic silicon layer on the top surface of the first conductive silicon layer. The method of manufacturing a solar cell using the carbon substrate according to claim 1, 제 1 항에 있어서,
상기 배리어막은 SiOx, SiNx 또는 SiON막으로 형성되며, 단일층 또는 적어도 2개의 층으로 형성되는 것을 특징으로 하는 탄소 기판을 이용한 태양 전지의 제조 방법.The method according to claim 1,
Wherein the barrier film is formed of SiO x , SiN x, or SiON film, and is formed of a single layer or at least two layers. 제 1 항에 있어서,
상기 배리어막은 적어도 400nm의 두께를 가지도록 형성되는 것을 특징으로 하는 탄소 기판을 이용한 태양 전지의 제조 방법.The method according to claim 1,
Wherein the barrier film is formed to have a thickness of at least 400 nm. 제 1 항에 있어서,
상기 전면 투명 전도막은 ITO(Indium Tin Oxide), AZO(Aluminium-doped Zinc Oxide), IZO(Indium Zinc Oxide) 또는 IGZO(Indium Gallium Zinc Oxide)로 형성되는 것을 특징으로 하는 탄소 기판을 이용한 태양 전지 제조 방법.The method according to claim 1,
Wherein the front transparent conductive film is formed of indium tin oxide (ITO), aluminum-doped zinc oxide (AZO), indium zinc oxide (IZO), or indium gallium zinc oxide (IGZO) .
KR1020140150224A 2014-10-31 2014-10-31 Method for fabricating solar cell using carbon substrate KR101643132B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140150224A KR101643132B1 (en) 2014-10-31 2014-10-31 Method for fabricating solar cell using carbon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140150224A KR101643132B1 (en) 2014-10-31 2014-10-31 Method for fabricating solar cell using carbon substrate

Publications (2)

Publication Number Publication Date
KR20160053181A true KR20160053181A (en) 2016-05-13
KR101643132B1 KR101643132B1 (en) 2016-07-28

Family

ID=56023082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140150224A KR101643132B1 (en) 2014-10-31 2014-10-31 Method for fabricating solar cell using carbon substrate

Country Status (1)

Country Link
KR (1) KR101643132B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101866384B1 (en) * 2017-08-16 2018-06-12 충남대학교산학협력단 Solar Cell Using Carbon Substrate and Method of fabricating The Same
KR20200125864A (en) * 2019-04-26 2020-11-05 충남대학교산학협력단 Solar cell using a graphite substrate and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214790A (en) * 1997-01-31 1998-08-11 Sanyo Electric Co Ltd Production of thin silicon based semiconductor
JP2962897B2 (en) * 1991-10-17 1999-10-12 キヤノン株式会社 Photovoltaic element
KR20110136114A (en) * 2010-06-14 2011-12-21 (주)솔라세라믹 Producing method of double-layered fto film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962897B2 (en) * 1991-10-17 1999-10-12 キヤノン株式会社 Photovoltaic element
JPH10214790A (en) * 1997-01-31 1998-08-11 Sanyo Electric Co Ltd Production of thin silicon based semiconductor
KR20110136114A (en) * 2010-06-14 2011-12-21 (주)솔라세라믹 Producing method of double-layered fto film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101866384B1 (en) * 2017-08-16 2018-06-12 충남대학교산학협력단 Solar Cell Using Carbon Substrate and Method of fabricating The Same
KR20200125864A (en) * 2019-04-26 2020-11-05 충남대학교산학협력단 Solar cell using a graphite substrate and method of manufacturing the same

Also Published As

Publication number Publication date
KR101643132B1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
JP6587664B2 (en) High efficiency solar cell structure and manufacturing method
US10573770B2 (en) Solar cell and method of manufacturing the same
US9608133B2 (en) Solar cell
US20110265866A1 (en) Solar cell and method for manufacturing the same
KR20100089538A (en) Solar cell and manufacturing method of the same
US20190355860A1 (en) Solar cell
KR102449540B1 (en) Passivation of light-receiving surfaces of solar cells with crystalline silicon
CN102064216A (en) Novel crystalline silicon solar cell and manufacturing method thereof
KR101768907B1 (en) Method of fabricating Solar Cell
JP2012049542A (en) Integrated thin-film photovoltaic device and manufacturing method therefor
JP2017520928A (en) Solar cells
US20100212721A1 (en) Thin film type solar cell and method for manufacturing the same
KR100927428B1 (en) Solar cell and manufacturing method
KR101059067B1 (en) Solar cell module
KR101643132B1 (en) Method for fabricating solar cell using carbon substrate
KR102218417B1 (en) Silicon solar cell including a carrier seletive thin layer and method of manufacturing the same
KR101525904B1 (en) Method for fabricating solar cell using carbon fiber and solar cell thereof
KR101647976B1 (en) Method for fabricating solar cell using carbon substrate
AU2011291158B2 (en) Solar cell module and production method therefor
US20110155229A1 (en) Solar cell and method for manufacturing the same
KR101755030B1 (en) Solar Cell Using Carbon Substrate and Method of fabricating The Same
JP2016039246A (en) Photoelectric conversion element
KR101866384B1 (en) Solar Cell Using Carbon Substrate and Method of fabricating The Same
US20110284056A1 (en) Solar cell having reduced leakage current and method of manufacturing the same
KR102218629B1 (en) Silicon solar cell including a carrier seletive thin layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant