KR20160048013A - Method and system for forming pattern of pixel electrode - Google Patents

Method and system for forming pattern of pixel electrode Download PDF

Info

Publication number
KR20160048013A
KR20160048013A KR1020150148085A KR20150148085A KR20160048013A KR 20160048013 A KR20160048013 A KR 20160048013A KR 1020150148085 A KR1020150148085 A KR 1020150148085A KR 20150148085 A KR20150148085 A KR 20150148085A KR 20160048013 A KR20160048013 A KR 20160048013A
Authority
KR
South Korea
Prior art keywords
resist
pixel electrode
pattern
space portion
electrode layer
Prior art date
Application number
KR1020150148085A
Other languages
Korean (ko)
Other versions
KR102307416B1 (en
Inventor
나오키 후지타
히로시 이시다
슌이치 야히로
?이치 야히로
후미히코 이케다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160048013A publication Critical patent/KR20160048013A/en
Application granted granted Critical
Publication of KR102307416B1 publication Critical patent/KR102307416B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/56—Organic absorbers, e.g. of photo-resists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G02F2001/134372—

Abstract

The purpose of the present invention is to enable pixel electrodes to have a narrower pitch therebetween even if a conventional general exposure device having low resolution is used, in manufacturing a liquid crystal display device of a liquid crystal driving system, such as an IPS type or an FFS type. A method for forming the pattern of pixel electrodes on a glass substrate (G) includes forming a resist (2) on a portion which is formed as a first space portion of the pattern on an upper surface of a pixel electrode layer (1) on the glass substrate (G), forming a sacrificial layer, removing the sacrificial layer except residual sacrificial layers (3a, 3b) to form a second space portion (S2) of the pattern on the upper surface of the pixel electrode layer (1), removing the resist (2), forming the second space portion of the pattern, forming a resist of a contact portion on a side part of the first and second space portions, and removing the pixel electrode layer of the first and second space portions.

Description

화소 전극의 패턴 형성 방법 및 형성 시스템{METHOD AND SYSTEM FOR FORMING PATTERN OF PIXEL ELECTRODE}TECHNICAL FIELD [0001] The present invention relates to a method of forming a pattern of a pixel electrode,

본 발명은 화소 전극의 패턴 형성 방법 및 패턴 형성 시스템에 관한 것이다. The present invention relates to a method of forming a pattern of a pixel electrode and a pattern forming system.

최근, 스마트폰이나 태블릿형 컴퓨터에 사용되는 화면 표시 장치의 액정 디스플레이는 고화상화가 진행되고 있으며, 시야각, 투과율의 관점에서, 이른바 IPS 방식(In Plane Switching), FFS 방식(Fringe Field Switching)이라고 불리는 액정 구동 방식이 많이 채용되고 있다(예컨대 특허문헌 1, 2).2. Description of the Related Art In recent years, a liquid crystal display of a screen display device used in a smart phone or a tablet type computer has been undergoing a high image-forming process. In view of the viewing angle and the transmittance, the so-called In Plane Switching (FSA) Many liquid crystal driving methods have been employed (for example, Patent Documents 1 and 2).

이들의 액정 구동 방식을 채용하는 액정 표시 장치에 있어서도, 화소 전극을 형성하는 데 있어서는, 종래로부터의 일반적인 포토리소그래피 공정이 채용되고 있다.In a liquid crystal display device employing these liquid crystal driving methods, a conventional general photolithography process is employed for forming a pixel electrode.

[특허문헌 1] WO2014/7355호 공보[Patent Document 1] WO2014 / 7355 [특허문헌 2] 일본 특허 공개 제2011-164661호 공보[Patent Document 2] Japanese Patent Application Laid-Open No. 2011-164661

그런데 상기한 IPS 방식, FFS 방식의 액정 구동 방식의 액정 표시 장치에 있어서도, 한층 더한 고해상도가 요구되고 있으며, 그것을 실현하기 위해서는, 화소 전극의 파인 피치화가 필요하다. However, even in the liquid crystal display devices of the liquid crystal driving system of the IPS system and the FFS system, a further high resolution is required. In order to realize such a high resolution, it is necessary to make the pixel pitch fine.

그러나 현재 이러한 종류의 액정 표시 장치를 제조할 때에 사용되고 있는 노광 장치의 노광 해상도는, 2 ㎛가 한계이다. 따라서 화소 밀도가 500 ppi를 초과하는 액정 표시 장치에는 대응할 수 없게 되어 있다. 이것을 실현하기 위해서는, 반도체 디바이스용의 고성능 노광 장치를 사용하지 않으면 안 되지만, 반도체 디바이스용의 고성능 노광 장치는 매우 고가여서, 가격 경쟁에 몰두하는 스마트폰이나 태블릿형 컴퓨터의 화면 표시 장치의 제조에 이용하는 것은 현실 문제로서 곤란하다.However, the exposure resolution of the exposure apparatus currently used for manufacturing this type of liquid crystal display device is limited to 2 mu m. Therefore, it can not cope with a liquid crystal display device having a pixel density exceeding 500 ppi. In order to realize this, a high-performance exposure apparatus for a semiconductor device must be used, but a high-performance exposure apparatus for a semiconductor device is very expensive and is used for manufacturing a screen display device of a smart phone or a tablet- It is difficult as a real problem.

본 발명은 이러한 점을 감안하여 이루어진 것으로, IPS 방식, FFS 방식의 액정 구동 방식 등의 액정 표시 장치를 제조하는 데 있어서, 종래의 노광 장치를 이용해도, 한층 더한 화소 전극의 협피치화를 가능하게 하는 것을 목적으로 하고 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and it is an object of the present invention to provide a method of manufacturing a liquid crystal display device such as an IPS mode or FFS type liquid crystal driving method, The purpose is to do.

상기한 목적을 달성하기 위해서, 본 발명은, 기판 상에 화소 전극의 패턴을 형성하는 방법으로서, 기판 상의 화소 전극층의 상면에, 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트를 형성하고, 그 후 상기 레지스트가 형성된 화소 전극층 상에 희생막을 형성하며, 그 후 상기 레지스트의 측부의 잔치(殘置) 희생막을 남기고, 상기 희생막을 제거하여, 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성하고, 그 후 상기 레지스트를 제거하여, 상기 패턴의 제1 스페이스부를 형성하며, 그 후 상기 제1 스페이스부, 제2 스페이스부의 측방에, 컨택트부의 레지스트를 형성하고, 그 후 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 것을 특징으로 하고 있다. In order to achieve the above object, the present invention provides a method of forming a pattern of pixel electrodes on a substrate, comprising: forming a resist on a top surface of a pixel electrode layer on a substrate, Forming a sacrificial film on the pixel electrode layer on which the resist is formed and then removing the sacrificial film leaving a remaining sacrificial film on the side of the resist to form a second space portion of the pattern on the upper surface of the pixel electrode layer, And then removing the resist to form a first space portion of the pattern, and thereafter forming a resist for the contact portion on the side of the first space portion and the second space portion, and thereafter forming the first space portion, And the pixel electrode layer of the space portion is removed.

본 발명에 의하면, 통상의 포토레지스트 공정에 의해, 기판 상의 화소 전극층의 상면에, 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트를 형성하고, 그 후 상기 레지스트가 형성된 화소 전극층 상에 희생막을 형성하며, 그 후 상기 레지스트의 측부의 잔치 희생막을 남기고, 상기 희생막을 제거하여, 이에 의해 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성하도록 하고 있다. 따라서, 잔치 희생막 상호간에, 제2 스페이스부가 형성된다. 그 때문에, 포토리소그래피 공정은 1회 실시함으로써, 제1 스페이스부 상호간에, 또한 제2 스페이스부를 형성할 수 있다. 화소 전극에 필요한, 드레인 등과 도통(導通)하는 컨택트부에 대해서는, 제1 스페이스부, 제2 스페이스부를 형성한 후에, 예컨대 통상의 포토리소그래피 공정에 의해 레지스트를 형성하도록 하고 있다. According to the present invention, a resist is formed on the upper surface of the pixel electrode layer on the substrate by a conventional photoresist process, and then a sacrificial film is formed on the pixel electrode layer on which the resist is formed Then, the sacrificial film is removed by leaving the sacrificial film at the side of the resist, thereby forming the second space portion of the pattern on the upper surface of the pixel electrode layer. Thus, a second space portion is formed between the sacrificial sacrificial films. Therefore, by performing the photolithography step once, the second space portion can be formed between the first space portions. A resist is formed by a conventional photolithography process after the formation of the first space portion and the second space portion for the contact portion which is necessary for the pixel electrode and which conducts with the drain or the like.

따라서, 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거함으로써, 종래보다 협피치로 화소 전극을 기판 상에 형성할 수 있다.Therefore, by removing the pixel electrode layers of the first space portion and the second space portion, the pixel electrode can be formed on the substrate at a narrower pitch than the conventional one.

다른 관점에 의한 본 발명은, 기판 상에 화소 전극의 패턴을 형성하는 방법으로서, 기판 상의 화소 전극층의 상면에, 컨택트부의 레지스트, 및 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트를 형성하고, 그때, 상기 컨택트부의 레지스트의 높이는, 제1 스페이스부의 레지스트보다 높게 형성하며, 그 후 각 레지스트가 형성된 화소 전극층 상에 희생막을 형성하고, 그 후 상기 각 레지스트의 측부의 잔치 희생막을 남기고, 상기 희생막을 제거하여, 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성하며, 그 후 컨택트부의 레지스트를 남기면서, 제1 스페이스부의 레지스트를 제거하여 상기 패턴의 제1 스페이스부를 형성하고, 그 후 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 것을 특징으로 하고 있다. According to another aspect of the present invention, there is provided a method of forming a pattern of a pixel electrode on a substrate, comprising the steps of: forming a resist on a top surface of a pixel electrode layer on a substrate, , The height of the resist of the contact portion is set to be higher than that of the resist of the first space portion and then a sacrifice film is formed on the pixel electrode layer in which each resist is formed and then the sacrificial film is removed A second space portion of the pattern is formed on the upper surface of the pixel electrode layer and then the resist of the first space portion is removed while leaving the resist of the contact portion to form a first space portion of the pattern, And the pixel electrode layer of the second space portion is removed.

본 발명에 의하면, 예컨대 이른바 하프 노광에 의해, 기판 상의 화소 전극층의 상면에, 컨택트부의 레지스트, 및 패턴의 제1 스페이스부가 되는 부분의 레지스트를 형성하고, 상기 컨택트부의 레지스트의 높이를, 제1 스페이스부의 레지스트보다 높게 형성한다. 그 후, 상기한 발명과 마찬가지로, 각 레지스트가 형성된 화소 전극층 상에 희생막을 형성하고, 계속해서 각 레지스트의 측부의 잔치 희생막을 남기고, 상기 희생막을 제거하여, 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성한다. 그리고 컨택트부의 레지스트는 남기면서, 제1 스페이스부의 레지스트를 제거함으로써 상기 패턴의 제1 스페이스부를 형성할 수 있다. 따라서, 그 때문에, 1회의 포토리소그래피 공정에 의해, 제1 스페이스부 상호간에, 또한 제2 스페이스부를 형성할 수 있다. 따라서, 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거함으로써, 종래보다 협피치로 화소 전극을 기판 상에 형성할 수 있다. According to the present invention, for example, a resist for a contact portion and a resist for a portion to be a first space portion of the pattern are formed on the upper surface of the pixel electrode layer on the substrate by so-called half exposure, Is formed higher than the negative resist. Thereafter, a sacrificial film is formed on the pixel electrode layer in which each resist is formed, and then the sacrificial film is left on the sides of each resist, and the sacrificial film is removed to form the second Thereby forming a space portion. The first space portion of the pattern can be formed by removing the resist of the first space portion while leaving the resist of the contact portion. Therefore, the second space portion can be formed between the first space portions by a single photolithography process. Therefore, by removing the pixel electrode layers of the first space portion and the second space portion, the pixel electrode can be formed on the substrate at a narrower pitch than the conventional one.

또 다른 관점에 의하면, 본 발명은, 상기한 패턴 형성 방법을 기판 처리 시스템에 의해 실행시키도록, 상기 기판 처리 시스템을 제어하는 제어부의 컴퓨터상에서 동작하는 프로그램이다.According to yet another aspect, the present invention is a program that operates on a computer of a control unit that controls the substrate processing system so as to execute the above-described pattern forming method by a substrate processing system.

또 다른 관점에 의하면, 본 발명은, 상기 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체이다.According to another aspect, the present invention is a readable computer storage medium storing the program.

또 다른 관점에 의하면, 본 발명은, 상기한 패턴 형성 방법을 실시하기 위한 기판 처리 시스템으로서, 기판 상에 레지스트막을 형성하는 레지스트막 형성 장치와, 상기 레지스트막 형성 장치에 의해 형성된 레지스트막을 노광하는 노광 장치와, 상기 노광 장치에 의해 노광된 레지스트막을 현상하여, 기판 상에 레지스트 패턴을 형성하는 현상 장치와, 상기 희생막을 제거하는 희생막 제거 장치와, 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 화소 전극층 제거 장치를 갖는 것을 특징으로 하는 패턴 형성 시스템이다.According to still another aspect of the present invention, there is provided a substrate processing system for carrying out the above-described pattern forming method, comprising: a resist film forming apparatus for forming a resist film on a substrate; an exposure apparatus for exposing a resist film formed by the resist film forming apparatus A developing device for developing a resist film exposed by the exposure device to form a resist pattern on a substrate; a sacrificial film removing device for removing the sacrificial film; And a pixel electrode layer removing device for removing the pixel electrode layer.

본 발명에 의하면, 종래의 액정 표시 장치의 제조에 사용되고 있는 노광 장치를 사용해도, 종래보다 협피치의 화소 전극의 패턴을 기판 상에 형성할 수 있다. According to the present invention, even when an exposure apparatus used for manufacturing a conventional liquid crystal display device is used, a pattern of a pixel electrode with a narrower pitch than the conventional one can be formed on a substrate.

도 1은 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 화소 전극층에 레지스트를 형성한 상태를 도시한 설명도이다.
도 2는 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 희생막을 형성한 상태를 도시한 설명도이다.
도 3은 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 잔치(殘置) 희생막을 남기고 희생막을 제거한 상태를 도시한 설명도이다.
도 4는 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 레지스트를 제거한 상태를 도시한 설명도이다.
도 5는 도 4의 상태의 평면에서 본 설명도이다.
도 6은 도 4의 상태로부터 컨택트부에 레지스트를 형성한 상태를 도시한 설명도이다.
도 7은 도 4의 상태로부터 스페이스부의 화소 전극층을 제거한 상태를 모식적으로 도시한 종단면의 설명도이다.
도 8은 도 7의 상태로부터 잔치 희생막을 제거한 상태를 도시한 평면의 설명도이다.
도 9는 종래 기술에 따른 화소 전극의 평면의 설명도이다.
도 10은 다른 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 화소 전극층에 레지스트를 형성한 상태를 도시한 설명도이다.
도 11은 다른 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 희생막을 형성한 상태를 도시한 설명도이다.
도 12는 다른 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 잔치 희생막을 남기고 희생막을 제거한 상태를 도시한 설명도이다.
도 13은 다른 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 컨택트부 이외의 레지스트를 제거한 상태를 도시한 설명도이다.
도 14는 다른 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판의 종단면을 모식적으로 도시하며, 도 13의 상태로부터 스페이스부의 화소 전극층을 제거한 상태를 모식적으로 나타낸 상태를 도시한 설명도이다.
도 15는 다른 실시형태에 따른 패턴 형성 방법에 의해 제조한 화소 전극의 평면에서 본 설명도이다.
도 16은 패턴 형성 시스템을 모식적으로 도시한 설명도이다.
도 17은 감압 건조 장치의 종단면을 모식적으로 도시한 설명도이다. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic diagram showing a longitudinal section of a glass substrate in order to illustrate a process of a pattern forming method according to an embodiment, and is an explanatory view showing a state in which a resist is formed on a pixel electrode layer. FIG.
2 is an explanatory diagram showing a state in which a vertical plane of a glass substrate is schematically shown and a sacrificial film is formed in order to show a process of a pattern forming method according to the embodiment.
3 is an explanatory view showing a state in which a longitudinal section of a glass substrate is schematically shown and a sacrificial film is removed while leaving a remaining sacrificial film in order to show a process of the pattern forming method according to the embodiment.
Fig. 4 is an explanatory view showing a state in which a resist is removed, schematically showing a longitudinal section of a glass substrate in order to show a process of the pattern forming method according to the embodiment. Fig.
5 is an explanatory view seen from the plane of the state of Fig.
Fig. 6 is an explanatory diagram showing a state in which a resist is formed on the contact portion from the state of Fig. 4. Fig.
Fig. 7 is an explanatory diagram of a longitudinal section schematically showing a state in which the pixel electrode layer of the space portion is removed from the state of Fig. 4; Fig.
Fig. 8 is an explanatory diagram of a plane showing a state in which the sacrificial film is removed from the state of Fig. 7; Fig.
Fig. 9 is an explanatory diagram of a plane of a pixel electrode according to the related art.
10 is an explanatory view schematically showing a longitudinal section of a glass substrate and showing a state in which a resist is formed on the pixel electrode layer in order to show the process of the pattern forming method according to another embodiment.
11 is an explanatory diagram showing a state in which a vertical plane of a glass substrate is schematically shown and a sacrificial film is formed in order to show a process of a pattern forming method according to another embodiment.
12 is an explanatory view schematically showing a longitudinal section of a glass substrate in order to show a process of a pattern forming method according to another embodiment, and showing a state in which a sacrificial film is removed while leaving a sacrificial sacrificial film.
13 is a diagram schematically showing a longitudinal section of a glass substrate for illustrating a process of a pattern forming method according to another embodiment, and is an explanatory diagram showing a state in which a resist other than the contact portion is removed.
14 schematically shows a longitudinal section of a glass substrate in order to show a process of a pattern forming method according to another embodiment, and shows a state in which the pixel electrode layer of the space portion is removed from the state of Fig. 13 schematically Fig.
FIG. 15 is an explanatory view of a pixel electrode formed by a pattern forming method according to another embodiment, viewed from a plane. FIG.
16 is an explanatory view schematically showing a pattern forming system.
17 is an explanatory view schematically showing a longitudinal section of the reduced-pressure drying apparatus.

이하, 본 발명의 실시형태에 대해 설명한다. 도 1은 실시형태에 따른 패턴 형성 방법의 프로세스를 나타내기 위해서, 유리 기판(G)의 종단면을 모식적으로 도시한 것이며, 유리 기판(G)의 상면에는, 화소 전극층(1)이 형성되어 있다. 이 화소 전극층(1)으로서는, 공지의 전극 재료를 사용할 수 있으며, 이 실시형태에서는 ITO(Indium Thin Oxide)가 이용되고 있다. Hereinafter, embodiments of the present invention will be described. 1 schematically shows a longitudinal section of a glass substrate G in order to illustrate the process of the pattern forming method according to the embodiment and a pixel electrode layer 1 is formed on the upper surface of the glass substrate G . As the pixel electrode layer 1, a known electrode material can be used. In this embodiment, ITO (Indium Thin Oxide) is used.

본 실시형태에서는, 먼저 라인만의 전극 패턴을 형성하기 위한 처리를 행한다. 즉, 화소 전극층(1)의 상면에는, 포토리소그래피 공정에 의해 원하는 화소 전극의 패턴의 제1 스페이스부가 되는 부분에, 레지스트(2)가 형성된다. 이 예에서는, 스페이스:라인의 폭이, 1 ㎛:1 ㎛를 기도하고 있으며, 따라서, 레지스트(2)의 폭(L1)은, 1 ㎛일 필요가 있다. 한편 이미 서술한 바와 같이, 이러한 종류의 액정 표시 장치의 제조에 사용되는 일반적인 노광 장치의 해상도는, 선폭이 2 ㎛ 정도이다. 그러나, 노광 처리시에 오버도스(overdose)함으로써, 현상 처리시에 선폭을 가늘게 하여, 1 ㎛로 하는 것이 가능하다. 또한 그와 같이 하여 오버도스에 의해 선폭 1 ㎛의 레지스트(2) 상호간의 스페이스의 폭(L2)은, 예컨대 3 ㎛로 설정하고, 레지스트(2) 형성시의 마스크, 및 노광량을 조정해 둔다.In the present embodiment, a process for forming only the line-shaped electrode pattern is performed first. That is, on the upper surface of the pixel electrode layer 1, a resist 2 is formed at a portion where a first space is added to a pattern of a desired pixel electrode by a photolithography process. In this example, the width of the space: line is 1 占 퐉: 1 占 퐉, and therefore the width L1 of the resist 2 needs to be 1 占 퐉. On the other hand, as described above, the resolution of a general exposure apparatus used for manufacturing this kind of liquid crystal display device is about 2 占 퐉 in line width. However, by overdosing at the time of the exposure processing, it is possible to make the line width narrow at the time of development processing to 1 占 퐉. In this manner, the width L2 of the spaces between the resists 2 having a line width of 1 占 퐉 by overdosing is set to 3 占 퐉, for example, and the mask and the amount of exposure at the time of forming the resist 2 are adjusted.

계속해서 도 2에 도시한 바와 같이, 레지스트(2)가 형성된 화소 전극층(1) 상에 희생막(3)을 형성한다. 희생막(3)의 재료는, 유기막, 무기막의 어느 것이어도 좋다. 또한 성막(成膜)시에는, 일반적인 성막 방법, 예컨대 공지의 화학적 기상 성장법(CVD)을 사용할 수 있다. 희생막으로서는, 예컨대 SiO2막을 예시할 수 있다.Subsequently, as shown in Fig. 2, a sacrificial film 3 is formed on the pixel electrode layer 1 on which the resist 2 is formed. The material of the sacrificial film 3 may be either an organic film or an inorganic film. Further, at the time of film formation, a general film formation method such as a known chemical vapor deposition (CVD) method can be used. As the sacrificial film, for example, an SiO 2 film can be exemplified.

계속해서 도 3에 도시한 바와 같이, 레지스트(2)의 상면을 노출시키면서, 레지스트(2)의 측부의 잔치(殘置) 희생막(3a, 3b)을 남기고 다른 희생막(3)을 제거한다. 희생막(3)의 제거시에는, 예컨대 드라이 에칭에 의해 이것을 행할 수 있다. 희생막으로서, 예컨대 SiO2막을 이용한 경우에는, 가스종으로서 예컨대 CF계 가스(CF4, C4F8, CH3F, CHF3, CH2F2 등)와 희가스(예컨대 Ar 가스)의 혼합 가스를 플라즈마화하여 드라이 에칭할 수 있다. 이때, 잔치 희생막(3a, 3b)의 폭(L3)이 1 ㎛가 되도록, 또한 이러한 희생막(3)의 제거에 의해 화소 전극층(1)이 노출되는 부분, 즉 제2 스페이스부(S2)의 폭(L4)도 1 ㎛가 되도록, 예컨대 에칭 처리의 시간, 레이트 등을 설정해 둔다.3, other sacrificial films 3 are removed while leaving the remaining sacrificial films 3a and 3b on the sides of the resist 2 while exposing the upper surface of the resist 2 . At the time of removing the sacrificial film 3, this can be done, for example, by dry etching. When a SiO 2 film is used as the sacrificial film, for example, a CF gas (CF 4 , C 4 F 8 , CH 3 F, CHF 3 , CH 2 F 2 and the like) and a rare gas (for example, Ar gas) can be plasma-etched and dry-etched. At this time, the portion where the pixel electrode layer 1 is exposed by the removal of the sacrificial film 3, that is, the second space S2 is formed so that the width L3 of the sacrificial film 3a, 3b is 1 占 퐉, For example, the time and rate of the etching process are set so that the width L4 of the etching liquid is also 1 mu m.

계속해서 레지스트(2)를, 예컨대 애싱 처리에 의해 제거한다. 제거 후의 모습을 도 4에 도시하였다. 이에 의해, 화소 전극층(1) 상에, 제1 스페이스부(S1)와 상기한 제2 스페이스부(S2)가 형성된다(노출된다). Subsequently, the resist 2 is removed, for example, by an ashing process. The state after removal is shown in Fig. Thereby, the first space portion S1 and the second space portion S2 are formed (exposed) on the pixel electrode layer 1.

이 상태에서는, 도 5의 평면을 모식적으로 나타낸 도면에 도시한 바와 같이, 전극의 라인의 패턴만 잔치 희생막(3a, 3b)에 의해 화소 전극층(1)에 형성되어 있다. 따라서, 라인의 패턴의 측방에, 게이트, 드레인 등과 도통을 취하기 위한 컨택트부의 패턴을 형성할 필요가 있다.In this state, as shown schematically in the plan view of Fig. 5, only the pattern of the lines of the electrodes is formed in the pixel electrode layer 1 by the sacrificial sacrificial films 3a, 3b. Therefore, it is necessary to form a pattern of a contact portion for establishing conduction with the gate, the drain and the like, on the side of the line pattern.

그 때문에, 2회째의 포토리소그래피 공정에 의해, 도 6에 도시한 바와 같이, 잔치 희생막(3a, 3b)의 단부에 걸리도록, 제1 스페이스부(S1), 제2 스페이스부(S2)의 측방에, 컨택트부의 레지스트(4, 5)를 형성한다. 이에 의해 유리 기판(G) 상에 화소 전극의 패턴이 형성된다.6, the first sacrificial layer 3a and the second sacrificial layer S2 are formed so as to be caught by the end portions of the sacrificial sacrificial films 3a and 3b by the second photolithography process, The resist portions 4 and 5 of the contact portion are formed on the sides. As a result, a pattern of pixel electrodes is formed on the glass substrate (G).

그 후, 잔치 희생막(3a, 3b) 및 레지스트(4, 5)를 마스크로 하여, 화소 전극층(1)을 제거한다. 제거시에는, 예컨대 웨트 에칭을 이용할 수 있다. 실시형태와 같이 화소 전극층(1)에 ITO를 사용하고 있는 경우, 웨트 에칭용의 처리액으로서는, 예컨대 염산과 질산의 혼합액, 염산과 아세트산의 혼합액, 질산과 황산의 혼합액 등을 이용할 수 있다. Thereafter, the pixel electrode layer 1 is removed using the sacrificial sacrificial films 3a and 3b and the resists 4 and 5 as masks. For removal, for example, wet etching may be used. When ITO is used for the pixel electrode layer 1 as in the embodiment, for example, a mixed solution of hydrochloric acid and nitric acid, a mixed solution of hydrochloric acid and acetic acid, or a mixed solution of nitric acid and sulfuric acid can be used as the wet etching solution.

그 후에는, 잔치 희생막(3a, 3b), 및 레지스트(4, 5)를 제거하면, 도 8에 도시한 바와 같이, 이른바 빗살형의 화소 전극(P)이 유리 기판(G) 상에 형성된다.8, the so-called comb-shaped pixel electrode P is formed on the glass substrate G. Then, the comb-shaped sacrificial films 3a and 3b and the resists 4 and 5 are removed, do.

이와 같이 하여 형성된 화소 전극(P)은, 도 8에 도시한 바와 같이, 라인 전극(7)과 제1 스페이스부(S1), 제2 스페이스부(S2)의 폭은, 각각 1 ㎛로 되어 있으며, 종래의 2 ㎛ 정도가 해상 한계인 일반적인 노광 장치를 사용해도, 종래보다 선폭이 좁고, 또한 협피치의 빗살형의 화소 전극(P)을 유리 기판(G) 상에 형성할 수 있다.8, the width of the line electrode 7, the first space S1 and the second space S2 is 1 占 퐉, respectively, in the pixel electrode P thus formed , A comb-like pixel electrode P having a narrower line width and narrower pitch than the conventional one can be formed on the glass substrate G by using a conventional exposure apparatus having a marginal limit of about 2 mu m.

한편, 종래의 2 ㎛ 정도가 해상 한계인 일반적인 노광 장치를 이용하여, 1회의 포토리소그래피 공정으로, 같은 정도의 화소 전극(AP)을 제조한 경우, 도 9에 도시한 바와 같이, 오버도스를 이용함으로써, 라인 전극(7)의 선폭 자체는 1 ㎛ 정도로 할 수 있어도, 제1 스페이스부(S1), 제2 스페이스부(S2)의 폭도 동일한 폭으로 하는 것, 즉 협피치로 하는 것은 불가능하였다. 따라서, 본 실시형태에 의하면, 동일한 해상도의 노광 장치를 이용해도, 종래보다 라인 전극의 선폭, 스페이스부 모두 가느다란 화소 전극을 제조할 수 있다. On the other hand, in the case of manufacturing the pixel electrode AP of the same degree by a single photolithography process using a conventional exposure apparatus having a resolution limit of about 2 mu m in the conventional art, as shown in Fig. 9, The width of the first space portion S1 and the width of the second space portion S2 can be made equal to each other, that is, the line width of the line electrode 7 can not be made narrow, even if the line width of the line electrode 7 itself can be about 1 mu m. Therefore, according to the present embodiment, even if an exposure apparatus having the same resolution is used, a thin pixel electrode can be manufactured in both the line width and the space of the line electrode.

또한 도 9에 도시한 바와 같이, 종래에는 1회의 노광에 의해 라인 전극(7) 및 컨택트부의 전극(8)의 패턴을 형성하고 있었으나, 상기한 바와 같이 노광 장치의 해상도의 문제에 의해, 라인 전극(7)과 컨택트부의 전극(8)이 꺾여 이루어지는 모서리부(AC)가, 만곡하거나, 둥그스름한 형상으로 되어 버리고 있었다. 그 때문에, 이러한 화소 전극을 이용하여 제조한 액정 표시 장치에 있어서는, 화면에 압력이 가해져 배향 흐트러짐이 발생했을 때에, 상기 흐트러짐이 회복되지 않는, 디스클리네이션(disclination)이라고 하는 현상이 발생하고 있었다. As shown in Fig. 9, the pattern of the line electrode 7 and the electrode 8 of the contact portion is conventionally formed by one exposure, however, due to the problem of the resolution of the exposure apparatus, The corner portion AC formed by folding the electrode 7 of the contact portion and the electrode 8 of the contact portion is curved or rounded. Therefore, in a liquid crystal display device manufactured using such a pixel electrode, a phenomenon called disclination occurs in which unsteadiness is not restored when a disturbance occurs due to a pressure applied to the screen.

이 점은, 실시형태에 따른 패턴 형성 방법에 의해 제조한 화소 전극(P)에 의하면, 직선형의 라인 전극(7)의 패턴을 형성한 후에, 2회째의 포토리소그래피 공정에 의해 상기 라인 전극(7)의 패턴의 단부에 걸리도록, 직선형의 컨택트부의 전극의 패턴을 형성하고 있기 때문에, 라인 전극(7)과 컨택트부의 전극(8)이 꺾여 이루어지는 모서리부(C)는, 매우 샤프하며, 굴곡 부분에서는 이른바 예리한 에지가 선 예각을 형성할 수 있다. 따라서, 종래와 같은 디스클리네이션은 방지되는 것이다. In this regard, according to the pixel electrode P manufactured by the pattern forming method according to the embodiment, after the pattern of the linear line electrode 7 is formed, the pixel electrode P is formed by the second photolithography process, The edge portion C formed by folding the line electrode 7 and the electrode 8 of the contact portion is very sharp and the curved portion of the curved portion A so-called sharp edge can form a sharp acute angle. Therefore, the conventional destruction is prevented.

한편 상기한 예에서는, 라인 전극(7), 제1 스페이스부(S1), 제2 스페이스부(S2) 모두 직선형의 패턴으로 구성한 것이었으나, 본 발명은 이들에 한하지 않고, 제1 스페이스부(S1), 제2 스페이스부(S2) 모두, 평면에서 보아 도중에서 굴절된 형상으로 하고, 전극 패턴도 그에 따른 굴절된 형상(예컨대 「く」자형)의 전극 패턴에도 적용할 수 있다.In the above example, the line electrode 7, the first space portion S1, and the second space portion S2 are both formed in a linear pattern. However, the present invention is not limited to this, and the first space portion S1) and the second space S2 can be applied to electrode patterns having a refracted shape (e.g., a " C " shape) corresponding to the electrode patterns.

다음으로 다른 실시형태에 대해 설명한다. 본 실시형태는, 라인 전극과 컨택트부의 전극을 동시에 형성하는 예이다.Next, another embodiment will be described. This embodiment is an example in which the line electrode and the electrode of the contact portion are formed at the same time.

도 10에 도시한 바와 같이, 이 예에서도, 유리 기판(G)의 화소 전극층(1)의 상면에는, 원하는 화소 전극의 패턴의 제1 스페이스부가 되는 부분에, 포토리소그래피 공정에 의해 레지스트(2)가 형성된다. 그리고 컨택트부가 되는 부분에도, 상기 포토리소그래피 공정에 의해 동시에 레지스트(4, 5)를 형성한다. 한편 도 10 내지 도 14에 있어서, (a)는 종단면을 모식적으로 도시하고 있고, (b)는 평면을 모식적으로 도시하고 있다.10, a resist 2 is formed on the upper surface of the pixel electrode layer 1 of the glass substrate G by a photolithography process on the portion of the first space portion of the desired pixel electrode pattern, . Resists 4 and 5 are formed at the same time by the photolithography process. On the other hand, in Figs. 10 to 14, (a) schematically shows a longitudinal section and (b) schematically shows a plane.

도 10의 (a)에 도시한 바와 같이, 레지스트(2)보다 컨택트부의 레지스트[5(4)]의 높이는, 레지스트(2)보다 높이가 높아지도록 형성되어 있다. 이와 같이 높이가 상이한 레지스트를, 1회의 포토리소그래피 공정으로 실현하기 위해서는, 예컨대 하프 노광 처리라고 하는 처리에 의해 실현할 수 있다. 예컨대, 레지스트(2) 상의 마스크 부분은 투과율 50%, 스페이스부의 마스크 부분에는 투과율 100%, 레지스트[5(4)] 상의 마스크 부분에는 투과율 0%의 마스크를 이용하는 등 하여, 각 영역에 따라 상이한 투과율의 마스크를 이용함으로써 실현할 수 있다. The height of the resist 5 (4) of the contact portion is set to be higher than that of the resist 2 as shown in Fig. 10 (a). In order to realize such a resist having a different height by a single photolithography process, the resist can be realized by, for example, a process called a half-exposure process. For example, a mask having a transmittance of 50% for the mask portion on the resist 2, a transmittance of 100% for the mask portion of the space portion, and a mask having a transmittance of 0% for the mask portion of the resist 5 (4) By using the mask of FIG.

다음으로 도 11에 도시한 바와 같이, 레지스트(2), 레지스트(4, 5)가 형성된 화소 전극층(1) 상에 희생막(3)을 형성한다. 희생막(3)의 재료는, 유기막, 무기막의 어느 것이어도 좋다. 이 경우에도 성막시에는, 일반적인 성막 방법, 예컨대 상기한 화학적 기상 성장법(CVD)을 사용할 수 있다. 또한 희생막으로서는, 예컨대 SiO2막을 예시할 수 있다.11, the sacrificial film 3 is formed on the pixel electrode layer 1 on which the resist 2 and the resists 4 and 5 are formed. The material of the sacrificial film 3 may be either an organic film or an inorganic film. Even in this case, at the time of film formation, a general film formation method such as the chemical vapor deposition method (CVD) described above can be used. As the sacrificial film, for example, an SiO 2 film can be exemplified.

계속해서 도 12에 도시한 바와 같이, 레지스트(2), 레지스트(4, 5)의 각 상면을 노출시키면서, 레지스트(2), 레지스트(4, 5)의 각 측부의 잔치 희생막(3a, 3b)을 남기고 다른 희생막(3)을 제거하며, 또한 화소 전극층(1)이 노출되는 부분, 즉 제2 스페이스부(S2)를 형성한다. 희생막(3)의 제거시에는, 예컨대 상기한 드라이 에칭에 의해 이것을 행할 수 있다. 12, the resist 2 and the sacrificial layers 3a and 3b on the sides of the resists 4 and 5 are exposed while exposing the upper surfaces of the resist 2 and the resists 4 and 5, And the second sacrificial layer 3 is removed, and the portion where the pixel electrode layer 1 is exposed, that is, the second space S2 is formed. At the time of removing the sacrificial film 3, this can be done, for example, by dry etching as described above.

계속해서 도 13에 도시한 바와 같이, 레지스트(4, 5)를 남기면서, 레지스트(2)를 제거한다. 여기서 레지스트(4, 5)를 남긴다는 것은, 그대로 남긴다고 하는 의미가 아니라, 일부 제거되어 높이가 낮아져 있는 상태를 포함하는 것이다. 이러한 레지스트의 제거는, 예컨대 애싱 처리에 의해 실현하는 것이 가능하며, 원래 레지스트(2)와 레지스트(4, 5)는 높이가 상이하기 때문에, 레지스트(2)를 제거하는 최저한의 조건으로 애싱 처리하면, 레지스트(4, 5)는 레지스트(2)의 높이 분만큼 줄어든 높이의 것이 남는다.Subsequently, as shown in Fig. 13, the resist 2 is removed while leaving the resist 4, 5. Here, leaving the resists 4 and 5 does not mean that they are left as they are, but includes a state in which a portion is removed and the height is lowered. This resist can be removed, for example, by an ashing process. Since the original resist 2 and the resists 4 and 5 have different heights, if the resist 2 is subjected to ashing under the minimum conditions for removing the resist 2, The resists 4 and 5 remain at a height reduced by the height of the resist 2.

계속해서 도 14에 도시한 바와 같이, 그 후, 잔치 희생막(3a, 3b) 및 레지스트(4, 5)를 마스크로 하여, 화소 전극층(1)을 제거한다. 제거시에는, 예컨대 웨트 에칭을 이용할 수 있다. 실시형태와 같이 화소 전극층(1)에 ITO를 사용하고 있는 경우, 웨트 에칭용의 처리액으로서는, 예컨대 염산과 질산의 혼합액, 염산과 아세트산의 혼합액, 질산과 황산의 혼합액 등을 이용할 수 있다. Subsequently, as shown in Fig. 14, the pixel electrode layer 1 is thereafter removed using the sacrificial sacrificial films 3a and 3b and the resists 4 and 5 as masks. For removal, for example, wet etching may be used. When ITO is used for the pixel electrode layer 1 as in the embodiment, for example, a mixed solution of hydrochloric acid and nitric acid, a mixed solution of hydrochloric acid and acetic acid, or a mixed solution of nitric acid and sulfuric acid can be used as the wet etching solution.

그 후에는, 잔치 희생막(3a, 3b), 및 레지스트(4, 5)를 제거하면, 도 15에 도시한 바와 같이, 이른바 빗살형의 화소 전극(P)이 유리 기판(G) 상에 형성된다. 15, so-called comb-shaped pixel electrodes P are formed on the glass substrate G, and then the comb-shaped sacrificial films 3a, 3b and the resists 4, 5 are removed, do.

이와 같이 하여 형성된 화소 전극(P)은, 도 15에 도시한 바와 같이, 라인 전극(7)과 제1 스페이스부(S1), 제2 스페이스부(S2)의 폭을, 각각 1 ㎛로 하는 것이 가능하며, 종래의 2 ㎛ 정도가 해상 한계인 일반적인 노광 장치를 사용해도, 종래보다 선폭이 좁고, 또한 협피치의 빗살형의 화소 전극(P)을 유리 기판(G) 상에 형성할 수 있다. 게다가 포토리소그래피 공정은 1회로 충분하다.As shown in Fig. 15, the pixel electrode P formed in this way has a width of 1 mu m each of the line electrode 7, the first space portion S1 and the second space portion S2 And a comb-shaped pixel electrode P having a narrower line width and narrower pitch than the conventional one can be formed on the glass substrate G by using a conventional exposure apparatus having a resolution limit of about 2 mu m. In addition, one photolithography process is sufficient.

이상과 같은 각 패턴 형성 방법을 실시하는 경우, 예컨대 도 16에 도시한 패턴 형성 시스템(100)을 제안할 수 있다. In the case of carrying out each of the above-described pattern forming methods, for example, the pattern forming system 100 shown in Fig. 16 can be proposed.

이 패턴 형성 시스템(100)은, 포토리소그래피 장치(110), 희생막 형성 장치(120), 희생막 제거 장치(130), 레지스트 제거 장치(140), 에칭 장치(150)를 갖고 있다. 이들 모두도 공지의 기술을 이용할 수 있다.The pattern forming system 100 includes a photolithography apparatus 110, a sacrificial film forming apparatus 120, a sacrificial film removing apparatus 130, a resist removing apparatus 140, and an etching apparatus 150. All of these can use known techniques.

포토리소그래피 장치(110)는, 반입 반출부(111), 도포계 처리부(112), 노광 처리부(113), 현상계 처리부(114)를 가지며, 또한 도포계 처리부(112) 전후의 세정 장치, 열처리 장치, 건조 장치, 필요한 반송 장치부(모두 도시하지 않음)를 갖고 있다.The photolithography apparatus 110 has a carry-in / carry-out unit 111, a coating system processing unit 112, an exposure processing unit 113 and a developing system processing unit 114. The photolithography apparatus 110 also includes a cleaning unit, , A drying device, and a necessary conveyance device (both not shown).

희생막 형성 장치(120)로서는, 예컨대 이른바 스핀 코트 방식의 성막 장치를 사용할 수 있다. 물론 이것에 한하지 않고, CVD 성막법에 의해 희생막을 형성하는 장치를 이용해도 좋다. 희생막 제거 장치(130)로서는, 예컨대 드라이 에칭 장치를 사용할 수 있다. 레지스트 제거 장치(140)로서는, 예컨대 애싱 장치를 사용할 수 있다. 그리고 에칭 장치(150)로서는, 웨트 에칭 장치를 사용할 수 있다. 한편 이들 희생막 형성 장치(120), 희생막 제거 장치(130), 레지스트 제거 장치(140), 화소 전극층을 제거하는 장치로서의 에칭 장치(150)는, 임의로 포토리소그래피 장치(110)에 편입시켜, 인라인의 장치로 해도 좋다. As the sacrificial film forming apparatus 120, for example, a so-called spin-coat type film forming apparatus can be used. However, the present invention is not limited to this, and an apparatus for forming a sacrificial film by a CVD film forming method may be used. As the sacrificial film removal device 130, for example, a dry etching device can be used. As the resist removal apparatus 140, for example, an ashing apparatus can be used. As the etching apparatus 150, a wet etching apparatus can be used. The sacrificial film forming apparatus 120, the sacrificial film removing apparatus 130, the resist removing apparatus 140 and the etching apparatus 150 as an apparatus for removing the pixel electrode layer are arbitrarily incorporated into the photolithography apparatus 110, It may be an in-line apparatus.

또한 포토리소그래피 장치(110), 희생막 형성 장치(120), 희생막 제거 장치(130), 레지스트 제거 장치(140), 에칭 장치(150)는, 제어 장치(160)에 의해 필요한 제어가 행해진다. 제어 장치(160)는, 예컨대 컴퓨터이며, 프로그램 저장부(도시하지 않음)를 갖고 있다. 프로그램 저장부에는, 상기 각 장치를 제어하는 프로그램이 저장되어 있다. 또한, 프로그램 저장부에는, 전술한 각종 장치나 반송 장치부 등의 구동계의 동작을 제어하여, 패턴 형성 시스템(100)에 있어서의 상기한 패턴 형성 방법을 실현시키기 위한 프로그램도 저장되어 있다. 한편, 상기 프로그램은, 예컨대 컴퓨터 판독 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 컴팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등의 컴퓨터에 판독 가능한 기억 매체에 기록되어 있던 것이며, 상기 기억 매체로부터 제어 장치(160)에 인스톨된 것이어도 좋다.The necessary control is performed by the control device 160 in the photolithography apparatus 110, the sacrificial film forming apparatus 120, the sacrificial film removing apparatus 130, the resist removing apparatus 140, and the etching apparatus 150 . The control device 160 is, for example, a computer and has a program storage unit (not shown). In the program storage unit, a program for controlling the above-described devices is stored. The program storage section also stores a program for controlling the operation of a driving system such as the above-described various apparatuses and carrying apparatuses to realize the above-described pattern forming method in the pattern forming system 100. [ On the other hand, the program has been recorded in a computer-readable storage medium such as a computer readable hard disk (HD), a flexible disk (FD), a compact disk (CD), a magnet optical disk (MO) , Or may be installed in the control device 160 from the storage medium.

도 16에 도시한 패턴 형성 시스템(100)에 의하면, 앞선 실시형태를 실시하는 경우에는, 도 16 중의 직선의 화살표로 나타낸 루트로 처리를 행한다. 한편 다른 실시형태를 실시하는 경우에는, 포토리소그래피 공정은 1회로 충분하기 때문에, 레지스트 제거 장치(140)에 의해 레지스트를 제거한 후에는, 도면 중의 파선의 화살표로 나타낸 바와 같이, 그대로 에칭 장치(150)로 유리 기판(G)을 반송하면 된다.According to the pattern forming system 100 shown in Fig. 16, in the case of carrying out the above-described embodiment, processing is performed with a route indicated by a straight-line arrow in Fig. On the other hand, in the case of carrying out another embodiment, since the photolithography process is sufficient for only one circuit, after the resist is removed by the resist removal apparatus 140, the etching apparatus 150 as it is, The glass substrate G may be transported.

그런데, 포토리소그래피 장치(110)에 있어서 레지스트(2, 4, 5)를 형성하는 경우, 예컨대, 레지스트 패턴의 단면을 직사각형 형상으로 하는 것이 그 후의 처리, 예컨대 희생막(3)의 형성 처리나 그 후의 희생막(3)의 제거 처리, 화소 전극층(1)의 에칭 처리 등을 더 적절히 하여, 형상이 예쁜 협피치의 화소 전극을 형성할 수 있다.In the case where the resist 2, 4 or 5 is formed in the photolithography apparatus 110, for example, it is preferable that the cross section of the resist pattern has a rectangular shape to perform the subsequent process, for example, The removal process of the sacrificial film 3 after the formation of the pixel electrode layer 1 and the etching process of the pixel electrode layer 1 can be more appropriately performed to form a pixel electrode with a narrow narrow pitch.

그러한 요청에 부응하기 위해서, 예컨대 도 17에 도시한 감압 건조 장치(200)를 이용할 수 있다. 이 감압 건조 장치(200)는, 예컨대 포토리소그래피 장치(110)에 있어서의 도포계 처리부(112) 중의 레지스트 도포 장치의 후단에 배치할 수 있다. 이 레지스트 도포 장치(도시하지 않음)는, 슬릿형의 토출구로부터 레지스트액을 토출하는 슬릿 노즐을 갖고, 유리 기판 상에서 유리 기판과 평행한 도포 주사 방향으로 상대적으로 이동시켜, 유리 기판 상에 레지스트막을 형성하는 기능을 가지며, 공지의 레지스트 도포 장치를 이용할 수 있다.In order to meet such a request, for example, the reduced-pressure drying apparatus 200 shown in Fig. 17 can be used. The reduced-pressure drying apparatus 200 can be disposed, for example, at the rear end of the resist coating apparatus in the coating system processing unit 112 in the photolithography apparatus 110. This resist coating device (not shown) has a slit nozzle for discharging a resist solution from a slit-shaped discharge port, and relatively moves in a coating-scanning direction parallel to the glass substrate on a glass substrate to form a resist film on the glass substrate And a known resist coating apparatus can be used.

이 감압 건조 장치(200)는, 처리 용기(201)를 갖고 있다. 이 처리 용기(201)의 내부 공간은, 배기부(203)로부터 배기함으로써, 감압 분위기로 할 수 있다. 또한 처리 용기(201)의 내부에 있어서 유리 기판(G)을 사이에 두고 배기부(203)와 대향하는 위치에는, 가스 공급부(204)가 설치되어 있다. 이에 의해 가스 공급부(204)로부터 불활성 가스를 공급하여, 유리 기판(G) 상에서 유리 기판(G)과 평행한 기류 통과 방향으로 불활성 가스의 기류를 통과시킬 수 있다. 한편 유리 기판(G)은, 승강 기구(205)에 의해 승강하는 배치부(206) 상에 유지되고, 덮개(201a)가 개방되었을 때에, 처리 용기(201) 밖으로 유리 기판(G)을 들어올릴 수 있다.The reduced-pressure drying apparatus 200 has a processing vessel 201. The interior space of the processing vessel 201 can be evacuated from the exhaust part 203 to provide a reduced-pressure atmosphere. A gas supply unit 204 is provided in the processing vessel 201 at a position opposite to the exhaust unit 203 with the glass substrate G interposed therebetween. An inert gas can be supplied from the gas supply unit 204 to pass an inert gas stream on the glass substrate G in the direction of passage of the air stream parallel to the glass substrate G. [ On the other hand, the glass substrate G is held on the arrangement portion 206 which is lifted and lowered by the lifting mechanism 205, and lifts the glass substrate G out of the processing container 201 when the lid 201a is opened .

이 감압 건조 장치(200)의 감압 분위기 내에서, 유리 기판(G) 상의 레지스트막을 건조시킴으로써, 매우 균일한 레지스트막을 유리 기판(G) 상에 형성할 수 있고, 그 후의 노광 처리, 현상 처리를 거침으로써, 레지스트 패턴의 단면을 직사각형 형상으로 하는 것이 가능하다.A highly uniform resist film can be formed on the glass substrate G by drying the resist film on the glass substrate G in the depressurized atmosphere of the vacuum drying apparatus 200. After that, , It is possible to make the cross section of the resist pattern rectangular.

보다 상세히 서술하면, 노광 처리시에 오버도스(과노광)하면 회절광(노광 마스크를 통과한 광이 회절함)이 발생한다. 따라서 그대로이면 배선 패턴의 단면 형상이 사다리꼴이나 삼각형이 되어, 에칭 내성이 뒤떨어져 문제가 있다. 이 점은 상기한 감압 건조 장치(200)와 같이 일방향의 기류로 건조 처리하면, 레지스트막 표면 부분의 건조가 촉진되고, 그 결과 노광량이 적은 영역이나 회절광이 발생한 부분의 표층은 현상액에 대해 난용성을 갖고, 한편 노광량이 많은 부분에서는 현상시에 상기 표층 부분은 용이하게 용해된다. 따라서 오버도스가 있어도, 회절광에 의한 영향이 발생하기 어려워, 배선 패턴의 단면 형상을 직사각형으로 할 수 있다.In more detail, diffraction light (diffracted light passing through the exposure mask) is generated when overdose (and exposure) occurs in the exposure process. Therefore, the cross-sectional shape of the wiring pattern becomes a trapezoid or a triangle if left untouched, and the etching resistance is inferior. As a result, the surface of the resist film surface is promoted to be dried. As a result, the surface layer of the portion where the exposure amount is small or the portion where the diffracted light is generated, On the other hand, in the portion having a large exposure amount, the surface portion is easily dissolved at the time of development. Therefore, even if there is an overdose, the influence by the diffracted light hardly occurs, and the cross-sectional shape of the wiring pattern can be made rectangular.

이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시형태에 대해 설명하였으나, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 특허청구의 범위에 기재된 사상의 범주 내에서, 각종의 변경예 또는 수정예에 상도할 수 있는 것은 분명하고, 이들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 양해된다. While the preferred embodiments of the present invention have been described with reference to the accompanying drawings, the present invention is not limited to these examples. It will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention as defined in the appended claims.

1: 화소 전극층 2, 4, 5: 레지스트
3: 희생막 3a, 3b: 잔치 희생막
7: 라인 전극 8: 컨택트부의 전극
100: 패턴 형성 시스템 110: 포토리소그래피 장치
111: 반입 반출부 112: 도포계 처리부
113: 노광 처리부 114: 현상계 처리부
120: 희생막 형성 장치 130: 희생막 제거 장치
140: 레지스트 제거 장치 150: 에칭 장치
160: 제어 장치 G: 유리 기판
S1: 제1 스페이스부 S2: 제2 스페이스부1: pixel electrode layer 2, 4, 5:
3: sacrificial membrane 3a, 3b: sacrificial membrane
7: line electrode 8: electrode of the contact portion
100: pattern forming system 110: photolithography apparatus
111: carry-in and carry-out unit 112:
113: Exposure processor 114:
120: a sacrificial film forming device 130: a sacrificial film removing device
140: resist removal device 150: etching device
160: Control device G: Glass substrate
S1: first space portion S2: second space portion

Claims (4)

기판 상에 화소 전극의 패턴을 형성하는 방법으로서,
기판 상의 화소 전극층의 상면에, 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트를 형성하고,
그 후, 상기 레지스트가 형성된 화소 전극층 상에 희생막을 형성하며,
그 후, 상기 레지스트의 측부의 잔치(殘置) 희생막을 남기고, 상기 희생막을 제거하여, 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성하고,
그 후, 상기 레지스트를 제거하여, 상기 패턴의 제1 스페이스부를 형성하며,
그 후, 상기 제1 스페이스부, 제2 스페이스부의 측방에, 컨택트부의 레지스트를 형성하고,
그 후, 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 것을 특징으로 하는 화소 전극의 패턴 형성 방법. A method of forming a pattern of pixel electrodes on a substrate,
A resist is formed on the upper surface of the pixel electrode layer on the substrate,
Thereafter, a sacrificial film is formed on the pixel electrode layer on which the resist is formed,
Thereafter, the sacrificial film is removed, leaving a remaining sacrificial film on the side of the resist, thereby forming a second space portion of the pattern on the upper surface of the pixel electrode layer,
Thereafter, the resist is removed to form a first space portion of the pattern,
Thereafter, a resist for the contact portion is formed on the side of the first space portion and the second space portion,
And then removing the pixel electrode layer of the first space portion and the second space portion. 기판 상에 화소 전극의 패턴을 형성하는 방법으로서,
기판 상의 화소 전극층의 상면에, 컨택트부의 레지스트, 및 상기 패턴의 제1 스페이스부가 되는 부분에 레지스트를 형성하고, 그때, 상기 컨택트부의 레지스트의 높이는, 제1 스페이스부의 레지스트보다 높게 형성하며,
그 후, 각 레지스트가 형성된 화소 전극층 상에 희생막을 형성하고,
그 후, 상기 각 레지스트의 측부의 잔치 희생막을 남기고, 상기 희생막을 제거하여, 화소 전극층의 상면에 상기 패턴의 제2 스페이스부를 형성하며,
그 후, 컨택트부의 레지스트를 남기면서, 제1 스페이스부의 레지스트를 제거하여 상기 패턴의 제1 스페이스부를 형성하고,
그 후, 상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 것을 특징으로 하는 화소 전극의 패턴의 형성 방법. A method of forming a pattern of pixel electrodes on a substrate,
A resist is formed on the upper surface of the pixel electrode layer on the substrate, the resist of the contact portion, and the portion of the pattern to which the first space is to be formed, wherein the height of the resist of the contact portion is higher than that of the first space portion,
Thereafter, a sacrificial film is formed on the pixel electrode layer in which each resist is formed,
Thereafter, the sacrificial film is removed, leaving a sacrificial film at the side of each resist, thereby forming a second space portion of the pattern on the upper surface of the pixel electrode layer,
Thereafter, while leaving the resist of the contact portion, the resist of the first space portion is removed to form the first space portion of the pattern,
And then removing the pixel electrode layer of the first space portion and the second space portion. 제1항 또는 제2항에 기재된 패턴 형성 방법을 기판 처리 시스템에 의해 실행시키도록, 상기 기판 처리 시스템을 제어하는 제어부의 컴퓨터상에서 동작하는 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체. A computer-readable storage medium storing a program that operates on a computer of a control unit that controls the substrate processing system so as to execute the pattern forming method according to any one of claims 1 to 3 by a substrate processing system. 제1항 또는 제2항에 기재된 패턴 형성 방법을 실시하기 위한 기판 처리 시스템으로서,
기판 상에 레지스트막을 형성하는 레지스트막 형성 장치와,
상기 레지스트막 형성 장치에 의해 형성된 레지스트막을 노광하는 노광 장치와,
상기 노광 장치에 의해 노광된 레지스트막을 현상하여, 기판 상에 레지스트 패턴을 형성하는 현상 장치와,
상기 희생막을 제거하는 희생막 제거 장치와,
상기 제1 스페이스부, 제2 스페이스부의 화소 전극층을 제거하는 화소 전극층 제거 장치
를 갖는 것을 특징으로 하는 패턴 형성 시스템. A substrate processing system for carrying out the pattern forming method according to claim 1 or 2,
A resist film forming apparatus for forming a resist film on a substrate,
An exposure apparatus for exposing a resist film formed by the resist film forming apparatus,
A developing device for developing the resist film exposed by the exposure device and forming a resist pattern on the substrate,
A sacrificial film removing device for removing the sacrificial film;
A pixel electrode layer removing device for removing the pixel electrode layer of the first space portion and the second space portion,
Wherein the pattern forming system comprises:
KR1020150148085A 2014-10-23 2015-10-23 Method and system for forming pattern of pixel electrode KR102307416B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-216489 2014-10-23
JP2014216489A JP6481994B2 (en) 2014-10-23 2014-10-23 Pixel electrode pattern forming method and forming system

Publications (2)

Publication Number Publication Date
KR20160048013A true KR20160048013A (en) 2016-05-03
KR102307416B1 KR102307416B1 (en) 2021-09-29

Family

ID=55828555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150148085A KR102307416B1 (en) 2014-10-23 2015-10-23 Method and system for forming pattern of pixel electrode

Country Status (4)

Country Link
JP (1) JP6481994B2 (en)
KR (1) KR102307416B1 (en)
CN (1) CN105549277B (en)
TW (1) TWI618963B (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133797A (en) * 2009-12-25 2011-07-07 Tokyo Electron Ltd Method of manufacturing semiconductor device, and system for manufacturing semiconductor device
JP2011164661A (en) 2011-06-02 2011-08-25 Sony Corp Liquid crystal panel and electronic device
KR20120017547A (en) * 2010-08-19 2012-02-29 삼성전자주식회사 Method of forming a line pattern structure
KR20120133181A (en) * 2011-05-30 2012-12-10 엘지디스플레이 주식회사 Method for fabricating the array substrate in liquid crystal display device
WO2014007355A1 (en) 2012-07-04 2014-01-09 Ｎｌｔテクノロジー株式会社 Liquid-crystal display device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11264993A (en) * 1998-03-18 1999-09-28 Toshiba Corp Liquid crystal display device and manufacture of liquid crystal display device
JP4096933B2 (en) * 2004-09-30 2008-06-04 セイコーエプソン株式会社 Pattern formation method
WO2006075506A1 (en) * 2005-01-11 2006-07-20 Idemitsu Kosan Co., Ltd. Transparent electrode and method for fabricating same
US7579220B2 (en) * 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
KR101167312B1 (en) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 Method of forming fine pattern, liquid crystal display using the same, and fabricating method thereof
TW200913013A (en) * 2007-07-30 2009-03-16 Hoya Corp Method of manufacturing a gray tone mask, gray tone mask, method of inspecting a gray tone mask, and method of transferring a pattern
US8440569B2 (en) * 2007-12-07 2013-05-14 Cadence Design Systems, Inc. Method of eliminating a lithography operation
JP5315689B2 (en) * 2007-12-28 2013-10-16 東京エレクトロン株式会社 Pattern forming method, semiconductor manufacturing apparatus, and storage medium
JP4719910B2 (en) * 2008-11-26 2011-07-06 国立大学法人東北大学 Manufacturing method of semiconductor device
KR101586263B1 (en) * 2009-09-11 2016-01-18 니혼샤신 인사츠 가부시키가이샤 Narrow frame touch input sheet and manufacturing method of same
JP2012008546A (en) * 2010-05-24 2012-01-12 Hoya Corp Method for manufacturing multilevel gradation photomask and method for transferring pattern
FR2960657B1 (en) * 2010-06-01 2013-02-22 Commissariat Energie Atomique LOW-DEPENDENT LITHOGRAPHY METHOD
CN103311109B (en) * 2012-03-12 2016-02-10 上海华虹宏力半导体制造有限公司 The formation method of side wall and the method with side wall definition graphic structure
TWI488238B (en) * 2012-03-29 2015-06-11 Powerchip Technology Corp Process for semiconductor circuit
CN102945854B (en) * 2012-11-13 2015-05-13 京东方科技集团股份有限公司 Array substrate and manufacturing method of fan-out leads on array substrate and display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133797A (en) * 2009-12-25 2011-07-07 Tokyo Electron Ltd Method of manufacturing semiconductor device, and system for manufacturing semiconductor device
KR20120017547A (en) * 2010-08-19 2012-02-29 삼성전자주식회사 Method of forming a line pattern structure
KR20120133181A (en) * 2011-05-30 2012-12-10 엘지디스플레이 주식회사 Method for fabricating the array substrate in liquid crystal display device
JP2011164661A (en) 2011-06-02 2011-08-25 Sony Corp Liquid crystal panel and electronic device
WO2014007355A1 (en) 2012-07-04 2014-01-09 Ｎｌｔテクノロジー株式会社 Liquid-crystal display device

Also Published As

Publication number Publication date
CN105549277B (en) 2019-12-17
JP2016085287A (en) 2016-05-19
KR102307416B1 (en) 2021-09-29
JP6481994B2 (en) 2019-03-13
CN105549277A (en) 2016-05-04
TWI618963B (en) 2018-03-21
TW201629604A (en) 2016-08-16

Similar Documents

Publication Publication Date Title
US9698171B2 (en) Array substrate and method of manufacturing the same, and display device
US10539836B2 (en) Display substrate, method of fabricating the same, and display device
US9859304B2 (en) Manufacturing method of array substrate, array substrate and display device
US7341893B2 (en) Structure and method for thin film device
JP2008077332A (en) Method for producing touch panel, touch panel, and electronic device
US20150340512A1 (en) Thin film transistor, array substrate, method of fabricating same, and display device
US10768489B2 (en) Display panel with spacers and walls for the spacers, manufacturing method thereof and display device
KR20160053840A (en) Array substrate and its manufacturing method, display device
US11145682B2 (en) Array substrate and method for fabricating the same, display panel, display device
CN103838024A (en) Method for manufacturing liquid crystal display panel and liquid crystal display panel
US10809561B2 (en) Display panel
US10204931B2 (en) Electrically conductive structure and manufacturing method thereof, array substrate, display device
KR20160048013A (en) Method and system for forming pattern of pixel electrode
US20090291562A1 (en) Helium descumming
CN104797086A (en) Method for forming circuit pattern on substrate
CN104614948B (en) A kind of ultraviolet curing mask plate and preparation method thereof and display device
US20160327840A1 (en) Array substrate, display device and method for manufacturing array substrate
CN105260052A (en) Cover plate and manufacturing method therefor as well as display apparatus and manufacturing method therefor
US9548291B2 (en) Photomask and semiconductor structure
CN108231796B (en) Array substrate, manufacturing method thereof and display device
TWI552197B (en) Photomask and semiconductor structure
US10007153B2 (en) Liquid crystal display and method for fabricating the same
JP5691357B2 (en) Semiconductor device forming substrate manufacturing method and dry etching method
US10395938B2 (en) Wafer element with an adjusted print resolution assist feature
US9842867B2 (en) Array substrate and method of manufacturing the same, and display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant