KR20160038199A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20160038199A
KR20160038199A KR1020140130559A KR20140130559A KR20160038199A KR 20160038199 A KR20160038199 A KR 20160038199A KR 1020140130559 A KR1020140130559 A KR 1020140130559A KR 20140130559 A KR20140130559 A KR 20140130559A KR 20160038199 A KR20160038199 A KR 20160038199A
Authority
KR
South Korea
Prior art keywords
liquid crystal
layer
forming
injection port
pixel electrode
Prior art date
Application number
KR1020140130559A
Other languages
English (en)
Inventor
금병곤
박최상
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140130559A priority Critical patent/KR20160038199A/ko
Priority to US14/667,840 priority patent/US9529221B2/en
Publication of KR20160038199A publication Critical patent/KR20160038199A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치는, 박막 트랜지스터가 위치하는 기판; 상기 박막 트랜지스터 위에 위치하며 상기 박막 트랜지스터에 연결되어 있는 화소 전극; 상기 화소 전극 위에 위치하고 주입구를 가진 미세 공간 내에 위치하는 액정층; 상기 미세 공간 위에 위치하는 지붕층; 인접하는 미세 공간 사이에 위치하는 주입구 형성 영역; 및 상기 주입구 형성 영역에 위치하는 액정 투과층;을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치(LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(flat panel display, FPD) 중 하나이다. 액정 표시 장치는 하부 패널(lower panel)과 상부 패널(upper panel) 사이에 액정층이 형성되어 있는 액정 표시 패널(liquid crystal display panel)을 포함한다. 액정 표시 패널의 화소 전극과 공통 전극에 전압을 인가하여 전기장(electric field)을 생성하고, 이를 통해 액정층의 액정 분자들의 배열을 변경시켜 입사광의 편광을 조절함으로써 영상을 표시한다.
액정 표시 장치의 액정 표시 패널을 구성하는 두 패널은 박막 트랜지스터가 배열되어 있는 하부 패널과 이에 대향하는 상부 패널로 이루어질 수 있다. 하부 패널에는 게이트 신호를 전달하는 게이트선, 데이터 신호를 전달하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극 등이 형성되어 있다. 상부 기판에는 차광 부재, 색필터(color filter), 공통 전극 등이 형성되어 있고, 이들 중 적어도 하나는 하부 패널에 형성되어 있을 수 있다.
통상적인 액정 표시 장치에서는 하부 패널과 상부 패널을 위해 두 장의 기판(substrate)이 사용되고, 각각의 기판에 전술한 구성 요소를 형성하고 합착하는 공정이 필요하다. 그 결과 액정 표시 패널이 무겁고, 두꺼우며, 비용과 공정 시간 등에서 문제가 인식된다. 최근에는 하나의 기판 위에 터널 형태의 구조물인 다수의 미세 공간(micro cavity)을 형성하고 그 구조물 내부에 액정을 주입하여 액정 표시 장치를 제작하는 기술이 개발되고 있다. 이러한 액정 표시 장치의 제작 시, 액정을 주입한 후 액정이 미세 공간으로부터 빠져 나오지 않도록 미세 공간의 주입구를 막는 것이 필요하다. 이때 주입구를 막는 물질이 주입구 주변의 액정과 접촉하여 액정을 오염시켜, 텍스처 발생이나 빛샘 현상 등의 화질 불량을 일으킬 수 있다.
본 발명의 목적은 미세 공간에 주입된 액정의 오염을 최소화할 수 있는 액정 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 액정 표시 장치는, 박막 트랜지스터가 위치하는 기판; 상기 박막 트랜지스터 위에 위치하며 상기 박막 트랜지스터에 연결되어 있는 화소 전극; 상기 화소 전극 위에 위치하고 주입구를 가진 미세 공간 내에 위치하는 액정층; 상기 미세 공간 위에 위치하는 지붕층; 인접하는 미세 공간 사이에 위치하는 주입구 형성 영역; 및 상기 주입구 형성 영역에 위치하는 액정 투과층;을 포함한다.
상기 액정 투과층 위에 위치하는 캐핑층을 더 포함할 수 있다.
상기 액정 투과층은 나노 입자 및 나노 입자 사이의 공극을 포함할 수 있다.
상기 액정 투과층은 약 26% 내지 약 48% 범위의 공극률을 가질 수 있다.
상기 액정 투과층은 상기 미세 공간보다 높게 형성되어 있을 수 있다.
상기 액정 투과층은 상기 지붕층 상부에 대응하는 높이로 형성되어 있을 수 있다.
상기 액정 투과층은 기공을 포함할 수 있다.
상기 액정 투과층은 산화규소 및/또는 산화아연을 포함할 수 있다.
상기 화소 전극과 전기장을 형성하는 공통 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 액정 표시 장치를 제조하는 방법은, 기판 위에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계; 상기 화소 전극 위에 희생층을 형성하는 단계; 상기 희생층 위에 액정 주입구 형성 영역의 희생층을 노출시키는 지붕층을 형성하는 단계; 상기 희생층을 제거하여 주입구를 갖는 미세 공간을 형성하는 단계; 인접하는 미세 공간 사이의 주입구 형성 영역에 액정 투과층을 형성하는 단계; 및 상기 액정 투과층과 상기 주입구를 통해 액정을 주입하여 상기 미세 공간 내에 액정층을 형성하는 단계;를 포함한다.
상기 방법은 상기 액정층을 형성하는 단계 후, 상기 액정 투과층 위에 캐핑층을 형성하는 단계를 더 포함할 수 있다.
상기 액정 투과층을 형성하는 단계는 나노 입자를 포함하는 페이스트를 상기 주입구 형성 영역에 도포하는 단계를 포함할 수 있다.
상기 액정 투과층을 형성하는 단계는 상기 페이스트를 도포한 후 상기 페이스트를 경화시키는 단계를 더 포함할 수 있다.
상기 액정 투과층을 형성하는 단계는 열 분해성 또는 용해성 입자와 투명한 산화물의 혼합물을 상기 주입구 형성 영역에 도포하는 단계를 포함할 수 있다.
상기 액정 투과층을 형성하는 단계는 상기 혼합물을 도포한 후 상기 입자를 열 분해 또는 용해시키는 단계를 더 포함할 수 있다.
상기 액정의 주입은 진공 필링 방법에 의해 수행될 수 있다.
상기 액정 투과층을 형성하는 단계 전에, 상기 미세 공간 내면에 배향막을 형성하는 단계를 더 포함할 수 있다.
상기 액정 투과층은 상기 지붕층 상부에 대응하는 높이로 형성될 수 있다.
본 발명에 따라서, 캐핑층이나 그 형성 물질이 액정과 접촉하지 않게 되므로 캐핑층에 의한 액정 오염을 방지하거나 최소화할 수 있고, 캐핑층의 재료 선택의 폭이 넓어진다. 또한, 액정이 미세 공간 사이의 주입구 형성 영역에 남아 있어도 캐핑층에 의해 오염되지 않으므로, 액정량의 정량화에 대한 요구가 줄어들고, 주입구 형성 영역에 남아 있는 액정을 제거할 필요가 없다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 II-II 선을 따라 절단한 단면의 일 예를 나타낸다.
도 3은 도 1의 III-III 선을 따라 절단한 단면의 일 예를 나타낸다.
도 4 내지 도 15은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 공정 단면도이다.
도 16은 각각 본 발명의 다른 일 실시예에 따른 액정 표시 장치를 나타내며, 도 1의 II-II 선을 따라 절단한 단면에 대응한다.
첨부한 도면을 참고로 하여, 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하거나 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 평면도이고, 도 2는 도 1의 II-II 선을 따라 절단한 단면의 일 예를 나타내고, 도 3은 도 1의 III-III 선을 따라 절단한 단면의 일 예를 나타낸다.
도 1은 매트릭스 형태로 배치되어 있는 복수의 화소 중 인접하는 네 개의 화소를 도시하고 있다.
도 1 내지 도 3을 참고하면, 유리 또는 플라스틱 등과 같은 투명한 절연체로 만들어진 기판(110) 위에 게이트선(121) 및 유지 전극선(131)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있으며 게이트 신호를 전달한다. 게이트선(121)은 자신으로부터 돌출하는 게이트 전극(124)을 포함한다. 게이트 전극(124)의 돌출 형태는 변경이 가능하다.
유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며 공통 전압(Vcom) 등의 정해진 전압을 전달한다. 유지 전극선(131)은 게이트선(121)과 실질적으로 수직하게 뻗은 한 쌍의 세로부(135a) 및 한 쌍의 세로부(135a)의 끝을 서로 연결하는 가로부(135b)를 포함한다. 유지 전극선(131)의 세로부 및 가로부(135a, 135b)는 화소 전극(191)을 실질적으로 둘러쌀 수 있다.
게이트선(121) 및 유지 전극선(131) 위에 게이트 절연층(140)이 형성되어 있다. 게이트 절연층(140)은 질화규소(SiNx), 산화규소(SiOx) 등의 무기 절연 물질로 이루어질 수 있다. 또한, 게이트 절연층(140)은 단일막 또는 다중막으로 이루어질 수 있다.
게이트 절연층(140) 위에는 데이터선(171)의 아래에 위치하는 반도체(151)와, 소스/드레인 전극의 아래 및 박막 트랜지스터(Q)의 채널 부분에 위치하는 반도체(154)가 형성되어 있다. 반도체(151, 154)는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 금속 산화물(metal oxide) 등으로 이루어질 수 있다.
반도체(151, 154)와 데이터선(171) 및 소스/드레인 전극의 사이에는 저항성 접촉 부재(ohmic contact)(도시되지 않음)이며, 형성될 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다.
반도체(151, 154) 및 게이트 절연층(140) 위에는 소스 전극(173), 드레인 전극(175), 그리고 소스 전극(173)과 연결되는 데이터선(171)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 소스 전극(173) 및 드레인 전극(175)은 게이트 전극(124) 및 반도체(154)와 함께 박막 트랜지스터(Q)를 형성하며, 박막 트랜지스터(Q)의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 반도체 부분(154)에 형성된다.
데이터 도전체(171, 173, 175) 및 노출된 반도체(154) 부분 위에는 제1 층간 절연막(180a)이 형성되어 있다. 제1 층간 절연막(180a)은 질화규소(SiNx)와 산화규소(SiOx) 따위의 무기 절연물 또는 유기 절연물을 포함할 수 있다.
제1 층간 절연막(180a) 위에는 색 필터(230)와 차광 부재(220)가 형성되어 있다.
색 필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 노란색(yellow), 백색 계열의 색 중 하나를 표시할 수도 있다. 색 필터(230)는 인접하는 화소마다 서로 다른 색을 표시하는 물질로 형성되어 있을 수 있다.
차광 부재(220)는 영상을 표시하기 위한 빛이 나오는 영역(즉, 화소 영역)에 대응하는 개구부를 가지는 격자 구조로 이루어져 있으며, 빛이 투과하지 못하는 물질로 형성되어 있다. 차광 부재(220)는 게이트선(121)과 평행한 방향을 따라 형성된 가로 차광 부재(220a)와, 데이터선(171)과 평행한 방향을 따라 형성된 세로 차광 부재(220b)를 포함한다. 차광 부재(220)는 후술하는 상부 절연층(370) 위에 형성될 수도 있다.
색 필터(230) 및 차광 부재(220)의 위에는 이를 덮는 제2 층간 절연막(180b)이 형성되어 있다. 제2 층간 절연막(180b)은 질화규소(SiNx)와 산화규소(SiOx) 따위의 무기 절연물 또는 유기 절연물을 포함할 수 있다. 색 필터(230)와 차광 부재(220)의 두께 차이로 인하여 단차가 발생하는 경우에는 제2 층간 절연막(180b)을 유기 절연물을 포함하도록 하여 단차를 줄이거나 제거할 수 있다.
차광 부재(220) 및 층간 절연막(180a, 180b)에는 드레인 전극(175)을 노출하는 접촉 구멍(185)이 형성되어 있다.
제2 층간 절연막(180b) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등의 투명한 도전 물질로 만들어질 수 있다.
화소 전극(191)은 전체적인 모양이 사각형일 수 있다. 화소 전극(191)은 가로 줄기부(191a) 및 이와 교차하는 세로 줄기부(191b)로 이루어진 십자형 줄기부를 포함한다. 가로 줄기부(191a)와 세로 줄기부(191b)에 의해 네 개의 부영역으로 나뉘어지며 각 부영역은 복수의 미세 가지부(191c)를 포함한다. 화소 전극(191)은 외곽을 둘러싸는 외곽 줄기부를 더 포함할 수 있다.
화소 전극(191)의 미세 가지부(191c)는 게이트선(121) 또는 가로 줄기부와 대략 40도 내지 45도의 각을 이룰 수 있다. 이웃하는 두 부영역의 미세 가지부는 서로 직교할 수 있다. 미세 가지부의 폭은 점진적으로 넓어지거나 미세 가지부(191c)간의 간격이 다를 수 있다.
화소 전극(191)은 세로 줄기부(191b)의 하단에서 연결되고 세로 줄기부(191b)보다 넓은 면적을 갖는 연장부(197)를 포함한다. 화소 전극(191)은 연장부(197)에서 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
전술한 박막 트랜지스터(Q) 및 화소 전극(191)에 관한 설명은 하나의 예시이고, 측면 시인성을 향상시키기 위해 박막 트랜지스터 구조 및 화소 전극 디자인을 변형할 수 있다.
화소 전극(191) 위와 공통 전극(270) 아래에는 배향막(11)이 형성되어 있다. 배향막(11)은 수직 배향막일 수 있다. 배향막(11)은 액정 배향막으로서 일반적으로 사용되는 물질 중 적어도 하나를 포함할 수 있으며, 예컨대 폴리아믹산(polyamic acid), 폴리실록산(polysiloxane) 및/또는 폴리이미드(polyimide)를 포함한다. 배향막(11)은 광 배향막일 수 있다.
화소 전극(191)과 공통 전극(270) 사이에는 배향막(11)에 의해 한정되는 미세 공간(305)이 형성되어 있다. 미세공간(305)는 후술하는 희생층이 형성되었다가 제거되면서 생기는 공간이다. 미세 공간(305)은 하나의 화소 영역에 형성될 수 있고, 인접하는 두 개의 화소 영역에 걸쳐 형성될 수도 있다. 미세 공간(305)은 액정 분자(310)를 포함하는 액정의 주입하기 위한 주입구(307)를 갖는다. 미세 공간(305) 내부에는 액정으로 이루어진 액정층이 형성되어 있다. 액정은 모세관력(capillary force)을 이용하여 주입구(307)를 통해 미세 공간(305)에 주입될 수 있다. 배향막(11)을 형성하는 배향 물질도, 액정의 주입 전에, 주입구(307)를 통해 미세 공간(305)에 주입될 수 있다.
도면에서는 미세 공간(305) 사이의 주입구 형성 영역(307FP)(트렌치로도 불림)에는 액정이 도시되어 있지 않지만, 미세 공간(305)에 주입되지 않은 액정이 주입구 형성 영역(307FP)에 남아 있을 수 있다. 도면에서는 세로 방향으로 인접하는 미세 공간(305)의 마주보는 가장자리에 주입구(307)가 각각 형성되어 있는 것으로 도시되어 있지만, 마주보는 두 가장자리 중 어느 하나에만 주입구가 형성되어 있을 수 있다.
미세 공간(305)는 행렬 방향으로 복수 개 형성되어 있다. 이들 미세 공간(305)은 가로 방향으로는 후술하는 격벽 형성부(PWP)에 의해 나뉘어지고 세로 방향으로는 게이트선(121)과 중첩하게 위치하는 주입구 형성 영역(307FP)에 의해 나뉘어진다. 각각의 미세 공간(305)는 하나 또는 둘 이상의 화소 영역에 대응할 수 있다.
배향막(11) 위에는 공통 전극(270)과 하부 절연층(350)이 차례로 위치한다. 공통 전극(270)은 공통 전압을 인가 받고, 데이터 전압이 인가된 화소 전극(191)과 전기장을 생성하여 두 전극 사이의 미세 공간(305)에 위치하는 액정 분자(310)가 기울어지는 방향을 결정한다. 공통 전극(270)은 화소 전극(191)과 축전기를 이루며, 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다. 하부 절연층(350)은 질화규소(SiNx) 또는 산화규소(SiOx)로 형성될 수 있다.
본 실시예에서는 공통 전극(270)이 미세 공간(305) 위에 형성되는 것으로 설명하였으나, 공통 전극(270)은 미세 공간(305) 하부에 형성되어 수평 전계 모드에 따른 액정 구동도 가능하다.
하부 절연층(350) 위에 지붕층(roof layer)(360)이 위치한다. 지붕층(360)은 화소 전극(191)과 공통 전극(270)의 사이 공간인 미세 공간(305)이 형성될 수 있도록 지지하는 역할을 한다. 지붕층(360)은 포토레지스트(photoresist) 또는 그 밖의 유기 물질을 포함할 수 있다.
지붕층(360) 위에 상부 절연층(370)이 위치한다. 상부 절연층(370)은 지붕층(360)의 상부면과 접촉할 수 있다. 상부 절연층(370)은 질화규소(SiNx), 산화규소(SiOx) 등과 같은 무기 절연 물질로 형성될 수 있다. 상부 절연층(370)은 유기 물질로 이루어진 지붕층(360)을 보호하는 역할을 하며, 생략될 수도 있다.
세로 방향으로 인접하는 두 미세 공간(305) 사이의 공간에 해당하는 주입구 형성 영역(307FP)에는 액정 투과층(400)이 형성되어 있다. 액정 투과층(400)은 대략 지붕층(360)의 상부(top)에 대응하는 위치까지 형성되어 있지만, 그보다 높거나 낮게 형성될 수도 있다. 다만, 지붕층(360)의 상부보다 낮게 형성되더라도 미세 공간(305)보다는 높게 형성되는 것이 후술하는 캐핑층(390) 또는 그 형성 물질과 액정의 접촉을 방지하는데 유효할 수 있다.
액정 투과층(400)은 나노 입자(410) 및 이들 사이의 공극(420)을 포함한다. 각각의 나노 입자(410)는 수 십 마이크로미터 이하의 크기를 가질 수 있다. 나노 입자(410)의 크기는 주입구 형성 영역(307FP)의 폭(세로 방향으로 인접하는 두 미세 공간(305)의 간격에 대응함)에 의해 제한될 수 있으며, 예컨대 주입구 형성 영역(307FP)의 폭이 50 μm인 경우, 나노 입자(410)는 그보다 작은 직경을 가질 수 있다. 미세 공간(305) 내 액정층을 형성하기 위한 액정은 액정 투과층(400) 위로부터 공극(420)을 통과한 후 주입구(307)를 통해 미세 공간으로 채워진다.
상부 절연층(370)과 액정 투과층(400) 위에는 캐핑층(390)이 형성되어 있다. 통상적으로, 캐핑층은 미세 공간(305)의 액정 주입구(307)와 이어지는 주입구 형성 영역(307FP)을 덮도록 형성되는데, 이 경우 캐핑층은 주입구(307)나 주입구 형성 영역(307FP)에 남아 있는 액정과 접촉하여 액정을 오염시킬 수 있고, 그 결과 표시 품질을 저하시킨다. 그러나 본 실시예에서, 캐핑층(390)은 실질적으로 액정 투과층(400)을 사이에 두고 액정 투과층(400) 위에 형성되어 있으므로 액정과 접촉하지 않는다. 따라서 캐핑층(390)은 액정과 반응하지 않는 패릴렌(parylene) 같은 물질로 형성되는 것이 요구되지 않는다.
캐핑층(390)은 이중막, 삼중막 등과 같이 다중막으로 이루어질 수도 있다. 이중막은 서로 다른 물질로 이루어진 두 개의 층으로 이루어져 있다. 삼중막은 세 개의 층으로 이루어지고, 서로 인접하는 층의 물질이 서로 다르다. 예를 들면, 캐핑층(390)은 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층을 포함할 수 있다.
도시되지는 않았지만, 액정 표시 장치의 상하부 면에는 편광판이 더 형성될 수 있다. 편광판은 기판(110)의 하부 면에 부착되는 제1 편광판과 캐핑층(390) 위에 부착되는 제2 편광판을 포함할 수 있다.
도 3을 참조하면, 가로 방향으로 이웃하는 미세 공간(305) 사이에 격벽 형성부(PWP)가 형성되어 있다. 격벽 형성부(PWP)는 데이터선(171)이 뻗어 있는 방향을 따라 형성될 수 있고, 지붕층(360)에 의해 덮일 수 있다. 격벽 형성부(PWP)에는 하부 절연층(350), 공통 전극(270), 상부 절연층(370) 및 지붕층(360)이 채워져 있는데, 이러한 구조물이 격벽(partition wall)을 형성함으로써 미세 공간(305)을 구획 또는 정의할 수 있다. 격벽 형성부(PWP)와 같은 격벽 구조가 있으면, 기판(110)이 휘더라도 발생하는 스트레스가 적고, 셀 갭(cell gap)이 변화하는 정도가 훨씬 감소할 수 있다.
이하에서는 도 4 내지 도 15를 참고하여 앞에서 설명한 표시 장치를 제조하는 일 실시예에 대해 설명하기로 한다.
도 4 내지 도 15는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 공정 단면도이다. 도 4, 6, 8, 10, 11, 13 및 14는 도 1의 절단선 II-II를 따라 자른 단면을 공정 단계에 따라 순서대로 도시하고, 도 5, 7, 9, 12 및 15는 도 1의 절단선 III-III를 따라 자른 단면을 공정 단계에 따라 순서대로 도시한다.
도 1, 도 4 및 도 5를 참고하면, 기판(110) 위에 일반적으로 알려진 스위칭 소자를 형성하기 위해 가로 방향으로 뻗어 있는 게이트선(121), 게이트선(121) 위에 게이트 절연층(140)을 형성하고, 게이트 절연층(140) 위에 반도체(151, 154)를 형성하고, 소스 전극(173) 및 드레인 전극(175)을 형성한다. 이때, 소스 전극(173)과 연결된 데이터선(171)은 게이트선(121)과 교차하면서 세로 방향으로 뻗도록 형성할 수 있다. 게이트선(121)을 형성할 때 유지 전극선(131)을 함께 형성할 수 있다.
소스 전극(173), 드레인 전극(175) 및 데이터선(171)을 포함하는 데이터 도전체(171, 173, 175) 및 노출된 반도체(154) 부분 위에는 제1 층간 절연막(180a)을 형성한다.
제1 층간 절연막(180a) 위에 화소 영역에 대응하는 위치에 색 필터(230)를 형성하고, 색 필터(230) 사이에 차광 부재(220)를 형성한다. 차광 부재(220)는 게이트선(121)과 평행한 방향을 따라 형성된 가로 차광 부재(220a)와 데이터선(171)과 평행한 방향을 따라 형성된 세로 차광 부재(220b)를 포함한다.
색 필터(230) 및 차광 부재(220)의 위에 이를 덮는 제2 층간 절연막(180b)을 형성한다. 가로 차광 부재(220a)와 제2 층간 절연막(180b)에는 화소 전극(191)과 드레인 전극(175)을 전기적, 물리적으로 연결하는 접촉 구멍(185)을 형성한다.
이후, 제2 층간 절연막(180b) 위에 화소 전극(191)을 형성하고, 화소 전극(191) 위에 희생층(300)을 형성한다. 화소 전극(191)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등과 같은 투명한 도전 물질을 증착한 후 패터닝하여 형성될 수 있다. 희생층(300)은 화소 전극(191) 위에 감광성 유기 물질을 도포하고, 포토리소그래피 공정을 통해 형성될 수 있다. 희생층(300)에는 도 5에 도시한 바와 같이 데이터선(171)과 평행한 방향을 따라 오픈부(OPN)가 형성되어 있다. 오픈부(OPN)에는 이후 공정에서 공통 전극(270), 하부 절연층(350), 지붕층(360) 및 상부 절연층(370)이 채워져 격벽 형성부(PWP)를 형성할 수 있다.
도 6 및 도 7을 참고하면, 희생층(300) 위에 공통 전극(270), 하부 절연층(350) 및 지붕층(360)을 차례로 형성한다. 지붕층(360)은 노광 및 현상 공정에 의해 세로 방향으로 이웃하는 화소 영역 사이에 위치하는 차광 부재(220)와 대응하는 영역에서 제거될 수 있다. 지붕층(360)은 차광 부재(220)와 대응하는 영역에서 하부 절연층(350)을 외부로 노출시킨다. 공통 전극(270), 하부 절연층(350) 및 지붕층(360)은 세로 차광 부재(220b)의 오픈부(OPN)를 채우면서 격벽 형성부(PWP)를 형성한다.
도 8 및 도 9를 참고하면, 지붕층(360)과 노출된 하부 절연층(350) 위를 덮도록 상부 절연층(370)을 형성한다.
도 10을 참고하면, 상부 절연층(370), 하부 절연층(350) 및 공통 전극(270)을 건식 식각하여 상부 절연층(370), 하부 절연층(350) 및 공통 전극(270)이 부분적으로 제거됨으로써 주입구 형성 영역(307FP)을 형성한다. 이 때, 상부 절연층(370)이 지붕층(360)의 측면을 덮는 구조를 가질 수 있으나, 이에 한정되지 않고 지붕층(360)의 측면을 덮고 있던 상부 절연층(370)이 제거되어 지붕층(360)의 측면이 노출되도록 할 수도 있다.
도 11 및 도 12를 참고하면, 주입구 형성 영역(307FP)에 있는 희생층(300)을 산소(O2) 애싱(ashing) 처리 또는 습식 식각법 등으로 제거한다. 이 때, 주입구(307)를 갖는 미세 공간(305)이 형성된다. 미세 공간(305)은 희생층(300)이 제거된 자리에 형성되는 빈 공간이다. 미세 공간(305)의 형상이 유지되도록 하기 위해, 가열에 의해 지붕층(360)을 경화시키는 공정이 수행될 수 있다.
미세 공간(305)에는 주입구(307)를 통해 배향 물질을 주입하여 화소 전극(191)과 공통 전극(270) 위에 배향막(11)을 형성한다. 구체적으로, 배향 물질이 포함되어 있는 배향액을 스핀 코팅 방식 또는 잉크젯 방식으로 기판(110) 위에 떨어뜨리면, 배향액이 모관력에 의해 주입구(307)를 통해 미세 공간(305) 내부로 주입된다. 그 후, 경화 공정을 진행하면 용액 성분은 증발하고, 배향 물질이 미세 공간(305)을 한정하는 벽면 내부에 남아서 배향막(11)을 형성하게 된다.
도 13을 참조하면, 주입구 형성 영역(307FP)에 액정 투과층(400)을 형성한다. 액정 투과층(400)은 제2 층간 절연막(180b)로부터 시작하여 적어도 미세 공간(305) 또는 주입구(307)보다 높게 형성된다. 액정 투과층(400)의 형성을 위해, 나노 입자 페이스트(nanoparticle paste)를 주입구 형성 영역(307FP)에 코팅한 후, 나노 입자 페이스트에서 용액 성분을 증발시키기 위해 열처리 같은 경화 공정이 수행된다. 그러면, 나노 입자(410)가 주입구 형성 영역(307FP)에 충전된 상태로 층을 이루면서 나노 입자(410) 사이에 공극(420)이 있는 액정 투과층(400)을 형성한다. 한편, 나노 입자 페이스트는 수 십 마이크로미터 이하의 직경을 갖는 나노 입자(410)를 에탄올 같은 액체나 바인더에 혼합하여 형성될 수 있다.
액정 투과층(400)의 나노 입자(410)가 같은 크기의 구(sphere)일 경우, 최밀 충전 입자 농도(close packing particle concentration)는 약 74%이다. 다시 말하면, 액정 투과층(400)은 최소 약 26%의 공극률을 가질 수 있다. 주입구 형성 영역(307FP)이 하나의 나노 입자로만 채워져 액정 투과층(400)이 형성되는 경우 충전 입자 농도는 약 52%일 수 있으며, 이때 공극률은 약 48%이다. 따라서 액정 투과층(400)은 나노 입자의 크기에 따라서 약 52% 내지 약 74%의 입자 농도, 또는 약 26% 내지 약 48%의 공극률을 가질 수 있다.
액정 투과층(400)의 입자 농도에 따른 유효 점도(effective viscosity)는 아래와 같다.
μeff = μ(1 + 2.5φ)
위 식에서 μ는 유체 점도(pure fluid viscosity)이고, φ는 입자 농도이며, μeff는 유효 점도이다.
위 식을 보면, 입자 농도가 0이 아니면 유효 점도는 유체 점도보다 크다. 특히, 전술한 약 52% 내지 약 74%의 입자 농도에서는 유효 점도가 유체 점도보다 약 2.3배 내지 약 2.85배 증가하는 점도 효과가 나타난다. 이것은 점도가 높은 물질은 액정 투과층(400)을 통과하기가 매우 어렵다는 것을 의미한다.
도 14 및 도 15를 참조하면, 미세 공간(305) 내에 액정층을 형성한다. 잉크젯 방식 등에 의해 액정을 기판(110) 위에 떨어뜨리면, 액정은 액정 투과층(400)의 나노 입자(410) 사이의 공극(420)을 통과하고 이러한 공극(420)과 이어져 있는 주입구(307)를 통해 미세 공간(305)로 주입된다. 액정은 예컨대 약 30 cP 내지 약 50 cP의 점도를 가질 수 있는데, 점도를 약 2.3배 내지 약 2.85배 증가시키는 액정 투과층(400)의 점도 효과로 인해 액정 투과층(400)에서 액정의 유효 점도가 높아진다. 이로 인해 액정의 주입이 어렵거나 주입 시간이 오래 걸릴 수 있으므로, 액정은 진공 필링(vacuum filling) 방법으로 주입될 수 있다. 진공 필링 방법은 챔버 내에서 수행될 수 있다. 예컨대 기판(110) 위에 액정을 떨어뜨린 대상물을 챔버에 배치하고 챔버 내부를 진공 상태로 만들면, 미세 공간(305) 내부에 있던 공기가 미세 공간(305)으로부터 빠져 나온다. 그러면 미세 공간(305) 내부는 실질적으로 진공 상태가 된다. 그 후 챔버 내부의 진공 상태를 해제하면 기판(110) 위에 있는 액정이 진공 상태인 미세 공간(305)으로 빨려 들어가게 된다.
액정을 주입하여 액정층을 형성한 후, 상부 절연층(370) 위에 액정 투과층(400)을 덮도록 도 2에 도시된 바와 같은 캐핑층(390)을 형성한다. 캐핑층(390)은 그 형성 물질에 따라 증착, 코팅, 필름 적층(film lamination) 등 다양한 방법으로 형성될 수 있다.
액상의 캐핑층 형성 물질을 코팅하여 캐핑층(390)을 형성하는 경우, 종전에는 액정과의 혼합 현상으로 인해 캐핑층 형성 물질의 점도를 약 6,000 cP 이상으로 하여 액정과의 섞임성을 조절하였다. 이 경우 캐핑층 형성 물질의 고점도로 인해 코팅 속도가 늦어지고, 코팅 장비에도 문제가 야기될 수 있다. 하지만, 본 발명의 실시예에 따른 액정 투과층(400)을 형성할 경우, 캐핑층 형성 물질의 유효 점도가 크게 상승하므로 캐핑층 형성 물질이 액정 투과층(400)으로 침투하는 것 자체가 어렵다. 설령 액정 투과층(400)에서 액정과 접촉하더라도 상승한 유효 점도로 인해 액정과의 섞임성이 억제된다. 예컨대, 액정과의 섞임성을 조절하기 위해 종전에 사용하는 캐핑층 형성 물질의 점도의 약 1/2.3배 내지 약 1/2.85배 작은 점도를 갖는 캐핑층 형성 물질을 사용하더라도 종전과 같은 섞임성 조절 효과를 얻을 수 있다. 예컨대 액정 투과층(400)의 입자 농도가 74%인 경우 약 2,000 cP의 점도를 가진 캐핑층 형성 물질은 약 6,000 cP의 점도 효과를 가진다. 따라서 캐핑층 형성 물질의 선택의 폭이 넓어지고, 캐핑층의 형성 후 경화까지 시간을 증가시킬 수 있어 공정 마진을 높일 수 있다.
한편, 미세 공간(305) 내에 주입된 액정이 캐핑층 형성 물질과 접촉하는 것을 막기 위해서는, 주입구 형성 영역(307FP)에서 액정 투과층(400)은 제2 층간 절연막(180b)로부터 시작하여 적어도 미세 공간(305) 또는 주입구(307)보다 높게 형성될 수 있다. 액정은 액정 투과층(400)을 투과할 수 있지만 캐핑층 형성 물질은 액정 투과층(400)을 투과하지 못하기 때문에, 미세 공간(305) 내에 주입되거나 액정 투과층(400) 내에 남아 있는 액정이 캐핑층 형성 물질과 접촉하는 것을 막을 수 있다. 하지만, 액정 투과층(400)은 제2 층간 절연막(180b)로부터 지붕층(360) 또는 상부 절연층(370)과 대략 동일한 높이로 형성되는 것이 캐핑층(390) 또는 캐핑층 형성 물질과 액정이 접촉할 가능성을 최소화하고 캐핑층(390)을 평탄하게 형성하는데 유리할 수 있다.
이제 도 16을 참조하여, 전술한 액정 투과층의 다른 예를 설명한다.
도 16은 각각 본 발명의 다른 일 실시예에 따른 액정 표시 장치를 나타내며, 도 1의 II-II 선을 따라 절단한 단면에 대응한다.
액정 투과층(400)이 나노 입자(410)와 이들 사이의 공극(420)으로 이루어진 실시예와 달리, 본 실시예에는 액정 투과층(500)이 구조체(510) 및 구조체(510)에 형성된 공극(520)으로 이루어진다. 즉, 주입구 형성 영역(307FP)은 전체적으로 구조체(510)로 채워져 있고, 구조체(510) 내에 유체 소통하게 형성된 다수의 공극(520)이 존재한다.
이러한 액정 투과층(500)의 형성을 위해 예컨대 계면활성제를 산화규소(SiOx), 산화아연(ZnOx) 등의 투명한 산화물과 혼합하여 코팅한 후, 계면활성제를 분해시키거나 용해시키기 위한 열 처리나 용액 처리가 수행될 수 있다. 그러면, 투명한 산화물은 액정 투과층(500)의 구조체(510)가 되고, 구조체(510)의 내의 계면활성제가 분해 또는 용해되어 제거된 공간은 공극(520)이 된다. 이들 공극(520)은 액정 투과층(500)의 상부로부터 미세 공간(305)의 주입구(307)까지 이어져 있으므로, 공극(520)을 통하여 액정이 미세 공간(305)으로 주입될 수 있다.
계면활성제로는 음이온 계면활성제, 양이온 계면활성제 등이 사용될 수 있고, 계면활성제 외에도 열에 의해 분해되거나 용매에 용해될 수 있는 다양한 종류의 입자가 구조체(510) 내에 공극(520)을 형성하는데 사용될 수 있다. 계면활성제 등의 입자 크기나 밀도 조절을 통한 공극(520) 크기와 공극률을 조절함으로써 액정 투과층(500)에 대한 유효 점도를 증가시킬 수 있다.
액정 투과층(500)의 높이 등의 다른 특징은 이전 실시예에서 액정 투과층(400)과 관련하여 설명한 것과 같을 수 있다. 액정 투과층(500)은 배향막(11) 형성 후, 액정층 형성 전에 형성될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 통상의 기술자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
11: 배향막 110: 기판
121: 게이트선 124: 게이트 전극
131: 유지 전극선 140: 게이트 절연층
151: 반도체 171: 데이터선
173: 소스 전극 175: 드레인 전극
180a, 180b: 층간 절연막 185: 접촉 구멍
191: 화소 전극 220: 차광 부재
230: 색 필터 270: 공통 전극
300: 희생층 305: 미세 공간
307: 주입구 310: 액정 분자
350: 하부 절연층 360: 지붕층
370: 상부 절연층 390: 캐핑층
400: 액정 투과층 410: 나노 입자
420: 공극 500: 액정 투과층
510: 구조체 520: 공극

Claims (18)

  1. 박막 트랜지스터가 위치하는 기판;
    상기 박막 트랜지스터 위에 위치하며 상기 박막 트랜지스터에 연결되어 있는 화소 전극;
    상기 화소 전극 위에 위치하고 주입구를 가진 미세 공간 내에 위치하는 액정층;
    상기 미세 공간 위에 위치하는 지붕층;
    인접하는 미세 공간 사이에 위치하는 주입구 형성 영역; 및
    상기 주입구 형성 영역에 위치하는 액정 투과층;
    을 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 액정 투과층 위에 위치하는 캐핑층을 더 포함하는 액정 표시 장치.
  3. 제2항에서,
    상기 액정 투과층은 나노 입자 및 나노 입자 사이의 공극을 포함하는 액정 표시 장치.
  4. 제3항에서,
    상기 액정 투과층은 약 26% 내지 약 48% 범위의 공극률을 가지는 액정 표시 장치.
  5. 제1항에서,
    상기 액정 투과층은 상기 미세 공간보다 높게 형성되어 있는 액정 표시 장치.
  6. 제5항에서,
    상기 액정 투과층은 상기 지붕층 상부에 대응하는 높이로 형성되어 있는 액정 표시 장치.
  7. 제1항에서,
    상기 액정 투과층은 기공을 포함하는 액정 표시 장치.
  8. 제7항에서,
    상기 액정 투과층은 산화규소 및/또는 산화아연을 포함하는 액정 표시 장치.
  9. 제1항에서,
    상기 화소 전극과 전기장을 형성하는 공통 전극을 더 포함하는 액정 표시 장치.
  10. 기판 위에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계;
    상기 화소 전극 위에 희생층을 형성하는 단계;
    상기 희생층 위에 액정 주입구 형성 영역의 희생층을 노출시키는 지붕층을 형성하는 단계;
    상기 희생층을 제거하여 주입구를 갖는 미세 공간을 형성하는 단계;
    인접하는 미세 공간 사이의 주입구 형성 영역에 액정 투과층을 형성하는 단계; 및
    상기 액정 투과층과 상기 주입구를 통해 액정을 주입하여 상기 미세 공간 내에 액정층을 형성하는 단계;
    를 포함하는 액정 표시 장치의 제조 방법.
  11. 제10항에서,
    상기 액정층을 형성하는 단계 후, 상기 액정 투과층 위에 캐핑층을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 액정 투과층을 형성하는 단계는 나노 입자를 포함하는 페이스트를 상기 주입구 형성 영역에 도포하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 액정 투과층을 형성하는 단계는 상기 페이스트를 도포한 후 상기 페이스트를 경화시키는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  14. 제11항에서,
    상기 액정 투과층을 형성하는 단계는 열 분해성 또는 용해성 입자와 투명한 산화물의 혼합물을 상기 주입구 형성 영역에 도포하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 액정 투과층을 형성하는 단계는 상기 혼합물을 도포한 후 상기 입자를 열 분해 또는 용해시키는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  16. 제10항에서,
    상기 액정의 주입은 진공 필링 방법에 의해 수행되는 액정 표시 장치의 제조 방법.
  17. 제10항에서,
    상기 액정 투과층을 형성하는 단계 전에, 상기 미세 공간 내면에 배향막을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  18. 제10항에서,
    상기 액정 투과층은 상기 지붕층 상부에 대응하는 높이로 형성되는 액정 표시 장치의 제조 방법.
KR1020140130559A 2014-09-29 2014-09-29 표시 장치 및 그 제조 방법 KR20160038199A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140130559A KR20160038199A (ko) 2014-09-29 2014-09-29 표시 장치 및 그 제조 방법
US14/667,840 US9529221B2 (en) 2014-09-29 2015-03-25 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140130559A KR20160038199A (ko) 2014-09-29 2014-09-29 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160038199A true KR20160038199A (ko) 2016-04-07

Family

ID=55584217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140130559A KR20160038199A (ko) 2014-09-29 2014-09-29 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9529221B2 (ko)
KR (1) KR20160038199A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102594084B1 (ko) 2016-06-16 2023-10-25 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101924079B1 (ko) * 2012-07-06 2018-12-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140065271A (ko) 2012-11-21 2014-05-29 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101665558B1 (ko) 2012-11-23 2016-10-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20160091749A1 (en) 2016-03-31
US9529221B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
US8218110B2 (en) Thin film transistor array panel and method of manufacturing the same
JP2014106531A (ja) 液晶表示装置及びその製造方法
US9405156B2 (en) Liquid crystal display and manufacturing method thereof
KR101676770B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2014134800A (ja) 表示装置
JP2014139652A (ja) 液晶表示装置
US9588375B2 (en) Display device and method of manufacturing the same
JP2015036817A (ja) 液晶表示装置
CN104849915A (zh) 液晶显示器和制造液晶显示器的方法
KR20150140460A (ko) 액정 표시 장치 및 그 제조 방법
KR20140146425A (ko) 액정 표시 장치 및 그 제조 방법
KR20140118623A (ko) 액정 표시 장치
EP2818915A1 (en) Liquid crystal display
TW201523103A (zh) 液晶顯示器及其製造方法
JP2016128906A (ja) 液晶表示装置及びその製造方法
KR20150090744A (ko) 표시 장치 및 그 제조 방법
US20150049286A1 (en) Liquid crystal display and method of manufacturing the same
KR20140087857A (ko) 표시 장치 및 그 제조 방법
KR20160038199A (ko) 표시 장치 및 그 제조 방법
US20140267984A1 (en) Liquid crystal display and manufacturing method thereof
KR20150058661A (ko) 액정 표시 장치 및 그 제조 방법
US20170205661A1 (en) Display device and manufacturing method thereof
KR102650552B1 (ko) 표시 장치 및 그 제조 방법
KR20160084550A (ko) 표시 장치 및 그 제조 방법
KR20150121388A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination