KR20160036469A - Snubber circuit - Google Patents

Snubber circuit Download PDF

Info

Publication number
KR20160036469A
KR20160036469A KR1020150067484A KR20150067484A KR20160036469A KR 20160036469 A KR20160036469 A KR 20160036469A KR 1020150067484 A KR1020150067484 A KR 1020150067484A KR 20150067484 A KR20150067484 A KR 20150067484A KR 20160036469 A KR20160036469 A KR 20160036469A
Authority
KR
South Korea
Prior art keywords
diode
circuit
reactor
capacitor
semiconductor
Prior art date
Application number
KR1020150067484A
Other languages
Korean (ko)
Other versions
KR102389810B1 (en
Inventor
마코토 야쓰
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to US14/825,404 priority Critical patent/US9531252B2/en
Priority to CN201510593726.5A priority patent/CN105471244B/en
Publication of KR20160036469A publication Critical patent/KR20160036469A/en
Application granted granted Critical
Publication of KR102389810B1 publication Critical patent/KR102389810B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits

Landscapes

  • Inverter Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

A snubber circuit, in which a semiconductor bridge circuit is connected in parallel between the positive and negative electrodes of a DC power supply, includes a current-variation suppressor connected between the semiconductor bridge circuit and the DC power supply and restricts an abrupt current variation when each semiconductor switch in the semiconductor bridge circuit is turned on; a voltage-variation suppressor which is parallel to the semiconductor switches and restricts an abrupt voltage variation when the semiconductor switches are turned off; a retrieving circuit to transfer energy stored in the current-variation suppressor when the semiconductor switches are turned on to the voltage-variation suppressor for a predetermined time when the semiconductor switches are turned off; and a discharging circuit to discharge energy stored in the voltage-variation suppressor when the semiconductor switches are turned off to an AC side of the semiconductor bridge circuit when the semiconductor switches are turned on.

Description

스너버 회로{SNUBBER CIRCUIT}Snubber Circuit {SNUBBER CIRCUIT}

본 발명은 스너버 회로에 관한 것이다.The present invention relates to a snubber circuit.

종래의 반도체 브리지 회로는 입력되는 전압이나 전류의 급격한 상승에 의해 반도체 스위칭 소자가 파괴되는 것을 방지하기 위하여, 스너버 회로를 이용한 소프트 스위칭 동작이 수행되도록 구성되었다(특허문헌1 및 특허문헌2).A conventional semiconductor bridge circuit is configured to perform a soft switching operation using a snubber circuit in order to prevent a breakdown of a semiconductor switching element due to an abrupt rise in an inputted voltage or current (Patent Document 1 and Patent Document 2).

도 5는 특허문헌 1에 개시된 스너버 회로를 도시한 도면이다.FIG. 5 is a diagram showing a snubber circuit disclosed in Patent Document 1. FIG.

도 5를 참조하면, 특허문헌 1의 스너버 회로는 리액터(3a, 3b), 콘덴서(14a, 14b), 콘덴서(6), 다이오드(7a, 7b) 및 chopper 회로(18a, 18b)를 구비한다. Referring to Fig. 5, the snubber circuit of Patent Document 1 includes reactors 3a and 3b, capacitors 14a and 14b, a capacitor 6, diodes 7a and 7b, and chopper circuits 18a and 18b .

반도체 브리지 회로(20)는 GTO(Gate Turn-Off thyristor)(1a, 1b) 및 다이오드(2a, 2b)를 구비한다.The semiconductor bridge circuit 20 includes gate turn-off thyristors (GTOs) 1a and 1b and diodes 2a and 2b.

GTO(1a) 또는 GTO(1b)의 턴-온 동작 시에, 리액터(3a) 및 리액터(3b)는 반도체 브리지 회로(20)의 출력 단자(C)의 급격한 전류변화(di/dt)를 억제한다.The reactors 3a and the reactors 3b suppress the abrupt current change di / dt of the output terminal C of the semiconductor bridge circuit 20 during the turn-on operation of the GTO 1a or the GTO 1b. do.

이에 따라, 반도체 브리지 회로(20)는 ZCS(Zero Current Switching) 동작을 수행한다.Accordingly, the semiconductor bridge circuit 20 performs a ZCS (Zero Current Switching) operation.

또한, GTO(1a) 또는 GTO(1b)의 턴-오프 동작 시에, 콘덴서(14a), 콘덴서(14b) 및 콘덴서(6)는 반도체 브리지 회로(20)의 출력 단자(C)의 급격한 전압변화(dv/dt)를 억제한다. The condenser 14a, the condenser 14b and the condenser 6 are connected to the output terminal C of the semiconductor bridge circuit 20 during the turn-off operation of the GTO 1a or the GTO 1b, (dv / dt).

이에 따라, 반도체 브리지 회로(20)는 ZVS(Zero Voltage Switching) 동작을 수행한다.Accordingly, the semiconductor bridge circuit 20 performs ZVS (Zero Voltage Switching) operation.

상술한 ZCS 및 ZVS 동작 중에, 콘덴서(14a, 14b)에서 흡수된 에너지는 보조 스위치(15a, 15b)를 구비한 chopper 회로(18a, 18b)를 이용해서 직류 전원(12a, 12b)에 회생된다.The energy absorbed by the capacitors 14a and 14b is regenerated to the DC power sources 12a and 12b by using the chopper circuits 18a and 18b provided with the auxiliary switches 15a and 15b during the ZCS and ZVS operations described above.

도 6은 특허문헌 2에 개시된 스너버 회로를 도시한 도면이다. Fig. 6 is a diagram showing a snubber circuit disclosed in Patent Document 2. Fig.

도 6을 참조하면, 특허문헌 2의 스너버 회로는 리액터(210a, 210b), 콘덴서(240a, 240b), 콘덴서(30), 다이오드(230a, 230b) 및 저항(220)을 구비한다.Referring to FIG. 6, the snubber circuit of Patent Document 2 includes reactors 210a and 210b, capacitors 240a and 240b, a capacitor 30, diodes 230a and 230b, and a resistor 220.

반도체 브리지 회로(40)는 IGBT(Insulated Gate Bipolar Transistor)(410a, 410b) 및 다이오드(420a, 420b)를 구비한다.The semiconductor bridge circuit 40 includes IGBTs (Insulated Gate Bipolar Transistors) 410a and 410b and diodes 420a and 420b.

IGBT(410a) 또는 IGBT(410b)의 턴-온 동작에서, 리액터(210a) 및 리액터(210b)는 반도체 브리지 회로(40)의 교류 출력 단자(40e)의 급격한 전류변화(di/dt)를 억제한다. In the turn-on operation of the IGBT 410a or the IGBT 410b, the reactor 210a and the reactor 210b suppress the abrupt current change (di / dt) of the AC output terminal 40e of the semiconductor bridge circuit 40 do.

이에 따라, 반도체 브리지 회로(40)는 ZCS 동작이 수행된다.Thereby, the semiconductor bridge circuit 40 performs the ZCS operation.

또한, IGBT(410a) 또는 IGBT(410b)의 턴-오프 때에 있어서, 콘덴서(240a), 콘덴서(240b) 및 콘덴서(30)는 반도체 브리지 회로(40)의 교류 출력 단자(40e)의 급격한 전압변화(dv/dt)를 억제한다.The condenser 240a, the condenser 240b and the condenser 30 are connected to the ac output terminal 40e of the semiconductor bridge circuit 40 at the time of the turn-off of the IGBT 410a or the IGBT 410b, (dv / dt).

이에 따라, 반도체 브리지 회로(40)는 ZVS 동작이 수행된다.Thereby, the semiconductor bridge circuit 40 performs the ZVS operation.

상기 일련의 ZCS 및 ZVS 동작 중에서 콘덴서(240a, 240b)로 흡수된 에너지는 저항(220)을 개재해서 직류 전원(110)에 회생된다.The energy absorbed by the capacitors 240a and 240b in the series of ZCS and ZVS operations is regenerated to the DC power supply 110 via the resistor 220. [

그러나, 특허문헌 1에 개시된 스너버 회로에서는 스너버 회로의 콘덴서에 축적된 에너지를 직류 전원에 회생하기 위하여, 외부로부터의 제어 명령에 의해 제어되는 보조 스위치가 필요하다.However, in the snubber circuit disclosed in Patent Document 1, in order to regenerate the energy stored in the capacitor of the snubber circuit to the DC power source, an auxiliary switch controlled by an external control command is required.

따라서, 스너버 회로의 회로 구성 및 시스템 구성이 복잡한 동시에 고비용이 발생되는 문제가 있다.Therefore, there is a problem that the circuit configuration and the system configuration of the snubber circuit are complicated and high cost is generated.

또한, 특허문헌 2에 개시된 스너버 회로에서는 스너버 회로의 콘덴서에 축적된 에너지를 직류 전원에 회생하기 위하여 저항을 사용하기 때문에, 그 저항에 의해 손실이 발생되는 문제가 있다.Further, in the snubber circuit disclosed in Patent Document 2, since a resistor is used to regenerate the energy stored in the capacitor of the snubber circuit to the DC power source, there is a problem that loss is generated by the resistor.

[특허문헌 1] 일본공개특허공보 1993-103481[Patent Document 1] JP-A-1993-103481 [특허문헌 2] 일본공개특허공보 2004-80880[Patent Document 2] JP-A-2004-80880

본 발명이 해결하고자 하는 기술적 과제는 종래에 비해 간소한 구성을 구비하면서 손실을 최소화하는 스너버 회로를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a snubber circuit having a simple structure and minimizing loss.

본 발명의 한 실시예에 따른 스너버 회로는, 직류 전원의 양극과 음극의 사이에 병렬로 접속되는 반도체 브리지 회로에 있어서, 상기 반도체 브리지 회로와 상기 직류 전원의 사이에 접속되고, 상기 반도체 브리지 회로를 구성하는 각 반도체 소자의 턴-온 시의 급격한 전류변화를 억제하는 전류변화 억제 수단; 상기 각 반도체 소자와 각각 병렬로 배치되며, 상기 각 반도체 소자의 턴-오프 때의 급격한 전압변화를 억제하는 전압변화 억제 수단; 상기 반도체 소자의 턴-온 시에 상기 전류변화 억제 수단에 축적된 에너지를 상기 반도체 소자의 턴-오프 시에 상기 전압변화 억제 수단에 소정 시간 동안 회수하는 회수 수단; 및 상기 반도체 소자의 턴-오프 시에 상기 전압변화 억제 수단에 축적된 에너지를 상기 반도체 소자의 턴-온 시에 상기 반도체 브리지 회로의 교류 측에 방출하는 방출수단을 포함한다.A snubber circuit according to an embodiment of the present invention is a semiconductor bridge circuit connected in parallel between an anode and a cathode of a DC power supply. The semiconductor bridge circuit is connected between the semiconductor bridge circuit and the DC power supply, Current change suppressing means for suppressing a sudden change in current at the time of turn-on of each semiconductor element constituting the semiconductor element; Voltage change suppressing means arranged in parallel with each of the semiconductor elements and suppressing abrupt voltage change when the semiconductor elements are turned off; Recovery means for recovering the energy stored in the current change suppressing means during the turn-on of the semiconductor element to the voltage change suppressing means for a predetermined time when the semiconductor element is turned off; And discharging means for discharging the energy stored in the voltage change suppressing means to the ac side of the semiconductor bridge circuit when the semiconductor element is turned on when the semiconductor element is turned off.

상기 전류변화 억제 수단은 상기 직류 전원의 양극과 상기 반도체 브리지 회로의 양극 사이에 접속된 제1 리액터를 포함하고, 상기 전압변화 억제 수단은 상기 반도체 브리지 회로의 양극에 그 일단이 접속된 제1 콘덴서, 상기 반도체 브리지 회로의 음극에 그 일단이 접속된 제2 콘덴서 및 상기 반도체 브리지 회로의 교류 출력 단자에 일단이 접속된 제3 콘덴서를 포함하고, 상기 회수 수단은 상기 제1 콘덴서의 타단과 상기 제2 콘덴서의 타단 사이에 접속된 제1 다이오드 및 제2 다이오드를 포함하고, 상기 제1 다이오드와 상기 제2 다이오드의 직렬접속점에 상기 제3 콘덴서의 타단이 접속된 다이오드 직렬 회로를 포함하고, 상기 방출수단은 상기 제1 콘덴서 및 상기 다이오드 직렬 회로의 접속점과 상기 반도체 브리지 회로의 음극의 사이에 접속된 제3 다이오드 및 제3 리액터를 구비한 제1 LD 직렬 회로, 상기 제2 콘덴서 및 상기 다이오드 직렬 회로의 접속점과 상기 반도체 브리지 회로의 양극의 사이에 접속된 제4 다이오드 및 제4 리액터를 구비한 제2 LD직렬 회로를 포함할 수 있다.Wherein the current change suppressing means includes a first reactor connected between the positive electrode of the DC power supply and the positive electrode of the semiconductor bridge circuit and wherein the voltage change suppressing means includes a first capacitor having one end connected to the anode of the semiconductor bridge circuit A second capacitor whose one end is connected to the cathode of the semiconductor bridge circuit and a third capacitor whose one end is connected to the AC output terminal of the semiconductor bridge circuit, And a diode series circuit including a first diode and a second diode connected between the other ends of the two capacitors, the other end of the third capacitor being connected to a series connection point of the first diode and the second diode, And a third capacitor connected between a connection point of the first capacitor and the diode series circuit and a cathode of the semiconductor bridge circuit A first LD series circuit having an iodine and a third reactor, a second LD having a fourth diode and a fourth reactor connected between the connection point of the second capacitor and the diode series circuit and the anode of the semiconductor bridge circuit, And may include a series circuit.

상기 전류변화 억제 수단은 상기 직류 전원의 양극과 상기 반도체 브리지 회로의 양극의 사이에 접속된 제1 리액터 및 상기 직류 전원의 음극과 상기 반도체 브리지 회로의 음극의 사이에 접속된 제2 리액터를 포함하고, 상기 전압변화 억제 수단은 상기 반도체 브리지 회로의 양극에 그 일단이 접속된 제1 콘덴서, 상기 반도체 브리지 회로의 음극에 그 일단이 접속된 제2 콘덴서 및 상기 반도체 브리지 회로의 교류 출력 단자에 일단이 접속된 제3 콘덴서를 포함하고, 상기 회수 수단은 상기 제1 콘덴서의 타단과 상기 제2 콘덴서의 타단의 사이에 접속된 제1 다이오드 및 제2 다이오드를 포함하고, 상기 제1 다이오드와 상기 제2 다이오드의 직렬접속점에 상기 제3 콘덴서의 타단이 접속된 다이오드 직렬 회로를 포함하고, 상기 방출수단은 상기 제1 콘덴서와 상기 다이오드 직렬 회로의 접속 점과 상기 직류 전원의 음극의 사이에 접속된 제3 다이오드 및 제3 리액터를 구비한 제1 LD직렬 회로 및 상기 제2 콘덴서와 상기 다이오드 직렬 회로의 접속 점과 상기 직류 전원의 양극의 사이에 접속된 제4 다이오드 및 제4 리액터를 구비한 제2 LD직렬 회로를 포함할 수 있다.The current change suppressing means includes a first reactor connected between the anode of the DC power supply and the anode of the semiconductor bridge circuit and a second reactor connected between the cathode of the DC power supply and the cathode of the semiconductor bridge circuit The voltage change suppressing means includes a first capacitor whose one end is connected to the anode of the semiconductor bridge circuit, a second capacitor whose one end is connected to the cathode of the semiconductor bridge circuit, and a second capacitor whose one end is connected to the AC output terminal of the semiconductor bridge circuit And the recovery means includes a first diode and a second diode connected between the other end of the first condenser and the other end of the second condenser, and the first diode and the second And a diode series circuit in which the other end of the third capacitor is connected to a series connection point of the diode, A first LD series circuit having a third diode and a third reactor connected between a connection point of the diode series circuit and a cathode of the DC power supply, and a second LD series circuit having a connection point between the second capacitor and the diode series circuit, And a second LD series circuit having a fourth diode and a fourth reactor connected between the anode of the second LD series circuit.

상기 제3 리액터 및 상기 제4 리액터는 1개의 철심에 2개의 권선을 구비하여 구성될 수 있다.The third reactor and the fourth reactor may be constituted by two windings on one iron core.

상기 제1 리액터 및 상기 제2 리액터는 상기 직류 전원과 상기 스너버 회로 사이의 배전선에 존재하는 인덕턴스 성분일 수 있다.The first reactor and the second reactor may be an inductance component existing in a power line between the DC power source and the snubber circuit.

본 발명의 실시예에 따르면 종래에 비해 간소한 구성을 구비하면서 손실을 최소화하는 스너버 회로를 제공할 수 있다.According to the embodiment of the present invention, it is possible to provide a snubber circuit having a simpler structure and minimizing the loss compared to the prior art.

도 1은 본 발명의 제1 실시예에 따른 스너버 회로를 도시한 도면이다.
도 2는 본 발명의 제2 실시예에 따른 스너버 회로를 도시한 도면이다.
도 3은 본 발명의 제3 실시예에 따른 스너버 회로를 도시한 도면이다.
도 4는 본 발명의 제4 실시예에 따른 스너버 회로를 도시한 도면이다.
도 5는 종래의 스너버 회로를 도시한 도면이다.
도 6은 종래의 다른 스너버 회로를 도시한 도면이다.1 is a diagram illustrating a snubber circuit according to a first embodiment of the present invention.
2 is a diagram illustrating a snubber circuit according to a second embodiment of the present invention.
3 is a diagram illustrating a snubber circuit according to a third embodiment of the present invention.
4 is a diagram illustrating a snubber circuit according to a fourth embodiment of the present invention.
5 is a diagram showing a conventional snubber circuit.
6 is a diagram showing another conventional snubber circuit.

이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, which will be readily apparent to those skilled in the art to which the present invention pertains. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. It will be understood that when an element such as a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the element directly over another element, Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

이하에서 본 발명의 실시예에 따른 스너버 회로를 도면을 참조하여 설명한다.Hereinafter, a snubber circuit according to an embodiment of the present invention will be described with reference to the drawings.

(제1 실시예)(Embodiment 1)

이하에서 제1 실시예에 따른 스너버 회로(2)에 대해서 도면을 참조하여 설명한다.Hereinafter, the snubber circuit 2 according to the first embodiment will be described with reference to the drawings.

도 1은 본 발명의 제1 실시예에 따른 스너버 회로(2)의 구성 예를 도시한 도면이다.1 is a diagram showing a configuration example of a snubber circuit 2 according to a first embodiment of the present invention.

도 1에 도시된 바와 같이, 스너버 회로(2)는 직류 전원(11) 및 반도체 브리지 회로(4)의 사이에 병렬로 접속되어 있다.As shown in FIG. 1, the snubber circuit 2 is connected in parallel between the DC power supply 11 and the semiconductor bridge circuit 4.

스너버 회로(2)는 반도체 브리지 회로(4)의 전압 또는 전류의 급격한 상승을 방지하는 것으로, 반도체 브리지 회로(4)의 소프트 스위칭 동작을 구현한다.The snubber circuit 2 prevents sudden rise of the voltage or current of the semiconductor bridge circuit 4 and implements the soft switching operation of the semiconductor bridge circuit 4. [

반도체 브리지 회로(4)는 반도체 스위치(4a) 및 반도체 스위치(4b)를 구비한다. 반도체 스위치(4a)는 반도체 스위치(4b)에 직렬로 접속된다.The semiconductor bridge circuit 4 includes a semiconductor switch 4a and a semiconductor switch 4b. The semiconductor switch 4a is connected in series to the semiconductor switch 4b.

반도체 스위치(4a)와 반도체 스위치(4b)의 직렬접속점에는 반도체 브리지 회로(4)의 출력 단자인 교류 출력 단자(4c)가 접속된다.The AC output terminal 4c, which is the output terminal of the semiconductor bridge circuit 4, is connected to the series connection point of the semiconductor switch 4a and the semiconductor switch 4b.

교류 출력 단자(4c)에는 모터 등의 부하가 접속된다.A load such as a motor is connected to the AC output terminal 4c.

반도체 브리지 회로(4)는 반도체 스위치(4a) 또는 반도체 스위치(4b)를 턴-오프 또는 턴-온 하는 것으로, 반도체 스위치(4a) 및 반도체 스위치(4b)의 온 상태와 오프 상태를 변경한다.The semiconductor bridge circuit 4 changes the on state and the off state of the semiconductor switch 4a and the semiconductor switch 4b by turning the semiconductor switch 4a or the semiconductor switch 4b on or off.

이에 따라, 반도체 브리지 회로(4)는 교류 출력 단자(4c)에 접속된 모터 등의 유도성 부하에 직류 전원(11)의 전력을 공급하여 구동시킨다.Thus, the semiconductor bridge circuit 4 supplies power of the DC power supply 11 to an inductive load such as a motor connected to the AC output terminal 4c to drive it.

직류 전원(11)은 예를 들면 콘덴서이다.The DC power supply 11 is, for example, a capacitor.

턴-온 동작 시에, 반도체 브리지 회로(4)는 스너버 회로(2)의 리액터(21a)에 의해 제로 전류 스위칭(ZCS: Zero Current Switching)이 수행된다.During the turn-on operation, the semiconductor bridge circuit 4 is subjected to Zero Current Switching (ZCS) by the reactor 21a of the snubber circuit 2.

한편, 턴-오프 동작 시에, 반도체 브리지 회로(4)는 스너버 회로(2)의 콘덴서(26)에 의해 제로 전압 스위칭(ZVS:Zero Voltage Switching)이 수행된다.On the other hand, during the turn-off operation, the semiconductor bridge circuit 4 is subjected to Zero Voltage Switching (ZVS) by the capacitor 26 of the snubber circuit 2.

반도체 스위치(4a)는 스위치 소자(42a) 및 다이오드(41a)를 구비하고 있다. The semiconductor switch 4a includes a switch element 42a and a diode 41a.

스위치 소자(42a)는 예를 들면 bipolar transistor, MOSFET(metal-oxide-semiconductor field-effect transistor), IGBT(Insulated Gate Bipolar Transistor)등이다. The switch element 42a is, for example, a bipolar transistor, a metal-oxide-semiconductor field-effect transistor (MOSFET), or an insulated gate bipolar transistor (IGBT).

스위치 소자(42a)는 다이오드(41a)에 대하여 병렬로 접속되어 있다. The switch element 42a is connected in parallel to the diode 41a.

반도체 스위치(4b)는 스위치 소자(42b) 및 다이오드(41b)를 구비한다.The semiconductor switch 4b includes a switch element 42b and a diode 41b.

스위치 소자(42b)는 예를 들면 bipolar transistor, MOSFET, IGBT 등으로 구성될 수 있다. 스위치 소자(42b)는 다이오드(41b)에 대해 병렬로 접속된다.The switch element 42b may be composed of, for example, a bipolar transistor, a MOSFET, or an IGBT. The switch element 42b is connected in parallel to the diode 41b.

반도체 브리지 회로(4)의 양극단자(4d)는 다이오드(41a)의 캐소드에 접속된다. 반도체 브리지 회로(4)의 음극단자(4e)는 다이오드(41b)의 애노드에 접속된다.The positive terminal 4d of the semiconductor bridge circuit 4 is connected to the cathode of the diode 41a. The negative terminal 4e of the semiconductor bridge circuit 4 is connected to the anode of the diode 41b.

스너버 회로(2)는 리액터(21a), 콘덴서(22a), 콘덴서(22b), 다이오드 직렬접속 회로(23), 콘덴서(26), LD 직렬 회로(10) 및 LD 직렬 회로(20)를 구비한다.The snubber circuit 2 includes a reactor 21a, a capacitor 22a, a capacitor 22b, a diode series connection circuit 23, a capacitor 26, an LD series circuit 10 and an LD series circuit 20 do.

리액터(21a)는 직류 전원 양극단자(1a)와 반도체 브리지 회로(4)의 양극단자(4d)의 사이에 접속된다. 즉, 리액터(21a)는 일단이 직류 전원 양극단자(1a)에 접속되고, 타단이 양극단자(4d)에 접속된다.The reactor 21a is connected between the DC power positive electrode terminal 1a and the positive electrode terminal 4d of the semiconductor bridge circuit 4. [ That is, one end of the reactor 21a is connected to the DC power positive electrode terminal 1a and the other end is connected to the positive electrode terminal 4d.

콘덴서(22a)는 일단이 반도체 브리지 회로(4)의 양극단자(4d) 및 리액터(21a)의 타단에 접속되고, 타단이 다이오드 직렬접속 회로(23)의 일단에 접속된다.The capacitor 22a has one end connected to the positive terminal 4d of the semiconductor bridge circuit 4 and the other end of the reactor 21a and the other end connected to one end of the diode series connection circuit 23.

콘덴서(22b)는 일단이 반도체 브리지 회로(4)의 음극단자(4e)에 접속된다.One end of the capacitor 22b is connected to the negative electrode terminal 4e of the semiconductor bridge circuit 4. [

콘덴서(22b)는 타단이 다이오드 직렬접속 회로(23)의 타단에 접속된다.The other end of the capacitor 22b is connected to the other end of the diode series connection circuit 23.

다이오드 직렬접속 회로(23)는 다이오드(23a) 및 다이오드(23b)를 구비한다.The diode series connection circuit 23 includes a diode 23a and a diode 23b.

다이오드(23a)는 다이오드(23b)와 직렬로 접속된다. 즉, 다이오드(23a)는 캐소드가 다이오드(23b)의 애노드에 접속된다.The diode 23a is connected in series with the diode 23b. That is, the cathode of the diode 23a is connected to the anode of the diode 23b.

다이오드(23a)는 애노드가 콘덴서(22a)의 타단에 접속된다. 다이오드(23b)는 캐소드가 콘덴서(22b)의 타단에 접속된다.The anode of the diode 23a is connected to the other end of the capacitor 22a. The cathode of the diode 23b is connected to the other end of the capacitor 22b.

콘덴서(26)는 다이오드(23a) 및 다이오드(23b)의 직렬접속점과, 반도체 브리지 회로(4)의 교류 출력 단자(4c)의 사이에 접속된다.The capacitor 26 is connected between the series connection point of the diode 23a and the diode 23b and the AC output terminal 4c of the semiconductor bridge circuit 4. [

콘덴서(26)는 자체에 축적된 전하를 방전 함으로써, 교류 출력 단자(4c)의 출력 전압의 급격한 전압변화(dv/dt)를 억제한다.The capacitor 26 discharges the electric charge accumulated therein, thereby suppressing the abrupt voltage change (dv / dt) of the output voltage of the AC output terminal 4c.

LD 직렬 회로(10)는 다이오드(24a) 및 리액터(25a)를 구비한다. 다이오드(24a)는 리액터(25a)에 대하여 직렬로 접속되어 있다. 다이오드(24a)는 애노드가 다이오드(23b)의 캐소드에 접속되고, 캐소드가 리액터(25a)의 일단에 접속되어 있다.The LD series circuit 10 includes a diode 24a and a reactor 25a. The diode 24a is connected in series to the reactor 25a. In the diode 24a, the anode is connected to the cathode of the diode 23b, and the cathode is connected to one end of the reactor 25a.

리액터(25a)는 타단이 리액터(21a)의 타단에 접속되어 있다. The other end of the reactor 25a is connected to the other end of the reactor 21a.

리액터(25a)는 콘덴서(22b)에 축적된 전하를 LD 직렬 회로(10)를 개재해서 교류 출력 단자(4c)에 회생할 때에, 그 회생시의 전류의 급격한 전류변화(di/dt)를 억제한다.The reactor 25a suppresses the abrupt current change (di / dt) of the current at the time of regenerating when the charge accumulated in the capacitor 22b is regenerated to the AC output terminal 4c via the LD series circuit 10 do.

LD 직렬 회로(20)는 다이오드(24b) 및 리액터(25b)를 구비하고 있다. The LD series circuit 20 includes a diode 24b and a reactor 25b.

다이오드(24b)는 리액터(25b)에 대해 직렬로 접속되어 있다. 다이오드(24b)는 캐소드가 다이오드(23a)의 애노드에 접속되어 있다. 다이오드(24a)는 애노드가 리액터(25b)의 일단에 접속되어 있다. 리액터(25b)는 타단이 음극단자(4e)에 접속되어 있다.The diode 24b is connected in series with the reactor 25b. The cathode of the diode 24b is connected to the anode of the diode 23a. The anode of the diode 24a is connected to one end of the reactor 25b. The other end of the reactor 25b is connected to the negative terminal 4e.

리액터(25b)는 콘덴서(22a)에 축적된 전하를 LD 직렬 회로(20)를 개재해서 교류 출력 단자(4c)에 회생할 때에, 그 회생시의 전류의 급격한 전류변화(di/dt)를 억제한다.The reactor 25b suppresses the abrupt current change (di / dt) of the current at the time of regenerating when the charge accumulated in the capacitor 22a is regenerated to the AC output terminal 4c via the LD series circuit 20 do.

다음으로, 본 실시예의 스너버 회로(2)의 동작에 대하여 설명한다.Next, the operation of the snubber circuit 2 of the present embodiment will be described.

먼저, 본 실시예의 스너버 회로(2)에 있어서, 반도체 스위치(4a)가 온-상태이고 반도체 스위치(4b)가 오프-상태로부터, 반도체 스위치(4a)가 턴-오프되는 동작에 대하여 설명한다.First, the operation in which the semiconductor switch 4a is in the on-state and the semiconductor switch 4b is in the off-state and the semiconductor switch 4a is turned off will be described in the snubber circuit 2 of this embodiment .

반도체 스위치(4a)가 온-상태, 그리고 반도체 스위치(4b)가 오프-상태일 경우, 직류 전원(11)으로부터의 전류(이하, 출력 전류)는 직류 전원(11), 직류 전원 양극단자(1a), 리액터(21a), 반도체 스위치(4a) 및 교류 출력 단자(4c)의 경로로 흐른다.The current from the direct current power supply 11 (hereinafter referred to as the output current) is supplied to the direct current power supply 11 and the direct current positive electrode terminal 1a ), The reactor 21a, the semiconductor switch 4a, and the AC output terminal 4c.

그리고 출력 전류는 교류 출력 단자(4c)로부터 모터 등의 부하에 출력된다.The output current is output from the AC output terminal 4c to a load such as a motor.

이때, 리액터(21a)에 출력 전류가 흐르기 때문에, 리액터(21a)에 에너지가 축적된다.At this time, since an output current flows through the reactor 21a, energy is accumulated in the reactor 21a.

이 때, 반도체 스위치(4a)가 온-상태이기 때문에, 콘덴서(26)에는 전력이 충전되어 있게 된다. At this time, since the semiconductor switch 4a is in the on-state, the capacitor 26 is charged with electric power.

반도체 스위치(4a)가 온-상태, 그리고 반도체 스위치(4b)가 오프-상태에서 반도체 스위치(4a)를 턴-오프 한다.The semiconductor switch 4a is turned off while the semiconductor switch 4a is in the on-state and the semiconductor switch 4b is turned off.

출력 전류는 턴-오프의 과도기에서, 직류 전원(11), 직류 전원 양극단자(1a), 리액터(21a), 콘덴서(22a), 다이오드(23a), 콘덴서(26) 및 교류 출력 단자(4c)의 경로로 전류(轉流) 한다. The output current is supplied to the DC power supply 11, the DC power positive electrode terminal 1a, the reactor 21a, the capacitor 22a, the diode 23a, the capacitor 26, and the AC output terminal 4c in the turn- The current flows through the path.

이에 따라, 리액터(21a)에 축적된 에너지는 콘덴서(22a, 22b)에 축적된다. Thus, the energy stored in the reactor 21a is accumulated in the condensers 22a and 22b.

따라서, 콘덴서(22a) 및 콘덴서(22b)의 전압은 축적된 에너지에 의해 상승한다.Therefore, the voltages of the condenser 22a and the condenser 22b rise due to the accumulated energy.

교류 출력 단자(4c)는 반도체 스위치(4a)를 턴-오프 함으로써 전압이 저하된다.The AC output terminal 4c is lowered in voltage by turning off the semiconductor switch 4a.

그 때, 콘덴서(26)에 축적된 전력이 방출된다. 따라서, 교류 출력 단자(4c)의 전위는 콘덴서(26)의 방전에 의해, 전압변화(dv/dt)가 억제되면서 반도체 브리지 회로(4)의 양극측 전위에서 음극측 전위까지 떨어진다.At this time, the electric power stored in the capacitor 26 is discharged. Therefore, the potential of the AC output terminal 4c falls from the anode side potential to the cathode side potential of the semiconductor bridge circuit 4 while the voltage change (dv / dt) is suppressed by the discharge of the capacitor 26. [

다시 말해, 반도체 스위치(4a)의 턴-오프 동작에 있어서, 콘덴서(26)의 방전에 따라, 교류 출력 단자(4c)의 전위의 급격한 전압변화(dv/dt)를 억제하는 ZVS에 의한 소프트 스위칭이 구현된다.In other words, in the turn-off operation of the semiconductor switch 4a, the soft switching by the ZVS suppressing the abrupt voltage change (dv / dt) of the potential of the AC output terminal 4c in accordance with the discharge of the capacitor 26 Is implemented.

또한, 교류 출력 단자(4c)의 전위가 반도체 브리지 회로(4)의 양극측 전위에서 음극측 전위로 떨어질 때까지, 콘덴서(26)에서 교류 출력 단자(4c)로 흐르고 있었던 출력 전류는 다이오드(23b), 콘덴서(22b), 반도체 스위치(4b), 교류 출력 단자(4c)로 전류한다.The output current flowing from the capacitor 26 to the AC output terminal 4c until the potential of the AC output terminal 4c drops from the anode side potential to the cathode side potential of the semiconductor bridge circuit 4 is supplied to the diode 23b ), The capacitor 22b, the semiconductor switch 4b, and the AC output terminal 4c.

최종적으로는 출력 전류는 직류 전원(11), 직류 전원 음극단자(1b), 반도체 스위치(4b), 교류 출력 단자(4c)의 경로로 흐르고, 반도체 스위치(4a)의 턴-오프 동작에 수반하는 전류 동작은 완료된다.Finally, the output current flows through the paths of the DC power supply 11, the DC power supply negative terminal 1b, the semiconductor switch 4b, and the AC output terminal 4c, The current operation is completed.

다음으로, 본 실시예의 스너버 회로(2)에서, 반도체 스위치(4a) 및 반도체 스위치(4b)가 오프-상태로부터, 반도체 스위치(4a)가 턴-온 하는 동작에 대해 설명한다.Next, an operation in which the semiconductor switch 4a and the semiconductor switch 4b are turned off and the semiconductor switch 4a is turned on in the snubber circuit 2 of the present embodiment will be described.

반도체 스위치(4a)를 오프-상태로부터 다시 턴-온 하면, 교류 출력 단자(4c)로부터의 출력 전류는 상술한 직류 전원(11), 직류 전원 음극단자(1b), 반도체 스위치(4b), 교류 출력 단자(4c)의 경로뿐만 아니라, 이하의 3개의 경로에도 흐른다.When the semiconductor switch 4a is turned on again from the off-state, the output current from the AC output terminal 4c is supplied to the DC power supply 11, the DC power supply negative terminal 1b, the semiconductor switch 4b, Not only the path of the output terminal 4c but also the following three paths.

첫 번째 경로는 리액터(25b), 다이오드(24b), 콘덴서(22a), 반도체 스위치(4a)의 제1 경로이다.The first path is the first path of the reactor 25b, the diode 24b, the capacitor 22a, and the semiconductor switch 4a.

두 번째 경로는 콘덴서(22b), 다이오드(24a), 리액터(25a), 반도체 스위치(4a)의 제2 경로다.The second path is the second path of the capacitor 22b, the diode 24a, the reactor 25a, and the semiconductor switch 4a.

세 번째 경로는 직류 전원(11), 직류 전원 양극단자(1a), 리액터(21a), 반도체 스위치(4a)의 제3 경로다.The third path is the third path of the DC power supply 11, the DC power positive electrode terminal 1a, the reactor 21a, and the semiconductor switch 4a.

제1 경로는 반도체 스위치(4a)의 턴-오프 동작 시에, 콘덴서(22a)에 축적된 에너지를 교류 출력 단자(4c) 측으로 회생하기 위한 경로이다.The first path is a path for regenerating the energy stored in the capacitor 22a toward the AC output terminal 4c side in the turn-off operation of the semiconductor switch 4a.

제2 경로는 반도체 스위치(4a)의 턴-오프 동작 시에, 콘덴서(22b)에 축적된 에너지를 교류 출력 단자(4c) 측으로 회생하기 위한 경로다.The second path is a path for regenerating the energy stored in the capacitor 22b toward the AC output terminal 4c in the turn-off operation of the semiconductor switch 4a.

이 때, 반도체 스위치(4a)의 턴-온 전류는 리액터(21a), 리액터(25a) 및 리액터(25b) 중 어느 하나를 경유한다. 이로 인해, 반도체 스위치(4a)의 턴-온 전류는 전류변화(di/dt)의 급격한 변화가 억제되면서 완만하게 상승한다. 한편, 반도체 스위치(4b)에 흐르고 있었던 출력 전류는 감소된다.At this time, the turn-on current of the semiconductor switch 4a passes through either the reactor 21a, the reactor 25a, or the reactor 25b. Due to this, the turn-on current of the semiconductor switch 4a rises gently with the abrupt change of the current change di / dt being suppressed. On the other hand, the output current flowing in the semiconductor switch 4b is reduced.

반도체 스위치(4b)의 전류가 0이 되고, 오프-상태가 된 후에, 콘덴서(26)는 반도체 스위치(4a)를 개재해서 흐르는 전류에 의해 충전된다.After the current of the semiconductor switch 4b becomes zero and becomes the off-state, the capacitor 26 is charged by the current flowing through the semiconductor switch 4a.

이로 인해, 교류 출력 단자(4c)의 전위는 반도체 브리지 회로(4)의 음극측 전위로부터 양극측 전위까지 급격한 전압변화(dv/dt)가 억제되면서 상승해 간다.Thus, the potential of the AC output terminal 4c rises while suppressing the abrupt voltage change (dv / dt) from the negative electrode side potential of the semiconductor bridge circuit 4 to the positive electrode side potential.

다시 말해, 반도체 스위치(4a)의 턴-온 동작에 있어서, 반도체 스위치(4a)의 턴-온 동작에서의 턴-온 전류의 급격한 전류변화(dv/dt)의 변화를 억제하는, ZCS에 의한 소프트 스위칭이 구현된다.In other words, in the turn-on operation of the semiconductor switch 4a, the change in the sudden current change (dv / dt) of the turn-on current in the turn- Soft switching is implemented.

그리고, 최종적으로 모든 출력 전류는 직류 전원(11), 리액터(21a), 반도체 스위치(4a), 교류 출력 단자(4c)의 경로로 흐르고, 반도체 스위치(4a)의 턴-온 동작에 수반하는 전류 동작은 완료된다.Finally, all of the output currents flow through the paths of the DC power supply 11, the reactor 21a, the semiconductor switch 4a and the AC output terminal 4c, and the currents accompanying the turn-on operation of the semiconductor switch 4a The operation is completed.

이와 같이, 전번의 턴-오프 시에 콘덴서(22a)와 콘덴서(22b)에 축적되어, 콘덴서 전압을 상승시킨 리액터(21a)의 전류 에너지는 금번의 턴-온 동작 과정 중에서 출력 전류의 전류에 따라 출력측에 방출된다.이로 인해, 스너버 회로(2)에 있어서의 전기에너지의 손실을 발생시키지 않고 리액터(21a)의 전류 에너지를 출력측에 회생 할 수 있다.As described above, the current energy of the reactor 21a which is accumulated in the capacitors 22a and 22b at the time of the previous turn-off and in which the capacitor voltage is increased is changed according to the current of the output current during the turn- The current energy of the reactor 21a can be regenerated to the output side without causing the loss of the electric energy in the snubber circuit 2. [

또한, 반도체 스위치(4a)의 턴-온에 의해 생기는 반도체 스위치(4b)의 다이오드(41b)에서의 역회복 동작에 있어서도, 전류변화(di/dt) 억제와 전압변화(dv/dt) 억제가 구현되어 있기 때문에 소프트 스위칭을 실현된다.Also in the reverse recovery operation of the diode 41b of the semiconductor switch 4b caused by the turn-on of the semiconductor switch 4a, the current change (di / dt) suppression and the voltage change (dv / dt) Soft switching is realized because it is implemented.

한편, 출력 전류가 반대 방향인 반도체 스위치(4b)의 턴-온 및 턴-오프 동작에 있어서도, 회로의 대칭성에 의해 동일한 효과가 얻어지기 때문에, 상세한 설명은 생략한다.On the other hand, in the turn-on and turn-off operations of the semiconductor switch 4b in which the output current is in the opposite direction, the same effect can be obtained by the symmetry of the circuit.

전술한 바와 같이, 본 실시예의 스너버 회로(2)는 전류변화(di/dt) 억제 수단인 리액터(21a)를 반도체 브리지 회로(4)와 직류 전원(11) 사이에 구비한다. 또한, 급격한 전압변화(dv/dt) 억제 수단인 콘덴서(22a, 22b, 26)를 반도체 스위치와 병렬로 구비한다.As described above, the snubber circuit 2 of the present embodiment includes the reactor 21a, which is a current change (di / dt) suppressing means, between the semiconductor bridge circuit 4 and the DC power supply 11. Capacitors 22a, 22b, 26, which are sudden voltage change (dv / dt) suppressing means, are provided in parallel with the semiconductor switches.

이에 따라, 전류변화(di/dt) 억제 수단에 있어서 축적된 에너지를 상기 반도체 브리지 회로(4)의 턴-오프 시에 급격한 전압변화(dv/dt) 억제 수단에 소정 시간 동안 회수 할 수 있다.Thus, the stored energy in the current change di / dt suppressing means can be recovered for a predetermined time in the abrupt voltage change (dv / dt) suppression means when the semiconductor bridge circuit 4 is turned off.

또한 급격한 전압변화(dv/dt) 억제 수단에 축적된 에너지를 반도체 브리지 회로(4)의 턴-온 시에 반도체 브리지 회로(4)의 교류측에 저항 요소나 반도체 소자(스위치)를 이용하지 않고 방출 할 수 있다.The energy stored in the sudden voltage change (dv / dt) suppressing means can be reduced without using a resistance element or a semiconductor element (switch) on the AC side of the semiconductor bridge circuit 4 when the semiconductor bridge circuit 4 is turned on Can be released.

따라서, 종래 방식에 비교해서 전기에너지 손실을 방지하고, 부품수를 줄임으로써, 장치의 소형화, 저가격화 및 저손실화에 기여한다. 또한 소프트 스위칭 동작에 의해, 스너버 회로(2)에서 방출되는 EMI노이즈가 적어지기 때문에, 하드 스위칭 방식인 일반적인 방식과 비교해서 EMI대책이 용이해진다.Therefore, compared to the conventional method, the loss of electric energy is prevented and the number of parts is reduced, which contributes to miniaturization, cost reduction, and low loss of the device. In addition, since the EMI noise emitted from the snubber circuit 2 is reduced by the soft switching operation, the countermeasure against EMI can be facilitated as compared with a general method using a hard switching method.

(제2 실시예) (Second Embodiment)

이하, 제2 실시예의 스너버 회로(2A)에 대해서, 도면을 참조하여 설명한다. 도 2는 본 발명의 제2 실시예의 스너버 회로(2A)의 구성 예를 도시한 도면이다. 한편, 제1 실시예와 같은 구성에는 같은 부호가 부여되어 그 설명을 생략한다.Hereinafter, the snubber circuit 2A of the second embodiment will be described with reference to the drawings. 2 is a diagram showing a configuration example of the snubber circuit 2A of the second embodiment of the present invention. The same components as those in the first embodiment are denoted by the same reference numerals, and a description thereof will be omitted.

본 실시예의 스너버 회로(2A)는 제1 실시예의 구성에, 리액터(21b)를 추가로 구비한다.The snubber circuit 2A of the present embodiment further includes a reactor 21b in the configuration of the first embodiment.

또, 본 실시예의 스너버 회로(2A)는 제1 실시예의 구성의 리액터(25a) 및 리액터(25b)의 접속 위치를 직류 전원(11)의 직류 전원 양극단자(1a)와 직류 전원 음극단자(1b)로 변경한 구성이다.The snubber circuit 2A of the present embodiment is arranged such that the connection positions of the reactor 25a and the reactor 25b in the configuration of the first embodiment are connected to the DC power source positive terminal 1a and the DC power negative terminal 1b).

도 2에 도시된 바와 같이, 스너버 회로(2A)는 직류 전원(11) 및 반도체 브리지 회로(4)의 사이에 병렬로 접속되어 있다.As shown in Fig. 2, the snubber circuit 2A is connected in parallel between the DC power supply 11 and the semiconductor bridge circuit 4. [

스너버 회로(2A)는 반도체 브리지 회로(4)의 전압이나 전류의 급격한 상승을 방지하는 것으로, 반도체 브리지 회로(4)의 소프트 스위칭 동작을 실현한다.The snubber circuit 2A prevents sudden rise of voltage or current of the semiconductor bridge circuit 4 and realizes the soft switching operation of the semiconductor bridge circuit 4. [

스너버 회로(2A)는 리액터(21a), 리액터(21b), 콘덴서(22a), 콘덴서(22b), 다이오드 직렬접속 회로(23), 콘덴서(26), LD 직렬 회로(10) 및 LD 직렬 회로(20)를 구비하고 있다.The snubber circuit 2A includes a reactor 21a, a reactor 21b, a capacitor 22a, a capacitor 22b, a diode series connection circuit 23, a capacitor 26, an LD series circuit 10 and an LD series circuit (20).

리액터(21a)는 직류 전원 양극단자(1a)와 반도체 브리지 회로(4)의 양극단자(4d)의 사이에 접속되어 있다. 또한, 리액터(21a)는 콘덴서(22a)의 일단과 LD 직렬 회로(10)과의 사이에 접속되어 있다.The reactor 21a is connected between the DC power positive electrode terminal 1a and the positive electrode terminal 4d of the semiconductor bridge circuit 4. [ The reactor 21a is connected between the one end of the condenser 22a and the LD series circuit 10.

리액터(21b)는 직류 전원 음극단자(1b)와 반도체 브리지 회로(4)의 음극단자(4e)와의 사이에 접속되어 있다. 다시 말해, 리액터(21b)는 일단이 LD 직렬 회로(20)에 접속되어 있다. 리액터(21b)는 타단이 콘덴서(22b)의 일단에 접속되어 있다.The reactor 21b is connected between the DC power source negative terminal 1b and the negative electrode terminal 4e of the semiconductor bridge circuit 4. [ In other words, one end of the reactor 21b is connected to the LD series circuit 20. The other end of the reactor 21b is connected to one end of the condenser 22b.

LD 직렬 회로(10)은 다이오드(24a) 및 리액터(25a)를 구비하고 있다. 다이오드(24a)는 리액터(25a)와 직렬로 접속되어 있다. 다이오드(24a)는 애노드가 다이오드(23b)의 캐소드에 접속되어 있다. 다이오드(24a)는 캐소드가 리액터(25a)의 일단에 접속되어 있다. 리액터(25a)는 타단이 리액터(21a)의 일단에 접속되어 있다.The LD series circuit 10 includes a diode 24a and a reactor 25a. The diode 24a is connected in series with the reactor 25a. The anode of the diode 24a is connected to the cathode of the diode 23b. The cathode of the diode 24a is connected to one end of the reactor 25a. The other end of the reactor 25a is connected to one end of the reactor 21a.

LD 직렬 회로(20)는 다이오드(24b) 및 리액터(25b)를 구비하고 있다. 다이오드(24b)는 리액터(25b)와 직렬로 접속되어 있다. 다이오드(24b)는 캐소드가 다이오드(23a)의 애노드에 접속되어 있다. 다이오드(24a)는 애노드가 리액터(25b)의 일단에 접속되어 있다. 리액터(25a)는 타단이 리액터(21b)의 일단에 접속되어 있다.The LD series circuit 20 includes a diode 24b and a reactor 25b. The diode 24b is connected in series with the reactor 25b. The cathode of the diode 24b is connected to the anode of the diode 23a. The anode of the diode 24a is connected to one end of the reactor 25b. The other end of the reactor 25a is connected to one end of the reactor 21b.

다음으로, 본 실시예의 스너버 회로(2A)의 동작에 대하여 설명한다.Next, the operation of the snubber circuit 2A of the present embodiment will be described.

먼저, 본 실시예의 스너버 회로(2A)의, 반도체 스위치(4a)가 온-상태, 그리고 반도체 스위치(4b)가 오프-상태로부터, 반도체 스위치(4a)가 턴-오프 하는 동작에 대하여 설명한다.First, the operation of the snubber circuit 2A of the present embodiment in which the semiconductor switch 4a is in an on-state and the semiconductor switch 4b is in an off-state and the semiconductor switch 4a is turned off is described .

반도체 스위치(4a)가 온-상태, 그리고 반도체 스위치(4b)가 오프-상태일 경우, 출력 전류는 직류 전원(11), 직류 전원 양극단자(1a), 리액터(21a), 반도체 스위치(4a), 교류 출력 단자(4c)의 경로로 흐르고 있다. 그리고, 출력 전류는 교류 출력 단자(4c)로부터 모터 등의 부하에 공급된다.When the semiconductor switch 4a is in the on-state and the semiconductor switch 4b is in the off-state, the output current flows through the DC power supply 11, the DC power positive electrode terminal 1a, the reactor 21a, , And the AC output terminal 4c. Then, the output current is supplied from the AC output terminal 4c to a load such as a motor.

이 때, 리액터(21a)에 출력 전류가 흐르기 때문에, 리액터(21a)에 에너지가 축적된다. 또한, 반도체 스위치(4a)가 온-상태이기 때문에, 콘덴서(26)에는 전력이 충전되어 있게 된다.At this time, since the output current flows through the reactor 21a, energy is accumulated in the reactor 21a. Since the semiconductor switch 4a is in the on-state, the capacitor 26 is charged with electric power.

반도체 스위치(4a)가 온-상태, 그리고 반도체 스위치(4b)가 오프-상태로부터 반도체 스위치(4a)를 턴-오프 한다.The semiconductor switch 4a is turned on and the semiconductor switch 4b is turned off.

출력 전류는 턴-오프의 과도기에서, 직류 전원(11), 직류 전원 양극단자(1a), 리액터(21a), 콘덴서(22a), 다이오드(23a), 콘덴서(26), 교류 출력 단자(4c)의 경로로 전류한다.The output current is supplied to the DC power supply 11, the DC power positive electrode terminal 1a, the reactor 21a, the capacitor 22a, the diode 23a, the capacitor 26, the AC output terminal 4c, Lt; / RTI >

이에 따라, 리액터(21a)에 축적된 에너지는 콘덴서(22a) 및 콘덴서(22b)에 축적된다. 따라서, 콘덴서(22a) 및 콘덴서(22b)의 전압은 축적된 에너지에 의해 상승한다.Thus, the energy stored in the reactor 21a is accumulated in the condenser 22a and the condenser 22b. Therefore, the voltages of the condenser 22a and the condenser 22b rise due to the accumulated energy.

교류 출력 단자(4c)는 반도체 스위치(4a)를 턴-오프 함으로써 전압이 저하된다. 그 때, 콘덴서(26)에 축적된 전력이 방출된다.The AC output terminal 4c is lowered in voltage by turning off the semiconductor switch 4a. At this time, the electric power stored in the capacitor 26 is discharged.

따라서, 교류 출력 단자(4c)의 전위는 콘덴서(26)의 방전에 의해, 급격한 전압변화(dv/dt)가 억제되면서 반도체 브리지 회로(4)의 양극측 전위로부터 음극측 전위까지 떨어진다. 즉, 반도체 스위치(4a)의 턴-오프 동작에 있어서, 콘덴서(26)의 방전에 따라, 교류 출력 단자(4c)의 전위의 급격한 전압변화(dv/dt)를 억제하는 ZVS에 의한 소프트 스위칭이 실현된다.Therefore, the potential of the AC output terminal 4c falls from the anode side potential of the semiconductor bridge circuit 4 to the cathode side potential while suppressing the abrupt voltage change (dv / dt) by the discharge of the capacitor 26. [ That is, in the turn-off operation of the semiconductor switch 4a, the soft switching by the ZVS suppressing the abrupt voltage change (dv / dt) of the potential of the AC output terminal 4c in accordance with the discharge of the capacitor 26 .

또한, 교류 출력 단자(4c)의 전위가 반도체 브리지 회로(4)의 양극측 전위로부터 음극측 전위까지 떨어질 때까지, 콘덴서(26)로부터 교류 출력 단자(4c)에 흐르고 있었던 출력 전류는 다이오드(23b), 콘덴서(22b), 반도체 스위치(4b), 교류 출력 단자(4c)로 전류 한다.The output current flowing from the capacitor 26 to the AC output terminal 4c until the potential of the AC output terminal 4c drops from the anode side potential of the semiconductor bridge circuit 4 to the cathode side potential is supplied to the diode 23b ), The capacitor 22b, the semiconductor switch 4b, and the AC output terminal 4c.

그리고 최종적으로 출력 전류는 직류 전원(11), 직류 전원 음극단자(1b), 리액터(21b), 반도체 스위치(4b), 교류 출력 단자(4c)의 경로로 흐르고, 반도체 스위치(4a)의 턴-오프 동작에 수반하는 전류 동작은 완료된다.Finally, the output current flows in the path of the DC power supply 11, the DC power supply negative terminal 1b, the reactor 21b, the semiconductor switch 4b and the AC output terminal 4c, The current operation accompanying the OFF operation is completed.

다음으로, 본 실시예의 스너버 회로(2A)의, 반도체 스위치(4a) 및 반도체 스위치(4b)가 오프-상태로부터, 반도체 스위치(4a)가 턴-온 하는 동작에 대하여 설명한다.Next, an operation in which the semiconductor switch 4a and the semiconductor switch 4b are turned off and the semiconductor switch 4a is turned on in the snubber circuit 2A of the present embodiment will be described.

반도체 스위치(4a) 및 반도체 스위치(4b)가 오프-상태로부터 반도체 스위치(4a)를 턴-온 하면, 출력 전류는 상술한 직류 전원(11), 직류 전원 음극단자(1b), 리액터(21b), 반도체 스위치(4b), 교류 출력 단자(4c)의 경로뿐만 아니라, 이하 3개의 경로에도 흐른다.When the semiconductor switch 4a and the semiconductor switch 4b are turned on from the off-state, the output current flows through the DC power supply 11, the DC power supply negative terminal 1b, the reactor 21b, The semiconductor switch 4b, and the AC output terminal 4c as well as the following three paths.

첫 번째 경로는 리액터(25b), 다이오드(24b), 콘덴서(22a), 반도체 스위치(4a)의 제1 경로이다.The first path is the first path of the reactor 25b, the diode 24b, the capacitor 22a, and the semiconductor switch 4a.

두 번째 경로는 콘덴서(22b), 다이오드(24a), 리액터(25a), 반도체 스위치(4a)의 제2 경로이다.The second path is the second path of the capacitor 22b, the diode 24a, the reactor 25a, and the semiconductor switch 4a.

세 번째 경로는 직류 전원(11), 직류 전원 양극단자(1a), 리액터(21a), 반도체 스위치(4a)의 제3 경로이다.The third path is the third path of the DC power supply 11, the DC power positive electrode terminal 1a, the reactor 21a, and the semiconductor switch 4a.

제1 경로는 반도체 스위치(4a)의 턴-오프 동작시에, 콘덴서(22a)에 축적된 에너지를 교류 출력 단자(4c) 측으로 회생 하기 위한 경로이다.The first path is a path for regenerating the energy stored in the capacitor 22a toward the AC output terminal 4c side in the turn-off operation of the semiconductor switch 4a.

제2 경로는 반도체 스위치(4a)의 턴-오프 동작시에 있어서, 콘덴서(22b)에 축적된 에너지를 교류 출력 단자(4c) 측으로 회생 하기 위한 경로이다.The second path is a path for regenerating the energy stored in the capacitor 22b toward the AC output terminal 4c in the turn-off operation of the semiconductor switch 4a.

이 때, 반도체 스위치(4a)의 턴-온 전류는 리액터(21a), 리액터(21b), 리액터(25a) 및 리액터(25b) 중 어느 하나를 경유한다. 이로 인해, 반도체 스위치(4a)의 턴-온 전류의 급격한 전류변화(di/dt)가 억제되면서 상승한다. 한편, 반도체 스위치(4b)에 흐르고 있었던 출력 전류는 감소해 간다.At this time, the turn-on current of the semiconductor switch 4a passes through either the reactor 21a, the reactor 21b, the reactor 25a, or the reactor 25b. As a result, the sudden current change (di / dt) of the turn-on current of the semiconductor switch 4a rises while being suppressed. On the other hand, the output current flowing in the semiconductor switch 4b is reduced.

반도체 스위치(4b)의 전류가 0이 되어 오프-상태가 된 후, 콘덴서(26)는 반도체 스위치(4a)를 개재해서 흐르는 전류에 의해 충전된다.After the current of the semiconductor switch 4b becomes zero and becomes the off-state, the capacitor 26 is charged by the current flowing through the semiconductor switch 4a.

이로 인해, 교류 출력 단자(4c)의 전위는 반도체 브리지 회로(4)의 음극측 전위로부터 양극측 전위까지 급격한 전압변화(dv/dt)가 억제되면서 상승해 간다.Thus, the potential of the AC output terminal 4c rises while suppressing the abrupt voltage change (dv / dt) from the negative electrode side potential of the semiconductor bridge circuit 4 to the positive electrode side potential.

다시 말해, 반도체 스위치(4a)의 턴-온 동작에 있어서, 반도체 스위치(4a)의 턴-온 동작에서의 턴-온 전류의 전류변화(dv/dt)를 억제하는 ZCS에 의한 소프트 스위칭이 실현된다.In other words, in the turn-on operation of the semiconductor switch 4a, the soft switching by the ZCS suppressing the change (dv / dt) of the turn-on current in the turn-on operation of the semiconductor switch 4a is realized do.

그리고 최종적으로 모든 출력 전류는 직류 전원(11), 리액터(21a), 반도체 스위치(4a), 교류 출력 단자(4c)의 경로에서 흐르고, 반도체 스위치(4a)의 턴-온 동작에 수반하는 전류 동작은 완료된다.Finally, all the output currents flow in the path of the DC power supply 11, the reactor 21a, the semiconductor switch 4a and the AC output terminal 4c, and the current operation accompanying the turn-on operation of the semiconductor switch 4a Is completed.

이와 같이, 전회의 턴-오프 시에 콘덴서(22a)와 콘덴서(22b)에 축적되어, 콘덴서 전압을 상승시킨 리액터(21)의 전류 에너지는 이번의 턴-온 동작의 과정 중에서 출력 전류의 전류에 따라 출력측에 방출된다. As described above, the current energy of the reactor 21, which is accumulated in the capacitors 22a and 22b at the previous turn-off time and increased in the capacitor voltage, is changed to the current of the output current during the turn- And then discharged to the output side.

이로 인해, 스너버 회로(2A)의 손실을 발생시키지 않고 리액터(21)의 전류 에너지를 출력측에 회생 할 수 있다.As a result, the current energy of the reactor 21 can be regenerated to the output side without causing the loss of the snubber circuit 2A.

또한, 반도체 스위치(4a)의 턴-온에 의해 생기는 반도체 스위치(4b)의 다이오드(41b)에서의 역회복 동작에 있어서도, 상기 전류변화(di/dt)의 억제와 전압변화(dv/dt)의 억제가 되어 있기 때문에 소프트 스위칭이 구현된다.Also in the reverse recovery operation in the diode 41b of the semiconductor switch 4b caused by the turn-on of the semiconductor switch 4a, the current change di / dt is suppressed and the voltage change dv / The soft switching is implemented.

한편, 출력 전류가 반대 방향인 반도체 스위치(4b)의 턴-온 및 턴-오프 동작에 있어서도, 회로의 대칭성으로 동일한 효과가 얻어지기 때문에, 상세한 설명은 생략한다.On the other hand, in the turn-on and turn-off operations of the semiconductor switch 4b in which the output current is in the opposite direction, since the same effect can be obtained by the symmetry of the circuit, detailed description is omitted.

전술한 바와 같이, 본 실시예의 스너버 회로(2A)는 전류변화(di/dt)억제 수단인 리액터(21a, 21b)를 반도체 브리지 회로(4)와 직류 전원(11)의 사이에 구비한다. 또한, 급격한 전압변화(dv/dt)의 억제 수단인 콘덴서(22a, 22b, 26)를 반도체 스위치와 병렬로 구비한다. As described above, the snubber circuit 2A of the present embodiment includes reactors 21a and 21b, which are current-di (di / dt) suppressing means, between the semiconductor bridge circuit 4 and the DC power supply 11. Capacitors 22a, 22b, 26, which are means for suppressing a sudden voltage change (dv / dt), are provided in parallel with the semiconductor switch.

이에 따라, 제1 실시예와 동일 또는 유사한 효과를 발휘할 수 있다.Accordingly, the same or similar effect as that of the first embodiment can be exhibited.

(제3 실시예)(Third Embodiment)

이하, 제3 실시예의 스너버 회로(2B)에 대해서, 도면을 참조하여 설명한다. 도 3은 제3 실시예의 스너버 회로(2B)의 구성 예를 나타내는 도면이다. 제1 실시예와 같은 구성에는 같은 부호가 부여되어 그 설명을 생략한다.Hereinafter, the snubber circuit 2B of the third embodiment will be described with reference to the drawings. 3 is a diagram showing a configuration example of the snubber circuit 2B of the third embodiment. The same components as those in the first embodiment are denoted by the same reference numerals, and a description thereof will be omitted.

본 실시예의 스너버 회로(2B)는 제1 실시예의 리액터(25a) 및 리액터(25b)를 2개의 권선(리액터(27a) 및 리액터(27b))을 구비하는 1개의 리액터(27)로 변경한 구성이다. 한편, 제1 실시예와 같은 구성에는 같은 부호가 부여되어 그 설명을 생략한다.The snubber circuit 2B of the present embodiment is a modification of the snubber circuit 2B of the first embodiment in which the reactor 25a and the reactor 25b are replaced by one reactor 27 having two windings (the reactor 27a and the reactor 27b) . The same components as those in the first embodiment are denoted by the same reference numerals, and a description thereof will be omitted.

도 3에 도시된 바와 같이, 스너버 회로(2B)는 직류 전원(11) 및 반도체 브리지 회로(4)의 사이에 병렬로 접속되어 있다.3, the snubber circuit 2B is connected in parallel between the DC power supply 11 and the semiconductor bridge circuit 4. [

스너버 회로(2B)는 반도체 브리지 회로(4)의 전압이나 전류의 급격한 상승을 방지하는 것으로, 반도체 브리지 회로(4)의 소프트 스위칭 동작을 실현한다.The snubber circuit 2B prevents a sharp increase in the voltage or current of the semiconductor bridge circuit 4 and realizes a soft switching operation of the semiconductor bridge circuit 4. [

스너버 회로(2B)는 리액터(21a), 콘덴서(22a), 콘덴서(22b), 다이오드 직렬접속 회로(23), 콘덴서(26), 리액터(27), 다이오드(24a) 및 다이오드(24b)를 구비하고 있다.The snubber circuit 2B includes a reactor 21a, a capacitor 22a, a capacitor 22b, a diode series connection circuit 23, a capacitor 26, a reactor 27, a diode 24a and a diode 24b Respectively.

리액터(27)는 리액터(27a) 및 리액터(27b)를 포함하여 구성된다. 리액터(27)는 리액터(27a) 및 리액터(27b)의 철심을 공통화한 리액터다.The reactor 27 comprises a reactor 27a and a reactor 27b. The reactor 27 is a reactor in which the iron cores of the reactor 27a and the reactor 27b are made common.

다이오드(24a)는 리액터(25a)와 직렬로 접속되어 있다. 다이오드(24a)는 애노드가 다이오드(23b)의 캐소드에 접속되어 있다. 다이오드(24a)는 캐소드가 리액터(27a)의 일단에 접속되어 있다. 리액터(27a)는 타단이 리액터(21a)의 타단에 접속되어 있다.The diode 24a is connected in series with the reactor 25a. The anode of the diode 24a is connected to the cathode of the diode 23b. The cathode of the diode 24a is connected to one end of the reactor 27a. The other end of the reactor 27a is connected to the other end of the reactor 21a.

리액터(27a)는 콘덴서(22b)에 축적된 전하를 다이오드(24a) 및 리액터(27a)를 개재해서 교류 출력 단자(4c)에 회생할 때에, 그 회생시의 전류의 급격한 전류변화(di/dt)를 억제한다.When the charge stored in the capacitor 22b is regenerated to the AC output terminal 4c via the diode 24a and the reactor 27a, the reactor 27a generates an abrupt current change di / dt ).

다이오드(24b)는 리액터(27b)와 직렬로 접속되어 있다. 다이오드(24b)는 캐소드가 다이오드(23a)의 애노드에 접속되어 있다. 다이오드(24a)는 애노드가 리액터(27b)의 일단에 접속되어 있다.The diode 24b is connected in series with the reactor 27b. The cathode of the diode 24b is connected to the anode of the diode 23a. The anode of the diode 24a is connected to one end of the reactor 27b.

리액터(27b)는 타단이 음극단자(4e)에 접속되어 있다. 리액터(27b)는 콘덴서(22a)에 축적된 전하를 다이오드(24b) 및 리액터(27b)을 개재해서 교류 출력 단자(4c)에 회생할 때에, 그 회생시의 전류의 급격한 전류변화(di/dt)를 억제한다. The other end of the reactor 27b is connected to the negative terminal 4e. When the electric charge accumulated in the condenser 22a is regenerated to the AC output terminal 4c via the diode 24b and the reactor 27b, the reactor 27b generates an abrupt current change di / dt ).

한편, 본 실시예의 스너버 회로(2B)의 동작에 대해서는 제1 실시예와 동일하기 때문에 설명을 생략한다.Since the operation of the snubber circuit 2B of this embodiment is the same as that of the first embodiment, the description is omitted.

전술한 바와 같이, 본 실시예의 스너버 회로(2B)는 전류변화(di/dt)억제 수단인 리액터(21a)를 반도체 브리지 회로(4)과 직류 전원(11)과의 사이에 구비한다.As described above, the snubber circuit 2B of the present embodiment includes the reactor 21a, which is a current change (di / dt) suppressing means, between the semiconductor bridge circuit 4 and the DC power supply 11.

또한, 급격한 전압변화(dv/dt)억제 수단인 콘덴서(22a, 22b, 26)을 반도체 스위치와 병렬로 구비한다. 이에 따라, 제1 실시예와 동일 또는 유사한 효과를 발휘한다.Also, capacitors 22a, 22b, 26, which are sudden voltage change (dv / dt) suppressing means, are provided in parallel with the semiconductor switches. Accordingly, the same or similar effect as that of the first embodiment is exhibited.

또한, 본 실시예의 스너버 회로(2B)는 제1 실시예의 구성에, 리액터(25a) 및 리액터(25b)를 2개의 권선(리액터(27a) 및 리액터(27b))을 구비하는 1개의 리액터(27)로 변경한 구성이다. 따라서, 본 실시예의 스너버 회로(2B)는 제1 실시예와 비교하여 회로의 소형화 및 비용절감이 가능하다.The snubber circuit 2B of the present embodiment has the construction of the first embodiment in which the reactor 25a and the reactor 25b are connected to one reactor (reactor) including two windings (the reactor 27a and the reactor 27b) 27). Therefore, the snubber circuit 2B of this embodiment can reduce the circuit size and cost as compared with the first embodiment.

(제4 실시예) (Fourth Embodiment)

이하, 제4 실시예의 스너버 회로(2C)에 대해서, 도면을 이용하여 설명한다. 도 4는 제4 실시예의 스너버 회로(2C)의 구성 예를 도시한 도면이다. 제1 실시예와 같은 구성에는 같은 부호가 부여되어 그 설명을 생략한다.Hereinafter, the snubber circuit 2C of the fourth embodiment will be described with reference to the drawings. 4 is a diagram showing a configuration example of the snubber circuit 2C of the fourth embodiment. The same components as those in the first embodiment are denoted by the same reference numerals, and a description thereof will be omitted.

본 실시예의 스너버 회로(2C)는 제1 실시예의 구성의 리액터(21a)가 생략된 구성이다. The snubber circuit 2C of the present embodiment has a configuration in which the reactor 21a of the configuration of the first embodiment is omitted.

단, 본 실시예의 스너버 회로(2C)는 실제의 스너버 회로를 제작할 경우에 있어서, 배선(배전선)에 존재하는 부유 인덕턴스 성분(28a, 28b)를 구성 요소로서 사용한다.However, the snubber circuit 2C of this embodiment uses the floating inductance components 28a and 28b present in the wiring (power distribution line) as a component when fabricating an actual snubber circuit.

이러한 부유 인덕턴스 성분(28a, 28b)의 조정을 위해서는 반도체 브리지 회로(4)와 스너버 회로(2C)는 서로 근접하여 배치될 수 있다. 또한, 스너버 회로(2C)와 직류 전원(11)의 거리는 멀어지도록 배선될 수 있다.In order to adjust the floating inductance components 28a and 28b, the semiconductor bridge circuit 4 and the snubber circuit 2C may be arranged close to each other. Further, the distance between the snubber circuit 2C and the DC power supply 11 can be widened.

스너버 회로(2C)는 부유 인덕턴스 성분(28a), 부유 인덕턴스 성분(28b), 콘덴서(22a), 콘덴서(22b), 다이오드 직렬접속 회로(23), 콘덴서(26), LD 직렬 회로(10) 및 LD 직렬 회로(20)을 구비하고 있다. The snubber circuit 2C includes a floating inductance component 28a, a floating inductance component 28b, a capacitor 22a, a capacitor 22b, a diode series connection circuit 23, a capacitor 26, an LD series circuit 10, And an LD series circuit 20.

부유 인덕턴스 성분(28a)는 직류 전원 양극단자(1a)와 반도체 브리지 회로(4)의 양극단자(4d)의 사이에 접속되어 있다. 즉, 부유 인덕턴스 성분(28a)는 일단이 직류 전원 양극단자(1a)에 접속되어 있다. 부유 인덕턴스 성분(28a)는 타단이 양극단자(4d)에 접속되어 있다.The floating inductance component 28a is connected between the DC power positive electrode terminal 1a and the positive electrode terminal 4d of the semiconductor bridge circuit 4. [ That is, one end of the floating inductance component 28a is connected to the DC power positive electrode terminal 1a. The other end of the floating inductance component 28a is connected to the cathode terminal 4d.

부유 인덕턴스 성분(28b)은 직류 전원 음극단자(1b)와 반도체 브리지 회로(4)의 음극단자(4e)의 사이에 접속되어 있다. 즉, 부유 인덕턴스 성분(28b)의 일단이 직류 전원 음극단자(1b)에 접속되어 있다.The floating inductance component 28b is connected between the DC power negative electrode terminal 1b and the negative electrode terminal 4e of the semiconductor bridge circuit 4. [ That is, one end of the floating inductance component 28b is connected to the DC power supply negative electrode terminal 1b.

부유 인덕턴스 성분(28b)은 타단이 음극단자(4e)에 접속되어 있다. 콘덴서(22a)는 일단이 반도체 브리지 회로(4)의 양극단자(4d) 및 부유 인덕턴스 성분(28a)의 타단에 접속되어 있다.The other end of the floating inductance component 28b is connected to the negative terminal 4e. The capacitor 22a has one end connected to the positive terminal 4d of the semiconductor bridge circuit 4 and the other end of the floating inductance component 28a.

콘덴서(22a)는 타단이 다이오드 직렬접속 회로(23)의 일단에 접속되어 있다.The other end of the capacitor 22a is connected to one end of the diode series connection circuit 23.

콘덴서(22b)는 일단이 반도체 브리지 회로(4)의 음극단자(4e) 및 부유 인덕턴스 성분(28b)의 타단에 접속되어 있다. 콘덴서(22b)는 타단이 다이오드 직렬접속 회로(23)의 타단에 접속되어 있다.One end of the capacitor 22b is connected to the negative terminal 4e of the semiconductor bridge circuit 4 and the other end of the floating inductance component 28b. The other end of the capacitor 22b is connected to the other end of the diode series connection circuit 23.

리액터(25a)는 타단이 부유 인덕턴스 성분(28a)의 타단에 접속되어 있다. 리액터(25b)는 타단이 부유 인덕턴스 성분(28b)의 타단에 접속되어 있다.The other end of the reactor 25a is connected to the other end of the floating inductance component 28a. The other end of the reactor 25b is connected to the other end of the floating inductance component 28b.

한편, 본 실시예의 스너버 회로(2C)의 동작에 대해서는 제1 실시예와 동일하기 때문에 설명을 생략한다.Since the operation of the snubber circuit 2C of this embodiment is the same as that of the first embodiment, the description is omitted.

전술한 바와 같이, 본 실시예의 스너버 회로(2C)는 전류변화(di/dt)억제 수단으로서 배선에 존재하는 부유 인덕턴스 성분(28a, 28b)를 구성 요소로서 사용하고 있다. 또한, 급격한 전압변화(dv/dt)억제 수단인 콘덴서(22a, 22b, 26)을 반도체 스위치와 병렬로 구비한다.As described above, the snubber circuit 2C of this embodiment uses the floating inductance components 28a and 28b existing in the wiring as constituent elements as the current change (di / dt) suppression means. Also, capacitors 22a, 22b, 26, which are sudden voltage change (dv / dt) suppressing means, are provided in parallel with the semiconductor switches.

이에 따라, 제1 실시예와 동일 유사한 효과를 발휘한다.Thus, similar effects as the first embodiment are exhibited.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.It is to be understood that both the foregoing general description and the following detailed description of the present invention are illustrative and explanatory only and are intended to be illustrative of the invention and are not to be construed as limiting the scope of the invention as defined by the appended claims. It is not. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

2: 스너버 회로
4, 20: 반도체 브리지 회로
4a, 4b: 반도체 스위치
10, 20: LD 직렬 회로
11: 직류 전원
21a: 리액터
22a, 22b, 26: 콘덴서
23: 다이오드 직렬접속 회로2: Snubber circuit
4, 20: semiconductor bridge circuit
4a and 4b: semiconductor switches
10, 20: LD series circuit
11: DC power source
21a: Reactor
22a, 22b, 26: capacitors
23: Diode series connection circuit

Claims (5)

직류 전원의 양극과 음극의 사이에 병렬로 접속되는 반도체 브리지 회로에 있어서,
상기 반도체 브리지 회로와 상기 직류 전원의 사이에 접속되고, 상기 반도체 브리지 회로를 구성하는 각 반도체 소자의 턴-온 시의 급격한 전류변화를 억제하는 전류변화 억제 수단;
상기 각 반도체 소자와 각각 병렬로 배치되며, 상기 각 반도체 소자의 턴-오프 때의 급격한 전압변화를 억제하는 전압변화 억제 수단;
상기 반도체 소자의 턴-온 시에 상기 전류변화 억제 수단에 축적된 에너지를 상기 반도체 소자의 턴-오프 시에 상기 전압변화 억제 수단에 소정 시간 동안 회수하는 회수 수단; 및
상기 반도체 소자의 턴-오프 시에 상기 전압변화 억제 수단에 축적된 에너지를 상기 반도체 소자의 턴-온 시에 상기 반도체 브리지 회로의 교류 측에 방출하는 방출 수단을 포함하는
스너버 회로.A semiconductor bridge circuit connected in parallel between an anode and a cathode of a DC power source,
A current change suppressing means connected between the semiconductor bridge circuit and the DC power supply, for suppressing abrupt change in current at the time of turn-on of each semiconductor element constituting the semiconductor bridge circuit;
Voltage change suppressing means arranged in parallel with each of the semiconductor elements and suppressing abrupt voltage change when the semiconductor elements are turned off;
Recovery means for recovering the energy stored in the current change suppressing means during the turn-on of the semiconductor element to the voltage change suppressing means for a predetermined time when the semiconductor element is turned off; And
And emission means for emitting the energy stored in the voltage change suppressing means to the alternating current side of the semiconductor bridge circuit when the semiconductor element is turned on when the semiconductor element is turned off
Snubber circuit. 제1 항에 있어서,
상기 전류변화 억제 수단은 상기 직류 전원의 양극과 상기 반도체 브리지 회로의 양극 사이에 접속된 제1 리액터를 포함하고,
상기 전압변화 억제 수단은 상기 반도체 브리지 회로의 양극에 그 일단이 접속된 제1 콘덴서, 상기 반도체 브리지 회로의 음극에 그 일단이 접속된 제2 콘덴서 및 상기 반도체 브리지 회로의 교류 출력 단자에 일단이 접속된 제3 콘덴서를 포함하고,
상기 회수 수단은 상기 제1 콘덴서의 타단과 상기 제2 콘덴서의 타단 사이에 접속된 제1 다이오드 및 제2 다이오드를 포함하고, 상기 제1 다이오드와 상기 제2 다이오드의 직렬접속점에 상기 제3 콘덴서의 타단이 접속된 다이오드 직렬 회로를 포함하고,
상기 방출 수단은 상기 제1 콘덴서 및 상기 다이오드 직렬 회로의 접속점과 상기 반도체 브리지 회로의 음극의 사이에 접속된 제3 다이오드 및 제3 리액터를 구비한 제1 LD 직렬 회로, 상기 제2 콘덴서 및 상기 다이오드 직렬 회로의 접속점과 상기 반도체 브리지 회로의 양극의 사이에 접속된 제4 다이오드 및 제4 리액터를 구비한 제2 LD 직렬 회로를 포함하는
스너버 회로.The method according to claim 1,
The current change suppressing means includes a first reactor connected between the anode of the DC power supply and the anode of the semiconductor bridge circuit,
The voltage change suppressing means includes a first capacitor having one end connected to the anode of the semiconductor bridge circuit, a second capacitor having one end connected to the cathode of the semiconductor bridge circuit, and a second capacitor connected to the AC output terminal of the semiconductor bridge circuit, And a third capacitor,
Wherein the recovery means includes a first diode and a second diode connected between the other end of the first capacitor and the other end of the second capacitor, and the second diode is connected to the series connection point of the first diode and the second diode, And a diode serial circuit to which the other end is connected,
Wherein said discharging means comprises a first LD series circuit having a third diode and a third reactor connected between a junction of said first capacitor and said diode series circuit and a cathode of said semiconductor bridge circuit, And a second LD series circuit having a fourth diode and a fourth reactor connected between a connection point of the series circuit and an anode of the semiconductor bridge circuit
Snubber circuit. 제1 항에 있어서,
상기 전류변화 억제 수단은 상기 직류 전원의 양극과 상기 반도체 브리지 회로의 양극의 사이에 접속된 제1 리액터 및 상기 직류 전원의 음극과 상기 반도체 브리지 회로의 음극의 사이에 접속된 제2 리액터를 포함하고,
상기 전압변화 억제 수단은 상기 반도체 브리지 회로의 양극에 그 일단이 접속된 제1 콘덴서, 상기 반도체 브리지 회로의 음극에 그 일단이 접속된 제2 콘덴서 및 상기 반도체 브리지 회로의 교류 출력 단자에 일단이 접속된 제3 콘덴서를 포함하고,
상기 회수 수단은 상기 제1 콘덴서의 타단과 상기 제2 콘덴서의 타단의 사이에 접속된 제1 다이오드 및 제2 다이오드를 포함하고, 상기 제1 다이오드와 상기 제2 다이오드의 직렬접속점에 상기 제3 콘덴서의 타단이 접속된 다이오드 직렬 회로를 포함하고,
상기 방출 수단은 상기 제1 콘덴서와 상기 다이오드 직렬 회로의 접속 점과 상기 직류 전원의 음극의 사이에 접속된 제3 다이오드 및 제3 리액터를 구비한 제1 LD직렬 회로 및 상기 제2 콘덴서와 상기 다이오드 직렬 회로의 접속 점과 상기 직류 전원의 양극의 사이에 접속된 제4 다이오드 및 제4 리액터를 구비한 제2 LD직렬 회로를 포함하는
스너버 회로.The method according to claim 1,
The current change suppressing means includes a first reactor connected between the anode of the DC power supply and the anode of the semiconductor bridge circuit and a second reactor connected between the cathode of the DC power supply and the cathode of the semiconductor bridge circuit ,
The voltage change suppressing means includes a first capacitor having one end connected to the anode of the semiconductor bridge circuit, a second capacitor having one end connected to the cathode of the semiconductor bridge circuit, and a second capacitor connected to the AC output terminal of the semiconductor bridge circuit, And a third capacitor,
Wherein the recovery means includes a first diode and a second diode connected between the other end of the first capacitor and the other end of the second capacitor and the third capacitor is connected to the series connection point of the first diode and the second diode, And the other end of the diode series circuit is connected,
The discharging means includes a first LD series circuit having a third diode and a third reactor connected between the connection point of the first capacitor and the diode series circuit and the cathode of the DC power supply, And a second LD series circuit having a fourth diode and a fourth reactor connected between the connection point of the series circuit and the anode of the DC power supply
Snubber circuit. 제2 항 또는 제3 항에 있어서,
상기 제3 리액터 및 상기 제4 리액터는 1개의 철심에 2개의 권선을 구비하여 구성된
스너버 회로.The method according to claim 2 or 3,
The third reactor and the fourth reactor are constituted by arranging two windings on one iron core
Snubber circuit. 제2 항 또는 제3 항에 있어서,
상기 제1 리액터 및 상기 제2 리액터는 상기 직류 전원과 상기 스너버 회로 사이의 배전선에 존재하는 인덕턴스 성분인
스너버 회로.The method according to claim 2 or 3,
Wherein the first reactor and the second reactor are inductance components existing in a power distribution line between the DC power source and the snubber circuit
Snubber circuit.
KR1020150067484A 2014-09-25 2015-05-14 Snubber circuit KR102389810B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/825,404 US9531252B2 (en) 2014-09-25 2015-08-13 Snubber circuit
CN201510593726.5A CN105471244B (en) 2014-09-25 2015-09-17 Buffer circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-195335 2014-09-25
JP2014195335A JP6466121B2 (en) 2014-09-25 2014-09-25 Snubber circuit

Publications (2)

Publication Number Publication Date
KR20160036469A true KR20160036469A (en) 2016-04-04
KR102389810B1 KR102389810B1 (en) 2022-04-21

Family

ID=55799775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150067484A KR102389810B1 (en) 2014-09-25 2015-05-14 Snubber circuit

Country Status (2)

Country Link
JP (1) JP6466121B2 (en)
KR (1) KR102389810B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210037892A (en) 2019-09-30 2021-04-07 주식회사 해랑에너지 operating method of snubber circuit having Power factor improvement and low loss

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122765A (en) * 1984-07-11 1986-01-31 Fuji Electric Corp Res & Dev Ltd Inverter device
JPH0449862A (en) * 1990-06-15 1992-02-19 Mitsubishi Electric Corp Gto inverter device
JPH05103481A (en) 1991-10-04 1993-04-23 Mitsubishi Electric Corp Inverter
JP2002272141A (en) * 2001-03-09 2002-09-20 Hitachi Metals Ltd Bridged converter and dc-dc converter therewith
KR20040080880A (en) 2003-05-19 2004-09-20 주식회사 오토스광학 Safety helmet with the bone-conduction receiver

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8700918A (en) * 1987-04-16 1988-11-16 Holec Syst & Componenten SYMMETRICAL ELECTRIC SNUBBER CIRCUIT.
JP3070964B2 (en) * 1991-04-05 2000-07-31 三菱電機株式会社 Inverter device
JP2004080880A (en) * 2002-08-13 2004-03-11 Fuji Electric Holdings Co Ltd Snubber circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122765A (en) * 1984-07-11 1986-01-31 Fuji Electric Corp Res & Dev Ltd Inverter device
JPH0449862A (en) * 1990-06-15 1992-02-19 Mitsubishi Electric Corp Gto inverter device
JPH05103481A (en) 1991-10-04 1993-04-23 Mitsubishi Electric Corp Inverter
JP2002272141A (en) * 2001-03-09 2002-09-20 Hitachi Metals Ltd Bridged converter and dc-dc converter therewith
KR20040080880A (en) 2003-05-19 2004-09-20 주식회사 오토스광학 Safety helmet with the bone-conduction receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210037892A (en) 2019-09-30 2021-04-07 주식회사 해랑에너지 operating method of snubber circuit having Power factor improvement and low loss

Also Published As

Publication number Publication date
KR102389810B1 (en) 2022-04-21
JP6466121B2 (en) 2019-02-06
JP2016067151A (en) 2016-04-28

Similar Documents

Publication Publication Date Title
US8456218B2 (en) Half-bridge circuits employing normally on switches and methods of preventing unintended current flow therein
JP5464196B2 (en) Power semiconductor element drive circuit
US9735683B2 (en) DC/DC converter which ensures damping of voltage overshoots of a semiconductor switch
KR20130011812A (en) Method for driving igbt
JP2018520625A (en) Power converter physical topology
WO2019207977A1 (en) Gate drive circuit and gate drive method
JP6090007B2 (en) Driving circuit
KR20160135224A (en) Gate driver controlling a collector to emitter voltage variation of an electronic switch and circuits including the gate driver
JP6725328B2 (en) Gate drive circuit
Bayerer Parasitic inductance hindering utilization of power devices
JP6052068B2 (en) Semiconductor device protection circuit
RU2691959C1 (en) Electric power conversion circuit
CN105471244B (en) Buffer circuit
KR102055461B1 (en) Power semiconductor circuit
KR102389810B1 (en) Snubber circuit
US20170099009A1 (en) Semiconductor switching assembly
JP6274348B1 (en) Drive circuit and semiconductor module
JP5704105B2 (en) Semiconductor device
JP2014147213A (en) Neutral point clamp type electric power conversion device
JPH10209832A (en) Semiconductor switch circuit
KR102696293B1 (en) Inverter device
JP6679967B2 (en) Driving device for semiconductor element
JP2011024381A (en) Snubber circuit for power semiconductor element
JP2016005324A (en) Inverter circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant