KR20160032592A - Method for generating prototype of power delivery network of integrated circuit - Google Patents
Method for generating prototype of power delivery network of integrated circuit Download PDFInfo
- Publication number
- KR20160032592A KR20160032592A KR1020140122927A KR20140122927A KR20160032592A KR 20160032592 A KR20160032592 A KR 20160032592A KR 1020140122927 A KR1020140122927 A KR 1020140122927A KR 20140122927 A KR20140122927 A KR 20140122927A KR 20160032592 A KR20160032592 A KR 20160032592A
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuit
- power transmission
- transmission network
- decoupling
- frequency
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
본 발명의 기술적 사상은 집적 회로의 전력 전송 네트워크의 프로토타입을 생성하는 방법에 관한 것으로서, 자세하게는 집적 회로 설계의 초기 단계에서 전력 전송 네트워크의 프로토타입을 생성하는 방법에 관한 것이다.The technical idea of the present invention relates to a method of generating a prototype of a power transmission network of an integrated circuit, and more particularly to a method of generating a prototype of a power transmission network at an initial stage of an integrated circuit design.
스마트 폰, 태블릿 및 랩탑 컴퓨터 등과 같은 전자 기기의 성능이 고도화됨에 따라, 전자 기기에 포함되는 집적 회로의 데이터 처리 속도는 상승하고 있다. 또한, 반도체 제조 공정 기술의 발전과 함께, 시스템-온-칩(SOC)과 같이 하나의 반도체 패키지에서 다양한 기능을 수행하는 집적 회로들이 구현되고 있다. 이에 따라, 집적 회로가 소비하는 전력은 많은 양의 전류를 필요로 할 뿐만 아니라, 고주파 성분을 포함한다.As the performance of electronic devices such as smart phones, tablets, and laptop computers becomes more sophisticated, the data processing speed of integrated circuits included in electronic devices is increasing. Along with the development of semiconductor manufacturing process technology, integrated circuits that perform various functions in one semiconductor package such as system-on-chip (SOC) are being implemented. Accordingly, the power consumed by the integrated circuit not only requires a large amount of current, but also includes a high frequency component.
전력 전송 네트워크(Power Delivery Network; PDN)는 전압 레귤레이터 모듈(Voltage Regulator Module; VRM)과 같은 전력 공급기(power supply)로부터 집적 회로에 전력을 공급한다. 집적 회로에 전력을 안정적으로 공급하기 위하여, 전력 전송 네트워크는 낮은 인덕턴스를 갖는 충분한 디커플링 캐패시턴스를 가질 필요성이 있으며, 공간적인 제약 조건 및 비용 제약 조건을 고려하여 설계될 필요성이 있다.A Power Delivery Network (PDN) provides power to an integrated circuit from a power supply such as a voltage regulator module (VRM). In order to stably supply power to the integrated circuit, the power transmission network needs to have sufficient decoupling capacitance with low inductance, and there is a need to be designed in consideration of spatial constraints and cost constraints.
본 발명의 기술적 사상은 전력 전송 네트워크의 프로토타입 생성 방법에 관한 것으로서, 집적 회로 설계의 초기 단계에서 전력 전송 네트워크 또는 전력 전송 네트워크의 프로토타입을 설계하는 방법 및 그 방법을 실행하기 위한 복수의 명령들을 저장하는 컴퓨터로 읽을 수 있는 비일시적인 저장 매체와 복수의 명령들을 수행하는 프로세서를 포함하는 컴퓨터 시스템을 제공한다.The technical idea of the present invention relates to a method of prototyping a power transmission network, and a method of designing a prototype of a power transmission network or a power transmission network at an initial stage of an integrated circuit design and a plurality of instructions for implementing the method A non-volatile storage medium readable by a computer, and a processor for performing a plurality of instructions.
상기와 같은 목적을 달성하기 위하여, 본 발명의 기술적 사상의 일측면에 따른 집적 회로의 전력 전송 네트워크의 프로토타입을 생성하는, 컴퓨터로 구현되는 방법은, 상기 집적 회로의 시뮬레이션 결과로부터 상기 집적 회로가 소비하는 동작 전류의 전류 프로파일을 추출하는 단계, 상기 전류 프로파일, 상기 집적 회로의 공급 전압 및 상기 공급 전압의 허용오차에 기초하여 상기 전력 전송 네트워크의 목표 임피던스를 계산하는 단계, 상기 목표 임피던스에 기초하여, 상기 집적 회로의 다이 내부, 패키지 내부 및 상기 패키지가 부착되는 보드 중 하나에 적어도 하나의 수동 소자의 배치를 결정하고 상기 수동 소자의 값을 결정하는 단계, 및 상기 적어도 하나의 수동 소자를 포함하는 전력 전송 네트워크 프로토타입을 컴퓨터로 처리할 수 있는 데이터로서 생성하는 단계를 포함할 수 있다.In order to achieve the above object, a computer-implemented method for generating a prototype of a power transmission network of an integrated circuit according to an aspect of the technical idea of the present invention is characterized in that, from a simulation result of the integrated circuit, Calculating a target impedance of the power transmission network based on the current profile, a supply voltage of the integrated circuit, and a tolerance of the supply voltage, calculating a target impedance of the power transmission network based on the target impedance, Determining the placement of at least one passive element in one of the die of the integrated circuit, the package interior and the board to which the package is attached, and determining a value of the passive element, Data that can be used to computerize a power transmission network prototype As shown in FIG.
본 발명의 예시적 실시예에 따라, 상기 전류 프로파일 및 상기 목표 임피던스는 각각 주파수의 함수들일 수 있다.According to an exemplary embodiment of the present invention, the current profile and the target impedance may each be a function of frequency.
본 발명의 예시적 실시예에 따라, 상기 전력 전송 네트워크의 프로토타입 생성 방법은 상기 집적 회로의 사양 정보를 컴퓨터 시스템을 통해서 수신하는 단계를 더 포함할 수 있고, 상기 사양 정보는 상기 집적 회로의 입출력 포트, 공급 전압 및 상기 공급 전압의 허용오차에 대한 정보를 포함할 수 있다.According to an exemplary embodiment of the present invention, a method of generating a prototype of the power transmission network may further include receiving specification information of the integrated circuit through a computer system, the specification information including input / Port, supply voltage, and tolerance of the supply voltage.
본 발명의 예시적 실시예에 따라, 상기 전류 프로파일을 추출하는 단계는 상기 입출력 포트에서 신호들이 미리 정해진 데이터 패턴에 따라 천이하는 동안 상기 동작 전류를 시뮬레이션하는 단계, 및 상기 시뮬레이션 결과를 주파수의 함수로 변환하는 단계를 포함할 수 있다.According to an exemplary embodiment of the present invention, the step of extracting the current profile includes the steps of simulating the operating current while the signals at the input / output port transit according to a predetermined data pattern, and outputting the simulation result as a function of frequency And a step of converting the data.
본 발명의 예시적 실시예에 따라, 상기 전류 프로파일을 추출하는 단계는, 복수개의 데이터 패턴들에 기초한 주파수의 함수들로부터 모든 주파수 영역에서 최대값을 포함하도록 상기 전류 프로파일을 추출하는 단계를 더 포함할 수 있다.According to an exemplary embodiment of the present invention, extracting the current profile further comprises extracting the current profile from the functions of frequency based on the plurality of data patterns to include a maximum value in all frequency ranges can do.
본 발명의 예시적 실시예에 따라, 상기 목표 임피던스를 계산하는 단계는 상기 공급 전압 및 상기 공급 전압의 허용오차의 곱을 상기 전류 프로파일로서 나눔으로써 상기 목표 임피던스를 생성하는 단계를 포함할 수 있다.According to an exemplary embodiment of the present invention, the step of calculating the target impedance may comprise generating the target impedance by dividing the product of the supply voltage and the tolerance of the supply voltage as the current profile.
본 발명의 예시적 실시예에 따라, 상기 전류 프로파일을 추출하는 단계는 상기 집적 회로의 코어 회로에 대한 전력 전송 네트워크를 위한 상기 집적 회로의 칩 전력 모델을 시뮬레이션함으로써 전력 프로파일을 추출하는 단계를 포함할 수 있다.According to an exemplary embodiment of the present invention, extracting the current profile includes extracting a power profile by simulating a chip power model of the integrated circuit for a power transfer network for the core circuit of the integrated circuit .
본 발명의 예시적 실시예에 따라, 상기 수동 소자의 배치 및 값을 결정하는 단계는 상기 목표 임피던스로부터 목표 디커플링 캐패시턴스를 계산하는 단계, 상기 목표 디커플링 캐패시턴스 및 캐패시터 라이브러리에 기초하여 적어도 하나의 디커플링 캐패시터의 배치 및 캐패시턴스을 결정하는 단계, 및 상기 집적 회로, 상기 패키지 및 상기 보드에서 구성요소들 사이 상기 전력 전송 네트워크의 도선들의 허용 기생 인덕턴스를 계산하는 단계를 포함할 수 있고, 상기 캐패시터 라이브러리는 복수개의 캐패시터들 각각의 캐패시턴스, 크기 및 공진 주파수에 대한 정보를 포함할 수 있다.According to an exemplary embodiment of the present invention, the step of determining the placement and value of the passive element comprises calculating a target decoupling capacitance from the target impedance, determining a target decoupling capacitance of the at least one decoupling capacitor based on the target decoupling capacitance and the capacitor library And determining an allowable parasitic inductance of the conductors of the power transmission network between the components in the integrated circuit, the package, and the board, wherein the capacitor library includes a plurality of capacitors And may include information about each capacitance, size, and resonance frequency.
본 발명의 예시적 실시예에 따라, 상기 목표 디커플링 캐패시턴스는 상기 목표 임피던스 및 상기 공진 주파수에 기초하여 계산되는 것을 특징으로 하는 전력 전송 네트워크의 프로토타입 생성 방법.According to an exemplary embodiment of the present invention, the target decoupling capacitance is calculated based on the target impedance and the resonant frequency.
본 발명의 예시적 실시예에 따라, 상기 디커플링 캐패시터의 배치 및 캐패시턴스을 결정하는 단계는 상기 보드에 배치가 결정된 디커플링 캐패시터를 상기 패키지로부터 미리 정해진 거리들만큼 이격된 영역들 중 하나에 상기 디커플링 캐패시터의 배치를 결정하는 단계를 포함할 수 있다.According to an exemplary embodiment of the present invention, the step of determining the arrangement and the capacitance of the decoupling capacitor comprises the step of disposing a decoupling capacitor whose placement is determined on the board from one of the areas spaced by predetermined distances from the package, Based on the result of the determination.
본 발명의 예시적 실시예에 따라, 상기 수동 소자의 배치 및 값을 결정하는 단계는 상기 디커플링 캐패시터의 캐패시턴스 및 동작 주파수에 기초하여, 상기 동작 전류가 흐르는 상기 전력 전송 네트워크 내에서의 구성요소들 사이 도선의 허용 기생 인덕턴스를 계산하는 단계를 더 포함할 수 있다.According to an exemplary embodiment of the present invention, the step of determining the placement and value of the passive element is based on the capacitance and the operating frequency of the decoupling capacitor, And calculating an allowable parasitic inductance of the lead wire.
본 발명의 예시적 실시예에 따라, 상기 전력 전송 네트워크 내에서의 구성요소들 사이 도선의 허용 기생 인덕턴스를 계산하는 단계는 하이-투-로우(high-to-low) 주파수 방법을 포함할 수 있다.According to an exemplary embodiment of the present invention, the step of calculating the permissible parasitic inductance of the conductors between the components in the power transmission network may include a high-to-low frequency method .
본 발명의 예시적 실시예에 따라, 상기 결정된 수동 소자에 따른 전력 전송 네트워크의 프로토타입이 실현 가능한지 판단하는 단계를 더 포함할 수 있다.According to an exemplary embodiment of the present invention, the method may further include determining whether a prototype of the power transmission network according to the determined passive element is feasible.
본 발명의 예시적 실시예에 따라, 상기 디커플링 캐패시터의 배치 및 캐패시턴스을 결정하는 단계는 상기 목표 디커플링 캐패시턴스 및 상기 디커플링 캐패시터가 배치되는 위치에 기초하여 복수개의 그룹들을 설정하는 단계를 포함할 수 있다.According to an exemplary embodiment of the present invention, the step of determining the arrangement and capacitance of the decoupling capacitor may comprise setting a plurality of groups based on the target decoupling capacitance and the position at which the decoupling capacitor is disposed.
본 발명의 예시적 실시예에 따라, 상기 복수개의 그룹들은 상기 집적 회로의 다이 내부에 대응하는 제1 그룹, 상기 집적 회로의 패키지 내부에 대응하는 제2 그룹, 상기 패키지가 부착되는 보드에서 상기 패키지의 반대쪽 영역에 대응하는 제3 그룹, 상기 보드에서 상기 패키지로부터 제1 거리만큼 이격된 영역에 대응하는 제4 그룹, 상기 보드에서 상기 패키지로부터 상기 제1 거리보다 긴 제2 거리만큼 이격된 영역에 대응하는 제5 그룹, 및 전압 레귤레이터 모듈에 인접한 영역에 대응하는 제6 그룹을 포함할 수 있다.According to an exemplary embodiment of the present invention, the plurality of groups may include a first group corresponding to the interior of the die of the integrated circuit, a second group corresponding to the interior of the package of the integrated circuit, A fourth group corresponding to a region spaced a first distance from the package on the board, a third group corresponding to a region opposite to the first distance from the package on the board, A corresponding fifth group, and a sixth group corresponding to a region adjacent to the voltage regulator module.
본 발명의 예시적 실시예에 따라, 상기 캐패시터 라이브러리는 복수개의 캐패시터들 각각의 캐패시턴스, 크기 및 공진 주파수에 대한 정보를 포함할 수 있고, 상기 디커플링 캐패시터의 배치 및 캐패시턴스을 결정하는 단계는 상기 캐패시턴스 및 공진 주파수에 기초하여, 상기 복수개의 그룹들 각각에서 상기 목표 디커플링 캐패시턴스 보다 큰 캐패시턴스를 가지도록, 상기 캐패시터 라이브러리로부터 캐패시터를 선택하는 단계를 포함할 수 있다.According to an exemplary embodiment of the present invention, the capacitor library may include information on the capacitance, size and resonant frequency of each of the plurality of capacitors, and the step of determining the arrangement and capacitance of the decoupling capacitor comprises: And selecting a capacitor from the capacitor library to have a capacitance greater than the target decoupling capacitance in each of the plurality of groups based on the frequency.
본 발명의 기술적 사상의 일측면에 따라, 컴퓨터 시스템은 프로세서, 및 집적 회로의 전력 전송 네트워크의 프로토타입 생성 방법을 실행하기 위한, 상기 프로세서가 수행하는 복수의 명령들을 저장하는 컴퓨터로 읽을 수 있는 비일시적인 저장 매체를 포함할 수 있고, 상기 전력 전송 네트워크의 프로토타입 생성 방법은 상기 집적 회로의 시뮬레이션 결과로부터 상기 집적 회로가 소비하는 동작 전류의 전류 프로파일을 추출하는 단계, 상기 전류 프로파일, 상기 집적 회로의 공급 전압 및 상기 공급 전압의 허용오차에 기초하여 상기 전력 전송 네트워크의 목표 임피던스를 계산하는 단계, 상기 목표 임피던스에 기초하여, 상기 집적 회로의 다이 내부, 패키지 내부 및 상기 패키지가 부착되는 보드 중 하나에 적어도 하나의 수동 소자의 배치를 결정하고 상기 수동 소자의 값을 결정하는 단계, 및 상기 적어도 하나의 수동 소자를 포함하는 전력 전송 네트워크의 프로토타입을 컴퓨터로 처리할 수 있는 데이터로서 생성하는 단계를 포함할 수 있다.According to an aspect of the technical idea of the present invention, a computer system is a computer-readable medium storing a computer-readable program for executing a method of prototyping a power transmission network of a processor and an integrated circuit, The method comprising: extracting a current profile of an operating current consumed by the integrated circuit from a simulation result of the integrated circuit; Calculating a target impedance of the power transmission network based on a supply voltage and a tolerance of the supply voltage, calculating a target impedance of the power transmission network based on the target impedance, The placement of at least one passive element is determined Determining a value of the passive element, and generating a prototype of the power transmission network including the at least one passive element as computer processable data.
본 발명의 예시적 실시예에 따라, 상기 전력 전송 네트워크의 프로토타입 생성 방법은 상기 집적 회로의 사양 정보를 컴퓨터 시스템을 통해서 수신하는 단계를 더 포함할 수 있고, 상기 사양 정보는 상기 집적 회로의 입출력 포트, 공급 전압 및 상기 공급 전압의 허용오차에 대한 정보를 포함할 수 있다.According to an exemplary embodiment of the present invention, a method of generating a prototype of the power transmission network may further include receiving specification information of the integrated circuit through a computer system, the specification information including input / Port, supply voltage, and tolerance of the supply voltage.
본 발명의 예시적 실시예에 따라, 상기 전류 프로파일을 추출하는 단계는 상기 출력 포트에서 신호들이 미리 정해진 데이터 패턴에 따라 천이하는 동안 상기 동작 전류를 시뮬레이션하는 단계, 및 상기 시뮬레이션 결과를 주파수의 함수로 변환하는 단계를 포함할 수 있다.According to an exemplary embodiment of the present invention, extracting the current profile includes simulating the operating current while the signals at the output port transit according to a predetermined data pattern, and comparing the simulation result with a function of frequency And a step of converting the data.
본 발명의 예시적 실시예에 따라, 상기 수동 소자의 배치 및 값을 결정하는 단계는 상기 목표 임피던스로부터 목표 디커플링 캐패시턴스를 계산하는 단계, 및 상기 목표 디커플링 캐패시턴스 및 캐패시터 라이브러리에 기초하여 디커플링 캐패시터의 배치 및 캐패시턴스을 결정하는 단계를 포함할 수 있고, 상기 캐패시터 라이브러리는 복수개의 캐패시터들 각각의 캐패시턴스 및 공진 주파수에 대한 정보를 포함할 수 있다.According to an exemplary embodiment of the present invention, the step of determining the placement and value of the passive element includes calculating a target decoupling capacitance from the target impedance, and determining a placement and decoupling of the decoupling capacitor based on the target decoupling capacitance and the capacitor library. Determining a capacitance, and the capacitor library may include information on a capacitance and a resonance frequency of each of the plurality of capacitors.
본 발명의 기술적 사상에 의하면, 집적 회로 설계의 초기 단계에서 전력 전송 네트워크의 프로토타입을 비교적 정확하게 도출함으로써, 전력 전송 네트워크에 포함될 수 있는 불필요한 마진을 감소시킬 수 있다.According to the technical idea of the present invention, by deriving the prototype of the power transmission network relatively accurately at the initial stage of the integrated circuit design, it is possible to reduce unnecessary margins that can be included in the power transmission network.
또한, 집적 회로의 다이, 패키지 및 그 패키지가 부착되는 보드를 포함하는 모든 레벨들을 고려하여 효율적인 전력 전송 네트워크를 설계할 수 있고, 집적 회로 및 전력 전송 네트워크를 포함하는 시스템의 설계 시간을 단축시킬 수 있다.In addition, an efficient power transmission network can be designed in consideration of all the levels including the die of the integrated circuit, the package and the board to which the package is attached, and the design time of the system including the integrated circuit and the power transmission network can be shortened have.
도 1은 본 발명의 예시적 실시예에 따른 전력 전송 네트워크의 프로토타입을 생성하는 방법을 나타내는 도면이다.
도 2는 전력 전송 네트워크를 포함하는 시스템을 나타내는 도면이다.
도 3은 본 발명의 예시적 실시예에 따른 전력 전송 네트워크의 프로토타입을 생성하는 방법을 나타내는 도면이다.
도 4는 본 발명의 예시적 실시예에 따라 도 2의 동작 전류을 도출하기 위한 집적 회로의 모델을 나타내는 도면이다.
도 5a 및 5b는 본 발명의 예시적 실시예들에 따라 전류 프로파일을 추출하는 방법들을 나타내는 도면이다.
도 6은 본 발명의 예시적 실시예에 따라 도 2의 동작 전류을 도출하기 위한 집적 회로 모델를 나타내는 도면이다.
도 7은 본 발명의 예시적 실시예에 따라, 추출된 동작 전류를 주파수 도메인에서 도시하는 그래프이다.
도 8은 본 발명의 예시적 실시예에 따라 수동 소자의 배치 및 값을 결정하는 방법을 나타내는 도면이다.
도 9는 캐패시터 라이브러리의 예시를 나타내는 도면이다.
도 10은 본 발명의 예시적 실시예에 따라 디커플링 캐패시터의 배치 및 캐패시턴스를 결정하는 방법을 나타내는 도면이다.
도 11은 본 발명의 예시적 실시예에 따라 디커플링 캐패시터가 배치되는 위치에 따른 복수개의 디커플링 캐패시터 그룹들을 나타내는 도면이다.
도 12는 본 발명의 예시적 실시예에 따라 복수개의 디커플링 캐패시터 그룹들을 설정하는 동작을 나타내는 도면이다.
도 13은 본 발명의 예시적 실시예에 따라 전력 전송 네트워크의 디커플링 캐패시터의 배치 및 캐패시턴스가 결정된 결과를 나타내는 도면이다.
도 14는 본 발명의 예시적 실시예에 따라 동작 전류가 흐르는 전력 전송 네트워크의 도선에서 허용 기생 인덕턴스를 계산하는 방법을 나타내는 도면이다.
도 15는 본 발명의 예시적 실시예에 따른 전력 전송 네트워크의 프로토타입을 생성하는 방법을 나타내는 도면이다.
도 16은 본 발명의 예시적 실시예에 다른 컴퓨터로 읽을 수 있는 저장 매체를 도시하는 블록도이다.
도 17은 본 발명의 예시적 실시예에 따른 컴퓨터 시스템을 도시하는 블록도이다.1 is a diagram illustrating a method for generating a prototype of a power transmission network in accordance with an exemplary embodiment of the present invention.
2 is a diagram illustrating a system including a power transmission network.
3 is a diagram illustrating a method for creating a prototype of a power transmission network in accordance with an exemplary embodiment of the present invention.
4 is a diagram of a model of an integrated circuit for deriving the operating current of FIG. 2 in accordance with an exemplary embodiment of the present invention.
5A and 5B are diagrams illustrating methods of extracting a current profile in accordance with exemplary embodiments of the present invention.
Figure 6 is a diagram of an integrated circuit model for deriving the operating current of Figure 2 in accordance with an exemplary embodiment of the present invention.
Figure 7 is a graph showing the extracted operating current in the frequency domain, in accordance with an exemplary embodiment of the present invention.
8 is a diagram illustrating a method for determining the placement and value of passive elements in accordance with an exemplary embodiment of the present invention.
9 is a diagram showing an example of a capacitor library.
10 is a diagram illustrating a method for determining the placement and capacitance of a decoupling capacitor in accordance with an exemplary embodiment of the present invention.
11 is a diagram illustrating a plurality of groups of decoupling capacitors according to locations where a decoupling capacitor is disposed in accordance with an exemplary embodiment of the present invention.
12 is a diagram illustrating the operation of setting a plurality of groups of decoupling capacitors in accordance with an exemplary embodiment of the present invention.
Figure 13 is a diagram illustrating the results of determining the placement and capacitance of decoupling capacitors in a power transmission network in accordance with an exemplary embodiment of the present invention.
14 is a diagram illustrating a method for calculating an allowable parasitic inductance in a conductor of a power transmission network in which an operating current flows in accordance with an exemplary embodiment of the present invention.
15 is a diagram illustrating a method for generating a prototype of a power transmission network in accordance with an exemplary embodiment of the present invention.
16 is a block diagram illustrating another computer-readable storage medium in accordance with an exemplary embodiment of the present invention.
17 is a block diagram illustrating a computer system in accordance with an exemplary embodiment of the present invention.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated and described in detail in the drawings. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for similar elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged or reduced from the actual dimensions for the sake of clarity of the present invention.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be construed to have meanings consistent with the contextual meanings of the related art and are not to be construed as ideal or overly formal meanings as are expressly defined in the present application .
도 1은 본 발명의 예시적 실시예에 따른 전력 전송 네트워크의 프로토타입(prototype)을 생성하는 방법을 나타내는 도면이다. 도 2는 전력 전송 네트워크(100)를 포함하는 시스템(1000)을 나타내는 도면이고, 도 2는 본 명세서 전체에서 참조된다. 본 발명의 예시적 실시예에 따른 전력 전송 네트워크(100)의 프로토타입 생성 방법은 시스템(1000)을 설계하는 과정의 초기 단계에서, 전력 전송 네트워크(100)의 프로토타입을 생성할 수 있다. 본 발명의 예시적 실시예에 따라, 전력 전송 네트워크(100)의 프로토타입은 불필요한 마진을 제거함으로써 보다 효율적인 시스템(1000)을 가능하게 한다. 또한, 시스템(1000)을 설계하는 과정에서 전력 전송 네트워크(100)의 재설계를 위한 반복 루프를 제거함으로써 시스템(1000)의 설계에 소비되는 시간 및 비용을 감소시킬 수 있다.1 is a diagram illustrating a method for generating a prototype of a power transmission network in accordance with an exemplary embodiment of the present invention. FIG. 2 is a diagram illustrating a
도 2를 먼저 참조하면, 시스템(1000)은 전력 전송 네트워크(100), 집적 회로(200) 및 전력 공급기(300)를 포함할 수 있다. 전력 공급기(300)는 전력을 제공할 수 있고, 예컨대 PMIC(Power Management Integrated Circuit) 또는 전압 레귤레이터 모듈(Voltage Regulator Module; VRM) 등을 포함할 수 있다. 전력 공급기(300)는 전력 전송 네트워크(100)와 도선을 통해서 연결될 수 있고, 집적 회로(200)와 물리적으로 이격되어 배치될 수 있다. 비록 도 2는 전력 공급기(300)와 연결된 하나의 전력 전송 네트워크(100) 및 집적 회로(200)가 도시되었으나, 전력 공급기(300)는 복수개의 전력 전송 네트워크들 및 집적 회로들과 도선으로 연결될 수 있고, 그것들 각각에 전력을 공급할 수 있다.Referring first to FIG. 2, a
집적 회로(200)는 전력을 소비함으로써 특정 기능을 수행하는 구성 부품으로서, 트랜지스터, 도선 및/또는 수동 소자를 포함할 수 있다. 예컨대, 집적 회로(200)는 마이크로 프로세서, 어플리케이션 프로세서 또는 반도체 메모리 장치 등을 포함할 수 있다. 집적 회로(200)는 하나 이상의 전원 단자를 통해서 전원을 공급받을 수 있다. 예컨대, 도 2에 도시된 바와 같이, 집적 회로(200)는 전력 전송 네트워크(100)로부터 동작 전류(i_pdn) 및 동작 전압(v_pdn)을 전달받을 수 있다.The
집적 회로(200)에 전달되는 동작 전압(v_pdn)은 직류 전압일 수 있고, 집적 회로(200)의 동작에 기초하여 집적 회로(200)가 소비하는 동작 전류(i_pdn)의 양이 변함으로써 동작 전압(v_pdn)은 변동할 수 있다. 집적 회로(200)가 정상적으로 동작하도록 하는 동작 전압(v_pdn)의 변동 범위를 공급 전압의 허용오차(tolerance)라고 지칭할 수 있다. 어플리케이션 프로세서와 같은 집적 회로(200)에서 데이터 처리 속도가 상승하는 것에 기인하여, 동작 전류(i_pdn)는 고주파 성분을 포함할 수 있다. 이러한 동작 전류(i_pdn)의 고주파 성분에도 불구하고 동작 전압(v_pdn)은 공급 전압의 허용오차 내에서 유지되어야 집적 회로(200)는 정상적으로 동작할 수 있다.The operation voltage v_pdn transmitted to the
도 2에 도시된 바와 같이, 전력 전송 네트워크(100)는 집적 회로(200) 및 전력 공급기(300) 사이에 배치될 수 있다. 전력 전송 네트워크(100)는 집적 회로(200)가 정상적으로 동작하게 하는 동작 전류(i_pdn) 및 동작 전압(v_pdn)을 집적 회로(200)에 전달하도록 설계될 수 있다. 전력 전송 네트워크(100)는 전력 전송 네트워크(100)의 도선들을 통해서 연결되는 수동 소자들을 포함할 수 있고, 집적 회로(200)에 기초하여 수동 소자들의 배치 및 값이 결정될 수 있다. 수동 소자는 공급된 전력을 소비, 축척 또는 방출할 수 있는 소자로서, 증폭이나 정류와 같은 능동적 기능을 하지 않는 소자를 지칭할 수 있다. 예를 들면, 전력 전송 네트워크(100)는 적어도 하나의 디커플링 캐패시터를 포함할 수 있고, 집적 회로(200)가 소비하는 동작 전류(i_pdn)의 고주파 성분을 보상하기 위하여 디커플링 캐패시터의 배치 및 캐패시턴스가 결정될 수 있다. 도 2에 도시된 바와 같이, 전력 전송 네트워크(100)는 포함된 수동 소자 및 도선들에 기초하여 집적 회로(200) 측면에서 바라본 임피던스(Z_PDN)를 가질 수 있다.As shown in FIG. 2, the
시스템(1000) 설계의 초기 단계에서 집적 회로(200)는 완성되지 않은 상태이므로, 전력 전송 네트워크(100)는 개략적으로 설계되는 상황이 발생할 수 있다. 개략적으로 설계된 전력 전송 네트워크(100)는 미리 정해진 몇몇의 유형들에 따라 설계될 수 있으며, 집적 회로(200)에 대한 불필요한 마진을 가질 수 있다. 예컨대, 수동 소자의 값이 커질수록 수동 소자의 개수 및 물리적 크기는 커지므로, 개략적으로 설계된 전력 전송 네트워크(100)는 시스템(1000)의 비효율성을 초래할 수 있다. 또한, 집적 회로(200) 및 시스템(1000)의 다른 구성 부품들의 설계가 완료된 이후, 개략적으로 설계된 전력 전송 네트워크(100)를 완성된 집적 회로(200) 및 구성 부품들의 특성에 기초하여 재설계하는 것은 매우 제한적일 수 있다. 이에 따라, 전력 전송 네트워크(100)의 실패를 방지하기 위하여, 초기 단계에서 개략적으로 설계된 전력 전송 네트워크(100)는 크기가 큰 불필요한 마진을 가질 수 있다.In an early stage of the
본 발명의 예시적 실시예에 따른 전력 전송 네트워크(100)의 프로토타입 생성 방법은 시스템(1000) 설계의 초기 단계에서 집적 회로(200)의 특성에 기초하여 전력 전송 네트워크(100)의 설계를 가능하게 할 수 있다. 예를 들면, 전력 전송 네트워크(100)는 집적 회로(200)가 소비하는 동작 전류(i_pdn)에 기초하여 전력 전송 네트워크(100) 또는 전력 전송 네트워크(100)의 프로토타입을 설계할 수 있다. 본 발명의 예시적 실시예에 따라, 전력 전송 네트워크(100) 또는 그 프로토타입은 감소된 불필요한 마진을 가질 수 있고, 이에 따라 효율적인 시스템(1000)이 설계될 수 있다.The method of prototyping a
도 1을 참조하면, 본 발명의 예시적 실시예에 따른 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법은 집적 회로(200)가 소비하는 동작 전류(i_pdn)의 프로파일(또는 전류 프로파일)을 추출할 수 있다(S20). 추출된 전류 프로파일은 주파수의 함수로서 주파수 도메인에서 정의될 수 있다. 예를 들면, 동작 전류(i_pdn)는 집적 회로(200)에 포함된 출력 포트들의 출력 신호들이 미리 정해진 데이터 패턴에 따라 천이하는 동안 출력 신호들을 구동하는 드라이버들에 공급되는 전류를 시뮬레이션함으로써 획득될 수 있다. 또는, 동작 전류(i_pdn)는 집적 회로(200)에 포함된 코어 부분의 전력 모델(또는 칩 전력 모델)로부터 도출될 수 있다.1, a method of generating a prototype of a
전류 프로파일은 하나 이상의 동작 전류(i_pdn)로부터 생성될 수 있다. 예를 들면, 도출된 동작 전류(i_pdn)의 파형을 FFT(Fast Fourier Transform)를 통해서 주파수의 함수로 변환함으로써, 전류 프로파일을 추출할 수 있다. 또는, 2개 이상의 동작 전류(i_pdn)의 파형들을 FFT를 통해서 주파수의 함수들로 변환하고, 변환된 주파수 함수들로부터 워스트 케이스에 대응하는 (즉, 모든 주파수 범위에서 주파수 함수들의 최대값을 포함하도록) 전류 프로파일을 추출할 수 있다.The current profile may be generated from one or more operating currents i_pdn. For example, the current profile can be extracted by converting the waveform of the derived operation current i_pdn into a function of frequency through FFT (Fast Fourier Transform). Alternatively, the waveforms of two or more operating currents (i_pdn) may be converted to functions of frequency through an FFT and may be calculated from the converted frequency functions to correspond to the worst case (i.e., to include the maximum value of the frequency functions in all frequency ranges) ) Current profile can be extracted.
본 발명의 예시적 실시예에 따른 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법은 전류 프로파일에 기초하여 전력 전송 네트워크(100)의 목표 임피던스를 계산할 수 있다(S40). 예를 들면, 목표 임피던스는 주파수의 함수로서 주파수 도메인에서 정의될 수 있고, 전력 전송 네트워크(100)가 가질 수 있는 최대 임피던스에 대응할 수 있다. 즉, 전력 전송 네트워크(100)의 임피던스(Z_PDN)는 목표 임피던스 보다 모든 주파수 범위에서 크기가 보다 작을 수 있다.A method of generating a prototype of the
도 1에 도시된 바와 같이, 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법은 목표 임피던스에 기초하여 전력 전송 네트워크(100)에 포함된 적어도 하나의 수동 소자의 배치 및 값을 결정할 수 있다(S60). 예를 들면, 전력 전송 네트워크(100)의 임피던스(Z_PDN)가 목표 임피던스보다 크기가 작도록, 수동 소자가 배치될 공간 및 수동 소자의 특성에 기초하여 수동 소자가 선택될 수 있다.As shown in Figure 1, a method of generating a prototype of the
전력 전송 네트워크(100)의 프로토타입을 생성하는 방법은 컴퓨터로 처리할 수 있는 데이터를 생성할 수 있다(S80). 즉, 배치 및 값이 결정된 적어도 하나의 수동 소자를 포함하는 전력 전송 네트워크의 프로토타입은 컴퓨터로 처리할 수 있는 데이터로서 생성될 수 있다. 예를 들면, 전자 회로를 정의하는 네트리스트(netlist)가 생성될 수 있고, 생성된 네트리스트는 수동 소자의 값을 포함하는 속성 정보를 포함할 수 있고, 수동 소자들 사이의 연결관계에 대한 정보를 포함할 수 있다. 생성된 데이터는 컴퓨터 시스템의 주변 장치를 통해서 외부로 출력되거나 컴퓨터 시스템의 저장 장치에 저장될 수 있다.The method of generating the prototype of the
도 3은 본 발명의 예시적 실시예에 따른 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법을 나타내는 도면이다. 도 3을 참조하면, 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법은 집적 회로(200)의 사양 정보를 컴퓨터 시스템을 통해서 수신할 수 있다(S10a). 집적 회로(200)의 사양 정보는 시스템(1000)의 설계 초기 단계에서 수집될 수 있는 정보일 수 있다. 예를 들면, 집적 회로(200)의 사양 정보는 집적 회로(200)의 출력 포트들, 동작 전압 및 동작 전압의 허용 오차에 대한 정보를 포함할 수 있다. 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법은 그 다음에, 시뮬레이션 또는 전력 모델을 통해서 집적 회로(200)가 소비하는 동작 전류(i_pdn)의 전류 프로파일을 추출할 수 있다(S20a). 예를 들면, 전류 프로파일은 집적 회로(200)의 사양 정보에 포함된 집적 회로(200)의 출력 포트들에 대한 정보에 기초하여 추출될 수 있다. 전류 프로파일을 추출하는 것에 대한 자세한 내용은 도 4 내지 도 7에서 상세하게 설명될 것이다.3 is a diagram illustrating a method for generating a prototype of a
도 3에 도시된 바와 같이, 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법은 전력 전송 네트워크(100)의 목표 임피던스를 계산할 수 있다(S40a).As shown in FIG. 3, a method of generating a prototype of the
수학식 1과 같이, 목표 임피던스(Z_TAR)는 전류 프로파일(I_PRO) 및 집적 회로(200)의 사양 정보에 포함된 집적 회로(200)의 공급 전압(v_dc) 및 공급 전압의 허용오차(δ)에 대한 정보에 기초하여 계산될 수 있다. 수학식 1에 나타난 바와 같이, 전류 프로파일(I_PRO) 및 목표 임피던스(Z_TAR)는 각각 주파수의 함수로서 정의될 수 있다. 공급 전압(v_dc)은 전원 공급기(300)가 출력하는 전압이고, 직류 전압일 수 있다. 공급 전압의 허용오차(δ)는 공급 전압(v_dc)에 대한 공급 전압(v_dc) 및 동작 전압(v_pdn)의 차이의 비율로서 정의될 수 있고, 예컨대, 5%일 수 있다. 수학식 1에 따라 계산된 목표 임피던스(Z_TAR)는 전력 전송 네트워크(100)가 가질 수 있는 최대 임피던스에 대응할 수 있다. 즉, 전력 전송 네트워크(100)는 모든 주파수에서 목표 임피던스(Z_TAR)보다 낮은 값을 가지는 임피던스(Z_PDN)를 가지도록 설계될 수 있다.As shown in
도 3에 도시된 바와 같이, 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법은 그 다음에 목표 임피던스(Z_TAR)에 기초하여 적어도 하나의 수동 소자의 배치 및 값을 결정할 수 있다(S60a). 구체적으로, 전력 전송 네트워크(100)의 임피던스(Z_PDN)가 목표 임피던스(Z_TAR)보다 낮도록, 적어도 하나의 수동 소자의 배치 및 값이 결정될 수 있다. 수동 소자의 배치 및 값을 결정하는 것은 도 8 내지 도 12에서 상세하게 설명될 것이다.As shown in FIG. 3, a method of generating a prototype of the
도 4는 본 발명의 예시적 실시예에 따라 도 2의 동작 전류(i_pdn)을 도출하기 위한 집적 회로(200)의 모델(200')을 나타내는 도면이다. 집적 회로(200)가 소비하는 동작 전류(i_pdn)는 2개의 유형의 전류들, 즉 입출력 회로 및 코어 회로 각각에 소비되는 전류들을 포함할 수 있다. 입출력 회로는 집적 회로(200)의 외부로 전송되는 신호 또는 외부로부터 수신되는 신호를 위한 회로로서, 집적 회로(200)의 입출력 포트들에 각각 연결될 수 있다. 입력 신호를 위한 회로는 입력 버퍼를 포함할 수 있고, 출력 신호를 위한 회로는 출력 버퍼, 즉 신호 드라이버를 포함할 수 있다. 입력 신호에 따라 집적 회로(200) 내부의 도선에 신호를 출력하는 입력 버퍼와 비교할 때, 집적 회로(200) 외부의 도선에 연결된 신호 드라이버는 외부 도선의 캐패시턴스에 기인하여 출력 신호를 생성하기 위해 많은 양의 전류를 소비할 수 있다. 4 is a diagram illustrating a model 200 'of an
도 4에 도시된 바와 같이, 집적 회로 모델(200')은 복수개의 신호 드라이버들을(211 내지 214)를 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 집적 회로 모델(200')에 포함된 신호 드라이버들(211 내지 214)에 공급되는 전류를 시뮬레이션 함으로써 집적 회로 모델(200')의 동작 전류(i_pdn')가 도출될 수 있다.As shown in FIG. 4, the integrated circuit model 200 'may include a plurality of signal drivers 211-214. According to an exemplary embodiment of the present invention, by simulating the current supplied to the
도 4를 참조하면, 시스템(1000) 설계의 초기 단계에서 집적 회로(200)의 입출력 포트에 대한 정보가 이용 가능할 수 있다. 예를 들면, 집적 회로(200)가 4개의 출력 포트를 포함할 때, 도 4에 도시된 바와 같이 집적 회로 모델(200')는 4개의 신호 드라이버들(211 내지 214)을 포함할 수 있다. 신호 드라이버들(211 내지 214)은 상호연결 모델들(401 내지 404)에 각각 연결될 수 있고, 출력 신호들은 상호연결 모델들(401 내지 404)에 각각 전송될 수 있다. 상호연결 모델들(401 내지 404)은 도선의 레지스턴스, 캐패시턴스 및/또는 인덕턴스를 모델링하기 위한 저항, 캐패시터 및/또는 인덕터를 포함할 수 있다.Referring to FIG. 4, information about the input / output ports of the
본 발명의 예시적 실시예에 따라, 집적 회로 모델(200')의 출력 포트에 미리 정해진 데이터 패턴에 따라 천이하는 출력 신호가 생성되는 동안, 신호 드라이버들(211 내지 214)이 소비하는 동작 전류(i_pdn')가 시뮬레이션될 수 있다. 도 4에 도시된 바와 같이, 미리 정해진 데이터 패턴의 신호들(D1 내지 D4)이 신호 드라이버들(211 내지 214)에 인가될 수 있다. 신호들(D1 내지 D4)에 응답하여 신호 드라이버들(211 내지 214)이 출력 신호를 생성하는 동안, 동작 전류(i_pdn')가 시뮬레이션될 수 있다.According to an exemplary embodiment of the present invention, while an output signal that transits according to a predetermined data pattern is generated at the output port of the integrated circuit model 200 ', the operating current (current) consumed by the
본 발명의 예시적 실시예에 따라, 미리 정해진 데이터 패턴은 큰 동작 전류(i_pdn')가 시뮬레이션될 수 있도록, 신호들(D1 내지 D4)의 동시적인 천이를 포함할 수 있다. 또한, 동작 전류(i_pdn')을 도출하기 위해 이상적인 직류 전압인 공급 전압(v_dc)가 신호 드라이버들(211 내지 214)에 인가될 수 있다. 상호연결 모델(401, 402, 403 또는 404)은, 예컨대 LC 모델일 수 있다.According to an exemplary embodiment of the present invention, the predetermined data pattern may include a simultaneous transition of the signals D1 to D4 such that a large operating current i_pdn 'can be simulated. In addition, the supply voltage v_dc, which is an ideal DC voltage, can be applied to the
도 5a 및 5b는 본 발명의 예시적 실시예들에 따라 전류 프로파일을 추출하는 방법들을 나타내는 도면이다. 도 5a 및 5b에서 집적 회로(200)의 사양 정보를 수신하는 단계(S10b, S10c) 및 목표 임피던스를 계산하는 단계(S40b, S40c)는 도 3의 단계들(S10a, S40a)과 유사하다.5A and 5B are diagrams illustrating methods of extracting a current profile in accordance with exemplary embodiments of the present invention. The steps S10b and S10c of receiving the specification information of the
도 5a는 본 발명의 예시적 실시예에 따라 하나의 데이터 패턴에 기초하여 전류 프로파일을 추출하는 방법을 나타내는 도면이다. 도 4와 연계하여 도 5a를 참조하면, 본 발명의 예시적 실시예에 따라 전류 프로파일을 추출하는 단계(S20b)는 미리 정해진 데이터 패턴에 기초하여 동작 전류(i_pdn')를 시뮬레이션하는 단계(S21)를 포함할 수 있다. 예를 들면, 워스트 케이스에 대응하는 동작 전류(i_pdn')를 도출하기 위하여, 신호들(D1 내지 D4)이 동시에 천이하는 데이터 패턴에 따라 신호 드라이버들(411 내지 414)에 공급되는 동작 전류(i_pdn')가 시뮬레이션될 수 있다.5A is a diagram illustrating a method of extracting a current profile based on one data pattern in accordance with an exemplary embodiment of the present invention. Referring to FIG. 5A in conjunction with FIG. 4, step S20b of extracting a current profile according to an exemplary embodiment of the present invention includes step S21 of simulating an operating current i_pdn 'based on a predetermined data pattern, . ≪ / RTI > For example, in order to derive the operation current i_pdn 'corresponding to the worst case, the operation current i_pdn supplied to the signal drivers 411 through 414 in accordance with the data pattern that the signals D1 through D4 transit simultaneously Can be simulated.
본 발명의 예시적 실시예에 따라, 전류 프로파일을 추출하는 단계(S20b)는 그 다음에 시뮬레이션 결과, 즉 동작 전류(i_pdn')의 파형을 주파수 함수로 변환하할 수 있다(S22). 시뮬레이션 단계(S21)를 통해서 도출된 동작 전류(i_pdn')의 파형을 FFT를 사용하여 주파수의 함수로 변환함으로써 전류 프로파일이 추출될 수 있다.According to an exemplary embodiment of the present invention, the current profile extraction step S20b may then convert the simulation result, i. E., The waveform of the operating current i_pdn ', to a frequency function (S22). The current profile can be extracted by converting the waveform of the operating current i_pdn 'derived through the simulation step S21 into a function of frequency using FFT.
도 5b는 복수개의 데이터 패턴들에 기초하여 전류 프로파일을 추출하는 방법을 나타내는 도면이다. 도 4와 연계하여 도 5b를 참조하면, 본 발명의 예시적 실시예에 따라 집적 회로 모델(200')의 동작 전류(i_pdn')의 전류 프로파일을 추출하는 단계(S20c)는 복수개의 데이터 패턴들에 기초하여 동작 전류(i_pdn')를 시뮬레이션하는 단계(S23)를 포함할 수 있다. 예를 들면, 복수개의 데이터 패턴들은 미리 정해진 복수개의 데이터 패턴들을 포함할 수도 있고, 또는 랜덤하게 생성된 데이터 패턴들을 포함할 수도 있다. 복수개의 데이터 패턴들에 기초하여 동작 전류(i_pdn')가 시뮬레이션됨으로써 복수개의 시뮬레이션 결과들, 즉 복수개의 동작 전류(i_pdn')의 파형들이 생성될 수 있다.5B is a diagram illustrating a method of extracting a current profile based on a plurality of data patterns. Referring to FIG. 5B in conjunction with FIG. 4, step S20c of extracting the current profile of the operating current i_pdn 'of the integrated circuit model 200', according to an exemplary embodiment of the present invention, (Step S23) of simulating the operating current i_pdn 'based on the operating current i_pdn'. For example, the plurality of data patterns may comprise a plurality of predetermined data patterns, or may comprise randomly generated data patterns. A plurality of simulation results, that is, waveforms of a plurality of operating currents i_pdn ', can be generated by simulating the operating current i_pdn' based on a plurality of data patterns.
본 발명의 예시적 실시예에 따라, 전류 프로파일을 추출하는 방법(S20c)은 그 다음에, 복수개의 시뮬레이션 결과들(즉, 복수개의 동작 전류(i_pdn')의 파형들)을 주파수의 함수들로 변환할 수 있다(S24). 시뮬레이션 단계(S23)를 통해서 생성된 복수개의 시뮬레이션 결과들에 따른 동작 전류(i_pdn')의 파형들은 FFT를 사용하여 주파수의 함수들로 변환될 수 있다. 데이터 패턴에 따라 신호 드라이버들(211 내지 214)이 소비하는 동작 전류(i_pdn')는 변하므로, 복수개의 데이터 패턴들에 기초하여 시뮬레이션된 동작 전류(i_pdn')의 파형들은 서로 다를 수 있다.In accordance with an exemplary embodiment of the present invention, a method of extracting a current profile S20c may then comprise the steps of generating a plurality of simulation results (i. E., Waveforms of a plurality of operating currents i_pdn ' (S24). The waveforms of the operating current i_pdn 'according to the plurality of simulation results generated through the simulation step S23 can be converted into functions of frequency using FFT. Since the operating current i_pdn 'consumed by the
본 발명의 예시적 실시예에 따라, 전류 프로파일을 추출하는 방법은 변환된 주파수 함수들을 겹친 엔벨로프에서 최대값들을 추출할 수 있다(S25c). 도 7을 참조하면, 서로 다른 동작 전류(i_pdn')의 파형들로부터 변환된 주파수 함수들은 하나의 그래프에서 겹쳐질 수 있다. 이에 따라, 모든 주파수 영역에서 복수개의 주파수 함수들의 최소값 및 최대값으로 정의되는 엔벨로프가 정의될 수 있다. 본 발명의 예시적 실시예에 따라, 엔벨로프의 높은 값들을 포함하도록 전류 프로파일이 추출될 수 있다. 즉, 도 7에서 겹쳐진 그래프들에서 세로축 방향으로 가장 높은 곳에 위치한 점들을 추출함으로써 전류 프로파일이 추출될 수 있다.According to an exemplary embodiment of the present invention, the method of extracting the current profile may extract maximum values in the overlapping envelope of the converted frequency functions (S25c). Referring to FIG. 7, the frequency functions converted from the waveforms of different operating currents (i_pdn ') may overlap in one graph. Accordingly, an envelope defined by a minimum value and a maximum value of a plurality of frequency functions in all frequency ranges can be defined. According to an exemplary embodiment of the present invention, a current profile may be extracted to include high values of the envelope. In other words, the current profile can be extracted by extracting points located at the highest position in the vertical axis direction in the overlapping graphs in FIG.
복수개의 주파수 함수들로부터 모든 주파수에서 최대값을 추출함으로써, 전류 프로파일은 워스트 케이스에서 집적 회로 모델(200')이 소비하는 동작 전류(i_pdn')에 대응할 수 있다. 전력 전송 네트워크(100)는 워스트 케이스에서도 공급 전압의 허용오차 내에 동작 전압(v_pdn)이 존재하여야 하므로, 본 발명의 예시적 실시예에 따른 전력 전송 네트워크(100)의 프로토타입 생성 방법은 워스트 케이스에 대응하는 전류 프로파일을 추출할 수 있다.By extracting the maximum value at all frequencies from the plurality of frequency functions, the current profile can correspond to the operating current i_pdn 'consumed by the integrated circuit model 200' in the worst case. Since the
도 6은 본 발명의 예시적 실시예에 따라 도 2의 동작 전류(i_pdn)을 도출하기 위한 집적 회로 모델(200'')를 나타내는 도면이다. 본 발명의 예시적 실시예에 따라, 집적 회로(200)에 포함된 코어 회로의 전력 모델(220)을 사용함으로써 동작 전류(i_pdn'')이 추출될 수 있다. 예를 들면, 코어 회로는 RTL(Register Transfer Level)에 의해서 정의될 수 있고, 전력 모델 생성 툴은 코어 회로에 대응하는 RTL로부터 전력 모델(220)을 생성할 수 있다. 생성된 전력 모델(220)에 기초하여 동작 전류(i_pdn'')가 추출될 수 있다.Figure 6 is a diagram illustrating an
도 5a의 실시예와 유사하게, 전력 모델(220')에 기초하여 추출된 동작 전류(i_pdn'')를 FFT를 사용하여 주파수의 함수로 변환함으로써 전류 프로파일이 추출될 수 있다. 또한, 도 5b의 실시예와 유사하게, 전력 모델(220')에 기초하여 복수개의 동작 전류(i_pdn'')의 파형들이 추출될 수 있고, FFT를 통해서 주파수의 함수들로 변환될 수 있다. 그 다음에, 주파수의 함수들로부터 모든 주파수 영역에서 최대값을 포함하도록 전류 프로파일이 추출될 수 있다.Similar to the embodiment of FIG. 5A, the current profile can be extracted by converting the extracted operating current i_pdn '' based on power model 220 'into a function of frequency using FFT. Also, similar to the embodiment of FIG. 5B, waveforms of a plurality of operating currents i_pdn '' may be extracted based on the power model 220 'and converted to functions of frequency through an FFT. The current profile can then be extracted from the functions of frequency to include the maximum in all frequency domains.
도 7은 본 발명의 예시적 실시예에 따라, 추출된 동작 전류(i_pdn)를 주파수 도메인에서 도시하는 그래프이다. 도 7을 참조하면, 본 발명의 예시적 실시예에 따라 복수개의 동작 전류(i_pdn)의 파형들로부터 복수개의 주파수 함수들이 변환될 수 있고, 복수개의 주파수 함수들은 하나의 그래프에서 겹쳐질 수 있다. 이에 따라, 엔벨로프가 형성될 수 있고, 전류 프로파일은 엔벨로프의 높은 값들을 포함하도록 추출될 수 있다. 즉, 복수개의 주파수 함수들로부터 모든 주파수 영역에서 최대값을 포함하도록 전류 프로파일이 추출될 수 있다. 이에 따라, 전류 프로파일은 워스트 케이스에서 집적 회로(200)가 소비하는 동작 전류(i_pdn)에 대응할 수 있다.7 is a graph showing the extracted operating current i_pdn in the frequency domain, in accordance with an exemplary embodiment of the present invention. Referring to FIG. 7, a plurality of frequency functions may be transformed from waveforms of a plurality of operation currents i_pdn according to an exemplary embodiment of the present invention, and a plurality of frequency functions may overlap in one graph. Thus, an envelope can be formed and the current profile can be extracted to include high values of the envelope. That is, a current profile can be extracted from a plurality of frequency functions to include a maximum value in all frequency domains. Accordingly, the current profile can correspond to the operation current i_pdn consumed by the
도 8은 본 발명의 예시적 실시예에 따라 수동 소자의 배치 및 값을 결정하는 방법을 나타내는 도면이고, 도 9는 캐패시터 라이브러리(50)의 예시를 나타내는 도면이다. 도 8에서 목표 임피던스를 계산하는 단계(S40d)는 도 3의 단계(S40a)와 유사하다. 도 8에 도시된 바와 같이, 수동 소자의 배치 및 값을 결정하는 단계(S60d)는 디커플링 캐패시턴스를 계산하는 단계(S61), 디커플링 캐패시터의 배치 및 값을 결정하는 단계(S62) 및 전력 전송 네트워크(100) 내의 구성요소들을 연결하는 도선들의 허용 기생 인덕턴스를 결정하는 단계(S63)를 포함할 수 있다. 디커플링 캐패시터, 및 허용 기생 인덕턴스보다 낮은 기생 인덕턴스를 갖는 전력 전송 네트워크(100) 내의 구성요소들을 연결하는 도선들은 충전된 전하를 집적 회로(200)에 제공함으로써 동작 전압(v_pdn)을 공급 전압의 허용오차 내에 유지시키는 기능을 수행할 수 있다. 디커플링 캐패시터의 값, 즉 캐패시턴스에 따라 디커플링 캐패시터의 개수, 물리적인 크기 및 동작 주파수가 결정될 수 있다.FIG. 8 is a diagram illustrating a method for determining the placement and value of passive elements in accordance with an exemplary embodiment of the present invention, and FIG. 9 is an illustration of an example of a
본 발명의 예시적 실시예에 따라, 목표 임피던스로부터 목표 디커플링 캐패시턴스가 계산될 수 있다(S61).According to an exemplary embodiment of the present invention, the target decoupling capacitance may be calculated from the target impedance (S61).
수학식 2와 같이, 목표 디커플링 캐패시턴스(C_TAR)는 목표 임피던스(Z_TAR)로부터 계산될 수 있다. 수학식 2에 나타난 바와 같이, 목표 디커플링 캐패시턴스(C_TAR)는 주파수의 함수로서 정의될 수 있고, 목표 임피던스(Z_TAR)에 반비례할 수 있다. 전력 전송 네트워크(100)의 임피던스(Z_PDN)는 목표 임피던스(Z_TAR) 보다 낮게 설계될 수 있고, 전력 전송 네트워크(100)의 디커플링 캐패시턴스는 목표 디커플링 캐패시턴스(C_TAR)보다 높게 설계될 수 있다.As shown in
도 9를 참조하면, 캐패시터 라이브러리(50)는 복수개의 캐패시터들에 대한 캐패시터의 품번, 캐패시턴스, 크기 정보, 공진 주파수를 포함할 수 있다. 집적 회로(200)의 다이에 배치되는 캐패시터를 제외하고, 집적 회로(200)의 패키지 및 패키지가 부착되는 보드에 배치되는 캐패시터는 미리 정해진 캐패시턴스들, 예컨대 캐패시터 라이브러리(50)에 포함된 캐패시턴스들 중 하나를 가질 수 있고, 캐패시터 라이브러리(50)는 이러한 미리 정해진 캐패시턴스들에 따라 캐패시터의 특성에 대한 정보를 포함할 수 있다. 도 9에 도시된 바와 같이, 캐패시터는 공진 주파수를 가질 수 있고, 공진 주파수에서 캐패시터는 단락 회로와 유사하게 동작할 수 있으며, 캐패시터의 캐패시턴스가 상승할수록 공진 주파수는 감소할 수 있다. 캐패시터는 공진 주파수 보다 낮은 주파수 영역에서 캐패시터로서 기능할 수 있고, 이러한 주파수 영역은 동작 주파수라고 지칭될 수 있다. 캐패시터 라이브러리(50)는 캐패시터를 제조하는 업체에 의해 제공된 캐패시터들의 회로 모델들로부터 추출될 수 있다.Referring to FIG. 9, the
도 8에 도시된 바와 같이, 목표 디커플링 캐패시턴스 및 캐패시터 라이브러리(50)에 기초하여 디커플링 캐패시터의 배치 및 값이 결정될 수 있다(S62). 전력 전송 네트워크(100)의 디커플링 캐패시턴스가 목표 디커플링 캐패시턴스 보다 높으면서도, 캐패시터 라이브러리(50)가 제공하는 캐패시턴스들 중 최소가 될 수 있도록 전력 전송 네트워크(100)에 포함된 디커플링 캐패시터의 배치 및 캐패시턴스가 결정될 수 있다. 디커플링 캐패시터의 배치 및 캐패시턴스를 결정하는 것에 대한 자세한 내용은 도 10 내지 도 13에서 상세하게 설명될 것이다.As shown in FIG. 8, the arrangement and value of the decoupling capacitor can be determined based on the target decoupling capacitance and the capacitor library 50 (S62). The arrangement and capacitance of the decoupling capacitors included in the
도 10 내지 도 13은 디커플링 캐패시터의 배치 및 캐패시턴스를 결정하는 방법을 설명하기 위한 도면들이다. 도 10은 본 발명의 예시적 실시예에 따라 디커플링 캐패시터의 배치 및 캐패시턴스를 결정하는 방법을 나타내는 도면이다. 도 11은 본 발명의 예시적 실시예에 따라 디커플링 캐패시터가 배치되는 위치에 따른 복수개의 디커플링 캐패시터 그룹들을 나타내는 도면이다. 도 12는 본 발명의 예시적 실시예에 따라 복수개의 그룹들을 설정하는 동작을 나타내는 도면이다. 도 13은 본 발명의 예시적 실시예에 따라 전력 전송 네트워크(100)의 디커플링 캐패시터의 배치 및 캐패시턴스가 결정된 결과를 나타내는 도면이다. 이하 설명에서, 도 10 내지 도 13은 총괄적으로 참조된다.FIGS. 10 to 13 are diagrams for explaining a method of determining the arrangement and capacitance of a decoupling capacitor. FIG. 10 is a diagram illustrating a method for determining the placement and capacitance of a decoupling capacitor in accordance with an exemplary embodiment of the present invention. 11 is a diagram illustrating a plurality of groups of decoupling capacitors according to locations where a decoupling capacitor is disposed in accordance with an exemplary embodiment of the present invention. 12 is a diagram illustrating an operation for setting a plurality of groups according to an exemplary embodiment of the present invention. 13 is a diagram illustrating the results of determining the placement and capacitance of the decoupling capacitors of the
도 10을 참조하면, 디커플링 캐패시턴스를 계산하는 단계(S61e)는 도 8의 단계(S61)와 유사하다. 디커플링 캐패시터의 배치 및 캐패시턴스를 결정하는 단계(S62e)는 복수개의 그룹들을 설정하는 단계(S62_1)를 포함할 수 있다. 구체적으로, 목표 디커플링 캐패시턴스 및 디커플링 캐패시터가 배치되는 위치에 기초하여 복수개의 그룹들이 설정될 수 있다. 단계(S62_1)는 도 11 및 도 13을 참조하여 상세하게 설명된다.Referring to Fig. 10, step S61e of calculating the decoupling capacitance is similar to step S61 of Fig. The step S62e of determining the arrangement and capacitance of the decoupling capacitor may comprise the step of setting a plurality of groups (S62_1). Specifically, a plurality of groups may be set based on the target decoupling capacitance and the location where the decoupling capacitor is placed. The step S62_1 will be described in detail with reference to Figs. 11 and 13. Fig.
도 11을 참조하면, 시스템(2000)은 패키지(500) 및 VRM(600)이 부착된 보드(700)를 포함할 수 있다. 패키지(500)는 2개의 집적 회로들(200a, 200b)을 포함할 수 있고, 각각의 집적 회로들(200a, 200b)은 패키지 내부 보드들(501, 502)에 각각 위치할 수 있다. 보드(700)는 인쇄 회로 보드(Printed Circuit Board; PCB)일 수 있고, 보드(700)에 형성된 도선을 통해서 VRM(600)이 제공하는 전력, 즉 전류 및 전압이 패키지(500)에 포함된 집적 회로들(200a, 200b)에 전달될 수 있다. 전력 전송 네트워크(100)는 VRM(600) 및 집적 회로들(200a, 200b) 사이에 배치된 도선들 및 디커플링 캐패시터들(C1 내지 C6)로 구성될 수 있다.Referring to FIG. 11, a
도 11에 도시된 바와 같이, 전력 전송 네트워크(100)는 집적 회로(200b)의 다이 내부에 배치된 디커플링 캐패시터(C1), 집적회로들(200a, 200b)의 패키지(500) 내부에 배치된 디커플링 캐패시터(C2), 보드(700)에서 패키지(500)의 반대쪽 영역에 배치된 디커플링 캐패시터(C3), 패키지(500)로부터 제1 거리(L1)만큼 이격된 영역에 배치된 디커플링 캐패시터(C4), 패키지(500)로부터 제1 거리(L1)보다 긴 제2 거리(L2)만큼 이격된 영역에 배치된 디커플링 캐패시터(C5) 및 VRM(600)에 인접한 영역에 배치된 디커플링 캐패시터(C6)를 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 디커플링 캐패시터들(C1 내지 C6) 각각이 배치된 영역에 대응하는 제1 내지 제6 그룹(G1 내지 G6)이 설정될 수 있다. 제1 내지 제6 그룹들(G1 내지 G6) 각각은 공간적인 제약에 기인하여 배치 가능한 디커플링 캐패시터의 크기 및 개수를 가질 수 있다. 제1 거리(L1) 및 제2 거리(L2)는 시스템(2000)의 공간적인 제약에 따라 결정될 수 있다. 실시예에 따라 제4 그룹(G4) 및 제5 그룹(G5)은 하나의 그룹으로 취급될 수도 있다.11, the
도 12를 참조하면, 목표 디커플링 캐패시턴스가 도 12에 도시된 바와 같이 주어질 때, 전력 전송 네트워크(100)가 목표 디커플링 캐패시턴스보다 높은 디커플링 캐패시턴스를 가지도록 제1 내지 제6 그룹(G1 내지 G6)이 설정될 수 있다. 구체적으로, 제3 그룹(G3)에 배치 가능한 디커플링 캐패시터의 공진 주파수(또는 최대 동작 주파수)가 캐패시터 라이브러리(50)로부터 결정될 수 있다. 도 12에 도시된 바와 같이, 제3 그룹(G3)의 공진 주파수가 50MHz로 결정된 경우, 50MHz와 교차하는 목표 디커플링 캐패시턴스의 값은 약 2nF일 수 있다. 집적 회로(200b)의 다이 내부에 대응하는 제1 그룹(G1)에서 2nF의 디커플링 캐패시터의 배치가 가능한 경우, 제1 그룹(G1)의 디커플링 캐패시턴스는 2nF로 설정될 수 있다. 도 12와 다르게, 제1 그룹(G1)에서 2nF의 디커플링 캐패시터의 배치가 불가능한 경우, 제2 그룹(G2) 및 제1 그룹(G1)을 순차적으로 고려할 수 있다. 같은 방식으로, 제3 그룹 내지 제6 그룹(G3 내지 G6)의 캐패시턴스 및 공진 주파수가 설정될 수 있다.Referring to FIG. 12, when the target decoupling capacitance is given as shown in FIG. 12, the first to sixth groups G1 to G6 are set so that the
도 10에 도시된 바와 같이, 디커플링 캐패시터의 배치 및 캐패시턴스를 결정하는 단계(S62e)는 그 다음에, 복수개의 그룹들 각각에서 캐패시터 라이브러리(50)로부터 캐패시터를 선택하는 단계(S62_2)를 포함할 수 있다. 구체적으로, 복수개의 그룹들에 설정된 공진 주파수 및 캐패시턴스를 만족하도록 캐패시터 라이브러리(50)로부터 캐패시터를 선택할 수 있다.10, the step S62e of determining the arrangement and capacitance of the decoupling capacitor may then include the step of selecting a capacitor from the
도 12 및 도 13을 참조하면, 집적 회로(200b)의 다이 내부에 대응하는 제1 그룹(G1)에서 디커플링 캐패시터는 2nF으로 결정될 수 있고, 제2 그룹(G2)에서 디커플링 캐패시터는 맵핑되지 않을 수 있다. 제3 그룹(G3)의 디커플링 캐패시턴스는 30nF로 설정되었으므로, 캐패시터 라이브러리(50)로부터 33nF의 캐패시턴스 및 40MHz의 공진 주파수를 가지는 캐패시터를 고려할 수 있다. 그러나 공진 주파수가 제3 그룹(G3)의 공진 주파수에 도달하지 못하므로, 제3 그룹(G3)에서 디커플링 캐패시터는 15nF의 캐패시턴스 및 50MHz의 공진 주파수를 가지는 2개의 캐패시터들로 구성될 수 있다. 같은 방식으로, 제4 그룹 내지 제6 그룹(G4 내지 G6)에서 디커플링 캐패시터가 결정될 수 있다.12 and 13, the decoupling capacitors in the first group G1 corresponding to the inside of the die of the
도 14는 본 발명의 예시적 실시예에 따라 동작 전류(i_pdn)가 흐르는 전력 전송 네트워크에서 구성요소들을 연결하는 도선에서 허용 기생 인덕턴스를 계산하는 방법을 나타내는 도면이다. 허용 기생 인덕턴스는 집적 회로(200)의 물리적 레이아웃 및 보드 설계에서 설계 지침으로서 사용될 수 있다. 전력 전송 네트워크(100)에서의 구성요소들을 연결하는 도선들의 실제 기생 인덕턴스는 집적 회로(200), 패키지 및 보드에서 허용 값들보다 낮을 필요성이 있다. 도 10의 단계(S62e)가 종료된 후에, 도 14에 도시된 바와 같이 동작 전류(i_pdn)가 흐르는 도선의 허용 기생 인덕턴스가 계산될 수 있다. 도 14에 도시된 예시에서, 디커플링 캐패시터들(C1, C3 내지 C6)은 도 11의 디커플링 캐패시터들에 대응하고, 도 13에 도시된 실시예와 같이 제2 그룹(G2)의 디커플링 캐패시터(C2)는 배치되지 않는다.14 is a diagram illustrating a method for calculating an allowable parasitic inductance in a conductor connecting components in a power transmission network in which an operating current i_pdn flows in accordance with an exemplary embodiment of the present invention. The permissible parasitic inductance can be used as a design guide in the physical layout and board design of the
도 8 및 11과 연계하여 도 14를 참조하면, 디커플링 캐패시터들 사이의 도선이 가지는 허용 기생 인덕턴스가 계산될 수 있다. 도선이 가지는 실제 기생 인덕턴스는 도선의 길이 및 구조에 의존할 수 있다. 예를 들면, 패키지(500)의 패드를 통과하여 서로 연결된 디커플링 캐패시터(C2) 및 디커플링 캐패시터(C3) 사이의 기생 인덕턴스는 보드(700)의 도선으로 연결된 디커플링 캐패시터(C3) 및 디커플링 캐패시터(C4) 사이의 기생 인덕턴스와 다를 수 있다. 계산된 허용 기생 인덕턴스를 고려함으로써, 시스템(2000)을 설계할 때 디커플링 캐패시터들 사이를 연결하는 도선의 구조, 길이 및 폭 등을 적절하게 결정할 수 있고, 실제 기생 인덕턴스는 허용 기생 인덕턴스보다 낮을 필요성이 있다.Referring to Fig. 14 in conjunction with Figs. 8 and 11, the permissible parasitic inductance of the line between the decoupling capacitors can be calculated. The actual parasitic inductance of a conductor can depend on the length and structure of the conductor. The parasitic inductance between the decoupling capacitor C2 and the decoupling capacitor C3 connected to each other through the pad of the
본 발명의 예시적 실시예에 따라, 집적 회로(200a 또는 200b)로부터 VRM(600)으로 향하는 방향으로 순차적으로 허용 기생 인덕턴스들이 결정될 수 있다. 도 14의 (a) 내지 (d)는 순서대로, 기생 인덕턴스가 계산되는 방식을 나타낸다. 전력 전송 네트워크(100)의 전체 모델에 대응하는 도 14의 (d)에 도시된 바와 같이, 전력 전송 네트워크(100)는 디커플링 캐패시터들(C1, C3 내지 C6) 사이에 배치된, 전력 전송 네트워크(100)에서의 도선들의 기생 인덕턴스를 나타내는 인덕터들(L13, L34, L45, L56)을 포함하는 것으로 모델링 될 수 있다. 또한, 집적 회로(200a 또는 200b)의 다이 내부에 배치되어 고주파 성분을 담당하는 디커플링 캐패시터(C1)의 실제적인 동작을 반영하기 위하여, 도 14에 도시된 바와 같이, 전력 전송 네트워크(100)에서 온-다이 연결의 저항을 나타내기 위하여 저항(R1)이 디커플링 캐패시터(C1)과 직렬 연결될 수 있다.In accordance with an exemplary embodiment of the present invention, the permissible parasitic inductances can be sequentially determined in the direction from the
본 발명의 예시적 실시예에 따라, 제1 그룹(G1)의 디커플링 캐패시터(C1) 및 제3 그룹(G3)의 디커플링 캐패시터(C3) 사이의 인덕터(L13)의 허용 기생 인덕턴스가 먼저 계산될 수 있다. 도 13과 연계하여 도 14의 (d)를 참조하면, 50MHz에서 인덕터들(L34, L45, L56)의 인덕턴스들은 매우 높으므로 인덕터들(L34, L45, L56)은 근사적으로 개방 회로들로서 간주될 수 있다. 이에 따라, 50Mhz 이상의 고주파 성분을 담당하는 디커플링 캐패시터(C1), 및 디커플링 캐패시터(C1)에 이웃하는 디커플링 캐패시터(C3) 사이의 인덕터(L13)의 인덕턴스는 도 14의 (a)에 도시된 바와 같은 단순한 회로를 통해서 계산될 수 있다. 인덕터(L13)의 인덕턴스는, 본 회로의 공진 주파수가 50MHz가 되도록 결정될 수 있다.According to an exemplary embodiment of the present invention, the permissible parasitic inductance of the inductor L13 between the decoupling capacitor C1 of the first group G1 and the decoupling capacitor C3 of the third group G3 can be calculated first have. Referring to Figure 14 (d) in conjunction with Figure 13, the inductances of inductors L34, L45 and L56 at 50 MHz are so high that inductors L34, L45 and L56 are approximately considered open circuits . Thus, the inductance of the inductor L13 between the decoupling capacitor C1 that is responsible for a high frequency component of 50 MHz or more and the decoupling capacitor C3 that is adjacent to the decoupling capacitor C1 is the same as the inductance of the inductor L13 It can be calculated through a simple circuit. The inductance of the inductor L13 can be determined so that the resonance frequency of the circuit becomes 50 MHz.
인덕터(L13)의 인덕턴스를 계산하는 방식과 동일한 방식으로 인턱터들(L34, L45, L56)의 허용 기생 인덕턴스들이 계산될 수 있다. 예를 들면, 도 14의 (d)를 참조하면, 10MHz에서 인덕터들(L45, L56)의 허용 기생 인덕턴스들은 매우 높으므로 인덕터들(L45, L56)은 근사적으로 개방 회로들로서 간주될 수 있다. 이에 따라, 10Mhz 이상의 주파수 성분을 담당하는 디커플링 캐패시터(C3), 및 디커플링 캐패시터(c3)에 이웃하는 디커플링 캐패시터(C4) 사이의 인덕터(L34)의 인덕턴스는 도 14의 (b)에 도시된 바와 같은 회로를 통해서 계산될 수 있다. 인덕터 (L34)의 허용 기생 인덕턴스는, 본 회로의 공진 주파수가 10MHz가 되도록 결정될 수 있다. 인덕터들(L45, L56)의 인덕턴스들을 계산하는 방식은 전술한 바와 유사하므로 생략된다. 각각의 허용 기생 인덕턴스들을 계산하는 방법은, 본 명세서에서 하이-투-로우(high-to-low) 주파수 방법으로 지칭된다.The permissible parasitic inductances of the inductors L34, L45 and L56 can be calculated in the same manner as the method of calculating the inductance of the inductor L13. For example, referring to FIG. 14 (d), the permissible parasitic inductances of the inductors L45 and L56 at 10 MHz are very high, so the inductors L45 and L56 can be regarded as approximate open circuits. Accordingly, the inductance of the inductor L34 between the decoupling capacitor C3 that is responsible for a frequency component of 10 MHz or more and the decoupling capacitor C4 that is adjacent to the decoupling capacitor c3 is the same as that shown in FIG. 14 (b) Can be calculated through a circuit. The permissible parasitic inductance of the inductor L34 can be determined so that the resonance frequency of the circuit becomes 10 MHz. The manner of calculating the inductances of the inductors L45 and L56 is similar to that described above, and thus is omitted. The method of calculating the respective permissible parasitic inductances is referred to herein as a high-to-low frequency method.
도 15는 본 발명의 예시적 실시예에 따른 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법을 나타내는 도면이다. 도 15에 도시된 단계들(S10f, S20f, S40f, S60f)는 도 3에 도시된 단계들(S10a, S20a, S40a, S60a)와 유사하다. 본 발명의 예시적 실시예에 따라, 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법은 수동 소자의 배치 및 값이 결정(S60f)된 그 다음에, 결정된 수동 소자에 따른 전력 전송 네트워크가 실현 가능한지 판단하는 단계(S70f)를 포함할 수 있다. 만약, 전력 전송 네트워크가 실현 가능하지 않다고 판단되는 경우, 수동 소자의 배치 및 값을 결정하는 단계(S60f)가 다시 수행될 수 있다.15 is a diagram illustrating a method for creating a prototype of a
예를 들면, 도 11 및 도 13과 연계하여 도 15를 참조하면, 보드(700)에서 패키지(500)의 반대쪽 영역에 대응하는 제3 그룹(G3)에서 2개의 캐패시터들이 디커플링 캐패시터로서 선택되었으나, 패키지(500), 및 보드(700) 상에 부착되는 다른 구성 부품들에 의해서 제3 그룹(G3)에 대응하는 영역에 2개의 캐패시터들이 배치되지 못하는 것으로 판단될 수 있다. 이에 따라, 수동 소자의 배치 및 값을 결정하는 단계(S60f)가 다시 수행될 수 있고, 예컨대 그 결과 제2 그룹(G2)에서 캐패시터 라이브러리로부터 캐패시터가 선택될 수 있다. 또한, 도 14와 연계하여 도 15를 참조하면, 특정 디커플링 캐패시터들 사이에서 전력 전송 네트워크(100)에서의 도선들의 허용 기생 인덕턴스가 낮은 값을 가지는 것으로 계산되고 디커플링 캐패시터들의 배치에 따라 계산된 실제 기생 인덕턴스가 만족될 수 없는 경우, 수동 소자의 배치 및 값을 결정하는 단계(S60f)가 다시 수행될 수 있다.For example, referring to FIG. 15 in conjunction with FIGS. 11 and 13, two capacitors are selected as decoupling capacitors in the third group G3 corresponding to the area opposite to the
도 16은 본 발명의 예시적 실시예에 다른 컴퓨터로 읽을 수 있는 저장 매체(5000)를 도시하는 블록도이다. 컴퓨터로 읽을 수 있는 저장 매체(5000)는 컴퓨터에 명령어들 및/또는 데이터를 제공하는데 사용되는 동안 컴퓨터에 의해 읽혀질 수 있는 임의의 저장 매체를 포함할 수 있다. 예를 들면, 컴퓨터로 읽을 수 있는 저장 매체(5000)는 디스크, 테이프, CD-ROM, DVD-ROM, CD-R, CD-RW, DVD-R, DVD-RW 등과 같은 자기 또는 광학 매체, RAM, ROM, 플래시 메모리 등과 같은 휘발성 또는 비휘발성 메모리, USB 인터페이스를 통해서 엑세스 가능한 비휘발성 메모리, 그리고 MEMS(microelectromechanical systems) 등을 포함할 수 있다. 컴퓨터로 읽을 수 있는 저장 매체(5000)는 컴퓨터에 삽입 가능하거나, 컴퓨터 내에 집적되거나, 네트워크 및/또는 무선 링크와 같은 통신 매개체를 통해서 컴퓨터와 결합될 수 있다. 16 is a block diagram illustrating another computer-
도 16에 도시된 바와 같이, 컴퓨터로 읽을 수 있는 저장 매체(5000)는 전력 전송 네트워크 설계 프로그램(5200), 집적 회로 정보(5400), 캐패시터 라이브러리(5600)와 같이 전력 전송 네트워크(100)의 프로토타입을 생성하는데 필요한 소스 데이터를 포함할 수 있고, 전력 전송 네트워크(100)의 프로토타입을 생성하는 과정에서 생성된 데이터를 관리하기 위한 데이터 구조(5800)를 포함할 수 있다. 16, a computer-
전력 전송 네트워크 설계 프로그램(5200)은 전력 전송 네트워크(100)의 프로토타입을 생성하는 방법을 수행하는 복수개의 명령들을 포함할 수 있다. 예를 들면, 컴퓨터로 읽을 수 있는 저장 매체(5000)는 선행하는 도면들 중 하나 이상에서 도시된 순서도들의 일부나 전부를 구현하는 임의의 명령어들을 포함하는 전력 전송 네트워크 설계 프로그램(5200)을 저장할 수 있다.The power transmission
집적 회로 정보(5400)는 집적 회로(200)의 사양에 대한 정보를 포함할 수 있고, 예컨대 집적 회로의 출력 포트, 공급 전압 및 공급 전압의 허용오차에 대한 정보를 포함할 수 있다. 캐패시터 라이브러리(5600)는 복수개의 캐패시터들 각각의 캐패시턴스 및 공진 주파수에 대한 정보를 포함할 수 있다. 데이터 구조(5800)는 전력 전송 네트워크 설계 프로그램(5200)에 따라 수행되는 전력 전송 네트워크(100)의 프로토타입 생성 과정에서 생성된 데이터, 예컨대 목표 임피던스 등을 관리하기 위한 저장 공간 등을 포함할 수 있다.The
도 17은 본 발명의 예시적 실시예에 따른 컴퓨터 시스템(6000)을 도시하는 블록도이다. 도 17에 도시된 바와 같이, 컴퓨터 시스템(6000)은 프로세서(6200), 메모리(6400) 및 다양한 주변 장치들(6600)을 포함할 수 있다. 프로세서(6200)는 메모리(6400) 및 주변 장치들(6600)과 연결될 수 있다.17 is a block diagram illustrating a
프로세서(6200)는 이상에서 설명된 본 발명의 예시적 실시예들에 따른 방법들 중 적어도 하나를 수행하는 명령어들을 실행하도록 구성될 수 있다. 본 발명의 예시적 실시예에 따라, 프로세서(6200)는 임의의 명령어 세트(예컨대, IA-32(Intel Architecture-32), 64 비트 확장 IA-32, x86-64, PowerPC, Sparc, MIPS, ARM, IA-64 등)를 실행할 수 있다. 또한, 컴퓨터 시스템(6000)은 하나 이상의 프로세서를 포함할 수도 있다.The
프로세서(6200)는 임의의 방식으로 메모리(6400) 및 주변 장치들(6600)과 연결될 수 있다. 예를 들면, 프로세서(6200)는 메모리(6400) 및/또는 주변 장치들(6600)과 다양한 상호연결들을 통해서 연결될 수 있다. 뿐만 아니라, 하나 이상의 브릿지 칩들이 프로세서(6200), 메모리(6400) 및 주변 장치들(6600) 사이에 다중 연결들을 생성하면서 이러한 구성부품들을 연결하는데 사용될 수 있다.
메모리(6400)는 임의의 유형의 메모리 시스템을 포함할 수 있다. 예를 들면, 메모리(6400)는 DRMA, DDR SDRAM, RDRAM 등을 포함할 수 있다. 메모리 컨트롤러가 메모리(6400)에 인터페이스하기 위하여 포함될 수 있으며, 그리고/또한 프로세서(6200)가 그 메모리 컨트롤러를 포함할 수 있다. 메모리(6400)는 이상에서 설명된 집적 회로의 레이아웃을 생성하는 방법을 수행하는 명령어들 및 프로세서(6200)에 의해 처리되는 데이터를 저장할 수 있다.
주변 장치들(6600)은 컴퓨터시스템(6000)에 포함되거나 결합될 수 있는 임의의 유형의 하드웨어 장치들, 예컨대 저장 장치 또는 입출력 장치(비디오 하드웨어, 오디오 하드웨어, 사용자 인터페이스 장치들, 네트워킹 하드웨어 등) 등을 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 발명의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, exemplary embodiments have been disclosed in the drawings and specification. While the embodiments have been described herein with reference to specific terms, it should be understood that they have been used only for purposes of describing the technical idea of the invention and not for limiting the scope of the invention as defined in the claims . Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
Claims (10)
상기 집적 회로의 시뮬레이션 결과로부터 상기 집적 회로가 소비하는 동작 전류 의 전류 프로파일을 추출하는 단계;
상기 전류 프로파일 , 상기 집적 회로의 공급 전압 및 상기 공급 전압의 허용오차에 기초하여 상기 전력 전송 네트워크의 목표 임피던스를 계산하는 단계;
상기 목표 임피던스에 기초하여, 상기 집적 회로의 다이 내부, 패키지 내부 및 상기 패키지가 부착되는 보드 중 하나에 적어도 하나의 수동 소자의 배치를 결정하고, 상기 수동 소자의 값을 결정하는 단계; 및
상기 적어도 하나의 수동 소자를 포함하는 전력 전송 네트워크의 프로토타입을 컴퓨터로 처리할 수 있는 데이터로서 생성하는 단계를 포함하는 전력 전송 네트워크의 프로토타입 생성 방법.A computer-implemented method of generating a prototype of a power transmission network of an integrated circuit,
Extracting a current profile of an operating current consumed by the integrated circuit from a simulation result of the integrated circuit;
Calculating a target impedance of the power transmission network based on the current profile, a supply voltage of the integrated circuit, and a tolerance of the supply voltage;
Determining placement of at least one passive element in the die of the integrated circuit, in the package, and in one of the boards to which the package is attached, based on the target impedance, and determining a value of the passive element; And
Generating a prototype of the power transmission network including the at least one passive element as computer processable data.
상기 전류 프로파일 및 상기 목표 임피던스는 각각 주파수의 함수들인 것을 특징으로 하는 전력 전송 네트워크의 프로토타입 생성 방법.The method according to claim 1,
Wherein the current profile and the target impedance are functions of frequency, respectively.
상기 전력 전송 네트워크의 프로토타입 생성 방법은 상기 집적 회로의 사양 정보를 컴퓨터 시스템을 통해서 수신하는 단계를 더 포함하고,
상기 사양 정보는 상기 집적 회로의 입출력 포트, 공급 전압 및 상기 공급 전압의 허용오차에 대한 정보를 포함하는 것을 특징으로 하는 전력 전송 네트워크의 프로토타입 생성 방법.The method according to claim 1,
Wherein the method of prototyping the power transmission network further comprises receiving specification information of the integrated circuit through a computer system,
Wherein the specification information includes information on an input / output port of the integrated circuit, a supply voltage, and a tolerance of the supply voltage.
상기 전류 프로파일을 추출하는 단계는,
상기 입출력 포트에서 신호들이 미리 정해진 데이터 패턴에 따라 천이하는 동안 상기 동작 전류를 시뮬레이션하는 단계; 및
상기 시뮬레이션 결과를 주파수의 함수로 변환하는 단계를 포함하는 것을 특징으로 하는 전력 전송 네트워크의 프로토타입 생성 방법.The method of claim 3,
The step of extracting the current profile comprises:
Simulating the operating current while the signals at the input / output port transit according to a predetermined data pattern; And
And converting the simulation result into a function of frequency.
상기 전류 프로파일을 추출하는 단계는, 복수개의 데이터 패턴들에 기초한 주파수의 함수들로부터 모든 주파수 영역에서 최대값을 포함하도록 상기 전류 프로파일을 추출하는 단계를 더 포함하는 것을 특징으로 하는 전력 전송 네트워크의 프로토타입 생성 방법.5. The method of claim 4,
Wherein extracting the current profile further comprises extracting the current profile from the functions of frequency based on the plurality of data patterns to include a maximum value in all frequency domains. How to create a type.
상기 목표 임피던스를 계산하는 단계는, 상기 공급 전압 및 상기 공급 전압의 허용오차의 곱을 상기 전류 프로파일로서 나눔으로써 상기 목표 임피던스를 생성하는 단계를 포함하는 것을 특징으로 하는 전력 전송 네트워크의 프로토타입 생성 방법.The method of claim 3,
Wherein the step of calculating the target impedance comprises generating the target impedance by dividing the product of the supply voltage and the tolerance of the supply voltage as the current profile.
상기 전류 프로파일을 추출하는 단계는, 상기 집적 회로의 코어 회로에 대한 전력 전송 네트워크를 위한 상기 집적 회로의 칩 전력 모델을 시뮬레이션함으로써 전력 프로파일을 추출하는 단계를 포함하는 것을 특징으로 하는 전력 전송 네트워크의 프로토타입 생성 방법.The method according to claim 1,
Wherein extracting the current profile comprises extracting a power profile by simulating a chip power model of the integrated circuit for a power transmission network for the core circuit of the integrated circuit. How to create a type.
상기 수동 소자의 배치 및 값을 결정하는 단계는,
상기 목표 임피던스로부터 목표 디커플링 캐패시턴스를 계산하는 단계;
상기 목표 디커플링 캐패시턴스 및 캐패시터 라이브러리에 기초하여 적어도 하나의 디커플링 캐패시터의 배치 및 캐패시턴스을 결정하는 단계; 및
상기 집적 회로, 상기 패키지 및 상기 보드에서 구성요소들 사이 상기 전력 전송 네트워크의 도선들의 허용 기생 인덕턴스를 계산하는 단계를 포함하고,
상기 캐패시터 라이브러리는 복수개의 캐패시터들 각각의 캐패시턴스, 크기 및 공진 주파수에 대한 정보를 포함하는 것을 특징으로 하는 전력 전송 네트워크의 프로토타입 생성 방법.The method according to claim 1,
Wherein the step of determining the placement and value of the passive element comprises:
Calculating a target decoupling capacitance from the target impedance;
Determining placement and capacitance of at least one decoupling capacitor based on the target decoupling capacitance and the capacitor library; And
Calculating the permissible parasitic inductance of the conductors of the power transmission network between the components in the integrated circuit, the package, and the board,
Wherein the capacitor library includes information on a capacitance, a size, and a resonance frequency of each of the plurality of capacitors.
상기 목표 디커플링 캐패시턴스는 상기 목표 임피던스 및 상기 공진 주파수에 기초하여 계산되는 것을 특징으로 하는 전력 전송 네트워크의 프로토타입 생성 방법.9. The method of claim 8,
Wherein the target decoupling capacitance is calculated based on the target impedance and the resonant frequency.
상기 디커플링 캐패시터의 배치 및 캐패시턴스을 결정하는 단계는,
상기 보드에 배치가 결정된 디커플링 캐패시터를 상기 패키지로부터 미리 정해진 거리들만큼 이격된 영역들 중 하나에 상기 디커플링 캐패시터의 배치를 결정하는 단계를 포함하는 것을 특징으로 하는 전력 전송 네트워크의 프로토타입 생성 방법.9. The method of claim 8,
Wherein the step of determining the arrangement and capacitance of the decoupling capacitor comprises:
And determining a placement of the decoupling capacitor in one of the areas spaced from the package by a predetermined distance. ≪ Desc / Clms Page number 21 >
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140122927A KR20160032592A (en) | 2014-09-16 | 2014-09-16 | Method for generating prototype of power delivery network of integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140122927A KR20160032592A (en) | 2014-09-16 | 2014-09-16 | Method for generating prototype of power delivery network of integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160032592A true KR20160032592A (en) | 2016-03-24 |
Family
ID=55651465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140122927A KR20160032592A (en) | 2014-09-16 | 2014-09-16 | Method for generating prototype of power delivery network of integrated circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20160032592A (en) |
-
2014
- 2014-09-16 KR KR1020140122927A patent/KR20160032592A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6588002B1 (en) | Method and system for predictive layout generation for inductors with reduced design cycle | |
US9501593B2 (en) | Semiconductor device design method, system and computer program product | |
US8856701B1 (en) | Method of radio-frequency and microwave device generation | |
US7698670B2 (en) | Method and apparatus for designing semiconductor integrated device using noise current and impedance characteristics of input/output buffers between power supply lines | |
US9563734B2 (en) | Characterizing cell using input waveform generation considering different circuit topologies | |
CN104933214A (en) | Integrated circuit designing method and device | |
CN112231866B (en) | Capacitance selection method, device, server and medium of power distribution network | |
JP6307506B2 (en) | Transition between resonant and normal clocking modes | |
US20090228845A1 (en) | Method, design program and design system for semiconductor device | |
Du et al. | Worst-case noise prediction with non-zero current transition times for early power distribution system verification | |
CN103870617A (en) | Auto-place-route method for low-frequency chip | |
Han et al. | A knowledge based method for optimization of decoupling capacitors in power delivery networks | |
CN114757143B (en) | Decoupling capacitor selection method and device, server and readable storage medium | |
US10401397B2 (en) | Device for measuring integrated circuit current and method of measuring integrated circuit current using the device | |
KR20160015824A (en) | Method for simulating electronic circuit comprising charge pump | |
US10628623B2 (en) | Non-transitory computer-readable recording medium recording detour wiring check program, detour wiring check method, and information processing apparatus | |
JP2009042905A (en) | Noise analyzing method for integrated circuit device, noise analyzing system for integrated circuit device, integrated circuit device, electronic equipment, noise analysis program for integrated circuit device, and information storage medium | |
US6704680B2 (en) | Method for decoupling capacitor optimization for a temperature sensor design | |
JP2009199338A (en) | Design support device and method for power supply circuit | |
KR20160032592A (en) | Method for generating prototype of power delivery network of integrated circuit | |
US10198545B1 (en) | Systems and methods for extraction of electrical specifications from prelayout simulations | |
US20130024831A1 (en) | System-level method for reducing power supply noise in an electronic system | |
US20170091373A1 (en) | Design supporting apparatus of semiconductor integrated circuit, countermeasure method of electromagnetic interference of semiconductor integrated circuit, and recording medium | |
Bairamkulov et al. | Versatile framework for power delivery exploration | |
US8819613B2 (en) | Power supply circuit design system and power supply circuit design method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |