KR20160031734A - A method of performing a pretreatment for measuring a life time of recombination - Google Patents
A method of performing a pretreatment for measuring a life time of recombination Download PDFInfo
- Publication number
- KR20160031734A KR20160031734A KR1020140121766A KR20140121766A KR20160031734A KR 20160031734 A KR20160031734 A KR 20160031734A KR 1020140121766 A KR1020140121766 A KR 1020140121766A KR 20140121766 A KR20140121766 A KR 20140121766A KR 20160031734 A KR20160031734 A KR 20160031734A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- oxide film
- heat treatment
- recombination lifetime
- treatment furnace
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000005215 recombination Methods 0.000 title abstract description 37
- 230000006798 recombination Effects 0.000 title abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000006388 chemical passivation reaction Methods 0.000 claims abstract description 14
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract description 11
- 239000012298 atmosphere Substances 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 34
- 238000005121 nitriding Methods 0.000 claims 1
- 238000002203 pretreatment Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 27
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000007781 pre-processing Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001546 nitrifying effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
실시 예는 실리콘 웨이퍼의 재결합 라이프 타임 측정을 위한 전처리 수행 방법에 관한 것이다.The embodiment relates to a method for performing pre-processing for measuring the recombination lifetime of a silicon wafer.
실리콘 웨이퍼의 벌크(Bulk) 내에 존재하는 금속 오염을 측정하는 기술 중 마이크로 광전도도 감쇠 방법(Microwave-photoconductivity decay method, 이하 "μ-PCD" 방법이라 한다)은 빠른 피드백(Fedd-back)이 가능하고, 면 내 정보를 한눈에 확인 가능하기 때문에, 널리 사용되는 방법 중의 하나이다.Microwave-photoconductivity decay method (hereinafter referred to as "μ-PCD" method) among the techniques for measuring metal contamination in the bulk of silicon wafers is capable of fast feedback And it is one of the widely used methods because the information in the plane can be confirmed at a glance.
μ-PCD 방법은 웨이퍼에 광을 조사하여 발생하는 잉여 캐리어가 재결합될 때까지의 시간을 측정함으로써 빠르고 간편하게 실리콘 웨이퍼의 벌크 내의 금속 오염을 분석하는 방법이다.The μ-PCD method is a method for quickly and easily analyzing metal contamination in the bulk of a silicon wafer by measuring the time until the surplus carriers generated by irradiating the wafer with light are recombined.
μ-PCD 방법을 이용하여 실리콘 웨이퍼의 벌크 내의 금속 오염을 분석하기 위해서는 실리콘 웨이퍼의 벌크 내에 생성시킨 잉여 캐리어들이 웨이퍼 표면에서 재결합하는 것을 방지하기 위한 전처리 작업이 필요하다.To analyze metal contamination in the bulk of a silicon wafer using the μ-PCD method, a pre-treatment is required to prevent the excess carriers generated in the bulk of the silicon wafer from recombining on the wafer surface.
실시 예는 열처리로 반입 단계에 기인하여 짧아지는 재결합 라이프 타임을 보상하여 정확한 재결합 라이프 타임 측정을 위한 전처리 방법을 제공한다.The embodiment provides a preprocessing method for accurately measuring the recombination lifetime by compensating the recombination lifetime shortened due to the heat treatment transfer step.
실시 예에 따른 재결합 라이프 타임 측정을 위한 전처리 방법은 실리콘 기판을 질소 분위기의 열처리로 내에 반입하는 단계; 상기 열처리로 내부를 산소 분위기로 하고, 상기 실리콘 기판에 산화막을 형성하는 단계; 상기 산화막이 형성된 실리콘 기판을 열처리로 밖으로 반출하는 단계; 상기 반출된 실리콘 기판으로부터 상기 산화막을 제거하는 단계; 및 상기 산화막이 제거된 실리콘 기판의 표면에 대하여 케미컬 부동화 처리를 수행하는 단계를 포함한다.The pretreatment method for measuring the recombination lifetime according to an embodiment includes: bringing a silicon substrate into a heat treatment furnace in a nitrogen atmosphere; Forming an oxygen atmosphere in the heat treatment furnace and forming an oxide film on the silicon substrate; Removing the silicon substrate having the oxide film formed thereon out of the heat treatment furnace; Removing the oxide film from the removed silicon substrate; And performing a chemical passivation process on the surface of the silicon substrate from which the oxide film has been removed.
상기 열처리로 내에 반입하는 단계에서 상기 질소 분위기는 질소 100%의 분위기일 수 있다.In the step of bringing into the heat treatment furnace, the nitrogen atmosphere may be an atmosphere of 100% nitrogen.
상기 열처리로 내에 반입하는 단계에서 상기 실리콘 기판의 표면에 질화막이 형성될 수 있다.A nitride film may be formed on the surface of the silicon substrate in the step of bringing the silicon substrate into the heat treatment furnace.
실시 예는 열처리로 반입 단계에 기인하여 짧아지는 재결합 라이프 타임을 보상하여 정확한 재결합 라이프 타임 측정을 할 수 있도록 한다.The embodiment can compensate for the recombination lifetime which is shortened due to the step of bringing the annealing furnace into account so that accurate recombination lifetime measurement can be performed.
도 1은 실시 예에 따른 재결합 라이프 타임 측정을 위한 전처리 수행 방법의 플로챠트를 나타낸다.
도 2는 기판 준비 내지 산화막 형성 단계들만을 완료한 샘플 웨이퍼들의 재결합 라이프 타임 측정 결과를 나타낸다.
도 3은 기판 준비 내지 케미컬 부동태화 처리 단계들을 완료한 샘플 웨이퍼들의 재결합 라이프 타임 측정 결과를 나타낸다.
도 4는 도 2 및 도 3에 도시된 샘플 웨이퍼들의 재결합 라이프 타임의 평균값을 나타낸다.1 shows a flowchart of a pre-processing method for measuring recombination lifetime according to an embodiment.
2 shows the results of the recombination lifetime measurement of sample wafers after completing the substrate preparation or oxide film formation steps only.
Figure 3 shows the results of the recombination lifetime measurement of sample wafers that have completed substrate preparation or chemical passivation processing steps.
Fig. 4 shows the average value of the recombination lifetime of the sample wafers shown in Figs. 2 and 3. Fig.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 재결합 라이프 타임 측정을 위한 전처리 수행 방법을 설명한다.In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings. Hereinafter, a preprocessing method for measuring recombination lifetime according to an embodiment will be described with reference to the accompanying drawings.
도 1은 실시 예에 따른 재결합 라이프 타임 측정을 위한 전처리 수행 방법의 플로챠트를 나타낸다.1 shows a flowchart of a pre-processing method for measuring recombination lifetime according to an embodiment.
도 1을 참조하면, 먼저 재결합 라이프 타임을 측정하고자 하는 기판을 준비한다(S110). 이때 기판은 단결정 또는 다결정 실리콘 기판일 수 있으며, 보론(boron)과 같은 p형 도펀트가 도핑된 p형 실리콘 기판이거나, 인 또는 비소와 같은 n형 도펀트가 도핑된 n형 실리콘 기판일 수 있다.Referring to FIG. 1, a substrate is prepared for measuring the recombination lifetime (S110). The substrate may be a single crystalline or polycrystalline silicon substrate, a p-type silicon substrate doped with a p-type dopant such as boron, or an n-type silicon substrate doped with an n-type dopant such as phosphorus or arsenic.
여기서 재결합 라이프 타임이란 실리콘에 전자 등의 캐리어를 주입했을 때에 과잉 캐리어의 농도가 재결합에 의해 기준 값(예컨대, 1/e)까지 감소할 때까지의 시간을 말한다.Here, the recombination lifetime refers to the time until the concentration of the excess carrier decreases by recombination to a reference value (for example, 1 / e) when carriers such as electrons are injected into silicon.
다음으로 준비된 기판을 질소 분위기이고, 600℃ ~ 800℃의 온도를 갖는 열처리로(furnace) 내로 반입한다(S120).Next, the prepared substrate is transferred into a furnace having a nitrogen atmosphere at a temperature of 600 ° C to 800 ° C (S 120).
이때 열처리로는 질화성 분위기로의 처리가 가능한 것을 사용할 수 있고, 복수의 실리콘 기판을 동시에 열처리로 내에 반입할 수도 있다.At this time, a heat treatment furnace capable of being treated in a nitrifying atmosphere can be used, and a plurality of silicon substrates can be carried into the heat treatment furnace at the same time.
질소 분위기란 질소 100%의 분위기일 수 있으나, 이에 한정되는 것은 아니며, 실리콘에 대하여 불활성 가스인 아르곤 등의 가스를 혼합할 수 있다.The nitrogen atmosphere may be an atmosphere of 100% nitrogen, but is not limited thereto, and a gas such as argon, which is an inert gas, may be mixed with silicon.
질소 분위기의 열처리로 내에 반입된 실리콘 기판 표면에는 질화막이 생성될 가능성이 있으며, 이렇게 실리콘 기판 표면에 생성되는 질화막은 재결합 라이프 타임을 감소시키는 원인이 될 수 있다.A nitride film may be formed on the surface of the silicon substrate transferred into the heat treatment furnace in the nitrogen atmosphere. Thus, the nitride film formed on the surface of the silicon substrate may cause a decrease in the recombination lifetime.
실리콘 기판을 열처리로 내에 반입한 후, 열처리로 내부를 산소 분위기 하에서 가열하여 실리콘 기판에 산화막을 형성한다(S130).After the silicon substrate is brought into the heat treatment furnace, the inside of the heat treatment furnace is heated in an oxygen atmosphere to form an oxide film on the silicon substrate (S130).
예컨대, 열처리로 내부를 산소 분위기하에서 850℃ ~ 1050℃의 온도가 되도록 가열하여 실리콘 기판 표면에 산화막을 형성할 수 있다.For example, an oxide film can be formed on the surface of a silicon substrate by heating the inside of the heat treatment furnace to a temperature of 850 ° C to 1050 ° C under an oxygen atmosphere.
만약 S120 단계에서 질화막이 형성된 경우에는 S130 단계의 산화막은 질화막 상에 형성될 수 있다.If the nitride film is formed in step S120, the oxide film in step S130 may be formed on the nitride film.
이때 산소 분위기는 산소 100%의 분위일 수 있으나, 이에 한정되는 것은 아니며, 산소 원자를 함유하고 실리콘 기판 표면에 산화막을 형성할 수 있는 정도면 충분하다.At this time, the oxygen atmosphere may be a level of 100% oxygen, but it is not limited thereto, and it is enough to contain an oxygen atom and form an oxide film on the surface of the silicon substrate.
열처리 시간은 실리콘 기판 표면에 산화막을 형성할 수 있는 시간이면 충분하다. 예컨대, 열처리 시간은 10분 이상 2시간 미만일 수 있다.The heat treatment time is sufficient for forming the oxide film on the surface of the silicon substrate. For example, the heat treatment time can be from 10 minutes to less than 2 hours.
산화막 형성을 완료한 후에 열처리로 내의 실리콘 기판을 열처리로 밖으로 반출한다(S140). 실리콘 기판의 반출 시의 열처리로의 온도는 수소 어닐링 온도에서 수행될 수 있으나, 이에 한정되는 것은 아니다.After the formation of the oxide film is completed, the silicon substrate in the heat treatment furnace is taken out of the heat treatment furnace (S140). The temperature of the heat treatment furnace at the time of carrying out the silicon substrate can be performed at the hydrogen annealing temperature, but is not limited thereto.
다른 실시 예에서 실리콘 기판의 반출 시의 열처리로의 온도는 수소 어닐링 온도보다 높을 수도 있고, 낮을 수도 있다. 예컨대, 실리콘 기판의 반출 시의 열처리로의 온도는 600℃ ~ 1000℃일 수 있으나, 이에 한정되는 것은 아니다.In another embodiment, the temperature of the heat treatment furnace during the removal of the silicon substrate may be higher or lower than the hydrogen annealing temperature. For example, the temperature of the heat treatment furnace at the time of removing the silicon substrate may be 600 ° C to 1000 ° C, but is not limited thereto.
다음으로 열처리로에서 반출된 실리콘 기판으로부터 산화막을 제거한다(S150). 예컨대, 불산에 실리콘 기판을 담금으로써, 산화막을 제거할 수 있다.Next, the oxide film is removed from the silicon substrate taken out from the heat treatment furnace (S150). For example, by immersing a silicon substrate in hydrofluoric acid, the oxide film can be removed.
만약 S120 단계에서 질화막이 형성된 경우에는, 형성된 질화막도 같이 제거할 수 있다.If the nitride film is formed in step S120, the formed nitride film may be removed as well.
다음으로 산화막을 제거한 실리콘 기판의 표면에 대하여 케미컬 부동태화(Chemical Passivation) 처리를 수행한다(S160).Next, a chemical passivation treatment is performed on the surface of the silicon substrate from which the oxide film has been removed (S160).
예컨대, 케미컬 부동태화(Chemical Passivation)는 실리콘 기판의 표면 불활성화를 의미하며, 실리콘 기판의 표면을 요오드 또는 킨히드론이 용해된 유기 용액에 담금으로써 수행될 수 있다. 예컨대, 유기 용액은 에탄올 또는 메탄올일 수 있으나, 이에 한정되는 것은 아니다.For example, chemical passivation means surface inactivation of a silicon substrate, and can be performed by immersing the surface of the silicon substrate in an organic solution in which iodine or quinhydron is dissolved. For example, the organic solution may be ethanol or methanol, but is not limited thereto.
상술한 S110 내지 S160에 의하여 재결합 라이프 타임 측정을 위한 전처리 공정이 완료될 수 있다.The preprocessing process for measuring the recombination lifetime can be completed by S110 to S160 described above.
실시 예의 열처리로 반입 단계(S120)는 질소 분위기에서 수행되고, 산화막 형성 단계(S130)는 산소 분위기에서 수행될 수 있다.The heat treatment furnace step (S120) of the embodiment may be performed in a nitrogen atmosphere, and the oxide film formation step (S130) may be performed in an oxygen atmosphere.
열처리 반입 단계(S120)에서 발생한 표면 준위에 의하여 재결합 라이프 타임의 저하가 발생할 수 있고, 또한 열처리 반입 단계(S120)에서 생성된 질화막에 의하여 재결합 라이프 타임의 저하가 발생할 수 있다. 실시 예는 이러한 재결합 라이프 타임의 저하를 산화막 제거 단계(S150) 및 케미컬 부동태화 처리 단계(S160)를 통하여 보상할 수 있다.The recombination lifetime may be lowered due to the surface level generated in the heat treatment bring-in step (S120), and the recombination lifetime may be lowered due to the nitride film generated in the heat treatment bring-in step (S120). The embodiment can compensate for such deterioration of the recombination lifetime through the oxide film removing step (S150) and the chemical passivation processing step (S160).
μ-PCD 방법을 이용하여 전처리 공정이 수행된 실리콘 기판의 재결합 라이프 타임을 측정한다.The recombination lifetime of the silicon substrate subjected to the pretreatment process is measured using the μ-PCD method.
도 2는 기판 준비 내지 산화막 형성 단계들(S110 ~ S130)만을 완료한 두께가 서로 다른 샘플 웨이퍼들(3,4,5,6)의 재결합 라이프 타임 측정 결과를 나타낸다. x축은 웨이퍼의 위치를 나타내고, y축은 측정된 재결합 라이프 타임을 나타낸다.FIG. 2 shows a result of measuring the recombination lifetime of the sample wafers 3, 4, 5, and 6 having different thicknesses after completing the substrate preparation or the oxide film forming steps S110 to S130. The x-axis represents the position of the wafer, and the y-axis represents the measured recombination lifetime.
이때 샘플 웨이퍼들(3,4,5,6) 각각은 p/p- 에피텍셜 웨이퍼일 수 있고, 샘플 웨이퍼들(3,4,5,6) 각각의 직경은 200mm일 수 있고, 샘플 웨이퍼들(3,4,5,6)의 기판의 비저항는 20ohm-cm ~ 23 ohm-cm일 수 있고, 샘플 웨이퍼들(3,4,5,6)의 에피텍셜층의 비저항은 20ohm-cm ~ 23 ohm-cm일 수 있다. 샘플 웨이퍼들(3,4,5,6) 각각의 두께는 4㎛ 일 수 있다.Each of the sample wafers 3,4,5,6 may be a p / p-epitaxial wafer, the diameter of each of the
도 2를 참조하면, 제1 및 제2 웨이퍼들 각각의 중앙 영역(예컨대, -50mm ~ 50mm)에서 재결합 라이프 타임 값이 상대적으로 낮게 나타나는 것을 알 수 있다. 이는 고온의 열처리로 내에 샘플 웨이퍼를 반입하는 단계(S120)에서 발생한 표면 준위에 의하여 재결합 라이프 타임이 저하되기 때문이다.Referring to FIG. 2, it can be seen that the recombination lifetime value appears relatively low in the central region (e.g., -50 mm to 50 mm) of each of the first and second wafers. This is because the recombination lifetime is lowered due to the surface level generated in the step (S120) of bringing the sample wafer into the high-temperature heat treatment furnace.
도 3은 기판 준비 내지 케미컬 부동태화 처리 단계들(S110 ~ S160)을 완료한 샘플 웨이퍼들(3-1,4-1,5-1,6-1)의 재결합 라이프 타임 측정 결과를 나타낸다.FIG. 3 shows the results of the recombination lifetime measurement of the sample wafers 3-1, 4-1, 5-1, and 6-1 that have completed the substrate preparation or chemical passivation processing steps S110 to S160.
도 2와 비교할 때, 도 3에 도시된 바와 같이 산화막 제거 단계(S150) 및 케미컬 부동화 처리 단계(S160)를 수행한 샘플 웨이퍼들(3-1,4-1,5-1,6-1)의 중앙 영역의 재결합 라이프 타임 값은 상승하는 것을 알 수 있다.3, the sample wafers 3-1, 4-1, 5-1, and 6-1 that have undergone the oxide film removing step S150 and the chemical passivation processing step S160, as shown in FIG. 3, Lt; RTI ID = 0.0 > of the < / RTI >
또한 도 2와 비교할 때, 도 3의 경우 웨이퍼의 반경(radial) 방향으로의 재결합 라이프 타임 값의 편차가 감소하는 것을 알 수 있다.Also in comparison with FIG. 2, it can be seen that the deviation of the recombination lifetime value in the radial direction of the wafer in FIG. 3 decreases.
도 4는 도 2 및 도 3에 도시된 샘플 웨이퍼들(3 내지 6, 및 3-1 내지 6-1)의 재결합 라이프 타임의 평균값을 나타낸다.4 shows an average value of the recombination lifetime of the sample wafers 3 to 6 and 3-1 to 6-1 shown in Figs. 2 and 3. Fig.
도 4를 참조하면, 도 3의 샘플 웨이퍼들(1-1,2-1,3-1)의 재결합 라이프 타임의 평균값이 도 2의 샘플 웨이퍼들(1,2,3)의 재결합 라이트 타임의 평균값보다 큰 것을 알 수 있으며, 재결합 라이프 타임이 전체적으로 향상된 것을 알 수 있다.Referring to FIG. 4, when the average value of the recombination lifetime of the sample wafers 1-1, 2-1, and 3-1 of FIG. 3 is greater than the re-combination light time of the sample wafers 1, 2, It can be seen that the recombination lifetime is improved as a whole.
실시 예는 열처리로 반입 단계(S120)에 기인하여 짧아지는 재결합 라이프 타임을 산화막 제거 단계(S150) 및 케미컬 부동태화 처리 단계(S160)를 통하여 보상할 수 있다.The embodiment can compensate the recombination lifetime shortened due to the step S120 of the heat treatment through the oxide film removing step S150 and the chemical passivation step S160.
고온의 열 산화막을 형성하기 위하여 질소 분위기의 열처리로 내에 샘플 웨이퍼를 반입할 때, 표면 준위가 웨이퍼 표면에 생성될 수 있으며, 생성된 표면 준위에 기인하여 재결합 라이프 타임 값이 저하될 수 있는데, 실시 예는 산화막 제거 단계(S150) 및 케미컬 부동태화 처리 단계(S160)를 통하여 재결합 라이프 타임 값을 개선할 수 있다.When a sample wafer is carried into a heat treatment furnace in a nitrogen atmosphere to form a high temperature thermal oxide film, the surface level may be generated on the wafer surface, and the recombination lifetime value may be lowered due to the generated surface level. For example, the recombination lifetime value can be improved through the oxide film removing step (S150) and the chemical passivation processing step (S160).
다른 실시 예에서는 재결합 라이프 타임 측정을 위한 전처리를 산화막 형성 단계(S130) 이후에 일률적으로 산화막 제거 단계(S150) 및 케미컬 부동태화 처리 단계(S160)를 수행하는 것이 아니라, 산화막 형성 단계(S130) 완료 후에 재결합 라이프 타임을 한번 측정하고, 측정된 결과에 따라 선택적으로 산화막 제거 단계(S150) 및 케미컬 부동태화 처리 단계(S160)를 수행할 수도 있다.In another embodiment, the pretreatment for measuring the recombination lifetime is not performed uniformly after the oxide film formation step (S130) but after the oxide film formation step (S130) and the chemical passivation process step (S160) The recombination lifetime may be measured once, and the oxide film removing step (S150) and the chemical passivation processing step (S160) may be selectively performed according to the measured result.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
S110: 기판 준비
S120: 열처리 반입
S130: 산화막 형성
S140: 열처리로에서 반출
S150: 산화막 제거
S160: 케미컬 부동태화 처리.S110: Substrate preparation
S120: Heat treatment transfer
S130: oxide film formation
S140: Exit from the heat treatment furnace
S150: Removal of oxide film
S160: Chemical Passivation Treatment.
Claims (3)
상기 열처리로 내부를 산소 분위기로 하고, 상기 실리콘 기판에 산화막을 형성하는 단계;
상기 산화막이 형성된 실리콘 기판을 열처리로 밖으로 반출하는 단계;
상기 반출된 실리콘 기판으로부터 상기 산화막을 제거하는 단계; 및
상기 산화막이 제거된 실리콘 기판의 표면에 대하여 케미컬 부동화 처리를 수행하는 단계를 포함하는 실리콘 기판의 재결합 라이프 타임 측정을 위한 전처리 방법.Transferring the silicon substrate into a heat treatment furnace in a nitrogen atmosphere;
Forming an oxygen atmosphere in the heat treatment furnace and forming an oxide film on the silicon substrate;
Removing the silicon substrate having the oxide film formed thereon out of the heat treatment furnace;
Removing the oxide film from the removed silicon substrate; And
And performing a chemical passivation process on the surface of the silicon substrate from which the oxide film has been removed.
상기 열처리로 내에 반입하는 단계에서 상기 질소 분위기는 질소 100%의 분위기인 실리콘 기판의 재결합 라이프 타임 측정을 위한 전처리 방법.The method according to claim 1,
Wherein the nitrogen atmosphere is a 100% nitrogen atmosphere in the step of bringing the silicon substrate into the heat treatment furnace.
상기 열처리로 내에 반입하는 단계에서 상기 실리콘 기판의 표면에 질화막이 형성되는 재결합 라이프 타임 측정을 위한 전처리 방법.The method according to claim 1,
Wherein a nitriding film is formed on the surface of the silicon substrate in the step of bringing the silicon substrate into the heat treatment furnace.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140121766A KR20160031734A (en) | 2014-09-15 | 2014-09-15 | A method of performing a pretreatment for measuring a life time of recombination |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140121766A KR20160031734A (en) | 2014-09-15 | 2014-09-15 | A method of performing a pretreatment for measuring a life time of recombination |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160031734A true KR20160031734A (en) | 2016-03-23 |
Family
ID=55645113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140121766A KR20160031734A (en) | 2014-09-15 | 2014-09-15 | A method of performing a pretreatment for measuring a life time of recombination |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160031734A (en) |
-
2014
- 2014-09-15 KR KR1020140121766A patent/KR20160031734A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101423367B1 (en) | Fabrication method for silicon wafer | |
| USRE49657E1 (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
| KR102029647B1 (en) | Defect density evaluation method for silicon single-crystal substrate | |
| Vargas et al. | Degradation and recovery of n-type multi-crystalline silicon under illuminated and dark annealing conditions at moderate temperatures | |
| CN104823269A (en) | Production method for semiconductor epitaxial wafer, semiconductor epitaxial wafer, and production method for solid-state imaging element | |
| CN114883213A (en) | Integrated monitoring method of semiconductor process | |
| JP2016111044A (en) | Evaluation method for silicon wafer | |
| Prucnal et al. | Solar cell emitters fabricated by flash lamp millisecond annealing | |
| CN111512421B (en) | Composite life control method | |
| KR20160031734A (en) | A method of performing a pretreatment for measuring a life time of recombination | |
| JP5561245B2 (en) | Semiconductor substrate evaluation method | |
| KR20160031733A (en) | A method of performing a pretreatment for measuring a life time of recombination | |
| JP2019214488A (en) | Method of controlling defect density in silicon single crystal substrate | |
| CN112514036B (en) | Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer | |
| CN111033709B (en) | Composite life control method | |
| US9939511B2 (en) | Surface photovoltage calibration standard | |
| Azzizi et al. | Hydrogen passivation of iron in crystalline silicon | |
| JP7003942B2 (en) | Wafer evaluation method | |
| CN111051580B (en) | Silicon wafer | |
| KR20070065730A (en) | Epitaxial wafer and detecting method of metal contamination thereof | |
| JP6369388B2 (en) | Evaluation method of silicon single crystal substrate | |
| Bao et al. | Mixed aluminum precursor in the atomic layer deposited Al 2 O 3 for effective silicon emitter passivation | |
| US7179678B1 (en) | EBIC response enhancement in type III-VI semiconductor material on silicon | |
| JPH1121200A (en) | Silicon epitaxial wafer and its production | |
| KR20200130809A (en) | Carbon concentration evaluation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |