KR20160024315A - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR20160024315A
KR20160024315A KR1020140110968A KR20140110968A KR20160024315A KR 20160024315 A KR20160024315 A KR 20160024315A KR 1020140110968 A KR1020140110968 A KR 1020140110968A KR 20140110968 A KR20140110968 A KR 20140110968A KR 20160024315 A KR20160024315 A KR 20160024315A
Authority
KR
South Korea
Prior art keywords
pixel
line
gate line
data
region
Prior art date
Application number
KR1020140110968A
Other languages
English (en)
Other versions
KR102253455B1 (ko
Inventor
이기창
왕인수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140110968A priority Critical patent/KR102253455B1/ko
Priority to US14/599,952 priority patent/US9773442B2/en
Publication of KR20160024315A publication Critical patent/KR20160024315A/ko
Application granted granted Critical
Publication of KR102253455B1 publication Critical patent/KR102253455B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 복수의 화소를 포함하고 비사각형 형태의 표시 영역, 상기 표시 영역에 내접하는 가상의 사각형의 일변과 평행하게 연장되는 제1 게이트 라인, 상기 사각형의 일변과 수직하는 타변과 평행하게 연장되는 제2 게이트 라인, 상기 제1 게이트 라인과 평행하여 연장되는 제1 데이터 라인 및 상기 제2 게이트 라인과 평행하여 연장되는 제2 데이터 라인을 포함한다.

Description

표시 패널{Display Panel}
본 발명은 표시 패널에 관한 것으로, 보다 상세하게는 비직사각형 형태의 표시 패널에 관한 것이다.
TV 및 모니터와 같은 가정용 표시 장치뿐만 아니라, 노트북, 핸드폰 및 PMP 등의 휴대용 표시 장치의 경량화 및 박형화 추세에 따라 다양한 평판 표시 장치가 널리 사용된다. 평판 표시 장치에는 액정 표시 장치, 유기 발광 표시 장치 및 전기 영동 표시 장치 등의 다양한 종류가 있다. 일반적으로, 평판 표시 장치는 직사각형 형태로써 구현되나, 원형이나 타원형 또는 다각 형상 등 다양한 형상을 갖는 표시 패널이 개발되고 있다.
직사각형 형태의 표시 패널은 직사각형의 일변과 나란하게 배치된 스캔 라인과 상기 일변과 수직하는 타변과 나란하게 배치된 데이터 라인에 의해 복수의 화소가 정의될 수 있다. 이러한, 직사각형 형태의 표시 패널은 중앙부를 가로지르는 스캔 라인과 에지부를 가로지르는 스캔 라인의 길이가 실질적으로 동일하며, 이는 데이터 라인도 마찬가지일 수 있다. 따라서, 상기 데이터 라인 및 스캔 라인은 RC delay와 같은 패널 로드(Panel load)가 실질적으로 동일하게 발생할 수 있으며, 이에 따른 휘도 편차는 발생되지 않을 수 있다.
다만, 비 직사각형 형태의 표시 패널에서 종래와 같은 스캔 라인과 데이터 라인 구조를 적용할 경우, 표시 패널의 중앙부에 배치된 스캔 라인의 길이와 에지부에 배치된 스캔 라인의 길이는 서로 상이할 수 있다. 이는 데이터 라인도 마찬가지일 수 있다. 즉, 데이터 라인 및 스캔 라인은 RC delay와 같은 패널 로드(Panel load)가 라인의 길이 차이에 따라 상이하게 발생할 수 있으며, 이에 따라 휘도 편차가 발생하게 되어 표시 품질이 저하될 수 있다.
이에, 본 발명이 해결하고자 하는 과제는 비직사각형 형태의 표시 패널에서 각 라인간의 패널 로드(Panel load)를 최소화하여 휘도 편차가 발생하지 않는 표시 패널을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시 패널은 복수의 화소를 포함하고 비사각형 형태의 표시 영역, 상기 표시 영역에 내접하는 가상의 사각형의 일변과 평행하게 연장되는 제1 게이트 라인, 상기 사각형의 일변과 수직하는 타변과 평행하게 연장되는 제2 게이트 라인 상기 제1 게이트 라인과 평행하여 연장되는 제1 데이터 라인 및 상기 제2 게이트 라인과 평행하여 연장되는 제2 데이터 라인을 포함한다.
상기 표시 영역은 상기 제1 게이트 라인, 상기 제2 게이트 라인, 상기 제1 데이터 라인 및 상기 제2 데이터 라인이 모두 지나가는 제1 영역, 상기 제1 게이트 라인 및 상기 제1 데이터 라인만이 지나가는 제2 영역 및 상기 제2 게이트 라인 및 상기 제2 데이터 라인만이 지나가는 제3 영역을 포함할 수 있다.
상기 제1 영역은, 상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제1 화소와, 상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제2 화소를 포함할 수 있다.
상기 제1 영역은 상기 제1 화소로 구성된 제1 화소 블록과 상기 제2 화소로 구성된 제2 화소 블록으로 양분될 수 있다.
몇몇 실시예에서, 상기 제1 영역은 상기 제1 화소로 구성된 제1 화소 블록과 상기 제2 화소로 구성된 제2 화소 블록을 포함하되, 상기 제1 화소 블록과 상기 제2 화소 블록은 교번하여 배치될 수 있다.
몇몇 실시예에서, 상기 제1 화소와 상기 제2 화소는 교번하여 배치될 수 있다.
상기 제2 영역은 상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제4 화소를 포함하고, 상기 제3 영역은 상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제3 화소를 포함할 수 있다.
상기 제2 영역은 상기 제1 게이트 라인과 교차하는 컨택 라인을 포함하고, 상기 제3 영역은 상기 제2 게이트 라인과 교차하는 컨택 라인을 포함할 수 있다.
상기 제1 영역은, 상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제4 화소와, 상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제3 화소를 포함할 수 있다.
상기 표시 영역은 원형일 수 있으며, 상기 표시 영역에 내접하는 사각형은 정사각형일 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시 패널은 복수의 화소를 포함하고 비사각형 형태의 표시 영역, 상기 표시 영역의 중심을 가로지르는 가상의 선과 제1 경사각을 형성하며 연장되는 제1 게이트 라인, 상기 제1 게이트 라인과 상기 가상의 선에 의해 대칭되는 제2 게이트 라인, 상기 제1 게이트 라인과 평행하여 연장되는 제1 데이터 라인 및 상기 제2 게이트 라인과 평행하여 연장되는 제2 데이터 라인을 포함한다.
상기 표시 영역은 상기 제1 게이트 라인, 상기 제2 게이트 라인, 상기 제1 데이터 라인 및 상기 제2 데이터 라인이 모두 지나가는 제1 영역, 상기 제1 게이트 라인 및 상기 제1 데이터 라인만이 지나가는 제2 영역 및 상기 제2 게이트 라인 및 상기 제2 데이터 라인만이 지나가는 제3 영역을 포함할 수 있다.
상기 제1 영역은, 상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제1 화소와, 상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제2 화소를 포함할 수 있다.
상기 제1 영역은 상기 제1 화소로 구성된 제1 화소 블록과 상기 제2 화소로 구성된 제2 화소 블록으로 양분될 수 있다.
상기 제1 영역은 상기 제1 화소로 구성된 제1 화소 블록과 상기 제2 화소로 구성된 제2 화소 블록을 포함하되, 상기 제1 화소 블록과 상기 제2 화소 블록은 교번하여 배치될 수 있다.
상기 제2 영역은 상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제4 화소를 포함하고, 상기 제3 영역은 상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제3 화소를 포함할 수 있다.
상기 제1 영역은, 상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제4 화소와, 상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제3 화소를 포함할 수 있다.
상기 표시 영역은 원형일 수 있으며, 상기 제1 경사각은 45도일 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
비직사각형 형태의 표시 패널에서 라인간의 길이 차이에 의해 발생할 수 있는 휘도 편차를 최소화할 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 게이트 라인 및 데이터 라인을 나타낸 개략도이다.
도 3은 도 1의 a1을 확대한 평면도이다.
도 4는 도 1의 a4를 확대한 평면도이다.
도 5는 도 1의 a5를 확대한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 영역의 화소 구조를 나타낸 개략도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 영역의 화소 구조를 나타낸 개략도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 영역의 화소 구조를 나타낸 개략도이다.
도 9는 도 8의 a1을 확대한 평면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 영역의 화소 구조를 나타낸 개략도이다.
도 11은 도 10의 a1을 확대한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이고, 도 2는 본 발명의 일 실시예에 따른 게이트 라인 및 데이터 라인을 나타낸 개략도이다.
도 1 및 도 2를 참조하면, 표시 패널(10)는 표시 영역(110), 제1 게이트 라인(S1), 제2 게이트 라인(S2), 제1 데이터 라인(D1) 및 제2 데이터 라인(D2)을 포함한다.
표시 패널(10)은 화상을 디스플레이하는 패널로서, LCD 패널(Liquid Crystal Display Panel), 전기영동 표시 패널(Electrophoretic Display Panel), OLED 패널(Organic Light Emitting Diode Panel), LED 패널(Light Emitting Diode Panel), 무기 EL 패널(Electro Luminescent Display Panel), FED 패널(Field Emission Display Panel), SED 패널(Surface-conduction Electron-emitter Display Panel), PDP(Plasma Display Panel), CRT(Cathode Ray Tube) 표시 패널일 수 있다.
표시 패널(10)은 비직사각형(Non-rectangle) 형태의 표시 영역(110)일 수 있다. 여기서, 표시 영역(110)은 원형일 수 있으나, 이에 한정되는 것은 아니다. 후술하는 표시 영역(110)에 대한 구성은 원형이 아닌 다른 형태에도 물론 적용될 수 있다.
표시 영역(110)은 복수의 화소를 포함할 수 있다. 복수의 화소는 매트릭스 형태로 배열될 수 있다. 복수의 화소 각각은 연결된 게이트 라인에 의해 턴 온될 수 있으며, 턴 온된 각 화소는 연결된 데이터 라인으로부터 데이터 전압을 인가받을 수 있다. 각 화소는 데이터 전압에 대응되는 화상을 표시할 수 있다. 즉, 복수의 화소는 표시 영역(110) 상에 연장된 게이트 라인 및 데이터 라인에 의해 정의될 수 있다.
여기서, 제1 게이트 라인(S1)은 표시 영역(110)의 중심부를 가로지르는 가상의 선과 제1 경사각(θ1)을 이루도록 형성되어 연장될 수 있다. 그리고, 제2 게이트 라인(S2)은 상기 가상의 선을 기준으로 제1 게이트 라인(S1)과 대칭될 수 있다. 즉, 제2 게이트 라인(S2) 또한 상기 가상의 선과 제1 경사각(θ1)을 이룰 수 있으며, 그 방향은 제1 게이트 라인(S1)과 대칭될 수 있다. 즉, 본 발명의 일 실시예에 따른 표시 패널(10)은 대칭되어 연장되는 제1 게이트 라인(S1) 및 제2 게이트 라인(S2)을 포함할 수 있다. 제1 게이트 라인(S1) 및 제2 게이트 라인(S2)은 서로 다른 방향으로 스캔 신호를 제공할 수 있다. 여기서 제1 경사각(θ1)은 45도 일 수 있으며, 제1 게이트 라인(S1)과 제2 게이트 라인(S2)은 교차하도록 연장될 수 있다. 다만 제1 게이트 라인(S1)과 상기 가상의 선이 형성하는 제1 경사각(θ1)은 상술한 것에 한정되는 것은 아니다.
여기서, 표시 영역(110)은 내접하는 가상의 사각형이 정의될 수 있으며, 상기 가상의 선은 표시 영역(110)에 내접하는 가상의 사각형의 모서리 및 표시 영역(110)의 중심부를 가로지르는 선일 수 있다. 여기서 가상의 사각형은 정사각형일 수 있으며, 표시 영역(110)은 원형일 수 있다.
제1 게이트 라인(S1)은 상기 내접하는 정사각형의 일변과 평행하게 연장될 수 있으며, 제2 게이트 라인(S2)은 상기 정사각형의 타변과 평행하게 연장될 수 있다. 즉, 제1 게이트 라인(S1)과 제2 게이트 라인(S2)은 표시 영역(110) 상에서 교차되도록 연장될 수 있다.
제1 데이터 라인(D1)은 제1 게이트 라인(S1)과 평행하게 연장될 수 있으며, 제2 데이터 라인(D2)은 제2 게이트 라인(S2)와 평행하게 연장될 수 있다. 즉, 제1 데이터 라인(D1)과 제2 데이터 라인(D2) 또한 표시 영역(110) 상에서 교차되도록 연장될 수 있다.
여기서, 표시 영역(110)의 내접하는 가상의 정사각형은 교차하는 제1 게이트 라인(S1)과 제2 게이트 라인(S2) 및 제1 데이터 라인(D1)과 제2 데이터 라인(D2)에 의해 정의된 영역일 수 있다. 즉, 표시 영역(110)은 가상의 정사각형 내부 영역인 제1 영역(a1)과 가상의 정사각형 외부 영역인 제2 영역(a2), 제3 영역(a3)이 정의될 수 있다. 여기서, 제1 영역(a1)은 제1, 제2 게이트 라인(S1, S2)와 제1, 제2 데이터 라인(D1, D2)가 모두 지나가는 영역일 수 있다. 그리고, 제2 영역(a2)은 제1 게이트 라인(S1)과 제1 데이터 라인(D1)만이 지나가는 영역일 수 있으며, 제3 영역(a3)은 제2 게이트 라인(S2)과 제2 데이터 라인(D2)만이 지나가는 영역일 수 있다. 여기서 제1, 제2 게이트 라인(S1, S2)과 제1, 제2 데이터 라인(D1, D2)은 접촉에 의한 단락을 방지하기 위해 서로 다른 층에 형성될 수 있다.
제1 게이트 라인(S1)은 제1 내지 제160 스캔 라인(s1, s2, ..., s160)을 포함할 수 있으며, 제2 게이트 라인(S2)은 제161 내지 제320 스캔 라인(s161, s162, ..., s320)을 포함할 수 있다. 제1 게이트 라인(S1)의 각 스캔 라인은 제2 게이트 라인(S2)의 각 스캔 라인과 교차되도록 연장될 수 있다. 또한, 제1 데이터 라인(D1)은 제1 내지 제160 데이터 라인(d1, d2, ..., d160)을 포함할 수 있으며, 제2 데이터 라인(D2)은 제161 내지 제320 데이터 라인(d161, d162, ..., d320)을 포함할 수 있다. 제1 데이터 라인(D1)의 각 소스 라인은 제2 데이터 라인(D2)의 각 소스 라인과 교차되도록 연장될 수 있다. 여기서, 스캔 라인 및 소스 라인의 개수는 예시적인 것으로 도 2에 도시된 것에 한정되는 것은 아니다.
제1 게이트 라인(S1)에 포함된 스캔 라인 중 가장 길이가 짧은 스캔 라인은 제1 스캔 라인(s1) 및 제160 스캔 라인(s160)일 수 있으며, 가장 길이 긴 스캔 라인은 제80 스캔 라인(s80)일 수 있다. 여기서 제1 스캔 라인(s1)과 제160 스캔 라인(s160)은 제1 영역(a1)만을 지나가는 라인일 수 있으며, 제80 스캔 라인(s80)은 제1 영역(a1)과 제2 영역(a2)을 모두 지나가는 라인일 수 있다. 이러한, 최소 길이의 제1 스캔 라인(s1)과 최대 길이의 제80 스캔 라인(s80)의 길이 차는 종래 사각 표시 장치의 구조를 적용한 구조보다 훨씬 작을 수 있다. 따라서, 제1 스캔 라인(s1)과 제80 스캔 라인(s80)에서 발생하는 RC delay와 같은 패널 로드(Panel load)의 양의 차이도 적을 수 있으며, 이에 따른 휘도차에 의한 표시 품질의 저하도 최소화될 수 있다. 제1 데이터 라인(D1), 제2 게이트 라인(S2) 및 제2 데이터 라인(D2)에도 상술한 효과가 똑같이 적용될 수 있으며, 최소 길이의 라인과 최대 길이의 라인의 RC delay 차이가 최소화되어 휘도차에 의한 표시 품질의 저하는 최소화될 수 있다. 즉, 본 발명의 일 실시예에 따른 표시 패널(10)은 보다 개선된 표시 품질을 제공할 수 있다.
이하, 도 3 내지 도 6을 참조하여, 표시 영역의 화소 구조에 대해 보다 상세히 설명하도록 한다.
도 3은 도 1의 a1을 확대한 평면도이며, 도 4는 도 1의 a4를 확대한 평면도이며, 도 5는 도 1의 a5를 확대한 평면도이며, 도 6은 본 발명의 일 실시예에 따른 표시 패널의 화소 구조를 나타낸 개략도이다.
도 3 내지 도 6을 참조하면, 표시 영역(110)의 복수의 화소는 제1 화소(PX1), 제2 화소(PX2), 제4 화소(PX3) 및 제3 화소(PX4)로 정의될 수 있다.
제1 화소(PX1)는 제1 게이트 라인(S1)에서 제공된 스캔 신호에 의해 턴 온되어 제2 데이터 라인(S2)에서 제공된 데이터 전압을 인가받는 화소일 수 있다. 제2 화소(PX2)는 제2 게이트 라인(S2)에서 제공된 스캔 신호에 의해 턴 온되어 제1 데이터 라인(S1)에서 제공된 데이터 전압을 인가받는 화소일 수 있다. 제4 화소(PX3)는 제2 게이트 라인(S2)에서 제공된 스캔 신호에 의해 턴 온되어 제2 데이터 라인(S2)에서 제공된 데이터 전압을 인가받는 화소일 수 있다. 제3 화소(PX4)는 제1 게이트 라인(S1)에서 제공된 스캔 신호에 의해 턴 온되어 제1 데이터 라인(S1)에서 제공된 데이터 전압을 인가받는 화소일 수 있다.
본 실시예에 따른 표시 영역(110)의 제1 영역(a1)은 복수의 제1 화소(PX1) 및 복수의 제2 화소(PX2)를 포함할 수 있으며, 제2 영역(a2)은 복수의 제3 화소(PX4)를 포함할 수 있으며, 제3 영역(a3)은 복수의 제4 화소(PX3)를 포함할 수 있다.
여기서, 제1 영역(a1)은 제1 화소(PX1)로 구성된 제1 화소 블록과 제2 화소(PX2)로 구성된 제2 화소 블록으로 양분될 수 있다. 제1 화소 블록에 포함된 각각의 제1 화소(PX1)은 제1 게이트 라인(S1)에 포함된 각각의 스캔 라인과 연결될 수 있다. 즉, 도 3에 도시된 바와 같이 제1 내지 제160 스캔 라인(s1, s2, ..., s160)과 각 제1 화소(PX1)는 연결될 수 있으며, 각 스캔 라인을 통해 스캔 신호를 입력받아 턴 온 될 수 있다. 그리고 제1 화소 블록에 포함된 각각의 제1 화소(PX1)는 제2 데이터 라인(D2)에 포함된 소스 라인 중 제161 내지 제240 소스 라인(d161, d162, ..., d240)과 각각 연결될 수 있으며, 연결된 소스 라인으로부터 데이터 전압을 제공받을 수 있다.
제2 화소 블록에 포함된 각각의 제2 화소(PX2)는 제2 게이트 라인(S2)의 스캔 라인과 연결될 수 있으며, 제1 데이터 라인(D1)으로부터 데이터 전압을 인가받을 수 있다. 즉, 도 3에 도시된 바와 같이 각각의 제2 화소(PX2)는 제2 게이트 라인(S2)의 절반에 해당하는 제241 내지 제320 스캔 라인과 연결될 수 있으며, 각 스캔 라인을 통해 스캔 신호를 입력받아 턴 온 될 수 있다. 그리고 제2 화소 블록에 포함된 각각의 제2 화소(PX2)는 제1 데이터 라인(D1)의 제1 내지 제160 데이터 라인(d1, d2, ..., d160)과 각각 연결될 수 있으며, 이를 통해 데이터 전압을 제공받을 수 있다.
제3 영역(a3)은 제2 게이트 라인(S2)과 제2 데이터 라인(D2)만이 지나가는 영역일 수 있다. 제3 영역(a3)은 제2 게이트 라인(S2)에서 제공된 스캔 신호에 의해 턴 온되어 제2 데이터 라인(S2)에서 제공된 데이터 전압을 인가받는 화소인 복수의 제4 화소(PX3)로 구성될 수 있다. 제3 영역(a3)은 제1 영역(a1)의 좌, 우에 각각 형성될 수 있다. 여기서 제2 게이트 라인(S2)과 제2 데이터 라인(D2)은 평행하게 연장되어 있으므로, 제3 영역(a3)은 각 제4 화소(PX3)를 제어하기 위한 복수의 컨택 라인(E1, E1, E3, ...)을 더 포함할 수 있다. 복수의 컨택 라인(E1, E2, E3, ...)은 제2 게이트 라인(S2)의 연장 방향과 수직한 방향으로 배열될 수 있다. 즉, 제3 영역(a3)의 복수의 제4 화소(PX3)는 컨택 라인과 제2 데이터 라인(S2)에 의해 정의될 수 있으며, 각각의 제4 화소(PX3)는 각 컨택 라인과 각 소스 라인에 연결될 수 있다. 그리고, 각각의 컨택 라인은 각각의 스캔 라인과 일대일 연결될 수 있다. 다만, 이에 한정되는 것은 아니며, 몇몇 실시예의 각 화소(PX3)는 각 컨택 라인과 각 스캔 라인에 연결될 수 있으며, 각각의 컨택 라인은 각각의 소스 라인과 연결될 수 있다. 컨택 라인은 연결된 스캔 라인으로부터 스캔 신호를 전달받을 수 있으며, 제공된 스캔 신호를 연결된 제4 화소(PX3)에 제공하여 제4 화소(PX3)를 턴 온시킬 수 있다. 턴 온된 제4 화소(PX3)는 연결된 소스 라인으로부터 데이터 전압을 제공받을 수 있다.
제2 영역(a2)은 제1 게이트 라인(S1)과 제1 데이터 라인(D1)만이 지나가는 영역일 수 있다. 제2 영역(a2)은 제1 게이트 라인(S1)에서 제공된 스캔 신호에 의해 턴 온되어 제1 데이터 라인(S1)에서 제공된 데이터 전압을 인가받는 화소인 복수의 제3 화소(PX4)로 구성될 수 있다. 제2 영역(a2)은 제1 영역(a1)의 위, 아래에 각각 형성될 수 있다. 여기서 제1 게이트 라인(S1)과 제1 데이터 라인(D1)은 평행하게 연장되어 있으므로, 제2 영역(a2)은 각 제3 화소(PX4)를 제어하기 위한 복수의 컨택 라인(E1′, E2′, E3′, ...)을 더 포함할 수 있다. 복수의 컨택 라인(E1′, E2′, E3′, ...)은 제1 게이트 라인(S1)의 연장 방향과 수직한 방향으로 배열될 수 있다. 즉, 제2 영역(a2)의 복수의 제3 화소(PX4)는 컨택 라인과 제1 데이터 라인(S1)에 의해 정의될 수 있으며, 각각의 제3 화소(PX4)는 각 컨택 라인과 소스 라인에 연결될 수 있다. 그리고, 각각의 컨택 라인은 각각의 스캔 라인과 일대일 연결될 수 있다. 다만, 이에 한정되는 것은 아니며, 몇몇 실시예의 각 화소(PX4)는 각 컨택 라인과 각 스캔 라인에 연결될 수 있으며, 각각의 컨택 라인은 각각의 소스 라인과 연결될 수 있다. 컨택 라인은 연결된 스캔 라인으로부터 스캔 신호를 전달받을 수 있으며, 제공된 스캔 신호를 연결된 제3 화소(PX4)에 제공하여 제3 화소(PX4)를 턴 온시킬 수 있다. 턴 온된 제3 화소(PX4)는 연결된 소스 라인으로부터 데이터 전압을 제공받을 수 있다.
상술한 바와 같이, 본 실시예에 따른 표시 장치는 비사각형 형태의 표시 영역에 데이터 라인 및 게이트 라인 각각이 교차된 형태로 제공될 수 있어, 각 라인 길이 차이에 따라 발생하는 휘도차에 의한 표시 품질의 저하는 최소화될 수 있다.
이하, 본 발명의 다른 실시예 따른 표시 패널 및 본 발명의 또 다른 실시예에 표시 패널에 대해 설명하도록 한다.
도 7은 본 발명의 다른 실시예에 따른 표시 영역의 화소 구조를 나타낸 개략도이며, 도 8은 본 발명의 또 다른 실시예에 따른 표시 영역의 화소 구조를 나타낸 개략도이며, 도 9는 도 8의 a를 확대한 평면도이며, 도 10은 본 발명의 또 다른 실시예에 따른 표시 영역의 화소 구조를 나타낸 개략도이며, 도 11은 도 10의 a를 확대한 평면도이다.
도 7 내지 도 11을 참조하면, 본 발명의 다른 실시예에 따른 표시 영역의 제1 영역(a1)은 제1 화소(PX1)로 구성된 제1 화소 블록과 제2 화소(PX2)로 구성된 제2 화소 블록을 포함한다. 여기서, 상기 제1 화소 블록과 제2 화소 블록은 교번하여 제공될 수 있다. 즉, 제1 영역(a1)은 복수의 제1 화소(PX1)로 구성된 영역과 복수의 제2 화소(PX2)로 구성된 영역으로 양분되는 것이 아니라, 제1 화소(PX1)로 구성된 제1 화소 블록과 제2 화소(PX2)로 구성된 제2 화소 블록이 교번하여 배치된 형태일 수 있다.
또한, 도 8에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 표시 영역(a)의 제1 화소(PX1)과 제2 화소(PX2)는 교번하여 배치될 수 있다. 제1 화소(PX1)와 제2 화소(PX2)은 행방향 및 열방향으로 교번하여 배치되는, 점 반전 방식(dot-inversion)으로 배열될 수 있다. 즉, 도 9에 도시된 것과 같이 제2 게이트 라인(S2)은 연장된 방향을 따라 배열된 화소 블록 중 제2 화소(PX2)와 선택적으로 연결될 수 있으며, 제2 화소(PX2)에만 스캔 신호를 제공할 수 있다. 그리고 제1 게이트 라인(S1)은 연장된 방향을 따라 배열된 화소 블록 중 제1 화소(PX1)와 선택적으로 연결될 수 있다.
나아가, 제1 영역은 제1 화소(PX1) 및 제2 화소(PX2)로 구성되지 않을 수 있다. 즉, 도 10 및 도 11에 도시된 바와 같이, 제1 게이트 라인(S1)에서 제공된 스캔 신호에 의해 턴 온되어 제1 데이터 라인(D1)에서 제공된 데이터 전압을 인가받는 제3 화소(PX3) 및 제2 게이트 라인(S2)에서 제공된 스캔 신호에 의해 턴 온되어 제2 데이터 라인(D2)에서 제공된 데이터 전압을 인가받는 제4 화소(PX4)로 구성될 수 있다.
여기서, 제1 영역은 각 화소를 정의하고 각 화소와의 연결을 위한 컨택 라인을 더 포함할 수 있다. 즉, 제1 게이트 라인(S1)과 교차되는 컨택 라인(e1, e2, e3,...) 및 제2 게이트 라인(S2)과 교차되는 컨택 라인(e1′, e2′, e3′,...)이 형성될 수 있다.
그 밖에 표시 패널에 포함된 다른 구성에 대한 다른 설명은 도 1 및 도 6의 표시 패널(10)에 포함된 동일한 명칭 또는 동일한 부호를 갖는 구성에 설명들과 실질적으로 동일하므로 생략하도록 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 패널
110: 표시 영역
S1: 제1 게이트 라인
S2: 제2 게이트 라인
D1: 제1 데이터 라인
D2: 제2 데이터 라인
a1: 제1 영역
a2: 제2 영역
a3: 제3 영역

Claims (20)

  1. 복수의 화소를 포함하고 비사각형 형태의 표시 영역;
    상기 표시 영역에 내접하는 가상의 사각형의 일변과 평행하게 연장되는 제1 게이트 라인;
    상기 사각형의 일변과 수직하는 타변과 평행하게 연장되는 제2 게이트 라인;
    상기 제1 게이트 라인과 평행하여 연장되는 제1 데이터 라인; 및
    상기 제2 게이트 라인과 평행하여 연장되는 제2 데이터 라인을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 표시 영역은 상기 제1 게이트 라인, 상기 제2 게이트 라인, 상기 제1 데이터 라인 및 상기 제2 데이터 라인이 모두 지나가는 제1 영역;
    상기 제1 게이트 라인 및 상기 제1 데이터 라인만이 지나가는 제2 영역; 및
    상기 제2 게이트 라인 및 상기 제2 데이터 라인만이 지나가는 제3 영역을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 영역은,
    상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제1 화소와,
    상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제2 화소를 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 영역은 상기 제1 화소로 구성된 제1 화소 블록과 상기 제2 화소로 구성된 제2 화소 블록으로 양분되는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 영역은 상기 제1 화소로 구성된 제1 화소 블록과 상기 제2 화소로 구성된 제2 화소 블록을 포함하되, 상기 제1 화소 블록과 상기 제2 화소 블록은 교번하여 배치되는 표시 장치.
  6. 제3 항에 있어서,
    상기 제1 화소와 상기 제2 화소는 교번하여 배치되는 표시 장치.
  7. 제2 항에 있어서,
    상기 제2 영역은 상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제4 화소를 포함하고,
    상기 제3 영역은 상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제3 화소를 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 영역은 상기 제1 게이트 라인과 교차하는 컨택 라인을 포함하고,
    상기 제3 영역은 상기 제2 게이트 라인과 교차하는 컨택 라인을 포함하는 표시 장치.
  9. 제2 항에 있어서,
    상기 제1 영역은,
    상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제4 화소와,
    상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제3 화소를 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 표시 영역은 원형인 표시 장치.
  11. 제1 항에 있어서,
    상기 표시 영역에 내접하는 사각형은 정사각형인 표시 장치.
  12. 복수의 화소를 포함하고 비사각형 형태의 표시 영역;
    상기 표시 영역의 중심을 가로지르는 가상의 선과 제1 경사각을 형성하며 연장되는 제1 게이트 라인;
    상기 제1 게이트 라인과 상기 가상의 선에 의해 대칭되는 제2 게이트 라인;
    상기 제1 게이트 라인과 평행하여 연장되는 제1 데이터 라인 및
    상기 제2 게이트 라인과 평행하여 연장되는 제2 데이터 라인을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 표시 영역은 상기 제1 게이트 라인, 상기 제2 게이트 라인, 상기 제1 데이터 라인 및 상기 제2 데이터 라인이 모두 지나가는 제1 영역;
    상기 제1 게이트 라인 및 상기 제1 데이터 라인만이 지나가는 제2 영역; 및
    상기 제2 게이트 라인 및 상기 제2 데이터 라인만이 지나가는 제3 영역을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 영역은,
    상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제1 화소와,
    상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제2 화소를 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 영역은 상기 제1 화소로 구성된 제1 화소 블록과 상기 제2 화소로 구성된 제2 화소 블록으로 양분되는 표시 장치.
  16. 제14 항에 있어서,
    상기 제1 영역은 상기 제1 화소로 구성된 제1 화소 블록과 상기 제2 화소로 구성된 제2 화소 블록을 포함하되, 상기 제1 화소 블록과 상기 제2 화소 블록은 교번하여 배치되는 표시 장치.
  17. 제13 항에 있어서,
    상기 제2 영역은 상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제4 화소를 포함하고,
    상기 제3 영역은 상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제3 화소를 포함하는 표시 장치.
  18. 제13 항에 있어서,
    상기 제1 영역은,
    상기 제1 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제1 데이터 라인에서 제공된 데이터 전압을 인가받는 제4 화소와,
    상기 제2 게이트 라인에서 제공된 스캔 신호에 의해 턴 온되어 상기 제2 데이터 라인에서 제공된 데이터 전압을 인가받는 제3 화소를 포함하는 표시 장치.
  19. 제12 항에 있어서,
    상기 표시 패널은 원형 표시 패널인 표시 장치.
  20. 제12 항에 있어서,
    상기 제1 경사각은 45도인 표시 장치.
KR1020140110968A 2014-08-25 2014-08-25 표시 패널 KR102253455B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140110968A KR102253455B1 (ko) 2014-08-25 2014-08-25 표시 패널
US14/599,952 US9773442B2 (en) 2014-08-25 2015-01-19 Display panel having a non-quadrilateral shape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140110968A KR102253455B1 (ko) 2014-08-25 2014-08-25 표시 패널

Publications (2)

Publication Number Publication Date
KR20160024315A true KR20160024315A (ko) 2016-03-04
KR102253455B1 KR102253455B1 (ko) 2021-05-20

Family

ID=55348780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140110968A KR102253455B1 (ko) 2014-08-25 2014-08-25 표시 패널

Country Status (2)

Country Link
US (1) US9773442B2 (ko)
KR (1) KR102253455B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017222264A1 (ko) * 2016-06-24 2017-12-28 주식회사 토비스 다양한 형상을 갖는 디스플레이패널 및 이의 제조방법
CN108806639A (zh) * 2018-05-30 2018-11-13 昆山国显光电有限公司 显示面板、显示装置及显示面板的显示方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342868B1 (ko) * 2014-12-31 2021-12-23 삼성디스플레이 주식회사 비사각형 디스플레이 및 그 구동 방법
KR20180018930A (ko) * 2016-08-11 2018-02-22 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
CN108073003B (zh) 2016-11-09 2020-08-18 元太科技工业股份有限公司 显示面板、像素阵列衬底与线路阵列结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2832627B2 (ja) * 1990-03-22 1998-12-09 日本板硝子株式会社 スイッチ素子アレイ
KR20060063306A (ko) * 2004-12-07 2006-06-12 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 이의 구동방법
JP2006522351A (ja) * 2003-01-15 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ フィールド素子の行列におけるラインのルート設定
KR20070026529A (ko) * 2004-05-28 2007-03-08 코닌클리케 필립스 일렉트로닉스 엔.브이. 비―직사각형 디스플레이 디바이스
KR20100062290A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 표시기판, 이를 갖는 표시패널 및 이를 갖는 표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101171176B1 (ko) * 2004-12-20 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판 및 표시 장치
KR101435527B1 (ko) * 2007-07-25 2014-08-29 삼성디스플레이 주식회사 표시 장치
US9626900B2 (en) * 2007-10-23 2017-04-18 Japan Display Inc. Electro-optical device
KR20090059661A (ko) 2007-12-07 2009-06-11 엘지디스플레이 주식회사 원형 액정표시장치
KR20110008939A (ko) 2009-07-21 2011-01-27 엘지전자 주식회사 원형의 디스플레이부를 구비하는 휴대 단말기 및 그 제어방법
USD659589S1 (en) 2011-06-18 2012-05-15 Dunn Scott E Circular display device for a cord

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2832627B2 (ja) * 1990-03-22 1998-12-09 日本板硝子株式会社 スイッチ素子アレイ
JP2006522351A (ja) * 2003-01-15 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ フィールド素子の行列におけるラインのルート設定
KR20070026529A (ko) * 2004-05-28 2007-03-08 코닌클리케 필립스 일렉트로닉스 엔.브이. 비―직사각형 디스플레이 디바이스
KR20060063306A (ko) * 2004-12-07 2006-06-12 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 이의 구동방법
KR20100062290A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 표시기판, 이를 갖는 표시패널 및 이를 갖는 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017222264A1 (ko) * 2016-06-24 2017-12-28 주식회사 토비스 다양한 형상을 갖는 디스플레이패널 및 이의 제조방법
CN108806639A (zh) * 2018-05-30 2018-11-13 昆山国显光电有限公司 显示面板、显示装置及显示面板的显示方法

Also Published As

Publication number Publication date
US9773442B2 (en) 2017-09-26
US20160055779A1 (en) 2016-02-25
KR102253455B1 (ko) 2021-05-20

Similar Documents

Publication Publication Date Title
US10418597B2 (en) Display panel, display device, and fabrication method for display panel
US9837628B2 (en) Display panel and display device
US10151424B2 (en) Apparatus for supporting flexible display panel
US9041625B2 (en) Subpixel arrangement structure for a display device and display device
TWI595464B (zh) 顯示裝置的次像素配置與其呈現方法
KR20160024315A (ko) 표시 패널
US10360835B2 (en) Pixel array
JP2012103335A (ja) 表示装置
KR20220163315A (ko) 비사각형 표시 장치
US20170059944A1 (en) Pixel electrode unit, display panel and liquid crystal display device
JP2018536900A (ja) アレイ基板及び液晶表示装置
US9690148B2 (en) Liquid crystal display panel and device
KR102619425B1 (ko) 표시장치
WO2020073401A1 (zh) 像素结构、阵列基板及显示装置
US9971201B2 (en) Liquid crystal display
JP6634422B2 (ja) 有機発光表示パネル及びこれを用いた有機発光表示装置
WO2015196610A1 (zh) 显示面板及其驱动方法和显示装置
US20180231814A1 (en) Pixel structure, driving method thereof, display substrate and display device
KR20210053541A (ko) 디스플레이 장치
CN109728061A (zh) 一种像素结构、显示面板及显示装置
KR102477570B1 (ko) 표시 장치
JP2014137489A (ja) 表示パネル
KR102052741B1 (ko) 액정 디스플레이 장치
KR102365947B1 (ko) 유기 전계 발광 소자 및 디스플레이
JP5538559B2 (ja) 表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant