KR20160013441A - Contact structure between conductive layers - Google Patents

Contact structure between conductive layers Download PDF

Info

Publication number
KR20160013441A
KR20160013441A KR1020140094857A KR20140094857A KR20160013441A KR 20160013441 A KR20160013441 A KR 20160013441A KR 1020140094857 A KR1020140094857 A KR 1020140094857A KR 20140094857 A KR20140094857 A KR 20140094857A KR 20160013441 A KR20160013441 A KR 20160013441A
Authority
KR
South Korea
Prior art keywords
conductive layer
row
contact
contact hole
contact holes
Prior art date
Application number
KR1020140094857A
Other languages
Korean (ko)
Other versions
KR102180912B1 (en
Inventor
정기문
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140094857A priority Critical patent/KR102180912B1/en
Publication of KR20160013441A publication Critical patent/KR20160013441A/en
Application granted granted Critical
Publication of KR102180912B1 publication Critical patent/KR102180912B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

The present invention relates to a contact structure of conductive layers. The contact structure of conductive layers comprises: a first conductive layer; an insulating layer formed on the first conductive layer, and having a plurality of contact holes; and a second conductive layer formed on the insulating layer, and coming in contact with the first conductive layer through the contact holes. The contact holes individually comprise at least one first contact hole arranged in a first row, and at least one second contact hole arranged in a second row. The whole area of the first contact hole is formed to be smaller than the whole area of the second contact hole.

Description

도전층의 콘택 구조{Contact structure between conductive layers}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contact structure of a conductive layer,

본 발명은 도전층의 콘택 구조에 관한 것으로서, 보다 구체적으로는 전류 쏠림 현상이 개선된 도전층의 콘택 구조에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contact structure of a conductive layer, and more particularly, to a contact structure of a conductive layer having improved current drift.

액정 표시 장치 및 유기 발광 표시 장치 등과 같은 디스플레이 장치는 신호를 전달하는 배선층, 상기 배선층을 통해 전달된 신호에 반응하는 박막 트랜지스터, 및 상기 박막 트랜지스터에 의해 전달된 신호에 따라 동작하는 전극층 등을 포함하고 있다. A display device such as a liquid crystal display device and an organic light emitting display device includes a wiring layer for transmitting a signal, a thin film transistor for responding to a signal transmitted through the wiring layer, and an electrode layer for operating according to a signal transmitted by the thin film transistor have.

상기 배선층 및 상기 전극층은 도전물질로 이루어진 도전층으로서 경우에 따라 서로 상이한 층에 형성된 2개의 도전층들 사이를 전기적으로 콘택시키는 공정이 필요하다. 예로서, 상기 액정 표시 장치의 경우 공통배선과 공통 전극 사이에 전기적인 콘택 구조가 형성되고, 게이트 배선과 게이트 패드 사이 및 데이터 배선과 데이터 패드 사이에도 전기적인 콘택 구조가 형성된다. The wiring layer and the electrode layer are electrically conductive layers made of a conductive material. In some cases, a process of electrically contacting two conductive layers formed on different layers is required. For example, in the case of the liquid crystal display device, an electrical contact structure is formed between the common wiring and the common electrode, and an electrical contact structure is also formed between the gate wiring and the gate pad and between the data wiring and the data pad.

이하, 도면을 참조로 종래의 서로 상이한 층에 형성된 2개의 도전층 사이의 콘택 구조에 대해서 설명하기로 한다. Hereinafter, a contact structure between two conductive layers formed on different layers which are different from each other will be described with reference to the drawings.

도 1a은 종래 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이고, 도 1c는 종래 콘택 구조에 따른 전류 쏠림 현상을 설명하기 위한 회로도이다. FIG. 1A is a plan view showing a conventional contact structure between two conductive layers, FIG. 1B is a cross-sectional view taken along the line I-I of FIG. 1A, and FIG. 1C is a circuit diagram illustrating a current sinking phenomenon according to a conventional contact structure.

도 1a에서 알 수 있듯이, 하부에는 제1 도전층(10)이 형성되어 있고, 상부에는 제2 도전층(30)이 형성되어 있다. 1A, a first conductive layer 10 is formed at a lower portion and a second conductive layer 30 is formed at an upper portion.

상기 제1 도전층(10)과 상기 제2 도전층(30)은 복수의 콘택홀(C1, C2, C3, C4)들을 통해서 서로 전기적으로 콘택되어 있다. 도시된 바와 같이, 복수의 콘택홀(C1, C2, C3, C4)들은 복수의 행렬로 배열되어 있다. 따라서, 전류방향이 화살표로 도시된 바와 같이 상측에서 하측으로 이루어진 경우, 전류는 상부의 제2 도전층(30)에서 복수의 콘택홀(C1, C2, C3, C4)들을 통해서 하부의 제1 도전층(10)으로 흐르게 된다. The first conductive layer 10 and the second conductive layer 30 are electrically connected to each other through a plurality of contact holes C 1 , C 2 , C 3 , and C 4 . As shown, the plurality of contact holes C 1 , C 2 , C 3 , and C 4 are arranged in a plurality of matrices. Therefore, in the case where the current direction is from the upper side to the lower side as shown by the arrow, the current flows through the plurality of contact holes C 1 , C 2 , C 3 , C 4 in the upper second conductive layer 30 The first conductive layer 10 of FIG.

도 1b를 참조하여 단면구조에 대해서 설명하면, 하부에는 제1 도전층(10)이 형성되어 있고, 상기 제1 도전층(10) 상에 절연층(20)이 형성되어 있고, 상기 절연층(20) 상에 제2 도전층(30)이 형성되어 있다. 1B, a first conductive layer 10 is formed on a lower portion of the first conductive layer 10, an insulating layer 20 is formed on the first conductive layer 10, 20, a second conductive layer 30 is formed.

상기 절연층(20)에는 복수의 콘택홀(C1, C2, C3, C4)이 형성되어 있고, 상기 복수의 콘택홀(C1, C2, C3, C4)을 통해서 상기 제1 도전층(10)과 상기 제2 도전층(30)이 서로 콘택되어 있다. The insulating layer 20 has a are formed a plurality of contact holes (C 1, C 2, C 3, C 4), through said plurality of contact holes (C 1, C 2, C 3, C 4) the The first conductive layer 10 and the second conductive layer 30 are in contact with each other.

전류가 상기 제2 도전층(30)에서 상기 제1 도전층(10)으로 흐르는 경우에 있어서, 상기 복수의 콘택홀(C1, C2, C3, C4) 각각을 경유하는 총 4가지의 전류 패스(path)가 형성될 수 있다. 이때, 각각의 전류 패스마다 저항이 변경될 수 있는데, 이에 대해서는 도 1c를 참조하여 설명하기로 한다. A total of four kinds of currents passing through each of the plurality of contact holes C 1 , C 2 , C 3 , and C 4 when current flows from the second conductive layer 30 to the first conductive layer 10 A current path can be formed. At this time, the resistance may be changed for each current path, which will be described with reference to FIG. 1C.

도 1c를 참조하면, 상기 제1 도전층(10)의 저항을 R10으로 표기하였고, 상기 제2 도전층(30)의 저항을 R30으로 표기하였고, 상기 복수의 콘택홀(C1, C2, C3, C4)에 형성된 상기 제2 도전층(30)의 저항을 각각 RC1, RC2, RC3, RC4로 표기하였다. Referring to FIG. 1C, the resistance of the first conductive layer 10 is represented by R 10 , the resistance of the second conductive layer 30 is represented by R 30 , the plurality of contact holes C 1 , C 2, was expressed as C 3, C 4) and the second conductive layer (R C1, the resistance of 30) each of R C2, R C3, R C4 formed.

이때, 제1 전류 패스는 상기 제2 도전층(30)에서 상기 제1 콘택홀(C1)을 경유한 후 상기 제1 도전층(10)으로 이동하는 경우로서, 이와 같은 제1 전류 패스에서의 총 저항값은 RC1 + 3R10이다. At this time, the first current path passes through the first contact hole (C 1 ) in the second conductive layer (30) and then moves to the first conductive layer (10). In such a first current path The total resistance value of R C1 + 3R 10 .

제2 전류 패스는 상기 제2 도전층(30)에서 상기 제2 콘택홀(C2)을 경유한 후 상기 제1 도전층(10)으로 이동하는 경우로서, 이와 같은 제2 전류 패스에서의 총 저항값은 R30 + RC2 + 2R10이다. The second current path is a case of moving from the second conductive layer 30 to the first conductive layer 10 after passing through the second contact hole C 2 , The resistance value is R 30 + R C2 + 2R < / RTI >

제3 전류 패스는 상기 제2 도전층(30)에서 상기 제3 콘택홀(C3)을 경유한 후 상기 제1 도전층(10)으로 이동하는 경우로서, 이와 같은 제3 전류 패스에서의 총 저항값은 2R30 + RC3 + R10이다. The third current path is a case of moving from the second conductive layer 30 to the first conductive layer 10 after passing through the third contact hole C 3 , The resistance value is 2R 30 + R C3 A + R 10.

제4 전류 패스는 상기 제2 도전층(30)에서 상기 제4 콘택홀(C4)을 경유한 후 상기 제1 도전층(10)으로 이동하는 경우로서, 이와 같은 제4 전류 패스에서의 총 저항값은 3R30 + RC4 이다. The fourth current path is a case where the current flows from the second conductive layer 30 to the first conductive layer 10 after passing through the fourth contact hole C 4 , The resistance value is 3R 30 + R C4 to be.

여기서, 상기 제1 콘택홀(C1), 제2 콘택홀(C2), 제3 콘택홀(C3), 및 제4 콘택홀(C4)의 크기는 모두 동일하므로 RC1, RC2, RC3, 및 RC4은 모두 동일하다. 한편, 제2 도전층(30)의 저항(R30)이 제1 도전층(10)의 저항(R10)보다 크다고 가정하게 되면, 각각의 전류 패스에서의 저항은, 제1 전류 패스 저항(RC1 + 3R10) ＜ 제2 전류 패스 저항(R30 + RC2 + 2R10) ＜ 제3 전류 패스 저항(2R30 + RC3 + R10) ＜ 제4 전류 패스 저항(3R30 + RC4)이 된다. Since the sizes of the first contact hole C 1 , the second contact hole C 2 , the third contact hole C 3 and the fourth contact hole C 4 are the same, R C1 and R C2 , R C3 , and R C4 are all the same. On the other hand, assuming that the resistance R 30 of the second conductive layer 30 is greater than the resistance R 10 of the first conductive layer 10, the resistance in each current path is the resistance of the first current path resistance R C1 + 3R 10 &lt; a second current path resistance R 30 + R C2 + 2R 10 ) <third current path resistance (2R 30 + R C3 + R 10 ) <fourth current path resistance 3R 30 + R C4 ).

결국, 위의 조건에서 상기 제2 도전층(30)에서 상기 제1 도전층(10)으로 흐르는 전류는 저항이 가장 작은 제1 전류 패스로 쏠리는 문제가 발생한다. As a result, under the above conditions, the current flowing from the second conductive layer 30 to the first conductive layer 10 is tilted to the first current path having the smallest resistance.

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 서로 상이한 층에 형성된 제1 도전층과 제2 도전층이 복수의 콘택홀을 통해서 콘택되어 있는 경우에 있어서 전류 쏠림 현상을 방지할 수 있는 콘택 구조를 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to overcome the above-described problems of the prior art, and it is an object of the present invention to provide a semiconductor device and a method of manufacturing the same, in which a first conductive layer and a second conductive layer formed on different layers are contacted through a plurality of contact holes, And to provide a contact structure that can be used for a semiconductor device.

본 발명은 상기 목적을 달성하기 위해서, 제1 도전층; 상기 제1 도전층 상에 형성되며 복수의 콘택홀을 구비하는 절연층; 및 상기 절연층 상에 형성되며 상기 복수의 콘택홀을 통해 상기 제1 도전층에 콘택되는 제2 도전층을 포함하여 이루어지고, 상기 복수의 콘택홀은 제1행에 배열된 적어도 하나의 제1 콘택홀 및 제2행에 배열된 적어도 하나의 제2 콘택홀을 포함하여 이루어지고, 상기 적어도 하나의 제1 콘택홀의 전체 면적은 상기 적어도 하나의 제2 콘택홀의 전체 면적보다 작도록 형성된 도전층의 콘택 구조를 제공한다. In order to achieve the above object, the present invention provides a semiconductor device comprising: a first conductive layer; An insulating layer formed on the first conductive layer and having a plurality of contact holes; And a second conductive layer formed on the insulating layer and being in contact with the first conductive layer through the plurality of contact holes, wherein the plurality of contact holes include at least one first And at least one second contact hole arranged in the second row, wherein the total area of the at least one first contact hole is smaller than the total area of the at least one second contact hole Contact structure.

본 발명은 또한, 제1 도전층; 상기 제1 도전층 상에 형성되며 복수의 콘택홀을 구비하는 절연층; 및 상기 절연층 상에 형성되며 상기 복수의 콘택홀을 통해 상기 제1 도전층에 콘택되는 제2 도전층을 포함하여 이루어지고, 상기 제1 도전층의 두께(T1)와 상기 제2 도전층의 두께(T2)는 T1 = T2 ×(ρ1/ρ2)을 만족하도록 형성되며, 상기 ρ1는 상기 제1 도전층의 비저항값이고 상기 ρ2는 상기 제2 도전층의 비저항값인 도전층의 콘택 구조를 제공한다. The present invention also provides a semiconductor device comprising: a first conductive layer; An insulating layer formed on the first conductive layer and having a plurality of contact holes; And a second conductive layer formed on the insulating layer and being in contact with the first conductive layer through the plurality of contact holes, wherein the thickness (T 1 ) of the first conductive layer and the thickness The thickness (T 2 ) of T 1 = T 2 X (rho 1 / rho 2), where rho 1 is a resistivity value of the first conductive layer and rho 2 is a resistivity value of the second conductive layer.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.

본 발명의 일 실시예에 따르면, 제1행에 배열된 콘택홀의 전체 면적보다 제2행에 배열된 콘택홀의 전체 면적을 증가시킴으로써, 각각의 행별로 콘택홀 내의 제2 도전층의 저항값을 조절할 수 있어 제2 도전층의 저항값과 제1 도전층의 저항값이 상이한 경우에 있어서 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있다. According to an embodiment of the present invention, by increasing the total area of the contact holes arranged in the second row relative to the total area of the contact holes arranged in the first row, the resistance value of the second conductive layer in the contact hole is adjusted for each row It is possible to prevent the problem that the current is deviated to the specific current path when the resistance value of the second conductive layer is different from the resistance value of the first conductive layer.

본 발명의 다른 실시예에 따르면, 제1 도전층의 두께와 제2 도전층의 두께를 조절하여 제1 도전층의 저항값과 제2 도전층의 저항값을 일치시킴으로써 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있다. According to another embodiment of the present invention, by adjusting the thickness of the first conductive layer and the thickness of the second conductive layer so that the resistance value of the first conductive layer matches the resistance value of the second conductive layer, The problem can be prevented.

도 1a은 종래 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이고, 도 1c는 종래 콘택 구조에 따른 전류 쏠림 현상을 설명하기 위한 회로도이다.
도 2a는 본 발명의 일 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 2b는 도 2a의 콘택 구조에서 콘택홀의 구조를 보여주는 개략도이고, 도 2c는 도 2a의 I-I라인의 단면도이다.
도 3a는 본 발명의 다른 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 3b는 도 3a의 콘택 구조에서 콘택홀의 구조를 보여주는 개략도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 4b는 도 4a의 I-I라인의 단면도이다. FIG. 1A is a plan view showing a conventional contact structure between two conductive layers, FIG. 1B is a cross-sectional view of a line II in FIG. 1A, and FIG. 1C is a circuit diagram for explaining a current sticking phenomenon according to a conventional contact structure.
2A is a plan view showing a contact structure between two conductive layers according to an embodiment of the present invention, FIG. 2B is a schematic view showing a structure of a contact hole in the contact structure of FIG. 2A, and FIG. 2C is a cross- Sectional view.
FIG. 3A is a plan view showing a contact structure between two conductive layers according to another embodiment of the present invention, and FIG. 3B is a schematic view showing a structure of a contact hole in the contact structure of FIG. 3A.
4A is a plan view showing a contact structure between two conductive layers according to another embodiment of the present invention, and FIG. 4B is a sectional view of a line II in FIG. 4A.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In the case where the word 'includes', 'having', 'done', etc. are used in this specification, other parts can be added unless '~ only' is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or &quot; direct &quot; is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if the temporal relationship is described by 'after', 'after', 'after', 'before', etc., May not be continuous unless they are not used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다. It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, and technically various interlocking and driving are possible, and that the embodiments may be practiced independently of each other, It is possible.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 2a는 본 발명의 일 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 2b는 도 2a의 콘택 구조에서 콘택홀의 구조를 보여주는 개략도이고, 도 2c는 도 2a의 I-I라인의 단면도이다. 2A is a plan view showing a contact structure between two conductive layers according to an embodiment of the present invention, FIG. 2B is a schematic view showing the structure of a contact hole in the contact structure of FIG. 2A, and FIG. 2C is a cross- Sectional view.

도 2a에서 알 수 있듯이, 하부에는 제1 도전층(100)이 형성되어 있고, 상부에는 제2 도전층(300)이 형성되어 있다. 2A, a first conductive layer 100 is formed on a lower portion, and a second conductive layer 300 is formed on an upper portion.

상기 제1 도전층(100)과 상기 제2 도전층(300)은 복수의 콘택홀(X)을 통해서 서로 전기적으로 연결되어 있다. The first conductive layer 100 and the second conductive layer 300 are electrically connected to each other through a plurality of contact holes X.

상기 복수의 콘택홀(X)은 도시된 바와 같이 행렬로 배열되어 있다. 예를 들어, 상기 복수의 콘택홀(X)이 4개의 행과 4개의 열로 배열되어 있는 경우, C11, C12, C13, C14, C21, C22, C23, C24, C31, C32, C33, C34, C41, C42, C43, C44의 총 16개의 콘택홀(X)이 형성된다. 본 명세서 전체에서, Cab로 표기된 콘택홀의 경우 상기 a는 열을 의미하고 상기 b는 행을 의미한다. The plurality of contact holes X are arranged in a matrix as shown. For example, if the plurality of contact holes (X) are arranged in four rows and four columns, C 11, C 12, C 13, C 14, C 21, C 22, C 23, C 24, C A total of sixteen contact holes X are formed, which are 31 , C 32 , C 33 , C 34 , C 41 , C 42 , C 43 and C 44 . Throughout this specification, in the case of a contact hole denoted by C ab , a means a column and b means a row.

여기서, 전류방향이 화살표로 도시된 바와 같이 상측에서 하측으로 이루어진 경우, 전류는 상부의 제2 도전층(300)에서 상기 복수의 콘택홀(X)을 경유하여 하부의 제1 도전층(100)으로 흐르게 된다. Here, when the current direction is from the upper side to the lower side as shown by an arrow, the current flows from the upper second conductive layer 300 to the lower first conductive layer 100 via the plurality of contact holes X, Lt; / RTI &gt;

이때, 전류가 상측에서 하측으로 흐르기 때문에 동일한 열에 형성된 복수의 콘택홀(X), 예를 들어, 제1열에 형성된 C11, C12, C13, 및 C14을 각각 경유하는 총 4개의 전류 패스가 형성된다. 즉, 상기 제1 콘택홀(C11)을 경유하여 상기 제2 도전층(300)에서 상기 제1 도전층(100)으로 전류가 흐르는 제1 전류 패스, 상기 제2 콘택홀(C12)을 경유하여 상기 제2 도전층(300)에서 상기 제1 도전층(100)으로 전류가 흐르는 제2 전류 패스, 상기 제3 콘택홀(C13)을 경유하여 상기 제2 도전층(300)에서 상기 제1 도전층(100)으로 전류가 흐르는 제3 전류 패스, 및 상기 제4 콘택홀(C14)을 경유하여 상기 제2 도전층(300)에서 상기 제1 도전층(100)으로 전류가 흐르는 제4 전류 패스로 이루어진 총 4개의 전류 패스가 형성될 수 있다. At this time, since the electric current flows from the upper side to the lower side, a total of four current paths (for example, two electric current paths) passing through C 11 , C 12 , C 13 , and C 14 formed in the first column, . That is, a first current path through which current flows from the second conductive layer 300 to the first conductive layer 100 via the first contact hole C 11 , a second current path through which the second contact hole C 12 A second current path through which current flows from the second conductive layer 300 to the first conductive layer 100 via the third contact hole C 13 through the second conductive layer 300, A third current path through which current flows to the first conductive layer 100 and a current path from the second conductive layer 300 to the first conductive layer 100 via the fourth contact hole C 14 A total of four current paths consisting of a fourth current path can be formed.

따라서, 전술한 도 1c에서와 같이, 상기 제1 전류 패스의 저항값은 RC11 + 3R100이 되고, 상기 제2 전류 패스의 저항값은 R300 + RC12 + 2R100이 되고, 상기 제3 전류 패스의 저항값은 2R300 + RC13 + R100이 되고, 상기 제4 전류 패스의 저항값은 3R300 + RC14 이 된다. 여기서, RC11은 상기 제1 콘택홀(C11)에서 제2 도전층(300)의 저항값이고, RC12는 상기 제2 콘택홀(C12)에서 제2 도전층(300)의 저항값이고, RC13은 상기 제3 콘택홀(C13)에서 제2 도전층(300)의 저항값이고, RC14는 상기 제4 콘택홀(C14)에서 제2 도전층(300)의 저항값이고, R100은 상기 제1 도전층(100)의 저항값이고, R300은 상기 제2 도전층(300)의 저항값이다. Therefore, as shown in FIG. 1C, the resistance value of the first current path is R C11 + 3R 100 , and the resistance value of the second current path is R 300 + R C12 + 2R 100 , and the resistance value of the third current path is 2R 300 + R C13 + R 100 , and the resistance value of the fourth current path is 3R 300 + R C14 . Here, R C11 is a resistance value of the second conductive layer 300 in the first contact hole C 11 and R C12 is a resistance value of the second conductive layer 300 in the second contact hole C 12 . R C13 is a resistance value of the second conductive layer 300 in the third contact hole C 13 and R C14 is a resistance value of the second conductive layer 300 in the fourth contact hole C 14 , and, R 100 is the resistance of the first conductive layer (100), R 300 is the resistance value of the second conductive layer 300.

본 발명의 일 실시예에 따르면, 상기 RC11, RC12, RC13, 및 RC14의 값을 조정함으로써 상기 제1 전류 패스의 저항값, 상기 제2 전류 패스의 저항값, 상기 제3 전류 패스의 저항값, 및 상기 제4 전류 패스의 저항값을 일치시키게 되고, 그에 따라 특정 전류 패스에서 전류 쏠림 현상이 방지될 수 있다. 이에 대해서는, 도 2b를 참조하여 설명하기로 한다. According to an embodiment of the present invention, by adjusting the values of R C11 , R C12 , R C13 , and R C14 , the resistance value of the first current path, the resistance value of the second current path, And the resistance value of the fourth current path are made to coincide with each other, so that the current-leaning phenomenon can be prevented in the specific current path. This will be described with reference to FIG. 2B.

도 2b에서 알 수 있듯이, 복수 개의 콘택홀(X)은 행렬로 배열된다. 이때, 복수 개의 콘택홀(X)은 제1 방향, 예로서 x축 방향에서 Px의 피치(pitch)로 서로 이격되어 있고, 제2 방향, 예로서 y축 방향에서 Py의 피치(pitch)로 서로 이격되어 있다. 본 명세서 전체에서 피치(pitch)는 어느 하나의 콘택홀(X)의 중심에서 인접하는 다른 하나의 콘택홀(X)의 중심까지의 거리이다. 2B, a plurality of contact holes X are arranged in a matrix. At this time, the plurality of contact holes X are spaced apart from each other by a pitch P x in the first direction, for example, the x-axis direction, and the pitch of P y in the second direction, Respectively. In the present specification, the pitch is the distance from the center of one of the contact holes X to the center of the other adjacent contact hole X.

또한, 동일한 행에 배열된 각각의 콘택홀(X)은 서로 동일한 크기로 형성된다. 예를 들어, 제1 행에 배열된 C11, C21, C31, 및 C41의 크기는 서로 동일하며, 구체적으로 각각의 콘택홀(C11, C21, C31, 및 C41)의 제1 방향, 예로서 x축 방향의 폭(WX1)과 제2 방향, 예로서 y축 방향의 폭(Wy1)은 서로 동일하다. 유사하게, 제2 행에 배열된 C12, C22, C32, 및 C42의 크기도 서로 동일하고, 제3 행에 배열된 C13, C23, C33, 및 C43의 크기도 서로 동일하고, 제4 행에 배열된 C14, C24, C34, 및 C44의 크기도 서로 동일하다. Further, each of the contact holes X arranged in the same row is formed to have the same size as each other. For example, the sizes of C 11 , C 21 , C 31 , and C 41 arranged in the first row are equal to each other. Specifically, the sizes of the respective contact holes C 11 , C 21 , C 31 , and C 41 The width (W X1 ) in the first direction, for example, the x-axis direction, and the width (W y1 ) in the second direction, for example, the y- Similarly, the sizes of C 12 , C 22 , C 32 , and C 42 arranged in the second row are the same, and the sizes of C 13 , C 23 , C 33 , and C 43 arranged in the third row are the same the same, and the size of the C 14, C 24, C 34 , and C 44 arranged in the fourth row are the same each other.

그러나, 상이한 행에 배열된 각각의 콘택홀(X)은 서로 상이한 크기로 형성된다. 예를 들어, 제1 열에서 제1행 내지 제4행에 각각 배열된 C11, C12, C13, 및 C14의 크기는 서로 상이하며, 구체적으로 제1 열 및 제1 행에 배열된 콘택홀(C11)의 크기가 가장 작고, 제1 열 및 제2 행에 배열된 콘택홀(C12)의 크기는 제1 열 및 제1 행에 배열된 콘택홀(C11)의 크기보다 크고, 제1 열 및 제3 행에 배열된 콘택홀(C13)의 크기는 제1 열 및 제2 행에 배열된 콘택홀(C12)의 크기보다 크고, 제1 열 및 제4 행에 배열된 콘택홀(C14)의 크기는 제1 열 및 제3 행에 배열된 콘택홀(C13)의 크기보다 크다. However, each contact hole X arranged in a different row is formed to have a different size from each other. For example, the sizes of C 11 , C 12 , C 13 , and C 14 arranged in the first to fourth rows in the first column are different from each other, and specifically, The size of the contact hole C 11 is the smallest and the size of the contact hole C 12 arranged in the first column and the second column is smaller than the size of the contact hole C 11 arranged in the first column and the first row The size of the contact holes C 13 arranged in the first column and the third row is larger than the size of the contact holes C 12 arranged in the first column and the second row, the size of the array of contact holes (C 14) is greater than the size of the contact hole (C 13) arranged in a first column and third row.

특히, 제1 열 및 제1 행에 배열된 콘택홀(C11)의 x축 방향의 폭(WX1) 보다 제1 열 및 제2 행에 배열된 콘택홀(C12)의 x축 방향의 폭(WX2)이 크고, 제1 열 및 제2 행에 배열된 콘택홀(C12)의 x축 방향의 폭(WX2) 보다 제1 열 및 제3 행에 배열된 콘택홀(C13)의 x축 방향의 폭(WX3)이 크고, 제1 열 및 제3 행에 배열된 콘택홀(C13)의 x축 방향의 폭(WX3) 보다 제1 열 및 제4 행에 배열된 콘택홀(C14)의 x축 방향의 폭(WX4)이 크다. Particularly, the width (W X1 ) in the x-axis direction of the contact holes C 11 arranged in the first column and the first row is larger than the width (W X1 ) of the contact holes C 12 arranged in the first column and the second row, width (W X2) is large, the first row and than the contact hole arranged in the first row and the third line width (W X2) of the x-axis direction of the contact hole (C 12) arranged in the second row (C 13 ), width (W X3) in the x axis direction is large, the first row and the arrangement in the first row and the fourth row than the a contact hole (C 13 width (W X3 of the x-axis direction)) arranged in three rows The width W X4 of the contact hole C 14 in the x-axis direction is large.

또한, 제1 열 및 제1 행에 배열된 콘택홀(C11)의 y축 방향의 폭(Wy1) 보다 제1 열 및 제2 행에 배열된 콘택홀(C12)의 y축 방향의 폭(Wy2)이 크고, 제1 열 및 제2 행에 배열된 콘택홀(C12)의 y축 방향의 폭(Wy2) 보다 제1 열 및 제3 행에 배열된 콘택홀(C13)의 y축 방향의 폭(Wy3)이 크고, 제1 열 및 제3 행에 배열된 콘택홀(C13)의 y축 방향의 폭(Wy3) 보다 제1 열 및 제4 행에 배열된 콘택홀(C14)의 y축 방향의 폭(Wy4)이 크다. It is also preferable that the width W y1 of the contact hole C 11 arranged in the first column and the first row is larger than the width W y1 of the contact hole C 12 arranged in the first column and the second row, width (W y2) is large, the first row and than the contact hole arranged in the first row and the third line width (W y2) of the y-axis direction of the contact hole (C 12) arranged in the second row (C 13 (W y3 ) in the y-axis direction of the contact hole C 13 arranged in the first column and the third row is larger than the width (W y3 ) in the y-axis direction of the contact hole C 13 arranged in the first column and the third row The width W y4 of the contact hole C 14 in the y-axis direction is large.

다만, 반드시 그에 한정되는 것은 아니고, x축 방향으로 폭(WX1, WX2, WX3, WX4)은 점차로 크게 형성하고 y축 방향으로 폭(Wy1, Wy2, Wy3, Wy4)은 동일하게 형성할 수도 있고, 반대로 x축 방향으로 폭(WX1, WX2, WX3, WX4)은 동일하게 형성하고 y축 방향으로 폭(Wy1, Wy2, Wy3, Wy4)은 점차로 크게 형성할 수도 있다. W x1 , W x2 , W x3 , and W x4 are gradually increased in the x-axis direction and the widths W y1 , W y2 , W y3 , and W y4 in the y-axis direction are not necessarily limited thereto. (W y1 , W y2 , W y3 , and W y4 ) in the y-axis direction are formed in the same manner, and the widths (W x1 , W x2 , W x3 , W x4 ) May be gradually increased.

이상은 전류가 상측에서 하측으로 흐르는 경우, 즉, 전류가 제1행에서 제4행의 방향으로 흐르는 경우를 설명한 것으로서, 본 명세서 전체에서 전류가 흐르는 방향과 수직을 이루는 방향을 행 방향으로 정의하고 전류가 흐르는 방향과 수평을 이루는 방향을 열 방향으로 정의한다. The above describes the case where the current flows from the upper side to the lower side, that is, the current flows in the direction from the first row to the fourth row, and the direction perpendicular to the direction in which the current flows in this specification is defined as the row direction The direction in which the current flows and the horizontal direction are defined as the column direction.

도면에는 복수의 행과 복수의 열로 콘택홀(X)이 배열된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 복수의 행과 1개의 열로 콘택홀(X)이 배열될 수 있으며, 또한 복수의 행 각각에 1개의 콘택홀(X)이 배열될 수도 있다. 다만, 복수의 콘택홀(X)이 복수의 행과 복수의 열로 배열되는 것이 저항을 줄일 수 있어 전류 흐름에 유리할 수 있다. 또한, 전술한 바와 같이 복수 개의 콘택홀(X)이 x축 방향에서 Px의 피치(pitch)로 서로 이격되고 y축 방향에서 Py의 피치(pitch)로 서로 이격됨으로써 상기 복수의 행과 상기 복수의 열 각각에서 일렬로 정렬된 구조를 이룰 수 있다. Although the figure shows a state in which the contact holes X are arranged in a plurality of rows and a plurality of columns, the contact holes X may be arranged in a plurality of rows and one column, One contact hole X may be arranged in each row. However, the arrangement of the plurality of contact holes X in a plurality of rows and a plurality of columns can reduce the resistance and can be advantageous for current flow. As described above, the plurality of contact holes X are spaced apart from each other at a pitch P x in the x-axis direction and spaced from each other at a pitch P y in the y-axis direction, It is possible to obtain a structure that is aligned in a row in each of a plurality of columns.

이와 같이 본 발명의 일 실시예에 따르면, 제1행에서 제4행으로 갈수록 콘택홀(X)의 크기가 커지게 되며, 그에 따라 상기 제1 콘택홀(C11)에서 제2 도전층(300)의 저항값(RC11), 상기 제2 콘택홀(C12)에서 제2 도전층(300)의 저항값(RC12), 상기 제3 콘택홀(C13)에서 제2 도전층(300)의 저항값(RC13), 및 상기 제4 콘택홀(C14)에서 제2 도전층(300)의 저항값(RC14)이 서로 상이하게 된다. 구체적으로, 상기 제1 콘택홀(C11)에서 제2 도전층(300)의 저항값(RC11)이 상기 제2 콘택홀(C12)에서 제2 도전층(300)의 저항값(RC12)보다 크고, 상기 제2 콘택홀(C12)에서 제2 도전층(300)의 저항값(RC12)이 상기 제3 콘택홀(C13)에서 제2 도전층(300)의 저항값(RC13)보다 크고, 상기 제3 콘택홀(C13)에서 제2 도전층(300)의 저항값(RC13)이 상기 제4 콘택홀(C14)에서 제2 도전층(300)의 저항값(RC14)보다 크게 된다. Thus, according to one embodiment of the invention, the size of the contact hole (X) goes from one row to the fourth row, and becomes large, thus the first contact hole (C 11) a second conductive layer (300 in accordance with ) resistance (R C11), the second contact hole (C 12), the resistance of the second conductive layer (300) (R C12), wherein the third contact hole (C 13), a second conductive layer (300 in ) resistance (R C13), and the resistance value (R C14) of the second conductive layer 300 in the fourth contact hole (C 14) of this is different from each other. More specifically, the resistance value R C11 of the second conductive layer 300 in the first contact hole C 11 is greater than the resistance value R of the second conductive layer 300 in the second contact hole C 12 And the resistance value R C12 of the second conductive layer 300 in the second contact hole C 12 is greater than the resistance value R C12 of the second conductive layer 300 in the third contact hole C 13 . is greater than (R C13), the third contact hole (C 13), the second conductive layer 300, the resistance (R C13), wherein the fourth contact hole (C 14), the second conductive layer 300 in the in Becomes larger than the resistance value R C14 .

결국, 전술한 도 2a를 다시 참조하면, 상기 제2 도전층(300)의 저항값(R300)이 상기 제1 도전층(100)의 저항값(R100)과 상이한 경우에 있어서, 각각의 콘택홀(C11 , C12 , C13 , C14)에서 제2 도전층(300)의 저항값(RC11, RC12, RC13, RC14)을 서로 상이하게 설정함으로써, 상기 제1 전류 패스의 저항값(RC11 + 3R100), 상기 제2 전류 패스의 저항값(R300 + RC12 + 2R100), 상기 제3 전류 패스의 저항값(2R300 + RC13 + R100), 및 상기 제4 전류 패스의 저항값(3R300 + RC14)이 서로 동일하도록 조정할 수 있게 된다. If after all, with reference to the aforementioned Figures 2a again, the resistance value (R 300) of the second conductive layer 300 in a case different from the resistance value (R 100) of the first conductive layer 100, each By setting the resistance values R C11 , R C12 , R C13 and R C14 of the second conductive layer 300 to be different from each other in the contact holes C 11 , C 12 , C 13 and C 14 , The resistance value of the path (R C11 + 3R 100 ), the resistance value of the second current path (R 300 + R C12 + 2R 100), wherein the resistance value of the third current path (2R 300 + R C13 + R 100), and wherein the resistance value of the fourth current path (3R 300 + R C14 ) are equal to each other.

도 2c를 참조하여 도 2a의 I-I라인의 단면구조에 대해서 설명하면, 하부에는 제1 도전층(100)이 형성되어 있고, 상기 제1 도전층(100) 상에 절연층(200)이 형성되어 있고, 상기 절연층(200) 상에 제2 도전층(300)이 형성되어 있다. Referring to FIG. 2C, a cross-sectional structure of the line II of FIG. 2A will be described. A first conductive layer 100 is formed on a lower portion, and an insulating layer 200 is formed on the first conductive layer 100 And a second conductive layer 300 is formed on the insulating layer 200.

상기 절연층(200)에는 제1 콘택홀(C11), 제2 콘택홀(C12), 제3 콘택홀(C13), 및 제4 콘택홀(C14)이 형성되어 있고, 상기 제2 도전층(300)은 상기 제1 콘택홀(C11), 제2 콘택홀(C12), 제3 콘택홀(C13), 및 제4 콘택홀(C14)을 통해서 상기 제1 도전층(100)과 콘택되어 있다. The insulating layer 200 is formed with a first contact hole C 11 , a second contact hole C 12 , a third contact hole C 13 and a fourth contact hole C 14 , 2 conductive layer 300 is electrically connected to the first conductive layer 300 through the first contact hole C 11 , the second contact hole C 12 , the third contact hole C 13 , and the fourth contact hole C 14 . Layer 100 as shown in FIG.

전술한 바와 같이 상기 제1 콘택홀(C11)의 y축 방향의 폭(Wy1)보다 상기 제2 콘택홀(C12)의 y축 방향의 폭(Wy2)이 크고, 상기 제2 콘택홀(C12)의 y축 방향의 폭(Wy2)보다 상기 제3 콘택홀(C13)의 y축 방향의 폭(Wy3)이 크고, 상기 제3 콘택홀(C13)의 y축 방향의 폭(Wy3)보다 상기 제4 콘택홀(C14)의 y축 방향의 폭(Wy4)이 크다. The first width of the y-axis direction of the contact hole (C 11) (W y1) than the second contact hole (C 12) is greater, width (W y2) of the y-axis direction of the second contact, as described above than the third contact y-axis of a hole (C 13) is greater, width (W y3) of the y-axis direction of the third contact hole (C 13) hole (C 12) y width (W y2) in the axial direction of The width W y4 of the fourth contact hole C 14 in the y-axis direction is larger than the width W y3 of the direction.

이상의 본 발명의 일 실시예에 따르면, 전류 방향이 상측에서 하측으로 이루어지고 제2 도전층(300)의 저항값(R300)이 제1 도전층(100)의 저항값(R100)보다 큰 경우를 예로 들어 설명하였지만, 전류 방향이 변경될 수 있고 또한 제2 도전층(300)의 저항값(R300)이 제1 도전층(100)의 저항값(R100)보다 작을 수도 있으며, 각각의 경우에 있어서 복수 개의 전류 패스의 저항값이 서로 동일하도록 복수 개의 콘택홀(X)의 크기가 적절히 변경될 수 있다. According to an embodiment of the present invention, when the current direction is from the upper side to the lower side and the resistance value R 300 of the second conductive layer 300 is larger than the resistance value R 100 of the first conductive layer 100 The current direction may be changed and the resistance value R 300 of the second conductive layer 300 may be smaller than the resistance value R 100 of the first conductive layer 100, The sizes of the plurality of contact holes X can be appropriately changed so that the resistance values of the plurality of current paths are equal to each other.

도 3a는 본 발명의 다른 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 3b는 도 3a의 콘택 구조에서 콘택홀의 구조를 보여주는 개략도이다. FIG. 3A is a plan view showing a contact structure between two conductive layers according to another embodiment of the present invention, and FIG. 3B is a schematic view showing a structure of a contact hole in the contact structure of FIG. 3A.

도 3a에서 알 수 있듯이, 하부에는 제1 도전층(100)이 형성되어 있고, 상부에는 제2 도전층(300)이 형성되어 있다. 3A, the first conductive layer 100 is formed on the lower portion, and the second conductive layer 300 is formed on the upper portion.

상기 제1 도전층(100)과 상기 제2 도전층(300)은 복수의 콘택홀(X)을 통해서 서로 전기적으로 연결되어 있다. The first conductive layer 100 and the second conductive layer 300 are electrically connected to each other through a plurality of contact holes X.

상기 복수의 콘택홀(X)은 도시된 바와 같이 동일한 행에서는 일렬로 배열되어 있지만 열 방향에서는 일렬로 배열되어 있지 않다. The plurality of contact holes X are arranged in a row in the same row as shown but are not arranged in a row in the column direction.

보다 구체적으로, 예로서 제1행에는 총 4개의 콘택홀(C11, C12, C13, C14)이 일렬로 배열되어 있고, 제2행에는 총 5개의 콘택홀(C21, C22, C23, C24, C25)이 일렬로 배열되어 있고, 제3행에는 총 6개의 콘택홀(C31, C32, C33, C34, C35, C36)이 일렬로 배열되어 있고, 제4행에는 총 7개의 콘택홀(C41, C42, C43, C44, C45, C46, C47)이 일렬로 배열되어 있다. 이와 같이 제1행에서 제4행으로 갈수록 콘택홀(X)의 개수가 증가하게 되며, 그 증가하는 개수는 다양하게 변경될 수 있다. More specifically, for example, a total of four contact holes C 11 , C 12 , C 13 and C 14 are arranged in a row in the first row and five contact holes C 21 and C 22 C 23 , C 24 and C 25 are arranged in a row in the first row and a total of six contact holes C 31 , C 32 , C 33 , C 34 , C 35 and C 36 are arranged in a row in the third row and the fourth row has a total of seven contact holes (C 41, C 42, C 43, C 44, C 45, C 46, C 47) are arranged in a line. As described above, the number of the contact holes X increases from the first row to the fourth row, and the number of the contact holes X can be variously changed.

여기서, 전류방향이 화살표로 도시된 바와 같이 상측에서 하측으로 이루어진 경우, 전류는 상부의 제2 도전층(300)에서 상기 복수의 콘택홀(X)을 경유하여 하부의 제1 도전층(100)으로 흐르게 된다. Here, when the current direction is from the upper side to the lower side as shown by an arrow, the current flows from the upper second conductive layer 300 to the lower first conductive layer 100 via the plurality of contact holes X, Lt; / RTI &gt;

도 3b를 참조하면, 제1행에 배열된 콘택홀(C11, C12, C13, C14)은 x축 방향에서 Px1의 피치(pitch)로 서로 이격되어 있고, 제2행에 배열된 콘택홀(C21, C22, C23, C24, C25)은 x축 방향에서 Px2의 피치(pitch)로 서로 이격되어 있고, 제3행에 배열된 콘택홀(C31, C32, C33, C34, C35, C36)은 x축 방향에서 Px3의 피치(pitch)로 서로 이격되어 있고, 제4행에 배열된 콘택홀(C41, C42, C43, C44, C45, C46, C47)은 Px4의 피치(pitch)로 서로 이격되어 있다. Referring to FIG. 3B, the contact holes C 11 , C 12 , C 13 , and C 14 arranged in the first row are spaced apart from each other by a pitch P x1 in the x-axis direction, The contact holes C 21 , C 22 , C 23 , C 24 and C 25 are spaced apart from each other by a pitch P x2 in the x-axis direction and the contact holes C 31 , C C 32 , C 33 , C 34 , C 35 and C 36 are spaced apart from each other by a pitch of P x3 in the x axis direction and the contact holes C 41 , C 42 , C 43 , C 44 , C 45 , C 46 , and C 47 are spaced apart from each other by a pitch of P x4 .

다만 각각의 행에 배열된 복수의 콘택홀(X)이 반드시 동일한 피치(pitch)로 이격되어야 하는 것은 아니다. 즉, 본 발명의 다른 실시예에 따르면 제1행에서 제4행으로 갈수록 콘택홀(X)의 개수가 증가하지만, 각각의 행 내에서 복수의 콘택홀(X)이 반드시 동일한 피치(pitch)로 형성되어야 하는 것은 아니다. However, a plurality of contact holes (X) arranged in each row are not necessarily spaced at the same pitch. That is, according to another embodiment of the present invention, the number of contact holes X increases from the first row to the fourth row, but a plurality of contact holes X in each row necessarily have the same pitch It does not have to be formed.

y축 방향에서는 복수의 콘택홀(X)이 동일한 피치(Py)로 배열되어 있다. 즉, 제1행과 제2행 사이의 간격, 제2행과 제3행 사이의 간격, 제3행과 제4행 사이의 간격은 서로 동일할 수 있지만, 반드시 그에 한정되는 것은 아니다. In the y-axis direction, a plurality of contact holes X are arranged at the same pitch P y . That is, the interval between the first row and the second row, the interval between the second row and the third row, and the interval between the third row and the fourth row may be equal to each other, but are not limited thereto.

여기서, 복수의 콘택홀(X)은 서로 동일한 크기로 형성된다. 즉, 제1행에 배열된 콘택홀(X)의 x축 방향의 폭(WX1), 제2행에 배열된 콘택홀(X)의 x축 방향의 폭(WX2), 제3행에 배열된 콘택홀(X)의 x축 방향의 폭(WX3), 및 제4행에 배열된 콘택홀(X)의 x축 방향의 폭(WX4)은 모두 동일하다. 또한, 제1행에 배열된 콘택홀(X)의 y축 방향의 폭(Wy1), 제2행에 배열된 콘택홀(X)의 y축 방향의 폭(Wy2), 제3행에 배열된 콘택홀(X)의 y축 방향의 폭(Wy3), 및 제4행에 배열된 콘택홀(X)의 y축 방향의 폭(Wy4)은 모두 동일하다. Here, the plurality of contact holes X are formed to have the same size as each other. That is, the width W x1 in the x-axis direction of the contact holes X arranged in the first row, the width W x2 in the x-axis direction of the contact holes X arranged in the second row, The width (W X3 ) in the x-axis direction of the arranged contact holes (X) and the width (W X4 ) in the x-axis direction of the contact holes (X) arranged in the fourth row are all the same. The width W y1 in the y-axis direction of the contact holes X arranged in the first row, the width W y2 in the y-axis direction of the contact holes X arranged in the second row, The width W y3 in the y-axis direction of the arranged contact holes X and the width W y4 in the y-axis direction of the contact holes X arranged in the fourth row are all the same.

이상과 같이 본 발명의 다른 실시예에 따르면, 복수의 콘택홀(X)의 크기를 동일하게 하면서 제1행에서부터 제4행으로 갈수록 콘택홀(X)의 개수를 증가시킴으로써, 제1행에 배열된 콘택홀(C11, C12, C13, C14) 전체 내의 제2 도전층(300)의 저항값, 제2행에 배열된 콘택홀(C21, C22, C23, C24, C25) 전체 내의 제2 도전층(300)의 저항값, 제3행에 배열된 콘택홀(C31, C32, C33, C34, C35, C36) 전체 내의 제2 도전층(300)의 저항값, 및 제4행에 배열된 콘택홀(C41, C42, C43, C44, C45, C46, C47) 전체 내의 제2 도전층(300)의 저항값을 서로 상이하게 조정할 수 있고, 그에 따라, 상기 제2 도전층(300)의 저항값(R300)과 상기 제1 도전층(100)의 저항값(R100)이 상이한 경우에 있어서 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있다. As described above, according to another embodiment of the present invention, by increasing the number of the contact holes X from the first row to the fourth row while making the sizes of the plurality of contact holes X the same, The resistance values of the second conductive layer 300 in the entirety of the contact holes C 11 , C 12 , C 13 and C 14 formed in the first row and the contact holes C 21 , C 22 , C 23 , C 24 , C 25), the resistance of the second conductive layer 300 in the full, a contact hole arranged in the third row (C 31, C 32, C 33, a second conductive layer in a total C 34, C 35, C 36) ( 300 and the resistance value of the second conductive layer 300 in the entirety of the contact holes C 41 , C 42 , C 43 , C 44 , C 45 , C 46 , C 47 arranged in the fourth row is When the resistance value R 300 of the second conductive layer 300 and the resistance value R 100 of the first conductive layer 100 are different from each other, It is possible to prevent the problem of being stuck on the path.

결국, 전술한 도 2a 내지 도 2c에 따른 실시예 및 전술한 도 3a 내지 도 3b에 따른 실시예는 제1행에 배열된 콘택홀(X)에서 제4행에 배열된 콘택홀(X)로 갈수록 각행에 배열된 콘택홀(X)의 전체 면적을 증가시킨 것으로서, 그 구체적인 방법으로 전술한 도 2a 내지 도 2c에 따른 실시예는 제1행에서 제4행으로 갈수록 콘택홀(X)의 개수는 동일하게 하면서 콘택홀(X)의 크기를 증가시킨 것이고, 전술한 도 3a 내지 도 3b에 따른 실시예는 제1행에서 제4행으로 갈수록 콘택홀(X)의 크기는 동일하게 하면서 콘택홀(X)의 개수를 증가시킨 것이다. 이에 따라 각각의 행별로 콘택홀(X) 전체 내의 제2 도전층(300)의 저항값을 조절할 수 있어 상기 제2 도전층(300)의 저항값(R300)과 상기 제1 도전층(100)의 저항값(R100)이 상이한 경우에 있어서 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있다. As a result, the embodiment according to Figs. 2A to 2C and the embodiment according to Figs. 3A to 3B described above are formed in the contact hole X arranged in the first row and the contact hole X arranged in the fourth row The total area of the contact holes X arranged in each of the rows is gradually increased. In the concrete method, the embodiment according to the above-described FIG. 2A to FIG. 2C has the number of the contact holes X from the first row to the fourth row The size of the contact hole X is increased while the size of the contact hole X is increased from the first row to the fourth row in the embodiment according to the above described Figures 3A to 3B, (X) is increased. The resistance value of the second conductive layer 300 in the entire contact hole X can be adjusted for each row so that the resistance value R 300 of the second conductive layer 300 and the resistance value R 300 of the first conductive layer 100 The resistance value R 100 of the current path is different from that of the current path.

이와 같은 전술한 도 2a 내지 도 2c에 따른 실시예 및 전술한 도 3a 내지 도 3b에 따른 실시예에서는 상기 제1 도전층(100)의 두께와 제2 도전층(300)의 두께는 서로 동일하다. In the embodiment of FIGS. 2A to 2C and the embodiments of FIGS. 3A to 3B, the thickness of the first conductive layer 100 and the thickness of the second conductive layer 300 are the same .

도 4a는 본 발명의 또 다른 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 4b는 도 4a의 I-I라인의 단면도이다. FIG. 4A is a plan view showing a contact structure between two conductive layers according to another embodiment of the present invention, and FIG. 4B is a cross-sectional view of the line I-I of FIG. 4A.

도 4a에서 알 수 있듯이, 하부에는 제1 도전층(100)이 형성되어 있고, 상부에는 제2 도전층(300)이 형성되어 있다. As shown in FIG. 4A, the first conductive layer 100 is formed in a lower portion, and the second conductive layer 300 is formed in an upper portion.

상기 제1 도전층(100)과 상기 제2 도전층(300)은 복수의 콘택홀(X)을 통해서 서로 전기적으로 연결되어 있다. The first conductive layer 100 and the second conductive layer 300 are electrically connected to each other through a plurality of contact holes X.

상기 복수의 콘택홀(X)은 도시된 바와 같이 복수의 행렬로 배열되어 있다. The plurality of contact holes X are arranged in a plurality of matrices as shown.

제1행에서 제4행까지 복수의 콘택홀(X)의 크기는 모두 동일하고 복수의 콘택홀(X)의 개수도 모두 동일하다. 즉, 제1행에 배열된 콘택홀(X)에서 제4행에 배열된 콘택홀(X)까지 각행에 배열된 콘택홀(X)의 전체 면적이 동일하다. The sizes of the plurality of contact holes X from the first row to the fourth row are all the same and the number of the plurality of contact holes X is also the same. That is, the total area of the contact holes X arranged in each row from the contact holes X arranged in the first row to the contact holes X arranged in the fourth row is the same.

도 4b를 참조하면, 하부에는 제1 도전층(100)이 형성되어 있고, 상기 제1 도전층(100) 상에 절연층(200)이 형성되어 있고, 상기 절연층(200) 상에 제2 도전층(300)이 형성되어 있다. Referring to FIG. 4B, a first conductive layer 100 is formed on a lower portion of the first conductive layer 100, an insulating layer 200 is formed on the first conductive layer 100, A conductive layer 300 is formed.

상기 절연층(200)에는 제1 콘택홀(C11), 제2 콘택홀(C12), 제3 콘택홀(C13), 및 제4 콘택홀(C14)이 형성되어 있고, 상기 제2 도전층(300)은 상기 제1 콘택홀(C11), 제2 콘택홀(C12), 제3 콘택홀(C13), 및 제4 콘택홀(C14)을 통해서 상기 제1 도전층(100)과 콘택되어 있다. The insulating layer 200 is formed with a first contact hole C 11 , a second contact hole C 12 , a third contact hole C 13 and a fourth contact hole C 14 , 2 conductive layer 300 is electrically connected to the first conductive layer 300 through the first contact hole C 11 , the second contact hole C 12 , the third contact hole C 13 , and the fourth contact hole C 14 . Layer 100 as shown in FIG.

이때, 상기 제1 도전층(100)은 제1 두께(T1)로 형성되고, 상기 제2 도전층(300)은 제2 두께(T2)로 형성된다. At this time, the first conductive layer 100 is formed with a first thickness T 1 , and the second conductive layer 300 is formed with a second thickness T 2 .

도 4a 및 도 4b에 따른 본 발명의 또 다른 실시예에서는 상기 제1 두께(T1)와 상기 제2 두께(T2)를 조절함으로써 상기 제1 도전층(100)의 저항값과 상기 제2 도전층(300)의 저항값을 일치시켜 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있다. 4A and 4B, the resistance value of the first conductive layer 100 and the resistance value of the second conductive layer 100 may be adjusted by adjusting the first thickness T 1 and the second thickness T 2 in another embodiment of the present invention. The resistance value of the conductive layer 300 can be matched to prevent the current from being deviated to a specific current path.

즉, 본 발명의 또 다른 실시예에 따르면, 상기 제1 도전층(100)의 저항값과 상기 제2 도전층(300)의 저항값을 일치시키는 것을 특징으로 한다. That is, according to another embodiment of the present invention, the resistance value of the first conductive layer 100 is equal to the resistance value of the second conductive layer 300.

상기 제1 도전층(100)의 비저항이 제1 비저항값(ρ1)을 가지고, 상기 제2 도전층(300)의 비저항이 제2 비저항값(ρ2)을 가질 경우, 상기 제1 도전층(100)의 저항값은 (ρ1 × L ÷ T1) 이 되고, 상기 제2 도전층(100)의 저항값은 (ρ2 × L ÷ T2)가 된다. 위에서 L은 전류 패스가 되는 제1 도전층(100) 및 제2 도전층(300)의 길이로서 서로 동일하다. When the resistivity of the first conductive layer 100 has a first resistivity value rho 1 and the resistivity of the second conductive layer 300 has a second resistivity value rho 2, ) Of the second conductive layer 100 becomes (1 x L / T 1 ), and the resistance value of the second conductive layer 100 becomes (2 x L / T 2 ). L is equal to the length of the first conductive layer 100 and the second conductive layer 300 which are current paths.

따라서, 상기 (ρ1 × L ÷ T1)의 값과 상기 (ρ2 × L ÷ T2)의 값을 일치시키면 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있고, 결국, T1 = T2 ×(ρ1/ρ2)을 만족시키도록 상기 제1 두께(T1)와 상기 제2 두께(T2)를 조절하면 된다. Accordingly, when the value of the matching value and the (ρ2 × L ÷ T 2) of the (ρ1 × L ÷ T 1) it is possible to prevent leaning current problem in certain current paths, in the end, T 1 = T 2 The first thickness T 1 and the second thickness T 2 may be adjusted so as to satisfy x (rho 1 / rho 2).

만약, 제1 도전층(100)과 제2 도전층(300)이 동일한 도전물질로 이루어진 경우에는 상기 제1 도전층(100)의 제1 비저항값(ρ1)과 상기 제2 도전층(300)의 제2 비저항값(ρ2)이 서로 동일하므로, T1 = T2를 만족하도록, 즉, 제1 도전층(100)의 두께를 제2 도전층(300)의 두께와 동일하게 형성하면 된다. If the first conductive layer 100 and the second conductive layer 300 are made of the same conductive material, the first resistivity value? 1 of the first conductive layer 100 and the second resistivity value? The second resistivity values? 2 are equal to each other, so that T 1 = T 2 , that is, the thickness of the first conductive layer 100 may be equal to the thickness of the second conductive layer 300.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다 Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those precise embodiments, and various modifications may be made without departing from the spirit of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the claims, and all technical ideas within the scope of the same should be interpreted as being included in the scope of the present invention

100: 제1 도전층 200: 절연층
300: 제2 도전층100: first conductive layer 200: insulating layer
300: second conductive layer

Claims (7)

제1 도전층;
상기 제1 도전층 상에 형성되며 복수의 콘택홀을 구비하는 절연층; 및
상기 절연층 상에 형성되며 상기 복수의 콘택홀을 통해 상기 제1 도전층에 콘택되는 제2 도전층을 포함하여 이루어지고,
상기 복수의 콘택홀은 제1행에 배열된 적어도 하나의 제1 콘택홀 및 제2행에 배열된 적어도 하나의 제2 콘택홀을 포함하여 이루어지고,
상기 적어도 하나의 제1 콘택홀의 전체 면적은 상기 적어도 하나의 제2 콘택홀의 전체 면적보다 작도록 형성된 도전층의 콘택 구조. A first conductive layer;
An insulating layer formed on the first conductive layer and having a plurality of contact holes; And
And a second conductive layer formed on the insulating layer and being in contact with the first conductive layer through the plurality of contact holes,
Wherein the plurality of contact holes comprise at least one first contact hole arranged in a first row and at least one second contact hole arranged in a second row,
And the total area of the at least one first contact hole is smaller than the total area of the at least one second contact hole. 제1항에 있어서,
상기 제1 콘택홀의 크기는 상기 제2 콘택홀의 크기보다 작도록 형성된 도전층의 콘택 구조. The method according to claim 1,
And the size of the first contact hole is smaller than the size of the second contact hole. 제2항에 있어서,
상기 복수의 콘택홀은 복수의 행과 복수의 열로 배열되어 있고, 상기 복수의 행과 상기 복수의 열 각각에서 상기 복수의 콘택홀은 일렬로 정렬되어 있는 도전층의 콘택 구조. 3. The method of claim 2,
Wherein the plurality of contact holes are arranged in a plurality of rows and a plurality of columns, and the plurality of contact holes in the plurality of rows and the plurality of columns are aligned in a line. 제1항에 있어서,
상기 제1 콘택홀의 개수는 상기 제2 콘택홀의 개수보다 작도록 형성된 도전층의 콘택 구조. The method according to claim 1,
Wherein the number of the first contact holes is smaller than the number of the second contact holes. 제4항에 있어서,
상기 제1 콘택홀의 크기와 상기 제2 콘택홀의 크기는 서로 동일하도록 형성된 도전층의 콘택 구조. 5. The method of claim 4,
Wherein a size of the first contact hole and a size of the second contact hole are equal to each other. 제1 도전층;
상기 제1 도전층 상에 형성되며 복수의 콘택홀을 구비하는 절연층; 및
상기 절연층 상에 형성되며 상기 복수의 콘택홀을 통해 상기 제1 도전층에 콘택되는 제2 도전층을 포함하여 이루어지고,
상기 제1 도전층의 두께(T1)와 상기 제2 도전층의 두께(T2)는 T1 = T2 ×(ρ1/ρ2)을 만족하도록 형성되며, 상기 ρ1는 상기 제1 도전층의 비저항값이고 상기 ρ2는 상기 제2 도전층의 비저항값인 도전층의 콘택 구조. A first conductive layer;
An insulating layer formed on the first conductive layer and having a plurality of contact holes; And
And a second conductive layer formed on the insulating layer and being in contact with the first conductive layer through the plurality of contact holes,
The thickness (T 1 ) of the first conductive layer and the thickness (T 2 ) of the second conductive layer satisfy T 1 = T 2 X (rho 1 / rho 2), where rho 1 is a specific resistance value of the first conductive layer and rho 2 is a specific resistance value of the second conductive layer. 제6항에 있어서,
상기 복수의 콘택홀은 제1행에 배열된 적어도 하나의 제1 콘택홀 및 제2행에 배열된 적어도 하나의 제2 콘택홀을 포함하여 이루어지고,
상기 제1 콘택홀의 크기는 상기 제2 콘택홀의 크기와 동일하고, 상기 제1 콘택홀의 개수는 상기 제2 콘택홀의 개수와 동일한 도전층의 콘택 구조. The method according to claim 6,
Wherein the plurality of contact holes comprise at least one first contact hole arranged in a first row and at least one second contact hole arranged in a second row,
The size of the first contact hole is equal to the size of the second contact hole, and the number of the first contact holes is equal to the number of the second contact holes.
KR1020140094857A 2014-07-25 2014-07-25 Contact structure between conductive layers KR102180912B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140094857A KR102180912B1 (en) 2014-07-25 2014-07-25 Contact structure between conductive layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140094857A KR102180912B1 (en) 2014-07-25 2014-07-25 Contact structure between conductive layers

Publications (2)

Publication Number Publication Date
KR20160013441A true KR20160013441A (en) 2016-02-04
KR102180912B1 KR102180912B1 (en) 2020-11-20

Family

ID=55356158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140094857A KR102180912B1 (en) 2014-07-25 2014-07-25 Contact structure between conductive layers

Country Status (1)

Country Link
KR (1) KR102180912B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069351A (en) * 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 Method for forming pad of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069351A (en) * 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 Method for forming pad of semiconductor device

Also Published As

Publication number Publication date
KR102180912B1 (en) 2020-11-20

Similar Documents

Publication Publication Date Title
CN107945738B (en) Organic light-emitting display panel and electronic equipment
KR102332255B1 (en) Display device
KR102262952B1 (en) Touch control panel and manufacturing method thereof, touch control display screen
JP6752153B2 (en) Array substrate, its manufacturing method, and display device
US10388714B2 (en) Organic light emitting display panel and display terminal
JP2018088391A5 (en)
US9323295B2 (en) Touch panel
US9570476B2 (en) Structure of crossing datalines and scanning lines and forming method in a display device
JP7180841B2 (en) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF, DISPLAY PANEL AND DISPLAY DEVICE
US9881537B2 (en) Display panel and flat panel display apparatus with transmission lines for connecting gate lines to control circuit
CN113437232A (en) Display substrate, manufacturing method thereof and display device
CN101320736A (en) Organic light emitting display device and mother substrate thereof
US9990904B2 (en) Pixel array suitable for slim border designs
CN111694466A (en) Touch display screen and electronic device
CN113078196B (en) Display panel
KR101763107B1 (en) Light emitting package and transparent display device including it
KR20230009867A (en) Array substrate, method for detecting same and splicing display panel
JP2021068906A (en) Metal-oxide semiconductor module and light-emitting diode display device including the same
US8742659B2 (en) Display pixel and display device including the same
CN112445360B (en) Touch screen and display device
CN106646979B (en) Array substrate, display panel and display device
CN105723443B (en) Addressing of groups of transistors arranged in a matrix
CN108109569B (en) Pixel array
JP2005197202A (en) Organic electroluminescent display device
KR20160013441A (en) Contact structure between conductive layers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right