KR20160006787A - Transparent conductive film composition, transparent electrode, semiconductor light-emitting element, solar cell - Google Patents

Transparent conductive film composition, transparent electrode, semiconductor light-emitting element, solar cell Download PDF

Info

Publication number
KR20160006787A
KR20160006787A KR1020157035290A KR20157035290A KR20160006787A KR 20160006787 A KR20160006787 A KR 20160006787A KR 1020157035290 A KR1020157035290 A KR 1020157035290A KR 20157035290 A KR20157035290 A KR 20157035290A KR 20160006787 A KR20160006787 A KR 20160006787A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
nitride semiconductor
type nitride
Prior art date
Application number
KR1020157035290A
Other languages
Korean (ko)
Inventor
고헤이 미요시
마사시 츠키하라
도루 스기야마
Original Assignee
우시오덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우시오덴키 가부시키가이샤 filed Critical 우시오덴키 가부시키가이샤
Publication of KR20160006787A publication Critical patent/KR20160006787A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10344Aluminium gallium nitride [AlGaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

In을 이용하지 않고, 단파장의 광투과성이 우수한 투명 도전막을 실현한다.
본 발명의 투명 도전막용 조성물은, 하기 식 (1)로 표시되는 것을 특징으로 한다.
AlxGayBzM1-x-y-zN (식 1)
단, 식 중에 있어서, 0<x<1, 0<y<1, 0≤z<1, 0.001≤1-x-y-z≤0.1이며, M은 Si, Ge 중 어느 일종 이상을 포함한다.
A transparent conductive film excellent in light transmittance in a short wavelength is realized without using In.
The composition for a transparent conductive film of the present invention is characterized by being represented by the following formula (1).
Al x Ga y B z M 1-xyz N (Equation 1)
1, 0? Z <1, 0.001? 1-xyz? 0.1, and M includes at least one of Si and Ge.

Description

투명 도전막용 조성물, 투명 전극, 반도체 발광 소자, 태양 전지{TRANSPARENT CONDUCTIVE FILM COMPOSITION, TRANSPARENT ELECTRODE, SEMICONDUCTOR LIGHT-EMITTING ELEMENT, SOLAR CELL} TECHNICAL FIELD [0001] The present invention relates to a transparent conductive film, a composition for a transparent conductive film, a transparent electrode, a semiconductor light emitting device, and a solar cell (TRANSPARENT CONDUCTIVE FILM COMPOSITION, TRANSPARENT ELECTRODE, SEMICONDUCTOR LIGHT-EMITTING ELEMENT, SOLAR CELL)

본 발명은 주로 Al과 Ga를 포함하는 투명 도전막용 조성물, 이것을 포함하여 구성되는 투명 전극, 반도체 발광 소자, 및 태양 전지에 관한 것이다. The present invention relates to a composition for a transparent conductive film mainly containing Al and Ga, a transparent electrode comprising the same, a semiconductor light emitting element, and a solar cell.

투광성을 가지는 도전 재료(이하, 「투명 도전막」이라고 한다.)는, 도전성 및 광투과성이 우수하기 때문에, 다양한 디바이스의 투명 전극으로서 사용되고 있다. 종래, 이러한 투명 도전막으로서는, 안티몬(Sb)이나 불소(F)를 도펀트로서 포함하는 산화 주석(SnO2), 알루미늄(Al)이나 갈륨(Ga)을 도펀트로서 포함하는 산화 아연(ZnO), 및 Sn을 도펀트로서 포함하는 산화 인듐(In2O3) 등의 산화물이 알려져 있다. 그 중에서도, Sn을 도펀트로서 포함하는 산화 인듐막은, ITO(Indium-Tin-Oxide)막으로 칭해지며, 저저항의 산화물 투명 도전막이 용이하게 얻어지기 때문에, 광범위하게 이용되고 있다(예를 들면 특허 문헌 1 참조). A transparent conductive material (hereinafter, referred to as a "transparent conductive film") has excellent conductivity and light transmittance and is therefore used as a transparent electrode for various devices. Conventionally, as such a transparent conductive film, tin oxide (SnO 2 ) containing antimony (Sb) or fluorine (F) as a dopant, zinc oxide (ZnO) containing aluminum (Al) or gallium (Ga) Oxides such as indium oxide (In 2 O 3 ) containing Sn as a dopant are known. Among them, an indium oxide film containing Sn as a dopant is widely used because it is referred to as an ITO (Indium-Tin-Oxide) film and a low resistance oxide-transparent conductive film is easily obtained 1).

ITO막의 형성에는, 일반적으로 직류 스퍼터링법이 이용된다. 실온에서 성막한 ITO막은, 5×10- 4Ω·cm 정도의 낮은 비저항을 나타낸다. ITO막은, 가시역의 광투과율에 대해서도 양호하고, 평균 80% 이상의 광투과율을 나타낸다. 또, 화학적 및 열안정성이 우수하다. For the formation of the ITO film, a DC sputtering method is generally used. The ITO film formed at room temperature exhibits a low resistivity of about 5 x 10 &lt; -4 &gt; OMEGA .cm. The ITO film is also good in light transmittance in the visible region, and exhibits an average light transmittance of 80% or more. Also, it is excellent in chemical and thermal stability.

그런데, 최근, 예를 들면 청색발광이나 근자외발광(예를 들면, 파장 300~400nm)의 기능을 가지는 발광 재료나 발광 디바이스(예를 들면 LED, 레이저, 유기 또는 무기 EL)가 보급되어, 개발이 진행되고 있다. 이러한 전자 디바이스에는 투명 전극이 필요하게 된다. Recently, a light emitting material or a light emitting device (for example, LED, laser, organic or inorganic EL) having a function of blue light emission or near-ultraviolet light emission (for example, wavelength of 300 to 400 nm) Is underway. Such electronic devices require transparent electrodes.

일본국 특허공개 2007-113026호 공보Japanese Patent Application Laid-Open No. 2007-113026

S.Fritze, et al., “High Si and Ge n-type doping of GaN doping - Limits and impact on stress”, Applied Physics Letters 100, 122104, (2012) &Quot; High Si and Ge n-type doping of GaN doping - Limits and impact on stress &quot;, Applied Physics Letters 100, 122104, (2012)

그러나, ITO막을 비롯한 종래의 산화물 투명 도전막은, 파장 400~800nm의 가시광역의 평균 투과율은 우수하지만, 파장 400nm 부근의 근자외광이나, 보다 단파장의 근자외광이나 심자외광에 대해서는 흡수가 일어나기 때문에, 충분히 투과시킬 수 없다. 따라서, 이러한 파장의 광을 발광하는 디바이스의 전극으로서, 종래의 산화물 투명 도전막을 이용한 경우, 이 전극에서 광의 흡수가 발생하여, 광의 취출 효율이 크게 저하되어 버린다. However, since the conventional oxide transparent conductive film including the ITO film has excellent average transmittance in the visible range of 400 to 800 nm in wavelength, absorption occurs in near-ultraviolet near 400 nm wavelength, near-ultraviolet near- It can not penetrate. Therefore, when a conventional oxide transparent conductive film is used as an electrode of a device that emits light having such a wavelength, absorption of light occurs in this electrode, and the light extraction efficiency is significantly lowered.

또, 다른 문제로서, ITO막에는 레어 메탈인 In이 필요하지만, In의 가격이 고등화(高騰化)되고 있음과 함께, 자원국의 사회 정세 등의 영향을 받아 공급이 불안정한 상황에 있다. 따라서, In을 이용하지 않는 투명 도전막이 장래적으로 필요해질 가능성이 있다. Another problem is that the rare metal In is required for the ITO film, but the price of In is rising (rising) and the supply is unstable due to the social situation of the resource country. Therefore, there is a possibility that a transparent conductive film not using In is needed in the future.

본 발명은 상기의 과제를 감안하여, In을 이용하지 않고, 단파장의 광투과성이 우수한 투명 도전막을 실현하는 것을 목적으로 한다. 또, 본 발명은, 이러한 투명 도전막을 포함하는 투명 전극, 반도체 발광 소자, 및 태양 전지를 실현하는 것을 목적으로 한다. In view of the above problems, it is an object of the present invention to realize a transparent conductive film excellent in light transmittance in a short wavelength without using In. It is another object of the present invention to realize a transparent electrode, a semiconductor light emitting element, and a solar cell including such a transparent conductive film.

본 발명의 투명 도전막용 조성물은, 하기 식 (1)로 표시되는 것을 특징으로 한다. The composition for a transparent conductive film of the present invention is characterized by being represented by the following formula (1).

AlxGayBzM1-x-y-zN (식 1) Al x Ga y B z M 1-xyz N (Equation 1)

단, 식 중에 있어서, 0<x<1, 0<y<1, 0≤z<1, 0.001≤1-x-y-z≤0.1이며, M은 Si, Ge 중 어느 일종 이상을 포함한다. In the formula, 0 <x <1, 0 <y <1, 0≤z <1, 0.001≤1-x-y-z≤0.1, and M includes at least one of Si and Ge.

상기의 투명 도전막용 조성물에 의하면, In을 포함하지 않고, 비저항이 작은 즉 도전성이 높은 투명 도전막을 실현할 수 있다. 또, 「발명을 실시하기 위한 형태」의 항에서 후술하는 바와 같이, Al의 조성비에 따라 근자외역이나 심자외역에 흡수단을 설정할 수 있기 때문에, 디바이스의 발광 파장에 따라, 근자외광이나 심자외광과 같은 단파장의 광에 대해서도 높은 투과성을 확보할 수 있다. 또, 가시광에 대한 투과성에 관해서도, 90%를 넘는 투과율을 실현할 수 있기 때문에, ITO막을 이용하는 경우보다 높은 투과성을 확보할 수 있다. According to the above composition for a transparent conductive film, a transparent conductive film which does not contain In and has a low specific resistance, that is, a highly conductive conductive film can be realized. In addition, as described later in the section of "Mode for carrying out the invention", since the absorption edge can be set in the near-infrared region or the cardiac absorption region according to the composition ratio of Al, the near- High transmittance can be ensured even with light of the same short wavelength. In addition, with respect to the transmittance to visible light, a transmittance exceeding 90% can be realized, so that higher permeability can be secured than in the case of using an ITO film.

또한, 붕소(B)는 포함되어 있지 않아도, 일정 정도 함유되어 있어도, 상기 투명 도전막용 조성물에 의한 투명 도전막에 의하면, 높은 투광성과 도전성이 In 프리로 실현될 수 있다. Even if boron (B) is not contained or contained to a certain extent, the transparent conductive film made of the composition for a transparent conductive film can realize high transparency and conductivity with In free.

상기의 투명 도전막용 조성물에 있어서, Si 또는 Ge의 조성비를 특히 0.005이상 0.05 이하로 해도 된다. 이 범위 내의 조성비로 함으로써, 매우 높은 도전성을 실현할 수 있다. In the above composition for a transparent conductive film, the composition ratio of Si or Ge may be set to particularly 0.005 or more and 0.05 or less. By setting the composition ratio within this range, very high conductivity can be realized.

본 발명의 투명 전극은, 상기의 투명 도전막용 조성물을 포함하여 구성되는 것을 특징으로 한다. The transparent electrode of the present invention is characterized by comprising the above composition for a transparent conductive film.

또, 본 발명의 반도체 발광 소자는, 상기의 투명 전극을 구비한 것을 특징으로 한다. 이것에 의해, 발광 소자로부터 방사되는 광의 흡수를 억제하면서, 전류를 공급하기 위한 전극으로서 기능시킬 수 있다. Further, the semiconductor light emitting element of the present invention is characterized by including the above-described transparent electrode. This makes it possible to function as an electrode for supplying current while suppressing absorption of light emitted from the light emitting element.

본 발명의 반도체 발광 소자는, 상기의 투명 도전막용 조성물을 포함하고, 발광 파장이 400nm 이하인 단파장의 발광 소자로서 구성되는 것을 특징으로 한다. 그 구체적인 구성으로서는, 다양한 구성이 상정된다. The semiconductor light emitting device of the present invention is characterized in that it comprises the above composition for a transparent conductive film and is configured as a light emitting device having a short wavelength with an emission wavelength of 400 nm or less. As a specific configuration thereof, various configurations are assumed.

일례로서, 본 발명의 반도체 발광 소자는, n형 질화물 반도체층과 p형 질화물 반도체층의 사이에 발광층을 가지며, As an example, the semiconductor light emitting device of the present invention has a light emitting layer between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer,

상기 p형 질화물 반도체층의 상층에 형성된, 상기의 투명 도전막용 조성물을 포함하여 구성된 투명 전극과, A transparent electrode formed on the p-type nitride semiconductor layer above the transparent conductive film,

상기 투명 전극의 상층에 형성된 반사 전극을 구비하며, And a reflective electrode formed on an upper layer of the transparent electrode,

상기 발광층을, 발광 피크 파장이 400nm 이하를 나타내는 질화물 반도체층으로 구성할 수 있다. The light emitting layer may be composed of a nitride semiconductor layer having an emission peak wavelength of 400 nm or less.

또, 다른 일례로서, 본 발명의 반도체 발광 소자는, n형 질화물 반도체층과 p형 질화물 반도체층의 사이에 발광층을 가지며, As another example, the semiconductor light emitting element of the present invention has a light emitting layer between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer,

상기 n형 질화물 반도체층의 상층의 전면에 형성된, 상기의 투명 도전막용 조성물을 포함하여 구성된 투명 전극과, A transparent electrode formed on the entire upper surface of the n-type nitride semiconductor layer, the transparent electrode comprising a composition for the transparent conductive film;

상기 투명 전극의 상층에 형성된 급전 단자를 구비하며, And a power supply terminal formed on an upper layer of the transparent electrode,

상기 발광층은, 발광 피크 파장이 400nm 이하를 나타내는 질화물 반도체층으로 구성할 수 있다. The light emitting layer may be composed of a nitride semiconductor layer having a peak emission wavelength of 400 nm or less.

상기의 투명 도전막용 조성물을 포함하여 투명 전극을 구성한 것에 의해, 비저항이 작은 투명 전극을 실현할 수 있다. 이것에 의해, p형 질화물 반도체층이나 n형 질화물 반도체층의 상층에, In 프리의 투명 전극을 형성해도 오믹 접속이 실현되므로, 단파장의 광의 흡수가 억제된 발광 소자가 실현될 수 있다. By forming the transparent electrode including the composition for a transparent conductive film, a transparent electrode having a small specific resistance can be realized. Thus, even when an In-free transparent electrode is formed on the p-type nitride semiconductor layer or the n-type nitride semiconductor layer, an ohmic connection can be realized, so that a light emitting element in which absorption of light of a short wavelength is suppressed can be realized.

또, 다른 일례로서, 본 발명의 반도체 발광 소자는, n형 질화물 반도체층과 p형 질화물 반도체층의 사이에 발광층을 가지며, 상기 n형 질화물 반도체층을 상기의 투명 도전막용 조성물을 포함하여 구성할 수 있다. As another example, the semiconductor light emitting device of the present invention has a light emitting layer between the n-type nitride semiconductor layer and the p-type nitride semiconductor layer, and the n-type nitride semiconductor layer includes the composition for the transparent conductive film .

이 구성에 의하면, 상기의 투명 도전막용 조성물을 포함하여 n형 질화물 반도체층을 구성했기 때문에, n형 질화물 반도체층을 낮은 비저항의 값으로 실현할 수 있고, 낮은 동작 전압에 의해서도 발광에 필요한 전류량을 발광층에 흐르게 할 수 있어, 발광 효율을 향상시킬 수 있다. 또, 이 n형 질화물 반도체층의 상면에 일 함수의 비교적 큰 금속 재료(예를 들면 Ni 등)로 구성되는 전극으로 형성해도, 논어닐에 의해 오믹 접속을 실현할 수 있다. 이것에 의해, 제조 프로세스에 있어서 Au-Sn 합금 등의 땜납을 통하여 기판의 접합 처리가 필요한 종형의 반도체 발광 소자에 있어서도, 땜납의 융점을 넘는 온도에서의 어닐 처리가 불필요해진다. According to this structure, since the n-type nitride semiconductor layer including the above-mentioned composition for a transparent conductive film is formed, the n-type nitride semiconductor layer can be realized with a low specific resistance value, It is possible to improve the luminous efficiency. Also, even if the upper surface of the n-type nitride semiconductor layer is formed of an electrode made of a relatively large metal material having a work function (e.g., Ni or the like), ohmic contact can be realized by non annealing. This makes it unnecessary to carry out the annealing at a temperature exceeding the melting point of the solder even in a vertical type semiconductor light emitting device in which bonding treatment of the substrate is required through solder such as Au-Sn alloy in the manufacturing process.

본 발명의 투명 도전막용 조성물에 의하면, In을 이용하지 않고, 특히 단파장의 광투과성이 우수한 투명 도전막을 실현할 수 있다. According to the composition for a transparent conductive film of the present invention, it is possible to realize a transparent conductive film which does not use In and is excellent in light transmittance particularly in a short wavelength.

도 1은 AlXGaySi1 -x- yN의 Si 조성비와 비저항의 관계를 나타내는 그래프이다.
도 2는 AlxGaySi1 -x- yN의 Al 조성비와 흡수단의 관계를 나타내는 그래프이다.
도 3은 제1 실시 형태의 반도체 발광 소자의 개략 단면도이다.
도 4는 종래의 반도체 발광 소자의 개략 단면도이다.
도 5a는 제1 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 5b는 제1 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 5c는 제1 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 5d는 제1 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 5e는 제1 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 5f는 제1 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 5g는 제1 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 6은 제2 실시 형태의 반도체 발광 소자의 개략 단면도이다.
도 7a는 제2 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 7b는 제2 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 7c는 제2 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 7d는 제2 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 7e는 제2 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 7f는 제2 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 7g는 제2 실시 형태의 반도체 발광 소자의 제조 방법을 설명하기 위한 공정 단면도의 일부이다.
도 8은 제3 실시 형태의 반도체 발광 소자의 개략 단면도이다.
도 9는 질화물 반도체층과 AlxGaySi1 -x- yN층의 사이의 오믹 특성을 설명하기 위한 도이다.
도 10은 태양 전지 셀의 모식적인 구성을 나타내는 단면도이다.
1 is a graph showing the relationship between the Si composition ratio of Al x Ga y Si 1 -x- y N and the resistivity.
Fig. 2 is a graph showing the relationship between the Al composition ratio of Al x Ga y Si 1 -x- y N and the absorption edge.
3 is a schematic cross-sectional view of the semiconductor light emitting device of the first embodiment.
4 is a schematic cross-sectional view of a conventional semiconductor light emitting device.
Fig. 5A is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting element of the first embodiment.
Fig. 5B is a part of a process sectional view for explaining a manufacturing method of the semiconductor light emitting device of the first embodiment.
Fig. 5C is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting device of the first embodiment.
FIG. 5D is a part of a process sectional view for explaining a manufacturing method of the semiconductor light emitting device of the first embodiment.
Fig. 5E is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting element of the first embodiment.
FIG. 5F is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting device of the first embodiment.
FIG. 5G is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting device of the first embodiment.
6 is a schematic cross-sectional view of the semiconductor light emitting device of the second embodiment.
FIG. 7A is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting element of the second embodiment.
Fig. 7B is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting element of the second embodiment.
Fig. 7C is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting element of the second embodiment.
FIG. 7D is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting device of the second embodiment.
Fig. 7E is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting element of the second embodiment.
7F is a part of a process sectional view for explaining the manufacturing method of the semiconductor light emitting element of the second embodiment.
FIG. 7G is a part of a process sectional view for explaining the method of manufacturing the semiconductor light emitting device of the second embodiment.
8 is a schematic cross-sectional view of the semiconductor light emitting device of the third embodiment.
9 is a diagram for explaining the ohmic characteristics between the nitride semiconductor layer and the Al x Ga y Si 1 -x- y N layer.
10 is a cross-sectional view showing a schematic configuration of a solar battery cell.

[투명 도전막용 조성물][Composition for transparent conductive film]

도 1은, AlXGaySi1 -x- yN(0<x<1, 0<y<1)의 Si 조성비와 비저항의 관계를 나타내는 그래프이다. 또한, Al의 조성을 6%, 40%로 고정하고, Ga와 Si의 비율을 조정함으로써, Si의 조성비를 변화시키면서 비저항을 측정했다. 또한, 비저항은, 홀 측정 장치를 이용하여 측정된 것이다. 1 is a graph showing the relationship between the Si composition ratio and resistivity of Al x Ga y Si 1 -x- y N (0 <x <1, 0 <y <1). Further, the composition of Al was fixed at 6% and 40%, and the ratio of Ga and Si was adjusted, and the specific resistance was measured while changing the composition ratio of Si. The resistivity is measured using a hole measuring apparatus.

도 1에 의하면, Al0 . 06GaySi0 .94- yN에 있어서, Si 조성을 0.16%, 즉, Al0 . 06Ga0 . 9384Si0 .0016N으로 한 경우에는 대략 1×10- 3Ω·cm이며, Si 조성비를 높일수록, 그 비저항은 감소하고 있는 것을 알 수 있다. 예를 들면, Si 조성을 0.5%, 즉, Al0 . 06Ga0 . 935Si0 .005N으로 한 경우에는 비저항이 4×10- 4Ω·cm이며, Si 조성을 5%, 즉, Al0.06Ga0.89Si0.05N으로 한 경우에는 비저항이 6×10-5Ω·cm이다. 1, Al 0 . 06 Ga y Si 0 .94- y N, the Si composition was 0.16%, that is, Al 0 . 06 Ga 0 . If the Si to 9384 0 .0016 N is approximately 1 × 10 - The increase is 3 Ω · cm, Si compositional ratio, the specific resistance of the layer can be seen that decreasing. For example, if the Si composition is 0.5%, that is, Al 0 . 06 Ga 0 . 935 Si 0 .005 in case of N, the resistivity of 4 × 10 - a 4 Ω · cm, Si composition of 5%, i.e., Al 0.06 Ga 0.89 Si 0.05 N, the case where the resistivity is 6 × 10 -5 Ω · cm to be.

그런데, 질화물 반도체 재료로서 일반적으로 이용되고 있는 GaN에 있어서도, 그 비저항을 작게 할 목적으로, Si를 고농도로 도프하는 것이 이루어지고 있다. 그러나, 이 GaN에 대해 주입하는 도펀트의 농도를 1×1019/cm3 이상으로 하면, 원자 결합 상태가 악화되는 등의 원인에 의해, 막거침이 발생해 버린다는 현상이 알려져 있다(예를 들면, 상기 비특허 문헌 1 참조). 이 막거침에 기인한 결정 상태의 악화에 의해, 매우 고농도로 Si를 도프해도, 비저항이 충분히 저하되지 않을 뿐만 아니라, 표면이 거칠어져 백탁화된다. However, GaN, which is generally used as a nitride semiconductor material, is doped with Si at a high concentration for the purpose of reducing the specific resistance. However, when the concentration of the dopant to be implanted into the GaN is set to 1 x 10 19 / cm 3 or more, a phenomenon that film roughening occurs due to, for example, deterioration of the atomic bonding state is known , See Non-Patent Document 1). Even if Si is doped at a very high concentration due to the deterioration of the crystal state due to this film-deposition, the resistivity is not sufficiently lowered, and the surface becomes rough and becomes cloudy.

GaN에 대해, Si도프 농도를 막거침이 발생하지 않는 상한치인 1×1019/cm3의 거의 근방인 9×1018/cm3로 한 경우, 그 비저항은 5×10- 3Ω·cm였다. 즉, GaN에 Si를 도프하여 형성한 GaySi1 - yN에 있어서는, 5×10- 3Ω·cm 정도의 비저항이 하한치라고 할 수 있다. For GaN, the case where the Si doping concentration of the film roughness substantially vicinity of 9 × 10 18 / cm 3 of a 1 × 10 19 / cm 3 does not cause the upper limit, the specific resistance of 5 × 10 - was 3 Ω · cm . That is, the Ga y Si 1 formed by doping with Si in the GaN - In y N, 5 × 10 - can be said that the lower limit of the specific resistance of about 3 Ω · cm.

이에 반해, 도 1에 나타내는 바와 같이, Al0 . 06GaySi0 .94- yN으로 한 경우, Si 조성을 0.16%(Si 조성비 0.0016)로부터 10%(Si 조성비 0.1)까지 증가시켜도, GaySi1 - yN의 경우보다 낮은 비저항을 실현할 수 있는 것을 알 수 있다. On the other hand, as shown in Figure 1, Al 0. 06 Ga y Si y N 0 If one with .94-, the composition Si 0.16% (composition ratio Si 0.0016) 10% (Si composition ratio of 0.1) increases even when, Ga y Si 1 to from - to realize a lower specific resistance than that of y N .

도 1에 있어서는, Al의 조성을 40%로 고정하고, Si의 조성을 0.5%로 한 경우와 5%로 한 경우, 즉, Al0 . 4Ga0 . 595Si0 .005N과 Al0 . 4Ga0 . 55Si0 . 05N에 있어서의 비저항도 함께 나타내고 있다. Al0 . 4Ga0 . 595Si0 .005N에서는 비저항이 대략 1×10- 3Ω·cm이며, Al0.4Ga0.55Si0.05N에서는 비저항이 대략 1.5×10- 4Ω·cm였다. 이것에 의해, Al의 조성을 상이하게 한 경우여도, Si의 조성을 높임으로써 그 비저항을 작게 할 수 있어, GaySi1-yN의 경우보다 낮은 비저항을 실현할 수 있는 것을 알 수 있다. 즉, Al의 조성에 관계없이, AlXGaySi1 -x- yN의 Si 조성을 높임으로써 그 비저항의 값을 낮게 할 수 있는 것이 증명된다. In Figure 1, fixed to a composition of 40% Al and, in the case where a 5% when the composition 0.5% of Si, that is, Al 0. 4 Ga 0 . 595 Si 0 .005 N and Al 0 . 4 Ga 0 . 55 Si 0 . 05 N are also shown. Al 0 . 4 Ga 0 . 595 Si 0 .005 N in the specific resistance is approximately 1 × 10 - is 3 Ω · cm, Al 0.4 Ga 0.55 Si 0.05 N The resistivity of about 1.5 × 10 - was 4 Ω · cm. As a result, it can be seen that, even when the composition of Al is different, the specific resistance can be reduced by increasing the composition of Si, and a resistivity lower than that of Ga y Si 1-y N can be realized. That is, it is proved that the value of the resistivity can be lowered by increasing the Si composition of Al x Ga y Si 1 -x- y N regardless of the composition of Al.

또한, 도 1에 있어서, Al의 조성을 6%로 한 경우에, Si 조성을 10%, 즉, Al0.06Ga0.84Si0.1N으로 한 경우에는 비저항이 6.5×10- 5Ω·cm이며, Si 조성을 5%, 즉, Al0.06Ga0.89Si0.05N으로 한 경우보다 비저항이 조금 상승하고 있다. 이것은, GaN에 있어서 Si를 고농도로 한 경우에 결정성이 악화되어 비저항이 상승하는 것과 동일한 현상이 발생하고 있는 것으로 추측된다. 즉, AlXGaySi1 -x- yN의 Si 조성을 10%보다 더 높이면, Al0.06Ga0.84Si0.1N보다 비저항이 더 상승하는 것이 예상된다. In addition, in Figure 1, when the composition 6% Al, 10% Si composition, that is, Al 0.06 Ga 0.84 Si case of a 0.1 N, the specific resistance is 6.5 × 10 - and 5 Ω · cm, Si composition 5 %, That is, the specific resistance is slightly higher than that in the case of Al 0.06 Ga 0.89 Si 0.05 N. This is presumably because the crystallinity is deteriorated when the concentration of Si is made high in GaN and the phenomenon that the resistivity is raised is assumed to occur. That is, if the Si composition of Al x Ga y Si 1 -x- y N is higher than 10%, it is expected that the resistivity is higher than Al 0.06 Ga 0.84 Si 0.1 N.

따라서, 도 1에 의하면, 적어도 Si의 조성을 0.1% 이상 10% 이하, 즉, AlXGaySi1-x-yN(0<x<1, 0<y<1, 0.001≤1-x-y≤0.1)으로 하면, 종래의 GaN보다 작은 비저항의 소자를 실현할 수 있는 것을 알 수 있다. 특히, Si의 조성을 0.5% 이상 5% 이하, 즉 AlXGaySi1 -x- yN(0<x<1, 0<y<1, 0.005≤1-x-y≤0.05)으로 하면, 종래의 GaN보다 매우 작은 비저항의 소자를 실현할 수 있는 것을 알 수 있다. Therefore, according to FIG 1, a composition of Si at least 0.1% or less than 10%, that is, Al X Ga y Si 1- xy N (0 <x <1, 0 <y <1, 0.001≤1-xy≤0.1) , It can be understood that a device having a specific resistance smaller than that of the conventional GaN can be realized. In particular, when the composition of Si is 0.5% or more and 5% or less, that is, Al x Ga y Si 1 -x- y N (0 <x <1, 0 <y <1, 0.005 1-xy? It can be understood that a device having a resistivity much smaller than that of GaN can be realized.

도 2는, AlxGaySi1 -x- yN의 Al 조성비와 흡수단의 관계를 나타내는 그래프이다. 또한, 도 2에서는, Si의 조성을 1%로 고정하고, Al과 Ga의 비율을 조정함으로써, Al의 조성비를 변화시키면서 흡수단을 구했다. 또한, 흡수단은, 베가드 규칙을 이용하여 연산에 의해 도출된 것이다. 2 is a graph showing the relationship between the Al composition ratio of Al x Ga y Si 1 -x- y N and the absorption edge. In Fig. 2, the composition of Si was fixed at 1%, and the ratio of Al and Ga was adjusted to obtain the absorption edge while changing the composition ratio of Al. Further, the absorption edge is derived by calculation using the Beguard rule.

도 2에 의하면, Al의 조성비를 높임으로써 흡수단을 단파장측으로 시프트할 수 있는 것을 알 수 있다. 예를 들면, Al의 조성비를 0.06으로 하면 흡수단은 약 350nm이며, 조성비를 0.4로 하면 흡수단은 약 300nm이다. 즉, AlxGaySi1 -x- yN에 의하면, 투과시키고 싶은 광의 파장에 따라 Al의 조성비를 조정함으로써, 단파장의 광의 흡수가 억제된 재료를 실현할 수 있다. 또, 흡수단이 가시광역으로부터 크게 멀어진 파장이 되기 때문에, 가시광역의 광에 대해서도 ITO 등 보다 매우 높은 투광성을 실현할 수 있다. According to Fig. 2, it can be seen that the absorption edge can be shifted to the short wavelength side by increasing the composition ratio of Al. For example, when the composition ratio of Al is 0.06, the absorption edge is about 350 nm, and when the composition ratio is 0.4, the absorption edge is about 300 nm. That is, according to Al x Ga y Si 1 -x- y N, by adjusting the composition ratio of Al according to the wavelength of the light to be transmitted, it is possible to realize a material in which absorption of light of short wavelength is suppressed. Further, since the absorption edge becomes a wavelength far away from the visible light range, a very high light transmittance can be realized for light in the visible light range as compared with ITO or the like.

즉, 도 1 및 도 2에 의하면, 본 발명의 AlxGaySi1 -x- yN에 의해, In을 이용하지 않고, 단파장의 광투과성에도 우수한 도전성 재료를 실현할 수 있다. 또한, 도 1에 있어서, Si 조성을 동일하게 한 경우에 있어서도, Al의 조성이 6%인 Al0 . 06GaySi0 .94-yN보다, Al의 조성이 40%인 Al0 . 4GaySi0 .6- yN 쪽이 비저항의 값은 커져 있다. 이것에 의해, Si의 비율을 일정하게 한 경우에는, Al의 조성을 높임으로써 흡수단은 단파장측으로 시프트할 수 있는 한편, 비저항은 높아지는 것이 시사된다. 그러나, Al의 조성을 40%, Si의 조성을 0.5%로 하여 형성한 Al0 . 4Ga0 . 595Si0 .005N에 의하면, GaN의 비저항의 최소치보다 낮은 값인, 1×10- 3Ω·cm이며, 흡수단을 약 300nm로 할 수 있어, 심자외광에 대한 높은 투과성과 낮은 비저항을 양립시킬 수 있다. 더 비저항을 작게 하기 위해서는, Si의 조성비를 높이면 된다. That is, according to Fig. 1 and Fig. 2, it is possible to realize a conductive material excellent in light transmittance in a short wavelength without using In, by using Al x Ga y Si 1 -x- y N of the present invention. Further, in Fig. 1, even when the Si composition is the same, the Al 0 . 06 Ga y Si 0 .94-y N, the composition of Al 0 . 4 Ga y Si 0 .6 - y N, the value of the resistivity is large. Thus, when the proportion of Si is made constant, it is suggested that the absorption edge can be shifted to the short wavelength side by increasing the composition of Al, while the specific resistance is increased. However, when the Al 0 .05 composition is formed by setting the composition of Al to 40% and the composition of Si to 0.5% . 4 Ga 0 . According to the 595 Si 0 .005 N, a value lower than the minimum value of the specific resistance of GaN, 1 × 10 - is 3 Ω · cm, it is possible to make the absorption edge at about 300nm, to achieve both high transmittance and low specific resistance of the external light Convert . In order to further reduce the resistivity, the composition ratio of Si may be increased.

또한, 상기의 설명은, AlXGaySi1 -x- yN과 같은 4원계의 화합물을 상정하여 설명했지만, 비저항에 영향을 주지 않을 정도로 불순물이 혼재됨으로써 5원계 이상의 화합물을 구성한 경우여도 성립하는 것이다. 즉, 상기 AlXGaySi1 -x- yN에 대해 붕소(B)가 첨가되어 이루어지는, AlxGayBzSi1 -x-y- zN(0<x<1, 0<y<1, 0≤z<1, 0.001≤1-x-y-z≤0.1)에 있어서도, 마찬가지로 종래의 GaN보다 작은 비저항을 실현할 수 있다. In the above description, a quaternary compound such as Al x Ga y Si 1 -x- y N is assumed. However, when a compound having five or more elements is formed by mixing impurities to such an extent that it does not affect the resistivity, . That is, the Al X Ga y Si 1 -x- y N is boron (B) is added to the formed, Al x Ga y B z Si 1 -xy- z N (0 <x <1, 0 <y <1 , 0? Z <1, 0.001? 1-xyz? 0.1), resistivity smaller than that of the conventional GaN can be realized.

또한, 상기의 설명에서는, 화합물에 Si를 포함하는 AlXGaySi1 -x- yN을 상정하여 설명했지만, 화학적으로 Si와 성질이 근사하는 Ge를 Si 대신에 이용함으로써, AlXGayGe1 -x-yN을 실현한 경우여도, 동일한 논의가 가능하다. 즉, 이 경우, Ge의 조성비를 높임으로써 그 비저항을 저하시킬 수 있다. 또한, Si와 Ge의 양자를 포함하는 화합물이어도 상관없다. 이 경우에는, Si와 Ge의 양자의 조성비의 합계를 높임으로써 그 비저항을 저하시킬 수 있는 것으로 생각할 수 있다. In the above description has been described on the assumption of Al X Ga y Si 1 -x- y N containing Si in the compound, by using the Ge as a chemical that approximate the properties of Si and Si in place of, Al X Ga y Even if Ge 1 -xy N is realized, the same discussion is possible. That is, in this case, the specific resistance can be lowered by increasing the composition ratio of Ge. Further, it may be a compound containing both Si and Ge. In this case, it can be considered that the specific resistance can be lowered by increasing the total of the composition ratios of Si and Ge.

즉, 전기 전도율 σ 및 저항율 ρ은, 이동도 μ, 캐리어 밀도 n, 캐리어 전하에 따라, σ=1/ρ=qnμ로 표시되기 때문에, 3가 원소인 Al 및 Ga에 대해 4가 원소 중 Si, Ge 중 어느 하나를 포함하는 원소를 도프함으로써, 이동도 μ가 상승하기 때문에, 비저항 1/ρ이 작아진 것으로 생각할 수 있다. 4가 원소 중, 도너가 되는 활성화 에너지가 작다는 이유로 Si, Ge가 바람직하고, 특히 Si를 사용하는 것이 바람직하다. That is, since the electric conductivity σ and the resistivity ρ are represented by σ = 1 / ρ = qnμ according to the mobility μ, the carrier density n, and the carrier charge, Ge, it is possible to consider that the resistivity 1 /? Has become smaller because the mobility μ is increased. Among the tetravalent elements, Si and Ge are preferable for the reason that the activation energy to be a donor is small, and it is particularly preferable to use Si.

이상을 정리하면, 본 발명의 조성물 AlxGayBzM1 -x-y- zN(0<x<1, 0<y<1, 0≤z<1, 0.001≤1-x-y-z≤0.1이며, M은 Si, Ge 중 어느 일종 이상을 포함한다)에 의하면, In을 이용하지 않고, 단파장의 광투과성에도 우수한 도전성 재료를 실현할 수 있다. In summary, the composition Al x Ga y B z M 1 -xyz N (0 <x <1, 0 <y <1, 0 z <1, 0.001 ≦ 1-xyz ≦ 0.1, And M is at least one of Si and Ge), it is possible to realize a conductive material excellent in light transmittance in a short wavelength without using In.

[발광 소자][Light Emitting Element]

상술한 본 발명의 조성물 AlxGayBzM1 -x-y- zN(0<x<1, 0<y<1, 0≤z<1, 0.001≤1-x-y-z≤0.1이며, M은 Si, Ge 중 어느 일종 이상을 포함한다)을 포함하는 발광 소자의 실시 형태에 대해서, 도면을 참조하여 설명한다. 또한, 이하에서는, 이 조성물로 구성된 층을 「AlXGaySi1-x-yN층」이라고 부른다. The above-described composition of the present invention is the Al x Ga y B z M 1 -xy- z N (0 <x <1, 0 <y <1, 0≤z <1, 0.001≤1-xyz≤0.1, M is Si , And Ge) is described with reference to the drawings. In the following, the layer composed of this composition will be referred to as &quot; Al x Ga y Si 1-xy N layer &quot;.

(제1 실시 형태) (First Embodiment)

반도체 발광 소자의 제1 실시 형태에 대해서 도면을 참조하여 설명한다. 도 3은, 제1 실시 형태의 반도체 발광 소자의 개략 단면도이다. 또한, 이하의 각 도에 있어서 도면의 치수비와 실제의 치수비는 반드시 일치하지 않는다. A first embodiment of a semiconductor light emitting element will be described with reference to the drawings. 3 is a schematic cross-sectional view of the semiconductor light emitting device of the first embodiment. In the following drawings, the dimensional ratio in the drawings and the actual dimensional ratio do not necessarily coincide with each other.

반도체 발광 소자(1)는, 지지 기판(11), 언도프층(13), 반도체층(20), 투명 전극(21), 투명 전극(23), 급전 단자(25), 급전 단자(27), 반사 전극(31), 및 반사 전극(33)을 구비한다. 또, 반도체층(20)은, n형 질화물 반도체층(15), 발광층(17), 및 p형 질화물 반도체층(19)이 아래로부터 이 순서로 적층되어 형성되어 있다. The semiconductor light emitting element 1 includes a support substrate 11, an undoped layer 13, a semiconductor layer 20, a transparent electrode 21, a transparent electrode 23, a power supply terminal 25, a power supply terminal 27, A reflective electrode 31, and a reflective electrode 33, The semiconductor layer 20 is formed by laminating an n-type nitride semiconductor layer 15, a light emitting layer 17, and a p-type nitride semiconductor layer 19 in this order from below.

그리고, 투명 전극(21) 및 투명 전극(23)은, AlXGaySi1 -x- yN층에 의해 형성되어 있다. 투명 전극(21)의 상층에는 반사 전극(31)을 통하여 급전 단자(25)가 형성되어 있다. 마찬가지로, 투명 전극(23)의 상층에는 반사 전극(33)을 통하여 급전 단자(27)가 형성되어 있다. The transparent electrode 21 and the transparent electrode 23 are formed of an Al x Ga y Si 1 -x- y N layer. A feeder terminal 25 is formed in the upper layer of the transparent electrode 21 through the reflective electrode 31. [ Likewise, a feeder terminal 27 is formed on the transparent electrode 23 via a reflecting electrode 33. [

도 3에 나타내는 반도체 발광 소자(1)는, 종이면 하향으로 광을 취출하는 것이 상정된 소자이다. 발광층(17)으로부터 방사된 광 중, 상방으로 진행한 광은 투명 전극(23)을 통하여 반사 전극(33)에 조사되고, 반사 전극(33)으로부터 반사되어 지지 기판(11)측으로 출사된다. 여기서, 사파이어 등으로 실현되는 지지 기판(11)과 공기의 굴절률의 차의 영향을 받아, 일부의 광이 지지 기판(11)으로부터 외부에 방사되지 않고, 그 계면에서 반사되어, 반도체 발광 소자(1) 내에서 다중 반사를 반복한다. 이 때, 그 일부의 광은 투명 전극(21)측으로 진행한다. 여기서, 투명 전극(21)을 투과한 광이 반사 전극(31)에 조사되기 때문에, 이 반사 전극(31)으로부터 반사되어 지지 기판(11)측으로 다시 유도할 수 있다. The semiconductor light emitting element 1 shown in Fig. 3 is an element which is supposed to extract light downward on the paper surface. Among the light emitted from the light emitting layer 17, the upwardly directed light is directed to the reflective electrode 33 through the transparent electrode 23, reflected from the reflective electrode 33, and emitted toward the support substrate 11. Here, a part of the light is not radiated to the outside from the support substrate 11, but is reflected at the interface thereof, and is reflected by the semiconductor light emitting element 1 ). &Lt; / RTI &gt; At this time, part of the light travels toward the transparent electrode 21 side. Since the light transmitted through the transparent electrode 21 is irradiated to the reflecting electrode 31, the light can be reflected from the reflecting electrode 31 and guided to the supporting substrate 11 side again.

도 4는, 종래의 반도체 발광 소자의 개략 단면도이다. 종래의 반도체 발광 소자(90)는, ITO로 형성된 컨택트 전극(91 및 93)을 구비하고 있다. 이것은, p형 질화물 반도체층(19)의 상면에 높은 반사성을 가지는 금속 재료로 이루어지는 반사 전극(33)을 직접 형성하면, 양호한 컨택트 저항이 형성되지 않기 때문에, 컨택트 특성을 향상시킬 목적으로, 축퇴 반도체인 ITO 또는 Ni를 박막의 컨택트 전극(93)으로서 설치하고, 또한 이 컨택트 전극(93) 상에 Ag나 Al로 형성된 반사 전극(33)을 설치한 구성을 채용하고 있다. 컨택트 전극(91)에 대해서도 동일하다. 4 is a schematic cross-sectional view of a conventional semiconductor light emitting device. The conventional semiconductor light emitting element 90 has contact electrodes 91 and 93 formed of ITO. This is because, when the reflective electrode 33 made of a metal material having high reflectivity is directly formed on the upper surface of the p-type nitride semiconductor layer 19, good contact resistance can not be formed. Therefore, for the purpose of improving contact characteristics, ITO or Ni is provided as a contact electrode 93 of a thin film and a reflective electrode 33 formed of Ag or Al is provided on the contact electrode 93. The same is true for the contact electrode 91.

그러나, ITO는 365nm 부근에 흡수단을 가지며, Ni는 ITO보다 장파장측에 흡수단을 가진다. 따라서, ITO나 Ni로 이루어지는 컨택트 전극(91, 93)은, 단파장의 광을 흡수하는 것이기 때문에, 단파장의 광 취출 효율이 저하되어 버린다. 이에 반해, 도 3에 나타내는 반도체 발광 소자(1)에 의하면, AlXGaySi1 -x- yN층으로 형성된 투명 전극(21 및 23)을 구비한 것으로, 낮은 비저항을 실현하면서도, 흡수단이 ITO나 Ni보다 단파장에 위치하는 재료를 이용할 수 있기 때문에, 단파장측의 광 취출 효율을 특히 향상시킬 수 있다. However, ITO has an absorption edge near 365 nm, and Ni has an absorption edge on the longer wavelength side than ITO. Therefore, since the contact electrodes 91 and 93 made of ITO or Ni absorb light of a short wavelength, the light extraction efficiency of a short wavelength is lowered. On the other hand, the semiconductor light emitting device 1 shown in Fig. 3 has transparent electrodes 21 and 23 formed of an Al x Ga y Si 1 -x- y N layer, Since a material located in a shorter wavelength than ITO or Ni can be used, the light extraction efficiency on the short wavelength side can be particularly improved.

이하, 도 3에 나타내는 반도체 발광 소자(1)의 상세한 구성 및 그 제조 방법에 대해서 설명한다. 또한, 이하의 설명은 어디까지나 일례이다. Hereinafter, the detailed configuration of the semiconductor light emitting device 1 shown in FIG. 3 and the manufacturing method thereof will be described. The following description is only an example.

지지 기판(11)은, 사파이어 기판으로 구성된다. 또한, 사파이어 외에, Si, SiC, GaN, YAG 등으로 구성해도 상관없다. 반사 전극(31) 및 반사 전극(33)은, 예를 들면 Ag계의 금속, Al, Rh 등으로 구성된다. The supporting substrate 11 is composed of a sapphire substrate. In addition to sapphire, Si, SiC, GaN, YAG or the like may be used. The reflective electrode 31 and the reflective electrode 33 are made of, for example, a metal of Ag system, Al, Rh, or the like.

언도프층(13)은, 예를 들면 GaN으로 형성된다. 보다 구체적으로는, GaN으로 이루어지는 저온 버퍼층과, 그 상층에 GaN으로 이루어지는 하지층에 의해 형성된다. The undoped layer 13 is formed of, for example, GaN. More specifically, it is formed by a low-temperature buffer layer made of GaN and a ground layer made of GaN on the upper layer.

투명 전극(21) 및 투명 전극(23)은, AlXGaySi1 -x- yN층에 의해 형성되어 있다. 또한, 도 3에 나타내는 바와 같이, 투명 전극(21)과 투명 전극(23)은, 수평 방향으로 간극(5)을 가지며 배치되어 있다. 이것에 의해, 투명 전극(23)과 투명 전극(21)의 사이에서 수평 방향으로 리크 전류가 흐르는 것을 억제하는 효과가 얻어진다. 또한, 투명 전극(23)은 p형 질화물 반도체층(19)의 상층에 형성되며, p형 질화물 반도체층(19)은 발광층(17)의 상층에 형성되고, 발광층(17)은, 투명 전극(21)과 마찬가지로 n형 질화물 반도체층(15)의 상층에 형성되어 있다. 이 때문에, 도 3에 나타내는 바와 같이, 발광층(17)과 투명 전극(21)이, 서로 수평 방향으로 간극(5)을 가진 상태로 n형 질화물 반도체층(15)의 상층에 형성되는 구성으로 되어 있다. The transparent electrode 21 and the transparent electrode 23 are formed of an Al x Ga y Si 1 -x- y N layer. 3, the transparent electrode 21 and the transparent electrode 23 are arranged with a gap 5 in the horizontal direction. Thereby, an effect of suppressing the flow of leakage current in the horizontal direction between the transparent electrode 23 and the transparent electrode 21 is obtained. The transparent electrode 23 is formed on the upper layer of the p-type nitride semiconductor layer 19 and the p-type nitride semiconductor layer 19 is formed on the upper layer of the light emitting layer 17. The light emitting layer 17 is formed on the transparent electrode Type nitride semiconductor layer 15 as in the case of the n-type nitride semiconductor layer 21 shown in Fig. 3, the light emitting layer 17 and the transparent electrode 21 are formed in the upper layer of the n-type nitride semiconductor layer 15 with the gaps 5 in the horizontal direction to each other have.

급전 단자(25)는 반사 전극(31)의 상층에, 급전 단자(27)는 반사 전극(33)의 상층에 각각 형성되며, 예를 들면 Cr-Au로 구성된다. 급전 단자(25)는 본딩 메탈(37)을 통하고, 급전 단자(27)는 본딩 메탈(39)을 통하여 기판(41)에 전기적으로 접속되어 있다. The feeder terminal 25 is formed on the upper layer of the reflection electrode 31 and the feeder terminal 27 is formed on the upper layer of the reflection electrode 33 and is made of Cr-Au, for example. The feeder terminal 25 is electrically connected to the substrate 41 via the bonding metal 37 and the feeder terminal 27 is electrically connected to the substrate 41 via the bonding metal 39. [

반도체층(20)은, n형 질화물 반도체층(15), 발광층(17), 및 p형 질화물 반도체층(19)이 아래로부터 이 순서로 적층되어 형성된다. The semiconductor layer 20 is formed by laminating an n-type nitride semiconductor layer 15, a light emitting layer 17, and a p-type nitride semiconductor layer 19 in this order from below.

n형 질화물 반도체층(15)은, GaN 또는 AlGaN으로 구성되며, 이들의 다층 구조여도 된다. 예를 들면 언도프층(13)에 접촉하는 영역에 GaN으로 구성되는 층(보호층)을 포함하고, 투명 전극(21)에 접촉하는 영역에 AlnGa1 - nN(0<n≤1)로 구성되는 층(전자 공급층)을 포함하는 다층 구조로 할 수 있다. 적어도 보호층에는, Si, Ge, S, Se, Sn, Te 등의 n형 불순물이 도프되어 있으며, 특히 Si가 도프되어 있는 것이 바람직하다. The n-type nitride semiconductor layer 15 is made of GaN or AlGaN and may have a multi-layer structure. For example, a layer (protective layer) made of GaN is provided in a region in contact with the undoped layer 13, and Al n Ga 1 - n N (0 &lt; Layer (electron supply layer) composed of a metal layer (an electron supply layer). At least the protective layer is preferably doped with an n-type impurity such as Si, Ge, S, Se, Sn, or Te, and more preferably doped with Si.

발광층(17)은, 예를 들면 InGaN으로 이루어지는 우물층과 AlGaN으로 이루어지는 장벽층이 반복되어 이루어지는 다중 양자 우물 구조를 가지는 반도체층으로 형성된다. 이들 층은 논도프여도 p형 또는 n형으로 도프되어 있어도 상관없다. The light emitting layer 17 is formed of a semiconductor layer having a multiple quantum well structure in which, for example, a well layer made of InGaN and a barrier layer made of AlGaN are repeated. These layers may be doped with p-type or n-type.

p형 질화물 반도체층(19)은, 예를 들면 GaN이나 AlGaN으로 구성되며, Mg, Be, Zn, C 등의 p형 불순물이 도프되어 있다. The p-type nitride semiconductor layer 19 is made of, for example, GaN or AlGaN, and doped with p-type impurities such as Mg, Be, Zn and C.

다음에, 도 3에 나타내는 반도체 발광 소자(1)의 제조 방법의 일례에 대해서, 도 5a~도 5g의 공정 단면도를 참조하여 설명한다. Next, an example of a manufacturing method of the semiconductor light emitting element 1 shown in Fig. 3 will be described with reference to the process sectional views of Figs. 5A to 5G.

(단계 S1) (Step S1)

도 5a에 나타내는 바와 같이, 지지 기판(11) 상에 반도체층(20)을 형성한다. 보다 상세하게는, 이하대로이다. As shown in Fig. 5A, a semiconductor layer 20 is formed on a supporting substrate 11. Fig. More specifically, as follows.

〈지지 기판(11)의 준비〉 <Preparation of Support Substrate 11>

우선, 지지 기판(11)으로서 사파이어 기판을 이용하는 경우, c면 사파이어 기판의 클리닝을 행한다. 이 클리닝은, 보다 구체적으로는, 예를 들면 MOCVD(Metal Organic Chemical Vapor Deposition:유기 금속 화학 기상 증착) 장치의 처리노 내에 c면 사파이어 기판을 배치하고, 처리노 내에 유량이 10slm인 수소 가스를 흐르게 하면서, 노내 온도를 예를 들면 1150℃로 승온함으로써 행해진다. First, when a sapphire substrate is used as the supporting substrate 11, the c-plane sapphire substrate is cleaned. More specifically, for example, a c-plane sapphire substrate is disposed in a treatment furnace of a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus, hydrogen gas having a flow rate of 10 slm is flown into the treatment furnace , For example, by raising the temperature in the furnace to 1150 캜.

〈언도프층(13)의 형성〉&Lt; Formation of undoped layer 13 &gt;

다음에, 지지 기판(11)(c면 사파이어 기판)의 표면에, GaN으로 이루어지는 저온 버퍼층을 형성하고, 또한 그 상층에 GaN으로 이루어지는 하지층을 형성한다. 이들 저온 버퍼층 및 하지층이 언도프층(13)에 대응한다. Next, a low-temperature buffer layer made of GaN is formed on the surface of the support substrate 11 (c-plane sapphire substrate), and a ground layer made of GaN is formed thereon. These low-temperature buffer layers and base layers correspond to the undoped layer 13.

언도프층(13)의 보다 구체적인 형성 방법은 예를 들면 이하대로이다. 우선, MOCVD 장치의 노내 압력을 100kPa, 노내 온도를 480℃로 한다. 그리고, 처리노 내에 캐리어 가스로서 유량이 각각 5slm인 질소 가스 및 수소 가스를 흐르게 하면서, 원료 가스로서, 유량이 50μmol/min인 트리메틸갈륨(TMG) 및 유량이 250000μmol/min인 암모니아를 처리노 내에 68초간 공급한다. 이것에 의해, 지지 기판(11)의 표면에, 두께가 20nm인 GaN으로 이루어지는 저온 버퍼층을 형성한다. A more specific method of forming the undoped layer 13 is as follows, for example. First, the furnace pressure of the MOCVD apparatus is set to 100 kPa and the furnace temperature is set to 480 캜. Trimethylgallium (TMG) having a flow rate of 50 占 퐉 ol / min and ammonia having a flow rate of 2500 占 퐉 ol / min were introduced into the treatment furnace as a raw material gas in a treatment furnace while flowing nitrogen gas and hydrogen gas each having a flow rate of 5 slm as a carrier gas in the treatment furnace Second. As a result, a low-temperature buffer layer made of GaN having a thickness of 20 nm is formed on the surface of the supporting substrate 11.

다음에, MOCVD 장치의 노내 온도를 1150℃로 승온한다. 그리고, 처리노 내에 캐리어 가스로서 유량이 20slm인 질소 가스 및 유량이 15slm인 수소 가스를 흐르게 하면서, 원료 가스로서, 유량이 100μmol/min인 TMG 및 유량이 250000μmol/min인 암모니아를 처리노 내에 30분간 공급한다. 이것에 의해, 제1 버퍼층의 표면에, 두께가 1.7μm인 GaN으로 이루어지는 하지층을 형성한다. Next, the furnace temperature of the MOCVD apparatus is raised to 1150 占 폚. While flowing nitrogen gas having a flow rate of 20 slm and hydrogen gas having a flow rate of 15 slm as a carrier gas in the treatment furnace, TMG having a flow rate of 100 占 퐉 ol / min and ammonia having a flow rate of 250000 占 퐉 / min were introduced into the treatment furnace as a raw material gas for 30 minutes Supply. Thus, a ground layer made of GaN having a thickness of 1.7 탆 is formed on the surface of the first buffer layer.

〈n형 질화물 반도체층(15)의 형성〉<Formation of n-type nitride semiconductor layer 15>

다음에, 언도프층(13)의 상층에 AlnGa1 - nN(0<n≤1)의 조성으로 이루어지는 전자 공급층을 형성한다. 이 전자 공급층이 n형 질화물 반도체층(15)에 대응한다. Next, an electron supply layer having a composition of Al n Ga 1 - n N (0 < n? 1 ) is formed on the undoped layer 13. This electron supply layer corresponds to the n-type nitride semiconductor layer 15.

n형 질화물 반도체층(15)의 보다 구체적인 형성 방법은 예를 들면 이하대로이다. 계속하여 노내 온도를 1150℃로 한 상태로, MOCVD 장치의 노내 압력을 30kPa로 한다. 그리고, 처리노 내에 캐리어 가스로서 유량이 20slm인 질소 가스 및 유량이 15slm인 수소 가스를 흐르게 하면서, 원료 가스로서, 유량이 94μmol/min인 TMG, 유량이 6μmol/min인 트리메틸알루미늄(TMA), 유량이 250000μmol/min인 암모니아 및 유량이 0.025μmol/min인 테트라에틸실란을 처리노 내에 60분간 공급한다. 이것에 의해, Al0 . 06Ga0 .94N의 조성을 가지며, Si농도가 3×1019/cm3이며 두께가 2μm인 n형 질화물 반도체층(15)(전자 공급층)이 언도프층(13)의 상층에 형성된다. A more specific method of forming the n-type nitride semiconductor layer 15 is as follows, for example. Subsequently, the furnace pressure in the MOCVD apparatus is set to 30 kPa while the furnace temperature is set to 1150 캜. Then, TMG having a flow rate of 94 占 퐉 ol / min, trimethylaluminum (TMA) having a flow rate of 6 占 퐉 ol / min and a flow rate of 6 占 퐉 ol / min were introduced as a raw material gas while a nitrogen gas having a flow rate of 20 slm and a hydrogen gas having a flow rate of 15 slm were flowing as a carrier gas, Ammonia at a flow rate of 250000 占 퐉 ol / min and tetraethylsilane at a flow rate of 0.025 占 퐉 ol / min are supplied into the treatment furnace for 60 minutes. By this, Al 0 . 06 has a composition of Ga 0 .94 N, Si concentration of 3 × 10 19 / cm 3 and an n-type nitride semiconductor layer 15 having a thickness of 2μm (electron supply layer) is formed on the upper layer of the undoped layer 13 .

또한, 이 후, TMA의 공급을 정지시킴과 함께, 그 이외의 원료 가스를 6초간 공급함으로써, 전자 공급층의 상층에 두께가 5nm인 n형 GaN으로 이루어지는 보호층을 형성하는 것으로 해도 된다. Thereafter, the supply of TMA may be stopped, and the other source gas may be supplied for 6 seconds to form a protective layer of n-type GaN having a thickness of 5 nm on the electron supply layer.

상기의 예에서는, n형 불순물로서는 Si를 이용하는 경우를 설명했지만, 다른 불순물로서 Ge, S, Se, Sn 및 Te 등을 이용할 수 있다. In the above example, Si is used as the n-type impurity, but other impurities such as Ge, S, Se, Sn and Te can be used.

〈발광층(17)의 형성〉&Lt; Formation of light emitting layer 17 &gt;

다음에, n형 질화물 반도체층(15)의 상층에 InGaN으로 구성되는 우물층 및 n형 AlGaN으로 구성되는 장벽층이 주기적으로 반복되는 다중 양자 우물 구조를 가지는 발광층(17)을 형성한다. Next, a light emitting layer 17 having a multiple quantum well structure in which a well layer made of InGaN and a barrier layer made of n-type AlGaN are periodically repeated is formed on the n-type nitride semiconductor layer 15.

발광층(17)의 보다 구체적인 형성 방법은 예를 들면 이하대로이다. 우선, MOCVD 장치의 노내 압력을 100kPa, 노내 온도를 830℃로 한다. 그리고, 처리노 내에 캐리어 가스로서 유량이 15slm인 질소 가스 및 유량이 1slm인 수소 가스를 흐르게 하면서, 원료 가스로서, 유량이 10μmol/min인 TMG, 유량이 12μmol/min인 트리메틸인듐(TMI) 및 유량이 300000μmol/min인 암모니아를 처리노 내에 48초간 공급하는 단계를 행한다. 그 후, 유량이 10μmol/min인 TMG, 유량이 1.6μmol/min인 TMA, 0.002μmol/min인 테트라에틸실란 및 유량이 300000μmol/min인 암모니아를 처리노 내에 120초간 공급하는 단계를 행한다. 이하, 이러한 2개의 단계를 반복함으로써, 두께가 2nm인 InGaN으로 이루어지는 우물층 및 두께가 7nm인 n형 AlGaN으로 이루어지는 장벽층에 의한 15주기의 다중 양자 우물 구조를 가지는 발광층(17)이, n형 질화물 반도체층(15)의 상면에 형성된다. A more specific method of forming the light emitting layer 17 is as follows, for example. First, the furnace pressure of the MOCVD apparatus is set to 100 kPa, and the furnace temperature is set to 830 ° C. Then, TMG having a flow rate of 10 占 퐉 ol / min, trimethyl indium (TMI) having a flow rate of 12 占 퐉 ol / min and a flow rate of 12 占 퐉 ol / min were introduced as a raw material gas while a nitrogen gas having a flow rate of 15 slm and a hydrogen gas having a flow rate of 1 slm were flowing as a carrier gas, Ammonia of 300000 占 퐉 ol / min is supplied into the treatment furnace for 48 seconds. Thereafter, TMG having a flow rate of 10 占 퐉 ol / min, TMA having a flow rate of 1.6 占 퐉 ol / min, tetraethyl silane having a flow rate of 0.002 占 퐉 ol / min, and ammonia having a flow rate of 300,000 占 퐉 ol / min are supplied for 120 seconds in the treatment furnace. By repeating these two steps, the light-emitting layer 17 having a multiple quantum well structure with 15 periods by a barrier layer made of InGaN having a thickness of 2 nm and a n-type AlGaN having a thickness of 7 nm is formed into an n- And is formed on the upper surface of the nitride semiconductor layer 15.

〈p형 질화물 반도체층(19)의 형성〉<Formation of p-type nitride semiconductor layer 19>

다음에, 발광층(17)의 상층에, 예를 들면 AlmGa1 -mN(0≤m<1)의 조성으로 이루어지는 정공 공급층을 형성한다. 이 정공 공급층이 p형 질화물 반도체층(19)에 대응한다. Next, a hole supplying layer having a composition of, for example, Al m Ga 1 -m N (0? M <1) is formed on the light emitting layer 17. This hole supply layer corresponds to the p-type nitride semiconductor layer 19.

p형 질화물 반도체층(19)의 보다 구체적인 형성 방법은 예를 들면 이하대로이다. 우선, MOCVD 장치의 노내 압력을 100kPa로 유지하고, 처리노 내에 캐리어 가스로서 유량이 15slm인 질소 가스 및 유량이 25slm인 수소 가스를 흐르게 하면서, 노내 온도를 1025℃로 승온한다. 그 후, 원료 가스로서, 유량이 35μmol/min인 TMG, 유량이 20μmol/min인 TMA, 유량이 250000μmol/min인 암모니아 및 p형 불순물을 도프하기 위한 유량이 0.1μmol/min인 비스시클로펜타디에닐마그네슘을 처리노 내에 60초간 공급한다. 이것에 의해, 발광층(17)의 표면에, 두께가 20nm인 Al0 . 3Ga0 .7N의 조성을 가지는 정공 공급층을 형성한다. 그 후, TMG의 유량을 9μmol/min으로 변경하고 원료 가스를 360초간 공급함으로써, 두께가 120nm인 Al0 . 13Ga0 .87N의 조성을 가지는 정공 공급층을 형성한다. 이러한 정공 공급층에 의해 p형 질화물 반도체층(19)이 형성된다. A more specific method of forming the p-type nitride semiconductor layer 19 is as follows, for example. First, the furnace pressure in the MOCVD apparatus is maintained at 100 kPa, and the furnace temperature is raised to 1025 占 폚 while flowing nitrogen gas having a flow rate of 15 slm as a carrier gas and hydrogen gas having a flow rate of 25 slm in the treatment furnace. Thereafter, TMG having a flow rate of 35 占 퐉 ol / min, TMA having a flow rate of 20 占 퐉 ol / min, ammonia having a flow rate of 250000 占 퐉 / min, and biscyclopentadienyl having a flow rate of 0.1 占 퐉 ol / min for doping the p- Magnesium is supplied for 60 seconds in the treatment furnace. Thereby, on the surface of the light-emitting layer 17, Al 0 . 3 having a composition of Ga 0 .7 N to form a hole-supplying layer. Then, by changing the flow rate of TMG to 9μmol / min and feeding a raw material gas 360 seconds, and the Al having a thickness of 120nm 0. Having a composition of 13 Ga 0 .87 N to form a hole-supplying layer. The p-type nitride semiconductor layer 19 is formed by such a hole supplying layer.

또한 그 후, 비스시클로펜타디에닐마그네슘의 유량을 0.2μmol/min으로 변경하고 원료 가스를 20초간 공급함으로써, 두께가 5nm인 p형 GaN으로 이루어지는 고농도층(컨택트층)을 형성한다. Thereafter, the flow rate of biscyclopentadienyl magnesium is changed to 0.2 占 퐉 ol / min and the source gas is supplied for 20 seconds to form a high concentration layer (contact layer) of p-type GaN having a thickness of 5 nm.

상기의 예에서는, p형 불순물로서 Mg를 이용하는 경우를 설명했지만, 다른 불순물로서 Be, Zn, C 등을 이용할 수 있다. In the above example, Mg is used as the p-type impurity, but other impurities such as Be, Zn, and C can be used.

(단계 S2) (Step S2)

다음에, 단계 S1에서 얻어진 웨이퍼에 대해 활성화 처리를 행한다. 보다 구체적으로는, RTA(Rapid Thermal Anneal:급속 가열) 장치를 이용하여, 질소 분위기 아래 중 650℃에서 15분간의 활성화 처리를 행한다. Next, activation processing is performed on the wafer obtained in step S1. More specifically, activation treatment is performed at 650 占 폚 for 15 minutes under a nitrogen atmosphere using an RTA (Rapid Thermal Anneal) apparatus.

(단계 S3) (Step S3)

도 5b에 나타내는 바와 같이, n형 질화물 반도체층(15)의 일부 상면이 노출될 때까지, p형 질화물 반도체층(19) 및 발광층(17)을, ICP 장치를 이용한 드라이 에칭에 의해 제거한다. The p-type nitride semiconductor layer 19 and the light emitting layer 17 are removed by dry etching using an ICP device until a part of the top surface of the n-type nitride semiconductor layer 15 is exposed, as shown in Fig. 5B.

(단계 S4) (Step S4)

도 5c에 나타내는 바와 같이, 반사 전극의 비형성 영역에 관련된, n형 질화물 반도체층(15)의 상면에 레지스트(35)를 형성한다. As shown in Fig. 5C, a resist 35 is formed on the top surface of the n-type nitride semiconductor layer 15 in relation to the non-formation region of the reflective electrode.

(단계 S5) (Step S5)

도 5d에 나타내는 바와 같이, AlXGaySi1 -x- yN층(26)을 전면에 형성한다. As shown in Fig. 5D, an Al x Ga y Si 1 -x- y N layer 26 is formed on the entire surface.

구체적으로는, 반응성 스퍼터링을 이용하여, 두께가 50nm인 두께가 Al0.1Ga0.89Si0.01N층(26)을 형성한다. Specifically, reactive sputtering is used to form an Al 0.1 Ga 0.89 Si 0.01 N layer 26 having a thickness of 50 nm.

그 후, 아세톤 등의 약품을 이용한 레지스트의 리프트 오프에 의해, 레지스트 및 그 바로 위에 위치하는 AlxGayBzM1 -x-y- zN층(26)을 제거한다. 이것에 의해, 도 5e에 나타내는 바와 같이, AlxGayBzM1 -x-y- zN층(26)이 2개로 분리되어, 투명 전극(21)과 투명 전극(23)이 형성된다. 이 때, 투명 전극(21)과 투명 전극(23)의 사이에 수평 방향에 관한 간극(5)이 형성된다. Thereafter, the resist and the Al x Ga y B z M 1 -xy- z N layer 26 directly located thereon are removed by lift-off of the resist using a chemical such as acetone. As a result, as shown in FIG. 5E, the Al x Ga y B z M 1 -xy- z N layer 26 is divided into two to form the transparent electrode 21 and the transparent electrode 23. At this time, a clearance 5 relating to the horizontal direction is formed between the transparent electrode 21 and the transparent electrode 23.

(단계 S6) (Step S6)

전자선 증착 장치(EB 장치)를 이용하여, 투명 전극(21)의 상면에 Al 또는 Ag로 이루어지는 반사 전극(31)을, 투명 전극(23)의 상면에 Al 또는 Ag로 이루어지는 반사 전극(33)을, 각각 예를 들면 막두께 120nm 정도 증착한다(도 5f 참조). A reflective electrode 31 made of Al or Ag is formed on the upper surface of the transparent electrode 21 and a reflective electrode 33 made of Al or Ag is formed on the upper surface of the transparent electrode 23 using an electron beam evaporator (EB device) , Respectively, for example, to a thickness of about 120 nm (see FIG. 5F).

(단계 S7) (Step S7)

반사 전극(31)의 상면에 급전 단자(25)를, 반사 전극(33)의 상면에 급전 단자(27)를 각각 막두께 100nm의 Cr과 막두께 3μm의 Au로 이루어지는 재료막의 성막에 의해 형성한다(도 5g 참조). 그 후, 본딩 메탈(37)에 의해 급전 단자(25)와 지지 기판(41)을 접속하고, 본딩 메탈(39)에 의해 급전 단자(27)와 지지 기판(41)을 접속한다. 이것에 의해, 도 3에 나타내는 반도체 발광 소자(1)가 형성된다. A feeder terminal 25 is formed on the upper surface of the reflective electrode 31 and a feeder terminal 27 is formed on the upper surface of the reflective electrode 33 by deposition of a material film made of Cr of 100 nm thickness and Au of 3 mu m thickness (See Fig. 5G). Thereafter, the feed terminal 25 and the support substrate 41 are connected by the bonding metal 37, and the feed terminal 27 and the support substrate 41 are connected by the bonding metal 39. Thus, the semiconductor light emitting element 1 shown in Fig. 3 is formed.

또한, 상기의 예에서는, p형 질화물 반도체층(19)의 상면에 형성되는 투명 전극(23)과, n형 질화물 반도체층(15)의 상면에 형성되는 투명 전극(21)의 쌍방을 구비하는 경우에 대해서 설명했지만, 투명 전극(23) 만을 구비하는 구성으로 해도 상관없다. In the above example, both the transparent electrode 23 formed on the upper surface of the p-type nitride semiconductor layer 19 and the transparent electrode 21 formed on the upper surface of the n-type nitride semiconductor layer 15 It is also possible to adopt a structure in which only the transparent electrode 23 is provided.

(제2 실시 형태) (Second Embodiment)

반도체 발광 소자의 제2 실시 형태에 대해서 도면을 참조하여 설명한다. 또한, 이하의 실시 형태에서는, 제1 실시 형태와 공통되는 개소에 대해서는, 동일한 부호를 붙이고 그 설명을 생략하는 경우가 있다. A second embodiment of a semiconductor light emitting element will be described with reference to the drawings. In the following embodiments, the parts common to those of the first embodiment are denoted by the same reference numerals and the description thereof may be omitted.

도 6은, 제2 실시 형태의 반도체 발광 소자의 개략 단면도이다. 반도체 발광 소자(1a)는, 지지 기판(12), 도전층(44), 절연층(48), 반도체층(20) 및 급전 단자(42)를 포함하여 구성된다. 반도체층(20)은, p형 질화물 반도체층(19), 발광층(17), 및 n형 질화물 반도체층(16)이 아래로부터 이 순서로 적층되어 형성되어 있다. 6 is a schematic cross-sectional view of the semiconductor light emitting device of the second embodiment. The semiconductor light emitting element 1a includes a support substrate 12, a conductive layer 44, an insulating layer 48, a semiconductor layer 20, and a power supply terminal 42. [ The semiconductor layer 20 is formed by stacking a p-type nitride semiconductor layer 19, a light emitting layer 17, and an n-type nitride semiconductor layer 16 in this order from below.

본 실시 형태에서는, n형 질화물 반도체층(16)이 AlXGaySi1 -x- yN층에 의해 형성되어 있다. 상술한 바와 같이, AlXGaySi1 -x- yN층은 매우 낮은 비저항을 실현할 수 있기 때문에, 종래 구성의 발광 소자보다 n층의 저항값을 저하시키는 것이 가능해져, 낮은 동작 전압에 의해서도 발광에 필요한 전류량을 발광층에 흐르게 할 수 있어, 발광 효율이 향상된다. In the present embodiment, the n-type nitride semiconductor layer 16 is formed of an Al x Ga y Si 1 -x- y N layer. As described above, since the Al x Ga y Si 1 -x- y N layer can realize a very low specific resistance, it is possible to lower the resistance value of the n layer than the conventional light emitting device, The amount of current required for light emission can be made to flow in the light emitting layer, and the light emitting efficiency is improved.

이하, 도 6에 나타내는 반도체 발광 소자(1)의 상세한 구성 및 그 제조 방법에 대해서 설명한다. 또한, 이하의 설명은 어디까지나 일례이다. Hereinafter, the detailed configuration of the semiconductor light-emitting device 1 shown in Fig. 6 and the manufacturing method thereof will be described. The following description is only an example.

지지 기판(12)은, 예를 들면 CuW, W, Mo 등의 도전성 기판, 또는 Si 등의 반도체 기판으로 구성된다. 지지 기판(12)의 상층에는, 다층 구조로 이루어지는 도전층(44)이 형성되어 있다. 이 도전층(44)은, 본 실시 형태에서는, 땜납층(43), 보호층(45) 및 반사 전극(47)을 포함한다. The supporting substrate 12 is made of, for example, a conductive substrate such as CuW, W, or Mo, or a semiconductor substrate such as Si. In the upper layer of the supporting substrate 12, a conductive layer 44 having a multilayer structure is formed. The conductive layer 44 includes a solder layer 43, a protective layer 45, and a reflective electrode 47 in this embodiment.

땜납층(43)은, 예를 들면 Au-Sn, Au-In, Au-Cu-Sn, Cu-Sn, Pd-Sn, Sn 등으로 구성된다. 땜납층(43)은, 제조 방법의 항에서 후술되는 바와 같이, 사파이어 기판과 지지 기판(12)을 접합할 때에 이용된다. The solder layer 43 is made of, for example, Au-Sn, Au-In, Au-Cu-Sn, Cu-Sn, Pd-Sn, The solder layer 43 is used when bonding the sapphire substrate and the support substrate 12, as will be described later in the section of the manufacturing method.

보호층(45)은, 예를 들면 Pt계의 금속(Ti와 Pt의 합금), W, Mo, Ni 등으로 구성된다. 후술하는 바와 같이, 프로세스 시에 있어서 땜납층을 통한 2기판의 접합을 행할 때, 땜납을 구성하는 재료가 후술하는 반사 전극(47)측으로 확산되어, 반사율이 떨어지는 것에 의한 발광 효율의 저하를 방지하는 기능을 달성하고 있다. The protective layer 45 is made of, for example, a Pt-based metal (an alloy of Ti and Pt), W, Mo, Ni, and the like. As described later, when joining two substrates through the solder layer in the process, the material constituting the solder is diffused toward the later-described reflective electrode 47 side, thereby preventing deterioration of the light-emitting efficiency due to decrease in reflectance Function.

반사 전극(47)은, 예를 들면 Ag계의 금속, Al, Rh 등으로 구성된다. 반도체 발광 소자(1a)는, 발광층(17)으로부터 방사된 광을, 도 6의 상방향(n형 질화물 반도체층(16)측)으로 취출하는 것을 상정하고 있으며, 반사 전극(47)은, 발광층(17)으로부터 하향으로 방사된 광을 상향으로 반사시킴으로써 발광 효율을 높이는 기능을 달성하고 있다. The reflective electrode 47 is made of, for example, an Ag-based metal, Al, Rh, or the like. The semiconductor light emitting element 1a assumes that the light emitted from the light emitting layer 17 is taken out in the upward direction in FIG. 6 (on the side of the n-type nitride semiconductor layer 16) And the function of increasing the luminous efficiency by reflecting the light radiated downward from the light guide plate 17 upward.

또한, 도전층(44)은, 일부에 있어서 반도체층(20), 보다 상세하게는 p형 질화물 반도체층(19)과 접촉하고 있으며, 지지 기판(12)과 급전 단자(42) 사이에 전압이 인가되면, 지지 기판(12), 도전층(44), 반도체층(20)을 통하여 급전 단자(42)로 흐르는 전류 경로가 형성된다. A part of the conductive layer 44 is in contact with the semiconductor layer 20 and more specifically the p-type nitride semiconductor layer 19 and a voltage is applied between the supporting substrate 12 and the power supply terminal 42 A current path that flows to the power supply terminal 42 through the support substrate 12, the conductive layer 44, and the semiconductor layer 20 is formed.

절연층(48)은, 예를 들면 SiO2, SiN, Zr2O3, AlN, Al2O3 등으로 구성된다. 이 절연층(48)은, 상면이 p형 질화물 반도체층(19)의 저면과 접촉하고 있다. 또한, 이 절연층(48)은, 후술하는 바와 같이 소자 분리 시에 있어서의 에칭 스토퍼층으로서의 기능을 가짐과 함께, 지지 기판(12)의 기판면에 평행한 방향으로 전류를 확장시키는 기능도 가진다. The insulating layer 48 is made of, for example, SiO 2 , SiN, Zr 2 O 3 , AlN, Al 2 O 3, or the like. The upper surface of the insulating layer 48 is in contact with the bottom surface of the p-type nitride semiconductor layer 19. [ The insulating layer 48 also functions as an etching stopper layer at the time of element isolation as described later and also has a function of expanding a current in a direction parallel to the substrate surface of the supporting substrate 12 .

급전 단자(42)는 n형 질화물 반도체층(16)의 상면에 형성되며, 예를 들면 Cr-Au로 구성된다. 이 급전 단자(42)는, 예를 들면 Au, Cu 등으로 구성되는 와이어가 연락되어 있으며(도시하지 않음), 이 와이어의 다른쪽은, 반도체 발광 소자(1a)가 배치되어 있는 기판의 급전 패턴 등에 접속된다(도시하지 않음). The feed terminal 42 is formed on the top surface of the n-type nitride semiconductor layer 16 and is made of, for example, Cr-Au. A wire made of, for example, Au, Cu or the like is connected (not shown) to the feed terminal 42, and the other wire is connected to a feeding pattern of the substrate on which the semiconductor light- And the like (not shown).

다음에, 도 6에 나타내는 반도체 발광 소자(1a)의 제조 방법에 대해서, 도 7a~도 7g의 공정 단면도를 참조하여 설명한다. Next, a manufacturing method of the semiconductor light emitting element 1a shown in Fig. 6 will be described with reference to the process sectional views of Figs. 7A to 7G.

(단계 S11) (Step S11)

도 7a에 나타내는 바와 같이, 사파이어 기판(11) 상에 반도체층(20)을 형성한다. 보다 상세하게는, 이하대로이다. The semiconductor layer 20 is formed on the sapphire substrate 11 as shown in Fig. More specifically, as follows.

우선, 제1 실시 형태의 단계 S1과 마찬가지로, 사파이어 기판(11) 상에 언도프층(13)을 형성한다. 그 후, 제1 실시 형태의 단계 S5에서 AlXGaySi1 -x- yN층(26)을 형성한 것과 동일한 방법에 의해, AlXGaySi1 -x- yN층으로 이루어지는 n형 질화물 반도체층(16)을 형성한다. First, the undoped layer 13 is formed on the sapphire substrate 11 in the same manner as in step S1 of the first embodiment. Thereafter, by the same method as in the step S5 of the first embodiment in which the Al x Ga y Si 1 -x- y N layer 26 is formed, an n-type Al x Ga y Si 1 -x- y N layer To form the nitride semiconductor layer 16.

보다 상세하게는, 노내 온도를 1150℃로 한 상태로, MOCVD 장치의 노내 압력을 30kPa로 한다. 그리고, 처리노 내에 캐리어 가스로서 유량이 20slm인 질소 가스 및 유량이 15slm인 수소 가스를 흐르게 하면서, 원료 가스로서, 유량이 94μmol/min인 TMG, 유량이 6μmol/min인 트리메틸알루미늄(TMA), 유량이 250000μmol/min인 암모니아 및 유량이 3.5μmol/min인 테트라에틸실란을 처리노 내에 30분간 공급하는 단계를 행한다. 이것에 의해, 두께가 1000nm인 Al0 . 1Ga0 . 89Si0 .01N의 n형 질화물 반도체층(16)이 형성된다. More specifically, the furnace pressure in the MOCVD apparatus is set to 30 kPa while the furnace temperature is set to 1150 캜. Then, TMG having a flow rate of 94 占 퐉 ol / min, trimethylaluminum (TMA) having a flow rate of 6 占 퐉 ol / min and a flow rate of 6 占 퐉 ol / min were introduced as a raw material gas while a nitrogen gas having a flow rate of 20 slm and a hydrogen gas having a flow rate of 15 slm were flowing as a carrier gas, Ammonia of 250000 占 퐉 ol / min and tetraethylsilane having a flow rate of 3.5 占 퐉 ol / min are supplied into the treatment furnace for 30 minutes. As a result, Al 0 . 1 Ga 0 . An n-type nitride semiconductor layer 16 of 89 Si 0 .01 N is formed.

그 후, 제1 실시 형태와 동일한 방법에 의해, 발광층(17) 및 p형 질화물 반도체층(19)을 형성한다. Thereafter, the light emitting layer 17 and the p-type nitride semiconductor layer 19 are formed in the same manner as in the first embodiment.

(단계 S12) (Step S12)

제1 실시 형태의 단계 S2와 동일한 활성화 처리를 행한다. The same activation processing as in step S2 of the first embodiment is performed.

(단계 S13) (Step S13)

도 7b에 나타내는 바와 같이, p형 질화물 반도체층(19)의 상층의 소정 개소에 절연층(48)을 형성한다. 보다 구체적으로는, 후공정에서 급전 단자(42)를 형성하는 영역의 하방에 위치하는 개소에 절연층(48)을 형성하는 것이 바람직하다. 절연층(48)으로서는, 예를 들면 SiO2를 막두께 200nm 정도 성막한다. 또한 성막하는 재료는 절연성 재료이면 되고, 예를 들면 SiN, Al2O3이어도 된다. 7B, an insulating layer 48 is formed at a predetermined position in the upper layer of the p-type nitride semiconductor layer 19. [ More specifically, it is preferable to form the insulating layer 48 at a position below the region where the power feed terminal 42 is to be formed in a later step. As the insulating layer 48, for example, SiO 2 is formed to a thickness of about 200 nm. The material for film formation may be an insulating material, for example, SiN or Al 2 O 3 .

(단계 S14) (Step S14)

도 7c에 나타내는 바와 같이, p형 질화물 반도체층(19) 및 절연층(48)의 상면을 덮도록, 도전층(44)을 형성한다. 여기에서는, 반사 전극(47), 보호층(45), 및 땜납층(43)을 포함하는 다층 구조의 도전층(44)을 형성한다. The conductive layer 44 is formed so as to cover the upper surfaces of the p-type nitride semiconductor layer 19 and the insulating layer 48, as shown in Fig. 7C. Here, a multilayered conductive layer 44 including a reflective electrode 47, a protective layer 45, and a solder layer 43 is formed.

도전층(44)의 보다 구체적인 형성 방법은 예를 들면 이하대로이다. 우선, 스퍼터 장치에서 p형 질화물 반도체층(19) 및 절연층(48)의 상면을 덮도록, 막두께 0.7nm의 Ni 및 막두께 120nm의 Ag를 전면에 성막하고, 반사 전극(47)을 형성한다. 다음에, RTA 장치를 이용하여 드라이 에어 분위기 중에서 400℃, 2분간의 컨택트 어닐을 행한다. A more specific method of forming the conductive layer 44 is as follows, for example. First, in the sputtering apparatus, Ni having a film thickness of 0.7 nm and Ag having a film thickness of 120 nm are formed on the entire surface so as to cover the upper surfaces of the p-type nitride semiconductor layer 19 and the insulating layer 48 to form a reflective electrode 47 do. Next, contact annealing is performed at 400 DEG C for 2 minutes in a dry air atmosphere using an RTA apparatus.

다음에, 전자선 증착 장치(EB 장치)에서 반사 전극(47)의 상면(Ag 표면)에, 막두께 100nm의 Ti와 막두께 200nm의 Pt를 3주기 성막함으로써, 보호층(45)을 형성한다. 또한 그 후, 보호층(45)의 상면(Pt 표면)에, 막두께 10nm의 Ti를 증착시킨 후, Au 80% Sn 20%로 구성되는 Au-Sn 땜납을 막두께 3μm 증착시킴으로써, 땜납층(43)을 형성한다. Next, protective layer 45 is formed by depositing Ti having a film thickness of 100 nm and Pt having a film thickness of 200 nm on the upper surface (Ag surface) of the reflecting electrode 47 in the electron beam vapor deposition apparatus (EB apparatus). Subsequently, Ti having a thickness of 10 nm is deposited on the upper surface (Pt surface) of the protective layer 45, and then Au-Sn solder composed of Au 80% Sn 20% is deposited to a thickness of 3 탆 to form a solder layer 43 are formed.

또한, 이 땜납층(43)의 형성 단계에 있어서, 도 7d에 나타내는 바와 같이, 사파이어 기판(11)과는 별도로 준비된 지지 기판(12)의 상면에도 땜납층(46)을 형성하는 것으로 해도 상관없다. 이 땜납층은, 땜납층(43)과 동일한 재료로 구성되는 것으로 해도 된다. 또한, 이 지지 기판(12)으로서는, 상술한 바와 같이 예를 들면 CuW가 이용된다. 7D, the solder layer 46 may be formed on the upper surface of the support substrate 12 prepared separately from the sapphire substrate 11 in the step of forming the solder layer 43 . The solder layer may be made of the same material as the solder layer 43. As the support substrate 12, for example, CuW is used as described above.

(단계 S15) (Step S15)

다음에, 도 7e에 나타내는 바와 같이, 사파이어 기판(11)과 지지 기판(12)을 붙인다. 보다 구체적으로는, 280℃의 온도, 0.2 MPa의 압력 하에서, 땜납층(43)과 지지 기판(12)을 붙인다. Next, as shown in Fig. 7E, the sapphire substrate 11 and the supporting substrate 12 are attached. More specifically, the solder layer 43 and the support substrate 12 are bonded at a temperature of 280 占 폚 under a pressure of 0.2 MPa.

(단계 S16) (Step S16)

다음에, 도 7f에 나타내는 바와 같이, 사파이어 기판(11)을 박리한다. 보다 구체적으로는, 사파이어 기판(11)을 위로, 지지 기판(12)을 아래로 향한 상태로, 사파이어 기판(11)측으로부터 KrF 엑시머 레이저를 조사하여, 사파이어 기판(11)과 반도체층(20)의 계면을 분해시킴으로써 사파이어 기판의 박리를 행한다. 사파이어는 레이저가 통과하는 한편, 그 하층의 GaN(언도프층)은 레이저를 흡수하기 때문에, 이 계면이 고온화되어 GaN이 분해된다. 이것에 의해 사파이어 기판(11)이 박리된다. Next, as shown in Fig. 7F, the sapphire substrate 11 is peeled off. More specifically, the sapphire substrate 11 and the semiconductor layer 20 are irradiated with a KrF excimer laser from the side of the sapphire substrate 11 with the sapphire substrate 11 facing upward and the supporting substrate 12 facing downward, The sapphire substrate is peeled off. In the case of sapphire, since the laser passes through and the underlying GaN (undoped layer) absorbs the laser, the interface is heated to decompose GaN. Thereby, the sapphire substrate 11 is peeled off.

그 후, 웨이퍼 상에 잔존하고 있는 GaN(언도프층)을, 염산 등을 이용한 웨트 에칭, ICP 장치를 이용한 드라이 에칭에 의해 제거하여, n형 질화물 반도체층(16)을 노출시킨다. Thereafter, the GaN (undoped layer) remaining on the wafer is removed by wet etching using hydrochloric acid or the like or dry etching using ICP to expose the n-type nitride semiconductor layer 16.

(단계 S17) (Step S17)

다음에, 도 7g에 나타내는 바와 같이, 인접하는 소자끼리를 분리한다. 구체적으로는, 인접 소자와의 경계 영역에 대해, ICP 장치를 이용하여 절연층(48)의 상면이 노출될 때까지 반도체층(20)을 에칭한다. 이것에 의해, 인접 영역의 반도체층(20)들이 분리된다. 또한, 이 때 절연층(48)은 에칭 스토퍼층으로서 기능한다. Next, as shown in Fig. 7G, adjacent elements are separated from each other. Concretely, the semiconductor layer 20 is etched until the upper surface of the insulating layer 48 is exposed to the boundary region with the adjacent element by using the ICP apparatus. Thereby, the semiconductor layers 20 in the adjacent region are separated. At this time, the insulating layer 48 functions as an etching stopper layer.

또한, 이 에칭 공정에서는, 소자 측면을 수직이 아니라, 10° 이상의 테이퍼각을 가지는 경사면으로 하는 것이 바람직하다. 이와 같이 함으로써, 후공정에서 절연층을 형성할 때, 반도체층(20)의 측면에 절연층이 부착되기 쉬워져, 전류 리크를 막을 수 있다. In this etching step, it is preferable that the side surface of the element is not a vertical but an inclined surface having a taper angle of 10 DEG or more. By doing so, when the insulating layer is formed in a later step, the insulating layer is easily attached to the side surface of the semiconductor layer 20, and current leakage can be prevented.

또, 단계 S17 후, 반도체층(20)의 상면에 KOH 등의 알칼리 용액으로 요철면을 형성하는 것으로 해도 상관없다. 이것에 의해, 광 취출 면적이 증대하여, 광 취출 효율을 향상시킬 수 있다. After step S17, an uneven surface may be formed on the upper surface of the semiconductor layer 20 with an alkali solution such as KOH. As a result, the light extraction area can be increased, and the light extraction efficiency can be improved.

(단계 S18) (Step S18)

다음에, n형 질화물 반도체층(16)의 상면에 급전 단자(42)를 형성한다. 보다 구체적으로는, 막두께 10nm의 Ni와 막두께 10nm의 Au로 이루어지는 급전 단자(42)를 형성한다. 상술한 바와 같이, n형 질화물 반도체층(16)은, 비저항이 작은 AlXGaySi1 -x- yN층으로 형성되어 있기 때문에, 이 공정 후, 어닐 처리를 행하지 않아도, n형 질화물 반도체층(16)과 급전 단자(42)의 사이에는 오믹 접속이 형성된다. 이것에 의해, 도 6에 나타내는 반도체 발광 소자(1a)가 형성된다. Next, a feed terminal 42 is formed on the top surface of the n-type nitride semiconductor layer 16. More specifically, the power supply terminal 42 made of Ni with a thickness of 10 nm and Au with a thickness of 10 nm is formed. As described above, since the n-type nitride semiconductor layer 16 is formed of an Al x Ga y Si 1 -x- y N layer having a small specific resistance, after this step, the n-type nitride semiconductor layer 16 An ohmic connection is formed between the layer 16 and the feeder terminal 42. Thus, the semiconductor light emitting element 1a shown in Fig. 6 is formed.

또한, 도 6에 나타내는 반도체 발광 소자(1a)에는 도시하고 있지 않지만, 그 후의 공정으로서, 노출되어 있는 소자 측면, 및 급전 단자(42) 이외의 소자 상면을 절연층으로 덮는 것으로 해도 된다. 보다 구체적으로는, EB 장치에서 SiO2막을 형성한다. 또한 SiN막을 형성해도 상관없다. 그리고, 각 소자끼리를 예를 들면 레이저 다이싱 장치에 의해 분리되어, 지지 기판(11)의 이면을 예를 들면 Ag 페이스트로 패키지와 접합하여 급전 단자(42)에 대해 와이어 본딩을 행한다. Although not shown in the semiconductor light emitting element 1a shown in Fig. 6, as the subsequent step, the exposed element side surface and the element upper surface other than the power supply terminal 42 may be covered with an insulating layer. More specifically, an SiO 2 film is formed in the EB device. An SiN film may also be formed. Then, the elements are separated by, for example, a laser dicing device, and the back surface of the supporting substrate 11 is bonded to the package by, for example, Ag paste to perform wire bonding to the power feeding terminal 42. [

(제3 실시 형태) (Third Embodiment)

반도체 발광 소자의 제3 실시 형태에 대해서 도면을 참조하여 설명한다. 도 8은, 제3 실시 형태의 반도체 발광 소자의 개략 단면도이다. 반도체 발광 소자(1b)는, 지지 기판(12), 도전층(44), 절연층(48), 반도체층(20), 투명 전극(24) 및 급전 단자(42)를 포함하여 구성된다. 반도체층(20)은, p형 질화물 반도체층(19), 발광층(17), 및 n형 질화물 반도체층(15)이 아래로부터 이 순서로 적층되어 형성되어 있다. A third embodiment of a semiconductor light emitting element will be described with reference to the drawings. 8 is a schematic cross-sectional view of the semiconductor light emitting device of the third embodiment. The semiconductor light emitting device 1b includes a support substrate 12, a conductive layer 44, an insulating layer 48, a semiconductor layer 20, a transparent electrode 24, and a power supply terminal 42. [ The semiconductor layer 20 is formed by stacking a p-type nitride semiconductor layer 19, a light emitting layer 17, and an n-type nitride semiconductor layer 15 in this order from below.

본 실시 형태에서는, 제1 실시 형태의 동일한 구성의 n형 질화물 반도체층(15)의 상면에, AlXGaySi1 -x- yN층에 의해 형성된 투명 전극(24)을 구비하며, 그 상면에 급전 단자(42)가 형성된 구성이다. 이러한 투명 전극(24)을 구비한 것으로, 높은 투광성과 낮은 비저항을 양립시킬 수 있다. 이것에 의해, n형 질화물 반도체층(15)의 상면 전면에 형성해도, 광의 취출 효율이 저하되지 않으며, 지지 기판(12)의 기판면에 수평인 방향에 관해서 전류 경로를 확장시킬 수 있기 때문에, 발광층(17)의 넓은 영역에 전류를 흐르게 할 수 있어, 넓은 발광 영역이 실현된다. In the present embodiment, a transparent electrode 24 formed of an Al x Ga y Si 1 -x- y N layer is provided on the top surface of an n-type nitride semiconductor layer 15 having the same structure as the first embodiment, And a power supply terminal 42 is formed on the upper surface. By providing such a transparent electrode 24, high light transmittance and low specific resistance can be achieved. This makes it possible to extend the current path with respect to the direction horizontal to the substrate surface of the support substrate 12 without deteriorating the light extraction efficiency even if it is formed on the entire upper surface of the n-type nitride semiconductor layer 15, A current can flow in a wide region of the light emitting layer 17, and a wide light emitting region is realized.

또, 상술한 바와 같이, AlXGaySi1 -x- yN층은 비저항이 매우 작기 때문에, n형 질화물 반도체층(15)과 투명 전극(24)의 사이는, 양호한 오믹 특성을 실현할 수 있다. 도 9는, n형 질화물 반도체층(15)과 투명 전극(24)의 사이의 오믹성을 설명하기 위한 도이다. As described above, since the Al x Ga y Si 1 -x- y N layer has a very small resistivity, good ohmic characteristics can be realized between the n-type nitride semiconductor layer 15 and the transparent electrode 24 have. Fig. 9 is a view for explaining the ohmic property between the n-type nitride semiconductor layer 15 and the transparent electrode 24. Fig.

도 9(a)는 평가용 소자의 구성을 나타내는 도이며, 사파이어 기판(11)의 상층에, 언도프층(13) 및 n형 질화물 반도체층(15)을 형성하고, n형 질화물 반도체층(15)의 상면의 2개소에 AlXGaySi1 -x- yN층으로 이루어지는 투명 전극(24)을 형성한 것이다. 도 9(b)는, 도 9(a)의 평가용 소자에 대해, 2개소의 투명 전극(24)에 프로버를 대어 전류를 흐르게 하고, 얻어진 전류 전압 특성(I-V 특성)을 그래프화한 것이다. 9 (a) is a view showing a configuration of an evaluation element. An undoped layer 13 and an n-type nitride semiconductor layer 15 are formed on an upper layer of a sapphire substrate 11 to form an n-type nitride semiconductor layer 15, a transparent electrode 24 made of an Al x Ga y Si 1 -x- y N layer is formed. 9 (b) is a graph showing current voltage characteristics (IV characteristics) obtained by causing a current to flow in the two transparent electrodes 24 with respect to the evaluation element of Fig. 9 (a) .

또한, 도 9(b)에서는, Si 조성을 0.5%로 한 Al0 . 06Ga0 . 935Si0 .005N으로 투명 전극(24)을 형성한 평가용 소자(실시예 1)와, Si 조성을 5%로 한 Al0 . 06Ga0 . 89Si0 .05N으로 투명 전극(24)을 형성한 평가용 소자(실시예 2)에 대해서, I-V 특성을 측정했다. 도 9(b)에 의하면, 실시예 1 및 실시예 2의 쌍방에 있어서, I-V 특성이 선형 형상을 나타내고 있어, 양호한 오믹성을 실현할 수 있는 것을 알 수 있다. Further, in Fig. 9 (b), Al 0 . 06 Ga 0 . 935 Si 0 .005 N (Example 1) in which the transparent electrode 24 was formed, and Al 0 .05 with an Si composition of 5% . 06 Ga 0 . The IV characteristic of the evaluation element (Example 2) in which the transparent electrode 24 was formed of 89 Si 0 .05 N was measured. 9 (b), it can be seen that both of the first and second embodiments exhibit a linear shape in the IV characteristic, and thus it is possible to realize good ohmic performance.

본 실시 형태의 상세한 구성에 대해서는, AlXGaySi1 -x- yN층에 의해 형성된 n형 질화물 반도체층(16) 대신에, 제1 실시 형태의 동일한 구성의 n형 질화물 반도체층(15)을 이용한 점, 및 그 상면 전면에 AlXGaySi1 -x- yN층으로 형성된 투명 전극(24)을 구비한 점을 제외하고는, 제2 실시 형태의 반도체 발광 소자(1a)와 거의 동일하기 때문에, 그 설명을 생략한다. The n-type nitride semiconductor layer 16 having the same structure as that of the first embodiment is formed in place of the n-type nitride semiconductor layer 16 formed by the Al x Ga y Si 1 -x- y N layer And the transparent electrode 24 formed of an Al x Ga y Si 1 -x- y N layer on the entire upper surface of the semiconductor light emitting element 1a and the semiconductor light emitting element 1a of the second embodiment, The description thereof will be omitted.

제조 방법에 대해서는, 제2 실시 형태에서 상술한 단계 S11~S17과 동일한 방법을 거친 후, 제1 실시 형태의 단계 S5와 동일한 방법으로, n형 질화물 반도체층(15)의 상면 전면에 AlXGaySi1 -x- yN층으로 형성된 투명 전극(24)을 형성하고, 제2 실시 형태의 단계 S18과 동일한 방법으로 투명 전극(24)의 상면에 급전 단자(42)를 형성한다. 그 다음은 제2 실시 형태와 공통이다. The manufacturing method is the same as that in the step S5 of the first embodiment after the same method as the steps S11 to S17 in the second embodiment described above. Then, the upper surface of the n-type nitride semiconductor layer 15 is covered with Al X Ga y Si 1 -x- y N layer is formed on the upper surface of the transparent electrode 24 and the feeder terminal 42 is formed on the upper surface of the transparent electrode 24 in the same manner as in step S 18 of the second embodiment. The following is common to the second embodiment.

[태양 전지][Solar cell]

본 발명의 조성물 AlxGayBzM1 -x-y- zN(0<x<1, 0<y<1, 0≤z<1, 0.001≤1-x-y-z≤0.1이며, M은 Si, Ge 중 어느 일종 이상을 포함한다)을 포함하는 태양 전지의 실시 형태에 대해서, 도면을 참조하여 설명한다. 또한, 이하에서도, 이 조성물로 구성된 층을 「AlXGaySi1-x-yN층」이라고 부른다. A composition Al x Ga y B z M 1 -xy- z N (0 <x <1, 0 <y <1, 0≤z <1, 0.001≤1-xyz≤0.1 of the present invention, M is Si, Ge (Including at least any one of the above-described solar cells) will be described with reference to the drawings. In the following also, the layer composed of this composition is referred to as &quot; Al x Ga y Si 1-xy N layer &quot;.

도 10은, 태양 전지 셀의 모식적인 구성을 나타내는 단면도이다. 태양 전지 셀(2)은, 유리 기판(71), AlXGaySi1 -x- yN층으로 형성한 투명 전극(29), 반도체층(75), 및 이면 전극(76)을 구비한다. 본 실시예에서는, 반도체층(75)으로서, p형 아몰퍼스 실리콘(72), i형 아몰퍼스 실리콘(73), 및 n형 아몰퍼스 실리콘(74)을 포함하는 pin 다이오드형을 채용하고 있다. 10 is a cross-sectional view showing a schematic configuration of a solar battery cell. The solar cell 2 includes a glass substrate 71, a transparent electrode 29 formed of an Al x Ga y Si 1 -x- y N layer, a semiconductor layer 75, and a back electrode 76 . In this embodiment, a pin diode type including p-type amorphous silicon 72, i-type amorphous silicon 73, and n-type amorphous silicon 74 is employed as the semiconductor layer 75.

종래의 태양 전지 셀은 투명 전극으로서 ITO를 이용하고 있었다. 도 10과 같이, AlXGaySi1 -x- yN층으로 형성한 투명 전극(29)을 구비한 태양 전지 셀(2)로 함으로써, ITO보다 가시광의 투과 효율을 향상시킬 수 있기 때문에, 유리 기판(71)을 통하여 입사된 가시광을 반도체층(75)에 조사시키는 광량이 증가하여, 발전 효율이 향상된다. Conventional solar cells use ITO as a transparent electrode. As shown in Fig. 10, since the solar cell 2 having the transparent electrode 29 formed of the Al x Ga y Si 1 -x- y N layer can improve the transmission efficiency of visible light over ITO, The amount of light irradiating the semiconductor layer 75 with the visible light incident through the glass substrate 71 increases, and the power generation efficiency is improved.

도 10에 나타내는 태양 전지 셀(2)을 제조하는 경우에는, 유리 기판(71) 상에, 스퍼터링법에 의해 AlXGaySi1 -x- yN층을 퇴적시켜 투명 전극(29)을 형성하면 된다. 그 후, 투명 전극(29)의 상면에 아몰퍼스 실리콘을 성장시켜 반도체층(75)을 형성한 후, 반도체층(75)의 상면에 Al 등으로 형성된 이면 전극(76)을 형성하고, 소정의 회로 패턴으로 패터닝한다. 10, the Al x Ga y Si 1 -x- y N layer is deposited on the glass substrate 71 by the sputtering method to form the transparent electrode 29 . Thereafter, the amorphous silicon is grown on the upper surface of the transparent electrode 29 to form the semiconductor layer 75. Then, the back electrode 76 formed of Al or the like is formed on the upper surface of the semiconductor layer 75, Pattern.

또, 도 10에 나타낸 태양 전지 셀(2)의 구조는, 어디까지나 일례이다. 어떠한 형식의 태양 전지여도, 종래 투명 도전막으로서 ITO막이 이용되고 있던 개소에, 본 발명의 AlXGaySi1 -x- yN층으로 이루어지는 투명 전극을 이용함으로써, 발전 효율이 향상하는 것이 기대된다. The structure of the solar cell 2 shown in Fig. 10 is merely an example. It is expected that the power generation efficiency is improved by using the transparent electrode made of the Al x Ga y Si 1 -x- y N layer of the present invention at the place where the ITO film was used as the conventional transparent conductive film even in any type of solar cell do.

1, 1a, 1b:반도체 발광 소자 2:태양 전지 셀
5:간극 11:지지 기판(사파이어 기판)
12:지지 기판 13:언도프층
15:n형 질화물 반도체층
16:AlxGayBzM1 -x-y- zN으로 형성된 n형 질화물 반도체층
17:발광층 19:p형 질화물 반도체층
20:반도체층
21:AlxGayBzM1 -x-y- zN으로 형성된 투명 전극
23:AlxGayBzM1 -x-y- zN으로 형성된 투명 전극
24:AlxGayBzM1 -x-y- zN으로 형성된 투명 전극
25:급전 단자 26:AlxGayBzM1 -x-y- zN층
27:급전 단자
29:AlxGayBzM1 -x-y- zN으로 형성된 투명 전극
31:반사 전극 33:반사 전극
35:레지스트 37:본딩 메탈
39:본딩 메탈 41:기판
42:급전 단자 43:땜납층
44:도전층 45:보호층
46:땜납층 47:반사 전극
48:절연층 71:유리 기판
72:p형 아몰퍼스 실리콘 73:i형 아몰퍼스 실리콘
74:n형 아몰퍼스 실리콘 75:반도체층
76:이면 전극 90:종래의 반도체 발광 소자
91:ITO로 형성된 컨택트 전극 93:ITO로 형성된 컨택트 전극
1, 1a, 1b: semiconductor light emitting element 2: solar cell
5: gap 11: supporting substrate (sapphire substrate)
12: support substrate 13: undoped layer
15: an n-type nitride semiconductor layer
16: Al x Ga y B z M 1 -xy- z N, the n-type nitride semiconductor layer
17: light emitting layer 19: p-type nitride semiconductor layer
20: semiconductor layer
21: transparent electrode formed of Al x Ga y B z M 1 -xy- z N
23: transparent electrode formed of Al x Ga y B z M 1 -xy- z N
24: transparent electrode formed of Al x Ga y B z M 1 -xy- z N
25: power supply terminal 26: Al x Ga y B z M 1 -xy- z N layer
27: Feed terminal
29: transparent electrode formed of Al x Ga y B z M 1 -xy- z N
31: reflective electrode 33: reflective electrode
35: Resist 37: Bonding metal
39: Bonding metal 41: Substrate
42: feed terminal 43: solder layer
44: conductive layer 45: protective layer
46: solder layer 47: reflective electrode
48: insulating layer 71: glass substrate
72: p-type amorphous silicon 73: i-type amorphous silicon
74: n-type amorphous silicon 75: semiconductor layer
76: back electrode 90: conventional semiconductor light emitting element
91: contact electrode formed of ITO 93: contact electrode formed of ITO

Claims (8)

하기 식 (1)
AlxGayBzM1 -x-y- zN (식 1)
(식 중, 0<x<1, 0<y<1, 0≤z<1, 0.001≤1-x-y-z≤0.1이며, M은 Si, Ge 중 어느 일종 이상을 포함한다)로 표시되는 것을 특징으로 하는 투명 도전막용 조성물.
(1)
Al x Ga y B z M 1 -xy- z N (Equation 1)
(Wherein 0 <x <1, 0 <y <1, 0≤z <1, 0.001≤1-xyz≤0.1, and M is at least one of Si and Ge) By weight based on the total weight of the composition.
청구항 1에 있어서,
상기 식 (1)에 있어서, 0.005≤1-x-y-z≤0.05인 것을 특징으로 하는 투명 도전막용 조성물.
The method according to claim 1,
Wherein in the formula (1), 0.005? 1-xyz? 0.05.
청구항 1 또는 청구항 2에 기재된 상기 투명 도전막용 조성물을 포함하여 구성되는 것을 특징으로 하는 투명 전극.  A transparent electrode comprising the composition for a transparent conductive film according to claim 1 or 2. 청구항 3에 기재된 상기 투명 전극을 구비한 것을 특징으로 하는 반도체 발광 소자.  A semiconductor light emitting device comprising the transparent electrode according to claim 3. n형 질화물 반도체층과 p형 질화물 반도체층의 사이에 발광층을 가지는 반도체 발광 소자로서,
상기 p형 질화물 반도체층의 상층에 형성된, 청구항 2에 기재된 상기 투명 도전막용 조성물을 포함하여 구성된 투명 전극과,
상기 투명 전극의 상층에 형성된 반사 전극을 구비하며,
상기 발광층은, 발광 피크 파장이 400nm 이하를 나타내는 질화물 반도체층으로 구성되어 있는 것을 특징으로 하는 반도체 발광 소자.
A semiconductor light emitting device having a light emitting layer between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer,
A transparent electrode formed on the p-type nitride semiconductor layer and including the composition for a transparent conductive film according to claim 2;
And a reflective electrode formed on an upper layer of the transparent electrode,
Wherein the light emitting layer is composed of a nitride semiconductor layer having a peak emission wavelength of 400 nm or less.
n형 질화물 반도체층과 p형 질화물 반도체층의 사이에 발광층을 가지는 반도체 발광 소자로서,
상기 n형 질화물 반도체층의 상층의 전면에 형성된, 청구항 2에 기재된 상기 투명 도전막용 조성물을 포함하여 구성된 투명 전극과,
상기 투명 전극의 상층에 형성된 급전 단자를 구비하며,
상기 발광층은, 발광 피크 파장이 400nm 이하를 나타내는 질화물 반도체층으로 구성되어 있는 것을 특징으로 하는 반도체 발광 소자.
A semiconductor light emitting device having a light emitting layer between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer,
A transparent electrode formed on the entire upper surface of the n-type nitride semiconductor layer, the transparent electrode including the composition for a transparent conductive film according to claim 2;
And a power supply terminal formed on an upper layer of the transparent electrode,
Wherein the light emitting layer is composed of a nitride semiconductor layer having a peak emission wavelength of 400 nm or less.
n형 질화물 반도체층과 p형 질화물 반도체층의 사이에 발광층을 가지는 반도체 발광 소자로서,
상기 n형 질화물 반도체층은 청구항 2에 기재된 상기 투명 도전막용 조성물을 포함하여 구성되어 있는 것을 특징으로 하는 반도체 발광 소자.
A semiconductor light emitting device having a light emitting layer between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer,
Wherein the n-type nitride semiconductor layer comprises the composition for a transparent conductive film according to claim 2.
청구항 3에 기재된 상기 투명 전극을 구비한 것을 특징으로 하는 태양 전지.  A solar cell comprising the transparent electrode according to claim 3.
KR1020157035290A 2013-06-17 2014-06-13 Transparent conductive film composition, transparent electrode, semiconductor light-emitting element, solar cell KR20160006787A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-126816 2013-06-17
JP2013126816A JP2015002290A (en) 2013-06-17 2013-06-17 Composition for transparent conductive film, transparent electrode, semiconductor light-emitting element, and solar cell
PCT/JP2014/065772 WO2014203829A1 (en) 2013-06-17 2014-06-13 Transparent conductive film composition, transparent electrode, semiconductor light-emitting element, solar cell

Publications (1)

Publication Number Publication Date
KR20160006787A true KR20160006787A (en) 2016-01-19

Family

ID=52104564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035290A KR20160006787A (en) 2013-06-17 2014-06-13 Transparent conductive film composition, transparent electrode, semiconductor light-emitting element, solar cell

Country Status (4)

Country Link
JP (1) JP2015002290A (en)
KR (1) KR20160006787A (en)
TW (1) TW201511042A (en)
WO (1) WO2014203829A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246931B (en) * 2018-03-08 2021-03-26 成都辰显光电有限公司 Micro-LED chip, display screen and preparation method
US10861834B2 (en) 2018-03-08 2020-12-08 Kunshan New Flat Panel Display Technology Center Co., Ltd. Micro-LED chips, display screens and methods of manufacturing the same
JP2020126995A (en) * 2019-02-06 2020-08-20 シャープ株式会社 Semiconductor laser element and manufacturing method of the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007113026A (en) 2005-10-18 2007-05-10 Sumitomo Metal Mining Co Ltd Transparent electrically conductive film and transparent electrically conductive base material comprising the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352248B2 (en) * 2009-01-09 2013-11-27 Dowaエレクトロニクス株式会社 Nitride semiconductor light emitting device and manufacturing method thereof
JP5594530B2 (en) * 2010-10-21 2014-09-24 創光科学株式会社 Nitride semiconductor ultraviolet light emitting device
JP5179611B2 (en) * 2011-03-04 2013-04-10 シャープ株式会社 Normally-off heterojunction field effect transistor
WO2012127660A1 (en) * 2011-03-23 2012-09-27 創光科学株式会社 Nitride semiconductor ultraviolet light-emitting element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007113026A (en) 2005-10-18 2007-05-10 Sumitomo Metal Mining Co Ltd Transparent electrically conductive film and transparent electrically conductive base material comprising the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
S.Fritze, et al., "High Si and Ge n-type doping of GaN doping - Limits and impact on stress", Applied Physics Letters 100, 122104, (2012)

Also Published As

Publication number Publication date
WO2014203829A1 (en) 2014-12-24
JP2015002290A (en) 2015-01-05
TW201511042A (en) 2015-03-16

Similar Documents

Publication Publication Date Title
KR100635157B1 (en) Nitride semiconductor light emitting device
KR20090032207A (en) Gan type light emitting diode device and method of manufacturing the same
KR101860973B1 (en) Optoelectronic semiconductor chip
TW200532949A (en) Light emitting device
US20130203194A1 (en) Method for producing group iii nitride semiconductor light-emitting device
KR20090015633A (en) Ohmic electrode and method for forming the same
US9812614B2 (en) Light-emitting device
TWI488333B (en) LED element and manufacturing method thereof
CN115602765A (en) Semiconductor device and semiconductor device package including the same
US20100264434A1 (en) Optoelectronic Semiconductor Chip
KR20160006787A (en) Transparent conductive film composition, transparent electrode, semiconductor light-emitting element, solar cell
KR101645755B1 (en) Optoelectronic semiconductor component
KR100675208B1 (en) High brightness nitride semiconductor light emitting device
US10847676B2 (en) Semiconductor device and semiconductor device package including same
KR101534846B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR100691264B1 (en) Vertical structured nitride based semiconductor light emitting device
JP2014528179A (en) Photoelectric semiconductor chip and method for manufacturing photoelectric semiconductor chip
US9196789B2 (en) Reflective contact layer system for an optoelectronic component and method for producing same
CN113675314A (en) UVC-LED device
KR100998007B1 (en) Nitride semiconductor light emitting device
KR20160003845A (en) Nitride semiconductor light emitting element and method for manufacturing same
KR100706949B1 (en) High brightness nitride semiconductor light emitting device
KR20110127936A (en) Semiconductor light emitting device
KR101813936B1 (en) Light emitting device
US9397256B2 (en) Light-emitting diode structure having progressive work function layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application