KR20160003657A - 비휘발성 메모리 시스템에서의 동기 미러링 - Google Patents

비휘발성 메모리 시스템에서의 동기 미러링 Download PDF

Info

Publication number
KR20160003657A
KR20160003657A KR1020157029461A KR20157029461A KR20160003657A KR 20160003657 A KR20160003657 A KR 20160003657A KR 1020157029461 A KR1020157029461 A KR 1020157029461A KR 20157029461 A KR20157029461 A KR 20157029461A KR 20160003657 A KR20160003657 A KR 20160003657A
Authority
KR
South Korea
Prior art keywords
segment
data
memory
memory block
memory device
Prior art date
Application number
KR1020157029461A
Other languages
English (en)
Other versions
KR101758544B1 (ko
Inventor
비제이 카람체티
쉬바브라타 몬달
제이야라무 스와미 고우다
Original Assignee
비리던트 시스템즈, 잉크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비리던트 시스템즈, 잉크 filed Critical 비리던트 시스템즈, 잉크
Publication of KR20160003657A publication Critical patent/KR20160003657A/ko
Application granted granted Critical
Publication of KR101758544B1 publication Critical patent/KR101758544B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2058—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring using more than 2 mirrored copies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G06F11/1451—Management of the data involved in backup or backup restore by selection of backup contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1471—Saving, restoring, recovering or retrying involving logging of persistent data for recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2071—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring using a plurality of controllers
    • G06F11/2076—Synchronous techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2082—Data synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Hardware Redundancy (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

제1 비대칭 메모리 디바이스에 저장하는 제1 데이터가 수신된다. 제1 기록 단계는 현재 기록 단계로 식별된다. 제1 비대칭 메모리 디바이스에 포함되는 제1 세그먼트는 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별된다. 제1 데이터는 제1 세그먼트에 기록된다. 제1 세그먼트와 연관되는 정보는 제1 세그먼트가 제1 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 저장된다. 비대칭 메모리에 저장하는 제2 데이터가 수신된다. 제1 비대칭 메모리 디바이스에 포함되는 제2 세그먼트는 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별된다. 제2 데이터는 제2 세그먼트에 기록된다. 제2 세그먼트 및 제2 메모리 블록과 연관되는 정보는 제2 세그먼트가 제2 기록 단계에서 기록되는 것을 표시하는 정보와 함께 저장된다.

Description

비휘발성 메모리 시스템에서의 동기 미러링{SYNCHRONOUS MIRRORING IN NON-VOLATILE MEMORY SYSTEMS}
관련 출원에 대한 교차 참조
본 출원은 2013년 3월 15일에 출원된 제13/842,079호 대한 우선권을 주장하며, 이는 전체적으로 참조로 통합된다.
기술 분야
본 문서는 일반적으로 비휘발성 메모리 시스템에 관한 것이다.
컴퓨터 시스템은 전형적으로 데이터를 저장하는 메모리 모듈을 사용한다. 메모리 모듈의 일부는 플래시 메모리와 같은, 비휘발성 컴퓨터 메모리를 포함하는 메모리 카드에 의해 실현된다.
본 개시는 가장 최근에 기록된 메모리 세그먼트의 시퀀스 번호를 추적함으로써 비휘발성 메모리 디바이스에서 동기 미러링을 수행하는 방법, 시스템 및 디바이스를 설명한다. 일부 구현예에서, 주 메모리 디바이스는 주기적으로 가장 최근에 기록된 메모리 세그먼트의 시퀀스 번호를 동기 미러링을 위해 사용되는 보조 메모리 디바이스와 공유한다. 공유된 정보는 마커로 언급되는 논리 구조로, 보조 메모리 디바이스에 저장된다. 보조 메모리 디바이스가 크래시로부터 복구될 때, 복구 메모리 디바이스에 알려진 마커는 보조 메모리 디바이스가 크래시되므로 주 메모리 디바이스에서 갱신되었던 메모리 블록을 결정하기 위해, 주 메모리 디바이스에서 이용할 수 있는 최근에 갱신된 세그먼트 상의 정보와 비교된다.
일 양태에서, 제1 비대칭 메모리 디바이스에서 저장하는 제1 데이터가 수신되며, 판독 동작의 지연 속도(latency)는 비대칭 메모리 디바이스 내의 기록 동작의 지연 속도와 상이하다. 제1 기록 단계는 현재 기록 단계로 식별된다. 제1 비대칭 메모리 디바이스에 포함되는 제1 세그먼트는 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별되며, 세그먼트는 비대칭 메모리 디바이스 내의 물리 메모리 위치의 논리 매핑을 포함하고 단일 동작에서 소거되는 물리 메모리 위치의 일부와 연관된다. 제1 데이터는 제1 세그먼트에 기록되며, 제1 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제1 세그먼트에 포함되는 제1 메모리 블록에 기록된다. 제1 데이터를 제1 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제1 세그먼트 및 제1 메모리 블록이 제1 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 저장된다.
비대칭 메모리에 저장하는 제2 데이터가 수신된다. 제1 기록 단계가 완료되었고 제2 기록 단계가 현재 기록 단계인 것이 식별된다. 제1 비대칭 메모리 디바이스에 포함되는 제2 세그먼트는 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별된다. 제2 데이터는 제2 세그먼트에 기록되며, 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제2 세그먼트에 포함되는 제2 메모리 블록에 기록된다. 제2 데이터를 제2 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 제2 세그먼트 및 제2 메모리 블록과 연관되는 정보는 제2 세그먼트 및 제2 메모리 블록이 제2 기록 단계에서 기록되는 것을 표시하는 정보와 함께 저장된다.
구현예는 하기 특징 중 하나 이상을 포함할 수 있다. 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 요청은 동기 미러링 모듈로부터 수신될 수 있다. 요청에 응답하여, 제1 기록 단계 및 기록 단계 중 어느 것이 완료되었고 어느 것이 현재 기록 단계인지가 판단될 수 있다. 제1 기록 단계가 완료되었고 제2 기록 단계가 현재 기록 단계인 것을 결정하는 것에 기초하여, 제1 세그먼트 및 제1 메모리 블록과 연관되는 저장된 정보가 검색될 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제1 세그먼트 및 제1 메모리 블록이 제1 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 동기 미러링 모듈에 송신될 수 있다.
동기 미러링 모듈은 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 제1 질의를 송신할 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제1 질의에 응답하여 수신될 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제1 세그먼트 및 제1 메모리 블록이 제1 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 제1 비대칭 메모리 디바이스와 유사한 데이터를 저장하도록 구성되고 네트워크 연결에 의해 제1 비대칭 메모리 디바이스에 연결되는 제2 비대칭 메모리 디바이스에 송신될 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 데이터를 저장하도록 구성되는 메모리 위치와 다른 제1 메모리 위치 내의 제1 마커로 제2 비대칭 메모리 디바이스에 저장될 수 있다.
동기 미러링 모듈은 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 제2 질의를 송신할 수 있으며, 제2 질의는 제1 질의가 송신된 후에 송신된다. 제2 세그먼트 및 제2 메모리 블록과 연관되는 정보는 제1 질의에 응답하여 수신될 수 있다. 제2 세그먼트 및 제2 메모리 블록과 연관되는 정보는 제2 세그먼트 및 제2 메모리 블록이 제2 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 제2 비대칭 메모리 디바이스에 송신될 수 있다. 제2 세그먼트 및 제2 메모리 블록과 연관되는 정보는 데이터를 저장하도록 구성되는 메모리 위치와 다른 제2 메모리 위치 내의 제2 마커로 제2 비대칭 메모리 디바이스에 저장될 수 있다.
제1 질의 또는 제2 질의를 송신하는 단계는 동기 미러링 모듈에 의해, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보를 질의하는 임계값이 도달하는지를 판단하는 단계를 포함할 수 있다. 임계값이 도달하는 것을 결정하는 것에 기초하여, 제1 질의 또는 제2 질의가 송신될 수 있다.
제1 세그먼트 및 제1 메모리 블록이 제1 기록 단계에서 기록되는 것을 표시하는 정보는 제1 마커와 함께 제2 비대칭 메모리 디바이스에 저장될 수 있고, 제2 세그먼트 및 제2 메모리 블록이 제2 기록 단계에서 기록되는 것을 표시하는 정보는 제2 마커와 함께 제2 비대칭 메모리 디바이스에 저장될 수 있다. 제1 및 제2 메모리 위치는 랜덤 액세스 메모리(RAM) 및 비휘발성 비대칭 메모리로 구성되는 그룹으로부터 선택될 수 있다.
제1 마커의 사본을 포함하는 메시지는 제2 비대칭 메모리 디바이스로부터 동기 미러링 모듈에서 수신될 수 있다. 메시지는 제2 비대칭 메모리 디바이스가 정지로부터 복구되었던 것을 표시할 수 있다. 메시지를 수신하는 것에 기초하여, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 새로운 질의가 송신될 수 있다. 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보는 새로운 질의에 응답하여 수신될 수 있으며, 새로운 세그먼트는 제1 기록 단계 동안에 기록된다. 제1 마커의 수신된 사본으로부터 추출되는 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보와 비교될 수 있으며, 비교는 데이터를 제1 기록 단계 또는 제2 기록 단계에서 기록하는 동안에 수행된다. 비교에 기초하여, 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스에 저장되는 데이터가 식별될 수 있다. 식별된 데이터는 제2 비대칭 메모리 디바이스에 송신될 수 있다.
제2 비대칭 메모리 디바이스로부터 수신되는 제1 마커의 사본은 제1 세그먼트 및 제1 메모리 블록이 제1 기록 단계에서 기록되는 것을 표시하는 정보를 포함할 수 있다. 새로운 질의를 송신하는 단계는 제1 기록 단계에서 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 새로운 질의를 송신하는 단계를 포함할 수 있다.
데이터는 제1 세그먼트 및 제1 메모리 블록에 기록되는 데이터에 비해 나중의 시간에 새로운 세그먼트 및 새로운 메모리 블록에 기록될 수 있다. 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스에 저장되는 데이터를 식별하는 단계는 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보를 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보와 비교하는 것에 기초하여, 제1 마커가 제2 비대칭 메모리 디바이스에 송신된 후에 그리고 제1 마커의 사본이 제2 비대칭 메모리 디바이스로부터 수신되기 전에 제1 비대칭 메모리 디바이스에 기록되었던 물리 메모리 블록을 식별하는 단계를 포함할 수 있다. 식별된 물리 메모리 블록에 대응하는 제1 비대칭 메모리 디바이스 내의 논리 메모리 블록의 룩업은 제1 비대칭 메모리 디바이스와 연관되는 변환 테이블을 사용하여 수행될 수 있다. 논리 메모리 블록이 유효 데이터를 유지하는지가 판단될 수 있다. 식별된 물리 메모리 블록 및 대응하는 논리 메모리 블록은 논리 메모리 블록이 유효 데이터를 유지하는 것을 결정하는 것에 기초하여 제2 비대칭 메모리 디바이스에 송신될 수 있다.
물리 메모리 블록은 기록 페이지를 포함할 수 있다. 변환 테이블은 세그먼트 및 기록 페이지의 매핑을 비대칭 메모리 디바이스 내의 논리 메모리 블록에 제공할 수 있다. 제1 세그먼트 및 제2 세그먼트 중 하나 이상은 제1 기록 단계 및 제2 기록 단계에서 데이터를 저장하기 위해 선택될 수 있다.
제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제1 세그먼트와 연관되는 제1 시퀀스 번호, 및 제1 세그먼트 내의 제1 블록과 연관되는 제2 시퀀스를 포함할 수 있다. 제2 시퀀스 번호는 제1 세그먼트 내의 초기 블록으로부터 오프셋일 수 있다.
제1 및 제2 비대칭 메모리 디바이스 각각은 플래시 기반 메모리 시스템을 포함할 수 있다.
다른 양태에서, 제1 비대칭 메모리 디바이스에 저장하는 제1 데이터가 수신되며, 판독 동작의 지연 속도는 비대칭 메모리 디바이스 내의 기록 동작의 지연 속도와 상이하다. 제1 비대칭 메모리 디바이스에 포함되는 제1 세그먼트는 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별되고, 제1 세그먼트는 제1 그룹의 세그먼트의 일부로 기록되고, 세그먼트 비대칭 메모리 디바이스 내의 물리 메모리 위치의 논리 매핑을 포함하고 단일 동작에서 소거되는 물리 메모리 위치의 일부와 연관된다. 제1 데이터는 제1 세그먼트에 기록되며, 제1 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제1 세그먼트에 포함되는 제1 메모리 블록에 기록된다. 제1 데이터를 제1 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보가 저장된다.
비대칭 메모리에 저장하는 제2 데이터가 수신된다. 제1 세그먼트가 제1 세그먼트에 저장되는 데이터로 채워지는 것이 결정된다. 제1 세그먼트가 채워진 것을 결정하는 것에 기초하여, 제1 비대칭 메모리 디바이스 내의 제2 그룹의 세그먼트가 선택되며, 데이터는 제1 그룹의 세그먼트와 교대로 제2 그룹의 세그먼트에 기록된다. 제2 그룹의 세그먼트에 포함되는 제2 세그먼트는 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별된다. 제2 데이터는 제2 세그먼트에 기록되며, 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제2 세그먼트에 포함되는 제2 메모리 블록에 기록된다. 제2 데이터를 제2 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 제2 세그먼트 및 제2 메모리 블록과 연관되는 정보가 저장된다.
구현예는 하기 특징 중 하나 이상을 포함할 수 있다. 동기 미러링 모듈로부터의 요청은 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대해 수신될 수 있다. 요청에 응답하여, 제1 세그먼트 및 제2 세그먼트 중 어느 것이 데이터로 가장 최근에 채워졌는지가 판단될 수 있다. 제1 세그먼트가 가장 최근에 데이터로 채워졌던 것을 결정하는 것에 기초하여, 제1 세그먼트 및 제1 메모리 블록과 연관되는 저장된 정보가 검색될 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 동기 미러링 모듈에 송신될 수 있다.
동기 미러링 모듈은 제1 데이터 및 제2 데이터를 제2 비대칭 메모리 디바이스에 송신할 수 있으며, 제2 비대칭 메모리 디바이스는 제1 비대칭 메모리 디바이스와 유사한 데이터를 저장하도록 구성되고, 제1 비대칭 메모리 디바이스 및 제2 비대칭 메모리 디바이스는 네트워크 연결에 의해 연결된다. 동기 미러링 모듈은 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보를 질의하는 임계값이 도달하는지를 판단할 수 있다. 임계값이 도달하는 것을 결정하는 것에 기초하여, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 요청이 송신될 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 요청에 응답하여 수신될 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제2 비대칭 메모리 디바이스에 송신될 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 데이터를 저장하도록 구성되는 메모리 위치와 다른 메모리 위치 내의 제1 마커로 제2 비대칭 메모리 디바이스에 저장될 수 있다.
제1 마커의 사본을 포함하는 메시지는 동기 미러링 모듈에서 그리고 제2 비대칭 메모리 디바이스로부터 수신될 수 있다. 메시지는 제2 비대칭 메모리 디바이스가 정지로부터 복구되었던 것을 표시할 수 있다. 메시지를 수신하는 것에 기초하여, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 새로운 요청이 송신될 수 있다. 새로운 요청에 응답하여 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보가 수신될 수 있으며, 새로운 세그먼트는 제1 그룹의 세그먼트에 포함된다. 제1 마커의 수신된 사본으로부터 추출되는 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보와 비교될 수 있다. 비교는 데이터를 제2 그룹의 세그먼트에 포함되는 세그먼트에 기록하는 동안에 수행될 수 있다. 비교에 기초하여, 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스 내의 제1 그룹의 세그먼트에 저장되는 데이터가 식별될 수 있다. 식별된 데이터는 제2 비대칭 메모리 디바이스에 송신될 수 있다.
데이터는 제1 세그먼트 및 제1 메모리 블록에 기록되는 데이터에 비해 나중의 시간에 새로운 세그먼트 및 새로운 메모리 블록에 기록될 수 있다. 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스 내의 제1 그룹의 세그먼트에 저장되는 데이터를 식별하는 단계는 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보를 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보와 비교하는 것에 기초하여, 제1 마커가 제2 비대칭 메모리 디바이스에 송신된 후에 그리고 제1 마커의 사본이 제2 비대칭 메모리 디바이스로부터 수신되기 전에 제1 비대칭 메모리 디바이스에 기록되었던 제1 그룹의 세그먼트에 포함되는 세그먼트에서 메모리 블록을 식별하는 단계를 포함할 수 있다. 제1 그룹의 세그먼트 내의 식별된 메모리 블록에 대응하는 제1 비대칭 메모리 디바이스 내의 물리 메모리 위치의 룩업은 제1 비대칭 메모리 디바이스와 연관되는 변환 테이블을 사용하여 수행될 수 있다. 물리 메모리 위치가 유효 데이터를 유지하는 것이 판단될 수 있다. 유효 데이터는 물리 메모리 위치로부터 검색될 수 있다.
메모리 블록은 기록 페이지를 포함할 수 있다. 변환 테이블은 세그먼트 및 기록 페이지의 매핑을 비대칭 메모리 디바이스 내의 물리 메모리 위치에 제공할 수 있다. 데이터는 데이터가 가장 최근에 저장된 제1 그룹의 세그먼트에 포함되는 세그먼트가 채워질 때에만 제2 그룹의 세그먼트에 포함되는 세그먼트에 저장될 수 있다.
제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제1 세그먼트와 연관되는 제1 시퀀스 번호, 및 제1 세그먼트 내의 제1 블록과 연관되는 제2 시퀀스 번호를 포함할 수 있다. 제2 시퀀스 번호는 제1 세그먼트 내의 초기 블록으로부터의 오프셋일 수 있다.
다른 양태에서, 제1 비대칭 메모리 디바이스에 저장하는 제1 데이터가 수신되며, 판독 동작의 지연 속도는 비대칭 메모리 디바이스 내의 기록 동작의 지연 속도로부터 상이하다. 제1 비대칭 메모리 디바이스에 포함되는 제1 세그먼트는 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별된다. 세그먼트는 비대칭 메모리 디바이스 내의 물리 메모리 위치의 논리 매핑을 포함하고 단일 동작에서 소거되는 물리 메모리 위치의 일부와 연관된다.
제1 데이터는 제1 세그먼트에 기록된다. 제1 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제1 세그먼트에 포함되는 제1 메모리 블록에 기록된다. 제1 데이터를 제1 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보가 저장된다.
특정 구현예는 하기 특징 하나 이상을 포함할 수 있다. 동기 미러링 모듈로부터의 요청은 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대해 수신될 수 있다. 요청에 응답하여, 제1 세그먼트 및 제1 메모리 블록과 연관되는 저장된 정보가 검색될 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 동기 미러링 모듈에 송신될 수 있다.
동기 미러링 모듈은 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 제1 질의를 송신할 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제1 질의에 응답하여 수신될 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제1 비대칭 메모리 디바이스와 유사한 데이터를 저장하도록 구성되고 네트워크 연결에 의해 제1 비대칭 메모리 디바이스에 연결되는 제2 비대칭 메모리 디바이스에 송신될 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제1 메모리 위치 내의 제1 마커로 제2 비대칭 메모리 디바이스에 저장될 수 있다.
제1 질의를 송신하는 단계는 동기 미러링 모듈에 의해, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보를 질의하는 임계값이 도달하는지를 판단하는 단계를 포함할 수 있다. 제1 질의는 임계값이 도달하는 것을 결정하는 것에 기초하여 송신될 수 있다.
제1 및 제2 비대칭 메모리 디바이스 각각은 플래시 기반 메모리 시스템을 포함할 수 있다.
제1 마커의 사본을 포함하는 메시지는 동기 미러링 모듈에서 그리고 제2 비대칭 메모리 디바이스로부터 수신될 수 있다. 메시지는 제2 비대칭 메모리 디바이스가 정지로부터 복구되었던 것을 표시할 수 있다. 메시지를 수신하는 것에 기초하여, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 새로운 질의가 송신될 수 있다. 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보는 새로운 질의에 응답하여 수신될 수 있다. 제1 마커의 수신된 사본으로부터 추출되는 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보와 비교될 수 있다. 비교에 기초하여, 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스에 저장되는 데이터가 식별될 수 있다. 식별된 데이터는 제2 비대칭 메모리 디바이스에 송신될 수 있다.
데이터는 제1 세그먼트 및 제1 메모리 블록에 기록되는 데이터에 비해 나중의 시간에 새로운 세그먼트 및 새로운 메모리 블록에 기록될 수 있다. 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스에 저장되는 데이터를 식별하는 단계는 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보를 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보와 비교하는 것에 기초하여, 제1 마커가 제2 비대칭 메모리 디바이스에 송신된 후에 그리고 제1 마커의 사본이 제2 비대칭 메모리 디바이스로부터 수신되기 전에 제1 비대칭 메모리 디바이스에 기록되었던 물리 메모리 블록을 식별하는 단계를 포함할 수 있다. 식별된 물리 메모리 블록에 대응하는 제1 비대칭 메모리 디바이스 내의 논리 메모리 블록은 제1 비대칭 메모리 디바이스와 연관되는 변환 테이블을 사용하여 룩업될 수 있다. 논리 메모리 블록이 유효 데이터를 유지하는지가 판단될 수 있다. 식별된 물리 메모리 블록 및 대응하는 논리 메모리 블록은, 논리 메모리 블록이 유효 데이터를 유지하는 것을 결정하는 것에 기초하여 제2 비대칭 메모리 디바이스에 송신될 수 있다.
물리 메모리 블록은 기록 페이지를 포함할 수 있다. 변환 테이블은 세그먼트 및 기록 페이지의 매핑을 비대칭 메모리 디바이스 내의 논리 메모리 블록에 제공할 수 있다. 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보는 제1 세그먼트와 연관되는 제1 시퀀스 번호, 및 제1 세그먼트 내의 제1 블록과 연관되는 제2 시퀀스 번호를 포함한다. 제2 시퀀스 번호는 제1 세그먼트 내의 초기 블록으로부터의 오프셋일 수 있다.
위의 기술의 구현예는 하나 이상의 방법, 컴퓨터 프로그램 제품 및 시스템을 포함한다. 컴퓨터 프로그램 제품은 비일시적 기계 판독가능 매체로 적절히 구체화될 수 있고 하나 이상의 프로세서에 의해 실행 가능한 명령어를 포함한다. 명령어는 하나 이상의 프로세서가 위에 설명된 동작을 수행하게 하도록 구성된다.
시스템은 하나 이상의 프로세서 및 하나 이상의 프로세서에 의해 실행 가능한 비일시적 기계 판독가능 매체로 구체화되는 명령어를 포함한다. 명령어는 실행될 때, 하나 이상의 프로세서가 위에 설명된 동작을 수행하게 하도록 구성된다. 시스템은 또한 위에 설명된 동작을 수행하게 하도록 구성되는 하나 이상의 모듈을 포함한다. 모듈은 하나 이상의 프로세서에 의해 실행 가능한 비일시적 기계 판독가능 매체로 구체화되는 명령어와 연관될 수 있다.
본 명세서에 설명되는 발명 대상의 하나 이상의 양태의 상세는 첨부 도면 및 아래의 설명에 진술된다. 발명 대상의 다른 특징, 양태, 및 장점은 명세서, 도면, 및 청구범위로부터 분명할 것이다.
도 1은 데이터를 저장하는 플래시 메모리를 사용하는 시스템의 일 예를 예시한다.
도 2a 내지 도 2b는 플래시 메모리 다이를 포함하는 메모리 디바이스의 일 예를 예시한다.
도 3은 플래시 메모리 다이에 저장되는 메모리 페이지의 일 예를 예시한다.
도 4는 데이터를 플래시 메모리 다이의 그룹에 걸쳐 분산되는 데이터 스트라이프에 중복적으로 저장하는 플래시 메모리 다이의 그룹의 일 예를 예시한다.
도 5는 세그먼트 시퀀스 번호를 사용하여 동기 미러링을 수행하는 메모리 서버의 일 예를 예시한다.
도 6은 데이터를 메모리 서버 내의 메모리 블록에 기록하는데 사용될 수 있는 예시적 프로세스를 예시한다.
도 7은 동기 미러링을 구현하는 메모리 서버에서 액티브 플래시 세그먼트를 식별하는 데 사용될 수 있는 예시적 프로세스를 예시한다.
도 8은 플래시 기반 스토리지를 사용하는 액티브 및 패시브 메모리 서버 사이에서 동기 미러링을 수행하는데 사용될 수 있는 예시적 프로세스를 예시한다.
다양한 도면 내의 동일한 참조 부호는 동일한 요소를 지시한다.
컴퓨터 시스템은 일반적으로 데이터 및 명령어의 저장에 사용되는 메모리 모듈을 포함한다. 메모리 모듈은 동적 랜덤 액세스 메모리(DRAM) 집적 회로(IC)를 포함하며, 이는 전형적으로 처리 동안에 임시 데이터 저장을 위해 사용되는 휘발성 메모리, 및 장기적 데이터 저장을 위한 자기 저장 디스크이다. 일부 컴퓨터 시스템에서, DRAM 및 자기 저장 디스크에 추가하여 또는 그것에 대한 대안으로서, 비휘발성 랜덤 액세스 메모리(NVRAM) 시스템은 데이터 저장을 위해 사용된다. NVRAM은 DRAM과 비교 가능한 액세스의 입도를 갖는 고성능 판독 액세스를 제공하도록 구성될 수 있다. 동시에, NVRAM은 자기 저장 디스크에 비해 더 작은 물리 공간을 이용하는 고밀도 저장을 제공하는 것과 동시에, 자기 저장 디스크와 비교 가능한 큰 비휘발성 저장 용량을 제공할 수 있다. 게다가, NVRAM은 DRAM 및 자기 저장 디스크보다 더 적은 전력을 소모할 수 있다. 컴퓨터 시스템 내의 NVRAM의 실현은 다른 것 중에서, 플래시 메모리, 예컨대 NAND 플래시 및 NOR 플래시 메모리, 및 상 변화 메모리(phase change memory)를 포함한다.
일부 구현예에서, 플래시 메모리 디바이스는 집적 회로 메모리 칩인 플래시 메모리 다이가 부착되는 하나 이상의 메모리 카드를 포함한다. 이러한 맥락에서, 메모리 다이는 메모리 칩으로 표현되거나 참조될 수 있고, 두 가지 용어 "다이" 및 "칩"은 교환 가능하게 사용될 수 있다. 플래시 메모리 디바이스는 그 위에 플래시 메모리 다이가 부착되는 하나의 메모리 카드로서 표현되거나 참조될 수 있고, 용어 "플래시 메모리 디바이스", "플래시 메모리 카드", "메모리 디바이스" 및 "메모리 카드"는 교환가능하게 사용될 수 있다.
데이터를 대규모로 처리하는 일부 컴퓨터 시스템, 예컨대 기업 컴퓨터 시스템 또는 서버 팜은 대량의 메모리를 사용할 수 있다. 이와 같은 시스템은 각각의 카드상의 다수의 플래시 메모리 다이 또는 칩으로, 다수의 메모리 카드를 호스팅하는 메모리 디바이스를 사용할 수 있다. 컴퓨터 시스템은 성능 개선 및 데이터 신뢰성을 제공하기 위해 데이터 스트라이핑, 데이터 미러링, 및 패리티 인코딩(복수 배열 독립 디스크(RAID)과 유사함)과 같은 기술을 구현할 수 있다.
어떤 의미에서, 데이터 스트라이핑은 순차 논리 세그먼트에 대한 관리 및 액세스가 메모리 카드상에 장착되는 상이한 플래시 메모리 다이와 같은, 상이한 물리 저장 디바이스 내의 위치로부터 저장되고 액세스 되는 방식으로, 파일과 같은 논리 순차 데이터를 브레이킹하는 기술을 언급할 수 있다. 따라서, 스트라이핑에 의해 생성되는 데이터의 각각의 논리 부분은 데이터 스트라이프로 언급된다.
데이터 미러링은 연속적 가용성을 보장하기 위해 실시간으로 개별 물리 메모리로의 논리 메모리 볼륨의 복제이다. 미러링된 볼륨은 개별 볼륨 사본의 완전한 논리 표현이다. 플래시 메모리 디바이스에 사용되는 데이터 미러링의 하나의 타입은 동기 미러링이며, 주 메모리 디바이스에 저장되는 데이터는 하나 이상의 보조 메모리 디바이스에서 복사되거나 복제된다. 일부 구현예에서, 동기 미러링은 2개의 서버 시스템 또는 다수의 서버 시스템을 사용하여 구현되며 기록이 서버 중 하나에 상주하는 메모리 카드에 들어가고 있을 때, 기록되는 데이터는 또한 네트워크 링크를 통해 제2 서버로 발송되며 동일한 동작은 제2 서버상의 이와 같은 메모리 카드에 대해 수행되어, 제1 서버가 실패하면 제2 서버는 임의의 진행 중인 기록을 손실하는 것 없이 동작을 대체하고 재시작할 수 있다. 2개 서버상의 기록 동작은 동시에 발생한다.
동기 미러링 시스템에서, 주 메모리 디바이스는 액티브 서버로 언급될 수 있는 반면, 보조 메모리 디바이스는 패시브 서버로 언급될 수 있다. 액티브 및 패시브 서버상의 로직은 액티브 서버 내의 로컬 스토리지 및 패시브 서버 내의 원격 스토리지 둘 다에 대해 응용 데이터를 저장하는 기록 동작을 조정한다. 시스템은 액티브 서버 내의 로컬 스토리지뿐만 아니라, 패시브 서버 내의 원격 스토리지 둘 다에 완료하는 기록 동작을 완료해야 한다. 기록 동작은 동작 둘 다가 완료했을 때에만 이슈잉(issuing) 응용 또는 운영 체제에 승인된다. 동기 미러링으로 인해, 메모리 기록 동작은 기록 동작이 로컬 스토리지 및 원격 스토리지 상에 수행되기 때문에 시간이 더 오래 걸리는 것으로 나타날 수 있다.
장애는 동기 미러링 시스템에서 발생할 수 있고 많은 형태를 취할 수 있다. 예를 들어, 액티브 서버 내의 로컬 저장 요소는 크래시할 수 있지만, 패시브 서버와의 네트워크 연결은 사용 중이고, 이는 패시브 서버 및 원격 저장 요소도 마찬가지이다. 다른 예로서, 네트워크 연결은 기록 동작이 액티브 서버 내의 로컬 스토리지 상에서만 실행되지만 패시브 서버 내의 원격 스토리지 상에서 실행되지 않도록 실패할 수 있다. 대안적으로, 기록 동작은 네트워크를 통해 송신될 수 있었지만, 동작이 원격 엔드에 의해 수신되기 전에, 패시브 서버는 크래시되었다.
동기 미러링 시스템은 크래시가 발생했고 실패한 메모리 디바이스가 대체되었거나 서버가 재부팅된 후에, 액티브 및 패시브 서버상의 저장 요소가 동기화에 계속해서 있는 상태를 재생성할 수 있어야 한다. 이러한 맥락에서, 동기화에 있는 것은 메모리 블록에 대응하는 특정 논리 블록 어드레스가 액티브 및 패시브 서버상에서 질의 받을 때, 응용 또는 운영 체제가 액티브 및 패시브 서버 둘 다에서 동일한 데이터 콘텐츠를 효과적으로 얻도록 시스템에 의해 제공되는 보증을 언급한다. 이러한 속성은 디바이스 장애 또는 다른 재난 상황과 독립적으로 보증되어야 한다.
일부 전통적인 메모리 시스템에서, 액티브 및 패시브 서버 사이의 동기화는 크래시로부터의 복구에 따라 전체 동기화 동작을 수행함으로써 유지된다. 전체 동기화 동작에서, 시스템은 서버 중 적어도 하나가 정지 후에 재시작되었을 때 액티브 및 패시브 서버가 그것의 상태에 대해 완전히 분기되었다고 가정한다. 시스템은 일부 적절한 메커니즘을 사용하여, 새로운 액티브 서버에 대응하는 것으로서 서버 중 하나를 결정하고, 그 다음 메모리 모든 콘텐츠를 액티브 서버로부터 패시브 서버로 복사한다.
전체 동기화 동작은 예를 들어 크래시가 발생하기 전에 2개의 서버가 장기간 동안 동기 모드에서 동작하고 있었던 시나리오에서 비효율적일 수 있다. 그것은 시스템이 이와 같은 크래시로부터 복구하는 데 수초가 걸릴 수 있으며, 그 시간에 시스템은 새롭게 결정된 패시브 서버상에서, 크래시 전의 기간에 발생한 모든 기록이 손실되는 것을 결정한다. 따라서, 많은 정보는 2개의 엔드를 동기화에서 돌려주기 위해 새로운 액티브 서버로부터 패시브 서버로 전송되었다. 이것은 높은 정지 시간을 야기하며, 이는 많은 상황에서 허용가능하지 않을 수 있다.
일부 메모리 시스템은 전체 동기화의 결점을 회피하기 위해 부분 동기화 또는 증가 재동기화를 수행한다. 부분 동기화 또는 증가 재동기화의 목적은 액티브 및 패시브 서버에 저장되는 데이터를 동기화하는 것이며, 이는 크래시 또는 일부 다른 정지가 발생한 시간 동안에 위험에 처한다. 예를 들어, 메모리 시스템은 대략 기가바이트/초의 입력/출력(I/O) 속도를 가질 수 있고 동기화가 대략 1초 동안 아웃 되면, 이때 일차로 동기 미러링 쌍의 2개의 측면은 거의 기가바이트의 데이터를 송신함으로써 재동기화되어야 하며, 이는 크래시가 이와 같은 1초 기간 내의 중간에 어디선가 발생했기 때문에 위험에 처할 수 있었던 데이터이다.
부분 동기화에서, 액티브 및 패시브 서버가 정지 후에 연결을 재설정할 때, 2개의 엔드는 어느 메모리 블록이 연결의 다른 엔드가 보이지 않았던 것을 연결의 하나의 엔드 상에 변경했을 수 있는지를 판단하기 위해 서로 질의한다. 일부 메모리 시스템에서, 부분 동기화는 재난 복구 로그(DRL)를 사용함으로써 달성된다. 이와 같은 시스템에서, 데이터를 메모리 블록에 기록하는 것에 추가하여, 로그 기반 구조는 액티브 노드 상에서 유지되며, 이는 갱신될 메모리 블록에 관한 정보를 액티브 저장 장소 상에 기록하고, 갱신이 연결의 엔드 둘 다 상에서 이루어졌을 때에는 그것을 다른 표기로 덧붙인다. 예를 들어, 기록 I/O 동작은 논리 블록 어드레스(LBA) X에 대응하는 데이터를 갱신할 수 있다. 따라서, 시스템은 메타데이터 구조를 등록할 것이며, 이는 로그-기반 방식으로 유지되고, 이와 같은 LBA X가 갱신되며; 그 다음에 시스템은 LBA X에 대응하는 물리 메모리 위치상에서 동작을 수행할 것이고; 확인 응답은 LBA X가 갱신되었던 연결의 액티브 및 패시브 엔드 둘 다로부터 수신된 후에, 시스템은 LBA X가 연결의 엔드 둘 다 상에 갱신되었던 것을 기록한다. 따라서, 갱신되고 있는 LBA에 대응하는 메타데이터 구조 내의 엔트리는 사본 둘 다가 리턴되었을 때에만 제거된다.
부분 동기화가 DRL을 구현하는 시스템에서 수행될 때, 시스템은 DRL을 조사하고 개시되었던 기록이 있지만, 기록이 완료되었던 로그의 다른 표시가 없는 것으로 지시되는 엔트리를 검사한다. 모든 이와 같은 엔트리에 대해, 대응하는 데이터는 잠재적으로 재동기화되어야 한다.
동기 미러링 시스템에서, 상황은 패시브 서버가 응답하지 않고 있거나 활성인 것으로 알려져 있지 않을 때 발생할 수 있다. 이것은 예를 들어 액티브 서버와 패시브 서버 사이의 연결이 중단되었을 때, 또는 패시브 서버가 크래시되었기 때문의 경우일 수 있다. 그와 같은 경우에, 액티브 서버는 패시브 서버가 활성이 아니거나 더 이상 온라인이 아닌 것을 인식할 수 있다. 시스템은 DRL에 추가하여 제2 데이터 구조를 사용함으로써 이와 같은 상황을 처리할 수 있으며, 이는 비중복 기록 로그로 언급될 수 있다.
비중복 기록 로그는 패시브 서버가 다운될 때 이와 같은 블록이 한 번에 기록되기 때문에 패시브 서버에 알려져 있지 않은 저장된 블록 상의 정보를 액티브 서버에서 유지한다. 따라서, 패시브 서버가 복구될 때, 액티브 엔드는 패시브 엔드에 기록될 블록을 빠르게 결정하기 위해 비중복 기록 로그를 사용하여 모든 비중복 기록을 재생할 수 있다.
일부 구현예에서, 최적화는 비중복 기록 로그를 DRL과 결합함으로써 수행된다. 이와 같은 시스템은 제2 표기가 패시브 서버로부터 수신되지 않은 이와 같은 기록 동작으로 비중복 기록을 인식한다.
일부 다른 구현예에서, 최적화는 DRL의 정밀도와 DRL을 효율적으로 저장하는 방식 사이의 균형을 유지함으로써 수행된다. 예를 들어, 기록 동작은 4 키로바이트(KB)의 입도에서 수행될 수 있지만, 정보는 메가바이트의 입도에서 DRL에 저장될 수 있다. 따라서, 정보를 4 KB의 입도에서의 DRL에 기록하는 구현예와 대조적으로, 메가바이트-입도에 대한 DRL에 이루어지는 엔트리의 수는 DRL에 기록되는 정보의 더 큰 비정밀도의 희생으로, 메모리, 및 DRL에 기록할 시의 상당히 더 적은 오버헤드에 수행되는 동일한 양의 기록 동작에 대해 거의 256배 미만이다. 시스템이 크래시로부터 복구될 때, 시스템은 더욱 아주 세밀한 정보가 DRL에 이용 가능하지 않으므로, 2개의 엔드를 동기화에서 돌려주기 위해 적어도 메가바이트의 데이터를 전송해야 할 것이다.
재난 복구 로그 및/또는 비중복 기록 로그를 사용하는 것은 로그 기록을 수행할 시에 수반되는 지연 속도로 인해, 동기 미러링을 구현하는 메모리 시스템에서 기록 동작을 수행하는 오버헤드에 추가될 수 있다. 그것은 재난 복구 로그 및/또는 비중복 기록 로그를 사용하는 것 없이 부분 동기화를 제공하는 설계 메모리 시스템에 유용할 수 있다. 일부 구현예에서, 이와 같은 메모리 시스템은 여러 가지 다른 사용을 위해 메모리 시스템에 존재한 데이터 구조, 예컨대 플래시 변환 층에 의해 제공되는 데이터 구조를 사용함으로써 구현될 수 있다.
일부 구현예에서, 데이터는 로그 방식으로 플래시 메모리 디바이스에 기록되며, 즉 메모리 블록은 특정 메모리 블록이 다른 메모리 블록보다 더 일찍 또는 더 늦게 기록되든지, 메모리 블록과 연관되는 시퀀스 번호를 판독함으로써, 그것이 결정될 수 있도록 시퀀스로 배열될 수 있다. 시퀀스로 메모리 블록을 기록하는 결과인 논리 배열은 로그 구조와 유사하여, 데이터 구조는 DRL 및 비중복 기록 로그를 사용하는 메모리 디바이스에서 재난 복구 로그 및 비중복 기록 로그에 의해 제공되는 정보와 유사한 정보를 제공하는 플래시 관리층에서 이용 가능하다. 플래시 관리층이 유사한 정보를 제공하기 때문에, 런타임에서 유지되는 추가 재난 복구 로그 또는 추가 비중복 기록 로그를 가질 필요가 없다.
일반적으로, 플래시 메모리 카드는 다수의 패키지로 조직화되고 패키지는 다수의 플래시 메모리 다이를 포함한다. 플래시 메모리 다이는 다수의 다이 평면으로 구성된다. 다이 평면은 실질적으로 플래시 제조자가 능력을 제공하기 위해 동일한 메모리 영역 및 제어 회로를 평행 방식으로 동일한 플래시 메모리 다이 내에서 복제할 수 있는 방법이다.
다이 평면은 다수의 소거 블록을 포함한다. 소거 블록은 한 번에 소거될 수 있는 플래시의 최소 물리 단위이다. 각각의 소거 블록은 다수의 기록 페이지를 포함하며, 기록 페이지는 한 번에 액세스 되어 메모리 기록 동작을 수행할 수 있는 플래시 메모리 다이의 최소 물리 섹션이다. 메모리 디바이스의 기술에 따라, 기록 페이지의 크기는 디바이스 당 8, 16 또는 32 KB일 수 있다. 기록 페이지는 차례로 수개의 판독 페이지로 구성될 수 있다.
성능, 리던던시 및 신뢰성을 포함하는 다양한 고려사항에 대해, 플래시 메모리 관리 로직은 플래시 메모리 다이의 그룹을 RAID 구성으로 집합할 수 있다. 기록 동작을 수행할 때, 응용 데이터는 플래시 메모리 다이의 그룹에 걸쳐 분산되는 기록 페이지에 기록되거나 "스트라이핑"된다. 예를 들어, 하나의 스트라이핑 방식에서, 응용 데이터는 RAID 스트라이프 내의 8개의 플래시 메모리 다이 각각에서의 기록 페이지에 기록될 수 있으며, 기록 페이지의 크기는 8 KB이다. 따라서, 실질적으로 RAID-스트라이프된 플래시 메모리 디바이스에 기록될 수 있는 최소 단위는 대략 8X8 KB, 즉 64 KB 이상일 수 있다.
일부 구현예에서, 플래시 메모리 디바이스의 물리 영역은 또한 세그먼트로 언급되는 플래시 세그먼트로 논리적으로 식별될 수 있다. 플래시 세그먼트는 RAID 스트라이프의 폭으로 곱한 하나 이상의 소거 블록의 집합이다. 예를 들어, 세그먼트는 RAID 스트라이프 내의 각각의 플래시 메모리 다이에서 2개의 소거 블록에 걸칠 수 있다. 소거 블록의 크기는 대략 2 MB일 수 있고 RAID 스트라이프는 8개의 플래시 메모리 다이를 포함할 수 있다. 따라서, 세그먼트의 크기는 대략 32 MB이다.
일부 구현예에서, 플래시 세그먼트는 플래시 메모리 디바이스의 영역이 소거되고 관리되는 입도이다. 새로운 응용 데이터가 수신될 때, 플래시 메모리 디바이스는 메모리 디바이스의 일부 부분이 채워질 때까지, 하나의 물리 블록, 그 다음에 다음 물리 블록, 그 다음에 다음 물리 블록을 기록하고, 그 다음 메모리 관리는 플래시 메모리 다이의 이전에 채워진 부분 상에서 가비지 수집(garbage collection)을 수행한다.
가비지 수집이 플래시 메모리 다이의 일부 상에서 수행될 때, 시스템은 그것이 새로운 기록을 수신할 수 있도록 이와 같은 부분으로부터 유효 데이터를 재배치하고, 연관된 블록을 소거하고 메모리 부분을 다시 서비스로 배치한다. 세그먼트는 플래시 관리층이 플래시 메모리 다이의 부분을 제거하는 레벨에서의 최소 단위이다. 물리적으로 플래시는 소거 블록의 레벨에서 소거될 수 있지만, 플래시 관리층은, 하나 이상의 소거 블록이 한 번에 소거되는 것을 허용하기 때문에 하나의 세그먼트를 사용한다.
이러한 맥락에서, 플래시 관리층은 플래시 변환 층과 동의어이며, 이는 플래시 메모리 디바이스, 예컨대 플래시 메모리 다이 내의 물리 위치를 관리하고, 물리 메모리를 상위 계층 응용 및 운영 체제와 인터페이스 하도록 구성되는 하드웨어 및 소프트웨어의 수집을 포함한다. 일부 구현예에서, 플래시 관리층은 플래시 메모리 다이를 제어하는 마스터 컨트롤러, 및 수개의 슬레이브 컨트롤러를 포함하며, 그 각각은 플래시 메모리 다이의 서브세트와 연관된다.
플래시 관리층은 또한 플래시 변환 테이블과 같은 플래시 메모리 디바이스(즉, 펌웨어)에 내장되는 소프트웨어를 포함한다. DRAM 페이지 또는 파일 시스템 블록이 플래시 메모리 다이 디바이스에서 관리되는 입도는 변환 단위로 통상 언급되며, 이는 플래시 저장 디바이스에 대한 플래시 관리층의 구현예에 특정한 논리 구조이다. 변환 테이블은 논리 블록 어드레스(LBA)를 물리 블록 번호(PBN)에 매핑하며, 이는 물리 플래시 위치를 나타낸다. 플래시 관리층은 통상 고정 블록 입도에서, 변환 테이블을 내부적으로 유지하며, 즉 고정 크기 LBA는 고정 크기 PBN에 매핑된다. 변환의 이러한 고정 입도는 변환 단위로 언급된다. 전체 시스템은 예상된 데이터가 응용 또는 운영 체제로부터의 크기에 액세스하는 것과 동일한 크기이도록 변환 단위를 선택함으로써 더 효과적으로 이루어질 수 있다. 데이터를 플래시 메모리 디바이스에 저장하는 응용 및 운영 체제의 레벨에서, 데이터 액세스의 정상 블록 크기는 하나의 공통 크기가 4 KB인, 수개의 카테고리로 나뉜다. 따라서, 일부 구현예에서, 변환 단위는 크기가 4 KB이도록 구성된다.
일부 구현예에서, 헤더 정보는 각각의 세그먼트와 연관될 수 있다. 헤더 정보는 시퀀스 번호일 수 있다. 예를 들어, 플래시 메모리 다이는 세그먼트 번호 1, 세그먼트 번호 2, 세그먼트 번호 3 등으로 관리될 수 있다. 시퀀스 번호를 각각의 세그먼트와 연관시킴으로써, 플래시 관리는 그것이 새로운 기록을 수신하기 위해 서비스로 배치된 시간 순서를 각각의 세그먼트와 효과적으로 연관시킬 수 있다. 따라서, 기록 페이지가 속하는 어느 세그먼트에 기초하여, 플래시 관리는 더 낮은 시퀀스 번호를 갖는 세그먼트 내의 기록 페이지가 더 높은 시퀀스 번호를 갖는 세그먼트 내의 기록 페이지 전에 기록된 것을 결정할 수 있다. 이것은 그것이 기록된 때에 관해 플래시 메모리 다이에서 기록 페이지에 대한 시간 순서를 생성하며, 이는 로그가 로그의 시작으로부터 앞으로 시퀀스에서 정상적으로 기록되므로, 플래시 메모리 디바이스가 로그 방식으로 기록되는 것으로 이전에 언급된다.
한 시점에, 플래시 메모리 디바이스 내의 일부 세그먼트는 완전히 기록되며, 활성적으로 기록되고 있는 일부 세그먼트가 있고, 클린 상태에 있는 일부 세그먼트가 있고 그것은 아직 전혀 기록되지 않았다. 메모리 시스템 내의 액티브 세그먼트의 시퀀스 번호 또는 시퀀스 번호의 세트는 액티브 세그먼트가 기록 페이지가 활성적으로 기록되고 있는 세그먼트이므로, 메모리 디바이스에 가장 최근에 기록되는 응용 데이터를 마킹하는 것으로 간주될 수 있다.
플래시 메모리 디바이스는 동기 미러링 동작을 관리하도록 구성되는 상위 계층 로직 모듈을 포함할 수 있다. 예를 들어, 액티브 및 패시브 서버는 서버 중 하나가 장애 모드로부터 복구할 때 2개의 엔드 사이의 데이터 미러링, 및 데이터의 부분 동기화를 관리하는 상위 계층 소프트웨어 드라이버를 포함할 수 있다. 상위 계층 소프트웨어 드라이버는 동기 미러링 동작을 관리하는 플래시 관리층과 상호작용할 수 있다.
어떤 시간에, 상위 계층 소프트웨어 드라이버는 액티브 세그먼트 상의 정보에 대해 플래시 관리 모듈에 질의한다. 질의에 대한 촉발은 시간 기반일 수 있으며, 예를 들어 질의는 주기적으로 이루어질 수 있다. 대안적으로, 질의에 대한 촉발은 기록되었던 물리 메모리의 양에 기초할 수 있다. 예를 들어, 질의는 마지막 질의 후에 기록되는 세그먼트의 임계 수에 기초할 수 있다.
상위 계층 소프트웨어 드라이버로부터의 질의에 기초하여, 플래시 관리층은 그 시점, 예를 들어 시간(T1)에 가장 최근에 기록된 세그먼트의 시퀀스 번호 및 세그먼트 내의 메모리 블록을 결정한다. 플래시 관리층은 정보를 상위 계층 소프트웨어 드라이버에 송신한다. 더 많은 시간이 경과한 후에, 새로운 기록은 시스템에 들어왔고 플래시 메모리의 영역에 저장되었다. 시간(T2)에서, 플래시 관리층은 상위 계층 소프트웨어 드라이버로부터 새로운 질의를 얻고 따라서 시간(T2)에 가장 최근에 기록된 세그먼트 상의 정보/세그먼트 내의 메모리 블록을 송신한다.
2개의 상이한 시점에 대응하는 시퀀스 번호를 검사함으로써, 상위 계층 소프트웨어 드라이버는 T1에서 기록되지 않았지만 T2에서 기록된 세그먼트 및 메모리 블록을 결정할 수 있고, 특히 기록 페이지는 시간 간격(T2 내지 T1)에서 수행되는 기록 동작을 포함한다.
예를 들어, 시간(T1)에서, 플래시 메모리 디바이스는 시퀀스 번호가 37인 하나의 액티브 세그먼트를 가졌으며, 이는 상위 계층 소프트웨어 드라이버에 송신된다. 시간(T2)에서, 액티브 세그먼트의 시퀀스 번호는 42이다. T2 및 T1에 대응하는 시퀀스 번호를 판독함으로써, 상위 계층 소프트웨어 드라이버는 세그먼트(37, 38, 39, 40, 및 41)가 시간 간격(T2 내지 T1) 동안에 완전히 기록되었고, 세그먼트(42)가 부분적으로 기록되는 것을 결정할 수 있다. 플래시 관리는 세그먼트(37, 38, 39, 40 및 41)에 포함되는 메모리 블록만이 간격(T2 내지 T1)에서 변화되었을 수 있으므로, 세그먼트(37, 38, 39, 40 및 41)가 상주하는 플래시 메모리 다이 내의 물리 위치를 결정할 수 있다.
따라서, 액티브 세그먼트와 연관되는 시퀀스 번호를 추적함으로써, 플래시 관리층 및 상위 계층 소프트웨어 드라이버는 시퀀스 번호가 주어진 시간 간격 동안에 수정될 수 있었던 플래시 메모리 블록을 식별하므로, 재난 복구 로그 및 미완성(un-committed) 기록 로그의 조합에 의해 제공되는 정보와 동일한 정보를 획득할 수 있다.
방법, 시스템 및 디바이스는 플래시 세그먼트와 연관되는 시퀀스 번호를 사용하는 플래시 메모리 디바이스에서 동기 미러링에 대한 하기 섹션에서 설명된다. 이러한 논의의 목적을 위해, 용어 "플래시 메모리 다이", "플래시 메모리 칩" 및 "플래시 메모리"는 동의어로 사용된다. 용어 "액티브 서버", "로컬 저장 요소" 및 "로컬 엔드"는 동의어로 사용된다. 유사하게, 용어 "패시브 서버", "원격 저장 요소" 및 "원격 엔드"는 동의어로 사용된다. 게다가, 나머지 섹션은 플래시 메모리 디바이스를 참조하여 설명되지만, 여기서 설명되는 기술은 비대칭 행동의 양태를 갖는 다른 형태의 메모리 디바이스에 동일하게 적용 가능할 수 있다. 예를 들어, 상 변화 메모리 디바이스는 이러한 동작을 이용하도록 구성될 수 있다.
도 1은 데이터를 저장하는 플래시 메모리를 사용하는 시스템(100)의 일 예를 예시한다. 시스템(100)은 플래시 세그먼트와 연관되는 시퀀스 번호를 사용하여 플래시 메모리 디바이스에 데이터의 동기 미러링을 위한 기술을 구현할 수 있다.
시스템(100)은 네트워크(104)에 의해 상호연결되는 하나 이상의 컴퓨터 서브시스템(102)을 포함한다. 컴퓨터 서브시스템(102)은 106A, 106B 및 106C 내지 106N과 같은 하나 이상의 서버를 포함한다.
각각의 컴퓨터 서브시스템(102)은 106A, 106B, 106C 및 106N와 같은, 서버의 어레이를 호스팅하는 서버 랙일 수 있다. 이것은 예를 들어 시스템(100)이 기업을 위한 서버 팜 또는 백 엔드 처리 센터일 때의 경우일 수 있다. 컴퓨터 서브시스템은 하나의 물리 위치에서, 예컨대 데이터 센터 내에서 동일 장소에 배치될 수 있거나, 그것은 지리적으로 분산될 수 있다.
컴퓨터 서브시스템(102)은 서로 통신하고 네트워크(104)를 통해 원격 컴퓨터와 통신하며, 이는 유선 또는 무선 네트워크를 포함하는, 인터넷 프로토콜(IP)-기반 또는 비동기 전송 모드(ATM)-기반 네트워크와 같은, 회선 교환 데이터 네트워크, 패킷 교환 데이터 네트워크, 또는 데이터를 반송할 수 있는 임의의 다른 네트워크를 포함할 수 있다. 네트워크(104)는 근거리 통신망(LAN) 또는 광역 통신망(WAN)일 수 있다. 네트워크(104)는 인터넷, 아날로그 또는 디지털 유선 및 무선 네트워크(예컨대 IEEE 802.11 네트워크, 공중 교환 전화 네트워크(PSTN), 종합 정보 통신망(ISDN), 및 디지털 가입자 회선(xDSL)), 3세대(3G) 또는 4세대(4G) 이동 전기통신망, 유선 이더넷 네트워크, 사설 네트워크 예컨대 인트라넷 및/또는 데이터를 반송하기 위한 임의의 다른 전송 또는 터널링 메커니즘, 또는 이와 같은 네트워크의 임의의 적절한 조합을 포함할 수 있다. 게다가, 네트워크(104)는 컴퓨터 서브시스템(102) 사이의 연결이 예컨대 VPN 또는 HTTPS를 사용하는, 보안 연결일 수 있도록 보안 하이퍼텍스트 전송 프로토콜 트래픽(HTTPS) 또는 가상 사설망(VPN)과 같은 보안 트래픽을 처리하도록 구성될 수 있다. 그러나 다른 구현예에서, 연결은 안전하지 않은 연결일 수 있다.
각각의 서버(106A, 106B, 106C 또는 106N)는 데이터를 저장하는 메모리 모듈, 예컨대 하드 드라이브 및 플래시 메모리를 포함하는 컴퓨팅 디바이스이다. 플래시 메모리는 다수의 플래시 메모리 칩이 부착되는 메모리 카드의 형태일 수 있다. 플래시 메모리 카드는 또한 패키지로 단순히 언급되는, 다수의 메모리 패키지 또는 다이 패키지로 조직화될 수 있다. 패키지는 플래시 메모리 다이를 포함하는 멀티 칩 모듈이다. 각각의 플래시 메모리 다이는 데이터가 저장되는 메모리 셀의 구성 블록을 포함하는 플래시 평면으로 구성될 수 있다. 일부 구현예에서, 2개의 평면을 갖는 다이는 2개의 별개 서브 영역을 가지며, 각각의 서브 영역은 그 자체의 메모리 어레이 및 인터페이스 회로를 갖는다. 다이는 커맨드를 일 평면 또는 다른 평면에(또는 일부 경우에, 양 평면에) 송신하는 역다중화 구조를 갖는다. 메모리 셀은 단일 레벨 셀(SLC)일 수 있으며, 이는 특정 메모리 셀에 저장되는 데이터의 값에 대응하는 2진 숫자(비트)를 저장한다. 대안적으로, 메모리 셀은 멀티 레벨 셀(MLC)일 수 있으며, 이는 특정 메모리 셀과 연관되는 논리 기록 페이지 위치에 저장되는 데이터의 값에 대응하는 수개의 비트를 저장하도록 구성된다.
각각의 서버는 서버 내의 머더보드에 연결되는 이와 같은 플래시 메모리 카드의 다수의 인스턴스(예를 들어, 16개 내지 24개까지)를 포함할 수 있어, 범위가 더 작은 메모리 카드 또는 시스템에 대해 0.5 테라바이트(TB)에서 더 큰 메모리 카드에 대해 약 100 TB 용량까지 변화할 수 있는 총 플래시 메모리 용량을 산출한다. 플래시 메모리 카드의 관점에서, 메모리 카드가 포함되는 서버는 메모리 카드용 호스트 시스템으로 간주 될 수 있다. 따라서, 위의 예시적 도면에 기초하여, 호스트 시스템의 총 용량은 범위가 0.5 TB에서 100 TB에 이르며, 시스템 내의 카드의 수를 곱할 수 있다.
일부 구현예에서, 서버(106A, 106B, 106C 또는 106N)의 일부는 동기 미러링 설정을 위해 액티브 서버 또는 패시브 서버로 구성될 수 있다. 예를 들어, 서버(106A)는 네트워크(104)를 통해, 원격 컴퓨터 서브시스템(102)에서의 패시브 서버, 또는 하나 이상의 원격 컴퓨터 서브시스템(102)에서의 수개의 패시브 서버에 연결되는 액티브 서버일 수 있다. 다른 예로서, 서버(106A)는 동일한 서브시스템(102) 내의 패시브 서버로서의 서버(106C), 또는 패시브 서버로서의 106B 및 106C와 같은 수개의 서버에 연결되는 액티브 서버일 수 있다.
이전에 언급된 바와 같이, 플래시 메모리는 NVRAM의 형태이며, 이는 전원이 턴 오프일 때 그것의 정보를 유지하는 랜덤 액세스 메모리의 타입(따라서, 비휘발성)이다. 이것은 DRAM 및 정적 랜덤 액세스 메모리(SRAM)와 대조적이며, 이는 둘 다 전원이 인가되는 동안에만 데이터를 유지한다. NVRAM은 비대칭 속성을 가지며, 메모리 판독, 기록, 또는 소거와 같은 구성 동작은 하나 이상의 자릿수만큼 서로 상이하다. 예를 들어, 메모리 판독은 동작이 DRAM에서 수행됨에 따라 동일한 자릿수 내에서 수행되며, 메모리 기록 동작은 대조적으로 훨씬 더 느리게 수행되고, 소거 동작은 훨씬 더 큰 제한을 갖는다. 더욱이, 특정 타입의 NVRAM 모듈은 제한된 수의 기록을 가질 수 있다. 이것은 예를 들어 일부 타입의 NVRAM 정보 저장 메커니즘에 존재하는 물리 특성으로 인한 경우일 수 있으며, 이는 각각의 NVRAM 물리 셀이 제한된 횟수로 프로그램되고 그리고/또는 소거되는 것을 허용한다. 상이한 타입의 NVRAM은 메모리 셀의 기본 물리 메커니즘 및 밀도에 따라 상이한 아날로그 속성(기본 "잡음 매체" 특성)을 가질 수 있다.
각각의 서버는 또한 메모리 모듈에 저장되는 데이터를 처리하는 프로세서를 포함한다. 일부 구현예에서, 프로세서는 호스트 시스템, 예를 들어 메모리 카드가 결합되는 서버 내의 머더보드에 존재한다. 이와 같은 구현예에서, 플래시 메모리의 관리는 호스트 시스템에 의해 수행될 수 있다. 일부 다른 구현예에서, 하나 이상의 프로세서는 플래시 메모리 카드에 내장될 수 있다. 이와 같은 구현예에서, 플래시 메모리의 관리는 메모리 카드 자체에 내장되는 프로세서, 또는 메모리 카드에 내장되는 프로세서 및 호스트 시스템 내의 프로세서의 일부 적절한 조합에 의해 수행될 수 있다.
프로세서는 플래시 메모리 또는 다른 곳에, 예컨대 판독 전용 메모리(ROM)에 저장되는 명령어를 실행하도록 구성될 수 있다. 명령어는 데이터를 처리하는 명령어, 플래시 메모리 칩의 서브섹션의 입도에서의 데이터 스트라이핑을 수행하는 명령어, 저하된 영역을 포함하는 플래시 메모리 칩의 섹션을 동적으로 재-스트라이핑함으로써 저하된 메모리 섹션을 갖는 데이터 스트라이프를 복구하는 명령어를 포함할 수 있다.
각각의 서버는 또한 처리 동작 동안에 데이터의 임시 저장을 위한 DRAM을 포함할 수 있다. 게다가, 각각의 서버는 동일한 컴퓨터 서브시스템(102) 상의 또는 다른 컴퓨터 서브시스템 또는 원격 컴퓨터 내의 다른 서버와 통신하는 네트워크 인터페이스를 포함한다.
도 2a 내지 도 2b는 플래시 메모리 다이를 포함하는 메모리 디바이스(200)의 일 예를 예시한다. 메모리 디바이스(200)는 예를 들어 시스템(100) 내의 서버, 예컨대 서버(106A, 106B, 106C 및 106N) 중 하나에 포함될 수 있다. 그러나 메모리 디바이스(200)는 또한 다른 시스템에 포함될 수도 있다.
도 2a는 일 측면에서 보이는 메모리 디바이스(200)의 개략도를 도시한다. 도시된 바와 같이, 메모리 카드인 메모리 디바이스(200)는 호스트 에지 커넥터(204)를 갖는 베이스보드(202)를 포함한다. 마스터 컨트롤러(206)는 베이스보드(202) 상에 실장된다. 또한 패키지(212 내지 232)와 같은, 하나 이상의 메모리 패키지가 베이스보드(202) 상에 실장된다.
베이스보드(202)는 마스터 컨트롤러(206) 및 상이한 패키지(212 내지 232)를 포함하는, 메모리 카드(200)의 다양한 구성요소를 상호연결하는 인쇄 회로 보드 트레이스의 하나 이상의 층을 포함하는 인쇄 회로 보드(PCB)이다. 베이스보드(202)는 메모리 카드(200)가 서버, 예컨대 106A, 106B, 106C 또는 106N의 섀시 내에 포함되는 것을 허용하는 폼 팩터일 수 있다. 일부 구현예에서, 베이스보드(202)는 도터 보드를 지지하도록 구성될 수 있으며, 이는 메모리 카드(200)의 메모리 용량을 확장하기 위해 사용될 수 있다. 예를 들어, 베이스보드(202)는 도터 보드가 결합될 수 있는 소켓을 포함할 수 있다. 도터 보드는 패키지(212 내지 232)와 유사한 다수의 메모리 패키지를 포함할 수 있으며, 그것에 의해 메모리 카드(200)의 총 메모리 용량을 증가시킨다.
호스트 에지 커넥터(204)는 호스트 시스템의 머더보드에 실장되는 소켓에 결합하도록 적응된다. 예를 들어, 커넥터(204)는 메모리 카드(200)를 서버(106A, 106B, 106C 또는 106N) 중 어느 것에 포함되는 머더보드에 결합할 수 있다. 커넥터(204)는 데이터를 메모리 카드(200)와 호스트 시스템 사이에서 전송하도록 구성되는 컴퓨터 데이터 버스 커넥터이다. 예를 들어, 커넥터(204)는 PCI(Peripheral Component Interconnect) 버스, PCI-X(PCI-eXtended) 버스, PCIe(PCI Express) 컴퓨터 확장 버스, 또는 일부 다른 적절한 커넥터일 수 있다.
마스터 컨트롤러(206)는 메모리 카드(200)에 포함되는 플래시 메모리 칩에서 데이터의 저장 및 검색을 관리하도록 구성되는 처리 디바이스이다. 일부 구현예에서, 메모리 카드(200)는 다수의 마스터 컨트롤러(206)를 포함한다. 일부 구현예에서, 마스터 컨트롤러(206)는 패키지(212 내지 232)에 포함되고 복수의 마스터-슬레이브 메모리 버스 채널에 의해 마스터 컨트롤러(206)에 결합되는 하나 이상의 슬레이브 컨트롤러를 관리한다. 일부 다른 구현예에서, 슬레이브 컨트롤러는 마스터와 슬레이브 컨트롤러 사이에서 논리 차이를 유지하는 동안, 마스터 컨트롤러와 동일한 논리 단위(예컨대 패키지)에 포함된다. 또 다른 구현예에서, 마스터 컨트롤러(206)는 패키지(212 내지 232)의 외부에 있는 하나 이상의 슬레이브 컨트롤러를 제어한다. 예를 들어, 슬레이브 컨트롤러는 마스터 컨트롤러(들)와 플래시 메모리 다이 사이에 배치될 수 있다. 마스터 컨트롤러(들)는 마스터-슬레이브 메모리 버스 채널을 통해 슬레이브 컨트롤러와 통신한다. 각각의 슬레이브 컨트롤러는 예를 들어 각각의 다이를 제어하기 위해 개별 채널 컨트롤러를 사용하여, 플래시 메모리 다이와 차례로 통신한다.
베이스보드(202)의 트레이스로 형성되는 호스트 버스 채널은 호스트 시스템과 통신하기 위해 마스터 컨트롤러(206)를 호스트 에지 커넥터(204)에 결합할 수 있다. 하나 이상의 슬레이브 컨트롤러는 투명한 액세스를 패키지에 포함되는 플래시 메모리에 제공하도록 적응된다. 마스터 컨트롤러(206) 및 슬레이브 컨트롤러는 플래시 메모리의 네이티브 액세스를 호스트 시스템 내의 프로세서에 제공한다.
패키지(212 내지 232) 각각은 복수의 패키지 플래시 메모리 칩이 실장되는 직사각형 인쇄 회로 보드를 포함한다. 플래시 메모리 칩은 NAND 플래시 메모리 다이, NOR 플래시 메모리 다이, 또는 임의의 다른 적절한 비휘발성 메모리를 포함할 수 있다. 일부 구현예에서, 패키지(212 내지 232) 각각은 판독 동작, 기록 동작, 및/또는 소거 또는 유지 동작이 주어진 타입의 메모리에 맞추어질 수 있도록 메모리 카드(200)에 식별될 수 있는 상이한 타입의 플래시 메모리를 가질 수 있다.
일부 구현예에서, 각각의 패키지는 8 NAND 플래시 메모리 다이를 포함하며, 이는 다른 파라미터 중에서, 패키지에서 나오는 전기 와이어링 및 핀 아웃에 기초하여 4 페어링으로 배열된다. 쌍으로 있는 2개의 다이는 서로의 시블링(sibling)으로 언급될 수 있다. 패키지는 각각의 쌍에 대해, 다이 중 하나가 한 번에 입력/출력(I/O) 동작을 수행하기 위해 활성일 수 있도록 구성되지만, 다이 둘 다는 플래시 동작 관점에서 활성으로 간주 될 수 있다. 따라서, 패키지에서, 다이 중 4개는 입력/출력(I/O) 동작을 동시에 수행할 수 있지만, 모든 8개의 다이는 플래시 동작을 수행하기 위해 활성일 수 있다.
위의 구현예에서, 도시되는 12개의 패키지(212 내지 232)에 더하여, 메모리 카드(200)는 베이스보드(202)의 뒷면에 실장되는 12개 더 많은 패키지를 포함하여, 베이스보드(202) 상에 실장되는 총 24개의 패키지를 산출한다. 게다가, 메모리 카드(200)는 도터 보드를 포함하며, 24개의 패키지는 도터 보드 상에 실장된다. 따라서, 이와 같은 구현예에서, 메모리 카드(200) 내의 패키지의 총수는 48개이다. 패키지당 8개의 다이에 대해, 위의 구성은 메모리 카드(200)에 총 384개의 플래시 메모리 다이를 산출한다.
대안적인 구현예에서, 패키지(212 내지 232)의 수는 12개와 다르며, 예를 들어, 일부는 수십 개의 패키지일 수 있고, 메모리 카드(200)는 베이스보드(202)의 뒷면에 실장되는 추가 수십 개의 패키지를 포함할 수 있어, 24개와 다른 수인 보드 당 패키지의 총수를 산출한다. 하나 이상의 도터 보드와 같은, 카드당 다수의 보드에서, 메모리 카드 내의 패키지의 총수는 수십 또는 수백일 수 있어, 수백 개 또는 수천 개의 다이를 초래한다.
도 2a에 도시된 특징에 더하여, 메모리 카드(200)는 베이스보드(202)에 실장되는 하나 이상의 내장 프로세서, ROM, DRAM 및 추가 NVRAM을 포함할 수 있다. ROM은 메모리 카드(200)에 대한 부트 명령어를 저장하도록 구성될 수 있다. DRAM은 플래시 메모리 칩에서 데이터를 액세스하기 위해 스크래치 패드 메모리를 내장 프로세서에 제공하고 변환 구조(예를 들어, 논리 어드레스를 물리 어드레스에 매핑하는 변환 테이블)를 저장하도록 구성될 수 있다. NVRAM은 주기적으로 업그레이드될 수 있는 메모리 카드(200)에 대한 펌웨어 명령어를 포함할 수 있다. 펌웨어 명령어는 패키지(212 내지 232)의 플래시 메모리 칩과 데이터를 액세스하기 위해 판독, 기록, 소거 또는 유지 동작을 수행하도록 마스터 컨트롤러(206) 및 슬레이브 메모리 컨트롤러를 구동하고 제어한다. 내장 프로세서는 DRAM에서 변환 구조를 판독, 기록 및 유지시키는 것뿐만 아니라 데이터를 액세스하기 위해 마스터 및 슬레이브 메모리 컨트롤러를 구동하고 제어하는 펌웨어 명령어를 실행한다.
내장 프로세서는 각각과 통신하기 위해 마스터 메모리 컨트롤러(206) 및 에지 커넥터(204)에 더 결합될 수 있다. 내장 프로세서는 또한 메모리 카드(200) 내의 플래시 메모리 다이에서 데이터를 액세스하기 위해 호스트 응용 또는 호스트 운영 체제 소프트웨어로부터 판독 및 기록 동작 요청을 수신하도록 에지 커넥터(204)를 통해 호스트 시스템 내의 호스트 프로세서와 통신할 수 있다.
이전에 설명된 바와 같이, 각각의 메모리 카드(200)는 2개의 타입의 논리 컨트롤러, 즉 호스트-레벨 상호작용을 처리하는 마스터 컨트롤러, 및 플래시-레벨 상호작용을 처리하는 슬레이브 컨트롤러(들)를 가질 수 있다. 마스터 컨트롤러 및 슬레이브 컨트롤러(들)는 표준 프로토콜, 또는 독점 하드웨어 인터페이스, 또는 둘 다의 임의의 적절한 조합을 사용하여 통신할 수 있다. 일부 구현예에서, 이러한 인터페이스는 베이스보드 상의 물리 디바이스 및 트레이스에서 핀을 사용하여 구현된다. 마스터 컨트롤러 및 슬레이브 컨트롤러(들)가 동일한 물리 디바이스에 있는 다른 구현예에서, 인터페이스는 물리 디바이스 상의 내부 디바이스 로직을 사용하여 구현될 수 있다.
일부 구현예에서, 메모리 카드(200)는 2개의 물리 디바이스를 이용할 수 있다 - 그 각각은 하나의 마스터 컨트롤러 및 수개의 슬레이브 컨트롤러를 구현한다. 마스터 컨트롤러 중 하나는 컴퓨팅 디바이스의 머더보드 상의 PCI 확장 슬롯 상에서 "베이스보드" 상에 있을 수 있고, 다른 마스터 컨트롤러는 베이스보드 상의 확장 슬롯 상에 위치되는 "도터 보드" 상에 있을 수 있다. 호스트와 도터 보드의 마스터 컨트롤러 간의 통신은 베이스보드의 마스터 컨트롤러를 통해 라우팅될 수 있다. 이와 같은 구현예에서, 2개의 마스터 컨트롤러 간의 통신은 PCIe의 표준 인터페이스를 통할 수 있다. 독점 하드웨어 인터페이스는 또한 실현가능할 수 있다.
마스터 컨트롤러(들) 및 슬레이브 컨트롤러(들)는 플래시 메모리 시스템의 데이터 경로를 구현하기 위해 그 각각의 동작을 조정한다. 이러한 맥락에서, 데이터 경로는 또한 데이터 평면으로 언급될 수 있으며, 이와 같은 마스터 및 슬레이브 컨트롤러 자체가 어느 플래시 메모리 위치가 메모리 동작에 수반되는지를 판단하지 않는 것을 표시한다. 그 대신에, 판단은 시스템의 제어 경로 또는 제어 평면에 의해 이루어진다. 마스터 및 슬레이브 컨트롤러는 플래시-레벨 동작을 수행하고 특정 호스트 DRAM 자원에 대해 이와 같은 동작을 이행하기 위해 "제어 경로"로부터 커맨드를 수신한다.
시스템의 제어 경로는 드라이버 소프트웨어에 의해 구현될 수 있으며, 이는 컨트롤러와 연관되는 호스트 프로세서 또는 내장 프로세서에 의해 실행되는 펌웨어 명령어로 구현될 수 있다. 일부 구현예에서, 카드당 단일 드라이버가 있을 수 있는 반면, 다른 구현예에서; 메모리 카드당 수개의 드라이버가 있을 수 있다. 드라이버 소프트웨어 명령어는 각각의 슬레이브 컨트롤러가 마스터 컨트롤러(들)와 독립적으로 통신하는 것을 가능하게 할 수 있다.
일부 구현예에서, 드라이버 소프트웨어는 호스트 컴퓨팅 디바이스 상에서 디바이스 드라이버로 실행한다. 디바이스 드라이버는 표준 PCIe 커맨드를 사용하여 메모리 카드상에서 마스터 컨트롤러(들)와 통신한다 - 표준 전문 용어에서, 후자는 "메모리 매핑된 I/O"(MMIO) 명령어로 언급될 수 있다(그것은 DRAM 대신에 적절한 디바이스에 라우팅 되는 것을 제외하고, 프로세서 레벨에서의 로드/탑재 명령어임). 드라이버는 차례로 표준 호스트 기반 응용 프로그래밍 인터페이스(API) 및 메커니즘(예를 들어, 시스템 호출)을 사용하여 호스트 중앙 처리 유닛(CPU) 응용 및 운영 체제(예를 들어, 파일 시스템 구성요소)로부터 요청을 수신한다.
일부 다른 구현예에서, 드라이버 소프트웨어는 베이스보드 마스터 컨트롤러와 결합되는 내장 프로세서상에서 실행한다. 이러한 구현예에서, 용어 "펌웨어"는 드라이버 소프트웨어를 나타내기 위해 통상 사용된다. 더 다른 구현예에서, 드라이버 기능은 하나 이상의 마스터 컨트롤러와 연관되는 하나 이상의 내장 프로세서에 걸쳐 분할/병렬 방식으로 실행될 수 있다. 펌웨어가 하나 이상의 내장 프로세서상에서 실행하는 경우에, 응용/운영 체제 요청은 예를 들어 호스트 컴퓨팅 디바이스 상에 설치되는 중간(개별, 최소) 소프트웨어 드라이버를 사용하여, 동일한 PCIe 메모리 매핑된 I/O 명령어를 사용하는 펌웨어에 통신된다.
이전에 설명된 바와 같이, 마스터 컨트롤러, 슬레이브 컨트롤러(들) 및 드라이버 소프트웨어의 조합은 플래시 변환 층 또는 플래시 관리층으로 언급될 수 있다. 플래시 관리층은 예를 들어 논리 메모리 블록을 플래시 변환 테이블을 사용하여 플래시 메모리 다이 내의 물리 위치에 매핑하는, 플래시 메모리 다이를 관리한다. 플래시 관리층은 또한 플래시 메모리 다이를 상위 계층 응용, 예컨대 동기 미러링 모듈, 및 운영 체제와 인터페이스시킨다.
도 2b는 패키지(212, 214 및 232)에 포함되는 플래시 메모리 다이를 도시하는 메모리 카드(200)의 개략도를 예시하며, 이는 패키지(212 내지 232)의 서브세트이다. 패키지(212)는 플래시 메모리 다이(212A...212N)를 포함하고, 패키지(214)는 플래시 메모리 다이(214A...214N)를 포함하고 패키지(232)는 플래시 메모리 다이(232A...232N)를 포함한다. 다이(212A...212N) 각각은 슬레이브 컨트롤러, 예컨대 212A(i) 내지 212N(i) 및 메모리 블록(212A(ii) 내지 212N(ii))을 각각 포함한다. 다이(214A...214N) 각각은 각각의 메모리 블록(214A(ii) 내지 214N(ii))과 함께, 슬레이브 컨트롤러, 예컨대 214A(i) 내지 214N(i)을 각각 포함한다. 유사하게, 다이(232A...232N) 각각은 슬레이브 컨트롤러(232A(i) 내지 232N(i)) 각각 및 메모리 블록(232A(ii) 내지 232N(ii)) 각각을 포함한다.
도 2b는 슬레이브 컨트롤러(212A(i) 내지 212N(i), 214A(i) 내지 214N(i) 및 232A(i) 내지 232N(i))가 패키지(212 내지 232)에 실장되고 마스터 컨트롤러(206)와 복수의 플래시 메모리 다이 사이에서 결합되며, 일부 다른 구현예에서, 슬레이브 컨트롤러(212A(i) 내지 212N(i), 214A(i) 내지 214N(i) 및 232A(i) 내지 232N(i))가 베이스보드(202)에 실장되고 마스터 컨트롤러(206)와 패키지(212 내지 232) 내의 각각의 플래시 메모리 다이 사이에 결합되는 것을 도시한다. 또 다른 구현예에서, 슬레이브 컨트롤러(212A(i) 내지 212N(i), 214A(i) 내지 214N(i) 및 232A(i) 내지 232N(i))는 마스터 컨트롤러(206)와 집적 회로 패키지에 함께 실장되고 마스터 컨트롤러(206)와 패키지(212 내지 232) 내의 각각의 플래시 메모리 다이 사이에 결합된다.
각각의 슬레이브 컨트롤러는 투명한 액세스를 그 각각의 다이에 제공하도록 구성된다. 이전에 설명된 바와 같이, 모든 슬레이브 컨트롤러는 복수의 마스터-슬레이브 메모리 버스 채널에 의해 마스터 컨트롤러(206)에 연결되며, 이는 베이스보드(202) 상에서 PCB 트레이스로 구현될 수 있다. 마스터 컨트롤러(206)는 본래 패키지(212 내지 232)에 포함되는 플래시 메모리 다이로 예측 가능한 대역폭 및 지연 속도 성능을 획득하기 위해 플래시 메모리 다이를 제어한다. 플래시 메모리 다이(212A...212N, 214A...214N 또는 232A...232N) 상에서 발생하는 모든 동작(예를 들어, 기록, 소거, 제어 동작 예컨대 리셋 등)은 마스터 컨트롤러(206)에 (및 제어 하에) 완전히 현저하다. 패키지 내의 다이 중 액티브 다이의 플래시 메모리 인터페이스는 각각의 슬레이브 메모리 컨트롤러를 통해 마스터 컨트롤러(206)에 전달된다. 예를 들어, 다이(212A)의 플래시 메모리 인터페이스는 슬레이브 컨트롤러(212A(i))를 통해 마스터 컨트롤러(206)에 전달된다.
마스터 컨트롤러(206)는 플래시 메모리 다이(212A...212N, 214A...214N 또는 232A...232N)에 의해 지원되는 동작 각각을 직접 실행할 수 있다. 슬레이브 컨트롤러는 프로토콜 변환을 수행할 수 있지만, (연관된 플래시 메모리 다이를 수반하는 것 없이) 마스터 컨트롤러로부터의 요청을 드롭/차단하지 않는다. 그러나 슬레이브 컨트롤러는 임의의 플래시 메모리 동작을 자체적으로 초기화하지 않는다.
각각의 슬레이브 컨트롤러(212A(i) 내지 212N(i), 214A(i) 내지 214N(i) 및 232A(i) 내지 232N(i))는 다수의 플래시 메모리 다이(212A...212N, 214A...214N 및 232A...232N) 각각에 의해 공유되는 메모리 버스 채널을 중재하도록 구성된다. 각각의 슬레이브 컨트롤러는 마스터 컨트롤러(206)와 다수의 플래시 메모리 다이 사이에서 신호를 버퍼링하고 다중화할 수 있다. 게다가, 각각의 슬레이브 컨트롤러는 플래시 메모리 다이로 제어 대역폭을 개선하기 위해 예측 가능한 비휘발성 메모리 동작의 시퀀스를 합성 동작으로 결합할 수 있다.
플래시 메모리 다이(212A...212N, 214A...214N 및 232A...232N) 내의 데이터가 액세스 되는 입도는 메모리 블록 또는 메모리 페이지로 언급될 수 있다. 예를 들어, 플래시 메모리 다이(212A)는 도 2b 내의 212A(ii)에 의해 집합적으로 표시되는 다수의 메모리 블록을 포함한다. 메모리 블록의 크기는 사용되는 플래시 메모리의 타입에 기초하여 변할 수 있다. 예를 들어, 메모리 블록의 크기는 NAND 플래시 다이 및 NOR 플래시 다이에 대해 상이할 수 있다. NAND 플래시 디바이스 중에서, 크기는 NAND 플래시의 SLC 및 MLC 타입 사이에서 상이할 수 있다. 상이한 프로세스 세대로부터의 NAND 플래시는 또한 상이한 크기(예를 들어, 34 nm NAND 플래시 대 25 nm NAND 플래시)를 가질 수 있다. 게다가, 메모리 블록의 크기는 플래시 메모리 디바이스 상에서 수행되는 동작의 타입에 기초하여 변할 수 있다. 예를 들어, NAND 플래시 메모리 디바이스에 대해, 데이터는 기록 페이지의 단위로 메모리 디바이스에 기록될 수 있다. 기록 페이지의 크기는 (예를 들어, 4 KB 내지 16 KB의 범위에서) 키로바이트의 작은 수의 순서로 작을 수 있다.
일부 구현예에서, 데이터는 소거 블록의 단위로 NAND 플래시 디바이스로부터 소거될 수 있으며, 이는 전형적으로 기록 페이지보다 크기가 (대략 수개의 메가바이트) 더 크고 하나의 소거 블록은 다수의 기록 페이지를 포함할 수 있다. 데이터가 기록 페이지에 기록되면, 기록 페이지와 연관되는 전체 소거 블록은 새로운 데이터가 기록 페이지에 기록될 수 있기 전에 소거되어야 한다. 일부 다른 구현예에서, 데이터는 이전에 설명된 바와 같은 플래시 세그먼트의 단위로 소거될 수 있다. 플래시 세그먼트는 RAID 스트라이프 내의 플래시 메모리 다이에 걸쳐 분산되는 다수의 소거 블록으로 구성되는 플래시 메모리 카드(200)의 물리 영역에 매핑되는 논리 구조이다.
도 3은 플래시 메모리 다이에 저장되는 메모리 페이지(300)의 일 예를 예시한다. 플래시 메모리 칩은 메모리 카드(200)에 패키징 되는 212A...212N, 214A...214N 및 232A...232N 중 하나일 수 있다. 그러나 플래시 메모리 칩은 또한 다른 메모리 카드 또는 시스템에서 구현될 수 있다.
메모리 페이지(300)는 데이터 부분(302) 및 에러 정정 코드(ECC) 부분(304)을 포함한다. 데이터 부분(302)은 데이터가 저장되는 메모리 단위(302a 내지 302h)를 포함한다. 메모리 페이지는 306에 의해 표시되는 페이지 개시 어드레스를 갖는다.
데이터 부분의 크기는 특정 NVRAM 설계 및 구성에 따라 변할 수 있다. 도시된 예에서, 데이터 부분(302)은 4 KB의 크기를 갖는다. 데이터 부분에 대한 다른 크기가 사용될 수 있다(예를 들어, 8 KB 또는 16 KB).
도 3에 도시된 바와 같이, 메모리 페이지(300)는 페이지 개시 어드레스(306)로부터 0 내지 7에 의해 표시되는 오프셋 어드레스를 가지며, 이는 메모리 단위(302a 내지 302h) 각각이 크기가 512 바이트인 것을 허용한다. 일부 구현예에서, 메모리 단위(302a 내지 302h) 각각은 기록 페이지에 대응하는 반면, 데이터 부분(302)은 소거 블록에 대응할 수 있다. 따라서, 이와 같은 구현예에서, 소거 블록(302)은 기록 페이지(302a 내지 302h)를 포함한다.
ECC의 크기는 기본 NVRAM 구현예에 따라 변한다. 데이터 부분(302)이 4 KB인 구성에 대해, ECC 부분(304)은 128 바이트이다. 다른 구현예에서, ECC 부분의 크기는 (예를 들어, MLC 타입 메모리와 같은 플래시 디바이스의 더 최근 세대에 대해) 더 큰 크기의 데이터 부분의 더 높은 매체 에러 레이트를 충족시키기 위해 (500 바이트의 범위에서와 같이) 더 높을 수 있다.
ECC 부분(304)은 302a 내지 302h에 저장되는 데이터의 에러 정정을 위해 사용되는 ECC 데이터를 저장하기 위해 사용된다. 에러 정정 코드는 각각의 512 바이트 단위(302a 내지 302h)에 대해 생성될 수 있다. 프로그램 기록 에러 또는 플래시 판독 에러는 에러 정정 코드를 사용하여 검출될 수 있다. ECC는 비트 에러의 선험적으로 예상된 임계값을 정정하는데 유용하지만, 리던던트 데이터 저장은 비트 에러의 수가 선험적인 임계값을 초과할 때 또는 메모리 페이지(300)가 포함되는 플래시 메모리 다이와 같은, 저장 디바이스의 완전한 장애로 인해 데이터를 복구하기 위해 사용될 수 있다.
일부 구현예에서, 데이터는 각각 하나 이상의 연속 오프셋 어드레스를 갖는 메모리 페이지에 걸쳐 하나 이상의 512 바이트 영역에 저장될 수 있다. 데이터가 저장되는 영역은 메모리의 청크(chunk)로 언급될 수 있다. 예를 들어, 단일 오프셋 어드레스를 이용하는 것은 데이터의 512 바이트 청크가 메모리 페이지(300)의 단위(302a 내지 302h) 중 하나에 걸쳐 저장되는 것을 허용한다. 이러한 경우에서의 RAID 그룹은 데이터의 512 바이트 청크의 영역으로 지속적으로 기록될 수 있다. 이것은 예를 들어 7 데이터 스트라이프 및 1 패리티 스트라이프가 페이지(300)와 같은, 4 KB 메모리 페이지를 구현하는 8 플래시 메모리 다이에 걸쳐 스프레드되는 경우일 수 있다. 이러한 구성에서, 각각의 다이는 동일한 메모리 페이지에서 각각의 스트라이프에 대한 512 바이트 영역을 참조한다.
일부 다른 구현예에서, 한 쌍의 오프셋 어드레스(예를 들어, 오프셋 어드레스(6 및 7))는 데이터의 KB 청크가 메모리 페이지(300)의 영역에 저장되는 것을 허용하기 위해 사용될 수 있다. 이러한 경우에서의 RAID 그룹은 데이터의 1 KB 청크의 영역에 지속적으로 기록될 수 있다. 이것은 3개의 데이터 스트라이프 및 하나의 패리티 스트라이프가 메모리 페이지(300)와 같은, 4 KB 메모리 페이지를 갖는 4개의 플래시 메모리 디바이스에 걸쳐 스프레드되는 경우일 수 있다. 이러한 구성에서, 각각의 다이는 동일한 메모리 페이지에서 각각의 스트라이프에 대한 1 KB 영역을 참조한다.
일부 구현예에서, 호스트 시스템상에서 동작하는 소프트웨어 드라이버 또는 내장 펌웨어는 데이터를 축적하고, 패리티를 산출하고, 데이터 및 패리티 정보를 스트라이프로서 플래시 메모리 다이를 걸쳐 저장할 수 있다. 패리티 산출은 예를 들어 호스트 소프트웨어 드라이버 또는 내장 펌웨어의 명령어에 기초하여, 호스트 프로세서에 의해 수행될 수 있다. 다른 구현예에서, 메모리 카드(200) 상에서 동작하는 소프트웨어 드라이버는 데이터를 축적하고 커맨드를 마스터 컨트롤러(206)에 개시할 수 있다. 그 다음, 마스터 컨트롤러(206)는 패리티 정보를 컴퓨팅하고 플래시 메모리 다이에 걸쳐 데이터 및 패리티 스트라이프를 저장할 책임이 있을 수 있다.
메모리 카드(200)는 수개의 이와 같은 RAID 그룹을 포함할 수 있다. 예를 들어, 패키지당 8개의 다이를 가진 48개의 패키지를 갖는 메모리 카드(200)의 구현예를 참조하면, 메모리 카드(200)는 각각의 그룹에서 2개의 패키지 안에 16개의 다이를 갖는, 24개의 RAID 그룹을 포함할 수 있다.
도 4는 플래시 메모리 다이의 그룹에 걸쳐 분산되는 데이터 스트라이프에 데이터를 중복으로 저장하는 플래시 메모리 다이의 그룹(400)의 일 예를 예시한다. 플래시 메모리 다이는 메모리 카드(200) 상에 실장될 수 있다. 예를 들어, 플래시 메모리 다이는 메모리 카드(200)에 패키징 되는 212A...212N, 214A...214N 및 232A...232N일 수 있다. 따라서, 하기 섹션은 시스템(100)에서 카드(200)에 의해 구현되는 바와 같은 플래시 메모리 다이의 그룹(44)을 설명한다. 그러나 플래시 메모리 다이의 그룹(400)은 또한 다른 메모리 카드 및 시스템에 의해 구현될 수 있다.
그룹(400)은 RAID-인식 플래시 메모리 레이아웃의 일 구현예를 예시한다. 그룹(400)은 402A...402N로 집합적으로 언급되는 플래시 메모리 다이(402A, 402B, 및 402C 내지 402N)를 포함한다. 데이터의 페이지는 404A...404M으로 집합적으로 언급되는 M개의 데이터 스트라이프(404A 및 404B 내지 404M) 내의 플래시 메모리 다이(402A...402N)에 걸쳐 저장된다. 각각의 스트라이프는 데이터 스트라이프(404A)에 대한 A0...AN, 데이터 스트라이프(404B)에 대한 B0...BN 및 데이터 스트라이프(404M)에 대한 M0...MN과 같은, N개의 데이터 청크를 포함한다. 패리티 스트라이프(406)는 또한 플래시 메모리 다이(402A...402N)에 걸쳐 저장된다. 패리티 스트라이프는 패리티 청크(PA 내지 PM) 및 단일 메타-데이터 패리티 청크(PN)로 형성된다. RAID 스트라이프 내의 데이터 청크 중 하나 이상은 세그먼트(408)와 같은, 플래시 세크먼트를 형성하기 위해 함께 집합된다.
다양한 구성은 도시된 구성과 다르게 사용될 수 있는 점이 주목되어야 한다. 예를 들어, 다수의 데이터 스트라이프에 걸쳐 패리티 정보를 그룹화하는 패리티 스트라이프의 상이한 인코딩이 사용될 수 있다. 유사하게, 패리티 정보는 개별 패리티 전용 스트라이프로 저장되는 대신에 개별 데이터 스트라이프의 일부로 저장될 수 있다.
플래시 메모리 다이(402A...402N)는 플래시 메모리 다이(212A...212N, 또는 214A...214N, 또는 232A...232N)와 동일할 수 있다. 각각의 데이터 청크의 크기는 사용되는 플래시 메모리 다이의 수, 및 데이터 스트라이프의 수에 의존할 수 있다. 각각의 데이터 청크는 메모리의 기록 페이지, 또는 소거 블록, 또는 일부 다른 적절한 크기 단위와 동일한 크기를 가질 수 있다.
각각의 데이터 스트라이프에 대해, 대응하는 패리티 청크는 플래시 메모리 다이에 저장되는 데이터 스트라이프에 포함되는 데이터 청크의 패리티를 컴퓨팅함으로써 생성된다. 예를 들어, PA는 데이터 스트라이프(404A)에 대한 패리티 청크이며; 따라서, PA는 데이터 청크(A0... AN)에 기초하여 컴퓨팅 될 수 있다. 메타-데이터 패리티 청크(PN)는 사전에 생성된 복수의 패리티 청크로부터 컴퓨팅 되는 패리티이다. 따라서, PN은 패리티 청크(PA...PN)에 기초하여 컴퓨팅된다.
일부 구현예에서, 패리티 스트라이프 내의 패리티 청크 및 메타-데이터 패리티 청크는 데이터가 플래시 메모리 다이의 장애, 제거, 및 대체에 응답하여 복구될 수 있도록 상이한 플래시 메모리 다이 상에 선택적으로 저장된다. 스트라이프 내의 각각의 데이터 청크는 또한 데이터가 플래시 메모리 다이의 장애, 제거, 및 대체에 응답하여 복구될 수 있도록 상이한 플래시 메모리 다이에 저장된다. 예를 들어, 데이터 스트라이프(A)에 대해, 데이터 청크(A0)는 플래시 메모리 다이(402A)에 저장되고, 데이터 청크(A1)는 플래시 메모리 다이(40B)에 저장되고, 데이터 청크(A2)는 플래시 메모리 다이(402C)에 저장되고, 데이터 청크(AN)는 플래시 메모리 다이(402N)에 저장된다.
패리티 청크 및 메타-패리티 청크는 그것의 위치가 공지되면 플래시 메모리 다이(402A...402N)에 걸쳐 임의로 저장될 수 있다. 예를 들어, 도시된 바와 같이, 패리티 스트라이프(406) 내의 PA 청크는 플래시 메모리 다이(402A)에 저장되고, PB 패리티 청크는 플래시 메모리 다이(402B)에 저장되고, PC 패리티 청크는 플래시 메모리 다이(402C)에 저장되고, 패리티 스트라이프(406)의 메타-패리티 청크(PN)는 플래시 메모리 다이(402N)에 저장된다. 다른 구현예에서, 메타-패리티 청크(PN)는 플래시 메모리 다이(402A)에 저장될 수 있고, PA 패리티 청크는 플래시 메모리 다이(402B)에 저장될 수 있고, PB 패리티 청크는 플래시 메모리 다이(402C)에 저장될 수 있고, PC 패리티 청크는 플래시 메모리 다이(402N)에 저장될 수 있다.
도시된 바와 같이, M개의 데이터 스트라이프 및 하나의 패리티 스트라이프는 각각의 플래시 기록 페이지에 대해 N개의 플래시 메모리 다이(402A 내지 402N)에 걸쳐 기록된다. 데이터 및 패리티는 상이한 플래시 메모리 다이에서 다수의 기록 페이지, 소거 블록 또는 일부 다른 적절한 메모리 단위에 걸쳐 스트라이핑된다. 데이터 스트라이프 및 패리티 스트라이프는 각각의 구성 플래시 메모리 다이에 대해, 플래시 기록 페이지, 소거 블록 또는 일부 다른 적절한 메모리 단위의 하나 또는 커플 내의 상이한 오프셋에 기록된다. 패리티 청크(PA)는 데이터 스트라이프(404A)의 패리티를 결정하는 결과이다. 패리티 청크(PB)는 데이터 스트라이프(404B)의 패리티를 결정하는 결과이다. 패리티 청크(PM)는 데이터 스트라이프(404M)의 패리티를 결정하는 결과이다. PN은 플래시 메모리 다이(402N)에 저장되는 패리티 메타-데이터 청크를 표현하며 그것의 값은 패리티 데이터 청크(PA 내지 PM)의 패리티이다.
시스템은 시스템상의 영향에 대해 "데이터 청크" 크기의 상대 크기 및 특정 데이터 청크 크기의 사용에 응답하도록 구성될 수 있다. 데이터 청크는 소거 블록과 등가인 크기, 또는 메모리와 연관되는 크기의 일부 다른 적절한 단위를 가질 수 있다. 예를 들어, A0...AN 각각은 각각의 플래시 메모리 다이(402A...402N) 내의 소거 블록에 대응할 수 있다. 이와 같은 경우에, 스트라이프(404A)와 연관되는 데이터는 플래시 메모리 다이(402A 내지 402N)에서 소거 블록(A0 내지 AN)에 각각 기록될 수 있다.
위에 설명된 바와 같이, 스트라이핑에서, 데이터는 소거 블록의 입도, 또는 메모리와 연관되는 크기의 일부 다른 적절한 단위로 상이한 플래시 메모리 다이에 중복으로 기록될 수 있다. 예를 들어, 소거 블록과 등가인 크기의 데이터 청크의 404A에 스트라이핑되는 데이터는 상이한 그룹의 플래시 메모리 다이에서 복제될 수 있다. 일부 구현예에서, 데이터는 사전에 설명된 바와 같이, XOR 인코딩과 같은, 패리티 인코딩을 사용하여 중복으로 저장될 수 있다. 일부 다른 구현예에서, 데이터는 미러링을 사용하여 복제될 수 있는 반면, 일부 다른 구현예에서, 데이터는 패리티 인코딩 및 미러링의 일부 적절한 조합, 및/또는 일부 다른 적절한 메커니즘을 사용하여 중복으로 저장될 수 있다.
일 구성에서, 데이터 스트라이프에 대한 데이터 청크는 8개의 플래시 메모리 다이에 기록될 수 있다. I/O 동작에 대한 주어진 시간에 활성인 각각의 쌍의 하나의 다이를 갖는 4개 페어링으로 배열되는 8개의 다이를 갖는 플래시 메모리 다이 패키지의 예를 참조하면, 위의 구성은 212와 같은 하나의 패키지로부터의 4개의 액티브(I/O 동작 관점에서 고려됨) 다이, 및 214와 같은 다른 패키지로부터의 4개의 액티브 다이를 포함할 수 있다. 패키지 내의 4개의 액티브 다이에 기록되는 데이터 링크는 각각의 패키지에서 다른 4개의 시블링 다이에 복제될 수 있다. 이러한 방식으로, 데이터는 RAID-유사 신뢰성을 제공하기 위해 스트라이핑 되고 복제될 수 있다. 일부 구현예에서, 메모리 다이의 수에 대해 슬레이브 컨트롤러 및 채널의 구성과 같은 인자에 따라, 다른 구성이 사용될 수 있다. 예를 들어, 데이터 청크는 임의의 단일 다이 또는 패키지의 손실의 경우에 데이터 청크를 재구성하는 능력을 제공하기 위해 패리티 인코딩과 함께 8개의 상이한 패키지 내의 8개의 상이한 다이에 걸쳐 스트라이핑될 수 있다.
위의 방식으로 데이터를 저장하고 복제하는 데 수반되는 플래시 메모리 다이의 그룹은 RAID 그룹을 구성한다. 이전에 표시된 바와 같이, 또한 RAID로 단순히 언급되는 RAID 그룹은 데이터 신뢰성을 플래시 메모리 다이(402A...402N)에 저장되는 데이터에 제공한다. 현재 맥락에서, RAID 그룹은 RAID 그룹 내의 각각의 플래시 메모리 다이에 대한 동일한 메모리 어드레스 오프셋에 정렬되는 소거 불록의 수집과 연관된다. 위의 예에서, RAID 그룹은 2개의 패키지에 걸쳐 16개의 플래시 메모리 다이를 구성한다. RAID 그룹은 8의 "폭"을 갖는데, 다시 말해 데이터 스트라이프 내의 데이터 청크는 8개의 플래시 메모리 다이에 걸쳐 저장되고 8개의 다른 플래시 메모리 다이에서 복제된다.
세그먼트(408)는 RAID 그룹 내의 각각의 플래시 메모리 다이에서 하나 이상의 소거 블록을 포함한다. 예를 들어, 데이터 청크(A0...AN) 각각은 이전에 논의된 바와 같은 소거 블록일 수 있다. 세그먼트(408)는 도시된 바와 같이, 소거 블록(A0...AN)으로 구성될 수 있다. 대안적인 구성에서, 세그먼트(408)는 플래시 메모리 다이 당 2개의 소거 블록, 예컨대 다이(402A) 내의 A0 및 B0, 다이(402B) 내의 A1 및 B1 등으로 구성될 수 있다. 데이터는 세그먼트의 순서로 순차적으로 플래시 메모리 다이(402A...402N)에 기록된다. 데이터는 세그먼트 내의 소거 블록에 포함되는 기록 페이지의 입도에서 세그먼트에 기록된다. 따라서, 세그먼트(408) 내의 소거 블록에 대응하는 기록 페이지는 다음으로 더 높은 세그먼트 내의 소거 블록에 대응하는 기록 페이지에 기록하기 전에 먼저 채워진다.
데이터를 세그먼트에 기록하지만, 플래시 관리층은 액티브 세그먼트, 즉 현재 기록되는 세그먼트를 기록한다. 일부 구현예에서, 플래시 관리층은 또한 현재 기록되는 액티브 세그먼트 내에 기록 페이지 및/또는 소거 블록을 기록한다.
패시브 서버로 동기 미러링 동작을 관리하도록 구성되는 상위 계층 소프트웨어 드라이버는 액티브 세그먼트 상의 정보에 대한 특정 시점에 플래시 관리층에 질의한다. 질의를 수신하면, 플래시 관리층은 가장 최근에 채워진 세그먼트의 시퀀스 번호, 및 가장 최근에 기록된 세그먼트 내의 메모리 블록의 수를 결정한다. 플래시 관리층은 정보를 상위 계층 소프트웨어 드라이버에 송신한다. 상위 계층 소프트웨어 드라이버는 차례로 세그먼트의 시퀀스 번호 및 세그먼트 내의 메모리 블록을 패시브 서버에 전송하며, 이는 정보를 "마커"로 저장하며, 이는 패시브 서버에서 상위 계층 소프트웨어 드라이버에 의해 유지되는 데이터 구조이다. 일부 구현예에서, 액티브 서버는 패시브 서버로부터 확인 응답을 수신할 수 있으며, 이는 액티브 서버에 원격 엔드가 갱신된 정보를 수신했던 것을 표시한다.
도 5는 세그먼트 시퀀스 번호를 사용하여 동기 미러링을 수행하는 메모리 서버(500)의 일 예를 예시한다. 메모리 서버(500)는 미러링 설정에서 액티브 서버 또는 패시브 서버일 수 있다. 메모리 서버(500)는 저장 요소로 메모리 카드(501)를 포함하며, 이는 시스템(100)에 포함되는 메모리 카드(200)와 유사할 수 있다. 메모리 카드(501)는 마스터 컨트롤러(502)를 포함하며, 이는 슬레이브 컨트롤러(514, 516, 51J 및 51K) 각각을 통해 플래시 메모리 다이(504, 506, 50J 및 50K)('J' 및 'K'는 정수임)를 관리한다. 플래시 메모리 다이(504)는 다수의 소거 블록, 예컨대 504a, 504b, 504c, 504x, 504y 및 504z를 포함한다. 유사하게, 플래시 메모리 다이(506)는 다수의 소거 블록, 예컨대 506a, 506b, 506c, 506x, 506y 및 506z를 포함하고; 플래시 메모리 다이(50J)는 다수의 소거 블록, 예컨대 50Ja, 50Jb, 50Jc, 50Jx, 50Jy 및 50Jz를 포함하고; 플래시 메모리 다이(50K)는 다수의 소거 블록, 예컨대 50Ka, 50Kb, 50Kc, 50Kx, 50Ky 및 50Kz를 포함한다.
플래시 메모리 다이(504, 506, 50J 및 50K)는 다른 것 중에서, 세그먼트(522, 524 및 52M)를 포함하는 RAID 스트라이프의 일부이다. 각각의 플래시 메모리 다이 내의 소거 불록은 상이한 세그먼트로 분할된다. 예를 들어, 플래시 메모리 다이(504)에서, 소거 블록(504a 및 504x)은 세그먼트(522)에 있고, 소거 블록(504b 및 504y)은 세그먼트(524)에 있고, 소거 블록(504c 및 504z)은 세그먼트(52M)에 있다. 각각의 세그먼트에 대해, 메모리 카드(501)는 세그먼트의 시퀀스 번호, 및 현재 기록되는 세그먼트 내의 소거 블록을 저장한다. 일부 구현예에서, 메모리 카드(501)는 정보를 플래시 메모리 다이에 저장할 수 있다. 예를 들어, 세그먼트(522)에 대한 세그먼트 시퀀스 번호는 플래시 메모리 다이(504)에 522a로 저장될 수 있는 반면, 세그먼트(524)에 대한 세그먼트 시퀀스 번호는 플래시 메모리 다이(506)에 524a로 저장될 수 있다. 일부 다른 구현예에서, 메모리 카드(501)는 세그먼트 정보를 개별적으로 플래시 메모리 다이로부터, 예를 들어 온 보드 RAM에 저장할 수 있다.
메모리 카드(501)는 플래시 변환 테이블(530)을 포함한다. 플래시 변환 테이블(530)은 논리 블록 어드레스(LBA)를 물리 블록 번호(PBN)에 매핑하며, 이는 물리 위치를 데이터가 저장되는 하나 이상의 플래시 메모리 다이에 표시한다. 일부 구현예에서, 변환 테이블은 플래시 메모리 다이(504...50K)와 다른 동적 램(DRAM) 구조일 수 있다. 그러나 다른 구현예에서, 변환 테이블은 하나 이상의 플래시 메모리 다이의 전용 부분에, 또는 일부 다른 적절한 위치에 저장될 수 있다.
마스터 컨트롤러(502), 슬레이브 컨트롤러(514, 516, 51J 및 51K) 및 플래시 변환 테이블(530)은 메모리 카드(501)에 대한 플래시 관리층을 함께 구성한다. 메모리 서버(500)가 동기 미러링 설정에서 패시브 서버인 구현예에서, 메모리 카드(501)는 액티브 세그먼트 상에 정보를 저장하며, 이는 마커 A(542) 및 마커 B(544)와 같은, 마커를 사용하여 액티브 서버로부터 수신된다. 마커는 개별 메모리 구조(540), 예를 들어 RAM에 저장될 수 있다. 추가로, 또는 대안적으로, 마커는 또한 플래시 메모리 다이에 저장될 수 있다.
메모리 서버(500)는 동기 미러링 모듈(550)을 포함하며, 이는 메모리 서버(500)와 연관되는 저장 요소, 예를 들어 메모리 카드(501)에 대한 미러링 동작을 관리하는 상위 계층 소프트웨어 드라이버이다. 동기 미러링 모듈(550)은 메모리 카드(501)의 외부에서, 메모리 서버(500) 내의 상위 계층 소프트웨어의 일부로 구현된다.
도 5는 3개의 세그먼트(522, 524 및 52M)를 도시하지만, 메모리 카드(501) 내의 세그먼트의 총수는 도시된 3개보다 더 큰 상이한 수일 수 있다. 게다가, 세그먼트는 플래시 메모리 다이(504, 506, 50J 및 50K)의 부분으로 구성되는 것으로 도시되지만, 세그먼트는 도시되지 않은 다른 플래시 메모리 다이의 일부를 포함할 수 있다. 세그먼트 내의 플래시 메모리 다이 당 소거 블록의 수는 또한 도시되는 수와 상이할 수 있다. 예를 들어, 일부 구현예에서, 각각의 세그먼트는 플래시 메모리 다이 당 하나의 소거 블록만을 포함할 수 있다. 일부 다른 구현예에서, 상이한 세그먼트는 상이한 수의 소거 블록을 포함할 수 있다.
플래시 메모리 다이(504, 506, 50J 및 50K)는 동일한 패키지에 속할 수 있거나, 그것은 상이한 패키지에 속할 수 있다. 이전에 설명된 바와 같이, 일부 구현예에서, 슬레이브 컨트롤러(514, 516, 51J 및 51K)는 플래시 메모리 다이(504, 506, 50J 및 50K) 각각과 연관되는 패키지에 실장되고 마스터 컨트롤러(502)와 각각의 플래시 메모리 다이 사이에서 결합될 수 있다. 일부 다른 구현예에서, 슬레이브 컨트롤러(514, 516, 51J 및 51K)는 베이스보드(501)에 실장되고 연관된 패키지에서 마스터 컨트롤러(502)와 플래시 메모리 다이 사이에 결합된다. 또 다른 구현예에서, 슬레이브 컨트롤러(514, 516, 51J 및 51K)는 마스터 컨트롤러(502)와 집적 회로 패키지에 함께 실장되고 마스터 컨트롤러(502)와 플래시 메모리 다이 사이에서 결합된다.
이전에 설명된 바와 같이, 일부 구현예에서, 플래시 관리층은 새로운 데이터 아이템을 로그를 기록하는 것과 비슷한 방식으로 플래시 매체 다이(504, 506, 50J 및 50K)에 기록한다. 플래시 관리층은 메모리 카드(501) 상의 각각의 플래시 메모리 다이 상의 총 저장을 소거 블록의 입도에서의 이산 단위로 분할하고 RAID 그룹 내의 소거 블록의 수집을 순차 세그먼트로 물리적으로 조직화한다. 예를 들어, 폭 8의 RAID 그룹(즉, RAID 그룹 내에는 8개의 플래시 메모리 다이가 있음) 및 2 메가바이트(MB)의 소거 블록(예를 들어, 504a 또는 506a) 크기에 대해, 세그먼트(예를 들어, 522 또는 524)는 크기 2의 소거 블록 x 8의 폭 x 2 MB/소거 블록, 즉 32 MB일 수 있다. 따라서, 메모리 카드(501) 내의 총 저장은 대략 테라바이트일 수 있고, 다수의 세그먼트로 조직화될 수 있으며, 이는 대략 수십 메가바이트이다.
플래시 관리층이 상위 계층 응용 또는 운영 체제로부터 기록 동작을 수신할 때, 그것은 현재의 액티브 세그먼트를 식별하고, 액티브 세그먼트 내의 다음 이용 가능 위치에서 기록 동작과 연관되는 데이터를 기록하고, LBA X(예를 들어, 소거 블록(504a) 내의 기록 페이지에 대응함)가 이제 액티브 세그먼트 Z(예를 들어, 세그먼트(522))에 대응하는 물리적인 위치 Y(예를 들어, 플래시 메모리 다이(504) 내)에 기록되었던 플래시 변환 테이블에 엔트리를 형성한다. 따라서, 플래시 관리층은 세그먼트를 로그 방식으로 응용 데이터로 채우고 엔트리를 로그 방식으로 플래시 변환 테이블에 채운다. 3개의 기록을 기록 1 다음에 기록 2 다음에 기록 3으로 연속적으로 고려하면, 기록 1, 2 및 3에 대한 데이터는 세그먼트에서 로그 방식으로 나타날 것이고, 기록 1, 2 및 3에 대한 변환 엔트리는 플래시 변환 테이블에서 로그 방식으로 나타날 것이다.
현재 세그먼트에 매핑되는 공간이 물리 플래시 메모리 다이에 새로운 데이터를 기록하기 위해 더 이상 이용 가능하지 않을 때, 현재 세그먼트는 데이터로 채워진다라고 한다. 플래시 관리층은 다른 세그먼트를 활성인 것으로 마킹하고 그 다음 이전 섹션에서 설명된 것과 동일한 동작을 효과적으로 수행한다. 일부 구현예에서, 효율적인 이유로 하나 이상의 액티브 세그먼트가 있을 수 있다. 플래시 관리층은 기록 요청을 액티브 세그먼트 중 하나에 라우팅할 것이다.
세그먼트가 데이터를 저장하기 위해 활성화될 때, 플래시 관리층은 시퀀스 번호를 세그먼트와 연관시킨다. 일부 구현예에서, 시퀀스 번호는 현재 활성화된 세그먼트 직전에 기록되었던 세그먼트 후에 다음으로 더 높은 시퀀스 번호이다. 일부 다른 구현예에서, 시퀀스 번호는 세그먼트와 연관되는 시퀀스 번호가 현재 활성화된 세그먼트 직전에 기록된 세그먼트 후에 다음으로 더 낮은 시퀀스 번호가 되도록 내림 차순으로 있다.
일부 구현예에서, 대응하는 세그먼트와 연관되는, 세그먼트의 시퀀스 번호는 물리 플래시 메모리에 기록될 수 있다. 예를 들어, 세그먼트(522)에 대한 시퀀스 번호는 플래시 메모리 다이(504)의 일부(522a)에 기록될 수 있는 반면, 세그먼트(524)의 시퀀스 번호는 플래시 메모리 다이(506)의 일부(524a)에 기록될 수 있다. 일부 다른 구현예에서, 세그먼트의 시퀀스 번호는 플래시 메모리 다이와 다른 개별 메모리, 예컨대 RAM에 기록될 수 있다. 대안적으로, 세그먼트의 시퀀스 번호는 플래시 메모리 다이(예를 들어, 522a 또는 524a) 및 개별 RAM 둘 다에 기록될 수 있다.
일부 구현예에서, 액티브 세그먼트에 대해, 세그먼트의 시퀀스 번호와 함께, 플래시 관리층은 액티브 세그먼트 내의 다음 이용 가능 플래시 메모리 블록(예를 들어, 기록 페이지)의 시퀀스 번호를 물리 플래시 메모리 다이(예를 들어, 522a 또는 524a), 또는 개별 메모리(예를 들어, RAM), 또는 둘 다에 기록한다. 세그먼트 내의 플래시 메모리 블록의 시퀀스 번호는 세그먼트 내의 제1 메모리 블록으로부터의 오프셋으로 기록될 수 있다. 예를 들어, 세그먼트에 포함되는 소거 블록 내에 4096 기록 페이지가 있으면, 기록 페이지는 순차적으로 마킹된 0 내지 4095일 수 있으며, 0은 세그먼트 내의 제1 기록 페이지의 수이다.
플래시 관리층은 액티브 세그먼트가 비-액티브 세그먼트를 제외하고 추적될 수 있도록 액티브 세그먼트 상에 정보를 개별적으로 기록한다. 예를 들어, 플래시 관리층은 액티브 세그먼트의 시퀀스 번호를 저장하는 DRAM에 기록을 유지할 수 있다. 따라서, 새로운 세그먼트가 활성일 때, 액티브 세그먼트에 대한 DRAM 기록에 기록되는 시퀀스 번호가 갱신된다.
동기 미러링 모듈(550)은 시점에 액티브 세그먼트 상의 정보에 대해 플래시 관리층에 질의한다. 질의에 응답하여, 플래시 관리층은 액티브 세그먼트(들)의 시퀀스 번호(들), 및 액티브 세그먼트(들) 내의 다음 이용 가능 플래시 메모리 블록(들)의 시퀀스 번호(들)를 나타내는 액티브 세그먼트(들) 내의 오프셋(들)을 송신할 수 있다.
동기 미러링 모듈(550)은 동기 미러링 설정에서 액티브 세그먼트(들) 내의 다음 이용 가능 플래시 메모리 블록(들)의 시퀀스 번호(들)와 함께 액티브 세그먼트(들)의 시퀀스 번호(들)를 패시브 서버에 전송한다. 패시브 서버는 액티브 엔드로부터 수신되는 정보를 마커로 칭해지는 데이터 구조에 저장한다. 예를 들어, 메모리 서버(500)가 패시브 서버이면, 이때 메모리 서버(500)는 액티브 엔드에서 액티브 세그먼트(들)의 시퀀스 번호(들) 및 액티브 세그먼트(들) 내의 다음 이용 가능 플래시 메모리 블록(들)의 시퀀스 번호(들)에 관한 정보를 제공하는 마커(542)를 저장한다. 도시된 바와 같이, 마커(542)는 액티브 서버상에서 액티브 세그먼트의 시퀀스 번호 및 블록 번호를 포함한다. 액티브 서버상에 2개의 액티브 세그먼트가 따로따로 있을 수 있으며; 따라서, 마커(542)는 액티브 세그먼트 둘 다의 시퀀스 번호, 및, 각각의 액티브 세그먼트에 대해, 세그먼트 내의 다음 이용 가능 플래시 메모리 블록의 시퀀스 번호에 관한 정보를 저장할 수 있다.
일부 구현예에서, 패시브 서버는 하나 이상의 마커를 저장할 수 있다. 예를 들어, 메모리 서버(500)가 패시브 서버이면, 이때 메모리 서버(500)는 도시된 바와 같은 2개의 마커(542 및 544)를 저장할 수 있다. 이것은 2-레벨 마커 방식에 유용할 수 있으며, 이는 하기 섹션에서 설명된다. 이와 같은 구현예에서, 2개의 마커(542 및 544) 각각은 각각의 마커와 연관되는 기록 단계에 대응하는 액티브 서버에서 모든 액티브 세그먼트(들)의 시퀀스 번호(들) 상에, 및 각각의 액티브 세그먼트에 대해, 액티브 세그먼트 내의 다음 이용 가능 플래시 메모리 블록의 시퀀스 번호에 관한 정보를 제공한다.
마커는 플래시 관리층에서 연관되는 메타데이터로 간주될 수 있다. 일부 구현예에서, 마커는 물리 플래시 메모리로부터 분리되는 메모리, 예컨대 RAM(540)에 저장될 수 있다. 일부 다른 구현예에서, 마커는 예를 들어 플래시 메모리 다이(504, 506, 50J 또는 50K)의 공지된 부분 내의 데이터 구조로서, 물리 플래시 메모리에 저장될 수 있다. 다른 구현예에서, 마커는 물리 플래시 메모리 및 RAM과 같은 개별 메모리 둘 다에 저장될 수 있다.
마커(542 및/또는 544)는 액티브 서버상의 동기 미러링 모듈이 액티브 세그먼트에 관한 갱신된 정보를 액티브 서버상에 송신할 때 패시브 서버상에서 주기적으로 갱신된다. 일부 구현예에서, 마커는 패시브 서버상에서 동기 미러링 모듈에 의해 관리되는 반면, 일부 다른 구현예에서, 마커는 패시브 서버상에서 플래시 관리층에 의해 관리된다. 다른 구현예에서, 마커는 패시브 서버상에서 동기 미러링 모듈 및 플래시 관리층의 적절한 조합에 의해 관리된다.
마커는 논리 로그에 위치를 기록하는 것과 등가이다. 논리 로그에 2개의 위치가 주어지면, 이와 같은 2개의 위치 사이의 로그에 기록된 엔트리가 결정될 수 있다. 따라서, 2개의 마커가 주어지면, 동기 미러링 모듈은 어느 것이 2개의 마커 사이에서 발생한 시간 간격에 사이에 기록된 플래시 메모리 블록(예를 들어, 기록 페이지)인지를 식별할 수 있다. 기록된 물리 플래시 메모리 블록을 인식하면, 동기 미러링 모듈은 결정된 물리 블록에 대응하는 논리 메모리 블록 상의 정보에 대해 플래시 관리층에 질의할 수 있다.
플래시 관리층은 플래시 변환 테이블(530)을 사용하여 기록된 논리 메모리 블록과 물리 메모리 블록 사이에서 매핑을 유지한다. 마커로부터의 정보에 기초하여, 동기 미러링 모듈은 기록된 물리 플래시 블록이 주어지면, 역 질문, 즉 물리 플래시 블록이 대응하는 논리 메모리 블록이 무엇인지를 물어본다.
일부 구현예에서, 액티브 서버에서의 액티브 세그먼트 및 패시브 서버에 저장되는 마커에 관한 정보를 사용하면, 재난 복구 로그 및 비중복 기록 로그의 기능은 재생될 수 있다. 액티브 서버상의 동기 미러링 모듈(550)은 현재 액티브 세그먼트의 시퀀스 번호(들) 및 액티브 세그먼트(들) 내의 다음 이용 가능 메모리 블록에 대한 오프셋(들)에 관하여 액티브 서버상의 플래시 관리층에 주기적으로(예를 들어, 매 수초마다) 질의한다. 동기 미러링 모듈(550)은 동기 미러링 설정에서 정보를 연결의 다른 엔드 상의 패시브 서버에 송신한다. 패시브 서버는 수신된 정보를 액티브 서버로부터 수신되는 최근 마커 값으로 기록한다.
동기 미러링 시스템이 크래시로부터 복구될 때, 액티브 및 패시브 서버는 서로로부터 보였던 마지막 마커에 합의한다. 일부 구현예에서, 패시브 서버상의 동기 미러링 모듈은 액티브 서버에 패시브 서버가 크래시 전에 수신했던 마지막 마커를 송신한다. 액티브 서버상의 동기 미러링 모듈은 액티브 세그먼트(들)의 시퀀스 번호(들)에 대해 액티브 서버상의 플래시 관리층에 질의한다.
동기 미러링 모듈은 플래시 관리층으로부터 검색되는 액티브 세그먼트(들)의 시퀀스 번호(들)를 패시브 서버로부터 수신되는 마커에 표시되는 세그먼트(들)의 시퀀스 번호(들)와 비교한다. 시퀀스 번호(들) 사이의 차이는 패시브 서버에서 복제되지 않은 액티브 서버에서 발생할 수 있었던 모든 기록에 대응한다. 따라서, 액티브 서버는 재난 복구 로그 정보를 효과적으로 갖는다.
액티브 서버상의 동기 미러링 모듈은 위에 식별되는 기록에 대응하는 물리 플래시 블록이 유효한 논리 블록을 계속해서 표현하는 것을 검증하기 위해 플래시 관리층에 질의한다. 즉, 물리 플래시 블록은 대응하는 논리 블록에 의해 정확하게 매핑되는 데이터를 포함한다. 이러한 체크는 상황, 예를 들어 물리 플래시 블록이 소거되었고 그리고/또는 그것에 기록되는 새로운 데이터를 가졌지만, 물리 블록에 이전에 매핑된 논리 블록이 갱신되지 않았던 경우가 발생할 수 있으므로 수행된다.
동기 미러링 모듈은 식별된 기록에 대응하는 물리 플래시 블록이 유효한 논리 불록을 계속해서 표현하는 것을 검증하면, 이때 동기 미러링 모듈은 기록 및 식별된 기록에 대응하는 논리 메모리 블록을 검색하고 그것을 패시브 서버에 송신한다. 한편, 동기 미러링 모듈은 식별된 기록에 대응하는 하나 이상의 물리 플래시 블록이 더 이상 유효한 논리 블록을 표현하지 않는 것을 결정하면, 이때 동기 미러링 모듈은 연관된 기록 또는 부정확한 논리 메모리 블록을 송신하지 않는다. 이와 같은 경우에, 동기 미러링 모듈은 나머지 기록 및 대응하는 논리 메모리 블록(계속하여 유효함)을 검색하고 그것을 패시브 서버에 송신한다.
액티브 서버상의 동기 미러링 모듈이 액티브 세그먼트 시퀀스 번호 정보를 패시브 서버에 송신할 때, 시스템은 정보가 송신되기 전에 시작되었지만, 정보가 전송된 후에 완료된 기록이 없는 것을 보장해야 한다. 이것은 "기록 배리어"로 간주될 수 있으며, 이는 마커가 동기화 디바이스로 사용되기 때문에 마커의 양측에 나타나는 동작이 있을 수 없다는 점에서 정확성을 위해 요구된다.
액티브 서버상의 동기 미러링 모듈(550)이 액티브 세그먼트 상의 정보에 대해 플래시 관리층에 질의하기 전에 발행된 2개의 사용자 기록을 고려하지만, 2개의 사용자 기록은 정보가 플래시 관리층으로부터 송신되는 시간에 의해 완료되지 않는다. 2개의 사용자 기록 및 액티브 세그먼트 정보가 패시브 서버에 전달되는 순서에 관해, 순서화는 액티브 서버상의 순서화와 상이할 수 있다는 것은 가능할 수 있다. 기록 중 하나는 액티브 세그먼트 정보가 패시브 노드 상에서 수신되기 전에 실제로 발생할 수 있는 반면, 다른 기록은 그 후에 발생할 수 있다. 액티브 서버 및 패시브 서버상의 순서로 혼동의 가능성이 있기 때문에, 동기 미러링 설정은 정확하지 않을 수 있는데 왜냐하면 액티브 서브 상의 동기 미러링 모듈은 패시브 서버상에 기록되었던 것으로 기록 둘 다를 잘못 해석할 수 있는 반면 실제로 기록 중 하나만이 기록될 수 있었다. 패시브 서버에 의해 저장되는 마커를 사용하여 복구를 수행하지만, 액티브 서버상의 제2 기록은 액티브 세그먼트 정보가 검색되기 전에 복구 프로세스의 일부로서 수행되었기 때문에, 제2 기록은 패시브 서버에 이동되지 않을 것이다. 동기 미러링 시스템은 기록 동작이 분실된 것을 인식하지 않을 것이다. 따라서, 마커 기반 방식을 사용하는 동기 미러링이 정확하도록, 기록 동작은 마커 정보를 검색하는 것과 동시에 발생한 기록으로 발생할 수 있었을 것의 혼동을 제거하기 위해 액티브 세그먼트 상의 검색된 마커 정보 전 및 후에 엄격히 순서화되어야 한다.
이전 섹션에서 설명된 구현예에서, 기록 배리어는 시퀀스 번호 정보가 수집되고 전송되고 있을 때 I/O 동작을 정지시킴으로써 달성될 수 있다. 동기 미러링 시스템은 액티브 세그먼트 상의 정보가 플래시 관리층으로부터 검색되기 전에 시스템 내의 모든 기록 동작이 종료했다는 것을 보장한다. 새로운 기록은 마커 정보가 검색되었을 때까지 시스템에서 허용되지 않고, 그 다음 기록 동작이 재개된다. 그러나 이것은 I/O 동작을 수행하는 맥락에서 시스템에 "일시적 고장(hiccups)"을 발생시킬 수 있다. 정보가 플래시 관리층에 의해 리턴될 때까지 종료될 기록을 정지시키는 것, 대기하는 것 및 새로운 기록이 진행하는 것을 방지하는 것 모두는 응답 시간을 증가시킬 수 있다. 예를 들어, 액티브 세그먼트(들)에 대응하는 정보가 2초마다 수집되면, I/O 동작이 수행되지 않을 때 수 밀리초 가치의 시간이 있다.
일부 구현예에서, 기록 배리어는 2-레벨 마커 방식을 사용하여 일시적 고장을 초래하는 것 없이 달성될 수 있으며, 이는 레드-블랙 마커 방식으로 알려져 있을 수 있다. 이와 같은 구현예에서, 액티브 서버상의 기록 동작은 액티브 서버상의 기록 트랜잭션이 2개의 타입 중 하나로 카테고리화되는 단계에서 수행되며, 이는 예시적 목적을 위해 레드 단계(또는 레드 기록 단계) 및 블랙 단계(또는 블랙 기록 단계)로 언급될 수 있다.
기록 동작은 레드 단계 다음에, 블랙 단계 다음에, 레드 단계 다음에 등의 순서로 액티브 서버상에서 수행된다. 레드 단계에서 기록 동작을 수행하지만, 플래시 관리층은 마지막 블랙 단계에서 활성이었던 세그먼트에 대한 정보를 검색한다. 블랙 단계에 대한 기록 동작을 수행하지만, 플래시 관리층은 마지막 레드 단계에 대응하는 액티브 세그먼트 상의 정보를 검색한다. 따라서, 동기 미러링 시스템은 시스템으로 들어가고 있는 세그먼트 정보 검색 및 새로운 기록 동작을 시스템에 오러랩한다.
일부 구현예에서, 기록 동작이 블랙 단계에서 수행될 때, 플래시 관리층은 블랙 단계에서 활성인 세그먼트(들)의 시퀀스 번호(들)(및 기록되는 액티브 세그먼트(들) 내의 메모리 블록의 시퀀스 번호(들))를 검색하고 그것을 시퀀스 번호(들)가 블랙 단계에서 액티브 세그먼트에 대응하여 저장된다는 표시로 액티브 세그먼트에 대한 DRAM 기록에 저장한다. 유사하게, 레드 단계 내의 기록 동작 동안, 플래시 관리층은 액티브 세그먼트(들)의 시퀀스 번호(들)를 시퀀스 번호(들)가 레드 단계에서 액티브 세그먼트에 대응하여 저장된다는 표시로 DRAM 기록에 저장할 수 있다. 예를 들어, 메모리 서버(500)가 액티브 서버를 표현하면, 세그먼트(522)는 블랙 단계에서 액티브 세그먼트가 될 수 있었다. 따라서, 플래시 관리층은 시퀀스 번호가 블랙 단계와 연관되는 것을 표시하는, 세그먼트(522)의 시퀀스 번호 및 방금 기록된 세그먼트(522) 내의 메모리 블록을 DRAM 기록에 저장한다. 다음 레드 단계에서, 세그먼트(522 및 524) 둘 다가 기록될 수 있다. 플래시 관리층은 시퀀스 번호가 레드 단계와 연관되는 것을 표시하는 세그먼트(522 및 524)의 시퀀스 번호를 (각각의 세그먼트 내의 메모리 블록의 시퀀스 번호와 함께) DRAM 기록에 저장한다.
일부 구현예에서, 플래시 관리층은 상이한 단계에 대응하는 개별 DRAM 기록을 유지할 수 있다. 이와 같은 구현예에서, 제1 DRAM 기록은 블랙 단계에서 액티브 세그먼트에 대응하는 시퀀스 번호를 저장하기 위해 사용될 수 있는 반면, 제2 DRAM 기록은 레드 단계 등에서 액티브 세그먼트에 대응하는 시퀀스 번호를 저장하기 위해 사용될 수 있다.
플래시 관리층에 의해 검색되는 액티브 세그먼트(들) 상의 정보에 의해 제공되는 속성은 정보가 표현하는 마지막 단계까지 정확하다는 것이다. 정보는 정보가 검색되는 동안에 수행되는 현재 기록 동작에 대해 정확하지 않을 수 있다.
레드 단계에 대응하는 기록 동작이 수행되고 있는 반면 블랙 단계에 대응하는 액티브 세그먼트(들) 상의 정보가 검색되고 있을 때, 레드 단계 기록 동작은 블랙 단계 액티브 세그먼트 정보가 검색되도록 정지하지 않아야 한다. 레드 단계에 대응하는 기록 동작은 계속될 수 있다. 그러나 블랙단계에 대응하는 모든 이전 기록 동작은 블랙 단계 액티브 세그먼트 정보가 검색되기 전에 완료해야 하고, 블랙 단계 내의 새로운 기록 동작은 블랙 단계 액티브 세그먼트 정보의 검색이 완료했을 때까지 시작하지 않을 수 있다.
동기 미러링 동작의 파이프라이닝(pipelining)은 기록 동작을 카테고리화하고 상이한 시간에 상이한 단계에서 액티브 세그먼트에 기록함으로써 달성된다. 기록 배리어는 2개의 마커와 협력하고, 기록을 단계로 분해하고, 마지막 완료된 단계에 대응하는 세그먼트 및 블록 시퀀스 번호를 검색함으로써 처리된다.
2-레벨 마커 방식으로 패시브 서버에 송신되는 정보는 마지막 기록 단계에서 기록된 모든 액티브 세그먼트에 대응하는 시퀀스 번호를 포함한다는 점이 주목되어야 한다. 세그먼트는 또한 현재 기록 단계에서 활성인 일부 세그먼트를 포함한다.
패시브 서버에서, 액티브 서버로부터 수신된 시퀀스 번호 정보는 마커로 저장된다. 2-레벨 마커 방식을 활용하는 구현예에서, 패시브 서버는 다수의 마커를 저장할 수 있다. 예를 들어, 서버(500)는 패시브 서버를 나타내는 것으로 취해질 때, 마커(542 및 544)를 저장할 수 있다. 마커(542)는 블랙 단계에서 액티브 세그먼트에 대응하는 시퀀스 번호를 포함할 수 있는 반면, 마커(544)는 레드 단계에서 액티브 세그먼트에 대응하는 시퀀스 번호를 포함할 수 있다.
일부 구현예에서, 패시브 서버는 마커와 연관되는 기록 단계를 식별하는 정보를 저장할 수 있다. 위에 설명된 예에서, 패시브 서버는 블랙 단계와 연관되는 마커(542), 및 레드 단계와 연관되는 마커(544)를 식별하는 정보를 저장할 수 있다.
2-레벨 마커 방식의 일부 구현예에서, 패시브 서버가 크래시 복구 동안에 마커를 액티브 서버에 송신할 때, 패시브 서버는 그것이 액티브 서버로부터 수신했던 정보에 대응하는 두 번째 마지막 마커를 송신한다. 이것은 패시브 서버에서의 두 번째 마지막 마커가 액티브 서버에서의 이전 기록 단계에 대응하므로, 이전에 설명된 기록 배리어 문제로 인해 부분 재동기화 동안에 데이터가 손실되지 않는 것을 보장하기 위해 수행된다.
예를 들어, 액티브 서버는 레드 기록 단계가 활성일 때 블랙 기록 단계에서 액티브 세그먼트와 연관되는 시퀀스 번호를 한 번에 송신한다. 시퀀스 번호는 패시브 서버에서의 마커(542)에 저장된다. 그 후에, 액티브 서버는 레드 기록 단계에서 액티브 세그먼트와 연관되는 시퀀스 번호를 송신하며, 이는 마커(544) 패시브 서버에서의 마커(544)에 저장된다. 패시브 서버는 마커(544)를 저장한 후에 장애를 겪는다. 따라서, 패시브 서버가 다시 동작할 때, 패시브 서버에 저장된 마지막 마커는 544인 반면, 두 번째 마지막 마커는 542이다. 복구 동작 동안, 패시브 서버는 마커(542)에 저장되는 시퀀스 번호를 액티브 서버에 송신한다.
2-레벨 마커 구현예에서, 크래시 복구 후에 부분 재동기화를 위해 시퀀스 번호를 액티브 서버에 송신할 때, 패시브 서버는 또한 연관된 기록 단계를 지정할 수 있다. 이와 같은 구현예에서, 액티브 서버 내의 동기 미러링 모듈(550)은 패시브 서버로부터 수신되는 마커 정보에 기초하여 액티브 세그먼트에 대한 질의를 플래시 관리층에 송신할 때 액티브 세그먼트 정보가 요구되는 것에 대응하는 기록 단계를 지정할 수 있다. 따라서, 플래시 관리층은 질의 된 기록 단계에 대응하는 가장 최근의 액티브 세그먼트의 시퀀스 번호로 응답한다.
액티브 서버 내의 동기 미러링 모듈(550)은 플래시 관리층으로부터 검색되는 가장 최근의 액티브 세그먼트의 시퀀스 번호를, 패시브 서버로부터 수신되는 마커에 포함되는 시퀀스 번호와 비교한다. 플래시 관리층으로부터 리턴되는 시퀀스 번호와 패시브 서버로부터의 마커에서 언급된 시퀀스 번호의 차이는 패시브 서버로부터의 마커에서 언급된 시퀀스 번호에 대응하는 세그먼트가 패시브 서버에 송신되기 때문에 액티브 서버에서 수행되었던 기록 동작을 표시한다. 결정된 기록 동작은 크래시로 인해 패시브 서버에서 수행되지 않을 수 있다. 상술한 것은 나중에 기록되는 세그먼트에 대한 시퀀스 번호와 비교하여, 시퀀스 번호가 나중에 기록되는 세그먼트보다 높은 것을 가정하다.
크래시로 인해 패시브 서버에 기록되지 않을 수 있는 기록 동작이 결정되면, 동기 미러링 모듈(550)은 이전에 설명된 바와 같이, 위에서 식별된 기록 동작에 대응하는 물리 플래시 블록이 유효 논리 블록을 계속해서 표현하는지를 확인하기 위해 플래시 관리층에 질의할 수 있다.
동기 미러링 모듈(550)은 식별된 기록에 대응하는 물리 플래시 블록이 유효 논리 블록을 계속해서 표현하는 것을 검증하면, 이때 동기 미러링 모듈은 기록 및 식별된 기록에 대응하는 논리 메모리 블록을 검색하고 그것을 패시브 서버에 송신한다. 한편, 동기 미러링 모듈(550)은 식별된 기록에 대응하는 하나 이상의 물리 플래시 블록이 더 이상 유효 논리 블록을 표현하지 않는 것을 결정하면, 이때 동기 미러링 모듈은 연관된 기록 또는 부정확한 논리 메모리 블록을 송신하지 않는다. 이와 같은 경우에, 동기 미러링 모듈은 나머지 기록 및 대응하는 논리 메모리 블록(계속해서 유효함) 검색하고 그것을 패시브 서버에 송신한다.
일부 구현예에서, 액티브 서버가 마커와 연관되는 기록 단계를 표시하는 패시브 서버의 마커를 수신할 때, 액티브 서버는 표시된 기록 단계에 대응하는 새로운 기록 동작을 수행하고 있을 수 있다는 점이 주목되어야 한다. 예를 들어, 액티브 서버는 마커(542)에 포함되는 시퀀스 번호가 블랙 기록 단계 동안에 기록된 것을 표시하는 정보를 패시브 서버 마커(542)로부터 수신한다. 액티브 서버가 마커(542)를 수신할 때, 액티브 서버는 블랙 기록 단계의 새로운 사이클에서 새로운 기록 동작을 수행하고 있을 수 있다.
일부 다른 구현예에서, 액티브 서버가 마커와 연관되는 기록 단계를 나타내는 마커를 패시브 서버로부터 수신할 때, 액티브 서버는 상이한 기록 단계에 대응하는 새로운 기록 동작을 수행하고 있을 수 있다. 예를 들어, 액티브 서버는 마커(542)에 포함되는 시퀀스 번호가 블랙 기록 단계 동안에 기록된 것을 표시하는 정보를 갖는 마커(542)를 패시브 서버로부터 수신한다. 액티브 서버가 마커(542)를 수신할 때에, 액티브 서버는 레드 기록 단계의 사이클에서 새로운 기록 동작을 수행하고 있을 수 있다.
2-레벨 마커 방식이 레드 및 블랙 단계를 참조하여 이전 섹션에서 설명되었지만, 기록 단계에 기인한 컬러는 단지 예시적 목적을 위한 것이고, 본 구현예의 기능과 관계가 없다는 점이 이해될 것이다. 다른 컬러, 또는 컬러와 상이한 일부 다른 적절한 식별 정보는 설명된 구현예를 변경하는 것 없이 상이한 카테고리 및 단계에 할당될 수 있다.
더욱이, 이전 섹션은 2-레벨 마커 방식의 개념을 설명하지만, 구현예는 위에 예시된 2-레벨들과 상이한 멀티 레벨 마커 방식을 이용하는 시스템에 동일하게 적용 가능할 수 있다. 이와 같은 경우에, 다수의 기록 단계가 있을 수 있으며, 상이한 마커는 각각의 기록 단계와 연관된다.
일부 구현예에서, 동기 미러링 시스템은 세그먼트가 블루 단계 및 그린 단계와 같은, 2개의 단계 중 하나로 카테고리화되는 2-레벨 마커 방식을 사용할 수 있고, 기록 동작은 상이한 단계에서 상이한 액티브 세그먼트에 기록된다. 블루 단계가 활성일 때 대칭 시스템이 기록 동작을 수신하면, 동기 미러링 모듈은 블루 단계와 연관되는 액티브 세그먼트 상에 기록 동작을 수행한다. 기록 동작이 그린 단계에서 수신되면, 동기 미러링 모듈은 그린 단계와 연관되는 액티브 세그먼트 상에 기록 동작을 수행하고, 이는 블루 단계와 연관되는 액티브 세그먼트와 상이할 수 있다.
상이한 마커는 상이한 단계와 연관될 수 있고, 마커는 그것의 대응하는 단계가 활성일 때 개별적으로 갱신될 수 있다. 예를 들어, 위에 설명된 블루 단계를 위한 마커 및 그린 단계를 위한 다른 마커가 있을 수 있다.
위의 구현예는 세그먼트가 블루 및 글린 단계를 참조하여 위에 설명된 것과 유사한 방식으로, 수개의 카테고리 중 하나로 카테고리화되는 멀티 레벨 마커 방식에 확장될 수 있다. 이와 같은 경우에, 상이한 마커는 상이한 단계 각각과 연관될 수 있고, 마커는 그 각각의 단계에서 액티브 세그먼트에 대응하는 정보를 저장할 수 있다. 그러나 일부의 경우에, 마커는 상이한 단계에 관하여 얽매이지 않을 수 있다. 이와 같은 구현예에서, 각각의 마커는 모든 단계에서 액티브 세그먼트에 대응하는 정보를 저장할 수 있다.
이전 섹션에 설명된 구현예는 마커 개념을 사용하여 동기 미러링을 제공하며, 메모리 기록 동작을 더욱 효율적이게 한다. 예를 들어, 재난 복구 로그 및/또는 비중복 기록 로그로의 기록과 연관되는 지연 속도가 제거된다. 성능의 균일성은 기록 동작이 본래 순차적 또는 임의적인지에 상관없이 달성된다. 추가적인 재난 복구 로그 또는 비중복 기록 로그 대신에 플래시 관리층의 내부에 의존함으로써, 성능의 더 많은 강건성은 작업 부하(workload) 사이의 보다 소수의 변화로 인해 획득될 수 있다.
재난 복구 로그를 이용하는 구현예에서, 추가 기록 증폭 구성요소가 추가되며, 이는 어떤 소량의 데이터를 기록하기 위해 처리되는 추가 메모리를 언급한다. 따라서, 플래시 메모리의 지오메트리(geometry)가 플래시 스토리지 매체에 대해 제한된 수의 기록을 허용하면, 재난 복구 로그는 데이터 기록에 대한 플래시 메모리 매체의 수명을 감소시킬 수 있다. 예를 들어, 4 KB 기록을 수행한 작업 부하를 가정하면, 모든 4 KB 기록에 대해 하나의 재난 복구 로그 기록은 기록을 개방하기 위해 수행되고, 기록을 폐쇄하기 위해 4 KB 기록 및 그 다음 다른 재난 복구 로그 기록을 수행하고, 시스템은 3배의 기록 증폭을 효율적으로 도입했다. 따라서, 플래시 메모리 디바이스는 그것이 비동기 미러링 방식으로 사용되는 경우일 때와 비교하여 그것의 수명 동안 데이터 기록 수의 전체 1/3을 지원할 수 있다.
따라서, 재난 복구 로그로 인한 추가 기록이 회피될 수 있으면, 더 긴 수명은 대체 상황과 비교하여 그 저장 요소로부터 달성될 수 있다(예를 들어, 위의 예에서 3배 이상). 이것은 동기 미러링 마커에 대한 개념을 사용하여 가능하다. 따라서, 마커를 사용하는 동기 미러링은 높은 성능, 높은 내구성 및 상이한 작업 부하에 걸쳐 더 예상 가능한 성능을 제공한다.
도 6은 메모리 서버 내의 메모리 블록에 데이터를 기록하는데 사용될 수 있는 예시적 프로세스(600)를 도시한다. 프로세스(600)는 동기 미러링 구현예에서의 액티브 서버에 의해, 예를 들어 메모리 서버(500)에 의해 실행될 수 있다. 따라서, 다음 섹션은 마스터 컨트롤러(502), 슬레이브 컨트롤러(514, 516, 51J, 51K) 및 플래시 변환 테이블(530)을 포함하는 메모리 카드(501)의 플래시 관리층에 의해 수행되는 바와 같은 프로세스(600)를 설명한다. 그러나 프로세스는 또한 다른 시스템 및 시스템 구성에 의해 수행될 수 있다.
프로세스(600)는 메모리에 기록하는 응용 데이터를 수신한다(602). 예를 들어, 메모리 서버(500)는 상위 계층 응용 또는 운영 체제로부터 기록 동작을 수신할 수 있다. 기록 동작은 메모리 카드(501)에서 플래시 메모리 다이(504, 506, 51J 또는 51K)와 같은, 메모리 서버(500)와 연관되는 영구 저장소에 저장하는 데이터를 포함할 수 있다.
현재 단계 및 액티브 세그먼트가 식별된다(604). 예를 들어, 메모리 서버(500)는 메모리 카드(501)에 데이터를 저장하는 2-레벨 마커 방식을 구현할 수 있다. 따라서, 기록 동작을 수신하면, 메모리 카드(501) 내의 플래시 관리층은 레드 2개의 단계, 즉 레드 단계 또는 블랙 단계 중 어느 것이 데이터를 기록하기 위해 현재 활성인지를 판단한다. 플래시 관리층은 또한 예를 들어 DRAM에서 유지되는 기록으로부터 액티브 세그먼트의 시퀀스 번호를 룩업함으로써 데이터가 현재 기록 단계에서 기록되는 액티브 세그먼트를 결정한다.
플래시 관리층은 액티브 세그먼트가 채워졌는지를 판단한다(606). 예를 들어, 플래시 관리층은 현재 단계에 대한 액티브 세그먼트 내의 모든 기록 페이지가 채워졌는지를 체크한다.
액티브 세그먼트가 채워지지 않은 것으로 결정되면, 플래시 관리층은 응용 데이터를 액티브 세그먼트 내의 다음 이용 가능 블록에 기록한다(608). 예를 들어, 액티브 세그먼트는 524일 수 있다. 플래시 관리층은 세그먼트(524) 내에서 다음 이용 가능 기록 페이지를 결정하고 응용 데이터를 다음 이용 가능 기록 페이지에 저장할 수 있다. 이러한 맥락에서, 세그먼트가 RAID 스트라이프 내의 플래시 메모리 다이에 분산되는 소거 블록의 집합으로 설명되지만, 세그먼트에 기록할 때, 데이터는 세그먼트 내에서 기록 페이지의 입도로 기록된다. 이전에 설명된 바와 같이, 각각의 소거 블록은 다수의 기록 페이지를 포함한다.
액티브 세그먼트 내의 다음 이용 가능 블록에 기록한 후에, 플래시 관리층은 다음 블록의 시퀀스 번호가 액티브 세그먼트에 대응하는 정보를 갱신한다(610). 예를 들어, 플래시 관리층은 방금 기록된 기록 페이지 다음에 액티브 세그먼트에서 이용할 수 있는 다음 기록 페이지의 시퀀스 번호를 저장할 수 있다. 정보는 액티브 세그먼트의 시퀀스 번호가 유지되는 DRAM 기록의 일부로서 저장될 수 있다. 그 다음, 플래시 관리층은 상위 계층으로부터 다음 응용 데이터를 수신하고 데이터를 물리 메모리에 저장하는 것으로 진행한다.
한편, 액티브 세그먼트가 채워진 것으로 결정되면, 플래시 관리층은 새로운 세그먼트를 식별하고 응용 데이터를 새로운 세그먼트 내의 첫 번째 이용 가능 블록에 기록한다(612). 예를 들어, 플래시 관리층은 액티브 세그먼트에 이용할 수 있는 공간이 없다는 것을 결정할 수 있다. 따라서, 플래시 관리층은 데이터 저장하는 새로운 세그먼트로 기록에 이용할 수 있는 다음 세그먼트를 식별하고, 시퀀스 번호를 새롭게 식별된 세그먼트와 연관시킨다. 세그먼트가 순차적으로 사용되기 때문에, 새로운 세그먼트와 연관되는 시퀀스 번호는 방금 채워진 세그먼트의 시퀀스 번호와 비교하여 다음의 더 높은 번호이다. 새로운 세그먼트를 식별하면, 플래시 관리층은 응용 데이터를 새로운 세그먼트 내의 첫 번째 기록 페이지에 기록한다.
플래시 관리층은 액티브 세그먼트 및 다음 블록의 시퀀스 번호를 저장한다(614). 예를 들어, 다음 이용 가능 세그먼트가 기록을 위해 선택될 때, 플래시 관리층은 새롭게 선택된 세그먼트를 새로운 액티브 세그먼트로 식별하고, 액티브 세그먼트의 시퀀스 번호가 유지되는 DRAM 기록과 같은 액티브 세그먼트를 추적하는 내부 데이터 구조에 새로운 액티브 세그먼트의 시퀀스 번호를 저장한다.
일부 구현예에서, 플래시 관리층은 또한 방금 기록된 기록 페이지 다음에 액티브 세그먼트에서 이용할 수 있는 다음 기록 페이지의 시퀀스 번호를 저장한다. 플래시 관리층은 상위 계층으로부터 다음 응용 데이터를 수신하고 데이터를 물리 메모리에 저장하는 것으로 진행한다.
도 7은 동기 미러링을 구현하는 메모리 서버 내의 액티브 플래시 세그먼트를 식별하는데 사용할 수 있는 예시적 프로세스(700)를 도시한다. 프로세스(700)는 동기 미러링 구현예에서의 액티브 서버에 의해, 예를 들어 메모리 서버(500)에 의해 수행될 수 있다. 따라서, 다음 섹션은 마스터 컨트롤러(502), 슬레이브 컨트롤러(514, 516, 51J, 51K), 및 플래시 변환 테이블(530)을 포함하는 메모리 카드(501) 내의 플래시 관리층에 의해 수행되는 바와 같은 프로세스(700)를 설명한다. 그러나 프로세스(700)는 또한 다른 시스템 및 시스템 구성에 의해 수행될 수 있다.
액티브 서버는 프로세스(600)와 동시에 프로세스(700)를 수행할 수 있다. 예를 들어, 프로세스(700)는 2-레벨 마커 방식에서 이전 단계(예컨대 블랙 단계)에 대응하는 액티브 세그먼트(들) 상에서 정보를 검색하기 위해 사용할 수 있는 반면, 프로세스(600)는 현재 단계(예컨대 레드 단계)에서 데이터를 액티브 세그먼트(들)에 저장하기 위해 동시에 수행된다.
프로세스(700)는, 질의가 동기 미러링 모듈로부터 수신될 때 수행된다(702). 예를 들어, 메모리 서버(500)는 동기 미러링 구현예에서의 액티브 서버일 수 있다. 메모리 카드(501) 내의 플래시 관리층과 같은, 액티브 서버 내의 플래시 관리층은 액티브 세그먼트(들) 상의 정보에 대하여 동기 미러링 모듈(550)로부터 질의를 수신할 수 있다.
플래시 관리층은 현재 단계 및 이전 단계를 식별한다(704). 예를 들어, 동기 미러링 모듈(550)로부터 질의를 수신하면, 메모리 카드(501) 내의 플래시 관리층은 2-레벨 마커 방식에서 2개의 단계 중 어느 것이 현재 기록 단계인지 그리고 따라서 어느 단계가 이전 사이클에 기록되었는지를 판단한다. 플래시 관리층은 레드 단계가 현재 활성이고, 따라서 블랙 단계가 이전 라운드에 기록된 것을 결정할 수 있다.
플래시 관리층은 이전 단계에 대응하는 액티브 세그먼트(들)의 시퀀스 번호(들)를 검색한다(706). 이전에 설명된 바와 같이, 2-레벨 마커 방식에서, 동기 미러링 모듈에 송신되는 액티브 세그먼트 상의 정보는 이전 기록 단계에서 갱신된 정보에 대응한다. 예를 들어, 레드 단계가 현재 활성이면, 플래시 관리층은 예를 들어 액티브 세그먼트 상의 정보를 저장하는 DRAM 기록으로부터, 블랙 단계가 활성이었을 때 이전 사이클에 기록된 액티브 세그먼트(들)의 시퀀스 번호(들)를 검색한다. 이전 단계에 대응하는 액티브 세그먼트(들)의 시퀀스 번호(들)와 함께, 플래시 관리층은 액티브 세그먼트(들) 내의 다음 이용 가능 메모리 블록(들)을 나타내는 액티브 세그먼트(들) 내의 오프셋(들)을 검색한다.
일부 구현예에서, 시퀀스 번호(들)는 플래시 메모리 다이 내의 저장 위치로부터 검색될 수 있다. 예를 들어, 522가 이전 단계에서 기록된 액티브 세그먼트에 대응하면, 플래시 관리층은 플래시 메모리(504) 내의 위치(522a)로부터 522에 관한 정보를 검색한다.
플래시 관리층은 검색된 시퀀스 번호를 동기 미러링 모듈에 송신한다(710). 예를 들어, 플래시 관리층은 이전 단계에 대응하는 액티브 세그먼트(들)의 검색된 시퀀스 번호(들)를 동기 미러링 모듈(550)에 송신한다. 일부 구현예에서, 플래시 관리층은 또한 각각의 세그먼트(들) 내의 다음 이용 가능 메모리 블록(들)을 나타내는 이전 단계에 대응하는 액티브 세그먼트(들) 내의 오프셋(들)을 송신한다. 그러나 다른 구현예에서, 플래시 관리층은 액티브 세그먼트(들)의 시퀀스 번호(들)만을 송신한다. 따라서, 동기 미러링 모듈(550)은 액티브 서버 내의 저장 요소의 일부가 가장 최근에 기록된 정보를 갖는다.
도 8은 플래시 기반 스토리지를 사용하는 액티브 및 패시브 메모리 서버 사이에서 동기 미러링을 수행하는데 사용할 수 있는 예시적 프로세스(800)를 도시한다. 프로세스(800)는 동기 미러링 구현에서의 액티브 서버에 의해 예를 들어 동기 미러링 설정에서 액티브 서버를 나타내는 메모리 서버(500)에 의해 수행될 수 있다. 따라서, 다음 섹션은 마스터 컨트롤러(502), 슬레이브 컨트롤러(514, 516, 51J, 51K), 플래시 변환 테이블(530)을 포함하는 메모리 카드(501) 내의 플래시 관리층과 상호작용함으로써, 메모리 서버(500) 내의 동기 미러링 모듈(550)에 의해 수행되는 바와 같은 프로세스(800)에 대해 설명한다. 그러나 프로세스는 또한 다른 시스템 및 시스템 구성에 의해 실행 될 수 있다.
프로세스(800)의 일부로서, 동기 미러링 모듈은 응용 데이터를 패시브 서버에 송신한다(802). 예를 들어, 메모리 서버(500)는 사용자 응용과 같은 상위 계층 응용, 및/또는 운영 체제로부터 기록 동작을 수신할 수 있다. 메모리 서버(500)는 메모리 카드(501) 상의 플래시 관리층을 사용하여 기록 동작과 함께 수신되는 데이터를 로컬 저장 요소, 예를 들어 메모리 카드(501)에 기록한다. 동시에, 메모리 서버(500) 내의 동기 미러링 모듈(550)은 데이터를 포함하는 기록 동작을 메모리 카드(501)에 기록되는 데이터를 미러링하는 패시브 서버에 송신한다.
일부 구현예에서, 동기 미러링 모듈(550)은 메모리 서버(500)가 동기 미러링 구성에서의 액티브 서버일 때에만 기록 동작을 패시브 서버에 송신한다. 일부 구현예에서, 동기 미러링 구성은 액티브 서버로서 구성되는 메모리 서버(500)를 제외하고, 다수의 패시브 서버를 포함할 수 있다. 이와 같은 구현예에서, 동기 미러링 모듈(550)은 기록 동작을 패시브 서버 중 하나 이상에 송신할 수 있다.
동기 미러링 모듈은 액티브 세그먼트 상의 정보를 패시브 서버에 주기적으로 송신한다(804). 예를 들어, 동기 미러링 모듈(550)은 최근 기록된 플래시 세그먼트 상의 정보에 대해 로컬 저장 요소(즉, 메모리 카드(501)) 상의 플래시 관리층에 질의한다. 질의는 균일한 시간 간격에서 주기적으로 이루어질 수 있다. 대안적으로, 어떤 임계 수의 기록 동작이 패시브 서버에 송신될 때 질의가 이루어질 수 있다. 대안적으로, 로컬 저장 요소 상의 물리 메모리의 어떤 임계 용량이 기록될 때 질의가 이루어질 수 있다. 예를 들어, 메모리 카드(501) 상의 플래시 메모리 다이의 이용 가능 용량의 소정 퍼센트(예를 들면 5%)가 채워졌을 때 질의가 이루어질 수 있다. 동기 미러링 모듈(550)은 질의를 구성하기 위해 메모리 카드(501)의 이용 가능 용량을 추적할 수 있다.
질의에 기초하여, 동기 미러링 모듈(550)은 이전에 설명된 바와 같이, 액티브 세그먼트 상의 정보를 플래시 관리층으로부터 수신한다. 정보는 액티브 세그먼트의 시퀀스 번호, 및 액티브 세그먼트 내의 다음 이용 가능 메모리 블록에 대응하는 세그먼트 내의 오프셋을 포함할 수 있다. 일부 구현예에서, 다수의 액티브 세그먼트가 있을 수 있고, 플래시 관리층으로부터 수신되는 정보는 모든 액티브 세그먼트에 대응하는 시퀀스 번호 및 오프셋을 포함할 수 있다. 동기 미러링 모듈(550)은 액티브 세그먼트 상의 정보를 액티브 서버(500)에 저장되는 데이터를 미러링하는 패시브 서버(들)에 송신한다.
이전에 설명된 2-레벨 레드-블랙 마커 방식과 같은, 멀티 레벨 마커 방식을 사용하는 구현예에서, 동기 미러링 모듈(550)은 또한 이전에 설명된 바와 같이, 액티브 세그먼트에 대응하는 기록 단계상의 정보를 패시브 서버에 송신할 수 있다. 예를 들어, 블랙 단계에서 기록되는 액티브 세그먼트의 시퀀스 번호를 송신할 때, 동기 미러링 모듈(550)은 또한 기록 단계가 블랙 단계인 것을 표시하는 정보를 송신한다.
동기 미러링 모듈은 패시브 서버로부터 복구 메시지를 수신한다(806). 예를 들어, 액티브 서버(500)에 저장되는 데이터를 미러링하고 있었던 패시브 서버는 어떤 이유로 실패할 수도 있다. 패시브 서버가 장애로부터 복구될 때, 패시브 서버는 패시브 서버가 정지된 기간 동안 액티브 엔드에 기록될 수 있었던 데이터의 부분 재동기화를 수행하기 위해 복구 메시지를 액티브 서버(500)에 송신할 수 있다. 복구 메시지는 액티브 서버(500) 내의 동기 미러링 모듈(550)에 의해 처리된다.
동기 미러링 모듈은 마커 정보 복구 메시지로부터 마커 정보를 추출한다(808). 예를 들어, 장애 조건으로부터 복구될 때, 패시브 서버는 액티브 엔드로부터 수신된 마지막 마커를 검색하고, 마지막 마커를 복구 메시지의 일부로 액티브 서버(500)에 송신한다. 액티브 서버(500) 내의 동기 미러링 모듈(550)은 복구 메시지를 처리함으로써 마커 정보를 판독한다.
동기 미러링 모듈은 플래시 관리층으로부터 현재 액티브 세그먼트(들) 상의 현재 정보를 검색한다(810). 예를 들어, 패시브 서버가 실패한 후에 갱신될 수 있었던 플래시 메모리 블록을 결정하기 위해, 동기 미러링 모듈(550)은 질의를 로컬 저장 요소, 즉 메모리 카드(501) 내의 플래시 관리층에 송신한다. 플래시 관리층은 질의가 플래시 관리층에 의해 수신될 때 활성인 하나 이상의 세그먼트 상의 정보로 응답한다. 동기 미러링 모듈은 플래시 관리층으로부터, 최근 갱신된 세그먼트 내의 메모리 블록과 함께, 하나 이상의 세그먼트를 결정할 수 있다.
2-레벨 마커 방식을 이용하는 구현예에서, 패시브 서버로부터 수신되는 마커는 마커가 연관되는 기록 단계상의 정보(예를 들어, 마커가 레드 단계 또는 블랙 단계와 연관되는지)를 포함한다. 이와 같은 경우에, 패시브 서버는 2개의 기록 단계에 대응하는 2개의 마커를 저장한다. 데이터 복구를 위한 마커를 액티브 서버에 송신할 때, 패시브 서버는 그것이 수신했던 두 번째 마지막 마커를 송신한다. 이전에 설명된 바와 같이, 패시브 서버에 의해 수신되는 두 번째 마지막 마커가 액티브 서버에서 이전 기록 단계에 대응하므로, 두 번째 마지막 마커는 부분 재동기화 동안, 데이터가 기록 배리어로 인해 손실되지 않는 것을 보장하기 위해 송신된다.
동기 미러링 모듈은 탐색 정보를 추출 마커 정보와 비교함으로써 패시브 서버에 미러링되지 않은 저장된 메모리 블록을 결정한다(812). 예를 들어, 동기 미러링 모듈(550)은 패시브 서버로부터 수신되는 정보로부터 추출된 마커 정보에 기초하여, 패시브 서버에 저장되었던 마지막 세그먼트(들)의 시퀀스 번호(들)를 결정할 수 있다. 동기 미러링 모듈(550)은 또한 로컬 저장 요소의 플래시 관리층에서 송신되는 정보로부터, 로컬 스토리지에 기록되었던 최근 세그먼트(들)의 시퀀스 번호(들)를 결정할 수 있다. 2개의 시퀀스 번호(들)의 차이는 로컬 스토리지에 기록되지만, 패시브 서버에 저장되지 않았던 세그먼트(들)를 제공한다. 따라서, 이러한 세그먼트에 저장되는 데이터는 예를 들어 대응하는 기록 동작이 액티브 서버상의 동기 미러링 모듈(550)에 의해 패시브 서버에 송신되었을 때 패시브 서버가 실패했기 때문에 패시브 서버에 미러링되지 않았다.
동기 미러링 모듈은 결정된 물리 블록에 대응되는 논리 메모리 블록을 변환 테이블로부터 룩업한다(814). 예를 들어, 로컬 스토리지에 기록되지만, 패시브 서버에 저장되지 않도록 결정되는 세그먼트는 메모리 카드(501)에서 물리 메모리 상의 정보를 제공한다. 동기 미러링 모듈(550)은 물리 메모리 블록을 논리 메모리 블록에 매핑하기 위해 메모리 카드(501) 상의 플래시 관리층에 질의할 수 있으며, 이는 그것이 실패했을 때 패시브 서버에 의해 누락된 기록 동작과 연관되는 논리 메모리 블록일 수 있다. 플래시 관리층은 플래시 변환 테이블(530)을 사용하여 물리 메모리 블록에 대응하는 논리 메모리 블록을 룩업하고, 논리 메모리 블록 상의 정보를 동기 미러링 모듈(550)에 송신할 수 있다.
동기 미러링 모듈은 논리 메모리 블록에 대응하는 응용 데이터를 패시브 서버에 송신할 수 있다(818). 예를 들어, 동기 미러링 모듈(550)은 물리 메모리블록으로부터, 메모리 카드(501)에 저장되지만 패시브 서버에 저장되지 않은 미가공 응용 데이터를 결정할 수 있다. 플래시 관리층으로부터 논리 메모리 블록 상의 정보를 수신하면, 동기 미러링 모듈(550)은 또한 논리 메모리 블록에 물리 메모리 블록의 매핑을 획득할 수 있다. 따라서, 동기 미러링 모듈(550)은 논리 메모리 블록 및 응용 데이터를 패시브 서버에 송신할 수 있다.
패시브 서버는 응용 데이터를 그것의 물리 메모리에 저장하고, 논리 블록에 대해, 응용 데이터가 저장되는 물리 메모리 블록의 동일한 매핑을 결정하기 위해 논리 메모리 블록 상의 수신된 정보를 사용한다. 이러한 방식으로, 패시브 서버에 의해 분실된 데이터는 그것이 실패했을 때 복구 단계 동안에 미러링될 수 있다. 따라서, 부분 재동기화는 재난 복구 로그 및 비중복 기록 로그의 사용 없이 달성될 수 있다.
본 명세서에 설명되는 시스템 및 기술의 다양한 구현예는 디지털 전자 회로, 집적 회로, 특별히 설계된 ASIC(application specific integrated circuit), 컴퓨터 하드웨어, 펌웨어, 소프트웨어, 및/또는 그것의 조합으로 실현될 수 있다. 이러한 여러 가지 구현예는 적어도 하나의 프로그램가능 프로세서를 포함하는 프로그램가능 시스템상에서 실행 가능하고 그리고/또는 해석가능한 하나 이상의 컴퓨터 프로그램에서의 구현예를 포함할 수 있으며, 이는 특수 또는 일반 목적이고, 저장 시스템, 적어도 하나의 입력 디바이스, 및 적어도 하나의 출력 디바이스로부터 데이터 및 명령어를 수신하고, 데이터 및 명령어를 그것에 송신하도록 결합될 수 있다.
이들 컴퓨터 프로그램(프로그램, 소프트웨어, 소프트웨어 응용 또는 코드로서도 알려짐)은 프로그램가능 프로세서에 대한 기계 명령어를 포함하고, 하이 레벨 절차 및/또는 객체 지향 프로그래밍 언어, 및/또는 어셈블리/기계 언어로 구현될 수 있다. 본 명세서에 사용된 바와 같이, 용어 "기계 판독가능 매체" "컴퓨터 판독가능 매체"는 기계 명령어를 기계 판독가능 신호로 수신하는 기계 판독가능 매체를 포함하며, 기계 명령어 및/또는 데이터를 프로그램가능 프로세서에 제공하기 위해 사용되는 임의의 컴퓨터 프로그램 제품, 장치 및/또는 디바이스(예를 들어, 자기 디스크, 광 디스크, 메모리, 프로그램가능 로직 디바이스(PLD))를 언급한다. 용어 "기계 판독가능 신호"는 기계 명령어 및/또는 데이터를 프로그램가능 프로세서에 제공하기 위해 사용되는 임의의 신호를 언급한다.
명령어의 프로그램의 실행을 위한 적절한 프로세서는 예로서, 일반 및 특수 목적 마이크로프로세서 둘 다, 및 임의의 종류의 컴퓨터의 유일한 프로세서 또는 다수의 프로세서 중 하나를 포함한다. 일반적으로, 프로세서는 판독 전용 메모리 또는 랜덤 액세스 메모리 또는 둘 다로부터 명령어 및 데이터를 수신할 것이다. 컴퓨터의 요소는 명령어를 실행하는 프로세서 및 명령어 및 데이터를 저장하는 하나 이상의 메모리를 포함할 수 있다. 일반적으로, 컴퓨터는 또한 데이터 파일을 저장하는 하나 이상의 대량 저장 디바이스를 포함하거나, 그것과 통신하도록 동작적으로 결합될 것이고; 이와 같은 디바이스는 자기 디스크, 예컨대 내부 하드 디스크 및 제거식 디스크; 광자기 디스크; 및 광 디스크를 포함한다. 컴퓨터 프로그램 명령어 및 데이터를 유형적으로 구체화하는데 적절한 저장 디바이스는 예로서 반도체 메모리 디바이스, 예컨대 EPROM, EEPROM, 및 플래시 메모리 디바이스; 자기 디스크 예컨대 내부 하드 디스크 및 제거식 디스크; 광자기 디스크; 및 CD-ROM 및 DVD-ROM 디스크를 포함하는, 비휘발성 메모리의 모든 형태를 포함한다. 프로세서 및 메모리는 ASIC(application-specific integrated circuit)에 의해 보충되거나, 그것에 통합될 수 있다.
사용자와의 상호작용을 제공하기 위해, 본 명세서에 설명되는 시스템 및 기술은 정보를 사용자에게 디스플레이하는 디스플레이 디바이스(예를 들어, CRT(cathode ray tube) 또는 LCD(liquid crystal display) 모니터) 및 사용자가 입력을 컴퓨터에 제공할 수 있는 키보드 및 포인팅 디바이스(예를 들어, 마우스 또는 트랙볼)를 갖는 컴퓨터상에서 구현될 수 있다. 다른 종류의 디바이스는 또한 사용자와의 상호작용을 제공하기 위해 사용될 수 있고; 예를 들어, 사용자에게 제공되는 피드백은 임의의 형태의 감각 피드백(예를 들어, 시각 피드백, 청각 피드백, 또는 촉각 피드백)일 수 있고; 음향, 스피치, 또는 촉각 입력을 포함하는, 사용자로부터의 입력은 임의의 형태로 수신될 수 있다.
본 명세서에 설명되는 시스템 및 기술은 백 엔드 구성요소를 (예를 들어, 데이터 서버로) 포함하거나, 미들웨어 구성요소(예를 들어, 응용 서버)를 포함하거나, 프런트 엔드 구성요소(예를 들어, 사용자가 본 명세서에 설명되는 시스템 및 기술의 구현예와 상호작용할 수 있는 그래픽 사용자 인터페이스 또는 웹 브라우저를 갖는 클라이언트 컴퓨터), 또는 이와 같은 백 엔드, 미들웨어, 또는 프런트 엔드 구성요소의 임의의 조합을 포함하는 컴퓨팅 시스템으로 구현될 수 있다. 시스템의 구성요소는 디지털 데이터 통신(예를 들어, 통신 네트워크)의 임의의 형태 또는 매체에 의해 상호 연결될 수 있다. 통신 네트워크의 예는 근거리 통신망(LAN), 광역 통신망(WAN), 및 the 인터넷을 포함한다.
컴퓨팅 시스템은 클라이언트 및 서버를 포함할 수 있다. 클라이언트 및 서버는 일반적으로 서로로부터 멀리 떨어져 있고 전형적으로 통신 네트워크를 통해 상호작용한다. 클라이언트 및 서버의 관계는 각각의 컴퓨터상에서 실행하고 서로 클라이언트-서버 관계를 갖는 컴퓨터 프로그램에 의해 발생한다.
다수의 구현예가 설명되었다. 그럼에도 불구하고, 다양한 수정은 본 발명의 사상 및 범위로부터 벗어나는 것 없이 이루어질 수 있다는 점이 이해될 것이다. 예를 들어, 많은 이러한 문서는 메시징 및 매핑 응용에 대해 설명되었지만, 대화식 프로그램 가이드, 웹 페이지 내비게이션 및 주밍, 및 다른 이와 같은 응용과 같은, 다른 형태의 그래픽 응용이 또한 처리될 수 있다.
게다가, 도면에 도시된 논리 흐름은 원하는 결과를 달성하기 위해, 도시된 특정의 순서, 또는 순차적인 순서를 요구하지 않는다. 게다가, 다른 단계는 설명된 흐름으로부터 제공될 수 있거나, 단계는 그것으로부터 제거될 수 있고, 다른 구성요소는 설명된 시스템에 추가되거나, 그것으로부터 제거될 수 있다. 따라서, 다른 실시예는 하기 청구항의 범위 내에 있다.

Claims (32)

  1. 방법으로서,
    제1 비대칭 메모리 디바이스에 저장하는 제1 데이터를 수신하는 단계로서, 판독 동작의 지연 속도는 비대칭 메모리 디바이스 내의 기록 동작의 지연 속도와 상이한 단계;
    제1 기록 단계를 현재 기록 단계로 식별하는 단계;
    상기 제1 비대칭 메모리 디바이스에 포함되는 제1 세그먼트를 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별하는 단계로서, 세그먼트는 비대칭 메모리 디바이스 내의 물리 메모리 위치의 논리 매핑을 포함하고 단일 동작에서 소거되는 물리 메모리 위치의 일부와 연관되는 단계;
    상기 제1 데이터를 상기 제1 세그먼트에 기록하는 단계로서, 상기 제1 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제1 세그먼트에 포함되는 제1 메모리 블록에 기록되는 단계;
    상기 제1 데이터를 상기 제1 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 상기 제1 세그먼트 및 상기 제1 메모리 블록이 상기 제1 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 저장하는 단계;
    상기 비대칭 메모리에 저장하는 제2 데이터를 수신하는 단계;
    상기 제1 기록 단계가 완료되었고 제2 기록 단계가 상기 현재 기록 단계인 것을 식별하는 단계;
    상기 제1 비대칭 메모리 디바이스에 포함되는 제2 세그먼트를 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별하는 단계;
    상기 제2 데이터를 상기 제2 세그먼트에 기록하는 단계로서, 상기 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제2 세그먼트에 포함되는 제2 메모리 블록에 기록되는 단계; 및
    상기 제2 데이터를 상기 제2 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 상기 제2 세그먼트 및 상기 제2 메모리 블록이 상기 제2 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 상기 제2 세그먼트 및 상기 제2 메모리 블록과 연관되는 정보를 저장하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 요청을 동기 미러링 모듈로부터 수신하는 단계;
    상기 요청에 응답하여, 제1 기록 단계 및 상기 기록 단계 중 어느 것이 완료되었고 어느 것이 상기 현재 기록 단계인지를 판단하는 단계;
    상기 제1 기록 단계가 완료되었고 상기 제2 기록 단계가 상기 현재 기록 단계인 것을 결정하는 것에 기초하여, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 저장된 정보를 검색하는 단계; 및
    상기 제1 세그먼트 및 상기 제1 메모리 블록이 상기 제1 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 상기 동기 미러링 모듈에 송신하는 단계를 포함하는 방법.
  3. 제2항에 있어서,
    상기 동기 미러링 모듈에 의해, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 제1 질의를 송신하는 단계;
    상기 제1 질의에 응답하여 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 수신하는 단계;
    상기 제1 세그먼트 및 상기 제1 메모리 블록이 상기 제1 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를, 상기 제1 비대칭 메모리 디바이스와 유사한 데이터를 저장하도록 구성되고 네트워크 연결에 의해 상기 제1 비대칭 메모리 디바이스에 연결되는 제2 비대칭 메모리 디바이스에 송신하는 단계로서, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보는 데이터를 저장하도록 구성되는 메모리 위치와 다른 제1 메모리 위치 내의 제1 마커로 상기 제2 비대칭 메모리 디바이스에 저장되는 단계;
    상기 동기 미러링 모듈에 의해, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 제2 질의를 송신하는 단계로서, 상기 제2 질의는 상기 제1 질의가 송신된 후에 송신되는 단계;
    상기 제1 질의에 응답하여 상기 제2 세그먼트 및 상기 제2 메모리 블록과 연관되는 정보를 수신하는 단계; 및
    상기 제2 세그먼트 및 상기 제2 메모리 블록이 상기 제2 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 상기 제2 세그먼트 및 상기 제2 메모리 블록과 연관되는 정보를 상기 제2 비대칭 메모리 디바이스에 송신하는 단계로서, 상기 제2 세그먼트 및 상기 제2 메모리 블록과 연관되는 정보는 데이터를 저장하도록 구성되는 메모리 위치와 다른 제2 메모리 위치 내의 제2 마커로 상기 제2 비대칭 메모리 디바이스에 저장되는 단계를 포함하는 방법.
  4. 제3항에 있어서,
    상기 제1 질의 또는 상기 제2 질의를 송신하는 단계는,
    상기 동기 미러링 모듈에 의해, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보를 질의하는 임계값이 도달하는지를 판단하는 단계; 및
    상기 임계값이 도달하는 것을 결정하는 것에 기초하여, 상기 제1 질의 또는 상기 제2 질의를 송신하는 단계를 포함하는 방법.
  5. 제3항에 있어서,
    상기 제1 세그먼트 및 상기 제1 메모리 블록이 상기 제1 기록 단계에서 기록되는 것을 표시하는 정보는 상기 제1 마커와 함께 상기 제2 비대칭 메모리 디바이스에 저장되고, 상기 제2 세그먼트 및 상기 제2 메모리 블록이 상기 제2 기록 단계에서 기록되는 것을 표시하는 정보는 상기 제2 마커와 함께 상기 제2 비대칭 메모리 디바이스에 저장되는 방법.
  6. 제3항에 있어서,
    상기 제1 및 제2 메모리 위치는 랜덤 액세스 메모리(RAM) 및 비휘발성 비대칭 메모리로 구성되는 그룹으로부터 선택되는 방법.
  7. 제3항에 있어서,
    상기 동기 미러링 모듈에서 그리고 상기 제2 비대칭 메모리 디바이스로부터, 상기 제1 마커의 사본을 포함하는 메시지를 수신하는 단계로서, 상기 메시지는 상기 제2 비대칭 메모리 디바이스가 정지로부터 복구되었던 것을 표시하는 단계;
    상기 메시지를 수신하는 것에 기초하여, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 새로운 질의를 송신하는 단계;
    상기 새로운 질의에 응답하여 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보를 수신하는 단계로서, 상기 새로운 세그먼트는 상기 제1 기록 단계 동안에 기록되는 단계;
    상기 제1 마커의 수신된 사본으로부터 추출되는 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보를 상기 새로운 세그먼트 및 상기 새로운 메모리 블록과 연관되는 정보와 비교하는 단계로서, 상기 비교는 데이터를 상기 제1 기록 단계 또는 상기 제2 기록 단계에서 기록하는 동안에 수행되는 단계;
    상기 비교에 기초하여, 상기 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스에 저장되는 데이터를 식별하는 단계; 및
    상기 식별된 데이터를 상기 제2 비대칭 메모리 디바이스에 송신하는 단계를 포함하는 방법.
  8. 제7항에 있어서,
    상기 제2 비대칭 메모리 디바이스로부터 수신되는 제1 마커의 사본은 상기 제1 세그먼트 및 상기 제1 메모리 블록이 상기 제1 기록 단계에서 기록되는 것을 표시하는 정보를 포함하고,
    상기 새로운 질의를 송신하는 단계는 상기 제1 기록 단계에서 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 새로운 질의를 송신하는 단계를 포함하는 방법.
  9. 제7항에 있어서,
    데이터가 상기 제1 세그먼트 및 상기 제1 메모리 블록에 기록되는 데이터에 비해 나중의 시간에 상기 새로운 세그먼트 및 상기 새로운 메모리 블록에 기록되고, 상기 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스에 저장되는 데이터를 식별하는 단계는,
    상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 상기 새로운 세그먼트 및 상기 새로운 메모리 블록과 연관되는 정보와 비교하는 것에 기초하여, 상기 제1 마커가 상기 제2 비대칭 메모리 디바이스에 송신된 후에 그리고 상기 제1 마커의 사본이 상기 제2 비대칭 메모리 디바이스로부터 수신되기 전에 상기 제1 비대칭 메모리 디바이스에 기록되었던 물리 메모리 블록을 식별하는 단계;
    상기 제1 비대칭 메모리 디바이스와 연관되는 변환 테이블을 사용하여, 상기 식별된 물리 메모리 블록에 대응하는 제1 비대칭 메모리 디바이스에서 논리 메모리 블록의 룩업을 수행하는 단계;
    상기 논리 메모리 블록이 유효 데이터를 유지하는지를 판단하는 단계; 및
    상기 논리 메모리 블록이 유효 데이터를 유지하는 것을 결정하는 것에 기초하여 상기 식별된 물리 메모리 블록 및 상기 대응하는 논리 메모리 블록을 상기 제2 비대칭 메모리 디바이스에 송신하는 단계를 포함하는 방법.
  10. 제9항에 있어서,
    물리 메모리 블록은 기록 페이지를 포함하고, 상기 변환 테이블은 세그먼트 및 기록 페이지의 매핑을 비대칭 메모리 디바이스 내의 논리 메모리 블록에 제공하는 방법.
  11. 제1항에 있어서,
    상기 제1 세그먼트 및 상기 제2 세그먼트 중 하나 이상은 상기 제1 기록 단계 및 상기 제2 기록 단계에서 데이터를 저장하기 위해 선택되는 방법.
  12. 제1항에 있어서,
    상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보는 상기 제1 세그먼트와 연관되는 제1 시퀀스 번호, 및 상기 제1 세그먼트 내의 제1 블록과 연관되는 제2 시퀀스 번호를 포함하며, 상기 제2 시퀀스 번호는 상기 제1 세그먼트 내의 초기 블록으로부터의 오프셋인 방법.
  13. 제1항에 있어서,
    상기 제1 및 제2 비대칭 메모리 디바이스 각각은 플래시 기반 메모리 시스템을 포함하는 방법.
  14. 시스템으로서,
    프로세서; 및
    상기 프로세서에 의해 실행 가능하고, 실행될 때, 상기 프로세서가,
    제1 비대칭 메모리 디바이스에 저장하는 제1 데이터를 수신하는 단계로서, 판독 동작의 지연 속도는 비대칭 메모리 디바이스 내의 기록 동작의 지연 속도와 상이한 단계;
    제1 기록 단계를 현재 기록 단계로 식별하는 단계;
    상기 제1 비대칭 메모리 디바이스에 포함되는 제1 세그먼트를 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별하는 단계로서, 세그먼트는 비대칭 메모리 디바이스 내의 물리 메모리 위치의 논리 매핑을 포함하고 단일 동작에서 소거되는 물리 메모리 위치의 일부와 연관되는 단계;
    상기 제1 데이터를 상기 제1 세그먼트에 기록하는 단계로서, 상기 제1 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제1 세그먼트에 포함되는 제1 메모리 블록에 기록되는 단계;
    상기 제1 데이터를 상기 제1 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 상기 제1 세그먼트 및 상기 제1 메모리 블록이 상기 제1 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 저장하는 단계;
    상기 비대칭 메모리에 저장하는 제2 데이터를 수신하는 단계;
    상기 제1 기록 단계가 완료되었고 제2 기록 단계가 상기 현재 기록 단계인 것을 식별하는 단계;
    상기 제1 비대칭 메모리 디바이스에 포함되는 제2 세그먼트를 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별하는 단계;
    상기 제2 데이터를 상기 제2 세그먼트에 기록하는 단계로서, 상기 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제2 세그먼트에 포함되는 제2 메모리 블록에 기록되는 단계; 및
    상기 제2 데이터를 상기 제2 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 상기 제2 세그먼트 및 상기 제2 메모리 블록이 상기 제2 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 상기 제2 세그먼트 및 상기 제2 메모리 블록과 연관되는 정보를 저장하는 단계를 포함하는 동작을 수행하게 하도록 구성되는 명령어를 저장하는 비일시적 기계 판독가능 매체를 포함하는 시스템.
  15. 제14항에 있어서,
    상기 프로세서가,
    가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 요청을 동기 미러링 모듈로부터 수신하는 단계;
    상기 요청에 응답하여, 제1 기록 단계 및 상기 기록 단계 중 어느 것이 완료되었고 어느 것이 상기 현재 기록 단계인지를 판단하는 단계;
    상기 제1 기록 단계가 완료되었고 상기 제2 기록 단계가 상기 현재 기록 단계인 것을 결정하는 것에 기초하여, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 저장된 정보를 검색하는 단계; 및
    상기 제1 세그먼트 및 상기 제1 메모리 블록이 상기 제1 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 상기 동기 미러링 모듈에 송신하는 단계를 포함하는 동작을 수행하게 하도록 구성되는 명령어를 포함하는 시스템.
  16. 제15항에 있어서,
    상기 프로세서가,
    상기 동기 미러링 모듈에 의해, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 제1 질의를 송신하는 단계;
    상기 제1 질의에 응답하여 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 수신하는 단계;
    상기 제1 세그먼트 및 상기 제1 메모리 블록이 상기 제1 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를, 상기 제1 비대칭 메모리 디바이스와 유사한 데이터를 저장하도록 구성되고 네트워크 연결에 의해 상기 제1 비대칭 메모리 디바이스에 연결되는 제2 비대칭 메모리 디바이스에 송신하는 단계로서, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보는 데이터를 저장하도록 구성되는 메모리 위치와 다른 제1 메모리 위치 내의 제1 마커로 상기 제2 비대칭 메모리 디바이스에 저장되는 단계;
    상기 동기 미러링 모듈에 의해, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 제2 질의를 송신하는 단계로서, 상기 제2 질의는 상기 제1 질의가 송신된 후에 송신되는 단계;
    상기 제1 질의에 응답하여 상기 제2 세그먼트 및 상기 제2 메모리 블록과 연관되는 정보를 수신하는 단계; 및
    상기 제2 세그먼트 및 상기 제2 메모리 블록이 상기 제2 기록 단계에서 기록되는 것을 표시하는 정보와 함께, 상기 제2 세그먼트 및 상기 제2 메모리 블록과 연관되는 정보를 상기 제2 비대칭 메모리 디바이스에 송신하는 단계로서, 상기 제2 세그먼트 및 상기 제2 메모리 블록과 연관되는 정보는 데이터를 저장하도록 구성되는 메모리 위치와 다른 제2 메모리 위치 내의 제2 마커로 상기 제2 비대칭 메모리 디바이스에 저장되는 단계를 포함하는 동작을 수행하게 하도록 구성되는 명령어를 포함하는 시스템.
  17. 제15항에 있어서,
    상기 제1 세그먼트 및 상기 제1 메모리 블록이 상기 제1 기록 단계에서 기록되는 것을 표시하는 정보는 상기 제1 마커와 함께 상기 제2 비대칭 메모리 디바이스에 저장되고, 상기 제2 세그먼트 및 상기 제2 메모리 블록이 상기 제2 기록 단계에서 기록되는 것을 표시하는 정보는 상기 제2 마커와 함께 상기 제2 비대칭 메모리 디바이스에 저장되는 시스템.
  18. 제15항에 있어서,
    상기 프로세서가,
    상기 동기 미러링 모듈에서 그리고 상기 제2 비대칭 메모리 디바이스로부터, 상기 제1 마커의 사본을 포함하는 메시지를 수신하는 단계로서, 상기 메시지는 상기 제2 비대칭 메모리 디바이스가 정지로부터 복구되었던 것을 표시하는 단계;
    상기 메시지를 수신하는 것에 기초하여, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 새로운 질의를 송신하는 단계;
    상기 새로운 질의에 응답하여 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보를 수신하는 단계로서, 상기 새로운 세그먼트는 상기 제1 기록 단계 동안에 기록되는 단계;
    상기 제1 마커의 수신된 사본으로부터 추출되는 제1 세그먼트 및 제1 메모리 블록과 연관되는 정보를 상기 새로운 세그먼트 및 상기 새로운 메모리 블록과 연관되는 정보와 비교하는 단계로서, 상기 비교는 데이터를 상기 제1 기록 단계 또는 상기 제2 기록 단계에서 기록하는 동안에 수행되는 단계;
    상기 비교에 기초하여, 상기 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스에 저장되는 데이터를 식별하는 단계; 및
    상기 식별된 데이터를 상기 제2 비대칭 메모리 디바이스에 송신하는 단계를 포함하는 동작을 수행하게 하도록 구성되는 명령어를 포함하는 시스템.
  19. 제18항에 있어서,
    상기 제2 비대칭 메모리 디바이스로부터 수신되는 제1 마커의 사본은 상기 제1 세그먼트 및 상기 제1 메모리 블록이 상기 제1 기록 단계에서 기록되는 것을 표시하는 정보를 포함하고,
    상기 프로세서가 새로운 질의를 송신하는 단계를 포함하는 동작을 수행하게 하도록 구성되는 명령어는 상기 프로세서가 상기 제1 기록 단계에서 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 새로운 질의를 송신하는 단계를 포함하는 동작을 수행하게 하도록 구성되는 명령어를 포함하는 시스템.
  20. 제18항에 있어서,
    데이터가 상기 제1 세그먼트 및 상기 제1 메모리 블록에 기록된 데이터에 비해 나중의 시간에 상기 새로운 세그먼트 및 상기 새로운 메모리 블록에 기록되고, 상기 프로세서가 상기 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스에 저장되는 데이터를 식별하는 단계를 포함하는 동작을 수행하게 하도록 구성되는 명령어는 상기 프로세서가,
    상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 상기 새로운 세그먼트 및 상기 새로운 메모리 블록과 연관되는 정보와 비교하는 것에 기초하여, 상기 제1 마커가 상기 제2 비대칭 메모리 디바이스에 송신된 후에 그리고 상기 제1 마커의 사본이 상기 제2 비대칭 메모리 디바이스로부터 수신되기 전에 상기 제1 비대칭 메모리 디바이스에 기록되었던 물리 메모리 블록을 식별하는 단계;
    상기 제1 비대칭 메모리 디바이스와 연관되는 변환 테이블을 사용하여, 상기 식별된 물리 메모리 블록에 대응하는 제1 비대칭 메모리 디바이스에서 논리 메모리 블록의 룩업을 수행하는 단계;
    상기 논리 메모리 블록이 유효 데이터를 유지하는지를 판단하는 단계; 및
    상기 논리 메모리 블록이 유효 데이터를 유지하는 것을 결정하는 것에 기초하여 상기 식별된 물리 메모리 블록 및 상기 대응하는 논리 메모리 블록을 상기 제2 비대칭 메모리 디바이스에 송신하는 단계를 포함하는 동작을 수행하게 하도록 구성되는 명령어를 포함하는 시스템.
  21. 제20항에 있어서, 물리 메모리 블록은 기록 페이지를 포함하고, 상기 변환 테이블은 세그먼트 및 기록 페이지의 매핑을 비대칭 메모리 디바이스 내의 논리 메모리 블록에 제공하는 시스템.
  22. 제14항에 있어서, 상기 제1 세그먼트 및 상기 제2 세그먼트 중 하나 이상은 상기 제1 기록 단계 및 상기 제2 기록 단계에서 데이터를 저장하기 위해 선택되는 시스템.
  23. 제14항에 있어서, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보는 상기 제1 세그먼트와 연관되는 제1 시퀀스 번호, 및 상기 제1 세그먼트 내의 제1 블록과 연관되는 제2 시퀀스 번호를 포함하며, 상기 제2 시퀀스 번호는 상기 제1 세그먼트 내의 초기 블록으로부터의 오프셋인 시스템.
  24. 방법으로서,
    제1 비대칭 메모리 디바이스에 저장하는 제1 데이터를 수신하는 단계로서, 판독 동작의 지연 속도는 비대칭 메모리 디바이스 내의 기록 동작의 지연 속도와 상이한 단계;
    상기 제1 비대칭 메모리 디바이스에 포함되는 제1 세그먼트를 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별하는 단계로서, 상기 제1 세그먼트는 제1 그룹의 세그먼트의 일부로 기록되고, 세그먼트는 비대칭 메모리 디바이스 내의 물리 메모리 위치의 논리 매핑을 포함하고 단일 동작에서 소거되는 물리 메모리 위치의 일부와 연관되는 단계;
    상기 제1 데이터를 상기 제1 세그먼트에 기록하는 단계로서, 상기 제1 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제1 세그먼트에 포함되는 제1 메모리 블록에 기록되는 단계;
    상기 제1 데이터를 상기 제1 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 저장하는 단계;
    상기 비대칭 메모리에 저장하는 제2 데이터를 수신하는 단계;
    상기 제1 세그먼트가 상기 제1 세그먼트에 저장되는 데이터 채워지는 것을 결정하는 단계;
    상기 제1 세그먼트가 채워진 것을 결정하는 것에 기초하여, 상기 제1 비대칭 메모리 디바이스에서 제2 그룹의 세그먼트를 선택하는 단계로서, 데이터는 상기 제1 그룹의 세그먼트와 교대로 상기 제2 그룹의 세그먼트에 기록되는 단계;
    상기 제2 그룹의 세그먼트에 포함되는 제2 세그먼트를 데이터를 기록하기 위해 이용할 수 있는 다음 세그먼트로 식별하는 단계;
    상기 제2 데이터를 상기 제2 세그먼트에 기록하는 단계로서, 상기 데이터는 데이터를 기록하기 위해 다음으로 이용할 수 있는 제2 세그먼트에 포함되는 제2 메모리 블록에 기록되는 단계; 및
    상기 제2 데이터를 상기 제2 세그먼트 내의 다음 이용 가능 메모리 블록에 기록하는 것과 관련하여, 상기 제2 세그먼트 및 상기 제2 메모리 블록과 연관되는 정보를 저장하는 단계를 포함하는 방법.
  25. 제24항에 있어서,
    가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 요청을 동기 미러링 모듈로부터 수신하는 단계;
    상기 요청에 응답하여, 제1 세그먼트 및 상기 제2 세그먼트 중 어느 것이 데이터로 가장 최근에 채워졌는지를 판단하는 단계;
    상기 제1 세그먼트가 가장 최근에 데이터 채워졌던 것을 결정하는 것에 기초하여, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 저장된 정보를 검색하는 단계; 및
    상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 상기 동기 미러링 모듈에 송신하는 단계를 포함하는 방법.
  26. 제25항에 있어서,
    상기 동기 미러링 모듈에 의해, 상기 제1 데이터 및 상기 제2 데이터를 제2 비대칭 메모리 디바이스에 송신하는 단계로서, 상기 제2 비대칭 메모리 디바이스는 상기 제1 비대칭 메모리 디바이스와 유사한 데이터를 저장하도록 구성되고, 상기 제1 비대칭 메모리 디바이스 및 상기 제2 비대칭 메모리 디바이스는 네트워크 연결에 의해 연결되는 단계;
    상기 동기 미러링 모듈에 의해, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보를 질의하는 임계값이 도달하는지를 판단하는 단계;
    상기 임계값이 도달하는 것을 결정하는 것에 기초하여, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 요청을 송신하는 단계;
    상기 요청에 응답하여 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 수신하는 단계; 및
    상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 상기 제2 비대칭 메모리 디바이스에 송신하는 단계를 포함하는 방법.
  27. 제26항에 있어서, 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보는 데이터를 저장하도록 구성되는 메모리 위치와 다른 메모리 위치 내의 제1 마커로 상기 제2 비대칭 메모리 디바이스에 저장되는 방법.
  28. 제26항에 있어서,
    상기 동기 미러링 모듈에서 그리고 상기 제2 비대칭 메모리 디바이스로부터, 상기 제1 마커의 사본을 포함하는 메시지를 수신하는 단계로서, 상기 메시지는 상기 제2 비대칭 메모리 디바이스가 정지로부터 복구되었던 것을 표시하는 단계;
    상기 메시지를 수신하는 것에 기초하여, 가장 최근에 데이터로 채워졌던 세그먼트 상의 정보에 대한 새로운 요청을 송신하는 단계;
    상기 새로운 요청에 응답하여 새로운 세그먼트 및 새로운 메모리 블록과 연관되는 정보를 수신하는 단계로서, 상기 새로운 세그먼트는 상기 제1 그룹의 세그먼트에 포함되는 단계;
    상기 제1 마커의 수신된 사본으로부터 추출되는 상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 상기 새로운 세그먼트 및 상기 새로운 메모리 블록과 연관되는 정보와 비교하는 단계로서, 상기 비교는 데이터를 상기 제2 그룹의 세그먼트에 포함되는 세그먼트에 기록하는 동안에 수행되는 단계;
    상기 비교에 기초하여, 상기 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 그룹의 세그먼트에 저장되는 데이터를 상기 제1 비대칭 메모리 디바이스에서 식별하는 단계; 및
    상기 식별된 데이터를 상기 제2 비대칭 메모리 디바이스에 송신하는 단계를 포함하는 방법.
  29. 제28항에 있어서,
    데이터가 상기 제1 세그먼트 및 상기 제1 메모리 블록에 기록되는 데이터에 비해 나중의 시간에 상기 새로운 세그먼트 및 상기 새로운 메모리 블록에 기록되고, 상기 제2 비대칭 메모리 디바이스에 저장되지 않은 제1 비대칭 메모리 디바이스 내의 제1 그룹의 세그먼트에 저장되는 데이터를 식별하는 단계는,
    상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보를 상기 새로운 세그먼트 및 상기 새로운 메모리 블록과 연관되는 정보와 비교하는 것에 기초하여, 상기 제1 마커가 상기 제2 비대칭 메모리 디바이스에 송신된 후에 그리고 상기 제1 마커의 사본이 상기 제2 비대칭 메모리 디바이스로부터 수신되기 전에 상기 제1 비대칭 메모리 디바이스에 기록되었던 상기 제1 그룹의 세그먼트에 포함되는 세그먼트에서 메모리 블록을 식별하는 단계;
    상기 제1 비대칭 메모리 디바이스와 연관되는 변환 테이블을 사용하여, 상기 제1 그룹의 세그먼트 내의 식별된 메모리 블록에 대응하는 제1 비대칭 메모리 디바이스에서 물리 메모리 위치의 룩업을 수행하는 단계;
    상기 물리 메모리 위치가 유효 데이터를 유지하는지를 판단하는 단계; 및
    상기 물리 메모리 위치로부터 상기 유효 데이터를 검색하는 단계를 포함하는 방법.
  30. 제29항에 있어서,
    메모리 블록은 기록 페이지를 포함하고, 상기 변환 테이블은 세그먼트 및 기록 페이지의 매핑을 비대칭 메모리 디바이스 내의 물리 메모리 위치에 제공하는 방법.
  31. 제24항에 있어서,
    데이터가 가장 최근에 저장된 제1 그룹의 세그먼트에 포함되는 세그먼트가 채워질 때에만, 상기 제2 그룹의 세그먼트에 포함되는 세그먼트에 데이터를 저장하는 방법.
  32. 제24항에 있어서,
    상기 제1 세그먼트 및 상기 제1 메모리 블록과 연관되는 정보는 상기 제1 세그먼트와 연관되는 제1 시퀀스 번호, 및 상기 제1 세그먼트 내의 제1 블록과 연관되는 제2 시퀀스 번호를 포함하며, 상기 제2 시퀀스 번호는 상기 제1 세그먼트 내의 초기 블록으로부터의 오프셋인 방법.
KR1020157029461A 2013-03-15 2014-03-13 비휘발성 메모리 시스템에서의 동기 미러링 KR101758544B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/842,079 2013-03-15
US13/842,079 US9135164B2 (en) 2013-03-15 2013-03-15 Synchronous mirroring in non-volatile memory systems
PCT/US2014/026773 WO2014151986A1 (en) 2013-03-15 2014-03-13 Synchronous mirroring in non-volatile memory systems

Publications (2)

Publication Number Publication Date
KR20160003657A true KR20160003657A (ko) 2016-01-11
KR101758544B1 KR101758544B1 (ko) 2017-07-14

Family

ID=51533820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157029461A KR101758544B1 (ko) 2013-03-15 2014-03-13 비휘발성 메모리 시스템에서의 동기 미러링

Country Status (8)

Country Link
US (2) US9135164B2 (ko)
EP (1) EP2972889A4 (ko)
JP (2) JP6144819B2 (ko)
KR (1) KR101758544B1 (ko)
CN (1) CN105339907B (ko)
AU (1) AU2014236657B2 (ko)
CA (1) CA2905355C (ko)
WO (1) WO2014151986A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200127122A (ko) * 2019-04-30 2020-11-10 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. 사본 처리 방법 및 노드, 저장 시스템, 서버, 판독 가능 저장 매체

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842660B1 (en) 2012-12-28 2017-12-12 Virident Systems, Llc System and method to improve enterprise reliability through tracking I/O performance metrics in non-volatile random access memory
US9286002B1 (en) 2012-12-28 2016-03-15 Virident Systems Inc. Dynamic restriping in nonvolatile memory systems
US10073626B2 (en) 2013-03-15 2018-09-11 Virident Systems, Llc Managing the write performance of an asymmetric memory system
US9135164B2 (en) 2013-03-15 2015-09-15 Virident Systems Inc. Synchronous mirroring in non-volatile memory systems
US9021188B1 (en) * 2013-03-15 2015-04-28 Virident Systems Inc. Small block write operations in non-volatile memory systems
CN103577338B (zh) * 2013-11-14 2016-06-29 华为技术有限公司 一种回收垃圾数据的方法及存储设备
US20150205541A1 (en) * 2014-01-20 2015-07-23 Samya Systems, Inc. High-capacity solid state disk drives
US9715345B2 (en) * 2014-04-25 2017-07-25 Micron Technology, Inc. Apparatuses and methods for memory management
US10430472B2 (en) * 2015-02-26 2019-10-01 Cavium, Llc Apparatus and method for collecting responses to a plurality of parallel lookup queries from a flow of packets at a network switch
US9558344B2 (en) * 2015-03-18 2017-01-31 International Business Machines Corporation Proximity based authentication for striped data
US9658794B2 (en) * 2015-05-08 2017-05-23 Sonicwall Inc. Two stage memory allocation using a cache
KR102367982B1 (ko) 2015-06-22 2022-02-25 삼성전자주식회사 데이터 저장 장치와 이를 포함하는 데이터 처리 시스템
US10180885B2 (en) * 2015-11-10 2019-01-15 Netapp, Inc. Prioritized data recovery from an object storage service and concurrent data backup
CN108701071B (zh) * 2015-12-16 2021-11-16 起元技术有限责任公司 高吞吐量、高可靠性的数据处理系统
KR102105478B1 (ko) 2015-12-16 2020-04-28 아브 이니티오 테크놀로지 엘엘시 고 쓰루풋, 고 신뢰성의 데이터 처리 시스템
US10185658B2 (en) 2016-02-23 2019-01-22 Sandisk Technologies Llc Efficient implementation of optimized host-based garbage collection strategies using xcopy and multiple logical stripes
US10289340B2 (en) * 2016-02-23 2019-05-14 Sandisk Technologies Llc Coalescing metadata and data writes via write serialization with device-level address remapping
KR102593362B1 (ko) * 2016-04-27 2023-10-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN108121663B (zh) * 2016-11-29 2022-05-03 群联电子股份有限公司 数据存储方法、存储器存储装置及存储器控制电路单元
KR20180062246A (ko) * 2016-11-30 2018-06-08 삼성전자주식회사 재분배기를 포함하는 메모리 시스템
US9747158B1 (en) * 2017-01-13 2017-08-29 Pure Storage, Inc. Intelligent refresh of 3D NAND
US10147501B1 (en) * 2017-05-30 2018-12-04 Seagate Technology Llc Data storage device with rewriteable in-place memory
KR102430791B1 (ko) * 2017-07-19 2022-08-10 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR102479483B1 (ko) * 2017-10-19 2022-12-21 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
CN108415512B (zh) * 2018-03-06 2020-05-19 三星半导体(中国)研究开发有限公司 具有近场通信功能的可穿戴设备以及近场通信控制系统
JP2021044030A (ja) * 2019-09-06 2021-03-18 株式会社東芝 磁気ディスク装置、及びサーボリード処理方法
US11615029B2 (en) * 2019-12-30 2023-03-28 Micron Technology, Inc. Full multi-plane operation enablement
KR20210131058A (ko) * 2020-04-23 2021-11-02 에스케이하이닉스 주식회사 메모리 시스템 내 데이터를 보호하는 장치 및 방법
CN112328512B (zh) * 2020-09-22 2023-07-28 北京计算机技术及应用研究所 一种应用于多控存储系统的缓存同步系统及方法
US11593309B2 (en) * 2020-11-05 2023-02-28 International Business Machines Corporation Reliable delivery of event notifications from a distributed file system
US20210191811A1 (en) * 2020-12-23 2021-06-24 Intel Corporation Memory striping approach that interleaves sub protected data words
US20230376228A1 (en) * 2022-05-17 2023-11-23 Micron Technology, Inc. Techniques for sequential access operations

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3363240A (en) * 1964-06-22 1968-01-09 Burroughs Corp Solid state electron emissive memory and display apparatus and method
US5276835A (en) 1990-12-14 1994-01-04 International Business Machines Corporation Non-blocking serialization for caching data in a shared cache
US5734861A (en) 1995-12-12 1998-03-31 International Business Machines Corporation Log-structured disk array with garbage collection regrouping of tracks to preserve seek affinity
US5787466A (en) 1996-05-01 1998-07-28 Sun Microsystems, Inc. Multi-tier cache and method for implementing such a system
US6018779A (en) 1997-12-15 2000-01-25 Emc Corporation System for encapsulating a plurality of selected commands within a single command and transmitting the single command to a remote device over a communication link therewith
WO2001097030A1 (en) * 2000-06-05 2001-12-20 Miralink Corporation Flexible remote data mirroring
US6895490B1 (en) 2001-04-09 2005-05-17 Matrix Semiconductor, Inc. Method for making a write-once memory device read compatible with a write-many file system
US6785169B1 (en) * 2002-04-05 2004-08-31 T-Ram, Inc. Memory cell error recovery
US7337351B2 (en) 2002-09-18 2008-02-26 Netezza Corporation Disk mirror architecture for database appliance with locally balanced regeneration
US6940777B2 (en) * 2002-10-31 2005-09-06 Renesas Technology Corp. Semiconductor device and semiconductor memory device provided with internal current setting adjustment circuit
US7158402B2 (en) * 2003-08-06 2007-01-02 Texas Instruments Incorporated Asymmetric static random access memory device having reduced bit line leakage
JP2005115562A (ja) * 2003-10-06 2005-04-28 Media Logic:Kk フラッシュｒｏｍ制御装置
US7139864B2 (en) 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
JP4582297B2 (ja) 2004-06-25 2010-11-17 日本電気株式会社 レプリケーションシステム、装置、方法、およびプログラム
JP2006107151A (ja) 2004-10-06 2006-04-20 Hitachi Ltd ストレージシステム及びストレージシステムの通信パス制御方法
US7613870B2 (en) 2004-11-18 2009-11-03 International Business Machines Corporation Efficient memory usage in systems including volatile and high-density memories
US7363421B2 (en) 2005-01-13 2008-04-22 Stmicroelectronics S.R.L. Optimizing write/erase operations in memory devices
US8452929B2 (en) 2005-04-21 2013-05-28 Violin Memory Inc. Method and system for storage of data in non-volatile media
JP2006338370A (ja) * 2005-06-02 2006-12-14 Toshiba Corp メモリシステム
US7370143B1 (en) 2005-06-20 2008-05-06 Network Appliance, Inc. Controlling write request access to a non-volatile log
CN100573476C (zh) * 2005-09-25 2009-12-23 深圳市朗科科技股份有限公司 闪存介质数据管理方法
US8060718B2 (en) 2006-06-20 2011-11-15 International Business Machines Updating a memory to maintain even wear
JP2008015769A (ja) * 2006-07-05 2008-01-24 Hitachi Ltd ストレージシステム及び書き込み分散方法
US7774556B2 (en) * 2006-11-04 2010-08-10 Virident Systems Inc. Asymmetric memory migration in hybrid main memory
US8489817B2 (en) 2007-12-06 2013-07-16 Fusion-Io, Inc. Apparatus, system, and method for caching data
WO2008105098A1 (ja) * 2007-02-28 2008-09-04 Fujitsu Limited メモリミラー化制御方法
WO2009052525A1 (en) 2007-10-19 2009-04-23 Virident Systems, Inc. Managing memory systems containing components with asymmetric characteristics
WO2009079478A1 (en) * 2007-12-14 2009-06-25 Virident Systems, Inc. Distributing metadata across multiple different disruption regions within an asymmetric memory system
US7978516B2 (en) 2007-12-27 2011-07-12 Pliant Technology, Inc. Flash memory controller having reduced pinout
US7971093B1 (en) 2008-01-16 2011-06-28 Network Appliance, Inc. Apparatus and method to proactively address hard disk drive inefficiency and failure
US8275945B2 (en) 2008-02-05 2012-09-25 Spansion Llc Mitigation of flash memory latency and bandwidth limitations via a write activity log and buffer
TW200935422A (en) 2008-02-05 2009-08-16 Phison Electronics Corp Flash memory data writing method and controller thereof
US8762661B2 (en) 2008-09-18 2014-06-24 Seagate Technology Llc System and method of managing metadata
JP2010092200A (ja) * 2008-10-07 2010-04-22 Tdk Corp メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
US8266408B2 (en) * 2009-03-17 2012-09-11 Memoir Systems, Inc. System and method for storing data in a virtualized high speed memory system
US8566508B2 (en) 2009-04-08 2013-10-22 Google Inc. RAID configuration in a flash memory data storage device
US8688896B2 (en) 2009-05-21 2014-04-01 Panasonic Corporation High speed writing mode in memory controller, nonvolatile storage device, accessing device, nonvolatile storage system, and method and program for writing data
KR101638061B1 (ko) 2009-10-27 2016-07-08 삼성전자주식회사 플래시 메모리 시스템 및 그것의 플래시 조각 모음 방법
TWI421870B (zh) 2009-10-30 2014-01-01 Phison Electronics Corp 用於快閃記憶體的資料寫入方法及其控制器與儲存系統
US8285918B2 (en) 2009-12-11 2012-10-09 Nimble Storage, Inc. Flash memory cache for data storage device
US8621145B1 (en) 2010-01-29 2013-12-31 Netapp, Inc. Concurrent content management and wear optimization for a non-volatile solid-state cache
US8239617B1 (en) 2010-02-12 2012-08-07 Emc Corporation Enterprise data storage system using multi-level cell flash memory
US8650446B2 (en) 2010-03-24 2014-02-11 Apple Inc. Management of a non-volatile memory based on test quality
US8499227B2 (en) 2010-09-23 2013-07-30 Micron Technology, Inc. Memory quality monitor based compensation method and apparatus
JP5752267B2 (ja) 2011-01-11 2015-07-22 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 同時要求スケジューリング
US9213594B2 (en) 2011-01-19 2015-12-15 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for managing out-of-service conditions
US8957458B2 (en) * 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
US20130019057A1 (en) 2011-07-15 2013-01-17 Violin Memory, Inc. Flash disk array and controller
US8583868B2 (en) 2011-08-29 2013-11-12 International Business Machines Storage system cache using flash memory with direct block access
US8627021B2 (en) 2011-08-31 2014-01-07 Qualcomm Incorporated Method and apparatus for load-based prefetch access
US8874828B2 (en) 2012-05-02 2014-10-28 Apple Inc. Systems and methods for providing early hinting to nonvolatile memory charge pumps
WO2014015409A1 (en) 2012-07-24 2014-01-30 Institute Of Computer Science Of The Foundation For Research And Technology - Hellas (Ics-Forth) System and method for implementing ssd-based i/o caches
US20140068182A1 (en) 2012-09-04 2014-03-06 Drobo, Inc. Storage Virtualization In A Block-Level Storage System
US9280497B2 (en) 2012-12-21 2016-03-08 Dell Products Lp Systems and methods for support of non-volatile memory on a DDR memory channel
US9135164B2 (en) 2013-03-15 2015-09-15 Virident Systems Inc. Synchronous mirroring in non-volatile memory systems
US9122588B1 (en) 2013-03-15 2015-09-01 Virident Systems Inc. Managing asymmetric memory system as a cache device
US10073626B2 (en) 2013-03-15 2018-09-11 Virident Systems, Llc Managing the write performance of an asymmetric memory system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200127122A (ko) * 2019-04-30 2020-11-10 베이징 바이두 넷컴 사이언스 앤 테크놀로지 코., 엘티디. 사본 처리 방법 및 노드, 저장 시스템, 서버, 판독 가능 저장 매체

Also Published As

Publication number Publication date
EP2972889A1 (en) 2016-01-20
CN105339907A (zh) 2016-02-17
KR101758544B1 (ko) 2017-07-14
JP6294518B2 (ja) 2018-03-14
US9135164B2 (en) 2015-09-15
CA2905355A1 (en) 2014-09-25
CN105339907B (zh) 2019-02-22
CA2905355C (en) 2018-02-27
AU2014236657A1 (en) 2015-10-08
US20160004612A1 (en) 2016-01-07
JP2016512365A (ja) 2016-04-25
US20140281138A1 (en) 2014-09-18
JP6144819B2 (ja) 2017-06-07
EP2972889A4 (en) 2016-11-30
AU2014236657B2 (en) 2017-11-02
US9734027B2 (en) 2017-08-15
JP2017102964A (ja) 2017-06-08
WO2014151986A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
KR101758544B1 (ko) 비휘발성 메모리 시스템에서의 동기 미러링
CN111433732B (zh) 存储设备以及由存储设备执行的计算机实现的方法
US9898196B1 (en) Small block write operations in non-volatile memory systems
US9811285B1 (en) Dynamic restriping in nonvolatile memory systems
US8209587B1 (en) System and method for eliminating zeroing of disk drives in RAID arrays
US9075710B2 (en) Non-volatile key-value store
US7814273B2 (en) Dynamically expandable and contractible fault-tolerant storage system permitting variously sized storage devices and method
US8725934B2 (en) Methods and appratuses for atomic storage operations
US20150301964A1 (en) Methods and systems of multi-memory, control and data plane architecture
US20040210731A1 (en) Systems and methods for striped storage migration
US10324782B1 (en) Hiccup management in a storage array
KR20180106867A (ko) 키 밸류 솔리드 스테이트 드라이브
US20230068214A1 (en) Storage system
KR20210131058A (ko) 메모리 시스템 내 데이터를 보호하는 장치 및 방법
CN102158538B (zh) 一种存储资源的管理方法及装置
CN102147714B (zh) 一种网络存储系统的管理方法及装置
CN114415979B (zh) 存储装置的处理方法、计算机设备及存储装置
US20220398156A1 (en) Distributed multi-level protection in a hyper-converged infrastructure
US11467904B2 (en) Storage system and control method of the same
US11409666B2 (en) Techniques for providing I/O hints using I/O flags

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant