KR20160002342A - Method of manufacturing semiconductor device, and semiconductor device - Google Patents
Method of manufacturing semiconductor device, and semiconductor device Download PDFInfo
- Publication number
- KR20160002342A KR20160002342A KR1020150069516A KR20150069516A KR20160002342A KR 20160002342 A KR20160002342 A KR 20160002342A KR 1020150069516 A KR1020150069516 A KR 1020150069516A KR 20150069516 A KR20150069516 A KR 20150069516A KR 20160002342 A KR20160002342 A KR 20160002342A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- oxide
- semiconductor film
- film
- etching
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 176
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims abstract description 114
- 238000005530 etching Methods 0.000 claims abstract description 70
- 239000011787 zinc oxide Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 51
- 239000000203 mixture Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 27
- 239000007788 liquid Substances 0.000 claims description 24
- 230000002378 acidificating effect Effects 0.000 claims description 14
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 12
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 8
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 claims description 4
- 239000004327 boric acid Substances 0.000 claims description 4
- 150000001735 carboxylic acids Chemical class 0.000 claims description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical group O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 4
- 229910001887 tin oxide Inorganic materials 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 150000001412 amines Chemical class 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 33
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052725 zinc Inorganic materials 0.000 abstract description 4
- 239000011701 zinc Substances 0.000 abstract description 4
- 239000002344 surface layer Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 101
- 239000010410 layer Substances 0.000 description 43
- 239000000243 solution Substances 0.000 description 24
- 239000010409 thin film Substances 0.000 description 20
- 239000007864 aqueous solution Substances 0.000 description 19
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 238000002161 passivation Methods 0.000 description 8
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000002253 acid Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 235000006408 oxalic acid Nutrition 0.000 description 4
- 229910001923 silver oxide Inorganic materials 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- WGCXSIWGFOQDEG-UHFFFAOYSA-N [Zn].[Sn].[In] Chemical compound [Zn].[Sn].[In] WGCXSIWGFOQDEG-UHFFFAOYSA-N 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- BVKZGUZCCUSVTD-UHFFFAOYSA-N carbonic acid Chemical compound OC(O)=O BVKZGUZCCUSVTD-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003512 tertiary amines Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
Description
본 발명은, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이며, 특히, 산화물 반도체 디바이스의 제조 방법 및 산화물 반도체 트랜지스터를 갖는 반도체 디바이스에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device, and more particularly, to a method of manufacturing an oxide semiconductor device and a semiconductor device having an oxide semiconductor transistor.
박막 트랜지스터를 화소 스위치로 이용하는 액정 디스플레이에 있어서는, 박막 트랜지스터의 채널층에 비정질 실리콘(아모퍼스 실리콘)을 채용한 액정 디스플레이가 주류이다. 그러나, 아모퍼스 실리콘을 채용한 채널층으로는 액정 디스플레이의 높은 요구 사양을 실현하는 것이 곤란해지고 있다. 또한, 최근에는 자발광(自發光) 디바이스이며 대전류(大電流) 구동이 필요한 유기 EL(일렉트로루미네선스)의 백플레인용 박막 트랜지스터로서도, 아모퍼스 실리콘보다 양호한 특성을 갖는 산화물 반도체가 주목받고 있다.In a liquid crystal display using a thin film transistor as a pixel switch, a liquid crystal display employing amorphous silicon (amorphous silicon) as a channel layer of the thin film transistor is the mainstream. However, it is difficult to realize a high requirement of a liquid crystal display as a channel layer employing amorphous silicon. In recent years, oxide semiconductors having better characteristics than amorphous silicon have been attracting attention as thin film transistors for organic EL (electroluminescence) backplanes which are self-luminous devices and require large current driving.
산화물 반도체는 화학 증착법(CVD)으로 성막되는 아모퍼스 실리콘과는 달리 스퍼터링법으로 성막할 수 있기 때문에, 막의 균질성이 우수하여 액정 디스플레이의 대형화, 고정세화(高精細化)의 요구에 대응할 수 있다. 또한, 산화물 반도체는 아모퍼스 실리콘보다 온(on) 특성이 우수하며 고휘도·고콘트라스트화, 고속 구동에 유리한데다, 오프 시의 리크 전류가 낮아 소비 전력 저감(전력 절전)도 기대할 수 있다. 또한, 스퍼터링법은 대면적에의 고균일(高均一) 성막이 가능한데다, 화학 증착법에 비해서 저온에서의 성막이 가능하기 때문에, 박막 트랜지스터를 구성하는 재료로서 내열성이 낮은 재료를 선택할 수 있다는 이점이 있다.Unlike amorphous silicon which is formed by chemical vapor deposition (CVD), oxide semiconductors can be formed by a sputtering method. Therefore, the oxide semiconductors are excellent in the homogeneity of the film and can meet the demands for enlargement and fineness of the liquid crystal display. In addition, the oxide semiconductor has better on-characteristics than amorphous silicon and is advantageous for high brightness, high contrast, and high-speed driving. In addition, the oxide semiconductor can be expected to reduce power consumption (power saving). Further, the sputtering method can form a film with a high uniformity in a large area and can form a film at a lower temperature as compared with the chemical vapor deposition method. Therefore, an advantage that a material having low heat resistance can be selected as a material constituting the thin film transistor have.
액정 디스플레이의 채널층에 바람직한 산화물 반도체로서, 예를 들면 인듐갈륨아연 복합 산화물(이하, 「IGZO(등록상표)」라 함) 등이 알려져 있으며, IGZO를 이용한 반도체 디바이스도 알려져 있다(예를 들면, 특허문헌 1 참조).As an oxide semiconductor preferable for a channel layer of a liquid crystal display, for example, an indium gallium zinc composite oxide (hereinafter referred to as " IGZO (registered trademark) ") is known, and a semiconductor device using IGZO is also known (for example, Patent Document 1).
IGZO는 전극 가공 프로세스에 대한 내성이 부족하기 때문에, 에칭 스톱층의 형성이 필요한 등 저비용 제조가 곤란했다. 한편, 인듐주석아연 복합 산화물(이하, ITZO라 함), 아연주석 복합 산화물(이하, ZTO라 함)과 같은 전극 가공 프로세스에의 내성이 큰 산화물 반도체 재료도 제안되게 되었다(예를 들면, 특허문헌 2, 3 참조). 특히, ZTO는 희소 금속이나 산업 이용률이 높은 원소를 그다지 사용하고 있지 않으므로, 비용면, 지속성의 관점에서 유망한 산화물 반도체 재료이다.Since IGZO is insufficient in the resistance to the electrode working process, it is difficult to manufacture the IGZO at a low cost such as the formation of an etching stop layer. On the other hand, an oxide semiconductor material having a high resistance to an electrode working process such as an indium tin zinc composite oxide (hereinafter referred to as ITZO) and a zinc tin composite oxide (hereinafter referred to as ZTO) has also been proposed (for example, 2 and 3). In particular, ZTO is a promising oxide semiconductor material in terms of cost and sustainability because it rarely uses rare metals or elements with high industrial utilization rates.
상기한 종래기술에 있어서, 산화아연을 주성분으로 한 산화물 반도체를 채널층에 채용한 박막 트랜지스터를 이용해서 액정 디스플레이를 제조하려고 하면 제조 공정에 이하의 문제가 존재한다. 여기에서, 산화아연을 주성분으로 함이란, 산화아연을 조성비(전체를 1로 했을 때의 구성 원자수의 비)로 0.5(50원자%) 이상 함유하는 것을 말하며, 채널층 전체의 평균, 혹은 채널층 내부의 임의의 개소에서 샘플링된 조성에서, 산화아연을 조성비로 0.5 이상 함유하면 된다.In the above-mentioned prior art, if a liquid crystal display is manufactured by using a thin film transistor in which an oxide semiconductor containing zinc oxide as a main component is adopted as a channel layer, the following problems exist in the manufacturing process. Here, the main component of zinc oxide means that the zinc oxide contains 0.5 (50 at.%) Or more of the composition ratio (the ratio of the number of constituent atoms when the whole is taken as 1) It is only necessary to contain zinc oxide at a composition ratio of 0.5 or more in a composition sampled at an arbitrary point in the layer.
도 2에 산화아연을 주성분으로 한 산화물 반도체(예를 들면, 산화아연을 조성비로 0.5 이상 함유하는 ZTO)에 의한 박막 트랜지스터의 제조 공정 단면도를 나타낸다. 박막 트랜지스터의 제조 공정에서는, 기판(3) 위에 산화아연을 함유하는 산화물 반도체막(2)으로 이루어지는 채널층을 성막하고, 채널을 형성하는 영역을 포토레지스트층(1)에 의해 덮는다(A). 다음으로 포토레지스트층(1)을 노광·현상해서 마스크 형상으로 가공하고(B), 마스크를 통해서 에칭 가공을 행한다(C).FIG. 2 is a sectional view showing a manufacturing process of a thin film transistor by an oxide semiconductor containing zinc oxide as a main component (for example, ZTO containing zinc oxide in a composition ratio of 0.5 or more). In the manufacturing process of the thin film transistor, the channel layer made of the
이때, 산화물 반도체막(2) 표면에 존재하는 산화아연상(酸化亞鉛相)이 포토레지스트층(1)의 현상 공정에서 용이하게 가공됨으로써, 수 ㎛나 되는 큰 사이드 에칭이 형성되는 경우가 있다. 통상 포토레지스트를 형성할 경우에는, 산화물 반도체 최표면을 오존 처리나 표면 개질제 처리를 행하여, 포토레지스트와 산화물 반도체가 강고하게 밀착된다. 그러나, 산화아연을 주성분으로 한 산화물 반도체의 경우에는, 약산이나 약알칼리, 조건에 따라서는 물로도 용이하게 에칭되어버리는 산화아연상이 표면에 존재하기 때문에, 포토레지스트를 현상하기 위한 약알칼리성의 약품에 의해도 산화물 반도체막(2) 표면이 에칭된다. 포토레지스트 현상 시에 현상액에 의해 제거되는 산화물 반도체막 부분을 4로 나타낸다(B). 심할 경우에는 포토레지스트가 벗겨져 버리는 경우도 있다. 이 상태에서 산화물 반도체막(2)을 가공하기 위한 에칭 처리를 더 행함으로써 사이드 에칭이 더 확대된다. 산화물 반도체 에칭에 의해 더 진행된 사이드 에칭 영역을 5로 나타낸다(C).At this time, a zinc oxide (zinc oxide) phase present on the surface of the
이 사이드 에칭에 의해서는, 디바이스를 설계대로 형성하는 것이 곤란하며 제조 수율의 저하도 야기하기 때문에 제조상 바람직하지 않다. 이 현상은 특히, 산화아연 함유율이 높은 산화물 반도체 재료에 특이적으로 보인다. 한편, 산화인듐, 산화갈륨, 산화 주석 등, 부동태층(不動態層), 즉 부식 작용에 저항하는 산화 피막을 형성하기 쉬운 산화물이 주성분인 산화물 반도체 재료에서는 거의 보이지 않는 현상이다.Due to this side etching, it is difficult to form the device as designed and the production yield is lowered. This phenomenon appears particularly specific to oxide semiconductor materials having a high zinc oxide content. On the other hand, a passive layer (passivation layer) such as indium oxide, gallium oxide, or tin oxide, that is, an oxide semiconductor material which is prone to form an oxide film that is resistant to corrosion, is hardly visible.
본 발명은, 발명자들에 의하여 발견된 상기와 같은 과제를 감안하여 이루어진 것이며, 산화아연을 주성분으로 하는 산화물 반도체막 가공 시의 사이드 에칭을 억제한 산화물 반도체 디바이스의 제조 방법 및 사이드 에칭을 억제한 반도체 디바이스를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems found by the inventors of the present invention, and it is an object of the present invention to provide a method of manufacturing an oxide semiconductor device in which side etching is suppressed at the time of processing an oxide semiconductor film containing zinc oxide as a main component, And to provide a device.
상기 과제를 달성하기 위하여, 본원 발명은, 전체를 1로 했을 때, 산화아연을 조성비로 0.5 이상 함유하는 산화물 반도체막을 이용한 반도체 장치의 제조 방법으로서, 산화물 반도체막을 형성하는 제1 공정, 산화물 반도체막 위에 마스크 재료막을 형성하는 제2 공정, 마스크 재료막을 가공해서 산화물 반도체막을 가공하기 위한 마스크를 형성하는 제3 공정, 마스크를 이용해서 산화물 반도체막을 가공하는 제4 공정을 갖고, 제1 공정 후, 제2 공정 전에, 산화물 반도체막 표면의 적어도 일부를 제거하는 전처리 공정을 갖는다. 이 전처리에 의하여, 산화물 반도체막 표면의 산화아연상을 제거하고나서 마스크 재료막을 형성할 수 있다. 따라서, 이 마스크 재료막과 반도체막은 강고하게 접합되어 추후의 에칭 공정에 의한 사이드 에칭을 저감할 수 있다.In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device using an oxide semiconductor film containing zinc oxide at a composition ratio of 0.5 or more, wherein the oxide semiconductor film is formed by a first step, A third step of forming a mask for processing the oxide semiconductor film by processing the mask material film and a fourth step of processing the oxide semiconductor film by using a mask, And a pretreatment step of removing at least a part of the surface of the oxide semiconductor film before the second step. By this pretreatment, a mask material film can be formed after the oxidized oxide film on the surface of the oxide semiconductor film is removed. Therefore, the mask material film and the semiconductor film are firmly bonded, and the side etching by the subsequent etching process can be reduced.
전처리 공정은, 바람직한 구체예로서는, 산화물 반도체막을 수소 이온 지수(pH) 3 이상 14 이하의 처리액을 이용하여 세정한다. 처리액은, 산화물 반도체막 중, 산화아연상 부분의 에칭 속도가 다른 부분보다 빨라지도록 선택하면 된다.As a preferred specific example, the pretreatment step is to clean the oxide semiconductor film with a treatment solution having a hydrogen ion index (pH) of 3 or more and 14 or less. The treatment liquid may be selected so that the etching rate of the oxidized-heteroatom portion in the oxide semiconductor film is faster than the other portions.
또한, 본 발명에 따른 반도체 장치는, 기판과, 당해 기판 위에 직접 또는 다른 층을 개재해서 형성되며 에칭 가공에 의해 패터닝된 산화물 반도체막으로 구성된 채널층과, 채널층과 직접 또는 다른 층을 개재해서 전기적으로 접속되는 소스·드레인 전극과, 채널층에 직접 또는 다른 층을 개재해서 적층된 게이트 전극에 의해 구성된 트랜지스터를 갖는다. 산화물 반도체막은, 막 전체의 평균값으로서 산화아연을 조성비로 0.5 이상 함유하는 산화물로 이루어지며, 또한 산화물 반도체막이 기판과 반대측에서 다른 막과 접하는 표면의 적어도 일부에 있어서는, 산화아연의 조성비가, 다른 금속 산화물의 조성비보다 작게 되어 있다. 이렇게, 산화물 반도체막 표면에 존재하는 산화아연상이 작게 되어 있기 때문에, 제조 프로세스 중에서 이용하는 에칭용 마스크와 산화물 반도체막 표면의 접합이 강고해져 사이드 에칭을 억제할 수 있다. 따라서, 가공 정밀도가 높은 반도체 장치로 된다.A semiconductor device according to the present invention includes a substrate, a channel layer formed of an oxide semiconductor film formed on the substrate directly or through another layer and patterned by etching, and a channel layer formed directly or through another layer Source and drain electrodes electrically connected to each other, and a transistor constituted by a gate electrode laminated directly or through another layer in the channel layer. The oxide semiconductor film is composed of an oxide containing zinc oxide as an average value of at least 0.5 in composition ratio and at least a part of the surface of the oxide semiconductor film which is in contact with the other film on the opposite side of the substrate, Is smaller than the composition ratio of the oxide. In this way, since the oxidized zinc phase present on the surface of the oxide semiconductor film is small, bonding between the etching mask used in the manufacturing process and the surface of the oxide semiconductor film becomes strong, and side etching can be suppressed. Thus, a semiconductor device with high processing accuracy is obtained.
본 발명에 따르면, 산화아연을 함유하는 산화물 반도체 재료를 이용한 박막 트랜지스터를 이용한 반도체 장치의 고수율의 제조 방법이 제공된다. 또한, 당해 방법에 의해 만들어진 가공 정밀도가 향상된 반도체 장치가 제공된다.According to the present invention, there is provided a method of manufacturing a high-yield semiconductor device using a thin film transistor using an oxide semiconductor material containing zinc oxide. In addition, there is provided a semiconductor device with improved processing precision produced by the method.
도 1은 본 발명의 실시예의 전처리에 의해, 미리 산화아연을 함유하는 산화물 반도체막 표면의 산화아연상을 제거함으로써, 사이드 에칭이 억제되는 과정을 설명하기 위한 공정 단면도.
도 2는 산화아연을 함유하는 산화물 반도체막이, 포토레지스트 형성 시, 산화물 반도체 에칭 시에 산화아연상이 에칭됨으로써, 사이드 에칭이 진행되는 과정을 설명하기 위한 공정 단면도.
도 3은 본 발명의 실시예에 따른 바텀 게이트 톱 콘택트형 박막 트랜지스터의 제조 공정을 설명하는 공정 단면도.
도 4는 본 발명의 실시예에 따른 바텀 게이트 톱 콘택트형 박막 트랜지스터의 제조 공정을 설명하는 공정 단면도(계속).
도 5는 실시예의 알칼리성 처리액에 의한 처리를 ZTO 산화물 반도체막에 적용한 경우의 표면 처리 효과를 나타내는 도표.
도 6은 실시예의 약산성 처리액에 의한 처리를 ZTO 산화물 반도체막에 적용한 경우의 표면 처리 효과를 나타내는 도표.
도 7은 실시예의 전처리를 행한 경우와 행하지 않은 경우의 사이드 에칭량을 비교하는 도표.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a process sectional view for explaining a process in which side etching is suppressed by removing an oxide silver oxide on the surface of an oxide semiconductor film containing zinc oxide in advance by the pretreatment of the embodiment of the present invention. FIG.
2 is a process sectional view for explaining a process in which an oxide semiconductor film containing zinc oxide undergoes side etching by etching an oxide semiconductor oxide during the formation of a photoresist during oxide semiconductor etching.
3 is a process cross-sectional view illustrating a manufacturing process of a bottom gate top contact type thin film transistor according to an embodiment of the present invention.
FIG. 4 is a process sectional view for explaining a manufacturing process of a bottom gate top contact type thin film transistor according to an embodiment of the present invention (continuing). FIG.
5 is a chart showing a surface treatment effect when the treatment with the alkaline treatment liquid of the embodiment is applied to the ZTO oxide semiconductor film.
6 is a chart showing the surface treatment effect when the treatment with the weakly acidic treatment liquid of the embodiment is applied to the ZTO oxide semiconductor film.
Fig. 7 is a chart comparing the amount of side etching in the case of performing the pretreatment of the embodiment and the case of not performing the pretreatment in the embodiment.
실시형태에 대하여 도면을 이용해서 상세히 설명한다. 단, 본 발명은 이하에 나타내는 실시형태의 기재 내용이나 수치로 한정해서 해석되는 것은 아니다. 본 발명의 사상 내지 취지로부터 일탈하지 않는 범위에서 그 구체적 구성을 변경할 수 있는 것은 당업자이면 용이하게 이해된다.Embodiments will be described in detail with reference to the drawings. It should be noted, however, that the present invention is not construed as being limited to the description and numerical values of the embodiments described below. It is easily understood by those skilled in the art that the specific configuration can be changed without departing from the spirit and scope of the present invention.
본 명세서 등에 있어서의 「제1」, 「제2」, 「제3」 등의 표기는 구성 요소를 식별하기 위해서 부여하는 것이며, 반드시 수 또는 순서를 한정하는 것은 아니다.The notation such as " first, " " second, " " third, " and the like in the present specification are given for identification of components and are not necessarily limited to numbers or orders.
도면 등에 있어서 나타내는 각 구성의 위치, 크기, 범위 등은, 간단한 이해를 위해, 실제의 위치, 크기, 범위 등을 나타내고 있지 않은 경우가 있다. 이 때문에, 본 발명은 반드시 도면 등에 개시된 위치, 크기, 범위 등으로 한정되지는 않는다.The position, size, range, and the like of each structure shown in the drawings and the like may not represent the actual position, size, range, or the like for the sake of simple understanding. Therefore, the present invention is not necessarily limited to the position, size, range and the like disclosed in the drawings and the like.
트랜지스터의 「소스」나 「드레인」의 기능은, 서로 다른 극성의 트랜지스터를 채용하는 경우나, 회로 동작에 있어서 전류의 방향이 변화할 경우 등에는 바꿀 경우가 있다. 이 때문에, 본 명세서에 있어서는, 「소스」나 「드레인」의 용어는 바꿔 이용할 수 있다.The functions of the "source" and the "drain" of the transistor may be changed when transistors having different polarities are employed, when the direction of the current changes in a circuit operation, and the like. Therefore, in this specification, the terms "source" and "drain" can be used interchangeably.
[실시예 1][Example 1]
이하, 본 발명의 산화물 반도체 장치의 제조 방법의 일례에 대하여 설명한다. 본 실시예의 산화물 반도체막은 산화아연을 산화물 반도체 전체에 대해서 조성비로 0.5 이상 함유하는 ZTO이다. 산화아연의 함유율이 조성비로 0.5 미만이 되면 에칭의 가공성이 저하되기 때문에, 제조 프로세스상에서는 조성비로 0.5 이상의 함유율이 바람직하다.Hereinafter, an example of a method for manufacturing an oxide semiconductor device of the present invention will be described. The oxide semiconductor film of this embodiment is a ZTO containing zinc oxide in a composition ratio of 0.5 or more with respect to the whole oxide semiconductor. When the content ratio of zinc oxide is less than 0.5, the processability of etching deteriorates. Therefore, the content ratio of 0.5 or more is preferable in the production process.
도 1은 본 발명의 산화물 반도체 제조 방법의 일례를 나타내는 단면도이다.1 is a cross-sectional view showing an example of a method for producing an oxide semiconductor of the present invention.
기판(12) 위에 산화아연을 함유하는 산화물 반도체막(11)이 형성되어 있다. 산화물 반도체막(11)의 표면에는 산화아연상이 형성되어 있다. 산화물 반도체막(11)을 수용액으로 전처리함으로써 이 산화아연상을 제거할 수 있다. 본 발명의 전처리에 의해 제거되는 산화아연상을 10으로 나타낸다(A).An
산화아연층이 제거된 후의 산화물 반도체막(11)의 표면에는 아연 이외의 금속 산화물이 남아 이것에 의한 부동태상이 형성된다. 부동태상은 산화아연상보다 침식되기 어렵다. 이 때문에, 부동태상 위에 형성된 포토레지스트(13)는 산화물 반도체막(11)과 강고하게 접합된다(B).A metal oxide other than zinc remains on the surface of the
이 포토레지스트(13)를 마스크 패턴으로 형성하여 에칭 처리를 행한다(C). 이것에 의해 사이드 에칭(14)이 억제된 가공을 행할 수 있다(D).The
본 실시예의 산화물 반도체막은, 예를 들면 산화아연을 산화물 반도체막 전체에 대해서 조성비로 0.5 이상 함유하는 산화물 반도체이다. 바람직한 구체예로서는, 산화아연을 산화물 반도체 전체에 대해서 조성비로 0.6∼0.7 함유하는 ZTO이다. 산화아연상을 전처리하는 수용액은 수소 이온 지수(pH) 3 이상 14 이하의 처리액을 이용할 수 있다. 보다 바람직한 구체예로서는, 약산 또는 알칼리성의 수용액 중에서 목적으로 하는 산화아연상의 처리 속도에 따라 적절히 선택할 수 있다.The oxide semiconductor film of this embodiment is, for example, an oxide semiconductor containing zinc oxide in a composition ratio of 0.5 or more with respect to the entire oxide semiconductor film. As a preferable specific example, ZTO is a zinc oxide containing 0.6 to 0.7 in composition ratio with respect to the whole oxide semiconductor. As the aqueous solution pretreating the oxidized zinc oxide, a treatment solution having a hydrogen ion index (pH) of 3 or more and 14 or less can be used. As a more preferable specific example, it can be appropriately selected in a weak acid or an alkaline aqueous solution according to the target zinc oxide phase treatment rate.
이상의 공정에 있어서, 산화물 반도체막(11)을 형성하는 공정에서는, 산화물 반도체 재료를 함유하는 타깃을 스퍼터링하여, 타깃으로부터 방출되는 원자(분자 외의 형태로 방출되는 원자를 포함함)로 산화물 반도체막(11)을 형성할 수 있다. 산화물 반도체막의 형성 공정에 대해서는, 예를 들면 일본국 특개2012-033699호 공보 등에 개시가 있다. 산화물 반도체막(11) 위에 마스크 재료막(13)을 형성하여 마스크를 형성하는 공정은, 산화물 반도체막(11)에 포토레지스트 재료를 도포해서 포토레지스트막인 마스크 재료막(13)을 형성하고, 포토레지스트 현상액을 이용하여 현상해서, 원하는 마스크 형상을 얻는 공지의 기술을 이용할 수 있다. 마스크를 이용해서 산화물 반도체막을 가공하는 공정도, 에칭액을 이용해서 산화물 반도체막을 에칭하여, 형성된 마스크의 유무에 따라 상기 산화물 반도체막을 원하는 형상으로 가공하는 공지의 기술을 이용할 수 있다.In the step of forming the
이상과 같이, 본 실시예에서는, 산화아연을 주성분으로 하는 산화물 반도체막의 최표면에 존재하는 산화아연상만을 선택적으로 에칭하는 처리를 사전에 전처리로서 채용함으로써, 사이드 에칭을 억제하여 양호한 가공 정밀도가 얻어진다.As described above, in the present embodiment, by employing as the pretreatment a process of selectively etching only the zinc oxide film existing on the outermost surface of the oxide semiconductor film containing zinc oxide as a main component, side etching is suppressed and good processing precision is obtained Loses.
통상, 산화아연을 주성분으로 하는 산화물 반도체 표면에는 웨트 에칭에 의해 용이하게 용해되는 산화아연상이 존재한다. 산화아연은 양성(兩性) 산화물이며 산성·알칼리성 쌍방에 대하여 용이하게 용해된다. 이 때문에, 포토레지스트를 알칼리성의 현상액으로 현상할 때에도 포토레지스트와의 계면 근방의 산화물 반도체 표면층이 에칭되는 경우가 있다. 이 산화아연상은 깊이로 해서 수 ㎚ 정도 제거되면 부동태층이 형성되어 이것에 의해 피복되기 때문에, 그 이상은 포토레지스트의 현상액 정도로는 용이하게 에칭되지 않는다. 그러나, 앞서 도 2에서 설명한 바와 같이, 현상 공정에서 포토레지스트 등의 마스크 재료와 산화물 반도체막 계면의 산화아연상이 제거되면, 마스크와 산화물 반도체막의 사이에 극간(隙間)이 발생한다. 따라서, 산화물 반도체막의 에칭 가공 시에는 이 극간에서 과잉한 사이드 에칭이 발생하게 된다. 따라서, 사전에 이 산화물 반도체막 표면에 존재하는 산화아연상을 선택적으로 제거할 수 있으면, 이와 같은 문제는 발생하지 않을 것이다. 즉, 포토레지스트를 형성하기 전에 산화물 반도체막 표면 부분을 제거해 두면 용해되기 쉬운 부분은 이미 전처리에서 제거되게 된다. 따라서, 전처리된 산화물 반도체막 위에 포토레지스트의 층을 형성하면, 포토레지스트 층은 현상액 정도로는 용이하게 에칭되지 않는 산화물 반도체막 표면 위에 형성된다. 이 때문에, 포토레지스트의 현상 공정에서는 산화물 반도체막과 포토레지스트 사이에 형성되는 극간을 축소할 수 있다. 그래서 본 실시예에서는, 전처리에 있어서 포토레지스트를 형성하기 직전에 수용액을 이용하여 세정한다. 이러한 수용액은 ZTO 등의 산화아연을 주성분으로 하는 산화물 반도체 자체의 에칭레이트보다 산화아연상의 에칭레이트가 큰 것이면 된다. 이상적으로는, 산화물 반도체 자체는 에칭하지 않고 산화아연상만을 서서히 에칭하는 수용액이 좋다. 산화아연상이 에칭된 후, 그 밖의 금속 산화물을 주성분으로 한 부동태층이 형성되기 때문에, 효과적으로 산화아연상만의 제거가 가능하다. 이때에 제거되는 산화물 반도체막은, 처리에 이용하는 액의 농도나 처리 온도에도 의존하지만, 대략 1∼3㎚ 정도이며 디바이스 특성에의 영향도 거의 없다.Generally, on the surface of an oxide semiconductor containing zinc oxide as a main component, there exists an oxidized zinc oxide which is easily dissolved by wet etching. Zinc oxide is an amphoteric oxide and readily dissolves in both acidic and alkaline. Therefore, when the photoresist is developed with an alkaline developing solution, the surface layer of the oxide semiconductor near the interface with the photoresist may be etched. When the oxide blue oxide layer is removed to a depth of several nm, a passivation layer is formed and covered with the passivation layer, so that the oxide blue oxide layer is not easily etched by the developer of the photoresist. However, as described above with reference to Fig. 2, when the mask material such as photoresist and the oxide silver oxide on the interface of the oxide semiconductor film are removed in the developing process, gaps are formed between the mask and the oxide semiconductor film. Therefore, during the etching process of the oxide semiconductor film, excessive side etching occurs in this gap. Therefore, if the oxide blue phase existing on the surface of the oxide semiconductor film can be selectively removed in advance, such a problem will not occur. That is, if the surface portion of the oxide semiconductor film is removed before forming the photoresist, the portion that is likely to be dissolved is already removed in the pretreatment. Therefore, when the photoresist layer is formed on the pretreated oxide semiconductor film, the photoresist layer is formed on the surface of the oxide semiconductor film which is not easily etched by the developer. Therefore, in the developing step of the photoresist, the gap formed between the oxide semiconductor film and the photoresist can be reduced. Thus, in the present embodiment, cleaning is performed using an aqueous solution immediately before forming the photoresist in the pretreatment. Such an aqueous solution may have a higher etching rate of the zinc oxide phase than the etching rate of the oxide semiconductor itself containing zinc oxide as a main component such as ZTO. Ideally, an aqueous solution which does not etch the oxide semiconductor itself but gradually etches only the oxide semiconductor phase is preferable. After the oxidized zinc oxide is etched, a passivation layer mainly composed of other metal oxide is formed, so that it is possible to effectively remove only the oxidized zinc oxide. The oxide semiconductor film to be removed at this time depends on the concentration of the solution used in the treatment and the treatment temperature, but is approximately 1 to 3 nm and has almost no influence on device characteristics.
이 전처리를 미리 행한 후, 포토레지스트를 코팅, 노광, 현상 처리를 행하지만, 이미 산화아연상이 제거되고 산화물 반도체 표면이 부동태층에 의해 피복되어 있기 때문에, 현상 시에 포토레지스트와 산화물 반도체 계면에 사이드 에칭이 발생하지도 않는다. 또한, 그 후의 산화물 반도체막의 에칭 처리에 있어서도 과잉한 사이드 에칭이 들어가지도 않게 된다.Since the oxide semiconductor layer is already removed and the surface of the oxide semiconductor is covered with the passivation layer after the pretreatment is performed in advance, the photoresist is coated, exposed, and developed, Side etching does not occur. In addition, excessive side etching does not occur even in the subsequent etching treatment of the oxide semiconductor film.
[실시예 2][Example 2]
앞서 기술한 바와 같이 아연주석 복합 산화물(ZTO)은 우수한 산화물 반도체 재료이다. 특히, 반도체 장치로서의 성능이나 프로세스의 견지(見地)에서 산화아연을 조성비로 0.5 이상 함유하는 것이 바람직하다. 보다 바람직하게는, 산화아연을 조성비로 0.6 이상 0.8 이하 함유하는 것이다.As described above, the zinc tin composite oxide (ZTO) is an excellent oxide semiconductor material. Particularly, it is preferable that zinc oxide is contained in a composition ratio of 0.5 or more in terms of the performance as a semiconductor device or the viewpoint of the process. More preferably, the composition contains zinc oxide in a composition ratio of 0.6 to 0.8.
본 실시예에서는, 산화아연의 조성이 0.6∼0.7인 ZTO를 산화물 반도체막에 이용한 박막 트랜지스터의 제조 공정에 대하여 기술한다.In this embodiment, a manufacturing process of a thin film transistor using an oxide semiconductor film of ZTO having a composition of zinc oxide of 0.6 to 0.7 will be described.
도 3∼도 4는 본 실시예의 제조 방법을 나타내는 단면도이다. 플랫 패널 디스플레이 등에서는 통상, 바텀 게이트 톱 콘택트형의 박막 트랜지스터를 이용하는 경우가 많기 때문에, 여기에서는 이 구조를 예로 기술한다. 또, 다른 타입의 박막 트랜지스터이더라도, 산화물 반도체막 위에 포토레지스트 등으로 마스크를 형성하는 디바이스에 있어서는, 본 발명의 작용 효과는 마찬가지이다.Figs. 3 to 4 are sectional views showing the manufacturing method of this embodiment. In a flat panel display or the like, since a bottom gate top contact type thin film transistor is usually used in many cases, this structure will be described as an example here. The effect of the present invention is the same in a device that forms a mask with a photoresist or the like on an oxide semiconductor film even with other types of thin film transistors.
우선, 기판으로 되는 유리 기판(22) 위에, Mo 등의 금속 박막(21)을 형성하고, 그 후 포토레지스트로 게이트 패턴의 마스크(20)를 형성한다(A).First, a metal
마스크(20)를 통해서 에칭 가공하여 두께 50∼100㎚의 게이트 전극(23)을 형성한다(B).The
그 후, 게이트 절연막으로 되는 산화 실리콘 등의 절연막(24)을 전면(全面)에 10㎚ 정도의 두께로 형성하고, 스퍼터링에 의해 산화물 반도체막(25)을 더 형성한다(C). 스퍼터링에 의한 산화물 반도체막의 형성 방법에 대해서는, 예를 들면 일본국 특개2012-33699 등에 기재가 있다. 산화물 반도체막(25)의 두께는 예를 들면 20∼100㎚의 범위에서 선택되며 여기에서는 일례로서 50㎚로 했다.Thereafter, an insulating
산화물 반도체막(25) 위에 추후에 채널 패턴으로 되는 포토레지스트층(26)을 형성한다(D).A
채널 영역을 가공하기 위하여, 주지의 방법에 의해 포토레지스트층(26)에 채널 패턴을 묘화(描畵), 노광, 현상해서 마스크(27)를 형성한다(E).In order to process the channel region, a
마스크(27)를 이용해서 에칭 가공하여 채널(28)을 형성한다(F).The
소스·드레인 전극으로 되는 Mo, Cu 등의 금속 박막(29)을 두께 100∼300㎚로 형성, 포토레지스트를 마스크(30)로 해서 에칭 가공하여 소스·드레인 전극(31)을 형성한다(G)(H). 보호막(32)으로 더 피복하여 산화물 박막 트랜지스터의 기본 구조가 완성된다(I). 보호막(32)은 예를 들면 100㎚의 산화 실리콘층을 포함하는 단층 혹은 다층막이다.A source /
이상의 프로세스에 있어서, 산화물 반도체막(25)의 형성 후, 포토레지스트층(26) 형성 전에 산화물 반도체막(25)의 표면에 형성되는 산화아연상을 제거하는 전처리를 행한다.After the formation of the
본 실시예에서는, 산화물 반도체 그 자체와 산화아연상에서 에칭레이트가 다른 처리액으로 전처리를 행한다. 이상적으로는, ZTO 등, 산화물 반도체 그 자체의 에칭은 거의 진행되지 않지만, 산화아연상만은 제거할 수 있는 알칼리성의 수용액을 전처리액으로서 이용하여, ZTO 등 산화아연을 주성분으로 하는 산화물 반도체 표면의 처리를 행한다. 알칼리성의 수용액으로서는 수소 이온 지수(pH) 8 이상 14 이하의 알칼리성 처리액을 이용할 수 있다. 암모니아, 그 밖의 아민류 중 적어도 하나를 함유하는 액체가 전형적인 예이며 안전성, 가격, 취급의 용이성 등을 고려해서 선택하면 된다.In this embodiment, the oxide semiconductor itself and the zinc oxide are pretreated with a treatment liquid having a different etching rate. Ideally, the etching of the oxide semiconductor itself such as ZTO is hardly progressed, but an alkaline aqueous solution capable of removing only the oxidized zinc oxide is used as the pretreatment solution, and the surface of the oxide semiconductor surface containing zinc oxide as a main component such as ZTO Processing is performed. As the alkaline aqueous solution, an alkaline processing solution having a hydrogen ion index (pH) of 8 to 14 can be used. Ammonia, and other amines is a typical example and may be selected in consideration of safety, cost, ease of handling, and the like.
여기에서 이용한 것은 질량 퍼센트(mass%) 농도로 0.3%의 암모니아 수용액, 2.3%의 TMAH(테트라메틸암모늄하이드로옥사이드) 수용액이다. 각각을 25℃의 조건에서 30초 정도 침지함으로써 산화물 반도체 표면으로부터 산화아연상이 제거되고, 남겨진 주석 산화물에 의해 강고한 부동태층으로 피복된다. 이때에 줄어드는 산화물 반도체막은 깊이로 해서 대략 1∼2㎚ 정도이며 박막 트랜지스터의 성능에 영향을 주는 변동은 아니다. 이들 수용액에 의한 전처리를 행한 후, 포토레지스트 도포, 노광, 현상 처리를 행함으로써, 전술한 바와 같은 포토레지스트와 산화물 반도체 계면에서의 사이드 에칭도 저감할 수 있으며, 산화물 반도체의 가공을 행하는 옥살산계 에칭액에 의한 적정한 사이드 에칭으로 억제할 수 있었다. 본 실시예의 전처리를 행함으로써, ZTO 가공 시의 치수 정밀도 저하를 방지하여 양호한 수율로 박막 트랜지스터, 및 그 어레이의 제조가 가능해졌다.Here, 0.3% aqueous ammonia solution and 2.3% TMAH (tetramethylammonium hydroxide) aqueous solution are used as the mass% concentration. Each of them is immersed at 25 DEG C for about 30 seconds to remove the oxide silver oxide from the surface of the oxide semiconductor, and is covered with the passivation layer which is strong by the remaining tin oxide. The depth of the oxide semiconductor film which is reduced at this time is about 1 to 2 nm, which is not a fluctuation affecting the performance of the thin film transistor. By performing photoresist coating, exposure, and development after the pretreatment with these aqueous solutions, side etching in the interface between the photoresist and the oxide semiconductor as described above can be reduced, and the oxalic acid etching solution It is possible to suppress the etching by the proper side etching by the etching. By performing the pretreatment of this embodiment, it is possible to manufacture thin film transistors and their arrays at a good yield by preventing deterioration in dimensional accuracy during ZTO processing.
이 프로세스에 의해 소스·드레인 전극(31)을 가공할 경우, 금속 전극을 가공하기 위하여 산에 의한 웨트 에칭을 행하는 경우가 많다. 본 실시예에서 이용한 ZTO 등의 산화물 반도체 재료의 경우, 금속 가공이 완료되어 산화물 반도체막(25) 표면이 에칭액에 노출되어도, 앞서 형성된 산화 주석의 부동태층에 의해 채널층인 산화물 반도체막이 에칭되지 않는다. 이 제조 방법은 채널 에칭 프로세스라 불리며 마스크수 삭감과 저비용화에 기여하는 제조 방법으로 되어 있다. 한편, 배경기술에서 나타낸 IGZO 등에서는 금속 전극의 에칭액에 대한 내성이 없어, 소스·드레인 전극 가공 시에 에칭되어버리기 때문에, 이 프로세스로는 제조할 수 없다. 이 점이 ZTO 등 채널 에칭 프로세스를 실현하는 산화물 반도체 재료의 이점이다.When the source /
비교를 위해, 본 실시예의 전처리를 적용하지 않은 경우의 비교예를 이하에 설명한다. 전술한 바와 같이, 이 ZTO 등, 산화아연을 주성분으로 한 산화물 반도체 재료의 경우, 표면에 존재하는 산화아연상이 약산성이나 알칼리성의 수용액에도 용이하게 용해되는 점에서, 이것을 원인으로 한 과잉한 사이드 에칭이 진행된다. 본 실시예의 전처리를 적용하지 않으면, 예를 들면 산화아연의 조성비가 0.6∼0.7인 ZTO의 경우, 포토레지스트를 현상하는 알칼리성의 현상액의 처리에 의해, 포토레지스트 패터닝의 시점에서 포토레지스트와 산화물 반도체막의 계면에 1∼3㎚ 정도의 극간이 발생한다. 또한, 산화물 반도체 채널층의 패터닝을 위해 옥살산계의 웨트 에칭액 등에 의하여 가공하면, 이미 포토레지스트 패터닝 시에 생겨 있던 극간을 기점으로 해서 에칭이 진행되어버리기 때문에, 통상 발생하는 사이드 에칭으로부터 큰 사이드 에칭 형상을 나타내게 된다. 이러한 계에서 실제로 시험한 바, 두께 50㎚ 정도의 산화물 반도체막의 가공에서 포토레지스트 단부면으로부터 편측 대략 3㎛의 사이드 에칭이 형성되어 있었다.For comparison, a comparative example in the case where the pretreatment of this embodiment is not applied will be described below. As described above, in the case of an oxide semiconductor material containing zinc oxide as a main component, such as ZTO, since the zinc oxide phase existing on the surface is easily dissolved in an aqueous solution of weakly acidic or alkaline, excessive side etching . Without applying the pretreatment of the present embodiment, for example, in the case of ZTO having a composition ratio of zinc oxide of 0.6 to 0.7, by the treatment of an alkaline developer for developing a photoresist, the photoresist and the oxide semiconductor film A gap of about 1 to 3 nm is generated at the interface. In addition, when the oxide semiconductor channel layer is processed by a wet etching solution such as an oxalic acid-based etching solution, etching proceeds from the inter-electrode gap that has already occurred at the time of patterning the photoresist, Lt; / RTI > As a result of actually being tested in such a system, in the processing of an oxide semiconductor film having a thickness of about 50 nm, side etching of about 3 m on one side from the end face of the photoresist was formed.
도 5는 본 실시예의 각종 알칼리성 처리액에 의한 전처리를 ZTO 산화물 반도체막에 적용한 경우의 표면 처리 효과를 나타내는 도표이다.Fig. 5 is a chart showing the effect of the surface treatment in the case where the pretreatment by the various alkaline processing solutions of this embodiment is applied to the ZTO oxide semiconductor film.
TMAH는 3급아민이며 포토레지스트 현상액의 주성분으로서 이용되고 있다. 그 때문에, 포토레지스트 현상액을 본 실시예의 전처리액으로서 대용(代用)하여 프로세스를 효율화하는 것도 가능하다. 또한, 특히 알칼리 기재(基材)의 농도에 대해서는, 산화물 반도체막의 에칭이 진행되지 않는 범위이면 문제없으며, 적용하는 산화물 반도체 재료, 처리액 수명, 생산성 등을 고려하여 적정하게 제어하면 된다.TMAH is a tertiary amine and is used as a main component of a photoresist developing solution. Therefore, the photoresist developing solution can be used as a pretreatment solution in this embodiment to make the process more efficient. The concentration of the alkali base material is not particularly limited as far as the etching of the oxide semiconductor film does not proceed, and it can be suitably controlled in consideration of the applied oxide semiconductor material, process solution life, productivity and the like.
또한, 여기에서는 바텀 게이트 톱 콘택트 구조의 채널 에칭 프로세스, 대표적인 재료, 프로세스 기술에 대하여 기술해 왔지만, 이들과 이들의 조합을 다양하게 변경해서 이용한 경우에도, 산화아연상이 에칭됨으로써 발생하는 각종 문제에 대하여 본 발명의 전처리 방법의 적용이 가능하다.Although the channel etching process of the bottom gate top contact structure, typical materials and process techniques have been described herein, even when various combinations of these and combinations thereof are used, various problems caused by the etching of the zinc oxide It is possible to apply the pretreatment method of the present invention.
[실시예 3][Example 3]
실시예 2에서는 알칼리성의 전처리액에 대하여 기술했지만, 이러한 효과는 약산성의 액으로도 기대할 수 있다. 그래서 다음으로, ZTO 등 산화아연을 주성분으로 하는 산화물 반도체 표면의 전처리액으로서, 약산성의 수용액을 전처리액으로서 이용한 경우의 예를 설명한다.Although the alkaline pretreatment liquid is described in
도 6은 본 실시예의 약산성 처리액에 의한 전처리를 ZTO 산화물 반도체막에 적용한 경우의 표면 처리 효과를 나타내는 도표이다.Fig. 6 is a chart showing the effect of the surface treatment when the pretreatment by the slightly acidic treatment liquid of this embodiment is applied to the ZTO oxide semiconductor film.
약산성의 수용액으로서는, 수소 이온 지수(pH) 3 이상 6 이하의 약산성 처리액을 이용할 수 있다. 전형적인 예로서는, 약산성 처리액은 붕산, 아세트산, 시트르산, 그 밖의 카르복시산 중 적어도 하나를 함유하는 액체이다. 혹은, 염산, 황산, 인산, 질산, 불산 중 적어도 하나를 함유하는 액체이다.As the slightly acidic aqueous solution, a slightly acidic treatment solution having a hydrogen ion index (pH) of 3 or more and 6 or less can be used. As a typical example, the slightly acidic treatment liquid is a liquid containing at least one of boric acid, acetic acid, citric acid, and other carboxylic acids. Or a liquid containing at least one of hydrochloric acid, sulfuric acid, phosphoric acid, nitric acid, and hydrofluoric acid.
여기에서 이용한 것은, 질량 퍼센트(mass%) 농도로, 0.01%의 염산 수용액, 0.01%의 황산 수용액, 0.04%의 인산 수용액, 0.01%의 질산 수용액, 0.01%의 불산 수용액, 0.1%의 아세트산 수용액, 1.0%의 시트르산 수용액, 0.5%의 붕산 수용액이다. 각각을 25℃의 조건에서 30초 정도 침지함으로써 산화물 반도체 표면으로부터 산화아연상이 제거되고 강고한 부동태층으로 피복된다. 이때에, 줄어드는 산화물 반도체막은 깊이로 해서 대략 2∼3㎚ 정도이며 박막 트랜지스터의 성능에 영향을 주는 변동은 아니다. 이들 수용액에 의한 전처리를 행한 후, 포토레지스트 도포, 노광, 현상 처리를 행함으로써, 전술한 바와 같은 포토레지스트와 산화물 반도체 계면에서의 사이드 에칭도 저감할 수 있으며, 산화물 반도체의 가공을 행하는 옥살산계 에칭액에 의한 적정한 사이드 에칭으로 억제할 수 있었다. 본 실시예의 전처리를 행함으로써, ZTO 가공 시의 치수 정밀도 저하를 방지하여 양호한 수율로 박막 트랜지스터, 및 그 어레이의 제조가 가능해졌다.A 0.01% hydrochloric acid aqueous solution, a 0.01% sulfuric acid aqueous solution, a 0.04% aqueous phosphoric acid solution, a 0.01% nitric acid aqueous solution, a 0.01% aqueous hydrofluoric acid solution, a 0.1% aqueous acetic acid solution, 1.0% citric acid aqueous solution, and 0.5% boric acid aqueous solution. Each of them is immersed at 25 DEG C for about 30 seconds to remove the oxide silver oxide from the surface of the oxide semiconductor and to be covered with a strong passivation layer. At this time, the reduced oxide semiconductor film has a depth of about 2 to 3 nm, which is not a fluctuation affecting the performance of the thin film transistor. By performing photoresist coating, exposure, and development after the pretreatment with these aqueous solutions, side etching in the interface between the photoresist and the oxide semiconductor as described above can be reduced, and the oxalic acid etching solution It is possible to suppress the etching by the proper side etching by the etching. By performing the pretreatment of this embodiment, it is possible to manufacture thin film transistors and their arrays at a good yield by preventing deterioration in dimensional accuracy during ZTO processing.
또, 본 실시예에 대해서는 약산성 전처리액으로서, 희석한 강산, 약산인 붕산, 대표적인 카르복시산인 아세트산, 시트르산을 이용했지만, 그 밖의 약산성 용액이 조정 가능한 산, 예를 들면 탄산, 그 밖의 카르복시산 등으로도 마찬가지의 효과를 기대할 수 있다. 또한, 약산성 전처리액의 농도에 대해서는, 대략 수소 이온 지수(pH)가 3∼6에 가까운 수치이면 문제없으며, 산화물 반도체막의 에칭이 진행되지 않는 한, 이러한 값으로부터 벗어나 있어도 효과에 전혀 영향은 없다.In this embodiment, diluted strong acid, boric acid as a weak acid, acetic acid such as a typical carboxylic acid, and citric acid are used as a weakly acidic pretreatment solution. However, other weakly acidic solutions may be used as an adjustable acid such as carbonic acid or other carboxylic acid The same effect can be expected. The concentration of the weakly acidic pretreatment liquid is not a problem as long as the pH is close to 3 to 6, and even if the oxide semiconductor film is not etched, deviating from this value has no effect on the effect.
또한, 실시에 있어서도 실시예 2와 마찬가지로, 디바이스의 구조, 프로세스에 따라 적절히 변경해서 사용하는 것이 가능하다.Also in this embodiment, as in the second embodiment, it is possible to appropriately change the structure according to the structure and the process of the device.
[실시예 4][Example 4]
실시예 2 및 실시예 3의 전처리액을 ZTO 표면에 포토레지스트 패턴을 형성하는 공정의 전처리에 이용하고, 그 후 옥살산계 에칭액을 이용하여 ZTO층을 가공했다(100% 오버 에칭).The pretreatment solutions of Examples 2 and 3 were used for pretreatment of the step of forming a photoresist pattern on the surface of ZTO, and then the ZTO layer was processed (100% overetching) using an oxalic acid-based etching solution.
도 7은 본 발명의 일 실시예의 효과로서 ZTO 산화물 반도체 표면에 상기 전처리를 적용하여 에칭 가공을 행했을 때의 사이드 에칭량을 나타내는 도표이다. 전처리하지 않은 경우 2.5∼3.0㎛의 사이드 에칭량이 약 10분의 1로 저감되어 있는 것을 알 수 있다. 이상의 실시예의 전처리에 있어서, 산화물 반도체를 액체로 처리하는 소위 웨트 세정은 공지의 방법, 장치를 이용하여 행할 수 있다. 예를 들면, 웨이퍼를 전면에 걸쳐서 액체에 침지하는 침지식(예를 들면 일본국 특개2002-158200호)이나, 기판에 액체를 스프레이하는 매엽식(枚葉式)(예를 들면 일본국 특개2003-249477호)이 있으며, 상기 전처리의 공정에 있어서 적절히 적용할 수 있다.Fig. 7 is a graph showing the amount of side etching when the above-mentioned pretreatment is applied to the surface of a ZTO oxide semiconductor to perform etching processing, as an effect of an embodiment of the present invention. It can be seen that the side etching amount in the range of 2.5 to 3.0 mu m is reduced to about one-tenth when the pretreatment is not performed. In the pretreatment of the above embodiments, so-called wet cleaning for treating the oxide semiconductor with a liquid can be carried out by a known method and apparatus. For example, immersion in a liquid (for example, Japanese Unexamined Patent Application Publication No. 2002-158200) in which a wafer is immersed in a liquid over the entire surface or a single wafer type in which a substrate is sprayed with a liquid (for example, Japanese Patent Application Laid- -249477), which can be suitably applied in the process of the pretreatment.
[실시예 5][Example 5]
이상의 실시예에서 설명한 본 발명의 제조 방법에 따르면, 제조된 반도체 장치는, 도 4의 (I)에 나타내는 트랜지스터 구조를 포함한다. 이 트랜지스터의 산화물 반도체막(25)은 예를 들면 산화아연의 조성비가 0.6∼0.7인 ZTO이다. 이 산화물 반도체막(25)은 실시예 1∼4에서 기술한 전공정(前工程)에 의해 표면 근방의 산화아연상이 제거되어 있고, 대신에 다른 금속의 산화물상(ZTO의 경우에는 주석 산화물의 상)이 나타나 있다. 이러한 특징은, 산화물 반도체막(25)의 다른 막과의 경계 근방의 조성과, 산화물 반도체막(25)을 구성하는 산화물 반도체의 조성의 비교에 의해 확인이 가능하다. 확인을 위해서는, 산화물 반도체막의 내부의 복수의 샘플점에서의 조성의 평균값, 막 두께의 중심 근방의 조성, 혹은 산화물 반도체막을 형성하기 위한 타깃(엄밀하게는 타깃의 조성과 형성된 산화물 반도체막의 조성은 동일하지 않지만 근사해는 있음)의 조성을, 산화물 반도체막 표면 근방(예를 들면, 표면으로부터 깊이 2∼3㎚ 이내의 범위)의 조성과 비교해 보면 된다.According to the manufacturing method of the present invention described in the above embodiment, the manufactured semiconductor device includes the transistor structure shown in (I) of FIG. The
본 발명은 상기한 실시형태로 한정되는 것은 아니며, 다양한 변형예가 포함된다. 예를 들면, 발명의 취지를 일탈하지 않는 범위에서, 어느 실시형태의 구성의 일부를 다른 실시형태의 구성으로 치환하는 것이 가능하며, 또한 어느 실시형태의 구성에 다른 실시형태의 구성을 부가하는 것이 가능하다. 또한, 각 실시형태의 구성의 일부에 대하여 다른 구성의 추가·삭제·치환을 하는 것이 가능하다.The present invention is not limited to the above-described embodiment, but includes various modifications. For example, it is possible to replace part of the constitution of any embodiment by the constitution of another embodiment within the scope of not deviating from the gist of the invention, and to add the constitution of another embodiment to the constitution of any embodiment It is possible. In addition, it is possible to add, delete, or substitute another configuration with respect to a part of the configuration of each embodiment.
본원 발명은 반도체 장치의 제조 분야에 적용할 수 있다.The present invention can be applied to the field of manufacturing semiconductor devices.
1 : 포토레지스트층
2 : 산화아연을 함유하는 산화물 반도체막
3 : 기판
25 : 산화물 반도체 채널층
27 : 포토레지스트층(채널 패턴)
28 : 채널
30 : 포토레지스트층(소스·드레인 패턴)
29 : 소스·드레인 전극층
31 : 소스·드레인 전극
32 : 보호막층1: photoresist layer
2: An oxide semiconductor film containing zinc oxide
3: substrate
25: oxide semiconductor channel layer
27: Photoresist layer (channel pattern)
28: channel
30: Photoresist layer (source / drain pattern)
29: source / drain electrode layer
31: source / drain electrode
32: Protective layer
Claims (15)
상기 산화물 반도체막을 형성하는 제1 공정,
상기 산화물 반도체막 위에 마스크 재료막을 형성하는 제2 공정,
상기 마스크 재료막을 가공해서 상기 산화물 반도체막을 가공하기 위한 마스크를 형성하는 제3 공정,
상기 마스크를 이용해서 상기 산화물 반도체막을 가공하는 제4 공정을 갖고,
상기 제1 공정 후, 상기 제2 공정 전에, 상기 산화물 반도체막 표면의 적어도 일부를 제거하는 전처리 공정을 갖는 반도체 장치의 제조 방법.A manufacturing method of a semiconductor device using an oxide semiconductor film containing zinc oxide at a composition ratio of 0.5 or more,
A first step of forming the oxide semiconductor film,
A second step of forming a mask material film on the oxide semiconductor film,
A third step of processing the mask material film to form a mask for processing the oxide semiconductor film,
And a fourth step of processing the oxide semiconductor film using the mask,
And a pretreatment step of removing at least a part of the surface of the oxide semiconductor film after the first step and before the second step.
상기 전처리 공정은, 상기 산화물 반도체막을 수소 이온 지수(pH) 3 이상 14 이하의 처리액을 이용하여 처리하는 반도체 장치의 제조 방법.The method according to claim 1,
Wherein the pretreatment step comprises treating the oxide semiconductor film with a treatment solution having a hydrogen ion index (pH) of 3 or more and 14 or less.
상기 전처리 공정은, 상기 산화물 반도체막을 수소 이온 지수(pH) 8 이상 14 이하의 알칼리성 처리액을 이용하여 처리하는 반도체 장치의 제조 방법.3. The method of claim 2,
Wherein the pretreatment step comprises treating the oxide semiconductor film with an alkaline processing solution having a hydrogen ion index (pH) of 8 or more and 14 or less.
상기 알칼리성 처리액이, 암모니아, 그 밖의 아민류 중 적어도 하나를 함유하는 액체인 반도체 장치의 제조 방법.The method of claim 3,
Wherein the alkaline processing solution is a liquid containing at least one of ammonia and other amines.
상기 전처리 공정은, 상기 산화물 반도체막을 수소 이온 지수(pH) 3 이상 6 이하의 약산성 처리액을 이용하여 처리하는 반도체 장치의 제조 방법.3. The method of claim 2,
Wherein the pretreatment step comprises treating the oxide semiconductor film with a weakly acidic treatment solution having a hydrogen ion index (pH) of 3 or more and 6 or less.
상기 약산성 처리액이, 붕산, 아세트산, 시트르산, 그 밖의 카르복시산 중 적어도 하나를 함유하는 액체인 반도체 장치의 제조 방법.6. The method of claim 5,
Wherein the weakly acidic treatment liquid is a liquid containing at least one of boric acid, acetic acid, citric acid, and other carboxylic acids.
상기 약산성 처리액이, 염산, 황산, 인산, 질산, 불산 중 적어도 하나를 함유하는 액체인 반도체 장치의 제조 방법.6. The method of claim 5,
Wherein the weakly acidic treatment liquid is a liquid containing at least one of hydrochloric acid, sulfuric acid, phosphoric acid, nitric acid, and hydrofluoric acid.
상기 산화물 반도체막이, 산화아연을 조성비로 0.5 이상 함유하는 아연주석 복합 산화물로 이루어지는 반도체 장치의 제조 방법.The method according to claim 1,
Wherein the oxide semiconductor film is made of a zinc-tin composite oxide containing zinc oxide in a composition ratio of 0.5 or more.
상기 아연주석 복합 산화물이, 산화아연을 조성비로 0.6 이상 0.8 이하 함유하는 반도체 장치의 제조 방법.9. The method of claim 8,
Wherein the zinc-tin composite oxide contains zinc oxide in a composition ratio of 0.6 to 0.8.
상기 산화물 반도체막을 형성하는 제1 공정은, 산화물 반도체 재료를 함유하는 타깃을 스퍼터링하여, 상기 타깃으로부터 방출되는 원자에 의해 상기 산화물 반도체막을 형성하는 공정이고,
상기 산화물 반도체막 위에 마스크 재료막을 형성하는 제2 공정은, 상기 산화물 반도체막에 포토레지스트 재료를 배치해서 포토레지스트막인 마스크 재료막을 형성하는 공정이고,
상기 마스크 재료막을 가공해서 상기 산화물 반도체막을 가공하기 위한 마스크를 형성하는 제3 공정은, 포토레지스트 현상액을 이용하여 상기 포토레지스트막을 현상하는 공정이고,
상기 마스크를 이용해서 상기 산화물 반도체막을 가공하는 제4 공정은, 에칭액을 이용해서 상기 산화물 반도체막을 에칭하여, 상기 형성된 마스크의 유무에 따라 상기 산화물 반도체막을 원하는 형상으로 가공하는 공정인 반도체 장치의 제조 방법.The method according to claim 1,
The first step of forming the oxide semiconductor film is a step of sputtering a target containing an oxide semiconductor material to form the oxide semiconductor film by atoms emitted from the target,
A second step of forming a mask material film on the oxide semiconductor film is a step of forming a mask material film as a photoresist film by disposing a photoresist material on the oxide semiconductor film,
The third step of processing the mask material film to form a mask for processing the oxide semiconductor film is a step of developing the photoresist film using a photoresist developer,
The fourth step of processing the oxide semiconductor film by using the mask is a step of etching the oxide semiconductor film by using an etchant and processing the oxide semiconductor film into a desired shape according to the presence or absence of the formed mask .
상기 포토레지스트 현상액과 동종(同種)의 액을 상기 전처리 공정의 처리액으로서 이용하는 반도체 장치의 제조 방법.11. The method of claim 10,
Wherein a solution of the same kind as that of the photoresist developer is used as a treatment liquid in the pretreatment step.
상기 산화물 반도체막은, 막 전체의 평균값으로서 산화아연을 조성비로 0.5 이상 함유하는 산화물로 이루어지며, 또한 당해 산화물 반도체막이 상기 기판과 반대측에서 다른 막과 접하는 표면의 적어도 일부에 있어서는, 산화아연의 조성비가, 다른 금속 산화물의 조성비보다 작게 되어 있는 반도체 장치.A semiconductor device comprising: a substrate; a channel layer formed of an oxide semiconductor film formed on the substrate directly or through another layer and patterned by etching; a source / drain electrode electrically connected to the channel layer directly or through another layer; And a transistor constituted by a gate electrode laminated on the channel layer directly or via another layer,
The oxide semiconductor film is composed of an oxide containing zinc oxide as an average value of at least 0.5 in composition ratio and at least a part of the surface of the oxide semiconductor film which is in contact with another film on the side opposite to the substrate has a composition ratio of zinc oxide of And the composition ratio of the other metal oxide is smaller than that of the other metal oxide.
상기 산화물이 아연주석 복합 산화물인 반도체 장치.13. The method of claim 12,
Wherein the oxide is a zinc-tin composite oxide.
상기 아연주석 복합 산화물이, 막 전체의 평균값으로서 산화아연을 조성비로 0.6 이상 0.8 이하 함유하는 반도체 장치.14. The method of claim 13,
Wherein the zinc-tin composite oxide contains zinc oxide as an average value of the whole film in a composition ratio of 0.6 to 0.8.
상기 다른 금속 산화물이 산화 주석인 반도체 장치.14. The method of claim 13,
And the other metal oxide is tin oxide.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014133704A JP6287635B2 (en) | 2014-06-30 | 2014-06-30 | Semiconductor device manufacturing method and semiconductor device |
| JPJP-P-2014-133704 | 2014-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160002342A true KR20160002342A (en) | 2016-01-07 |
| KR101729090B1 KR101729090B1 (en) | 2017-04-21 |
Family
ID=55169006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150069516A KR101729090B1 (en) | 2014-06-30 | 2015-05-19 | Method of manufacturing semiconductor device, and semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6287635B2 (en) |
| KR (1) | KR101729090B1 (en) |
| CN (1) | CN105321826B (en) |
| TW (1) | TWI569325B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230091372A (en) | 2021-12-16 | 2023-06-23 | 주식회사 셀코스 | Microdisplay based on liquid crystal on silicon and method of fabricating the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6888318B2 (en) * | 2016-03-23 | 2021-06-16 | 三菱マテリアル株式会社 | Method for manufacturing laminated transparent conductive film, laminated wiring film and laminated wiring film |
| CN109087852B (en) * | 2018-08-10 | 2020-09-08 | 深圳市华星光电技术有限公司 | Method for manufacturing transistor metal electrode structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165532A (en) | 2004-11-10 | 2006-06-22 | Canon Inc | Semiconductor device utilizing amorphous oxide |
| JP2008243928A (en) | 2007-03-26 | 2008-10-09 | Idemitsu Kosan Co Ltd | Amorphous oxide semiconductor thin-film, its forming method, manufacturing process of thin-film transistor, field effect transistor, light-emitting device, display and sputtering target |
| JP2012033699A (en) | 2010-07-30 | 2012-02-16 | Hitachi Metals Ltd | Oxide semiconductor target and oxide semiconductor film manufacturing method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5291928B2 (en) * | 2007-12-26 | 2013-09-18 | 株式会社日立製作所 | Oxide semiconductor device and manufacturing method thereof |
| US20100019239A1 (en) * | 2008-07-23 | 2010-01-28 | Electronics And Telecommunications Research Institute | Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor |
| TWI467663B (en) * | 2008-11-07 | 2015-01-01 | Semiconductor Energy Lab | Semiconductor device and method for manufacturing the semiconductor device |
| JP5727204B2 (en) * | 2009-12-11 | 2015-06-03 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP5488033B2 (en) * | 2010-02-19 | 2014-05-14 | 凸版印刷株式会社 | Organic EL display device and method of manufacturing organic EL display device |
| WO2012014628A1 (en) * | 2010-07-30 | 2012-02-02 | 株式会社日立製作所 | Oxide semiconductor device |
| US9299852B2 (en) * | 2011-06-16 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5865634B2 (en) * | 2011-09-06 | 2016-02-17 | 三菱電機株式会社 | Manufacturing method of wiring film |
| US8988152B2 (en) * | 2012-02-29 | 2015-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5722293B2 (en) * | 2012-10-19 | 2015-05-20 | 株式会社神戸製鋼所 | Thin film transistor |
-
2014
- 2014-06-30 JP JP2014133704A patent/JP6287635B2/en active Active
-
2015
- 2015-05-19 KR KR1020150069516A patent/KR101729090B1/en active IP Right Grant
- 2015-05-19 CN CN201510257183.XA patent/CN105321826B/en active Active
- 2015-06-26 TW TW104120731A patent/TWI569325B/en active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165532A (en) | 2004-11-10 | 2006-06-22 | Canon Inc | Semiconductor device utilizing amorphous oxide |
| JP2008243928A (en) | 2007-03-26 | 2008-10-09 | Idemitsu Kosan Co Ltd | Amorphous oxide semiconductor thin-film, its forming method, manufacturing process of thin-film transistor, field effect transistor, light-emitting device, display and sputtering target |
| JP2012033699A (en) | 2010-07-30 | 2012-02-16 | Hitachi Metals Ltd | Oxide semiconductor target and oxide semiconductor film manufacturing method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230091372A (en) | 2021-12-16 | 2023-06-23 | 주식회사 셀코스 | Microdisplay based on liquid crystal on silicon and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI569325B (en) | 2017-02-01 |
| CN105321826A (en) | 2016-02-10 |
| JP2016012666A (en) | 2016-01-21 |
| TW201601215A (en) | 2016-01-01 |
| KR101729090B1 (en) | 2017-04-21 |
| JP6287635B2 (en) | 2018-03-07 |
| CN105321826B (en) | 2018-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6078063B2 (en) | Method for manufacturing thin film transistor device | |
| JP5802343B2 (en) | Thin film transistor | |
| KR101102315B1 (en) | Etching amorphous semiconductor oxides with alkaline etchant solution | |
| CN108054176B (en) | Combination of patterned metal wire and substrate | |
| US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
| US20170110323A1 (en) | Method of forming patterned metal film layer and preparation method of transistor and array substrate | |
| JP6092260B2 (en) | Array substrate manufacturing method, array substrate, and display | |
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| US9666727B2 (en) | Display device | |
| KR102094847B1 (en) | Display substrate having a thin film transistor and method of manufacturing the same | |
| KR101729090B1 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| US9893096B2 (en) | LTPS array substrate and method for producing the same | |
| CN108615735A (en) | A kind of array substrate, the production method of display device and array substrate | |
| KR20120119266A (en) | Thin film transistor substrate and method for manufacturing the same and display device using the same | |
| US9425294B2 (en) | Display array substrate and manufacturing method thereof | |
| KR20090049365A (en) | Etching solution composition for formation of metal line and method of etching | |
| KR20090081549A (en) | Etching composition and method for fabricating metal pattern using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |