KR20150144123A - Light emitting device and method for fabricating the same - Google Patents

Light emitting device and method for fabricating the same Download PDF

Info

Publication number
KR20150144123A
KR20150144123A KR1020140072830A KR20140072830A KR20150144123A KR 20150144123 A KR20150144123 A KR 20150144123A KR 1020140072830 A KR1020140072830 A KR 1020140072830A KR 20140072830 A KR20140072830 A KR 20140072830A KR 20150144123 A KR20150144123 A KR 20150144123A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
conductive semiconductor
substrate
Prior art date
Application number
KR1020140072830A
Other languages
Korean (ko)
Inventor
송후영
김선옥
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140072830A priority Critical patent/KR20150144123A/en
Publication of KR20150144123A publication Critical patent/KR20150144123A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals

Abstract

A light emitting device according to the embodiment of the present invention includes: a conductive support substrate; a light emitting structure layer which includes a first conductivity type semiconductor layer and a second conductivity type semiconductor layer on the conductive substrate, and an active layer arranged between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; and a light extraction structure which includes an electrode on the light emitting structure layer and has protrusions on the upper surface of the light emitting structure layer. The diameters of the protrusions follow standard distribution. The range of deviation is 0.005-0.2.

Description

발광 소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting device,

본 발명은 발광 소자 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting device and a manufacturing method thereof.

발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 다이오드는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. Light emitting diodes (LEDs) are a type of semiconductor devices that convert electrical energy into light. The light emitting diode has advantages of low power consumption, semi-permanent lifetime, fast response speed, safety, and environmental friendliness compared with conventional light sources such as fluorescent lamps and incandescent lamps.

이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가되고 있는 추세이다.Therefore, much research has been conducted to replace an existing light source with a light emitting diode, and there is an increasing tendency to use a light emitting element as a light source for various lamps, liquid crystal display devices, electric sign boards, to be.

한편, 발광 다이오드의 광 효율을 증가시키기 위해서 다양한 노력이 진행되고 있다. 대표적으로, 광 추출 효율을 증가시키기 위하여 발광 다이오드에 광 추출 구조를 형성한다.Meanwhile, various attempts have been made to increase the light efficiency of the light emitting diode. Typically, a light extraction structure is formed in the light emitting diode to increase the light extraction efficiency.

광 추출 구조를 형성함에 있어서 광 추출 구조의 형태를 변경하거나 광 추출 구조의 크기를 변경하는 방식 등이 사용되었으나, 광 추출 효율의 증가가 미미한 문제가 있다.In forming the light extracting structure, a method of changing the shape of the light extracting structure or a method of changing the size of the light extracting structure is used, but the increase of the light extracting efficiency is insignificant.

실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공한다.Embodiments provide a light emitting device having a novel structure and a method of manufacturing the same.

실시예는 광 추출 효율이 우수한 발광 소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device having excellent light extraction efficiency and a method of manufacturing the same.

본 발명의 실시예에 따른 발광 소자는 전도성 지지기판; 상기 전도성 지지기판 상에 제1 도전형의 반도체층, 제2 도전형의 반도체층, 상기 제1 도전형의 반도체층과 상기 제2 도전형의 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층; 및 상기 발광 구조층 상에 전극을 포함하고, 상기 발광 구조층의 상면에는 다수의 돌기가 형성된 광 추출 구조가 형성되고, 상기 다수의 돌기는 지름의 크기가 표준 분포를 이루며, 편차 범위는 0.005-0.2이다.A light emitting device according to an embodiment of the present invention includes a conductive supporting substrate; A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer on the conductive supporting substrate, ; And a light extracting structure having a plurality of protrusions formed on an upper surface of the light emitting structure layer, the plurality of protrusions having a standard distribution of diameters and a deviation range of 0.005 - 0.2.

실시예는 새로운 구조를 갖는 발광 소자 및 그 제조방법을 제공할 수 있다.The embodiment can provide a light emitting device having a novel structure and a method of manufacturing the same.

실시예는 광 추출 효율이 우수한 발광 소자 및 그 제조방법을 제공할 수 있다.The embodiment can provide a light emitting device having excellent light extraction efficiency and a method of manufacturing the same.

도 1은 실시예에 따른 발광 소자의 단면도이다.
도 2는 본 발명의 실시예에 따른 발광 소자에서 광 추출 구조를 상측방향에서 바라본 도면이고, 도 3은 돌기의 지름 크기의 편차 범위에 따른 광 추출 효율의 변화를 도시한 도면이다.
도 4 내지 도 13은 실시예에 따른 발광 소자의 제조 방법의 공정을 도시한 단면도들이다.
도 14 내지 도 18은 본 발명의 실시예에 따른 발광 소자 및 그 제조방법에서 광 추출 구조를 형성하는 과정을 설명하는 도면이다.1 is a cross-sectional view of a light emitting device according to an embodiment.
FIG. 2 is a top view of a light extracting structure in a light emitting device according to an embodiment of the present invention, and FIG. 3 is a diagram illustrating a change in light extraction efficiency according to a deviation range of a diameter of a projection.
FIGS. 4 to 13 are cross-sectional views illustrating the steps of a method of manufacturing a light emitting device according to an embodiment.
14 to 18 are views illustrating a process of forming a light extracting structure in a light emitting device and a manufacturing method thereof according to an embodiment of the present invention.

실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

이하, 첨부한 도면을 참조하여 실시예들에 다른 발광 소자를 설명하면 다음과 같다. Hereinafter, light emitting devices according to embodiments will be described with reference to the accompanying drawings.

도 1은 실시예에 따른 발광 소자의 단면도이다. 1 is a cross-sectional view of a light emitting device according to an embodiment.

도 1을 참조하면 실시예에 따른 발광 소자(100)는, 전도성 지지기판(175), 상기 전도성 지지기판(175) 상에 빛을 생성하는 발광 구조층(135), 상기 발광 구조층(135) 상에 전극(115)을 포함한다. 1, a light emitting device 100 according to an embodiment includes a conductive supporting substrate 175, a light emitting structure layer 135 that generates light on the conductive supporting substrate 175, a light emitting structure layer 135, And an electrode 115 on the substrate.

상기 발광 구조층(135)은 제1 도전형의 반도체층(110), 활성층(120) 및 제2 도전형의 반도체층(130)을 포함하며, 제1,2 도전형의 반도체층(110,130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.The light emitting structure layer 135 may include a first conductive semiconductor layer 110, an active layer 120, and a second conductive semiconductor layer 130. The first and second conductive semiconductor layers 110 and 130 may include, And electrons and holes provided from the active layer 120 are recombined in the active layer 120 to generate light.

상기 전도성 지지기판(175)과 상기 발광 구조층(135) 사이에는 접합층(170), 반사층(160), 오믹 접촉층(150), 전류 차단층(current blocking layer, CBL)(145), 보호 부재(140) 등이 위치할 수 있고, 상기 발광 구조층(135)의 측면으로 패시베이션층(180)이 형성될 수 있다. 이에 대하여 좀더 상세하게 설명하면 다음과 같다. A reflective layer 160, an ohmic contact layer 150, a current blocking layer (CBL) 145, a protection layer 160, and a protective layer 160. The protective layer 170 is formed on the conductive support substrate 175, And a passivation layer 180 may be formed on a side surface of the light emitting structure layer 135. In addition, This will be described in more detail as follows.

상기 전도성 지지기판(175)은 상기 발광 구조층(135)을 지지하며, 상기 전극(115)과 함께 상기 발광 구조층(135)에 전원을 제공할 수 있다. 상기 전도성 지지기판(175)은 예를 들어, Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 상기 전도성 지지기판(175) 대신 절연성의 기판을 사용하고 별도의 전극을 형성하는 것도 가능하다. The conductive support substrate 175 supports the light emitting structure layer 135 and may provide power to the light emitting structure layer 135 together with the electrode 115. The conductive support substrate 175 may include at least one of Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, or SiC, for example. However, the embodiment is not limited thereto, and it is also possible to use an insulating substrate instead of the conductive supporting substrate 175 and to form a separate electrode.

상기 전도성 지지기판(175)은 30㎛ 내지 500㎛의 두께를 가질 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며, 발광 소자(100)의 설계에 따라 달라질 수 있다. The conductive support substrate 175 may have a thickness of 30 to 500 탆. However, the present invention is not limited thereto, and may vary depending on the design of the light emitting device 100.

상기 전도성 지지기판(175) 상에 상기 접합층(170)이 형성될 수 있다. 상기 접합층(170)은 본딩층으로서, 상기 반사층(160)과 보호 부재(140) 아래에 형성될 수 있다. 상기 접합층(170)은 외측면이 노출되며, 반사층(160), 오믹 접촉층(150)의 단부 및 보호 부재(140)에 접촉되어, 상기 반사층(160), 오믹 접촉층(150) 및 보호 부재(140) 사이의 접착력을 강화시켜 줄 수 있다. The bonding layer 170 may be formed on the conductive supporting substrate 175. The bonding layer 170 may be formed as a bonding layer under the reflective layer 160 and the protective member 140. The bonding layer 170 is exposed on the outer surface and contacts the reflective layer 160, the end of the ohmic contact layer 150 and the protective member 140 to form the reflective layer 160, the ohmic contact layer 150, The adhesion between the members 140 can be enhanced.

상기 접합층(170)은 배리어 금속 또는 본딩 금속을 포함하다. 예를 들어, 접합층(170)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Al, Si, Ag, Ta, 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. The bonding layer 170 includes a barrier metal or a bonding metal. For example, the bonding layer 170 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Al, Si, Ag, Ta,

상기 접합층(170) 상에는 상기 반사층(160)이 형성될 수 있다. 상기 반사층(160)은 상기 발광 구조층(135)에서 발생되어 상기 반사층(160)이 배치된 방향으로 진행하는 빛을 반사시켜, 상기 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다. The reflective layer 160 may be formed on the bonding layer 170. The reflective layer 160 reflects light generated in the light emitting structure layer 135 and proceeds in a direction in which the reflective layer 160 is disposed to improve the luminous efficiency of the light emitting device 100.

예를 들어, 상기 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 반사층(160)은 상술한 금속 또는 합금과, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminium zinc oxide), IGTO(indium gallium tin oxide), IGZO(indium gallium zinc oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 상기 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있다. For example, the reflective layer 160 may include at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf or an alloy thereof. The reflective layer 160 may be formed of any one of the above-described metals or alloys, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium tin oxide ), IGZO (indium gallium zinc oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), or the like. For example, the reflective layer 160 may include a layered structure of IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, Ag / Cu and Ag / Pd / Cu.

상기 반사층(160) 상에 상기 오믹 접촉층(150)이 형성될 수 있다. 상기 오믹 접촉층(150)은 상기 제2 도전형의 반도체층(130)에 오믹 접촉되어 상기 발광 구조층(135)에 전원이 원활히 공급될 수 있도록 한다. 상기 오믹 접촉층(150)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현할 수 있다.The ohmic contact layer 150 may be formed on the reflective layer 160. The ohmic contact layer 150 is ohmically contacted with the second conductive semiconductor layer 130 so that power can be smoothly supplied to the light emitting structure layer 135. The ohmic contact layer 150, ITO, IZO, IZTO, IAZO , IGZO, IGTO, AZO, ATO, GZO (gallium zinc oxide), IrO x, RuO x, RuO x / ITO, Ni, Ag, Pt, Ni / IrO x / Au, or Ni / IrO x / Au / ITO.

이와 같이 실시예에서는 상기 반사층(160)의 상면이 상기 오믹 접촉층(150)과 접촉하는 것을 예시하였다. 그러나, 상기 반사층(160)이 상기 보호 부재(140), 전류 차단층(145) 또는 발광 구조층(135)과 접촉하는 것도 가능하다. In this embodiment, the upper surface of the reflective layer 160 is in contact with the ohmic contact layer 150. [ However, it is also possible for the reflective layer 160 to contact the protective member 140, the current blocking layer 145, or the light emitting structure layer 135.

상기 오믹 접촉층(150)과 제2 도전형의 반도체층(130) 사이에는 상기 전류 차단층(145)이 형성될 수 있다. 상기 전류 차단층(145)의 상면은 상기 제2 도전형의 반도체층(130)과 접촉하고, 상기 전류 차단층(145)의 하면 및 측면은 오믹 접촉층(150)과 접촉할 수 있다. The current blocking layer 145 may be formed between the ohmic contact layer 150 and the second conductive semiconductor layer 130. The upper surface of the current blocking layer 145 may be in contact with the second conductive semiconductor layer 130 and the lower and side surfaces of the current blocking layer 145 may be in contact with the ohmic contact layer 150.

상기 전류 차단층(145)은 상기 전극(115)과 수직 방향으로 적어도 일부가 중첩되도록 형성될 수 있으며, 이에 따라 상기 전극(115)과 전도성 지지기판(175) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 상기 발광 소자(100)의 발광 효율을 향상시킬 수 있다. The current blocking layer 145 may be formed so as to overlap at least part of the current blocking layer 145 in the vertical direction with respect to the electrode 115 so that current is concentrated at the shortest distance between the electrode 115 and the conductive supporting substrate 175 The light emitting efficiency of the light emitting device 100 can be improved by mitigating the phenomenon.

상기 전류 차단층(145)은 전기 절연성을 가지는 물질, 오믹 접촉층(150) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형의 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층(145)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다. The current blocking layer 145 may be formed using a material having electrical insulation, a material having lower electrical conductivity than the ohmic contact layer 150, or a material forming a Schottky contact with the second conductive semiconductor layer 130 . For example, the current blocking layer 145, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2, SiO x, SiO x N y, Si 3 N 4, Al 2 O 3 , TiO x , TiO 2 , Ti, Al, or Cr.

실시예에서는 상기 오믹 접촉층(150)이 상기 전류 차단층(145)의 하면 및 측면에 접촉하는 것을 예시하였으나, 이에 한정되지는 않는다. 따라서, 상기 오믹 접촉층(150)과 전류 차단층(145)이 서로 이격되어 배치되거나, 상기 오믹 접촉층(150)이 전류 차단층(145)의 측면에만 접촉할 수도 있다. 또는, 상기 전류 차단층(145)이 반사층(160)과 오믹 접촉층(140) 사이에 형성될 수도 있다. In the embodiment, the ohmic contact layer 150 is in contact with the lower surface and the side surface of the current blocking layer 145, but the present invention is not limited thereto. Therefore, the ohmic contact layer 150 and the current blocking layer 145 may be spaced apart from each other, or the ohmic contact layer 150 may contact only the side surface of the current blocking layer 145. Alternatively, the current blocking layer 145 may be formed between the reflective layer 160 and the ohmic contact layer 140.

상기 접합층(170)의 상면의 둘레 영역에 상기 보호 부재(140)가 형성될 수 있다. 즉, 상기 보호 부재(140)는 상기 발광 구조층(135)과 접합층(170) 사이의 둘레 영역에 형성될 수 있으며, 이에 의해 링 형상, 루프 형상, 사각 프레임 형상 등으로 형성될 수 있다. 상기 보호 부재(140)는 일부분이 상기 발광 구조층(135)과 수직 방향에서 중첩될 수 있다.The protective member 140 may be formed on a peripheral region of the upper surface of the bonding layer 170. That is, the protective member 140 may be formed in a peripheral region between the light emitting structure layer 135 and the bonding layer 170, and may be formed into a ring shape, a loop shape, a square frame shape, or the like. The protective member 140 may be partially overlapped with the light emitting structure layer 135 in the vertical direction.

상기 보호 부재(140)는 상기 접합층(170)과 활성층(120) 사이의 측면에서의 거리를 증가시켜 상기 접합층(170)과 활성층(120) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. The protective member 140 may increase the distance between the bonding layer 170 and the active layer 120 to reduce the possibility of electrical short circuit between the bonding layer 170 and the active layer 120. [

또한, 상기 보호 부재(140)는 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀 더 구체적으로 설명하면, 상기 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 접합층(170)에서 발생된 파편이 상기 제2 도전형의 반도체층(130)과 활성층(120) 사이 또는 상기 활성층(120)과 제1 도전형의 반도체층(110) 사이에 부착되어 전기적 단락이 발생할 수 있는데, 상기 보호 부재(140)는 이러한 전기적 단락을 방지한다. 상기 보호 부재(140)는 아이솔레이션 에칭 시 깨지지 않거나 파편이 발생되지 않는 물질, 또는 극히 일부분이 깨지거나 소량의 파편이 발생되더라도 전기적 단락을 일으키지 않는 절연성 물질로 형성될 수 있다. Also, the protection member 140 can prevent an electrical short circuit from occurring in the chip separation process. More specifically, when isolation etching is performed to separate the light emitting structure layer 135 into a unit chip region, the debris generated in the bonding layer 170 may cause the second conductive semiconductor An electrical short circuit may occur between the active layer 120 and the active layer 120 or between the active layer 120 and the first conductive semiconductor layer 110. The protection member 140 may prevent the electrical short- do. The protection member 140 may be formed of an insulating material that does not break or break when the insulation is etched, or that does not cause an electrical short circuit even if a small part of the material is broken or a small amount of debris is generated.

상기 보호 부재(140)는 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(170)보다 전기 전도성이 낮은 물질, 또는 제2 도전형의 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 보호 부재(140)는, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다. The protective member 140 may be formed of a material having electrical conductivity, a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 170, or a material forming a Schottky contact with the second conductive semiconductor layer 130 . For example, the protective member 140, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2, SiO x, SiO x N y, Si 3 N 4, Al 2 O 3, TiO x , TiO 2 , Ti, Al, or Cr.

그리고, 상기 오믹 접촉층(150) 및 보호 부재(140) 상에 발광 구조층(135)이 형성될 수 있다. 상기 발광 구조층(135)의 측면은 복수 개의 칩을 단위 칩 영역으로 구분하는 아이솔레이션 에칭에 의해 경사를 가질 수 있다. The light emitting structure layer 135 may be formed on the ohmic contact layer 150 and the protective member 140. The side surface of the light emitting structure layer 135 may be inclined by isolation etching that divides a plurality of chips into unit chip regions.

상기 발광 구조층(135)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있으며, 상기 제1 도전형의 반도체층(110), 제2 도전형의 반도체층(130) 및 이들 사이에 위치한 활성층(120)을 포함할 수 있다. 이때, 상기 제2 도전형의 반도체층(130)이 상기 오믹 접촉층(150)과 보호 부재(140) 상에 위치하고, 상기 활성층(120)이 제2 도전형의 반도체층(130) 상에 위치하고, 상기 제1 도전형의 반도체층(110)이 활성층(120) 상에 위치할 수 있다. The light emitting structure layer 135 may include a plurality of Group III-V compound semiconductor layers, and the first conductive semiconductor layer 110, the second conductive semiconductor layer 130, And an active layer 120 interposed between the first electrode and the second electrode. At this time, the second conductive semiconductor layer 130 is located on the ohmic contact layer 150 and the protection member 140, and the active layer 120 is located on the second conductive semiconductor layer 130 , The first conductive semiconductor layer 110 may be located on the active layer 120.

상기 제1 도전형의 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 상기 제1 도전형의 반도체층(110)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 상기 제1 도전형의 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 110 may include a compound semiconductor of a Group III-V element doped with the first conductive dopant. For example, the first conductive semiconductor layer 110 may include an n-type semiconductor layer. This n-type semiconductor layer is formed by doping an n-type dopant into a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + . For example, n-type dopants such as Si, Ge, Sn, Se and Te can be formed on GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP and AlGaInP. The first conductive semiconductor layer 110 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다. The active layer 120 may be formed of any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, and a quantum wire structure. However, the present invention is not limited thereto.

상기 활성층(120)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 상기 활성층(120)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일례로, 활성층(120)은 InGaN을 포함하는 우물층과 GaN을 포함하는 장벽층이 교대로 적층되어 형성될 수 있다. The active layer 120 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? When the active layer 120 is formed of a multiple quantum well structure, the active layer 120 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, the active layer 120 may be formed by alternately stacking a well layer including InGaN and a barrier layer including GaN.

상기 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다. A cladding layer (not shown) doped with an n-type or p-type dopant may be formed on and / or below the active layer 120. The cladding layer may include an AlGaN layer or an InAlGaN layer.

상기 제2 도전형의 반도체층(130)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 상기 제2 도전형의 반도체층(130)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 상기 제2 도전형의 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 130 may include a compound semiconductor of a Group III-V element doped with a second conductive dopant. For example, the second conductive semiconductor layer 130 may include a p-type semiconductor layer. The p-type semiconductor layer is formed by doping a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? . For example, a p-type dopant such as Mg, Zn, Ca, Sr, and Br may be formed in GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP and AlGaInP. The second conductive semiconductor layer 130 may be formed as a single layer or a multilayer, but the present invention is not limited thereto.

상술한 설명에서는 상기 제1 도전형의 반도체층(110)이 n형 반도체층을 포함하고 상기 제2 도전형의 반도체층(130)이 p형 반도체층을 포함하는 것을 예시하였다. 그러나 실시예가 이에 한정되는 것은 아니다. In the above description, it is illustrated that the first conductive semiconductor layer 110 includes an n-type semiconductor layer and the second conductive semiconductor layer 130 includes a p-type semiconductor layer. However, the embodiment is not limited thereto.

따라서, 상기 제1 도전형의 반도체층(110)이 p형 반도체층을 포함하고 상기 제2 도전형의 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형의 반도체층(130) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 구조층(135)은, np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형의 반도체층(110) 및 제2 도전형의 반도체층(130) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 상기 발광 구조층(135)의 구조는 다양하게 변형될 수 있으며, 실시예가 이에 한정되는 것은 아니다.Accordingly, the first conductive semiconductor layer 110 may include a p-type semiconductor layer, and the second conductive semiconductor layer 130 may include an n-type semiconductor layer. In addition, another n-type or p-type semiconductor layer (not shown) may be formed under the second conductive semiconductor layer 130. Accordingly, the light emitting structure layer 135 may have at least one of np, pn, npn, and pnp junction structures. The doping concentration of the dopant in the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 may be uniform or non-uniform. That is, the structure of the light emitting structure layer 135 may be variously modified, and the embodiment is not limited thereto.

상기 발광 구조층(135)의 상면, 즉 상기 제1 도전형의 반도체층(110)의 상면에는 광 추출 구조(112)가 형성된다. 상기 광 추출 구조(112)는 다수의 돌기로 형성될 수 있다.On the upper surface of the light emitting structure layer 135, that is, the upper surface of the first conductive semiconductor layer 110, a light extracting structure 112 is formed. The light extracting structure 112 may be formed of a plurality of protrusions.

상기 광 추출 구조(112)는 상기 제1 도전형의 반도체층(110)의 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. The light extracting structure 112 may minimize the amount of light reflected from the surface of the first conductive semiconductor layer 110 to improve the light extraction efficiency of the light emitting device 100.

본 발명의 실시예에 따른 발광 소자(100)에서 상기 광 추출 구조(112)는 일정한 크기를 기준으로 표준 분포를 갖는 다수의 돌기를 포함한다. In the light emitting device 100 according to the embodiment of the present invention, the light extracting structure 112 includes a plurality of protrusions having a standard distribution based on a predetermined size.

종래에 광 추출 구조(112)를 형성함에 있어서, 건식 식각을 이용하는 경우 일정한 크기의 돌기를 가진 광 추출 구조가 형성되고, 습식 식각을 이용하는 경우 랜덤한 크기의 돌기를 가진 광 추출 구조가 형성된다.Conventionally, in the formation of the light extracting structure 112, a light extracting structure having protrusions of a predetermined size is formed when dry etching is used, and a light extracting structure having protrusions of a random size is formed when wet etching is used.

도 2는 본 발명의 실시예에 따른 발광 소자에서 광 추출 구조를 상측방향에서 바라본 도면이고, 도 3은 돌기의 지름 크기의 편차 범위에 따른 광 추출 효율의 변화를 도시한 도면이다.FIG. 2 is a top view of a light extracting structure in a light emitting device according to an embodiment of the present invention, and FIG. 3 is a diagram illustrating a change in light extraction efficiency according to a deviation range of a diameter of a projection.

도 2와 도 3을 참조하면, 일정한 크기를 기준으로 표준 분포를 가지는 마스크에 건식 식각을 이용하여 광 추출 구조(112)를 형성함으로써 일정한 크기를 기준으로 표준 분포를 가지는 다수의 돌기를 형성할 수 있다. 상기 다수의 돌기는 원뿔형, 반구형, 총알형, 삼각뿔형 등의 형태로 형성될 수 있다.Referring to FIGS. 2 and 3, a light extraction structure 112 may be formed on a mask having a standard distribution on the basis of a predetermined size, thereby forming a plurality of protrusions having a standard distribution on the basis of a predetermined size have. The plurality of protrusions may be formed in a conical shape, a hemispherical shape, a bullet shape, a triangular-pyramid shape, or the like.

상기 다수의 돌기의 지름 크기는 도 2와 같이 상측방향에서 바라볼 때, 표준 분포를 이루며, 편차 범위(sigma value)가 0.01-0.15가 된다. 바람직하게 상기 편차 범위는 0.02-0.08이 될 수 있으며, 예를 들어, 상기 편차 범위는 0.05가 될 수 있다. 이 경우 우수한 광 추출 효율을 가질 수 있다.As shown in FIG. 2, the diameters of the plurality of protrusions have a standard distribution when viewed from the upper side, and a deviation range (sigma value) is 0.01-0.15. Preferably, the deviation range may be 0.02-0.08, for example, the deviation range may be 0.05. In this case, excellent light extraction efficiency can be obtained.

예를 들어, 상기 광 추출 구조(112)의 돌기는 지름이 0.08-1.6㎛로 형성될 수 있다. For example, the protrusion of the light extracting structure 112 may have a diameter of 0.08 to 1.6 탆.

실시예에서는 돌기의 지름은 1.2㎛ 크기를 기준으로 표준 분포를 이루며 편차 범위는 0.05가 되도록 하였다.In the embodiment, the diameter of the protrusions has a standard distribution based on the size of 1.2 mu m, and the deviation range is 0.05.

다시 도 1을 참조하면, 상기 제1 도전형의 반도체층(110) 상에는 상기 전극(115)이 형성되는데, 상기 전극(115)은 와이어 본딩이 이루어지는 패드부와, 이 패드부로부터 연장된 전극부를 포함할 수 있다. 상기 전극부는 소정의 패턴 형상으로 분기될 수 있다. 1, the electrode 115 is formed on the first conductive semiconductor layer 110. The electrode 115 includes a pad portion for wire bonding and an electrode portion extending from the pad portion. . The electrode portion may be branched into a predetermined pattern shape.

상기 제1 도전형의 반도체층(110)의 상면에 광 추출 구조(112)가 형성되므로, 제조 공정에 의해 상기 전극(115)의 상면에도 광 추출 구조(112)에 대응하는 패턴이 자연스럽게 형성될 수 있다. 그러나 이에 한정되는 것은 아니다. Since the light extracting structure 112 is formed on the upper surface of the first conductive semiconductor layer 110, a pattern corresponding to the light extracting structure 112 is naturally formed on the upper surface of the electrode 115 by the manufacturing process . However, the present invention is not limited thereto.

상기 발광 구조층(135)의 적어도 측면에는 패시베이션층(180)이 형성될 수 있다. 또한, 패시베이션층(180)은 제1 도전형의 반도체층(110)의 상면 및 보호 부재(140)의 상면에 형성될 수 있으나, 이로 한정되지는 않는다. A passivation layer 180 may be formed on at least a side surface of the light emitting structure layer 135. In addition, the passivation layer 180 may be formed on the upper surface of the first conductive semiconductor layer 110 and the upper surface of the protection member 140, but is not limited thereto.

이하, 실시예에 따른 발광 소자(100)의 제조 방법을 상세하게 설명한다. 다만, 앞에서 설명한 내용과 동일 또는 극히 유사한 내용은 생략하거나 간략하게 설명한다. Hereinafter, a method of manufacturing the light emitting device 100 according to the embodiment will be described in detail. However, the same or extremely similar contents as those described above will be omitted or briefly explained.

도 4 내지 도 13은 실시예에 따른 발광 소자의 제조 방법의 공정을 도시한 단면도들이다. FIGS. 4 to 13 are cross-sectional views illustrating the steps of a method of manufacturing a light emitting device according to an embodiment.

도 4에 도시한 바와 같이, 성장 기판(101) 상에 발광 구조층(135)을 형성한다. As shown in FIG. 4, a light emitting structure layer 135 is formed on the growth substrate 101.

상기 성장 기판(101)은, 예를 들어, 사파이어(Al2O3), Si, SiC, GaAs, GaN, ZnO, MgO, GaP, InP, Ge 중 적어도 하나를 포함할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 다양한 물질로 구성된 성장 기판(101)을 사용할 수 있음은 물론이다.The growth substrate 101 may include at least one of, for example, sapphire (Al 2 O 3 ), Si, SiC, GaAs, GaN, ZnO, MgO, GaP, InP and Ge. However, the present invention is not limited thereto, and it goes without saying that the growth substrate 101 made of various materials can be used.

상기 발광 구조층(135)은 성장 기판(101) 상에 제1 도전형의 반도체층(110), 활성층(120) 및 제2 도전형의 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다. The light emitting structure layer 135 may be formed by successively growing a first conductive semiconductor layer 110, an active layer 120, and a second conductive semiconductor layer 130 on a growth substrate 101 .

상기 발광 구조층(135)은, 예를 들어, 유기 금속 화학 증착법(metal organic chemical vapor deposition, MOCVD), 화학 증착법(chemical vapor deposition, CVD), 플라즈마 화학 증착법(plasma-enhanced chemical vapor deposition, PECVD), 분자선 성장법(molecular beam epitaxy, MBE), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 등의 방법을 이용하여 형성될 수 있다. 그러나 이에 대해 한정하지는 않는다.The light emitting structure layer 135 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, , Molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE), and the like. However, it is not limited thereto.

한편, 상기 발광 구조층(135)과 상기 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)이 형성될 수도 있다.A buffer layer (not shown) and / or an undoped nitride layer (not shown) may be formed between the light emitting structure layer 135 and the growth substrate 101 to mitigate the lattice constant difference.

이어서, 도 5에 도시한 바와 같이, 상기 발광 구조층(135) 상에 단위 칩 영역에 대응하여 보호 부재(140)을 선택적으로 형성할 수 있다. 상기 보호 부재(140)는 패터닝된 마스크를 이용하여 단위 칩 영역의 둘레에 형성될 수 있다. 상기 보호 부재(140)는 전자빔(E-beam) 증착, 스퍼터링(sputtering), PECVD 방법과 같은 다양한 증착 방법을 이용하여 형성할 수 있다.5, the protection member 140 may be selectively formed on the light emitting structure layer 135 in correspondence with the unit chip region. The protective member 140 may be formed around the unit chip region using a patterned mask. The protective member 140 may be formed using various deposition methods such as electron beam (E-beam) deposition, sputtering, and PECVD.

이어서, 도 6에 도시한 바와 같이, 상기 제2 도전형의 반도체층(130) 상에 전류 차단층(145)을 형성할 수 있다. 상기 전류 차단층(145)은 마스크 패턴을 이용하여 형성될 수 있다.Then, as shown in FIG. 6, a current blocking layer 145 may be formed on the second conductive semiconductor layer 130. The current blocking layer 145 may be formed using a mask pattern.

도 5 및 도 6에서는 보호 부재(140)과 전류 차단층(145)을 별도의 공정으로 형성하는 것을 도시하였으나, 상기 보호 부재(140)과 전류 차단층(145)을 동일한 재질로 형성하여 하나의 공정으로 동시에 형성하는 것도 가능하다. 예를 들어, 제2 도전형의 반도체층(130) 상에 SiO2층을 형성한 후, 마스크 패턴을 이용하여 상기 보호 부재(140)와 전류 차단층(145)을 동시에 형성할 수 있다.5 and 6 illustrate that the protection member 140 and the current blocking layer 145 are formed by separate processes, the protection member 140 and the current blocking layer 145 may be formed of the same material, It is also possible to form them at the same time. For example, after the SiO 2 layer is formed on the second conductive semiconductor layer 130, the protective member 140 and the current blocking layer 145 can be formed simultaneously using a mask pattern.

이어서, 도 7에 도시한 바와 같이, 제2 도전형의 반도체층(130) 및 전류차단층(145) 상에 상기 오믹 접촉층(150)과 상기 반사층(160)을 차례로 형성할 수 있다.7, the ohmic contact layer 150 and the reflective layer 160 may be formed on the second conductive semiconductor layer 130 and the current blocking layer 145 in this order.

상기 오믹 접촉층(150) 및 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링, PECVD 중 어느 하나의 방법에 의해 형성될 수 있다.The ohmic contact layer 150 and the reflective layer 160 may be formed by any one of E-beam deposition, sputtering, and PECVD.

이어서, 도 8 및 도 9에 도시한 바와 같이, 접합층(170)을 매개로 하여 도 7의 구조물에 전도성 지지기판(175)를 접합한다. 상기 접합층(170)은 반사층(160), 오믹 접촉층(150)의 단부 및 보호 부재(140)에 접촉되어 이들 사이의 접착력을 강화시켜 줄 수 있다. Next, as shown in Figs. 8 and 9, the conductive supporting substrate 175 is bonded to the structure of Fig. 7 via the bonding layer 170. Next, as shown in Fig. The bonding layer 170 may be in contact with the reflective layer 160, the end of the ohmic contact layer 150, and the protective member 140 to enhance adhesion between the bonding layer 170 and the protective layer 140.

상술한 실시예에서는 상기 전도성 지지기판(175)이 상기 접합층(170)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 접합층(170)을 형성하지 않고 전도성 지지기판(175)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.Although the conductive supporting substrate 175 is bonded to the conductive supporting substrate 175 through the bonding layer 170 in the above-described embodiment, the conductive supporting substrate 175 may be formed by a plating method Or a vapor deposition method.

이어서, 도 10에 도시한 바와 같이, 성장 기판(101)을 발광 구조층(135)으로부터 제거한다. 도 10에서는 도 9에 도시된 구조물을 뒤집어서 도시하였다.Then, the growth substrate 101 is removed from the light emitting structure layer 135 as shown in Fig. In Fig. 10, the structure shown in Fig. 9 is shown in an inverted manner.

상기 성장 기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.The growth substrate 101 may be removed by a laser lift off method or a chemical lift off method.

이어서, 도 11에 도시한 바와 같이, 발광 구조층(135)을 단위 칩 영역에 따라 아이솔레이션 에칭을 실시하여 복수개의 발광 구조층(135)으로 분리한다. 예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.Then, as shown in FIG. 11, the light emitting structure layer 135 is subjected to isolation etching along the unit chip region to separate into a plurality of light emitting structure layers 135. For example, the isolation etching can be performed by a dry etching method such as ICP (Inductively Coupled Plasma).

이어서, 도 12에 도시한 바와 같이, 상기 보호 부재(140) 및 발광 구조층(135) 상에 패시베이션층(180)을 형성하고, 제1 도전형의 반도체층(110)의 상면이 노출되도록 패시베이션층(180)을 선택적으로 제거한다. 그리고, 제1 도전형의 반도체층(110)의 상면에 광 추출 효율 향상을 위하여 광 추출 구조를 형성한다. 상기 광 추출 구조(112)는 건식 식각 공정에 의해 형성될 수 있다. 상기 광 추출 구조(112)를 형성하는 공정은 후술하도록 한다.12, a passivation layer 180 is formed on the protective member 140 and the light emitting structure layer 135, and a passivation layer 180 is formed on the upper surface of the first conductive semiconductor layer 110 to expose the upper surface of the first conductive semiconductor layer 110. Then, The layer 180 is selectively removed. A light extracting structure is formed on the upper surface of the first conductive semiconductor layer 110 to improve light extraction efficiency. The light extracting structure 112 may be formed by a dry etching process. The process of forming the light extracting structure 112 will be described later.

이어서, 도 13에 도시한 바와 같이, 상기 제1 도전형의 반도체층(110) 상에 상기 전극(115)을 형성한다. Next, as shown in FIG. 13, the electrode 115 is formed on the first conductive semiconductor layer 110.

그리고, 도 13의 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다. 13 can be divided into unit chip regions through a chip separation process, a plurality of light emitting devices can be manufactured.

상기 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 칩을 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크리빙 공정, 습식 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있다. 실시예가 이에 한정되지는 않는다.The chip separating process includes, for example, a braking process for separating chips by applying a physical force using a blade, a laser scribing process for separating chips by irradiating a laser to the chip boundary, a wet or dry etching Etch process, and the like. The embodiment is not limited thereto.

도 14 내지 도 18은 본 발명의 실시예에 따른 발광 소자 및 그 제조방법에서 광 추출 구조를 형성하는 과정을 설명하는 도면이다.14 to 18 are views illustrating a process of forming a light extracting structure in a light emitting device and a manufacturing method thereof according to an embodiment of the present invention.

도 14를 참조하면, 광 추출 구조는 발광 구조층(135) 상에 크기가 표준 분포를 이루며, 일정한 편차 범위(sigma value)를 가진 마스크를 형성한 후 건식 식각을 수행하여 형성한다. Referring to FIG. 14, the light extracting structure is formed by performing a dry etching after forming a mask having a standard deviation in size on a light emitting structure layer 135, a constant deviation value (sigma value).

마스크의 형성 및 식각 과정은 유기물과 무기물의 혼성 구조를 가지는 혼성입자를 무극성 용액에 분산시켜 분산용액을 제조하는 단계(S410), 도 12에 도시된 발광 구조층을 포함하는 기판을 친수성 용액의 내부에 배치하는 단계(S420), 분산용액을 친수성 용액에 첨가하는 단계(S430) 및 혼성입자를 기판 상에 배치시키는 단계(S440), 열처리하는 단계(S450), 식각 단계(S460)를 포함한다.In the process of forming and etching the mask, dispersing the hybrid particles having a hybrid structure of an organic material and an inorganic material in a nonpolar solution to produce a dispersion solution (S410), and then, the substrate including the light emitting structure layer shown in FIG. A step S430 of adding the dispersion solution to the hydrophilic solution and a step S440 of placing the hybrid particles on the substrate, a step of heat treatment S450, and an etching step S460.

도 15를 참조하면, 유기물과 무기물을 혼성구조를 가지는 혼성입자를 무극성 용액에 분산시킬 수 있다.Referring to FIG. 15, hybrid particles having a hybrid structure of an organic material and an inorganic material may be dispersed in a nonpolar solution.

상기 혼성입자(10)는 실시콘(Si)을 포함할 수 있다. 혼성입자(10)는 실리콘을 기반으로 한 유기물과 무기물의 혼성구조일 수 있다. 혼성입자(10)는 실리콘을 함유하는 무기물의 유도체에 유기물을 혼합한 형태일 수 있다. The mixed particles 10 may include a conducting cone (Si). The hybrid particles 10 may be a hybrid structure of organic and inorganic materials based on silicon. The hybrid particles 10 may be in the form of an organic material mixed with a derivative of an inorganic material containing silicon.

상기 혼성입자(10)는 예를 들어, 폴리디메틸실록산(Polydimethylsiloxane) 또는 폴리메틸실세스퀴옥산(Polymethylsilsesquioxane)일 수 있다. 상기 혼성입자(10)는 구형일 수 있다.The mixed particles 10 may be, for example, polydimethylsiloxane or polymethylsilsesquioxane. The mixed particles 10 may be spherical.

유기물과 무기물의 혼성구조인 혼성입자(10)를 마스크로 사용하여 발광 구조층(135)을 식각하는 경우, 건식식각이 가능하여 광 추출 구조의 돌기가 일정한 분포를 이루도록 할 수 있어, 광추출효율을 극대화할 수 있다. When the light emitting structure layer 135 is etched using the hybrid particles 10, which are a hybrid structure of an organic material and an inorganic material, as a mask, the dry etching can be performed so that the projections of the light extracting structure can have a uniform distribution, Can be maximized.

유기물과 무기물의 혼성 구조를 가지는 혼성입자를 무극성 용액에 분산시켜 분산용액을 제조하는 단계(S410)는 혼성입자(10)와 무극성 용액을 혼합할 수 있다. 혼성입자(110)는 무극성 용액(20)에 분산할 수 있다.In the step S410 of dispersing the hybrid particles having the hybrid structure of the organic material and the inorganic material in the nonpolar solution, the hybrid particles 10 and the nonpolar solution may be mixed. The mixed particles 110 can be dispersed in the nonpolar solution 20. [

무극성 용액(20)은 물보다 밀도가 낮은 물질일 수 있다. 무극성 용액(20)은 휘발성을 가지는 용액일 수 있다. 무극성 용액(20)은 에탄올, 메탄올, 이소프로필알콜 또는 부탄올 등일 수 있으나, 이에 한정하지 아니한다. The non-polar solution 20 may be a substance having a density lower than that of water. The nonpolar solution 20 may be a volatile solution. The nonpolar solution 20 may be, but is not limited to, ethanol, methanol, isopropyl alcohol, or butanol.

도 16을 참조하면, 발광 구조층(135)을 포함하는 기판(105)을 친수성 용액(30)의 내부에 배치하는 단계(S420) 및 분산용액을 친수성 용액에 첨가하는 단계(S430)를 포함할 수 있다.16, a step (S420) of placing the substrate 105 including the light emitting structure layer 135 inside the hydrophilic solution 30 and a step (S430) of adding the dispersion solution to the hydrophilic solution .

상기 발광 구조층(135)을 포함하는 기판(105)은 도 12에서 광 추출 구조(112)가 형성되기 전의 상태가 된다.The substrate 105 including the light emitting structure layer 135 is in a state before the light extracting structure 112 is formed in FIG.

상기 친수성 용액(30)은 예를 들어, 물일 수 있다. 기판(105)은 친수성 용액(30) 내에 배치될 수 있다.The hydrophilic solution 30 may be, for example, water. The substrate 105 may be disposed in the hydrophilic solution 30. [

분산용액(40)을 친수성 용액에 첨가하는 단계(S430)는, 혼성입자(10)를 포함하는 분산용액(40)을 친수성 용액 상에 첨가할 수 있다. 분산용액은 친수성 용액(30) 상에 부유할 수 있다. 혼성입자(10)는 소수성일 수 있다. 소수성을 가지는 혼성입자(10)는 친수성 용액(30) 상에 부유할 수 있다.The step (S430) of adding the dispersion solution (40) to the hydrophilic solution may add the dispersion solution (40) containing the hybrid particles (10) to the hydrophilic solution. The dispersion solution may float on the hydrophilic solution (30). The hybrid particles 10 may be hydrophobic. The hydrophobic hybrid particles 10 can float on the hydrophilic solution 30. [

분산용액(40)을 친수성 용액(30)에 첨가하는 단계(S430)는, 분산용액(40)을 단분자층으로 친수성 용액 상에 부유시킬 수 있다.The step (S430) of adding the dispersion solution (40) to the hydrophilic solution (30) can suspend the dispersion solution (40) as a monolayer on the hydrophilic solution.

실시예에 따른 발광소자 제조방법은 혼성입자를 발광 구조층(135)을 포함하는 기판(105) 상에 배치시키는 단계(S440)를 포함할 수 있다.The method for manufacturing a light emitting device according to an embodiment may include a step S440 of placing hybrid particles on a substrate 105 including a light emitting structure layer 135.

혼성입자(10)를 기판(105) 상에 배치시키는 단계(S440)는 분산용액의 무극성 용매가 휘발되도록 할 수 있다. 분산용액 중의 무극성 용매는 휘발되면서, 혼성입자(10)는 친수성 용액(30) 상에 단분자층(HCP : Hexagonal Close Packed) 형태로 부유할 수 있다.The step S440 of placing the hybrid particles 10 on the substrate 105 may cause the nonpolar solvent of the dispersion solution to volatilize. The nonpolar solvent in the dispersion solution is volatilized and the hybrid particles 10 can float on the hydrophilic solution 30 in the form of a monolayer (HCP: Hexagonal Close Packed).

혼성입자(10)를 기판(105) 상에 배치시키는 단계(S440)는 양쪽 친매성 용액(40)을 친수성 용액(30) 상에 첨가할 수 있다. 양쪽 친매성 용액(40)을 친수성 용액(30) 상에 첨가하는 경우, 양쪽 친매성 용액(40)가 혼성입자(10)를 기판(105)와 수직적으로 중첩하는 부분으로 집중되도록 할 수 있다.The step of placing the hybrid particles 10 on the substrate 105 (S440) can add both hydrophilic solutions 40 onto the hydrophilic solution 30. [ When the bilophilic solution 40 is added onto the hydrophilic solution 30, the bilophilic solution 40 can be concentrated in the portion where the mixed particles 10 vertically overlap the substrate 105. [

도 18을 참조하면, 혼성입자(10)를 기판(105) 상에 배치시키는 단계(S440)는 친수성 용액을 제거할 수 있다.Referring to FIG. 18, placing the hybrid particles 10 on the substrate 105 (S440) may remove the hydrophilic solution.

혼성입자(10)를 기판(105) 상에 배치시키는 단계(S440)는 혼성입자(10)들이 기판(105)과 수직적으로 중첩하는 위치에 집중된 상태에서 친수성 용액을 제거할 수 있다.The step S440 of placing the hybrid particles 10 on the substrate 105 may remove the hydrophilic solution in a state where the hybrid particles 10 are concentrated at positions vertically overlapping the substrate 105. [

혼성입자(10)를 기판(105) 상에 배치시키는 단계(S440)는 혼성입자(10)들이 친수성 용액이 제거됨에 따라, 점차 기판(105)과 가까워지다가, 최종적으로 기판(105)의 상면에 고르게 배치될 수 있다.The step S440 of placing the hybrid particles 10 on the substrate 105 may be performed such that the hybrid particles 10 are gradually brought closer to the substrate 105 as the hydrophilic solution is removed, And can be evenly arranged.

실시예의 발광소자 제조방법은 혼성입자(10)가 상면에 배치된 기판(105)을 열처리하는 단계(S450)를 더 포함할 수 있다. 혼성입자(10)가 상면에 배치된 기판(105)을 열처리하여, 혼성입자(10)를 기판(105) 상에 고정시킬 수 있다.The light emitting device manufacturing method of the embodiment may further include a step (S450) of heat treating the substrate 105 on which the hybrid particles 10 are disposed. The hybrid particles 10 can be fixed on the substrate 105 by heat-treating the substrate 105 on which the hybrid particles 10 are disposed.

기판(105)은 혼성입자(10)가 상면에 배치된 상태에서 식각될 수 있다. The substrate 105 can be etched with the mixed particles 10 disposed on the upper surface.

광 추출 구조(112)는 상기 기판(105)에서 상기 제1 도전형 반도체층(110)이 식각되어 형성될 수 있다.The light extracting structure 112 may be formed by etching the first conductive semiconductor layer 110 on the substrate 105.

예를 들어, 상기 제1 도전형 반도체층(110)은 혼성입자(10)를 마스크로 이용하여, 건식식각될 수 있다. 예를 들어, 제1 도전형 반도체층(110)은 상면에 혼성입자(10)를 구비한 상태에서 플라즈마 건식식각될 수 있다. 예를 들어, 건식 식각의 방법은 스퍼터 식각, 반응성 라디칼 식각, 이온 식각의 방법 중 하나일 수 있다.For example, the first conductive semiconductor layer 110 may be dry-etched using the mixed particles 10 as a mask. For example, the first conductive semiconductor layer 110 may be dry etched by plasma while the mixed particles 10 are formed on the upper surface of the first conductive semiconductor layer 110. For example, the method of dry etching may be one of the methods of sputter etching, reactive radical etching, and ion etching.

건식 식각의 방법은 평행 평판 전극을 이용하여 플라즈마를 발생시키고, 상기 제1 도전형 반도체층(110)이 형성된 기판(105)을 접지 전극 상에 배치하여 라디칼을 이용하여 식각을 할 수 있다. 이온 식각의 경우, 전자와 이온간 이동도의 차이로 인해 기판(105)이 위치한 전극 쪽에 셀프 바이어스가 형성될 수 있다. 기판(105)은 플라즈마 내 이온이 가속되어 전극 쪽으로 끌려와 식각될 수 있다. 기판(105)은 이방성으로 식각될 수 있다.In the dry etching method, plasma is generated using a parallel plate electrode, and the substrate 105 on which the first conductive type semiconductor layer 110 is formed is disposed on the ground electrode and etched using radicals. In the case of ion etching, a self bias can be formed on the electrode side where the substrate 105 is located due to the difference in mobility between electrons and ions. The substrate 105 can be etched by accelerating the ions in the plasma toward the electrode. The substrate 105 may be anisotropically etched.

상기 제1 도전형 반도체층(110)은 상면이 식각되어, 광 추출 구조(112)를 구비할 수 있다. 광 추출 구조(112)는 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있으나 이에 한정하지 아니한다.The first conductive semiconductor layer 110 may be etched to form a light extracting structure 112. The light extracting structure 112 may include at least one of a texture pattern, a concavo-convex pattern, and an uneven pattern, but is not limited thereto.

따라서, 도 12에서 설명한 광 추출 구조(112)가 형성될 수 있다.Therefore, the light extracting structure 112 described with reference to FIG. 12 can be formed.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10: 혼성입자 20: 무극성 용액
30: 친수성 용액 40: 분산용액
110: 제1 도전형의 반도체층 112: 광 추출 구조10: mixed particle 20: nonpolar solution
30: Hydrophilic solution 40: Dispersion solution
110: first conductive semiconductor layer 112: light extracting structure

Claims (5)

전도성 지지기판;
상기 전도성 지지기판 상에 제1 도전형의 반도체층, 제2 도전형의 반도체층, 상기 제1 도전형의 반도체층과 상기 제2 도전형의 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층; 및
상기 발광 구조층 상에 전극을 포함하고,
상기 발광 구조층의 상면에는 다수의 돌기가 형성된 광 추출 구조가 형성되고,
상기 다수의 돌기는 지름의 크기가 표준 분포를 이루며, 편차 범위는 0.005-0.2인 발광 소자.A conductive support substrate;
A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer on the conductive supporting substrate, ; And
An electrode on the light emitting structure layer,
A light extracting structure having a plurality of protrusions formed on an upper surface of the light emitting structure layer,
Wherein the plurality of protrusions have a standard distribution of diameters, and a deviation range is 0.005 to 0.2. 제 1항에 있어서,
상기 편차 범위는 0.01-0.15인 발광 소자.The method according to claim 1,
Wherein the deviation range is 0.01 to 0.15. 제 2항에 있어서,
상기 편차 범위는 0.02-0.08인 발광 소자.3. The method of claim 2,
Wherein the deviation range is 0.02 to 0.08. 제 1항에 있어서,
상기 다수의 돌기의 지름의 크기는 0.08-1.6㎛인 발광 소자.The method according to claim 1,
And the diameter of the plurality of protrusions is 0.08-1.6 탆. 제 1항에 있어서,
상기 다수의 돌기는 지름의 크기가 1.2㎛를 중심으로 표준 분포를 이루는 발광 소자.The method according to claim 1,
Wherein the plurality of protrusions have a standard distribution with a diameter of about 1.2 mu m.
KR1020140072830A 2014-06-16 2014-06-16 Light emitting device and method for fabricating the same KR20150144123A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140072830A KR20150144123A (en) 2014-06-16 2014-06-16 Light emitting device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140072830A KR20150144123A (en) 2014-06-16 2014-06-16 Light emitting device and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20150144123A true KR20150144123A (en) 2015-12-24

Family

ID=55084183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140072830A KR20150144123A (en) 2014-06-16 2014-06-16 Light emitting device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20150144123A (en)

Similar Documents

Publication Publication Date Title
CN102751413B (en) Light emitting semiconductor device
JP5952922B2 (en) Optoelectronic semiconductor chip
KR101028251B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101707118B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101039988B1 (en) Light emitting device and method for fabricating the light emitting device
US20130062657A1 (en) Light emitting diode structure and manufacturing method thereof
KR20100093993A (en) Semiconductor light emitting device and fabrication method thereof
KR101719623B1 (en) Light emitting diode
EP2482318B1 (en) Light emitting device
KR101239852B1 (en) GaN compound semiconductor light emitting element
KR101729268B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101039982B1 (en) Light emitting device and method for fabricating the same
KR20100093977A (en) Semiconductor light emitting device and fabrication method thereof
US10672945B2 (en) Method for manufacturing light emitting device
KR101777263B1 (en) Light emitting diode and method for fabricating the light emitting device
KR100999695B1 (en) Semiconductor light emitting device and fabrication method thereof
US9202983B2 (en) Light-emitting device
KR101199129B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101769047B1 (en) Light emitting diode and method for fabricating the light emitting device
KR20150144123A (en) Light emitting device and method for fabricating the same
KR101729269B1 (en) Light emitting diode and method for fabricating the light emitting device
KR101742616B1 (en) Light emitting device and method for fabricating the light emitting device
KR101827969B1 (en) Light emitting diode and method for fabricating the light emitting device
EP3376546B1 (en) Ultraviolet light-emitting element
KR101750207B1 (en) Light emitting device and light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application