KR20150136726A - Method of manufacturing oxide semiconductor thin film transistor - Google Patents
Method of manufacturing oxide semiconductor thin film transistor Download PDFInfo
- Publication number
- KR20150136726A KR20150136726A KR1020140063967A KR20140063967A KR20150136726A KR 20150136726 A KR20150136726 A KR 20150136726A KR 1020140063967 A KR1020140063967 A KR 1020140063967A KR 20140063967 A KR20140063967 A KR 20140063967A KR 20150136726 A KR20150136726 A KR 20150136726A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- oxide semiconductor
- semiconductor thin
- forming
- light
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 108
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title abstract description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000001301 oxygen Substances 0.000 claims abstract description 32
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000007789 gas Substances 0.000 claims abstract description 19
- 230000001678 irradiating effect Effects 0.000 claims abstract description 19
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012212 insulator Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 7
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 239000011701 zinc Substances 0.000 claims description 4
- -1 GaSnO Inorganic materials 0.000 claims description 3
- 229910005555 GaZnO Inorganic materials 0.000 claims description 3
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 3
- 238000004549 pulsed laser deposition Methods 0.000 claims description 3
- 238000003980 solgel method Methods 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims 2
- 229910052739 hydrogen Inorganic materials 0.000 claims 2
- 238000009413 insulation Methods 0.000 abstract 2
- 230000000052 comparative effect Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 트랜지스터의 제조방법에 관한 것으로, 더욱 상세하게는 산화물 반도체 박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a transistor, and more particularly, to a method of manufacturing an oxide semiconductor thin film transistor.
산화물 박막 트랜지스터는 산화물 반도체층을 활성층으로 사용한 박막 트랜지스터를 의미한다. 이러한 산화물 박막 트랜지스터는 기존의 비정질 실리콘층을 사용한 박막 트랜지스터에 비해 높은 전자 이동도를 나타내며 다결정 실리콘층을 사용한 박막 트랜지스터에 비해 우수한 균일도를 나타내는 장점이 있다.The oxide thin film transistor means a thin film transistor using an oxide semiconductor layer as an active layer. Such an oxide thin film transistor exhibits a higher electron mobility than a conventional thin film transistor using an amorphous silicon layer and has an advantage that it exhibits excellent uniformity compared to a thin film transistor using a polycrystalline silicon layer.
또한, 금속산화물 반도체층은 가시광에 대하여 투명하도록 광학적 밴드갭이 크기 때문에 플라스틱 기판 등의 유연하고 투명한 박막 트랜지스터에 적용 가능한 특징을 보이고 있다.In addition, since the metal oxide semiconductor layer has a large optical band gap so as to be transparent to visible light, it is applicable to a flexible transparent thin film transistor such as a plastic substrate.
다만, 이러한 산화물 반도체의 전자이동도와 같은 전기적 특성을 더욱 향상될 필요가 있었고, 종래에, 산화물 박막 트랜지스터의 활성층의 물성을 변화시키며 소자 특성을 확보하기 위하여 박막 트랜지스터 활성층 증착 방법의 변화, 박막 트랜지스터 활성층 내에 불순물이나 가스 주입 또는 플라즈마 처리 등과 같은 방법이 사용되어 왔다.However, in order to change the physical properties of the active layer of the oxide thin film transistor and secure the device characteristics, it is necessary to further improve the electrical characteristics such as the electron mobility of the oxide semiconductor, A method such as impurity or gas injection or plasma treatment has been used.
그 중에서도 산화물 반도체 박막의 신뢰성 확보는 산소 공공(oxygen vacancy)과 가장 관련이 깊다. 종래에는 산화물 박막 내 산소 공공을 줄이는 방법으로는 박막의 조성 또는 산소 분압을 조절하는 공정이 있다. 하지만, 위와 같은 방법들은 대부분 고온공정을 동반한다는 단점을 갖는다. 또한, 소자의 신뢰성을 확보할 수는 있지만 반대로 이동도를 감소시킨다는 문제점을 갖고 있다. 즉, 산소 공공 감소시 이동도가 감소하기 때문에, 산소 분압을 조절하여 산소 공공을 감소시킬 때에 산소 분압 제어가 제한적인 단점이 있다. 이에, 산소 공공 감소와 함께 이동도도 향상시킬 수 있는 산화물 반도체 박막 개발이 시급하다.Among them, the reliability of the oxide semiconductor thin film is most related to the oxygen vacancy. Conventionally, as a method of reducing the oxygen vacancy in the oxide thin film, there is a process of controlling the composition of the thin film or the oxygen partial pressure. However, most of these methods have disadvantages in that they are accompanied by a high temperature process. In addition, although the reliability of the device can be secured, conversely, the device has a problem of reducing the mobility. That is, since the mobility decreases when the oxygen vacancy decreases, there is a disadvantage that the oxygen partial pressure control is limited when reducing the oxygen vacancy by controlling the oxygen partial pressure. Therefore, it is urgent to develop an oxide semiconductor thin film capable of improving the mobility as well as reducing the oxygen vacancy.
본 발명이 해결하고자 하는 과제는 산소 공공을 감소시킴과 동시에 이동도를 향상시킬 수 있는 산화물 반도체 박막 트랜지스터의 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing an oxide semiconductor thin film transistor capable of reducing oxygen vacancies and improving mobility.
또한, 활성층의 전기적 특성 및 신뢰도를 향상시킬 수 있는 산화물 반도체 박막 트랜지스터의 제조방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing an oxide semiconductor thin film transistor capable of improving electrical characteristics and reliability of an active layer.
본 발명에 따른 산화물 반도체 박막 트랜지스터의 제조방법은 먼저, 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 절연체층을 형성하는 단계, 산소 가스를 포함하는 혼합가스 분위기 하에서 상기 절연체층 상에 산화물 반도체 박막을 형성하는 단계, 상기 산화물 반도체 박막과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계, 및 상기 산화물 반도체 박막 상에 UV 광을 조사하는 단계를 포함한다.A method of manufacturing an oxide semiconductor thin film transistor according to the present invention comprises the steps of: forming a gate electrode on a substrate; forming an insulator layer on the gate electrode; forming an insulator layer on the insulator layer Forming an oxide semiconductor thin film, forming a source electrode and a drain electrode electrically connected to the oxide semiconductor thin film, and irradiating UV light onto the oxide semiconductor thin film.
상기 산화물 반도체 박막을 형성하는 단계는 스퍼터링법을 이용할 수 있고, 상기 산화물 반도체 박막을 형성하는 단계에서, 상기 산소 가스를 포함하는 혼합가스 중 상기 산소 가스 비율을 50% 내지 100%로 수행할 수 있다. 따라서, 50% 내지 100%의 산소 가스 비율 하에서 산화물 반도체 박막을 증착시킴으로써, 형성되는 산화물 반도체 박막의 산소 공공을 최소화할 수 있다.The forming of the oxide semiconductor thin film may be performed by sputtering. In the step of forming the oxide semiconductor thin film, the ratio of the oxygen gas in the mixed gas containing oxygen gas may be 50% to 100% . Therefore, oxygen vacancies in the oxide semiconductor thin film to be formed can be minimized by depositing the oxide semiconductor thin film under the oxygen gas ratio of 50% to 100%.
또한, 상기 산화물 반도체 박막 상에 UV 광을 조사함으로써, 상기 산화물 반도체 박막의 산소 공공을 증가시키지 않으면서 상기 산화물 반도체 박막의 전기 전도도를 증가시킬 수 있다.Further, by irradiating UV light onto the oxide semiconductor thin film, the electric conductivity of the oxide semiconductor thin film can be increased without increasing the oxygen vacancy of the oxide semiconductor thin film.
상기 소스 전극 및 드레인 전극을 형성하는 단계 및 상기 산화물 반도체 박막 상에 UV 광을 조사하는 단계 사이에, 상기 산화물 반도체 박막을 열처리하는 단계를 더 포함할 수 있다. 상기 산화물 반도체 박막을 열처리하는 단계는 100℃ 내지 500℃의 온도에서 30분 내지 90분 동안 수행할 수 있고, 상기 산화물 반도체 박막을 열처리하는 단계는 불활성 가스 분위기 하에서 수행할 수 있다. 이 때, 상기 산화물 반도체 박막에 UV 광을 조사하는 단계는 0.1 초 내지 600 초 동안 수행할 수 있고, 상기 산화물 반도체 박막에 UV 광을 조사하는 단계는 스캐닝 UV 광조사 방법을 사용할 수 있다. 마지막으로, 상기 산화물 반도체 박막은 ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, InGaZnO 및 a-InGaZnO로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다.The method may further include a step of heat-treating the oxide semiconductor thin film between the step of forming the source electrode and the drain electrode, and the step of irradiating UV light onto the oxide semiconductor thin film. The step of heat-treating the oxide semiconductor thin film may be performed at a temperature of 100 ° C to 500 ° C for 30 minutes to 90 minutes, and the step of heat-treating the oxide semiconductor thin film may be performed under an inert gas atmosphere. In this case, the step of irradiating the oxide semiconductor thin film with UV light may be performed for 0.1 second to 600 seconds, and the step of irradiating the oxide semiconductor thin film with UV light may employ a scanning UV light irradiation method. Lastly, the oxide semiconductor thin film may include at least one selected from the group consisting of ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, InGaZnO and a-InGaZnO.
또한, 본 발명의 다른 일측면은 산화물 반도체 박막 트랜지스터를 제공한다. 상기 산화물 반도체 박막 트랜지스터는 게이트 전극, 활성층, 및 상기 게이트 전극 및 상기 활성층 사이에 위치하는 유전막을 포함하되, 상기 활성층은 아연 및 산소를 포함하고, 상기 활성층은 아연-수소 결합 또는 산소-수소 결합을 갖는 산화물 반도체 박막일 수 있다.According to another aspect of the present invention, there is provided an oxide semiconductor thin film transistor. The oxide semiconductor thin film transistor includes a gate electrode, an active layer, and a dielectric layer disposed between the gate electrode and the active layer, wherein the active layer includes zinc and oxygen, and the active layer is a zinc- May be an oxide semiconductor thin film.
본 발명의 산화물 반도체 박막 트랜지스터의 제조방법을 따르면, 산화물 반도체 박막의 산소 공공을 감소시킴과 동시에 이동도를 향상시킬 수 있다.According to the method for fabricating an oxide semiconductor thin film transistor of the present invention, oxygen vacancies in an oxide semiconductor thin film can be reduced and mobility can be improved.
또한, 산화물 박막 트랜지스터 소자의 신뢰성을 개선시킬 수 있다. 나아가, 산화물 박막 트랜지스터의 전기적 특성을 보다 향상시킬 수 있다.Further, reliability of the oxide thin film transistor element can be improved. Further, the electrical characteristics of the oxide thin film transistor can be further improved.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조방법을 나타낸 단면도들이다.
도 2는 본 발명의 제조예 1 및 비교예 1의 전기적인 특성을 나타낸 그래프들이다.
도 3은 제조예 2 및 제조예 3의 전기적 특성을 나타낸 그래프들이다.
도 4는 제조예 4 및 비교예 2의 전기적 특성을 나타낸 그래프이다.FIGS. 1A to 1E are cross-sectional views illustrating a method of manufacturing an oxide semiconductor thin film transistor according to an embodiment of the present invention.
2 is a graph showing electrical characteristics of Production Example 1 and Comparative Example 1 of the present invention.
Fig. 3 is a graph showing electrical characteristics of Production Example 2 and Production Example 3. Fig.
4 is a graph showing electrical characteristics of Production Example 4 and Comparative Example 2.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It is to be understood, however, that the present invention is not limited to the embodiments described herein but may be embodied in other forms and includes all equivalents and alternatives falling within the spirit and scope of the present invention.
또한, 본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 그 기준에 따라 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며 절대적인 방향을 의미하는 것으로 한정 해석되어서는 안된다. 또한, "제1", "제2", 또는 "제3"등의 용어는 구성 요소들에 어떠한 한정을 가하려는 것이 아니라, 구성요소들을 구별하기 위해 사용되는 것으로 이해되어야 할 것이다.In addition, where a layer is referred to herein as being "on" another layer or substrate, it may be formed directly on another layer or substrate, or a third layer may be interposed therebetween. In the present specification, directional expressions of the upper side, upper side, upper side, and the like can be understood as meaning lower, lower, lower, and the like according to the standard. In other words, the expression of spatial direction should be understood in relative direction and should not be construed as limiting in absolute direction. It should also be understood that the terms "first "," second ", or "third" and the like are used to distinguish the components rather than to limit the components.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 축소된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성 요소들을 나타낸다.In the drawings, the thicknesses of the layers and regions may be exaggerated or reduced for clarity. Like reference numerals designate like elements throughout the specification.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
또한, 본 발명에서 사용하는 용어 "상온"은 약 15℃ 내지 25℃ 를 의미한다.As used herein, the term "ambient temperature" means about 15 ° C to 25 ° C.
본 발명에 따른 산화물 반도체 박막 트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 절연체층을 형성하는 단계, 상기 절연체층 상에 산화물 반도체층을 형성하는 단계, 상기 산화물 반도체층과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계, 상기 산화물 반도체층 표면을 열처리하는 단계, 및 상기 산화물 반도체층 상에 UV 광을 조사하는 단계를 포함한다.A method of manufacturing an oxide semiconductor thin film transistor according to the present invention includes the steps of forming a gate electrode on a substrate, forming an insulator layer on the gate electrode, forming an oxide semiconductor layer on the insulator layer, Forming a source electrode and a drain electrode electrically connected to the oxide semiconductor layer, heat treating the surface of the oxide semiconductor layer, and irradiating UV light onto the oxide semiconductor layer.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조방법을 나타낸 단면도들이다.FIGS. 1A to 1E are cross-sectional views illustrating a method of manufacturing an oxide semiconductor thin film transistor according to an embodiment of the present invention.
도 1a을 참조하면, 기판(10) 상에 게이트 전극(20)을 형성한다.Referring to FIG. 1A, a
먼저, 기판 상에 게이트 전극을 형성한다.First, a gate electrode is formed on a substrate.
상기 기판(10)은 유리, 금속, 반도체, 또는 고분자 기판일 수 있다. 즉, 본 발명에 따른 산화물 박막 트랜지스터의 기판은 플렉서블(flexible) 기판도 적용 가능하다.The
또한, 상기 게이트 전극(20)은 알루미늄, 은, 구리, 몰리브덴, 크롬, 티타늄, 탄탈륨, 및 이들 각각의 합금들을 포함하는 군에서 선택되는 하나의 금속 전극일 수 있다.The
이러한 게이트 전극(20)은 기판 상에 메탈 증착, 스퍼터링 또는 졸겔(sol-gel) 등 통상의 증착방법이거나 용액법 기반의 방법을 이용하여 형성할 수 있다.The
도 1b를 참조하면, 상기 게이트 전극(20) 상에 절연체층(30)을 형성한다.Referring to FIG. 1B, an
상기 절연체층(30)은 실리콘 산화물, 실리콘 질화물 또는 이들의 복합물을 포함할 수 있다.The
상기 절연체층(30)은 원자층 증착법, 펄스 레이저 증착법, 스퍼터링법, 프린팅법 및 졸-겔법으로 이루어진 군에서 선택된 어느 하나의 방법으로 형성될 수 있다.The
도 1c를 참조하면, 절연체층(30) 상에 산화물 반도체 박막(40)을 형성한다.Referring to FIG. 1C, an oxide semiconductor
상기 산화물 반도체 박막(40)은 소스 전극과 드레인 전극 사이의 채널층 역할을 할 수 있다.The oxide semiconductor
상기 산화물 반도체 박막(40)에 포함된 산화물 반도체 물질은 아연, 인듐, 갈륨, 주석, 및 타이타늄으로 이루어진 군에서 선택된 적어도 2이상의 물질을 포함하는 이성분계 또는 다성분계 물질일 수 있다.The oxide semiconductor material included in the oxide semiconductor
예를 들어, 산화물 반도체 박막(40)은 ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, InGaZnO 및 a-InGaZnO로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다.For example, the oxide semiconductor
상기 산화물 반도체 박막(40)은 스퍼터링법, 원자층 증착법(ALD), 펄스 레이저 증착법(PLD), 또는 졸겔(sol-gel)법을 이용하여 형성될 수 있다.The oxide semiconductor
상기 산화물 반도체 박막(40)을 형성하는 단계는 산소 가스를 포함하는 혼합가스 분위기 하에서 수행할 수 있다. 상기 산소 가스 분압을 조절함으로써 형성되는 산화물 반도체 박막의 산소 공공을 최소화할 수 있다. 즉, 산소 가스 분압을 증가시켜 형성되는 산화물 반도체 박막의 산소 공공을 최소화할 수 있다.The step of forming the oxide semiconductor
이를 통해 산소 공공에 의해 발생되는 소자의 신뢰성 저하의 문제점을 해결할 수 있다.This makes it possible to solve the problem of lowering the reliability of the device caused by the oxygen vacancies.
상기 혼합가스는 산소가스 외에 불활성 가스를 더 포함할 수 있으며 상기 불활성 가스로는 질소 가스, 아르곤 가스, 및 헬륨으로 이루어진 군으로부터 선택되는 적어도 하나를 포함할 수 있다. 따라서, 산소분압의 증가는 혼합가스에 포함된 불활성가스와 산소가스의 비를 조절하여 산소분압을 증가시킬 수 있다. The mixed gas may further include an inert gas in addition to the oxygen gas, and the inert gas may include at least one selected from the group consisting of nitrogen gas, argon gas, and helium. Therefore, the increase of the oxygen partial pressure can increase the oxygen partial pressure by controlling the ratio of the inert gas and the oxygen gas contained in the mixed gas.
예를 들어, 상기 산소 가스를 포함하는 혼합가스 중 상기 산소 가스 비율을 50% 내지 100%로 수행할 수 있다. 만일, 상기 산소 가스의 비율이 50% 미만인 경우, 산화물 반도체 박막(40)의 산소공공을 효과적으로 감소시킬 수 없다.For example, the ratio of the oxygen gas in the mixed gas containing the oxygen gas may be 50% to 100%. If the ratio of the oxygen gas is less than 50%, the oxygen vacancy of the oxide semiconductor
도 1d를 참조하면, 상기 산화물 반도체 박막(40)과 전기적으로 접속하는 소스 전극(50a) 및 드레인 전극(50b)을 형성한다. Referring to FIG. 1D, a
상기 소스 전극(50a) 및 드레인 전극(50b)은 알루미늄, 금, 은, 구리, 몰리브덴, 크롬, 티타늄, 탄탈륨, 인듐-주석 및 이들 각각의 합금들을 포함하는 군에서 선택되는 하나의 금속 전극들일 수 있다.The
상기 소스 전극(50a) 및 드레인 전극(50b)은 예컨대, 스퍼터링, 이빔, 이베퍼레이터 등의 공지의 방법으로 형성될 수 있다.The
예를 들어, 상기 소스 전극(50a) 및 드레인 전극(50b)은 상기 산화물 반도체 박막(40) 상에 마스크를 사용하면서 금속을 스퍼터링 증착함으로써 서로 이격하여 형성될 수 있다.For example, the
이 후, 상기 산화물 반도체 박막(40)을 열처리할 수 있다.Thereafter, the oxide semiconductor
후술되는 UV 광을 조사하는 단계를 거침에 따라, 소자의 전기 전도도가 향상될 수 있다. 이 때, 상기 UV 광을 조사하는 단계 전에 열처리를 함에 따라, UV 광 조사 시간에 따른 전기 전도도 증가율이 향상된다. 이에, UV 광 조사 시, 짧은 시간 안에 높은 전기 전도도에 도달할 수 있기 때문에 UV 조사 시간을 단축시킬 수 있다. 즉, UV 광 조사 전에 열처리 단계를 포함함에 따라 UV 광 조사 효율을 극대화할 수 있다. By conducting the step of irradiating UV light to be described later, the electric conductivity of the device can be improved. At this time, as the heat treatment is performed before the step of irradiating the UV light, the rate of increase of the electric conductivity according to the UV light irradiation time is improved. Therefore, when the UV light is irradiated, the high electric conductivity can be reached within a short time, so that the UV irradiation time can be shortened. That is, the UV light irradiation efficiency can be maximized by including the heat treatment step before UV light irradiation.
상기 산화물 반도체층을 열처리하는 단계는 100℃ 내지 500℃의 온도에서 30분 내지 90분 동안 수행하는 것이 바람직하다. 상기 온도 또는 시간 범위에서 열처리 할 경우, UV 광 조사 효율을 극대화할 수 있다.The step of heat-treating the oxide semiconductor layer is preferably performed at a temperature of 100 ° C to 500 ° C for 30 minutes to 90 minutes. When the heat treatment is performed in the temperature or time range, the UV light irradiation efficiency can be maximized.
또한 상기 산화물 반도체층 표면을 열처리하는 단계는 불활성 가스 분위기 하에서 수행하는 것이 바람직하다.Also, the step of heat-treating the surface of the oxide semiconductor layer is preferably performed under an inert gas atmosphere.
불활성 가스를 포함하는 가스 분위기 하에서 열처리를 진행함에 따라 안정적으로 열처리를 진행할 수 있다. 상기 불활성 가스는 N2, He 또는 Ar일 수 있다. 또한, 상기 불활성 가스를 포함하는 가스는 O2를 포함할 수 있다. The heat treatment can be stably performed as the heat treatment proceeds in a gas atmosphere containing an inert gas. The inert gas may be N 2 , He or Ar. In addition, the gas containing the inert gas may include O 2 .
도 1e를 참조하면, 상기 열처리된 산화물 반도체 박막(40)에 UV 광을 조사한다. Referring to FIG. 1E, the heat-treated oxide semiconductor
산화물 반도체 박막(40)에 UV 광을 조사함에 따라 상기 반도체 박막(40) 표면에 화학적인 변화가 전자구조의 변화를 일으킨다. 이에 따라, 캐리어 농도가 증가하여 전하의 이동도 즉 전기 전도도가 향상된다.As the oxide semiconductor
UV 광 조사에 따라 전기 전도도가 향상되는 원리는 UV 광을 조사함에 따라, 산화물 박막 표면에서 나타나는 화학적인 변화가 전자구조의 변화를 수반하여 전기 전도도가 향상되었다고 볼 수 있다.The principle that the electric conductivity is improved by the UV light irradiation is that the chemical change in the surface of the oxide thin film is accompanied by the change of the electronic structure and the electric conductivity is improved as the UV light is irradiated.
또한, UV 광 조사시 물이 분해되어 나온 라디컬이 산화물 박막에 포함된 금속 원소와 결합을 하면서 자유전자를 형성하고 이 자유전자 때문에 산화물 반도체 박막의 전도도가 향상될 수 있다.In addition, when the UV light is irradiated, the radical released from the decomposition of water combines with the metal element included in the oxide thin film to form free electrons, and the conductivity of the oxide semiconductor thin film can be improved due to the free electrons.
상기 반도체 박막(40) 상에 UV 광을 조사하는 단계에서 상기 UV 광은 200 nm 내지 400 nm의 파장을 갖는 것이 바람직하다. 상기 범위의 파장으로 UV 광을 조사할 경우 소자의 변형 없이 소자의 전기적인 특성을 향상시킬 수 있다. In the step of irradiating UV light onto the semiconductor
상기 반도체 박막(40) 상에 UV 광을 조사하는 단계는 0.1 초 내지 3600 초 동안 수행하는 것이 바람직하다. 상기 시간 범위 내에서 UV 광을 조사할 경우 소자의 변형 없이 소자의 전기적인 특성을 향상시킬 수 있다.The step of irradiating UV light onto the semiconductor
한편, 이와 같이 비교적 짧은 시간의 UV 광 조사로도 전기적 특성이 향상될 수 있는 것은 전술된 열처리 단계를 포함함에 따라 UV 광 조사에 따른 전기 전도도 상승 효율이 극대화되었기 때문이다.On the other hand, the electrical characteristics can be improved even in the UV light irradiation in a relatively short time because the above-mentioned heat treatment step is included, and thus the electric conductivity increase efficiency according to UV light irradiation is maximized.
따라서, UV 광 조사 전에 산화물 반도체 박막을 열처리 함에 따라 UV 조사시간을 0.1 초 내지 600 초로 단축시킬 수 있다. 이에, 상기 반도체 박막(40) 상에 UV 광을 조사하는 단계는 스캐닝 UV 광조사 방법을 사용하여 수행할 수 있다.Accordingly, the UV irradiation time can be shortened to 0.1 seconds to 600 seconds as the oxide semiconductor thin film is heat-treated before UV light irradiation. The step of irradiating UV light onto the semiconductor
이러한 스캐닝 UV 광조사 방법을 사용하여 UV 광을 조사할 경우, 짧은 시간 안에 UV 광 조사 램프를 이동시키거나, UV 광 조사 램프에 소자를 이동시켜 광을 조사할 수 있다.When such a scanning UV light irradiation method is used to irradiate UV light, the UV light irradiation lamp can be moved in a short time, or the light can be irradiated by moving the element to the UV light irradiation lamp.
따라서, 이러한 스캐닝 UV 광 조사 방법은 대면적에 연속적으로 광을 조사할 수 있고 균일한 에너지로 UV 광을 조사할 수 있는 효과가 있다.Therefore, such a scanning UV light irradiation method is capable of continuously irradiating light to a large area and is capable of irradiating UV light with uniform energy.
정리하면, 본 발명에 따른 산화물 반도체 박막 트랜지스터의 제조방법은 산소 가스를 포함하는 혼합가스 분위기 하에서 상기 절연체층 상에 산화물 반도체 박막을 형성함에 따라 산소공공을 감소시킬 수 있다. 산화물 반도체 박막 상에 UV 광을 조사함에 따라 산소공공을 증가시키는 것 없이 산화물 박막 트랜지스터의 이동도를 극대화할 수 있다. 이에 따라 소자의 전기적인 특성을 극대화하며 신뢰도를 향상시킬 수 있다.In summary, the method for fabricating an oxide semiconductor thin film transistor according to the present invention can reduce oxygen vacancies by forming an oxide semiconductor thin film on the insulator layer in a mixed gas atmosphere containing oxygen gas. As the UV light is irradiated onto the oxide semiconductor thin film, the mobility of the oxide thin film transistor can be maximized without increasing the oxygen vacancy. As a result, the electrical characteristics of the device can be maximized and reliability can be improved.
또한, 투명한 트랜지스터로 제작된 디스플레이의 경우 내부 혹은 외부 광에 의한 광-전압 신뢰성(NBIS, Negative Bias Illumination stress Stability)이 필수적이기 때문에 상술한 산화물 반도체 박막 트랜지스터의 제조방법은 능동 매트릭스형으로 제작되는 모든 디스플레이 장치에 적용이 가능할 것으로 예상된다.In the case of a display made of a transparent transistor, since the NBIS (Negative Bias Illumination stress Stability) due to internal or external light is essential, the manufacturing method of the oxide semiconductor thin film transistor described above can be applied to all the active matrix- It is expected that it can be applied to a display device.
본 발명의 다른 일 측면은 산화물 반도체 박막 트랜지스터를 제공한다. 상기 산화물 반도체 박막 트랜지스터는 게이트 전극, 활성층, 및 상기 게이트 전극 및 상기 활성층 사이에 위치하는 유전막을 포함하되, 상기 활성층은 아연 및 산소를 포함하고, 상기 활성층은 아연-수소 결합 또는 산소-수소 결합을 갖는 산화물 반도체 박막일 수 있다.Another aspect of the present invention provides an oxide semiconductor thin film transistor. The oxide semiconductor thin film transistor includes a gate electrode, an active layer, and a dielectric layer disposed between the gate electrode and the active layer, wherein the active layer includes zinc and oxygen, and the active layer is a zinc- May be an oxide semiconductor thin film.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
Hereinafter, exemplary embodiments of the present invention will be described in order to facilitate understanding of the present invention. It should be understood, however, that the following examples are intended to aid in the understanding of the present invention and are not intended to limit the scope of the present invention.
<제조예 1>≪ Preparation Example 1 &
폴리에틸렌나프탈레이트(Poly ethylene naphthalate, PEN)기판을 초음파 세척기에 넣은 후 아세톤과 메탄올 용액에 각각 10분씩 세척했다. 이 후, 상기 기판 상에 50nm 의 두께를 갖는 Mo 게이트 전극을 형성했다. 이 후, 상기 게이트전극 상에 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition, PECVD)을 통해 100nm의 두께를 갖는 SiNx 절연체층을 형성했다. 이 후, 50nm의 두께를 갖는 a-IGZO 활성층을 증착했다. 증착 시, Ar/O2 혼합 가스 중 산소 비율이 10%인 가스 분위기 하에서 증착을 진행했다. 이 후, 소스 전극 및 드레인 전극을 형성하기 위해 상기 활성층 양끝단을 일부 에칭했다. 이 후, 50nm의 두께를 갖는 Mo 소스 전극 및 드레인 패턴을 형성했다. 이 후, 리프트 오프에 의해 소스 전극 및 드레인 전극을 형성했다. 이 후, N2 가스 분위기 하, 300℃의 온도에서 1시간 동안 상기 활성층을 열처리했다. 이 후, 상온 상압 분위기 하에서 UV 광을 30분 동안 조사 하여 산화물 반도체 박막 트랜지스터를 제조했다.
Polyethylene naphthalate (PEN) substrates were placed in an ultrasonic cleaner and washed in acetone and methanol for 10 minutes each. Thereafter, an Mo gate electrode having a thickness of 50 nm was formed on the substrate. Thereafter, a SiN x insulator layer having a thickness of 100 nm was formed on the gate electrode by plasma enhanced chemical vapor deposition (PECVD). Thereafter, an a-IGZO active layer having a thickness of 50 nm was deposited. During the deposition, the deposition was carried out in a gas atmosphere having an oxygen ratio of 10% in an Ar /
<제조예 2>≪ Preparation Example 2 &
상기 제조예 1과 비교하여 활성층을 열처리하지 않은 것과 상기 활성층에 UV 광을 4시간 동안 조사한 것 외에는 같은 조건에서 산화물 반도체 박막 트랜지스터를 제조했다.
An oxide semiconductor thin film transistor was manufactured under the same conditions as those of Production Example 1 except that the active layer was not heat-treated and the active layer was irradiated with UV light for 4 hours.
<제조예 3>≪ Preparation Example 3 &
상기 제조예 1과 비교하여 활성층에 UV 광을 5분 동안 조사한 것 외에는 같은 조건에서 산화물 반도체 박막 트랜지스터를 제조했다.
An oxide semiconductor thin film transistor was manufactured under the same conditions except that the active layer was irradiated with UV light for 5 minutes as compared to the above-mentioned Production Example 1. [
<제조예 4>≪ Preparation Example 4 &
상기 제조예 1과 비교하여 a-IGZO 활성층을 증착시, Ar/O2 혼합 가스 중 산소 비율을 90%인 가스 분위기 하에서 증착을 진행한 것과, 활성층에 UV 광을 1시간 동안 조사한 것 외에는 같은 조건에서 산화물 반도체 박막 트랜지스터를 제조했다.
In comparison with the above-mentioned Production Example 1, in the case of depositing the a-IGZO active layer, the deposition was carried out under a gas atmosphere with an oxygen ratio of 90% in an Ar / O 2 mixed gas, To fabricate an oxide semiconductor thin film transistor.
<비교예 1>≪ Comparative Example 1 &
상기 제조예 1과 비교하여 활성층을 열처리하지 않은 것을 제외하곤 같은 조건에서 산화물 반도체 박막 트랜지스터를 제조했다.
An oxide semiconductor thin film transistor was manufactured under the same conditions except that the active layer was not heat-treated as compared with the above-mentioned Production Example 1. [
<비교예 2>≪ Comparative Example 2 &
상기 제조예 4와 비교하여 활성층에 UV 광을 조사하지 않은 것을 제외하곤 같은 조건에서 산화물 반도체 박막 트랜지스터를 제조했다.
An oxide semiconductor thin film transistor was manufactured under the same conditions except that the active layer was not irradiated with UV light as compared with the above-mentioned Production Example 4. [
도 2는 본 발명의 제조예 1 및 비교예 1의 전기적인 특성을 나타낸 그래프들이다.2 is a graph showing electrical characteristics of Production Example 1 and Comparative Example 1 of the present invention.
도 2의 (a)는 제조예 1 및 비교예 1의 게이트 전압(Gate voltage)에 따른 드레인 전류(Drain Current)의 전환곡선(transfer curve) 그래프이고, 도 2의 (b)는 제조예 1 및 비교예 1의 전압(Voltage)에 따른 전류(Current)를 나타낸 그래프이다.2 (a) is a transfer curve graph of a drain current according to a gate voltage of Production Example 1 and Comparative Example 1, and FIG. 2 (b) (Current) according to the voltage of Comparative Example 1. FIG.
도 2를 참조하면, UV 광을 조사하기전 열처리를 수행한 제조예 1의 경우 비교예 1과 비교하여 높은 전류 특성을 나타냄을 알 수 있다. 또한, 열처리를 수행함에 따라 30분의 짧은 UV 광 조사시간만으로도 소자의 전도도가 증가하는 것을 알 수 있다. Referring to FIG. 2, it can be seen that Comparative Example 1 exhibited a higher current characteristic in Production Example 1 in which heat treatment was performed before UV light irradiation. In addition, it can be seen that the conductivity of the device is increased only by a short UV light irradiation time of 30 minutes as the heat treatment is performed.
결론적으로, UV 광을 조사하기전 열처리를 수행할 경우 UV 광 조사의 효과가 극대화되어 소자의 전기적 특성이 우수해짐을 알 수 있다.
As a result, when the heat treatment is performed before UV light irradiation, the effect of UV light irradiation is maximized, and the electrical characteristics of the device are improved.
도 3은 제조예 2 및 제조예 3의 전기적 특성을 나타낸 그래프들이다.Fig. 3 is a graph showing electrical characteristics of Production Example 2 and Production Example 3. Fig.
도 3의 (a)는 제조예 2의 전압-전류 그래프이고, 도 3의 (b)는 제조예 3의 전압-전류 그래프이다.FIG. 3 (a) is a voltage-current graph of Production Example 2, and FIG. 3 (b) is a voltage-current graph of Production Example 3. FIG.
도 3(a)을 참조하면, UV 광을 조사에 의해 전류레벨이 향상됨을 알 수 있다. 또한, UV 광 조사 시간을 증가시킴에 따라 전류레벨 역시 보다 향상됨을 알 수 있다. UV 광을 4시간동안 조사한 경우 전류레벨이 10-4A까지 향상됨을 알 수 있다.Referring to FIG. 3 (a), it can be seen that the current level is improved by irradiation with UV light. In addition, it can be seen that the current level is further improved by increasing the UV light irradiation time. When the UV light is irradiated for 4 hours, the current level is improved to 10 -4 A.
도 3(b)를 참조하면, UV 광 조사 전에 열처리를 수행한 경우, 제조예 2와 비교하여 약 5분 정도의 UV 광 조사시간만으로도 전류레벨이 10-4A까지 향상됨을 알 수 있다. Referring to FIG. 3 (b), when the heat treatment is performed before the UV light irradiation, the current level is improved to 10 -4 A only by the UV light irradiation time of about 5 minutes as compared with the production example 2.
결론적으로, UV 광 조사 전에 열처리를 함에 따라 UV 광 조사 시간에 따른 전도도 증가가 극대화되어 UV 광 조사 효율을 보다 향상시킴을 알 수 있다.
As a result, it can be seen that the heat treatment before the UV light irradiation maximizes the increase of the conductivity according to the UV light irradiation time, thereby improving the UV light irradiation efficiency.
도 4는 제조예 4 및 비교예 2의 전기적 특성을 나타낸 그래프이다.4 is a graph showing electrical characteristics of Production Example 4 and Comparative Example 2.
제조예 4는 a-IGZO 활성층 증착시 Ar/O2 혼합 가스 중 산소 비율을 90% 로 하여 a-IGZO박막의 산소 공공(Oxygen vacancy) 농도를 최소화 한 후, UV 광조사에 따른 효과를 실험하였다.Production Example 4 was performed to minimize the oxygen vacancy concentration of the a-IGZO thin film by setting the oxygen ratio in the Ar /
도 4를 참조하면, UV 광을 조사하지 않은 비교예 2의 경우, 산화물 반도체 박막 트랜지스터 특성이 0.01 정도로 매우 낮으며 높은 산소 농도로 인해 그래프가 상당히 파지티브 쉬프트(positive shift)함을 알 수 있다.Referring to FIG. 4, in the case of Comparative Example 2 in which no UV light is irradiated, the characteristics of the oxide semiconductor thin film transistor are as low as about 0.01, and the graph shows a significant positive shift due to the high oxygen concentration.
반면, UV 광을 조사한 제조예 4의 경우, 네거티브(negative shift)함과 동시에 오프 전류(off current)는 상승하지 않고 이동도(mobility)가 35.7로 비교예 2과 비교하여 약 3500배 정도 향상됨을 알 수 있다.On the other hand, in Production Example 4 in which UV light was irradiated, the off current did not rise at the same time as the negative shift, and the mobility was 35.7, which is about 3500 times higher than that of Comparative Example 2 Able to know.
결론적으로, 산화물 반도체 박막의 산소 공공을 최소화하여 형성한 후에도, UV 광을 조사함에 따라 이동도가 향상되었음을 알 수 있다.
As a result, even after forming the oxide semiconductor thin film with minimized oxygen vacancies, it can be seen that the mobility is improved by irradiation with UV light.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the present invention is not limited to the disclosed exemplary embodiments, and various changes and modifications may be made by those skilled in the art without departing from the scope and spirit of the invention. Change is possible.
10 : 기판 20 : 게이트 전극
30 : 절연체층 40 : 산화물 반도체 박막
50a : 소스 전극 50b : 드레인 전극10: substrate 20: gate electrode
30: Insulator layer 40: oxide semiconductor thin film
50a:
Claims (12)
상기 게이트 전극 상에 절연체층을 형성하는 단계;
산소 가스를 포함하는 혼합가스 분위기 하에서 상기 절연체층 상에 산화물 반도체 박막을 형성하는 단계;
상기 산화물 반도체 박막과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계; 및
상기 산화물 반도체 박막 상에 UV 광을 조사하는 단계를 포함하는 산화물 반도체 박막 트랜지스터의 제조방법.Forming a gate electrode on the substrate;
Forming an insulator layer on the gate electrode;
Forming an oxide semiconductor thin film on the insulator layer in a mixed gas atmosphere containing oxygen gas;
Forming a source electrode and a drain electrode electrically connected to the oxide semiconductor thin film; And
And irradiating UV light onto the oxide semiconductor thin film.
상기 산화물 반도체 박막을 형성하는 단계는 스퍼터링법, 원자층 증착법, 펄스 레이저 증착법, 또는 졸겔법을 이용하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.The method according to claim 1,
Wherein the oxide semiconductor thin film is formed using a sputtering method, an atomic layer deposition method, a pulsed laser deposition method, or a sol-gel method.
상기 산화물 반도체 박막을 형성하는 단계에서,
상기 산소 가스를 포함하는 혼합가스 중 상기 산소 가스 비율을 50% 내지 100%로 수행하는 것을 특징으로 산화물 반도체 박막 트랜지스터의 제조방법.The method according to claim 1,
In the step of forming the oxide semiconductor thin film,
Wherein the ratio of the oxygen gas in the mixed gas containing oxygen gas is 50% to 100%.
상기 산화물 반도체 박막을 형성하는 단계는,
50% 내지 100%의 산소 가스 비율 하에서 산화물 반도체 박막을 증착시킴으로써, 형성되는 산화물 반도체 박막의 산소 공공을 최소화하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.The method of claim 3,
The forming of the oxide semiconductor thin film may include:
Wherein the oxide semiconductor thin film is deposited in an oxygen gas ratio of 50% to 100%, thereby minimizing oxygen vacancies in the oxide semiconductor thin film to be formed.
상기 산화물 반도체 박막 상에 UV 광을 조사함으로써, 상기 산화물 반도체 박막의 산소 공공을 증가시키지 않으면서 상기 산화물 반도체 박막의 전기 전도도를 증가시키는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.The method according to claim 1,
Wherein the oxide semiconductor thin film is irradiated with UV light to increase the electrical conductivity of the oxide semiconductor thin film without increasing oxygen vacancy of the oxide semiconductor thin film.
상기 소스 전극 및 드레인 전극을 형성하는 단계 및 상기 산화물 반도체 박막 상에 UV 광을 조사하는 단계 사이에,
상기 산화물 반도체 박막을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.The method according to claim 1,
Between the step of forming the source electrode and the drain electrode and the step of irradiating UV light onto the oxide semiconductor thin film,
Further comprising the step of heat treating the oxide semiconductor thin film.
상기 산화물 반도체 박막을 열처리하는 단계는 100℃ 내지 500℃의 온도에서 30분 내지 90분 동안 수행하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.The method according to claim 6,
Wherein the step of heat-treating the oxide semiconductor thin film is performed at a temperature of 100 ° C to 500 ° C for 30 minutes to 90 minutes.
상기 산화물 반도체 박막을 열처리하는 단계는 불활성 가스 분위기 하에서 수행하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.The method according to claim 6,
Wherein the heat treatment of the oxide semiconductor thin film is performed in an inert gas atmosphere.
상기 산화물 반도체 박막에 UV 광을 조사하는 단계는 0.1 초 내지 600 초 동안 수행하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.The method according to claim 6,
Wherein the step of irradiating the oxide semiconductor thin film with UV light is performed for 0.1 seconds to 600 seconds.
상기 산화물 반도체 박막에 UV 광을 조사하는 단계는 스캐닝 UV 광조사 방법을 사용하여 수행하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조방법.10. The method of claim 9,
Wherein the step of irradiating the oxide semiconductor thin film with UV light is performed using a scanning UV light irradiation method.
상기 산화물 반도체 박막은 ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, InGaZnO 및 a-InGaZnO로 이루어진 군으로부터 선택되는 적어도 하나를 포함하는 산화물 반도체 박막 트랜지스터의 제조방법.The method according to claim 1,
Wherein the oxide semiconductor thin film comprises at least one selected from the group consisting of ZnO, InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, InGaZnO and a-InGaZnO.
활성층; 및
상기 게이트 전극 및 상기 활성층 사이에 위치하는 유전막을 포함하되,
상기 활성층은 아연 및 산소를 포함하고,
상기 활성층은 아연-수소 결합 또는 산소-수소 결합을 갖는 산화물 반도체 박막인 산화물 반도체 박막 트랜지스터.A gate electrode;
An active layer; And
And a dielectric layer disposed between the gate electrode and the active layer,
Wherein the active layer comprises zinc and oxygen,
Wherein the active layer is an oxide semiconductor thin film having a zinc-hydrogen bond or an oxygen-hydrogen bond.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140063967A KR20150136726A (en) | 2014-05-27 | 2014-05-27 | Method of manufacturing oxide semiconductor thin film transistor |
| PCT/KR2015/004331 WO2015182888A1 (en) | 2014-05-27 | 2015-04-29 | Oxide semiconductor thin-film transistor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140063967A KR20150136726A (en) | 2014-05-27 | 2014-05-27 | Method of manufacturing oxide semiconductor thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150136726A true KR20150136726A (en) | 2015-12-08 |
Family
ID=54699173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140063967A KR20150136726A (en) | 2014-05-27 | 2014-05-27 | Method of manufacturing oxide semiconductor thin film transistor |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20150136726A (en) |
| WO (1) | WO2015182888A1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017122985A1 (en) * | 2016-01-12 | 2017-07-20 | 중앙대학교 산학협력단 | Method for preparing oxide thin film, oxide thin film, and electronic device manufactured therewith |
| KR20170126809A (en) * | 2016-05-09 | 2017-11-20 | 한양대학교 산학협력단 | Thin film comprising zinc and nitrogen method of fabricating the same, and thin film transistor comprising the same |
| KR20190012499A (en) * | 2017-07-27 | 2019-02-11 | 중앙대학교 산학협력단 | Method to manufacture oxy-nitride TFT using ultraviolet and thermal treatment |
| KR102187129B1 (en) * | 2019-07-23 | 2020-12-04 | 연세대학교 산학협력단 | Heterogeneous Oxide Thin Film Transistor with Adjustable Oxygen Partial Pressure and Method for Fabricating the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5127183B2 (en) * | 2006-08-23 | 2013-01-23 | キヤノン株式会社 | Thin film transistor manufacturing method using amorphous oxide semiconductor film |
| KR20080105740A (en) * | 2007-06-01 | 2008-12-04 | 엘지전자 주식회사 | Manufacturing of thin film transistor |
| US8129718B2 (en) * | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
| JP5616012B2 (en) * | 2008-10-24 | 2014-10-29 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| US9178076B2 (en) * | 2011-08-11 | 2015-11-03 | Idemitsu Kosan Co., Ltd. | Thin-film transistor |
-
2014
- 2014-05-27 KR KR1020140063967A patent/KR20150136726A/en not_active Application Discontinuation
-
2015
- 2015-04-29 WO PCT/KR2015/004331 patent/WO2015182888A1/en active Application Filing
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017122985A1 (en) * | 2016-01-12 | 2017-07-20 | 중앙대학교 산학협력단 | Method for preparing oxide thin film, oxide thin film, and electronic device manufactured therewith |
| KR20170126809A (en) * | 2016-05-09 | 2017-11-20 | 한양대학교 산학협력단 | Thin film comprising zinc and nitrogen method of fabricating the same, and thin film transistor comprising the same |
| KR20190012499A (en) * | 2017-07-27 | 2019-02-11 | 중앙대학교 산학협력단 | Method to manufacture oxy-nitride TFT using ultraviolet and thermal treatment |
| KR102187129B1 (en) * | 2019-07-23 | 2020-12-04 | 연세대학교 산학협력단 | Heterogeneous Oxide Thin Film Transistor with Adjustable Oxygen Partial Pressure and Method for Fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015182888A1 (en) | 2015-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102284240B1 (en) | Semiconductor device, power diode, and rectifier | |
| KR101774520B1 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| KR101878206B1 (en) | Manufacturing method of oxide semiconductor film and manufacturing method of transistor | |
| US20150333154A1 (en) | Thin film transistor, thin film transistor array panel including the same, and manufacturing method thereof | |
| Cai et al. | High-performance transparent AZO TFTs fabricated on glass substrate | |
| KR101927579B1 (en) | Transition metal dichalcogenide thin film transistor and method of manufacturing the same | |
| US20170316953A1 (en) | Method for fabricating metallic oxide thin film transistor | |
| JP2008300518A (en) | Amorphous oxide, and field effect transistor | |
| JP6505804B2 (en) | Thin film transistor | |
| KR20150136726A (en) | Method of manufacturing oxide semiconductor thin film transistor | |
| TW201820423A (en) | Oxide semiconductor device and method for manufacturing same | |
| CN115735269A (en) | Thin film transistor | |
| Ryu et al. | Self-aligned coplanar top gate In–Ga–ZnO thin-film transistors exposed to various DUV irradiation energies | |
| KR101488623B1 (en) | Method of manufacturing oxide thin film transistor | |
| CN115132848B (en) | High-power-density IGZO thin film transistor and manufacturing method thereof | |
| KR101231724B1 (en) | Thinfilm transistor and method of manufacturing thereof | |
| KR102231372B1 (en) | Metal oxide thin film transistor and preparation method thereof | |
| CN110660865A (en) | Reliable bipolar SnO thin film transistor and preparation method thereof | |
| KR102395180B1 (en) | Thin film transistor photo sensor and preparation method thereof | |
| KR101934165B1 (en) | Oxide thin film, method of manufacturing the same and oxide thin film transistor the same | |
| JP6087668B2 (en) | Method for manufacturing semiconductor device | |
| KR102000829B1 (en) | Thin Film Transistor Including a High-k Insulating Thin Film and Method for Manufacturing The Same | |
| CN110062961B (en) | Semiconductor device and method for manufacturing the same | |
| KR20100013554A (en) | Method for controlling electron carrier concentration in oxide semiconductor or conductor by ultra violet ray treatment | |
| KR20150128322A (en) | Method for manufacturing thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |