KR20150133524A - 스토리지 컨트롤러 및 상기 스토리지 컨트롤러의 동작 방법 - Google Patents

스토리지 컨트롤러 및 상기 스토리지 컨트롤러의 동작 방법 Download PDF

Info

Publication number
KR20150133524A
KR20150133524A KR1020140060411A KR20140060411A KR20150133524A KR 20150133524 A KR20150133524 A KR 20150133524A KR 1020140060411 A KR1020140060411 A KR 1020140060411A KR 20140060411 A KR20140060411 A KR 20140060411A KR 20150133524 A KR20150133524 A KR 20150133524A
Authority
KR
South Korea
Prior art keywords
access
data
access group
unit
group
Prior art date
Application number
KR1020140060411A
Other languages
English (en)
Other versions
KR102295769B1 (ko
Inventor
정명준
이주평
유개원
이호식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140060411A priority Critical patent/KR102295769B1/ko
Priority to US14/713,075 priority patent/US9996271B2/en
Priority to CN201510257225.XA priority patent/CN105094694B/zh
Priority to EP15168382.8A priority patent/EP2947557B1/en
Priority to JP2015103220A priority patent/JP6639107B2/ja
Publication of KR20150133524A publication Critical patent/KR20150133524A/ko
Priority to US15/977,883 priority patent/US10296225B2/en
Application granted granted Critical
Publication of KR102295769B1 publication Critical patent/KR102295769B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/604—Details relating to cache allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

스토리지 컨트롤러가 제공된다. 스토리지 컨트롤러는 특정 시간 구간에서 함께 액세스되는 데이터들의 코액세스(coaccess) 패턴을 검출하고, 상기 코액세스 패턴을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성하는 코액세스 패턴 마이닝 유닛; 상기 생성된 코액세스 그룹 중, 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하는 코액세스 그룹 매칭 유닛; 및 상기 선택된 코액세스 그룹에 포함된 데이터를 프리페치(pre-fetch) 버퍼에 저장하는 데이터 배치 유닛을 포함한다.

Description

스토리지 컨트롤러 및 상기 스토리지 컨트롤러의 동작 방법{STORAGE SYSTEM AND METHOD OF OPERATION OF THE STORAGE SYSTEM}
본 발명은 스토리지 컨트롤러 및 상기 스토리지 컨트롤러의 동작 방법에 관한 것이다.
데이터 I/O 시 I/O 시간을 단축시키고 I/O 성능을 향상시키기 위해 프리페치(pre-fetch) 기법이 이용될 수 있다. 예를 들어, I/O 작업에서 특정 데이터가 액세스되는 경우, 상기 데이터에 인접한 데이터를 프리페치하여 예컨대, 메모리 장치에 미리 적재(load)할 수 있다. 그러면, 이어지는 I/O 작업에서 상기 데이터에 인접한 데이터를 액세스할 때, 상기 인접한 데이터를 예컨대, 스토리지로부터 페치할 필요 없이, 프리-페치되어 메모리 장치에 적재되어 있는 데이터를 리드할 수 있다. 그러나, 이러한 방식은, 복수의 I/O 작업이 수행되는 경우 인접한 데이터를 순차적으로 처리하지 않는 랜덤 I/O에서는 한계점을 가질 수 있다. 랜덤 I/O가 빈번하게 발생되는 경우에는 I/O 스트림의 특성을 고려하여 프리페치 기법을 이용해야 할 필요가 있다.
일본공개특허 제2008-269015호는 기억 시스템 및 그 제어 방법을 개시하고 있다.
본 발명이 해결하려는 과제는 I/O 패턴에 적응적으로 동작하여 I/O 처리 효율을 향상시키기 위한 스토리지 컨트롤러를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 I/O 패턴에 적응적으로 동작하여 I/O 처리 효율을 향상시키기 위한 스토리지 컨트롤러의 동작 방법을 제공하는 것이다.
본 발명이 해결하려는 과제는 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 스토리지 컨트롤러의 일 실시예는, 특정 시간 구간에서 함께 액세스되는 데이터들의 코액세스(coaccess) 패턴을 검출하고, 코액세스 패턴을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성하는 코액세스 패턴 마이닝 유닛; 생성된 코액세스 그룹 중, 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하는 코액세스 그룹 매칭 유닛; 및 선택된 코액세스 그룹에 포함된 데이터를 프리페치(pre-fetch) 버퍼에 저장하는 데이터 배치 유닛을 포함한다.
상기 코액세스 그룹의 복수의 데이터는 미리 설정된 타임 윈도우에 포함되고 상기 타임 윈도우에서 함께 액세스될 수 있다.
상기 데이터 배치 유닛은 상기 타임 윈도우에서 상기 리드 요청된 데이터와 함께 액세스되는 데이터를 상기 프리페치 버퍼에 저장할 수 있다.
상기 코액세스 그룹 매칭 유닛은 상기 생성된 코액세스 그룹을 나타내는 비트 벡터를 이용하여 상기 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택할 수 있다.
상기 리드 요청된 데이터와 매칭되는 코액세스 그룹이 복수개 존재하는 경우, 상기 코액세스 그룹 매칭 유닛은 그 중에서 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹을 선택할 수 있다.
상기 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹이 복수개 존재하는 경우, 상기 코액세스 그룹 매칭 유닛은 상기 프리페치 버퍼의 상태를 기초로 하나의 코액세스 그룹을 선택할 수 있다.
상기 코액세스 그룹 매칭 유닛은, 상기 프리페치 버퍼의 사용 공간에 대한 여유 공간의 비율이 미리 설정된 임계값 이상인 경우 그 길이가 가장 긴 코액세스 그룹을 선택하고, 상기 프리페치 버퍼의 사용 공간에 대한 여유 공간의 비율이 미리 설정된 임계값 미만인 경우 그 길이가 가장 짧은 코액세스 그룹을 선택할 수 있다.
상기 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹이 복수개 존재하는 경우, 상기 코액세스 그룹 매칭 유닛은 둘 이상의 코액세스 그룹을 선택할 수 있다.
상기 스토리지 컨트롤러는 스토리지 어레이를 더 포함하고, 상기 데이터 배치 유닛은 상기 스토리지 어레이에 저장된 상기 선택된 코액세스 그룹에 포함된 데이터를 상기 프리페치 버퍼에 전송할 수 있다.
상기 프리페치 버퍼의 I/O 레이트는 상기 스토리지 어레이의 I/O 레이트보다 높을 수 있다.
상기 프리페치 버퍼는 DRAM 또는 플래시 메모리를 포함할 수 있다.
상기 스토리지 컨트롤러는, 수신된 I/O 요청을 파싱하고, 상기 파싱된 I/O 요청을 상기 코액세스 패턴 마이닝 유닛 또는 상기 코액세스 그룹 매칭 유닛에 제공하는 I/O 요청 파싱 유닛을 더 포함할 수 있다.
상기 스토리지 컨트롤러는, 상기 코액세스 패턴 마이닝 유닛에 의해 생성된 코액세스 그룹을 저장하고, 상기 저장된 코액세스 그룹을 상기 코액세스 그룹 매칭 유닛에 제공하는 코액세스 그룹 데이터베이스를 더 포함할 수 있다.
상기 코액세스 그룹 데이터베이스에 저장되는 코액세스 그룹에 대한 레코드는, 상기 코액세스 그룹의 ID, 발생 빈도, 길이 및 상기 코액세스 그룹에 포함되는 데이터의 어드레스 리스트를 포함할 수 있다.
상기 코액세스 패턴은, 상기 특정 시간 구간 중 제1 시간 구간에서 함께 액세스되는 데이터들의 제1 코액세스 서브 패턴과, 상기 특정 시간 구간 중 제2 시간 구간에서 함께 액세스되는 데이터들의 제2 코액세스 서브 패턴을 포함하고, 상기 제1 코액세스 서브 패턴과 상기 제2 코액세스 서브 패턴은 시간 간격을 두고 액세스될 수 있다.
상기 제1 코액세스 서브 패턴을 따르는 데이터에 대한 리드 요청이 발생한 경우, 상기 데이터 배치 유닛은 상기 제2 코액세스 서브 패턴을 따르는 데이터를 상기 프리페치 버퍼에 저장할 수 있다.
상기 데이터 배치 유닛은 상기 제2 코액세스 서브 패턴을 따르는 데이터를 상기 시간 간격 내에 상기 프리페치 버퍼에 저장할 수 있다.
상기 과제를 해결하기 위한 본 발명의 스토리지 컨트롤러의 다른 실시예는, 특정 시간 구간에서 함께 액세스되는 데이터들의 코액세스(coaccess) 패턴을 검출하고, 코액세스 패턴을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성하는 코액세스 패턴 마이닝 유닛; 및 생성된 코액세스 그룹의 개수를 감소시키기 위한 최적화를 수행하는 코액세스 그룹 최적화 유닛을 포함한다.
상기 코액세스 그룹 최적화 유닛은, 동일한 시점에 액세스되는 코액세스 그룹을 클러스터링하는 클러스터링 유닛과, 상기 클러스터링된 코액세스 그룹들을 하나의 코액세스 그룹으로 병합하는 코액세스 그룹 병합 유닛을 포함할 수 있다.
상기 클러스터링 유닛은 상기 생성된 코액세스 그룹에 대한 시간적 발생 패턴(temporal occurrence pattern)을 나타내는 벡터를 이용하여 상기 동일한 시간 구간에 액세스되는 코액세스 그룹을 클러스터링할 수 있다.
상기 스토리지 컨트롤러는, 상기 코액세스 패턴 마이닝 유닛에 의해 생성된 코액세스 그룹을 저장하는 코액세스 그룹 데이터베이스를 더 포함하고, 상기 코액세스 그룹 최적화 유닛은 상기 코액세스 그룹 데이터베이스에 저장된 코액세스 그룹에 대해 최적화를 수행할 수 있다.
상기 스토리지 컨트롤러는, 상기 생성된 코액세스 그룹 중, 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하는 코액세스 그룹 매칭 유닛과, 상기 선택된 코액세스 그룹에 포함된 데이터를 프리페치(pre-fetch) 버퍼에 저장하는 데이터 배치 유닛을 더 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 스토리지 컨트롤러의 동작 방법의 일 실시예는, 특정 시간 구간에서 함께 액세스되는 데이터들의 코액세스(coaccess) 패턴을 검출하고, 코액세스 패턴을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성하고, 생성된 코액세스 그룹 중, 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하고, 선택된 코액세스 그룹에 포함된 데이터를 프리페치(pre-fetch) 버퍼에 저장하는 것을 포함한다.
상기 선택된 코액세스 그룹에 포함된 데이터를 프리페치 버퍼에 저장하는 것은, 스토리지 어레이에 저장된 상기 선택된 코액세스 그룹에 포함된 데이터를 상기 프리페치 버퍼에 전송할 수 있다.
상기 프리페치 버퍼의 I/O 레이트는 상기 스토리지 어레이의 I/O 레이트보다 높을 수 있다.
상기 리드 요청된 데이터는 제1 데이터 및 제2 데이터를 포함하고, 상기 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하는 것은, 상기 제1 데이터 및 상기 제2 데이터 중 어느 하나를 포함하는 코액세스 데이터 그룹이 복수개 존재하는 경우, 그 중에서 상기 제1 데이터 및 상기 제2 데이터를 모두 포함하는 코액세스 데이터 그룹을 선택하는 것을 포함할 수 있다.
상기 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하는 것은, 상기 리드 요청된 데이터와 매칭되는 코액세스 그룹이 복수개 존재하는 경우, 그 중에서 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹을 선택하는 것을 포함할 수 있다.
상기 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하는 것은, 상기 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹이 복수개 존재하는 경우, 상기 프리페치 버퍼의 상태를 기초로 하나의 코액세스 그룹을 선택하는 것을 포함할 수 있다.
상기 프리페치 버퍼의 상태를 기초로 하나의 코액세스 그룹을 선택하는 것은, 상기 프리페치 버퍼의 사용 공간에 대한 여유 공간의 비율이 미리 설정된 임계값 이상인 경우, 그 길이가 가장 긴 코액세스 그룹을 선택하고, 상기 프리페치 버퍼의 사용 공간에 대한 여유 공간의 비율이 미리 설정된 임계값 미만인 경우, 그 길이가 가장 짧은 코액세스 그룹을 선택하는 것을 포함할 수 있다.
상기 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하는 것은, 상기 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹이 복수개 존재하는 경우, 둘 이상의 코액세스 그룹을 선택하는 것을 포함할 수 있다.
상기 선택된 코액세스 그룹에 포함된 데이터를 프리페치 버퍼에 저장하는 것은, 상기 리드 요청된 데이터에 대한 응답을 송신한 후에 수행될 수 있다.
상기 선택된 코액세스 그룹에 포함된 데이터에 대해 리드 요청이 발생된 경우, 상기 스토리지 컨트롤러의 동작 방법은 상기 프리페치 버퍼로부터 상기 선택된 코액세스 그룹에 포함된 데이터를 리드하는 것을 더 포함할 수 있다.
상기 스토리지 컨트롤러의 동작 방법은 상기 생성된 코액세스 그룹의 개수를 감소시키기 위한 최적화를 수행하는 것을 더 포함할 수 있다.
상기 생성된 코액세스 그룹의 개수를 감소시키기 위한 최적화를 수행하는 것은, 동일한 시점에 액세스되는 코액세스 그룹을 클러스터링하고, 상기 클러스터링된 코액세스 그룹들을 하나의 코액세스 그룹으로 병합하는 것을 포함할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 스토리지 시스템을 설명하기 위한 개략도이다.
도 2는 본 발명의 일 실시예에 따른 스토리지 컨트롤러를 설명하기 위한 개략도이다.
도 3은 도 2의 코액세스 분석 유닛을 설명하기 위한 개략도이다.
도 4 및 도 5는 데이터들의 코액세스 패턴을 검출하는 실시예를 설명하기 위한 개략도이다.
도 6은 도 4에 도시된 실시예에서 스토리지 컨트롤러가 동작하는 것을 설명하기 위한 개략도이다.
도 7은 데이터들의 코액세스 패턴을 검출하는 다른 실시예를 설명하기 위한 개략도이다.
도 8은 도 7에 도시된 실시예에서 스토리지 컨트롤러가 동작하는 것을 설명하기 위한 개략도이다.
도 9는 본 발명의 일 실시예에 따른 스토리지 컨트롤러에 의해 사용되는 코액세스 그룹 레코드를 설명하기 위한 개략도이다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 스토리지 컨트롤러의 동작 방법에 따라 코액세스 패턴을 매칭하는 것을 설명하기 위한 개략도이다.
도 12는 본 발명의 다른 실시예에 따른 스토리지 컨트롤러의 코액세스 분석 유닛을 설명하기 위한 개략도이다.
도 13은 도 12의 코액세스 그룹 최적화 유닛을 설명하기 위한 개략도이다.
도 14 및 도 15는 도 12의 코액세스 그룹 최적화 유닛의 동작을 설명하기 위한 개략도이다.
도 16은 본 발명의 다른 실시예에 따른 스토리지 컨트롤러에 의해 사용되는 코액세스 그룹 레코드를 설명하기 위한 개략도이다.
도 17은 TOP 벡터 어레이를 이용하여 클러스터링을 수행하는 것을 설명하기 위한 개략도이다.
도 18은 본 발명의 일 실시예에 따른 스토리지 컨트롤러의 동작 방법을 설명하기 위한 개략도이다.
도 19는 본 발명의 다른 실시예에 따른 스토리지 컨트롤러의 동작 방법을 설명하기 위한 개략도이다.
도 20은 본 발명의 또 다른 실시예에 따른 스토리지 컨트롤러의 동작 방법을 설명하기 위한 개략도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 제1 소자가 제2 소자에 "직접 연결" 또는 "직접 접속"된다는 것은, 제1 소자와 제2 소자 사이에 다른 소자가 개재되지 않음을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 스토리지 시스템을 설명하기 위한 개략도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 스토리지 시스템(1)은 스토리지 컨트롤러(100: CONTROLLER), 스토리지 어레이(200: STORAGE ARRAY) 및 프리페치 버퍼(300: PRE-FETCH BUFFER)를 포함할 수 있다.
스토리지 컨트롤러(100)는 스토리지 시스템(1)의 동작을 전반적으로 제어하고, 데이터 I/O 요청(I/O REQUEST)에 따라 데이터 I/O 작업을 수행한다. 예를 들어, 스토리지 컨트롤러(100)는 호스트 시스템으로부터 데이터를 리드(read)하라는 I/O 요청을 수신하고, 스토리지 시스템(1)에 저장된 데이터를 리드하여, 그 결과 또는 응답(RESPONSE)을 상기 호스트 시스템에 전송할 수 있다. 또한, 스토리지 컨트롤러(100)는 호스트 시스템으로부터 데이터를 라이트(write)하라는 I/O 요청을 수신하고, 상기 호스트 시스템으로부터 수신한 데이터를 스토리지 시스템(1)에 저장할 수 있다.
스토리지 어레이(200)는 데이터를 저장한다. 본 발명의 몇몇의 실시예에서 스토리지 어레이(200)는 하나 이상의 스토리지 장치를 포함할 수 있다. 예를 들어, 스토리지 어레이(200)는 HDD(Hard Disk Drive) 및 SSD(Solid State Drive) 중 적어도 하나를 포함할 수 있다. 상기 하나 이상의 스토리지 장치들은 서로 전기적으로 연결되어 어레이를 구성할 수 있다.
프리페치 버퍼(300)는 스토리지 컨트롤러(100)와 스토리지 어레이(200) 사이의 버퍼로서 동작한다. 구체적으로, 프리페치 버퍼(300)는 스토리지 컨트롤러(100)를 통해 입력되는 각종 명령어 또는 변수들을 저장할 수 있다. 또한, 스토리지 어레이(200)로 입력되고 출력되는 데이터, 각종 파라미터 및 변수들을 저장할 수 있다. 본 발명의 몇몇의 실시예에서, 스토리지 컨트롤러(100)는 리드 요청된 데이터를 리드하기 위해, 먼저 프리페치 버퍼(300)를 탐색할 수 있다. 만일, 리드 요청된 데이터가 프리페치 버퍼(300)에 존재한다면, 스토리지 컨트롤러(100)는 프리페치 버퍼(300)에 저장된 데이터를 리드하여 상기 리드 요청에 대한 응답을 송신할 수 있다. 이와 다르게, 리드 요청된 데이터가 프리페치 버퍼(300)에 존재하지 않는다면, 스토리지 컨트롤러(100) 스토리지 어레이(200)를 탐색하고, 스토리지 어레이(200)에 저장된 데이터를 리드하여 상기 리드 요청에 대한 응답을 송신할 수 있다. 본 발명의 몇몇의 실시예에서, 프리페치 버퍼(300)의 I/O 레이트는 스토리지 어레이(200)의 I/O 레이트보다 높을 수 있다. 또한, 본 발명의 몇몇의 실시예에서, 프리페치 버퍼(300)는 DRAM(Dynamic Ramdom Access Memory), SRAM(Static Random Access Memory) 또는 DDR SDRAM (Double Data Rate Synchronous DRAM)을 비롯한 휘발성 메모리 또는 플래시 메모리를 비롯한 비휘발성 메모리를 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 스토리지 컨트롤러를 설명하기 위한 개략도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 스토리지 컨트롤러(100)는 프로세서(110: PROCESSOR), 코액세스 분석 유닛(120: COACCESS ANALYSIS UNIT), I/O 인터페이스(130: I/O INTERFACE), 스토리지 인터페이스(140: STORAGE INTERFACE) 및 버퍼 인터페이스(150: BUFFER INTERFACE)를 포함할 수 있다.
프로세서(110)는 회로, 로직, 코드 또는 이들의 조합으로 구현가능하며, 스토리지 컨트롤러(100)를 포함한 스토리지 시스템(1)의 동작을 전반적으로 제어한다. 스토리지 시스템(1)에 전원이 인가되면, 프로세서(110)는 스토리지 시스템(1)의 동작을 위한 소프트웨어, 예컨대, 펌웨어를 구동시킴으로써 스토리지 시스템(1)의 전반적인 동작을 제어할 수 있다. 또한, 프로세서(110)는 I/O 인터페이스(130)를 통해 수신되는 명령어를 해석하고, 해석 결과에 따라 스토리지 어레이(200)의 전반적인 동작을 제어할 수 있다. 또한, 프로세서(110)는 어드레스 매핑 테이블을 사용하여 데이터의 논리 주소를 물리적 주소로 매핑할 수 있다.
코액세스 분석 유닛(120)은 특정 시간 구간에서 함께 액세스되는 데이터들의 코액세스(coaccess) 패턴을 분석한다. 또한, 코액세스 분석 유닛(120)은 특정 시간 구간(예컨대, 1초) 동안 함께 액세스되는 데이터들을 검출하고, 이들 데이터를 포함하는 코액세스 그룹을 생성한다. 만일 상기 코액세스 그룹 중 하나의 데이터에 대해 리드 요청이 발생한 경우, 코액세스 분석 유닛(120)은 상기 리드 요청이 발생한 데이터와 함께 코액세스 그룹을 이루는 다른 데이터들을 프리페치 버퍼(300)에 저장한다. 다시 말해서, 코액세스 분석 유닛(120)은 상기 리드 요청이 발생한 데이터와 함께 코액세스 그룹을 이루는 다른 데이터들에 대해서도 리드 요청이 발생할 것이라고 예측하여 프리페치 작업을 수행한다. 본 발명의 몇몇의 실시예에서, 코액세스 분석 유닛(120)은 하드웨어뿐만 아니라 소프트웨어로도 구현될 수 있다. 예를 들어, 코액세스 분석 유닛(120)은 FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), GPGPU(General-Purpose computing on Graphics Processing Units) 등을 포함하는 하드웨어로 구현될 수 있다. 한편, 코액세스 분석 유닛(120)은 스토리지 컨트롤러(100) 상에서 구동되는 펌웨어 또는 호스트 시스템에서 구동되는 사용자 어플리케이션을 비롯한 소프트웨어로 구현될 수도 있다.
I/O 인터페이스(130)는 스토리지 컨트롤러(100)를 포함한 스토리지 시스템(1)과 호스트 시스템 사이의 인터페이스를 수행할 수 있다. 특히, I/O 인터페이스는 호스트 시스템으로부터 리드 요청을 수신하여 프로세서(110)에 제공할 수 있고, 상기 리드 요청에 대한 응답을 호스트 시스템으로 전송할 수 있다. 본 발명의 몇몇의 실시예에서, I/O 인터페이스(130)는 미리 결정된 프로토콜에 의해서 호스트 시스템과 데이터를 송수신할 수 있다. 예를 들어, 미리 결정된 프로토콜은 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI), PCIe(PCI Express) 등일 수 있으나, 이에 한정되지 않는다.
스토리지 인터페이스(140)는 스토리지 컨트롤러(100)와 스토리지 어레이(200) 사이에 데이터를 송수신할 수 있다. 스토리지 인터페이스(140)를 통해서 프로세서(110)가 요구하는 명령어가 스토리지 어레이(200)로 제공될 수 있으며, 또한 스토리지 컨트롤러(100)로부터 스토리지 어레이(200)로 데이터가 전송될 수 있다. 또한, 스토리지 어레이(200)로부터 출력되는 데이터는 스토리지 인터페이스(140)를 통해서 스토리지 컨트롤러(100)로 제공된다.
버퍼 인터페이스(150)는 스토리지 컨트롤러(100)와 프리페치 버퍼(300) 사이에 데이터를 송수신할 수 있다. 버퍼 인터페이스(150)를 통해서 프로세서(110)가 요구하는 명령어가 프리페치 버퍼(300)로 제공될 수 있으며, 또한 스토리지 컨트롤러(100)로부터 프리페치 버퍼(300)로 데이터가 전송될 수 있다. 또한, 프리페치 버퍼(300)로부터 출력되는 데이터는 버퍼 인터페이스(150)를 통해서 스토리지 컨트롤러(100)로 제공된다.
본 발명의 몇몇의 실시예에서, 상술한 프로세서(110), 코액세스 분석 유닛(120), I/O 인터페이스(130), 스토리지 인터페이스(140) 및 버퍼 인터페이스(150)는 시스템 버스를 통해 서로 전기적으로 연결될 수 있다.
도 3은 도 2의 코액세스 분석 유닛을 설명하기 위한 개략도이다.
도 3을 참조하면, 도 2의 코액세스 분석 유닛(120)은 I/O 요청 파싱 유닛(121: I/O REQUEST PARSING UNIT) 코액세스 패턴 마이닝 유닛(123: COACCESS PATTERN MINING UNIT), 코액세스 그룹 매칭 유닛(125: COACCESS PATTERN MATCHING UNIT), 코액세스 그룹 데이터베이스(127: COACCESS GROUP DATABASE) 및 데이터 배치 유닛(128: DATA PLACEMENT UNIT)을 포함할 수 있다.
I/O 요청 파싱 유닛(121)은 I/O 인터페이스(130)를 통해 수신된 I/O 요청을 파싱하고, 파싱된 I/O 요청을 코액세스 패턴 마이닝 유닛(123) 또는 코액세스 그룹 매칭 유닛(125)에 제공할 수 있다. 예를 들어, I/O 요청 파싱 유닛(121)은 I/O 인터페이스(130)를 통해 I/O 요청의 스트림을 수신할 수 있고, I/O 요청 파싱 유닛(121)은 상기 I/O 요청의 스트림에 포함된 각각의 I/O 요청을 식별할 수 있다. 본 발명의 몇몇의 실시예에서, I/O 요청 파싱 유닛(121)은 상기 식별된 I/O 요청과 함께, 상기 식별된 I/O 요청들이 발생한 시각 또는 상기 식별된 I/O 요청과 관련된 데이터의 어드레스에 관한 정보를 코액세스 패턴 마이닝 유닛(123)에 제공하여, 코액세스 패턴 마이닝 유닛(121)이 코액세스 패턴을 검출하도록 할 수 있다. 한편, 본 발명의 몇몇의 실시예에서, I/O 요청 파싱 유닛(121)은 상기 식별된 I/O 요청을 코액세스 그룹 매칭 유닛(125)에 제공하여, 코액세스 그룹 매칭 유닛(125)이 상기 식별된 I/O 요청과 관련된 데이터와 코액세스 그룹을 매칭하도록 할 수 있다.
코액세스 패턴 마이닝 유닛(123)은 특정 시간 구간에서 함께 액세스되는 데이터들의 코액세스 패턴을 검출하고, 상기 코액세스 패턴을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성할 수 있다. 구체적으로, 코액세스 패턴 마이닝 유닛(123)은 특정 시간 구간(예컨대, 1초)을 단위로 하는 시간의 흐름에 따라 반복해서 함께 액세스되는 데이터를 검출하여, 그것들을 코액세스 패턴으로 인식할 수 있다. 이후, 코액세스 패턴 마이닝 유닛(123)은 검출한 코액세스 패턴을 형성하는 복수의 데이터를 포함하는 코액세스 그룹을 생성할 수 있다. 본 발명의 몇몇의 실시예에서, 시간의 흐름에 따라 여러 I/O 요청이 발생하는 I/O 요청 스트림에는 미리 설정된 타임 윈도우가 정의될 수 있고, 코액세스 그룹의 복수의 데이터는 상기 타임 윈도우에 포함되어 함께 액세스될 수 있다. 코액세스 패턴과 코액세스 그룹을 결정하는 과정에 관한 구체적인 설명은 도 4, 5 및 도 7과 함께 후술하도록 한다.
한편, 본 발명의 몇몇의 실시예에서, 코액세스 패턴 마이닝 유닛(123)은 코액세스 그룹을 생성하기 위해 빈발 항목 마이닝(Frequent Itemset Mining) 알고리즘을 이용할 수 있다. 예를 들어, 코액세스 패턴 마이닝 유닛(123)은 빈발 항목 마이닝 알고리즘으로서 elcat, apriori, fp-growth 알고리즘을 이용할 수 있다.
코액세스 그룹 매칭 유닛(125)은 코액세스 패턴 마이닝 유닛(123)에 의해 생성된 코액세스 그룹 중, 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택할 수 있다. 즉, 코액세스 그룹 매칭 유닛(125)은 I/O 요청 파싱 유닛(121)으로부터 수신된 I/O 요청(예컨대, 리드 요청)에 관련된 데이터와, 코액세스 패턴 마이닝 유닛(123)에 의해 생성된 코액세스 그룹을 매칭한다. 본 발명의 몇몇의 실시예에서, 코액세스 그룹 데이터베이스(127)는 코액세스 패턴 마이닝 유닛(123)에 의해 생성된 코액세스 그룹을 저장하고, 상기 저장된 코액세스 그룹을 상기 코액세스 그룹 매칭 유닛(125)에 제공할 수 있다.
데이터 배치 유닛(128)은 코액세스 그룹 매칭 유닛(125)에 의해 선택된 코액세스 그룹에 포함된 데이터, 즉, 상기 타임 윈도우에서 리드 요청된 데이터와 함께 액세스되는 데이터를 스토리지 어레이(200)로부터 리드하여 프리페치 버퍼(300)에 저장할 수 있다.
도 4 및 도 5는 데이터들의 코액세스 패턴을 검출하는 실시예를 설명하기 위한 개략도이다.
도 4를 참조하면, 도 4에 도시된 데이터(D1~D8)는 I/O 요청(즉, 리드 요청)과 관련된 데이터를 나타내거나, 그 어드레스를 나타낸다. 본 실시예에서 데이터 리드 요청은 시간의 흐름에 따라 총 10회 발생하였고, 리드 요청에 따라 액세스되는 데이터에는 원 표시가 되어 있다. 예를 들어, 시간 구간(t1)에서 액세스되는 데이터는 데이터(D1, D2, D5, D8)이고, 시간 구간(t2)에서 액세스되는 데이터는 데이터(D3, D6)이고, 시간 구간(t3)에서 액세스되는 데이터는 데이터(D2, D7)이다. 시간 구간(t1~t10) 각각의 길이는 본 발명의 다양한 실시예에 따른 스토리지 컨트롤러(100)의 운용에 따라 임의의 길이로 설정될 수 있다.
코액세스 패턴 마이닝 유닛(123)은 각각의 시간 구간(t1~t10)에서 함께 액세스되는 데이터들의 코액세스 패턴(401)을 검출한다. 예를 들어, 시간 구간(t1)에서는 데이터(D1, D2, D5, D8)가 함께 액세스되고, 시간 구간(t4, t8, t10)에서는 데이터(D1, D2, D3, D5, D6, D8)가 함께 액세스되므로, 코액세스 패턴 마이닝 유닛(123)은 코액세스 패턴(401)으로서 "{D1, D2, D5, D8}"을 검출할 수 있다. 이와 같이 코액세스 패턴(401)을 검출하는 것은, 하나의 코액세스 패턴(401)을 이루는 데이터(D1, D2, D5, D8) 중 어느 하나의 데이터(예컨대, D1)이 액세스되는 경우에 다른 데이터(D2, D5, D8) 역시 액세스될 확률은 매우 높다는 가정 하에 이루어진다. 그 후 코액세스 패턴 마이닝 유닛(123)은 코액세스 패턴(401)을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성한다. 본 발명의 몇몇의 실시예에서, 코액세스 그룹은 코액세스 패턴(401)을 따르는 복수의 데이터의 어드레스를 포함할 수도 있다.
마찬가지로, 도 5를 참조하면, 시간 구간(t2, t6)에서는 데이터(D3, D6)가 함께 액세스되고, 시간 구간(t4, t8, t10)에서는 데이터(D1, D2, D3, D5, D6, D8)가 함께 액세스되므로, 코액세스 패턴 마이닝 유닛(123)은 코액세스 패턴(403)으로서 "{D3, D6}"을 검출할 수 있다. 그 후 코액세스 패턴 마이닝 유닛(123)은 코액세스 패턴(403)을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성한다.
도 6은 도 4에 도시된 실시예에서 스토리지 컨트롤러가 동작하는 것을 설명하기 위한 개략도이다.
도 6은 도 4의 코액세스 패턴(401) "{D1, D2, D5, D8}"을 따르는 코액세스 그룹이 생성된 경우를 도시한다. 본 실시예에서, 스토리지 컨트롤러(100)는 데이터(D8)에 대한 리드 요청을 수신(S501)한 후, 스토리지 어레이(200)에 상기 리드 요청을 송신(S503)한다. 스토리지 어레이(200)가 상기 리드 요청에 따라 데이터(D8)를 리드하여 스토리지 컨트롤러(100)에게 송신(S505)하면, 스토리지 컨트롤러(100)는 상기 리드 요청에 대한 응답으로 데이터(D8)를 예컨대, 호스트 시스템으로 송신(S507)한다.
한편, 코액세스 그룹 매칭 유닛(125)은 코액세스 패턴 마이닝 유닛(123)에 의해 생성된 코액세스 그룹 중에서, 데이터(D8)와 매칭되는 코액세스 그룹, 즉, 코액세스 패턴(401) "{D1, D2, D5, D8}"을 따르는 코액세스 그룹을 선택한다. 본 발명의 몇몇의 실시예에서, 코액세스 그룹 매칭 유닛(125)은 코액세스 그룹 데이터베이스(127)를 검색하여 데이터(D8)와 매칭되는 코액세스 그룹을 선택할 수도 있다. 그 후, 데이터 배치 유닛(128)은 선택된 코액세스 그룹에 포함된 데이터(D1, D2, D5)를 프리페치 버퍼에 저장(S509)한다. 본 발명의 몇몇의 실시예에서, 데이터(D1, D2, D5)를 프리페치 버퍼에 저장(S509)하는 것은, 상기 리드 요청에 대한 응답으로 데이터(D8)를 송신(S507)한 후에 수행될 수 있다.
이후, 스토리지 컨트롤러(100)가 데이터(D1, D2, D5)에 대한 리드 요청을 수신(S511)하게 되면, 스토리지 컨트롤러(100)는 먼저 프리페치 버퍼(300)를 탐색(S513)한다. 리드 요청된 데이터(D1, D2, D5)는 프리페치 버퍼(300)에 존재하므로, 스토리지 컨트롤러(100)는 프리페치 버퍼(300)에 저장된 데이터(D1, D2, D5)를 리드(D515)하고, 상기 리드 요청에 대한 응답으로 데이터(D1, D2, D5)를 예컨대, 호스트 시스템으로 송신(S517)한다.
도 7은 데이터들의 코액세스 패턴을 검출하는 다른 실시예를 설명하기 위한 개략도이다.
도 7을 참조하면, 코액세스 패턴 마이닝 유닛(123)은 각각의 시간 구간(t1~t10)에서 함께 액세스되는 데이터들의 코액세스 패턴(405)을 검출한다. 본 실시예에서, 시간 구간(t1)에서 데이터(D1, D2)가 액세스된 후, 시간 구간(t3, t4)에서 데이터(D3, D5, D6, D7)가 함께 액세스된다. 한편, 시간 구간(t6)에서 데이터(D1, D2, D5)가 액세스된 후, 시간 구간(t8, t9)에서 데이터(D2, D3, D5, D6, D7)가 함께 액세스된다. 이로부터 코액세스 패턴 마이닝 유닛(123)은 데이터(D1, D2)가 리드된 후에는 시간 간격(Td)(예컨대, 1초)을 두고 데이터(D3, D5, D6, D7)가 리드되는 패턴을 검출할 수 있다.
즉, 코액세스 패턴은 특정 시간 구간 중 제1 시간 구간(즉, "t1")에서 함께 액세스되는 데이터들의 제1 코액세스 서브 패턴(즉, "{D1, D2}")과, 특정 시간 구간 중 제2 시간 구간(즉, "t2")에서 함께 액세스되는 데이터들의 제2 코액세스 서브 패턴(즉, "{D3, D5, D6, D7}")을 포함할 수 있고, 제1 코액세스 서브 패턴과 제2 코액세스 서브 패턴은 시간 간격(Td)을 두고 액세스될 수 있다. 이후, 제1 코액세스 서브 패턴을 따르는 데이터(즉, 데이터(D1, D2))에 대한 리드 요청이 발생한 경우, 데이터 배치 유닛(128)은 제2 코액세스 서브 패턴을 따르는 데이터(즉, 데이터(D3, D5, D6, D7))를 프리페치 버퍼(300)에 저장할 수 있다. 특히, 데이터 배치 유닛(128)은 제2 코액세스 서브 패턴을 따르는 데이터(즉, 데이터(D3, D5, D6, D7))를 상기 시간 간격(Td) 내에 프리페치 버퍼(300)에 저장할 수 있다.
도 8은 도 7에 도시된 실시예에서 스토리지 컨트롤러가 동작하는 것을 설명하기 위한 개략도이다.
도 8은 도 7의 코액세스 패턴(405)을 따르는 코액세스 그룹이 생성된 경우를 도시한다. 본 실시예에서, 스토리지 컨트롤러(100)는 데이터(D1, D2)에 대한 리드 요청을 수신(S521)한 후, 스토리지 어레이(200)에 상기 리드 요청을 송신(S523)한다. 스토리지 어레이(200)가 상기 리드 요청에 따라 데이터(D1, D2)를 리드하여 스토리지 컨트롤러(100)에게 송신(S525)하면, 스토리지 컨트롤러(100)는 상기 리드 요청에 대한 응답으로 데이터(D1, D2)를 예컨대, 호스트 시스템으로 송신(S507)한다.
한편, 코액세스 그룹 매칭 유닛(125)은 코액세스 패턴 마이닝 유닛(123)에 의해 생성된 코액세스 그룹 중에서, 제1 코액세스 서브 패턴(즉, "{D1, D2}")과 매칭되는 코액세스 그룹, 즉, 제2 코액세스 서브 패턴(즉, "{D3, D5, D6, D7}")을 따르는 코액세스 그룹을 선택한다. 그 후, 데이터 배치 유닛(128)은 선택된 코액세스 그룹에 포함된 데이터(D3, D5, D6, D7)를 프리페치 버퍼에 저장(S529)한다.
이후, 스토리지 컨트롤러(100)가 데이터(D5, D6, D7)에 대한 리드 요청을 수신(S531)하게 되면, 스토리지 컨트롤러(100)는 먼저 프리페치 버퍼(300)를 탐색(S533)한다. 리드 요청된 데이터(D5, D6, D7)는 프리페치 버퍼(300)에 존재하므로, 스토리지 컨트롤러(100)는 프리페치 버퍼(300)에 저장된 데이터(D5, D6, D7)를 리드(D535)하고, 상기 리드 요청에 대한 응답으로 데이터(D5, D6, D7)를 예컨대, 호스트 시스템으로 송신(S537)한다.
또한, 스토리지 컨트롤러(100)가 데이터(D3, D5)에 대한 리드 요청을 수신(S539)하게 되면, 스토리지 컨트롤러(100)는 먼저 프리페치 버퍼(300)를 탐색(S541)한다. 리드 요청된 데이터(D3, D5) 역시 프리페치 버퍼(300)에 존재하므로, 스토리지 컨트롤러(100)는 프리페치 버퍼(300)에 저장된 데이터(D3, D5)를 리드(D543)하고, 상기 리드 요청에 대한 응답으로 데이터(D3, D5)를 예컨대, 호스트 시스템으로 송신(S545)한다.
도 9는 본 발명의 일 실시예에 따른 스토리지 컨트롤러에 의해 사용되는 코액세스 그룹 레코드를 설명하기 위한 개략도이다.
상술한 바와 같이, 코액세스 패턴 마이닝 유닛(123)에 의해 생성된 코액세스 그룹은 코액세스 그룹 데이터베이스(127)에 저장될 수 있다. 도 9를 참조하면, 본 발명의 몇몇의 실시예에서, 상기 코액세스 그룹 데이터베이스(127)에 저장되는 코액세스 그룹 레코드(410)는 코액세스 그룹 ID(411: CGID), 코액세스 그룹의 발생 빈도(413: SV), 코액세스 그룹의 길이(415: LEN), 예비 필드(417: AUX) 및 코액세스 그룹의 어드레스 리스트(419: CG ADDR LIST)를 포함할 수 있다. 여기서 코액세스 그룹의 발생 빈도는 I/O 요청에 의해 함께 액세스되는 코액세스 그룹의 단위 시간당 발생 빈도를 나타내며, 예를 들어, 어떤 코액세스 그룹의 발생 빈도의 값이 0.035이면, 상기 코액세스 그룹은 1000 회의 I/O에서 35 회 발생할 수 있음을 의미한다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 스토리지 컨트롤러의 동작 방법에 따라 코액세스 패턴을 매칭하는 것을 설명하기 위한 개략도이다.
도 10을 참조하면, 각각의 코액세스 그룹은 상술한 발생 빈도 값을 가질 수 있다. 예를 들어, 코액세스 그룹 ID가 '1'인 코액세스 그룹은 어드레스 'A', 'B', 'C', 'G'를 갖는 데이터들을 포함하고, 그 발생 빈도 값은 '0.31'이다. 또한, 코액세스 그룹 ID가 '2'인 코액세스 그룹은 어드레스 'A', 'B', 'D', 'E'를 갖는 데이터들을 포함하고, 그 발생 빈도 값은 '0.27'이다.
도 11을 참조하면, 생성된 코액세스 그룹이 도 10에 도시된 것과 같다면, 각각의 코액세스 그룹에 포함되는 데이터의 어드레스가 수직열이고, 각각의 코액세스 그룹 ID가 수평열인 비트 벡터의 어레이를 구성할 수 있다. 예를 들어, 어드레스 'B'에 대한 비트 벡터는 "{10101110}"이고, 이에 따라 어드레스 'B'를 갖는 데이터는 코액세스 그룹 ID가 1, 3, 5, 6 및 7인 코액세스 그룹에 포함된다. 또한, 어드레스 'E'에 대한 비트 벡터는 "{01001101}"이고, 이에 따라 어드레스 'E'를 갖는 데이터는 코액세스 그룹 ID가 2, 5, 6, 8인 코액세스 그룹에 포함된다.
본 발명의 몇몇의 실시예에서, 코액세스 그룹 매칭 유닛(125)은 생성된 코액세스 그룹을 나타내는 비트 벡터(즉, 어드레스(A~G)에 대한 비트 벡터)를 이용하여 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택할 수 있다. 예를 들어, 어드레스 'B'를 갖는 데이터와 어드레스 'E'를 갖는 데이터에 대해 리드 요청이 발생한 경우, 이와 매칭되는 코액세스 그룹을 결정하기 위해, 'B'에 대한 비트 벡터 "{10101110}"와 어드레스 'E'에 대한 비트 벡터 "{01001101}"에 대해 AND 논리 연산을 수행할 수 있다. 그 결과 "{00001100}"이라는 마스크 벡터를 얻을 수 있으며, 이로부터 코액세스 그룹 ID가 '5', '6'인 코액세스 그룹이 어드레스 'B'를 갖는 데이터와 어드레스 'E'를 갖는 데이터에 동시에 매칭된다는 것을 알 수 있다.
단, 이와 같이, 리드 요청된 데이터와 매칭되는 코액세스 그룹이 복수개 존재하는 경우, 코액세스 그룹 매칭 유닛(125)은 그 중에서 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹을 선택할 수 있다. 예를 들어, 코액세스 그룹 ID가 '5', '6'인 코액세스 그룹이 리드 요청된 데이터와 매칭되는 경우, 발생 빈도 값이 더 높은 코액세스 그룹 ID가 '5'인 코액세스 그룹을 선택할 수 있다.
본 발명의 몇몇의 실시예에서, 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹이 복수개 존재하는 경우, 코액세스 그룹 매칭 유닛(125)은 프리페치 버퍼(300)의 상태를 기초로 하나의 코액세스 그룹을 선택할 수 있다. 예를 들어, 프리페치 버퍼(300)의 사용 공간에 대한 여유 공간의 비율이 미리 설정된 임계값 이상인 경우, 코액세스 그룹 매칭 유닛(125)은 그 길이가 가장 긴 코액세스 그룹을 선택할 수 있다. 예를 들어, 상술한 바와 같이 리드 요청된 데이터와 매칭 가능한 코액세스 그룹 ID가 '5', '6'인 코액세스 그룹의 발생 빈도가 동일하다면, 그 중에서 길이가 더 긴 코액세스 그룹을 선택할 수 있다. 한편, 프리페치 버퍼(300)의 사용 공간에 대한 여유 공간의 비율이 미리 설정된 임계값 미만인 경우, 코액세스 그룹 매칭 유닛(125)은 그 길이가 가장 짧은 코액세스 그룹을 선택할 수도 있다.
한편, 본 발명의 몇몇의 실시예에서, 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹이 복수개 존재하는 경우, 코액세스 그룹 매칭 유닛(125)은 둘 이상의 코액세스 그룹을 선택할 수도 있다. 예를 들어, 상술한 바와 같이 리드 요청된 데이터와 매칭 가능한 코액세스 그룹 ID가 '5', '6'인 코액세스 그룹의 발생 빈도가 동일하다면, 두 코액세스 그룹을 모두 선택할 수 있다. 이에 따르면, 코액세스 그룹 ID가 '5'인 코액세스 그룹은 어드레스 'A', 'B', 'E', 'F'를 포함하며, 코액세스 그룹 ID가 '6'인 코액세스 그룹은 어드레스 'A', 'B', 'C', 'D', E'를 포함하므로, 어드레스 'A', 'B', 'C', 'D', E', 'F'에 해당하는 데이터들이 프리페치될 수 있다.
도 12는 본 발명의 다른 실시예에 따른 컨트롤러의 코액세스 분석 유닛을 설명하기 위한 개략도이고, 도 13은 도 12의 코액세스 그룹 최적화 유닛을 설명하기 위한 개략도이다.
도 12를 참조하면, 본 발명의 다른 실시예에 따른 스토리지 컨트롤러(100)의 코액세스 분석 유닛(120)이 도 3에 도시된 코액세스 분석 유닛(120)과 다른 점은, I/O 요청 파싱 유닛(121: I/O REQUEST PARSING UNIT) 코액세스 패턴 마이닝 유닛(123: COACCESS PATTERN MINING UNIT), 코액세스 그룹 매칭 유닛(125: COACCESS PATTERN MATCHING UNIT), 코액세스 그룹 데이터베이스(127: COACCESS GROUP DATABASE) 외에, 코액세스 그룹 최적화 유닛(129: COACCESS GROUP OPTIMIZING UNIT)을 더 포함할 수 있다는 점이다. 코액세스 그룹 최적화 유닛(129)은 코액세스 패턴 마이닝 유닛(123)에 의해 생성된 코액세스 그룹의 개수를 감소시키기 위한 최적화를 수행한다. 구체적으로, 코액세스 그룹 최적화 유닛(129)은 코액세스 그룹 데이터베이스(127)에 저장된 코액세스 그룹들을 분석하여, 시간의 흐름에 따라 동일한 시점에 액세스되는 코액세스 그룹들을 하나의 코액세스 그룹으로 병합한다. 이에 관한 구체적인 설명은 도 14 및 도 15와 함께 후술하도록 한다.
도 13을 참조하면, 코액세스 그룹 최적와 유닛(129)은 클러스터링 유닛(129a: CLUSTERING UNIT) 및 코액세스 그룹 병합 유닛(129b: COACCESS GROUP MERGING UNIT)을 포함할 수 있다. 클러스터링 유닛(129a)은 동일한 시점에 액세스되는 코액세스 그룹을 클러스터링하고, 코액세스 그룹 병합 유닛(129b)은 클러스터링된 코액세스 그룹들을 하나의 코액세스 그룹으로 병합한다.
도 14 및 도 15는 도 12의 코액세스 그룹 최적화 유닛의 동작을 설명하기 위한 개략도이다.
도 14는 12 개의 코액세스 그룹(CGID_01~CGID12)이 액세스되는 시점을 타임 슬롯(1~20)에 대해 나타낸 것이다. 예를 들어, 코액세스 그룹(CGID_01~CGID_03)은 타임 슬롯(2, 6, 10, 13, 17, 20)에서 액세스되고, 코액세스 그룹(CGID_04)은 타임 슬롯(4, 6, 12, 16, 19)에서 액세스된다. 도 14에서 알 수 있는 바와 같이, 3 개의 코액세스 그룹(CGID_01~CGID_03)은 동일한 타임 슬롯(2, 6, 10, 13, 17, 20)에서 액세스되므로, 3 개의 코액세스 그룹(CGID_01~CGID_03)을 하나의 코액세스 그룹(C_CGID_01)으로 취급할 수 있다.
도 15는 동일한 타임 슬롯에서 액세스되는 코액세스 그룹들을 병합한 결과를 도시한다. 구체적으로, 타임 슬롯(2, 6, 10, 13, 17, 20)에서 액세스되는 코액세스 그룹(CGID_01~CGID_03)은 하나의 코액세스 그룹(C_CGID_01)으로 병합되고, 타임 슬롯(3, 8, 13, 16, 19)에서 액세스되는 코액세스 그룹(CGID_04, CGID_09, CGID_11, CGID_12)은 하나의 코액세스 그룹(C_CGID_03)으로 병합되고, 타임 슬롯(1, 7, 13, 19)에서 액세스되는 코액세스 그룹(CGID_07, CGID_08)은 하나의 코액세스 그룹(C_CGID_05)으로 병합된 것이다.
도 16은 본 발명의 다른 실시예에 따른 스토리지 컨트롤러에 의해 사용되는 코액세스 그룹 레코드를 설명하기 위한 개략도이다.
코액세스 그룹 최적화 유닛(129)은 코액세스 그룹 데이터베이스(127)에 저장된 코액세스 그룹들을 분석하여 최적화를 수행하고, 그 결과를 코액세스 그룹 데이터베이스(127)에 저장할 수 있다. 도 16을 참조하면, 본 발명의 몇몇의 실시예에서, 상기 코액세스 그룹 데이터베이스(127)에 저장되는 코액세스 그룹 레코드(410)는 코액세스 그룹 ID(411: CGID), 코액세스 그룹의 발생 빈도(413: SV), 코액세스 그룹의 길이(415: LEN), 클러스터 ID(416: CID), TOP 벡터(418: TOP VECTOR) 및 코액세스 그룹의 어드레스 리스트(419: CG ADDR LIST)를 포함할 수 있다. 여기서 클러스터 ID(416)는 클러스터링이 수행되어 병합된 코액세스 그룹에게 부여되는 ID이고, TOP 벡터(418)는 코액세스 그룹에 대한 시간적 발생 패턴(temporal occurance pattern)을 나타내는 벡터이다.
도 17은 TOP 벡터 어레이를 이용하여 클러스터링을 수행하는 것을 설명하기 위한 개략도이다.
클러스터링 유닛(129a)은 생성된 코액세스 그룹에 대한 시간적 발생 패턴을 나타내는 TOP 벡터(418)를 이용하여 동일한 시간 구간에 액세스되는 코액세스 그룹을 클러스터링한다. 도 17은 도 14에 도시된 12 개의 코액세스 그룹(CGID_01~CGID12) 각각에 대한 TOP 벡터(TOP_VEC[1]~ TOP_VEC[12])를 도시한다. 도 17을 참조하면, 코액세스 그룹(CGID_01)에 대한 TOP 벡터(TOP_VEC[1])는 "01000100010010001001"이고, 코액세스 그룹(CGID_04)에 대한 TOP 벡터(TOP_VEC[4])는 "00010100000100001001"으로서, 시간적 발생 패턴을 이진 인코딩(binary encoding)한 것이다. 이에 따라, TOP 벡터(TOP_VEC[1], TOP_VEC[4])에서의 '1'의 위치는 각각 코액세스 그룹(CGID_01)이 액세스되는 타임 슬롯(2, 6, 10, 13, 17, 20)과 코액세스 그룹(CGID_04)이 액세스되는 타임 슬롯(4, 6, 12, 16, 19)에 대응된다. 이러한 방식으로 12 개의 코액세스 그룹(CGID_01~CGID12) 전부에 대해 각각의 TOP 벡터(TOP_VEC[1]~ TOP_VEC[12])를 생성할 수 있다.
본 발명의 몇몇의 실시예에서는, 생성된 TOP 벡터(TOP_VEC[1]~ TOP_VEC[12])에 대해 K-means 알고리즘을 적용하여 클러스터링을 수행한다. 즉, 생성된 TOP 벡터(TOP_VEC[1]~ TOP_VEC[12])를 K-means 알고리즘에 대한 입력 값으로 하여 최적의 K 값을 찾을 때까지 클러스터링을 수행한다. 그 결과, 예를 들어, TOP 벡터(TOP_VEC[1]~ TOP_VEC[12]) 각각에 대해 "{6, 6, 6, 5, 4, 3, 2, 2, 4, 1, 4, 4}"의 클러스터 ID가 부여되어, TOP 벡터(TOP_VEC[1]~ TOP_VEC[3])는 클러스터 ID가 '6'인 하나의 클러스터가 될 수 있다. 결국 12개의 TOP 벡터(TOP_VEC[1]~ TOP_VEC[12])로부터 6 개의 클러스터가 생성될 수 있다.
도 18은 본 발명의 일 실시예에 따른 스토리지 컨트롤러의 동작 방법을 설명하기 위한 개략도이다.
도 18을 참조하면, 본 발명의 일 실시예에 따른 스토리지 컨트롤러의 동작 방법은, I/O 요청(예컨대, 리드 요청)을 수신(S601)한 후 리드 요청된 데이터가 프리페치 버퍼(300)에 존재하는지 검사(S603)한다. 리드 요청된 데이터가 프리페치 버퍼(300)에 존재하지 않는다면, 스토리지 어레이(200)에 저장된 데이터를 인출(S605)한 후, 리드 요청된 데이터와 연관된 코액세스 데이터를 프리페치 버퍼(300)에 저장(S607)한다. 한편, 리드 요청된 데이터가 프리페치 버퍼(300)에 존재하는 경우에는 프리페치 버퍼(300)에 저장된 데이터를 인출(S609)한다.
여기서, 리드 요청된 데이터와 연관된 코액세스 데이터를 프리페치 버퍼(300)에 저장(S607)하는 것은, 특정 시간 구간에서 함께 액세스되는 데이터들의 코액세스 패턴을 검출하고, 상기 코액세스 패턴을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성하고, 상기 생성된 코액세스 그룹 중, 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하고, 상기 선택된 코액세스 그룹에 포함된 데이터를 프리페치(300) 버퍼에 저장하는 것을 포함할 수 있다.
도 19는 본 발명의 다른 실시예에 따른 스토리지 컨트롤러의 동작 방법을 설명하기 위한 개략도이다.
도 19를 참조하면, 본 발명의 다른 실시예에 따른 스토리지 컨트롤러의 동작 방법은, 각각의 코액세스 그룹에 포함되는 데이터의 어드레스가 수직열이고, 각각의 코액세스 그룹 ID가 수평열인 비트 벡터의 어레이로부터 제1 비트 벡터와 제2 벡터 비트를 추출(S701)한다. 다음으로 제1 비트 벡터와 제2 벡터 비트에 대해 AND 논리 연산을 수행(S703)하여 후보 코액세스 그룹을 추출(S705)한다. 추출된 후보 코액세스 그룹이 복수 개인 경우 그 중에서 코액세스 그룹을 결정(S709)한다. 추출된 후보 코액세스 그룹이 복수 개인 경우 그 중에서 코액세스 그룹을 결정(S709)하는 것은, 도 11과 함께 상술한 바와 같이, 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹을 선택하거나, 프리페치 버퍼(300)의 상태를 기초로 그 길이가 가장 길거나 짧은 코액세스 그룹을 선택할 수 있다.
도 20은 본 발명의 또 다른 실시예에 따른 스토리지 컨트롤러의 동작 방법을 설명하기 위한 개략도이다.
도 20을 참조하면, 본 발명의 또 다른 실시예에 따른 스토리지 컨트롤러의 동작 방법은, 코액세스 그룹에 대해 TOP 정보를 추출(S801)하여 TOP 벡터 어레이를 구성(S803)한다. TOP 벡터 어레이에 대해 예컨대 K-means와 같은 클러스터링 알고리즘을 적용하여 코액세스 그룹을 클러스터링(S805)한다. 그 후, 각각의 클러스터링된 TOP 벡터에 연관된 어드레스 아이템을 병합(S809)하여 코액세스 그룹을 재구성(S811)한다.
상술한 본 발명의 다양한 실시예에 따르면, I/O 요청 스트림의 시간적 흐름에 대한 경향성을 분석하여 얻어진 코액세스 그룹 정보를 이용하여 프리페치를 수행한다. 이에 따라, 순차 I/O뿐만 아니라 랜덤 I/O에서도 효과적인 프리페치를 수행할 수 있고, 궁극적으로 I/O 효율의 극대화를 도모할 수 있다. 또한 코액세스 그룹 정보를 클러스터링함으로써 코액세스 그룹 데이터베이스 및 메모리 공간을 절약하고,I/O 명령의 처리 비용을 절감시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 스토리지 시스템 100: 스토리지 컨트롤러
110: 프로세서 120: 코액세스 분석 유닛
121: I/O 요청 파싱 유닛 123: 코액세스 패턴 마이닝 유닛
125: 코액세스 그룹 매칭 유닛 127: 코액세스 그룹 데이터베이스
128: 데이터 배치 유닛 129: 코액세스 그룹 최적화 유닛
129a: 클러스터링 유닛 129b: 코액세스 그룹 병합 유닛
130: I/O 인터페이스 140: 스토리지 인터페이스
150: 버퍼 인터페이스 200: 스토리지 어레이
300: 프리페치 버퍼 401, 403, 405: 코액세스 패턴
410: 코액세스 그룹 레코드 411: 코액세스 그룹 ID
413: 코액세스 그룹의 발생 빈도 415: 코액세스 그룹의 길이
416: 클러스터 ID 417: 예비 필드
418: TOP 벡터 419: 코액세스 그룹의 어드레스 리스트

Claims (20)

  1. 특정 시간 구간에서 함께 액세스되는 데이터들의 코액세스(coaccess) 패턴을 검출하고, 상기 코액세스 패턴을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성하는 코액세스 패턴 마이닝 유닛;
    상기 생성된 코액세스 그룹 중, 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하는 코액세스 그룹 매칭 유닛; 및
    상기 선택된 코액세스 그룹에 포함된 데이터를 프리페치(pre-fetch) 버퍼에 저장하는 데이터 배치 유닛을 포함하는 스토리지 컨트롤러.
  2. 제1항에 있어서,
    상기 코액세스 그룹의 복수의 데이터는 미리 설정된 타임 윈도우에 포함되고 상기 타임 윈도우에서 함께 액세스되는 스토리지 컨트롤러.
  3. 제2항에 있어서,
    상기 데이터 배치 유닛은 상기 타임 윈도우에서 상기 리드 요청된 데이터와 함께 액세스되는 데이터를 상기 프리페치 버퍼에 저장하는 스토리지 컨트롤러.
  4. 제1항에 있어서,
    상기 리드 요청된 데이터와 매칭되는 코액세스 그룹이 복수개 존재하는 경우,
    상기 코액세스 그룹 매칭 유닛은 그 중에서 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹을 선택하는 스토리지 컨트롤러.
  5. 제4항에 있어서,
    상기 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹이 복수개 존재하는 경우,
    상기 코액세스 그룹 매칭 유닛은 상기 프리페치 버퍼의 상태를 기초로 하나의 코액세스 그룹을 선택하는 스토리지 컨트롤러.
  6. 제5항에 있어서,
    상기 코액세스 그룹 매칭 유닛은,
    상기 프리페치 버퍼의 사용 공간에 대한 여유 공간의 비율이 미리 설정된 임계값 이상인 경우 그 길이가 가장 긴 코액세스 그룹을 선택하고,
    상기 프리페치 버퍼의 사용 공간에 대한 여유 공간의 비율이 미리 설정된 임계값 미만인 경우 그 길이가 가장 짧은 코액세스 그룹을 선택하는 스토리지 컨트롤러.
  7. 제4항에 있어서,
    상기 단위 시간당 발생 빈도가 가장 높은 코액세스 그룹이 복수개 존재하는 경우,
    상기 코액세스 그룹 매칭 유닛은 둘 이상의 코액세스 그룹을 선택하는 스토리지 컨트롤러.
  8. 제1항에 있어서,
    수신된 I/O 요청을 파싱하고, 상기 파싱된 I/O 요청을 상기 코액세스 패턴 마이닝 유닛 또는 상기 코액세스 그룹 매칭 유닛에 제공하는 I/O 요청 파싱 유닛을 더 포함하는 스토리지 컨트롤러.
  9. 제1항에 있어서,
    상기 코액세스 패턴 마이닝 유닛에 의해 생성된 코액세스 그룹을 저장하고, 상기 저장된 코액세스 그룹을 상기 코액세스 그룹 매칭 유닛에 제공하는 코액세스 그룹 데이터베이스를 더 포함하는 스토리지 컨트롤러.
  10. 제1항에 있어서,
    상기 코액세스 패턴은,
    상기 특정 시간 구간 중 제1 시간 구간에서 함께 액세스되는 데이터들의 제1 코액세스 서브 패턴과,
    상기 특정 시간 구간 중 제2 시간 구간에서 함께 액세스되는 데이터들의 제2 코액세스 서브 패턴을 포함하고,
    상기 제1 코액세스 서브 패턴과 상기 제2 코액세스 서브 패턴은 시간 간격을 두고 액세스되는 스토리지 컨트롤러.
  11. 제10항에 있어서,
    상기 제1 코액세스 서브 패턴을 따르는 데이터에 대한 리드 요청이 발생한 경우, 상기 데이터 배치 유닛은 상기 제2 코액세스 서브 패턴을 따르는 데이터를 상기 프리페치 버퍼에 저장하는 스토리지 컨트롤러.
  12. 제11항에 있어서,
    상기 데이터 배치 유닛은 상기 제2 코액세스 서브 패턴을 따르는 데이터를 상기 시간 간격 내에 상기 프리페치 버퍼에 저장하는 스토리지 컨트롤러.
  13. 특정 시간 구간에서 함께 액세스되는 데이터들의 코액세스(coaccess) 패턴을 검출하고, 상기 코액세스 패턴을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성하는 코액세스 패턴 마이닝 유닛; 및
    상기 생성된 코액세스 그룹의 개수를 감소시키기 위한 최적화를 수행하는 코액세스 그룹 최적화 유닛을 포함하는 스토리지 컨트롤러.
  14. 제13항에 있어서,
    상기 코액세스 그룹 최적화 유닛은,
    동일한 시점에 액세스되는 코액세스 그룹을 클러스터링하는 클러스터링 유닛과,
    상기 클러스터링된 코액세스 그룹들을 하나의 코액세스 그룹으로 병합하는 코액세스 그룹 병합 유닛을 포함하는 스토리지 컨트롤러.
  15. 제13항에 있어서,
    상기 코액세스 패턴 마이닝 유닛에 의해 생성된 코액세스 그룹을 저장하는 코액세스 그룹 데이터베이스를 더 포함하고,
    상기 코액세스 그룹 최적화 유닛은 상기 코액세스 그룹 데이터베이스에 저장된 코액세스 그룹에 대해 최적화를 수행하는 스토리지 컨트롤러.
  16. 제13항에 있어서,
    상기 생성된 코액세스 그룹 중, 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하는 코액세스 그룹 매칭 유닛과,
    상기 선택된 코액세스 그룹에 포함된 데이터를 프리페치(pre-fetch) 버퍼에 저장하는 데이터 배치 유닛을 더 포함하는 스토리지 컨트롤러.
  17. 특정 시간 구간에서 함께 액세스되는 데이터들의 코액세스(coaccess) 패턴을 검출하고,
    상기 코액세스 패턴을 따르는 복수의 데이터를 포함하는 코액세스 그룹을 생성하고,
    상기 생성된 코액세스 그룹 중, 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하고,
    상기 선택된 코액세스 그룹에 포함된 데이터를 프리페치(pre-fetch) 버퍼에 저장하는 것을 포함하는 스토리지 컨트롤러의 동작 방법.
  18. 제17항에 있어서,
    상기 리드 요청된 데이터는 제1 데이터 및 제2 데이터를 포함하고,
    상기 리드 요청된 데이터와 매칭되는 코액세스 그룹을 선택하는 것은,
    상기 제1 데이터 및 상기 제2 데이터 중 어느 하나를 포함하는 코액세스 데이터 그룹이 복수개 존재하는 경우, 그 중에서 상기 제1 데이터 및 상기 제2 데이터를 모두 포함하는 코액세스 데이터 그룹을 선택하는 것을 포함하는 스토리지 컨트롤러의 동작 방법.
  19. 제17항에 있어서,
    상기 선택된 코액세스 그룹에 포함된 데이터를 프리페치 버퍼에 저장하는 것은,
    상기 리드 요청된 데이터에 대한 응답을 송신한 후에 수행되는 스토리지 컨트롤러의 동작 방법.
  20. 제17항에 있어서,
    상기 선택된 코액세스 그룹에 포함된 데이터에 대해 리드 요청이 발생된 경우,
    상기 프리페치 버퍼로부터 상기 선택된 코액세스 그룹에 포함된 데이터를 리드하는 것을 더 포함하는 스토리지 컨트롤러의 동작 방법.
KR1020140060411A 2014-05-20 2014-05-20 스토리지 컨트롤러 및 상기 스토리지 컨트롤러의 동작 방법 KR102295769B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140060411A KR102295769B1 (ko) 2014-05-20 2014-05-20 스토리지 컨트롤러 및 상기 스토리지 컨트롤러의 동작 방법
US14/713,075 US9996271B2 (en) 2014-05-20 2015-05-15 Storage controller and method of operating the same
CN201510257225.XA CN105094694B (zh) 2014-05-20 2015-05-19 存储控制器和操作存储控制器的方法
EP15168382.8A EP2947557B1 (en) 2014-05-20 2015-05-20 Storage controller and method of operating the same
JP2015103220A JP6639107B2 (ja) 2014-05-20 2015-05-20 ストレージコントローラ
US15/977,883 US10296225B2 (en) 2014-05-20 2018-05-11 Storage controller and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140060411A KR102295769B1 (ko) 2014-05-20 2014-05-20 스토리지 컨트롤러 및 상기 스토리지 컨트롤러의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150133524A true KR20150133524A (ko) 2015-11-30
KR102295769B1 KR102295769B1 (ko) 2021-08-30

Family

ID=53396180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140060411A KR102295769B1 (ko) 2014-05-20 2014-05-20 스토리지 컨트롤러 및 상기 스토리지 컨트롤러의 동작 방법

Country Status (5)

Country Link
US (2) US9996271B2 (ko)
EP (1) EP2947557B1 (ko)
JP (1) JP6639107B2 (ko)
KR (1) KR102295769B1 (ko)
CN (1) CN105094694B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190037742A (ko) * 2017-09-29 2019-04-08 연세대학교 산학협력단 프리페치 장치 및 방법과 이에 관한 기록매체
KR102031490B1 (ko) * 2018-04-26 2019-10-11 연세대학교 산학협력단 프리페치 장치 및 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305584B1 (ko) * 2015-01-19 2021-09-27 삼성전자주식회사 언어 모델 학습 방법 및 장치, 언어 인식 방법 및 장치
JP2016162243A (ja) * 2015-03-02 2016-09-05 富士通株式会社 データ格納制御プログラム、データ格納制御装置、およびデータ格納制御方法
US10592171B2 (en) 2016-03-16 2020-03-17 Samsung Electronics Co., Ltd. Multi-stream SSD QoS management
JP2018124915A (ja) 2017-02-03 2018-08-09 富士通株式会社 解析プログラム、解析方法及びストレージシステム
FR3076002B1 (fr) 2017-12-22 2021-05-07 Bull Sas Procede d'amelioration du temps d'execution d'une application informatique
FR3086408A1 (fr) * 2018-09-21 2020-03-27 Bull Sas Procede de determination du type de sequence temporelle d'acces memoire se deroulant lors d'une execution d'une application informatique
CN112328185B (zh) * 2020-12-28 2021-03-23 烽火通信科技股份有限公司 一种基于分布式存储的智能预读方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100082890A1 (en) * 2008-09-30 2010-04-01 Jin Gyu Heo Method of managing a solid state drive, associated systems and implementations
US20100115206A1 (en) * 2008-11-04 2010-05-06 Gridlron Systems, Inc. Storage device prefetch system using directed graph clusters

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6910106B2 (en) 2002-10-04 2005-06-21 Microsoft Corporation Methods and mechanisms for proactive memory management
US6963959B2 (en) 2002-10-31 2005-11-08 International Business Machines Corporation Storage system and method for reorganizing data to improve prefetch effectiveness and reduce seek distance
US7496592B2 (en) 2005-01-31 2009-02-24 International Business Machines Corporation Systems and methods for maintaining closed frequent itemsets over a data stream sliding window
JP5094193B2 (ja) 2007-04-16 2012-12-12 株式会社日立製作所 記憶システム及びその制御方法
WO2009062029A1 (en) 2007-11-09 2009-05-14 Carnegie Mellon University Efficient high performance system for writing data from applications to a safe file system
US8214608B2 (en) 2008-11-04 2012-07-03 Gridiron Systems, Inc. Behavioral monitoring of storage access patterns
US8959481B2 (en) 2009-04-30 2015-02-17 International Business Machines Corporation Determining system level dependencies
US8296517B2 (en) * 2009-08-19 2012-10-23 Oracle International Corporation Database operation-aware striping technique
KR101105363B1 (ko) 2010-01-18 2012-01-16 연세대학교 산학협력단 롱 트랜잭션 데이터 스트림을 위한 빈발항목집합 탐색 방법
US8645631B2 (en) * 2010-03-29 2014-02-04 Via Technologies, Inc. Combined L2 cache and L1D cache prefetcher
CN102142992A (zh) 2011-01-11 2011-08-03 浪潮通信信息系统有限公司 通信告警频繁项集挖掘引擎及冗余处理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100082890A1 (en) * 2008-09-30 2010-04-01 Jin Gyu Heo Method of managing a solid state drive, associated systems and implementations
US20100115206A1 (en) * 2008-11-04 2010-05-06 Gridlron Systems, Inc. Storage device prefetch system using directed graph clusters

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190037742A (ko) * 2017-09-29 2019-04-08 연세대학교 산학협력단 프리페치 장치 및 방법과 이에 관한 기록매체
KR102031490B1 (ko) * 2018-04-26 2019-10-11 연세대학교 산학협력단 프리페치 장치 및 방법

Also Published As

Publication number Publication date
CN105094694B (zh) 2019-12-10
CN105094694A (zh) 2015-11-25
KR102295769B1 (ko) 2021-08-30
EP2947557B1 (en) 2019-07-03
US9996271B2 (en) 2018-06-12
US20150339235A1 (en) 2015-11-26
US20180260117A1 (en) 2018-09-13
US10296225B2 (en) 2019-05-21
JP6639107B2 (ja) 2020-02-05
JP2015219926A (ja) 2015-12-07
EP2947557A1 (en) 2015-11-25

Similar Documents

Publication Publication Date Title
KR102295769B1 (ko) 스토리지 컨트롤러 및 상기 스토리지 컨트롤러의 동작 방법
US10564853B2 (en) System and method for locality detection to identify read or write streams in a memory device
US9836224B2 (en) Storage controller, storage system and method of operating storage controller
US10976964B2 (en) Storage system and method for hit-rate-score-based selective prediction of future random read commands
US20170124077A1 (en) Flash module provided with database operation unit, and storage device
US20150242124A1 (en) Nand raid controller
US11010299B2 (en) System and method for performing discriminative predictive read
US11455107B2 (en) Managing sequential write performance consistency for memory devices
US11789839B2 (en) Real time trigger rate monitoring in a memory sub-system
US11604749B2 (en) Direct memory access (DMA) commands for noncontiguous source and destination memory addresses
US9846543B2 (en) Storage device including memory controller and memory system including the same
US20170046074A1 (en) Adaptive Data Compression for Data Storage in a Memory Device
CN113448511B (zh) 通过链接阵列依序预提取
US11106390B1 (en) Combining in-process reads to reduce die collisions
US20180011663A1 (en) Solid state drive
EP2980704B1 (en) Memory bank accessing method, apparatus and system
CN112689836A (zh) 基于加密操作修改数据片段
US20220075727A1 (en) Pre-fetch for memory sub-system with cache
KR20210032222A (ko) 메모리 컨트롤러 및 그것의 동작 방법
WO2019165624A1 (en) Performing operation on data blocks concurrently and based on performance rate of another operation on data blocks
CN112086121B (zh) 存储器近接干扰管理
US20180349036A1 (en) Data Storage Map with Custom Map Attribute
US11119679B2 (en) Storing data based on a probability of a data graph
US20240061601A1 (en) Adaptive memory partition closure time
CN117472270A (zh) 用于使用错误校正操作存取数据的方法和装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant