KR20150124274A - Digitizer and fabricating method of the same - Google Patents
Digitizer and fabricating method of the same Download PDFInfo
- Publication number
- KR20150124274A KR20150124274A KR1020140050954A KR20140050954A KR20150124274A KR 20150124274 A KR20150124274 A KR 20150124274A KR 1020140050954 A KR1020140050954 A KR 1020140050954A KR 20140050954 A KR20140050954 A KR 20140050954A KR 20150124274 A KR20150124274 A KR 20150124274A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- electrode layer
- lower electrode
- substrate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
Abstract
Description
실시예는 디지타이저 및 그 제조 방법에 관한 것이다.Embodiments relate to a digitizer and a method of manufacturing the same.
최근 다양한 전자 제품에서 디스플레이 장치에 표시된 화상에 손가락 또는 스타일러스(stylus) 펜 등의 입력 장치를 접촉하는 방식으로 특정한 명령을 입력하는 터치 패널이 적용되고 있다.Recently, a touch panel has been applied to input a specific command by touching an input device such as a finger or a stylus pen to an image displayed on a display device in various electronic products.
스타일러스 펜의 입력 방식 중 하나로 EMR(electro magnetic resonance) 방식이 널리 이용되고 있다. EMR 방식은 인쇄회로기판에 루프 코일을 배치하며, 여기에 전압을 인가시켜 전력이 송신되어 송신된 전력으로 인해 전자기파가 발생되게 제어하며, 발생된 전자기파가 EMR 펜에 의하여 흡수될 수 있도록 제어한다. 여기에서, EMR 펜은 콘덴서 및 루프를 포함할 수 있으며, 흡수한 전자기파를 다시 소정의 주파수로 방출할 수 있다.Electro magnetic resonance (EMR) is widely used as an input method of a stylus pen. In the EMR system, a loop coil is disposed on a printed circuit board, a voltage is applied to the printed circuit board to control electromagnetic waves to be generated due to power transmitted, and the generated electromagnetic waves are absorbed by the EMR pen. Here, the EMR pen may include a capacitor and a loop, and the absorbed electromagnetic wave can be emitted again at a predetermined frequency.
EMR 펜에 의하여 방출된 전자기파는, 인쇄회로기판의 루프 코일에 의하여 다시 흡수될 수 있으며, 이에 따라 EMR 펜이 터치스크린의 어느 위치에 근접하여 있는지를 판단할 수 있다.The electromagnetic waves emitted by the EMR pen can be absorbed again by the loop coil of the printed circuit board, and thus it can be determined which position of the EMR pen is close to the touch screen.
이러한, EMR 방식의 경우, 인쇄회로기판에 전극을 형성하여 제조될 수 있다. 이에 따라, 인쇄회로기판의 특성상 전극의 기판을 일면 또는 양면에 모두 형성할 수 있는 장점이 있으나, 양면에 형성되는 전극을 연결하기 위해 기판 상에 홀을 형성하는 공정이 필수적으로 요구되므로, 제조공정이 복잡해지는 문제점이 있었다.In the case of the EMR method, it can be manufactured by forming an electrode on a printed circuit board. Accordingly, there is an advantage that a substrate of an electrode can be formed on one side or both sides of a printed circuit board due to the characteristics of a printed circuit board. However, since a process of forming a hole on a substrate to connect electrodes formed on both sides is essentially required, There is a problem in that it becomes complicated.
이에 따라, 제조 공정이 복잡하고, 공정 비용이 상승함에 따라, 공정 효율이 저하되는 문제점이 있었다. 따라서, 이와 같은 문제점을 해결할 수 있는 새로운 구조의 터치 패널 즉, 디지타이저가 요구된다. 또한, 상기 디지타이저는 저항과 같은 전기적 특성의 개선이 필요하다.As a result, the manufacturing process is complicated and the process cost is increased. Therefore, a touch panel, i.e., a digitizer, of a new structure capable of solving such a problem is required. In addition, the digitizer requires improvement in electrical characteristics such as resistance.
실시예는 전기적 특성을 개선한 디지타이저 및 그 제조 방법을 제공하고자 한다.Embodiments provide a digitizer with improved electrical characteristics and a method of manufacturing the same.
실시예에 따른 디지타이저는, 제 1 기판 상에 배치된 제 1 전극; 상기 제 1 전극 상에 배치되고, 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층; 및 상기 절연층 상에 배치되고, 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 포함하고, 상기 제 1 전극 및 제 2 전극은 각각 하부 전극층 및 상부 전극층을 포함하고, 상기 상부 전극층은 상기 하부 전극층의 노출된 전면을 둘러싸도록 형성된다.A digitizer according to an embodiment includes: a first electrode disposed on a first substrate; An insulating layer disposed on the first electrode, the insulating layer including a hole exposing a part of the first electrode; And a second electrode disposed on the insulating layer and connected to the first electrode through the hole, wherein the first electrode and the second electrode each include a lower electrode layer and an upper electrode layer, And is formed to surround the exposed front surface of the lower electrode layer.
또한, 실시예에 따른 디지타이저의 제조 방법은, 제 1 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층을 형성하는 단계; 및 상기 절연층 상에 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 형성하는 단계;를 포함하고, 상기 제 1 전극을 형성하는 단계 및 제 2 전극을 형성하는 단계는, 하부 전극층을 형성하는 단계; 및 인쇄 공정 또는 증착 공정으로, 상기 하부 전극층 상에 상기 하부 전극층의 전면을 둘러싸는 상부 전극층을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a digitizer, including: forming a first electrode on a first substrate; Forming an insulating layer on the first electrode, the insulating layer including a hole exposing a portion of the first electrode; And forming a second electrode on the insulating layer, the second electrode being connected to the first electrode through the hole, wherein the forming of the first electrode and the forming of the second electrode include forming a lower electrode layer ; And forming an upper electrode layer surrounding the entire surface of the lower electrode layer on the lower electrode layer by a printing process or a deposition process.
실시예에 따른 디지타이저 및 그 제조 방법은, 용이하게 제조할 수 있어 공정 효율을 향상시킬 수 있다. 즉, 실시예에 따른 디지타이저는, 기재의 일면에 상부 전극층 및 하부 전극층으로 이루어진 제 1 전극을 형성하고, 상기 홀을 통해 상기 제 1 전극 및 제 2 전극을 연결함으로써 제조될 수 있다. The digitizer according to the embodiment and the manufacturing method thereof can be easily manufactured, and the process efficiency can be improved. That is, the digitizer according to the embodiment can be manufactured by forming a first electrode composed of an upper electrode layer and a lower electrode layer on one surface of a substrate, and connecting the first electrode and the second electrode through the hole.
또한, 실시예에 따른 디지타이저 및 그 제조 방법은, PET 등의 플라스틱 기재를 사용하므로, 대형 사이즈를 구현함과 동시에 공정 비용을 절감할 수 있다. 또한, 절연층 인쇄를 선택적으로 하여, 제 1 전극 및 제 2 전극을 연결하는 홀을 형성함으로써, 별도의 홀 형성 공정을 생략할 수 있다. 또한, 종래 양면에 형성되는 전극을 연결하기 위한 기판의 관통홀 형성 공정도 생략할 수 있으며, 공정 효율을 향상시킬 수 있다.In addition, since the digitizer according to the embodiment and the manufacturing method thereof use a plastic substrate such as PET, it is possible to realize a large size and reduce the process cost. Further, by forming the holes connecting the first electrode and the second electrode by selectively printing the insulating layer, a separate hole forming step can be omitted. Also, the process of forming the through-holes of the substrate for connecting the electrodes formed on both sides of the substrate can be omitted, and the process efficiency can be improved.
또한, 실시예에 따른 디지타이저 및 그 제조 방법은, 제 1 전극 및 제 2 전극이 각각 상부 전극층 및 하부 전극층을 포함하고, 상기 상부 전극층이 상기 하부 전극층의 노출된 전면을 둘러싸도록 형성된다. 이로 인해, 상기 상부 전극층이 상기 하부 전극층을 보호할 수 있으며, 상기 상부 전극층은 하부 전극층의 손상을 방지하고, 디지타이저의 전기적 특성을 향상시킬 수 있다. 또한, 상기 제 1 전극 및 제 2 전극 각각의 상부 전극층은 인쇄 공정 또는 증착 공정으로 형성된다. 즉, 형성 공정이 단순하고 제조 비용을 저감할 수 있다.The digitizer and the method of fabricating the same according to the embodiment of the present invention are configured such that the first electrode and the second electrode each include an upper electrode layer and a lower electrode layer, and the upper electrode layer surrounds the exposed front surface of the lower electrode layer. Thus, the upper electrode layer can protect the lower electrode layer, and the upper electrode layer can prevent damage to the lower electrode layer and improve the electrical characteristics of the digitizer. The upper electrode layer of each of the first electrode and the second electrode is formed by a printing process or a deposition process. That is, the forming process is simple and the manufacturing cost can be reduced.
도 1은 제 1 실시예에 따른 디지타이저의 평면도를 도시한 도면이다.
도 2 내지 도 6은 제 1 실시예에 따른 디지타이저의 제조 방법을 설명하기 위한 단면도를 도시한 도면이다.
도 7은 제 2 실시예에 따른 디지타이저의 단면도를 도시한 도면이다.1 is a plan view of a digitizer according to a first embodiment of the present invention.
FIGS. 2 to 6 are sectional views illustrating a method of manufacturing the digitizer according to the first embodiment.
7 is a sectional view of the digitizer according to the second embodiment.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under / under" Quot; includes all that is formed directly or through another layer. The criteria for top / bottom or bottom / bottom of each layer are described with reference to the drawings.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 제 1 실시예에 따른 디지타이저의 평면도를 도시한 도면이고, 도 2 내지 도 6은 제 1 실시예에 따른 디지타이저의 제조 방법을 설명하기 위한 단면도를 도시한 도면이다.FIG. 1 is a plan view of a digitizer according to a first embodiment, and FIGS. 2 to 6 are sectional views illustrating a method of manufacturing a digitizer according to a first embodiment.
도 1 내지 도 6을 참조하면, 제 1 실시예에 따른 디지타이저는 기판(100)의 일면에 제 1 전극(210), 절연층(410) 및 제 2 전극(310)을 포함할 수 있다.1 to 6, the digitizer according to the first embodiment may include a
상기 기판(100)은 상기 제 1 전극(210), 절연층(410) 및 제 2 전극(310)을 지지할 수 있다. 상기 기판(100)은 유리 또는 플라스틱을 포함할 수 있다. 이때, 상기 기판(100)은 폴리에틸렌테레프탈레이트(PET)를 포함할 수 있다.The
도 2 및 도 3을 참조하면, 상기 기판(100) 상에 제 1 전극(210)을 형성한다. 상기 제 1 전극(210)은 하부 전극층(201) 및 상부 전극층(202)으로 구성될 수 있다. 이때, 상기 제 1 전극(210)의 상부 전극층(202)은 하부 전극층(201)의 산화 및 손상을 방지하고, 전기적 특성을 향상시킬 수 있다. Referring to FIGS. 2 and 3, a
상기 제 1 전극(210)은 상기 기판(100)과 접촉하며 배치될 수 있다. 이때, 상기 제 1 전극(210)은 제 1 방향으로 연장하며 상기 기판(100) 상에 배치될 수 있다.The
상기 제 1 전극(210)의 하부 전극층(201)은 전도성 물질을 포함할 수 있다. 상기 하부 전극층(201)은 금속 물질을 포함할 수 있다. 예를 들면, 상기 하부 전극층(201)은 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo), 니켈(Ni) 및 크롬(Cr) 중 적어도 하나의 금속을 포함할 수 있다.The
상기 하부 전극층(201)은 도전성 페이스트를 상기 기판(100) 상에 인쇄하여 형성할 수 있다. 예를 들면, 은(Ag) 페이스트를 스크린 프린팅, 잉크젯, 에어로젯, 다이렉트 프린팅 또는 그라비아 옵셋 등의 인쇄 공정에 의하여 인쇄하여 하부 전극층(201)을 형성할 수 있다.The
그러나, 실시예는 이에 제한되지 않고, 상기 기판(100) 상에 금속을 직접 증착하거나, 또는 금속이 증착된 기판(100)을 패터닝하여 하부 전극층(201)을 형성할 수 있다.However, the embodiment is not limited to this, and the
상기 하부 전극층(201)은 일정한 두께로 형성될 수 있다. 일례로, 상기 하부 전극층(201)은 약 9㎛ 내지 약 50㎛의 두께로 형성될 수 있다. 상기 하부 전극층(201)의 두께가 약 9㎛ 미만인 경우, 전기적 특성이 저하될 수 있고, 두께가 약 50㎛를 초과하는 경우, 디지타이저의 두께가 두꺼워질 수 있다.The
도 3을 참조하면, 상기 하부 전극층(201) 상에 상부 전극층(202)을 형성한다. 상기 상부 전극층(202)은 노출된 하부 전극층(201)의 전면을 둘러싸고 형성된다. 즉, 상기 하부 전극층(201)의 상면 및 측면이 외부에 노출되어 있는 경우, 상기 상부 전극층(202)은 상기 하부 전극층(201)의 상면 및 측면 상에 형성된다. Referring to FIG. 3, an
상기 상부 전극층(202)은 전도성 물질을 포함할 수 있다. 상기 상부 전극층(202)은 인쇄 공정 또는 증착 공정으로 형성될 수 있다. 이때, 상기 하부 전극층(201)과 상부 전극층(202)은 동일한 물질로 형성될 수 있다. 또한, 상기 하부 전극층(201)과 상부 전극층(202)은 서로 상이한 물질로 형성될 수 있다.The
상기 인쇄 공정은 도전성 잉크 또는 도전성 페이스트를 스크린 프린팅, 잉크젯, 에어로젯, 다이렉트 프린팅 또는 그라비아 옵셋 등으로 인쇄하여 상기 상부 전극층(202)을 형성하는 공정을 의미한다.The printing process refers to a process of forming the
상기 도전성 잉크는 통상적으로 수 나노 ~ 수십 마이크로미터 직경의 도전성 입자를 용매에 분산시킨 소재로, 도전성 잉크를 하부 전극층(201) 상에 인쇄하여 형성하고, 소정의 온도에서 열을 가하면, 분산제 등의 유기 첨가물이 휘발되고, 도전성 입자 사이의 공극이 수축 및 소결(Sintering)되어 전기 및 기계적으로 서로 연결된 도체가 형성된다.The conductive ink is a material in which conductive particles having a diameter of several nanometers to several tens of micrometers are dispersed in a solvent. When a conductive ink is printed on the
상기 도전성 잉크는 극성 또는 비극성 용매에 캡핑 분자 및 첨가제와 함께 나노 사이즈 또는 마이크로 사이즈의 전기 전도성이 있는 물질의 도전성 입자를 재분산시켜 잉크화함으로써 제조될 수 있다. 이때, 상기 도전성 입자는 금속 나노 입자 일 수 있으며, 예를 들면, 상기 도전성 입자는 은(Ag), 구리(Cu), 금(Au) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나일 수 있다. The conductive ink may be prepared by redispersing conductive particles of nano-sized or micro-sized electroconductive materials together with capping molecules and additives in a polar or non-polar solvent to form an ink. The conductive particles may be metal nanoparticles. For example, the conductive particles may be any one selected from the group consisting of silver (Ag), copper (Cu), gold (Au), and combinations thereof .
상기 금속 나노 입자를 세라믹 입자 또는 유기 분자로서 캡핑(capping)하게 되면 소성시 또는 공기와의 접촉시에도 금속 나노 입자의 산화를 방지하며 입자간의 응집을 방지하고 비저항을 일정하게 유지할 수 있다. 또한, 상기 도전성 잉크는 필요에 따라, 추가적인 유기 용매, 바인더, 분산제, 증점제, 계면활성제 등의 기타 첨가제를 더 포함할 수 있다.The capping of the metal nanoparticles as ceramic particles or organic molecules prevents oxidation of the metal nanoparticles during firing or in contact with air, prevents agglomeration between particles, and maintains the specific resistance constant. The conductive ink may further contain other additives such as an additional organic solvent, a binder, a dispersing agent, a thickener, and a surfactant, if necessary.
또한, 상기 도전성 페이스트는 통상적으로 수 나노 ~ 수십 마이크로미터 직경의 도전성 입자를 접착성이 있는 수지(Resin)에 분산시킨 소재로, 도전성 페이스트를 하부 전극층(201)에 인쇄하고, 소정의 온도에서 열을 가하면, 수지가 경화(Curing)되고, 금속 입자 사이의 전기 및 기계적 접촉이 고정되어 서로 연결된 도체가 형성될 수 있다.The conductive paste is a material in which conductive particles having a diameter of several nanometers to several tens of micrometers are dispersed in an adhesive resin. The conductive paste is printed on the
상기 도전성 페이스트는 전기 전도성이 있는 물질의 도전성 입자를 포함한다. 예를 들면, 상기 도전성 입자는 은(Ag), 구리(Cu), 금(Au) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나일 수 있다. 상기 도전성 입자의 형태는 특별히 제한되지 않으며, 예를 들면, 판형, 파이버 형과 나노 크기의 나노입자, 나노튜브 등이 사용될 수 있다. 이러한 도전성 입자는 단독 또는 조합하여 사용될 수 있다.The conductive paste includes conductive particles of an electrically conductive material. For example, the conductive particles may be any one selected from the group consisting of silver (Ag), copper (Cu), gold (Au), and combinations thereof. The shape of the conductive particles is not particularly limited, and for example, plate-like, fiber-like and nano-sized nanoparticles, nanotubes and the like can be used. These conductive particles may be used alone or in combination.
또한, 상기 도전성 페이스트는 기판과의 접착성을 향상시키기 위해 바인더를 추가적으로 포함할 수 있다. 또한, 추가적으로 그 밖의 첨가제로서 은(Ag) 파우더와 같은 안료, 솔벤트, 분산제, 커플링제, 점도조절제 등을 포함할 수 있다.In addition, the conductive paste may further include a binder to improve adhesion with the substrate. In addition, other additives may include pigments such as silver (Ag) powder, a solvent, a dispersing agent, a coupling agent, a viscosity adjusting agent, and the like.
상기 증착 공정은 금속 산화막을 증착하여 상기 상부 전극층(202)을 형성하는 공정을 의미한다. 이때, 상기 금속 산화막은 구리 산화막(CuOx) 또는 은 산화막(AgOx)일 수 있다.The deposition process refers to a process of depositing a metal oxide layer to form the
특히, 상기 금속 산화막으로 상부 전극층(202)을 형성하는 경우, 상기 상부 전극층(202)은 노출된 하부 전극층(201)의 전면을 둘러싸고 형성되므로, 상기 하부 전극층(201)의 산화 방지가 용이한 이점이 있다. Particularly, when the
상기 상부 전극층(202)은 약 1㎛ 내지 약 10㎛의 두께로 형성될 수 있다. 상기 상부 전극층(202)의 두께가 약 1㎛ 미만인 경우, 저항이 상승하여 전기적 특성이 저하될 수 있고, 약 10㎛를 초과하는 경우, 두께가 두꺼워질 수 있고, 공정효율이 저하될 수 있다.The
도면상에는 상기 상부 전극층(202)을 단일층으로 표현하였지만, 상기 상부 전극층(202)은 2이상의 다중층으로 형성될 수도 있다. 상기 상부 전극층(202)은 상기 하부 전극층(201)을 산화로부터 보호할 수 있으며, 상기 상부 전극층(202)이 손상되더라도, 상기 하부 전극층(201)의 손상을 방지할 수 있다. 또한, 상기 상부 전극층(202)이 형성됨에 따라, 디지타이저의 전기적 특성을 향상시킬 수 있다.Although the
도 4를 참조하면, 상기 상부 전극층(202)이 형성된 기판(100) 상에 절연층(410)을 형성한다. 상기 절연층(410)은 인쇄 공정을 통해 형성될 수 있다. 상기 절연층(410)은 아크릴 등의 절연 수지를 포함할 수 있다.Referring to FIG. 4, an insulating
상기 절연층(410)은 상기 제 1 전극(210) 및 상부 전극층(202) 상에 배치될 수 있다. 상기 절연층(410)은 상기 상부 전극층(202)을 감싸면서 배치될 수 있다. 상기 상부 전극층(202)이 상기 제 1 전극(210)을 감싸면서 배치되는 바, 상기 절연층(410)은 제 1 전극(210)을 감싸는 형태로 배치될 수 있다. The insulating
상기 절연층(410)에는 홀(hole, H)이 형성될 수 있다. 즉, 상기 절연층(410)에는 상기 절연층(410)을 관통하며 형성되는 홀(H)이 형성될 수 있다. 예를 들면, 상기 절연층(410)을 인쇄할 때, 홀(H) 부분을 제외하는 선택적 인쇄를 함으로써, 상기 절연층(410) 상에는 복수 개의 홀(H)들이 형성될 수 있다. A hole H may be formed in the insulating
상기 홀(H)에 의해 상기 기판(100) 상에 배치되는 상부 전극층(202)이 노출될 수 있다. 즉, 상기 홀(H)은 상기 제 1 전극(210) 및 상부 전극층(202)이 배치되는 부분과 대응되는 영역에 형성될 수 있다.The
이에 따라, 상기 기판(100) 상에 배치되고, 상기 제 1 전극(210)과 연결되는 상기 상부 전극층(202)은 부분적으로는 상기 제 1 절연층(410)에 의해 덮이고, 부분적으로는 상기 홀(H)에 의해 노출될 수 있다.The
도 5 및 도 6을 참조하면, 상기 절연층(410) 상에 하부 전극층(301) 및 상부 전극층(302)으로 구성된 제 2 전극(310)을 형성한다. 즉, 상기 홀(H)을 포함하는 절연층(410) 상에 제 2 전극(310)의 하부 전극층(301)을 형성한다. 이후, 상기 하부 전극층(301) 상에 상기 제 2 전극(310)의 상부 전극층(302)을 형성한다. 이때, 상기 제 2 전극(310)의 상부 전극층(302)은 하부 전극층(301)의 산화 및 손상을 방지하고, 전기적 특성을 향상시킬 수 있다.Referring to FIGS. 5 and 6, a
상기 제 2 전극(310)의 하부 전극층(301)은 전도성 물질을 포함할 수 있다. 상기 하부 전극층(301)은 금속 물질을 포함할 수 있다. 예를 들면, 상기 하부 전극층(201)은 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo), 니켈(Ni) 및 크롬(Cr) 중 적어도 하나의 금속을 포함할 수 있다.The
상기 하부 전극층(301)은 도전성 페이스트를 상기 절연층(410) 상에 인쇄하여 형성할 수 있다. 예를 들면, 은(Ag) 페이스트를 스크린 프린팅, 잉크젯, 에어로젯, 다이렉트 프린팅 또는 그라비아 옵셋 등의 인쇄 공정에 의하여 인쇄하여 하부 전극층(301)을 형성할 수 있다. 그러나, 실시예는 이에 제한되지 않고, 상기 절연층(410) 상에 금속을 직접 증착하여 형성할 수 있다.The
상기 하부 전극층(301)은 일정한 두께로 형성될 수 있다. 일례로, 상기 하부 전극층(301)은 약 9㎛ 내지 약 50㎛의 두께로 형성될 수 있다. 상기 하부 전극층(301)의 두께가 약 9㎛ 미만인 경우, 전기적 특성이 저하될 수 있고, 두께가 약 50㎛를 초과하는 경우, 디지타이저의 두께가 두꺼워질 수 있다.The
도 6을 참조하면, 상기 하부 전극층(301) 상에 상부 전극층(302)을 형성한다. 상기 상부 전극층(302)은 노출된 하부 전극층(301)의 전면을 둘러싸고 형성된다. 즉, 상기 하부 전극층(301)의 상면 및 측면이 외부에 노출되어 있는 경우, 상기 상부 전극층(302)은 상기 하부 전극층(301)의 상면 및 측면 상에 형성된다. Referring to FIG. 6, an
상기 상부 전극층(302)은 전도성 물질을 포함할 수 있다. 상기 상부 전극층(302)은 인쇄 공정 또는 증착 공정으로 형성될 수 있다. 이때, 상기 하부 전극층(301)과 상부 전극층(302)은 동일한 물질로 형성될 수 있다. 또한, 상기 하부 전극층(301)과 상부 전극층(302)은 서로 상이한 물질로 형성될 수 있다.The
상기 인쇄 공정은 도전성 잉크 또는 도전성 페이스트를 스크린 프린팅, 잉크젯, 에어로젯, 다이렉트 프린팅 또는 그라비아 옵셋 등으로 인쇄하여 상기 상부 전극층(302)을 형성하는 공정을 의미한다. 상기 도전성 잉크 또는 도전성 페이스트는 상기 제 1 전극(210)의 상부 전극층(202)과 동일할 수 있다.The printing process refers to a process of forming the
상기 증착 공정은 금속 산화막을 증착하여 상기 상부 전극층(202)을 형성하는 공정을 의미한다. 이때, 상기 금속 산화막은 구리 산화막(CuOx) 또는 은 산화막(AgOx)일 수 있다. The deposition process refers to a process of depositing a metal oxide layer to form the
상기 상부 전극층(302)은 약 1㎛ 내지 약 10㎛의 두께로 형성될 수 있다. 상기 상부 전극층(302)의 두께가 약 1㎛ 미만인 경우, 저항이 상승하여 전기적 특성이 저하될 수 있고, 약 10㎛를 초과하는 경우, 두께가 두꺼워질 수 있고, 공정효율이 저하될 수 있다.The
도면상에는 상기 상부 전극층(302)을 단일층으로 표현하였지만, 상기 상부 전극층(302)은 2이상의 다중층으로 형성될 수도 있다. 상기 상부 전극층(302)은 상기 하부 전극층(301)을 산화로부터 보호할 수 있으며, 상기 상부 전극층(302)이 손상되더라도, 상기 하부 전극층(301)의 손상을 방지할 수 있다. 또한, 상기 상부 전극층(302)이 형성됨에 따라, 디지타이저의 전기적 특성을 향상시킬 수 있다.Although the
상기 제 2 전극(310)의 하부 전극층(301)은 상기 절연층(410)의 상기 홀(H)을 통해 상기 제 1 전극(210)의 상부 전극층(202)과 접하도록 형성될 수 있다. 이로 인해, 홀(H) 형성 영역에서 상기 제 1 전극(210)과 상기 제 2 전극(310)은 접촉할 수 있다. The
도면 상에는, 상기 제 1 전극(210)이 세로 방향으로 배치되고, 상기 제 2 전극(310)이 가로 방향으로 배치되는 것을 도시하였으나, 실시예는 이에 제한되지 않고, 상기 제 1 전극(210) 및 상기 제 2 전극(310)은 서로 교차하는 다양한 방향으로 배치될 수 있다. 서로 교차되어 형성되는 상기 제 1 전극(210) 및 상기 제 2 전극(310)은 마그네틱 필드 형성을 위한 구동 코일 및 펜의 위치를 검출하기 위한 감지 코일로 동작할 수 있다.Although the
자세하게는, 상기 제 1 전극(210), 상기 제 2 전극(310)은 상기 홀(H)을 통해 서로 연결되면서, 전체적으로 루프 형상의 전극이 구현될 수 있다. 예를 들면, 도 1에 도시된 화살표 방향과 같이, 디지타이저의 전극은, 상기 제 1 전극(210)이 연장하는 제 1 방향으로 연장되어 상기 홀(H) 부분에서 상기 제 2 전극(310)과 접촉하고, 이러한 접촉 부분을 기준으로, 상기 제 2 전극(310)이 연장하는 제 2 방향으로 연장되어 다시 상기 홀(H) 부분에서 상기 제 1 전극(210)과 접촉하고, 이러한 접촉 부분을 기준으로, 상기 제 1 전극(210)이 연장하는 제 1 방향으로 연장될 수 있다. In detail, the
이에 따라, 상기 제 1 전극(210) 및 상기 제 2 전극(310)은 상기 홀(H) 부분에서 서로 접촉하며 전체적으로 루프 형상의 전극으로 구현될 수 있다. 즉, 상기 제 1 전극(210) 및 상기 제 2 전극(310)을 포함하는 상기 전극은 루프 형상의 코일(coil)일 수 있다.Accordingly, the
이에 따라, 디지타이저를 포함하는 디스플레이 장치의 일면에서 전자기 방식의 터치 물체, 일례로 디지타이저 펜이 터치되는 경우, 이러한 디지타이저 펜 내부에 포함되는 공진회로에서 발생하는 신호를, 터치 센서에서 인식하여 디지타이저 펜의 위치를 검출할 수 있다. 상기 제 1 전극(210) 및 상기 제 2 전극(310)을 포함하는 루프 코일에 전력이 송신되어 전자기파가 발생되고, 발생된 전가기파는 디지타이저 펜에 의해 흡수되고, 디지타이저 펜에 흡수되는 전자기파를 다시 소정의 주파수로 방출함으로써, 이러한 디지타이저 펜의 접근에 의해 발생하는 전자기적 변화를 상기 터치 센서에서 감지하여 디지타이저 펜의 위치를 파악할 수 있다.Accordingly, when a touch object, e.g., a digitizer pen, of an electromagnetic type is touched on one surface of a display device including a digitizer, a signal generated in a resonance circuit included in the digitizer pen is recognized by the touch sensor, The position can be detected. Electric power is transmitted to the loop coil including the
도면에는 도시하지 않았지만, 상기 제 2 전극(310) 상에는 상기 제 2 전극(310)을 보호하는 보호층(미도시)이 더 형성될 수 있다. 상기 보호층은 절연층으로 형성될 수 있다. 또한, 상기 보호층은 인쇄 공정을 통해 형성될 수 있으며, 상기 보호층은 아크릴 등의 절연 수지를 포함할 수 있다. 또한, 상기 기판(100)의 타면에는 차폐층 또는 그라운드 전극 등 하나 이상의 기능층들이 더 배치될 수 있다.Although not shown in the drawing, a protective layer (not shown) may be further formed on the
이하, 도 7을 참조하여, 다른 실시예에 따른 디지타이저 및 그 제조 방법을 설명한다. 도 7은 제 2 실시예에 따른 디지타이저의 단면도를 도시한 도면이다. 제 2 실시예에 따른 디지타이저 및 그 제조 방법에 대한 설명에서는 앞서 설명한 실시예에 따른 디지타이저에 대한 설명과 동일 유사한 부분에 대한 설명은 생략하며, 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.Hereinafter, a digitizer according to another embodiment and a method of manufacturing the same will be described with reference to FIG. 7 is a sectional view of the digitizer according to the second embodiment. In the description of the digitizer according to the second embodiment and the method of manufacturing the same, description of parts similar to those of the digitizer according to the embodiment described above will be omitted, and the same reference numerals are given to the same components.
도 7을 참조하면, 본 발명의 제 2 실시예에 따른 디지타이저는 제 1 기판(100) 상에 배치되는 제 2 기판(200)을 더 포함할 수 있다. 상기 제 1 기판(100) 또는 제 2 기판(200)은 유리 또는 플라스틱을 포함할 수 있다. 이때, 상기 제 1 기판(100) 또는 제 2 기판(200)은 폴리에틸렌테레프탈레이트(PET)를 포함할 수 있다.Referring to FIG. 7, the digitizer according to the second embodiment of the present invention may further include a
상기 제 1 기판(100) 상에 제 1 전극(210) 및 상기 제 1 전극(210)의 일부를 노출하는 홀(H)을 포함하는 절연층(410)을 형성한다. 또한, 상기 제 2 기판(200) 상에 제 2 전극(310)을 형성한다. 이후, 상기 제 2 기판(200)을 상기 절연층(410) 상에 배치하고, 상기 제 2 전극(310)과 제 1 전극(210)을 연결하는 연결부(610)를 형성한다. An insulating
상기 연결부(610)는 도전성 페이스트로 형성될 수 있다. 예를 들면, 상기 도전성 페이스트는 은 페이스트이다. 상기 도전성 페이스트로 형성된 연결부(610)는 제 2 전극(310)과 접하도록 형성되고, 동시에 상기 절연층(410)에 형성된 홀(H)을 통해 제 1 전극(210)과 접하도록 형성된다. The
상기 제 1 전극(210) 및 제 2 전극(310)은 각각 하부 전극층(201,301) 및 상부 전극층(202,302)으로 구성된다. 상기 상부 전극층(202,302)은 노출된 하부 전극층(201,301)의 전면을 둘러싸고 형성된다. 즉, 상기 하부 전극층(201,301)의 상면 및 측면이 외부에 노출되어 있는 경우, 상기 상부 전극층(202,302)은 상기 하부 전극층(201,202)의 상면 및 측면 상에 형성된다. The
이때, 상기 하부 전극층(201,301)과 상부 전극층(202,302)은 동일한 물질로 형성될 수 있다. 또한, 상기 하부 전극층(201,301)과 상부 전극층(202,302)은 서로 상이한 물질로 형성될 수 있다.At this time, the
하부 전극층(201,301)은 전도성 물질을 포함할 수 있다. 상기 하부 전극층(201,301)은 금속 물질을 포함할 수 있다. 예를 들면, 상기 하부 전극층(201,301)은 금(Au), 은(Ag), 구리(Cu), 몰리브덴(Mo), 니켈(Ni) 및 크롬(Cr) 중 적어도 하나의 금속을 포함할 수 있다.The
상기 하부 전극층(201,301)은 도전성 페이스트를 상기 제 1 기판(100) 또는 제 2 기판(200) 상에 인쇄하여 형성할 수 있다. 그러나, 실시예는 이에 제한되지 않고, 상기 제 1 기판(100) 또는 제 2 기판(200) 상에 금속을 직접 증착하거나, 또는 금속이 증착된 제 1 기판(100) 또는 제 2 기판(200)을 패터닝하여 하부 전극층(201,301)을 형성할 수 있다.The
상기 상부 전극층(202,302)은 전도성 물질을 포함할 수 있다. 상기 상부 전극층(202,302)은 인쇄 공정 또는 증착 공정으로 형성될 수 있다.The upper electrode layers 202 and 302 may include a conductive material. The upper electrode layers 202 and 302 may be formed by a printing process or a deposition process.
상기 인쇄 공정은 도전성 잉크 또는 도전성 페이스트를 스크린 프린팅, 잉크젯, 에어로젯, 다이렉트 프린팅 또는 그라비아 옵셋 등으로 인쇄하여 상기 상부 전극층(202,302)을 형성하는 공정을 의미한다. 예를 들면, 상기 인쇄 공정은 상기 하부 전극층(201,301) 상에 도전성 입자를 포함하는 도전성 잉크를 인쇄하고, 열을 가하여 도전성 입자 사이의 공극을 수축하고 소결하여 상부 전극층(202,302)을 형성할 수 있다. 또는, 상기 인쇄 공정은 상기 하부 전극층(201,301) 상에 도전성 입자 및 수지를 포함하는 도전성 페이스트를 인쇄하고, 열을 가하여 수지를 경화시켜 상부 전극층(202,302)을 형성할 수 있다.The printing process refers to a process of forming the upper electrode layers 202 and 302 by printing conductive ink or conductive paste with screen printing, inkjet, aeroget, direct printing or gravure offset. For example, in the printing process, the conductive ink containing conductive particles is printed on the
상기 증착 공정은 금속 산화막을 증착하여 상기 상부 전극층(202,302)을 형성하는 공정을 의미한다. 이때, 상기 금속 산화막은 구리 산화막(CuOx) 또는 은 산화막(AgOx)일 수 있다. The deposition process refers to a process of depositing a metal oxide layer to form the upper electrode layers 202 and 302. At this time, the metal oxide film may be a copper oxide film (CuOx) or a silver oxide film (AgOx).
도면상에는 상기 상부 전극층(202,302)을 단일층으로 표현하였지만, 상기 상부 전극층(202,302)은 2이상의 다중층으로 형성될 수도 있다. 상기 상부 전극층(202,302)은 상기 하부 전극층(201,301)을 산화로부터 보호할 수 있으며, 상기 상부 전극층(202,302)이 손상되더라도, 상기 하부 전극층(201,301)의 손상을 방지할 수 있다. 또한, 상기 상부 전극층(202,302)이 형성됨에 따라, 디지타이저의 전기적 특성을 향상시킬 수 있다.Although the upper electrode layers 202 and 302 are represented as a single layer in the drawing, the upper electrode layers 202 and 302 may be formed of two or more multi layers. The upper electrode layers 202 and 302 can protect the
종래에는, 양면에 구리 도금이 형성된 폴리이미드 기판 상에서, 양면의 구리 도금을 패터닝하여 폴리이미드 기판의 양면에 제 1 전극 및 제 2 전극을 형성한 후, 상기 제 1 전극 및 제 2 전극을 연결하기 위해 폴리이미드 기판 상에 관통홀을 형성하는 공정 등이 요구되었다.Conventionally, after a first electrode and a second electrode are formed on both sides of a polyimide substrate by patterning copper plating on both sides on a polyimide substrate having copper plating on both sides, A process for forming a through hole on a polyimide substrate is required.
이에 따라, 종래에는, FPCB 공법을 이용하여 디지타이저를 제조함으로써, 대형 사이즈의 디지타이저를 구현하기 어려웠다. 상기 제 1 전극 및 제 2 전극을 연결하기 위해 기판을 관통하는 관통홀 형성 공정 등이 요구되어 공정 효율이 저하되었다. 또한, 폴리이미드 기판 등의 기판을 사용하므로, 공정 비용이 증가하는 문제점이 있었다.Thus, conventionally, it has been difficult to implement a digitizer of a large size by manufacturing the digitizer using the FPCB method. A process of forming a through hole to penetrate the substrate to connect the first electrode and the second electrode is required and the process efficiency is lowered. Further, since a substrate such as a polyimide substrate is used, there is a problem that the process cost increases.
따라서, 본 발명에 따른 디지타이저는, 폴리에틸렌테레프탈레이트(PET) 등의 기판을 이용하여 기판의 일면 상에 제 1 전극 및 제 2 전극을 배치된다. 또한, 상기 제 1 전극 및 제 2 전극 사이에는 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층이 배치되어, 상기 홀을 통해 상기 제 1 전극과 제 2 전극이 연결되도록 형성함으로써 제조될 수 있다.Accordingly, in the digitizer according to the present invention, a first electrode and a second electrode are disposed on one surface of a substrate using a substrate such as polyethylene terephthalate (PET). An insulating layer including a hole exposing a part of the first electrode may be disposed between the first electrode and the second electrode so that the first electrode and the second electrode are connected to each other through the hole .
이에 따라, 실시예에 따른 디지타이저는, PET 등의 기판을 사용하므로, 대형 사이즈를 구현함과 동시에 공정 비용을 절감할 수 있으며, 절연층 인쇄를 선택적으로 하여 홀을 형성함으로써, 종래의 기판을 관통하는 관통홀 형성 공정을 생략할 수 있어 공정 효율을 향상시킬 수 있다. 또한, 기판의 일면 상에 제 1 전극 및 제 2 전극을 배치함으로써, 기판의 타면 상에 차폐층 및 그라운드 전극 등의 기능층 등을 더 형성할 수 있다. Accordingly, since the digitizer according to the embodiment uses a substrate such as PET, it can realize a large size and reduce the process cost, and by selectively forming the holes by printing the insulating layer, It is possible to omit the step of forming a through-hole to improve the process efficiency. Further, by disposing the first electrode and the second electrode on one surface of the substrate, a functional layer such as a shielding layer and a ground electrode can be further formed on the other surface of the substrate.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. The features, structures, effects and the like described in the foregoing embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the present invention. It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments may be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.
Claims (18)
상기 제 1 전극 상에 배치되고, 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층; 및
상기 절연층 상에 배치되고, 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 포함하고,
상기 제 1 전극 및 제 2 전극은 각각 하부 전극층 및 상부 전극층을 포함하고,
상기 상부 전극층은 상기 하부 전극층의 노출된 전면을 둘러싸도록 형성되는 디지타이저.A first electrode disposed on the first substrate;
An insulating layer disposed on the first electrode, the insulating layer including a hole exposing a part of the first electrode; And
And a second electrode disposed on the insulating layer and connected to the first electrode through the hole,
Wherein the first electrode and the second electrode each include a lower electrode layer and an upper electrode layer,
Wherein the upper electrode layer is formed to surround the exposed front surface of the lower electrode layer.
상기 상부 전극층은 도전성 잉크 또는 도전성 페이스트로 형성되는 것을 특징으로 하는 디지타이저.The method according to claim 1,
Wherein the upper electrode layer is formed of conductive ink or conductive paste.
상기 도전성 잉크 또는 도전성 페이스트는 도전성 입자를 포함하고,
상기 도전성 입자는 은(Ag), 구리(Cu), 금(Au) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 디지타이저.3. The method of claim 2,
The conductive ink or conductive paste includes conductive particles,
Wherein the conductive particles are any one selected from the group consisting of silver (Ag), copper (Cu), gold (Au), and combinations thereof.
상기 상부 전극층은 금속 산화막으로 형성되는 것을 특징으로 하는 디지타이저.The method according to claim 1,
Wherein the upper electrode layer is formed of a metal oxide film.
상기 금속 산화막은 구리 산화막 또는 은 산화막인 것을 특징으로 하는 디지타이저.5. The method of claim 4,
Wherein the metal oxide film is a copper oxide film or a silver oxide film.
상기 하부 전극층 및 상기 상부 전극층은 동일한 물질로 형성되는 것을 특징으로 하는 디지타이저.The method according to claim 1,
Wherein the lower electrode layer and the upper electrode layer are formed of the same material.
상기 하부 전극층 및 상기 상부 전극층은 서로 상이한 물질로 형성되는 것을 특징으로 하는 디지타이저.The method according to claim 1,
Wherein the lower electrode layer and the upper electrode layer are formed of materials different from each other.
상기 제 2 전극은 상기 절연층 상에 배치된 제 2 기판 상에 형성되고,
상기 홀을 통해 상기 제 1 전극과 제 2 전극을 연결하는 연결부를 더 포함하는 것을 특징으로 하는 디지타이저.The method according to claim 1,
The second electrode is formed on a second substrate disposed on the insulating layer,
And a connection unit connecting the first electrode and the second electrode through the hole.
상기 연결부는 은 페이스트인 것을 특징으로 하는 디지타이저.9. The method of claim 8,
Wherein the connection portion is a silver paste.
상기 제 1 전극 상에 상기 제 1 전극의 일부를 노출하는 홀을 포함하는 절연층을 형성하는 단계; 및
상기 절연층 상에 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 형성하는 단계;를 포함하고,
상기 제 1 전극을 형성하는 단계 및 제 2 전극을 형성하는 단계는,
하부 전극층을 형성하는 단계; 및
인쇄 공정 또는 증착 공정으로, 상기 하부 전극층 상에 상기 하부 전극층의 전면을 둘러싸는 상부 전극층을 형성하는 단계를 포함하는 디지타이저의 제조 방법.Forming a first electrode on a first substrate;
Forming an insulating layer on the first electrode, the insulating layer including a hole exposing a portion of the first electrode; And
And forming a second electrode on the insulating layer, the second electrode being connected to the first electrode through the hole,
The forming of the first electrode and the forming of the second electrode may include:
Forming a lower electrode layer; And
And forming an upper electrode layer surrounding the entire surface of the lower electrode layer on the lower electrode layer by a printing process or a deposition process.
상기 인쇄 공정은 상기 하부 전극층 상에 도전성 입자를 포함하는 도전성 잉크 또는 도전성 페이스트를 인쇄하여 상부 전극층을 형성하는 것을 특징으로 하는 디지타이저의 제조 방법.11. The method of claim 10,
Wherein the printing process forms an upper electrode layer by printing conductive ink or conductive paste containing conductive particles on the lower electrode layer.
상기 인쇄 공정은 상기 하부 전극층 상에 도전성 입자를 포함하는 도전성 잉크를 인쇄하고, 열을 가하여 도전성 입자 사이의 공극을 수축하고 소결하는 것을 특징으로 하는 디지타이저의 제조 방법.12. The method of claim 11,
Wherein the printing process prints a conductive ink containing conductive particles on the lower electrode layer and applies heat to shrink and sinter the voids between the conductive particles.
상기 인쇄 공정은 상기 하부 전극층 상에 도전성 입자 및 수지를 포함하는 도전성 페이스트를 인쇄하고, 열을 가하여 수지를 경화시키는 것을 특징으로 하는 디지타이저의 제조 방법.12. The method of claim 11,
Wherein the printing step prints a conductive paste containing conductive particles and a resin on the lower electrode layer and applies heat to cure the resin.
상기 도전성 입자는 은(Ag), 구리(Cu), 금(Au) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 디지타이저의 제조 방법.12. The method of claim 11,
Wherein the conductive particles are any one selected from the group consisting of silver (Ag), copper (Cu), gold (Au), and combinations thereof.
상기 증착 공정은 금속산화막을 증착하여 상부 전극층을 형성하는 것을 특징으로 하는 디지타이저의 제조 방법.11. The method of claim 10,
Wherein the deposition process deposits a metal oxide layer to form an upper electrode layer.
상기 금속 산화막은 구리 산화막 또는 은 산화막인 것을 특징으로 하는 디지타이저의 제조 방법.16. The method of claim 15,
Wherein the metal oxide film is a copper oxide film or a silver oxide film.
상기 절연층 상에 상기 홀을 통해 상기 제 1 전극과 연결되는 제 2 전극을 형성하는 단계는,
제 2 기판 상에 제 2 전극을 형성하는 단계;
상기 절연층 상에 상기 제 2 기판을 배치하는 단계; 및
상기 절연층에 형성된 홀을 통해 상기 제 1 전극과 제 2 전극을 연결하고, 도전성 페이스트로 형성되는 연결부를 형성하는 단계를 포함하는 것을 특징으로 하는 디지타이저의 제조 방법.11. The method of claim 10,
Forming a second electrode on the insulating layer, the second electrode being connected to the first electrode through the hole,
Forming a second electrode on a second substrate;
Disposing the second substrate on the insulating layer; And
Connecting the first electrode and the second electrode to each other through a hole formed in the insulating layer, and forming a connection portion formed of a conductive paste.
상기 도전성 페이스트는 은 페이스트인 것을 특징으로 하는 디지타이저의 제조 방법.
18. The method of claim 17,
Wherein the conductive paste is a silver paste.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140050954A KR102237777B1 (en) | 2014-04-28 | 2014-04-28 | Digitizer and fabricating method of the same |
US14/633,691 US9870072B2 (en) | 2014-03-03 | 2015-02-27 | Touch device structure having through holes |
CN201520123959.4U CN204833197U (en) | 2014-03-03 | 2015-03-03 | Digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140050954A KR102237777B1 (en) | 2014-04-28 | 2014-04-28 | Digitizer and fabricating method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150124274A true KR20150124274A (en) | 2015-11-05 |
KR102237777B1 KR102237777B1 (en) | 2021-04-09 |
Family
ID=54600517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140050954A KR102237777B1 (en) | 2014-03-03 | 2014-04-28 | Digitizer and fabricating method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102237777B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108459762A (en) * | 2017-02-17 | 2018-08-28 | 东友精细化工有限公司 | Digitizer and flexible display apparatus including digitizer |
WO2019168362A1 (en) * | 2018-03-02 | 2019-09-06 | 동우 화인켐 주식회사 | Digitizer and manufacturing method therefor |
WO2019168303A1 (en) * | 2018-02-28 | 2019-09-06 | 동우 화인켐 주식회사 | Digitizer integrated with touch sensor and display device comprising same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110093549A (en) * | 2010-02-11 | 2011-08-18 | 엘지디스플레이 주식회사 | Electrostatic capacity type touch screen panel and method of manufacturing the same |
US20120037916A1 (en) * | 2010-08-10 | 2012-02-16 | Seung-Yong Song | Organic light-emitting diode display device and method of manufacturing the same |
US20120098781A1 (en) * | 2010-10-21 | 2012-04-26 | Samsung Electro-Mechanics Co., Ltd. | Capacitive touch screen and method for manufacturing the same |
-
2014
- 2014-04-28 KR KR1020140050954A patent/KR102237777B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110093549A (en) * | 2010-02-11 | 2011-08-18 | 엘지디스플레이 주식회사 | Electrostatic capacity type touch screen panel and method of manufacturing the same |
US20120037916A1 (en) * | 2010-08-10 | 2012-02-16 | Seung-Yong Song | Organic light-emitting diode display device and method of manufacturing the same |
US20120098781A1 (en) * | 2010-10-21 | 2012-04-26 | Samsung Electro-Mechanics Co., Ltd. | Capacitive touch screen and method for manufacturing the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108459762A (en) * | 2017-02-17 | 2018-08-28 | 东友精细化工有限公司 | Digitizer and flexible display apparatus including digitizer |
CN108459762B (en) * | 2017-02-17 | 2021-07-09 | 东友精细化工有限公司 | Digitizer and flexible display device including the same |
WO2019168303A1 (en) * | 2018-02-28 | 2019-09-06 | 동우 화인켐 주식회사 | Digitizer integrated with touch sensor and display device comprising same |
WO2019168362A1 (en) * | 2018-03-02 | 2019-09-06 | 동우 화인켐 주식회사 | Digitizer and manufacturing method therefor |
Also Published As
Publication number | Publication date |
---|---|
KR102237777B1 (en) | 2021-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106133668B (en) | Wiring body and circuit board | |
US9870072B2 (en) | Touch device structure having through holes | |
US20050156906A1 (en) | Capacitive touchpad and method for forming the same | |
CN103999217B (en) | For the construction of the Vertical Handover of ESD protections | |
JP6473361B2 (en) | Electronic device manufacturing method and electronic device | |
CN110045862B (en) | Capacitive touch device and manufacturing method thereof | |
KR102173060B1 (en) | Digitizer | |
US9179550B2 (en) | Method for manufacturing touch panel | |
JP5891585B2 (en) | Semiconductor device and wiring board | |
JP6195275B2 (en) | Input device and method for manufacturing input device | |
KR102237777B1 (en) | Digitizer and fabricating method of the same | |
JP2010218535A (en) | Capacitance type input device | |
JP2016184618A (en) | Electronic device, method of manufacturing the same, and circuit board | |
CN110471555A (en) | The manufacturing method of wiring substrate, display device and wiring substrate | |
JP2013229505A (en) | Flexible printed circuit board, display device, and electronic apparatus | |
JP4910335B2 (en) | Printed wiring board and semiconductor integrated circuit device | |
US20140118637A1 (en) | Touch panel | |
Krivec et al. | Inkjet printing of multi-layered, via-free conductive coils for inductive sensing applications | |
JP2014150181A (en) | Wiring pattern formation substrate and wiring pattern formation method | |
JP5800304B2 (en) | Input device | |
CN108288537B (en) | Common-mode filter | |
JP3691821B2 (en) | Stress sensor | |
JP6297745B2 (en) | WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND CAPACITANCE SENSOR HAVING WIRING BOARD | |
US20190129542A1 (en) | Conductive element, input device, and electronic apparatus | |
JP6161189B2 (en) | Capacitive input device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |