KR20150123411A - Class-AB amplifier apparatus and method using the current difference - Google Patents

Class-AB amplifier apparatus and method using the current difference Download PDF

Info

Publication number
KR20150123411A
KR20150123411A KR1020140049498A KR20140049498A KR20150123411A KR 20150123411 A KR20150123411 A KR 20150123411A KR 1020140049498 A KR1020140049498 A KR 1020140049498A KR 20140049498 A KR20140049498 A KR 20140049498A KR 20150123411 A KR20150123411 A KR 20150123411A
Authority
KR
South Korea
Prior art keywords
internal signal
terminal
transistor
current
signal
Prior art date
Application number
KR1020140049498A
Other languages
Korean (ko)
Other versions
KR101596674B1 (en
Inventor
심재윤
서윤재
최승남
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020140049498A priority Critical patent/KR101596674B1/en
Publication of KR20150123411A publication Critical patent/KR20150123411A/en
Application granted granted Critical
Publication of KR101596674B1 publication Critical patent/KR101596674B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor

Abstract

The present invention relates to a class-AB amplifier apparatus and, more particularly, to a class-AB amplifier apparatus using a current difference capable of making an amplified output by making a current flow in an output terminal at need or being operated with low power by blocking the flow of the current. The present invention provides the class-AB amplifier apparatus and method using the current difference, capable of designing an electronic circuit with low power by blocking the flow of the current when an input is not changed and making a sufficient amount of currents flow in an output only when the input is changed by using a current reducing unit by being operated with the low power using a common mode current suppressing circuit.

Description

전류차를 이용한 클래스 AB 증폭 장치 및 방법{Class-AB amplifier apparatus and method using the current difference}[0001] The present invention relates to a Class AB amplifying apparatus and method using a current difference,

본 발명은 클래스 AB 증폭장치 및 방법에 관한 것으로, 필요에 따라 출력단에 전류를 흘려 증폭된 출력을 만들거나 전류의 흐름을 막아 낮은 전력으로 동작할 수 있도록 전류차를 이용한 클래스 AB 증폭장치, 공통모드 전류억제회로를 이용하여 보다 낮은 전력으로 동작하게 하는 전류차를 이용한 클래스 AB 증폭 장치 및 방법에 관한 것이다.The present invention relates to a class AB amplifying apparatus and method, and more particularly, to a class AB amplifying apparatus and a common mode amplifying apparatus using a current difference so as to generate an amplified output by flowing a current to an output terminal, And more particularly to a class AB amplifying apparatus and method using a current difference which causes a current to be reduced by using a current suppressing circuit.

전자회로에는 신호가 잡음보다 훨씬 크게 되도록 증폭하는 증폭장치를 반드시 포함한다. 따라서 증폭장치는 회로를 구성하는 가장 중요한 구성 요소이며, 증폭장치의 성능이 전체 회로 성능을 좌우하기도 한다. 최근 개발되는 모든 전자회로는 사용자의 요구에 맞게 낮은 전력소모를 추구하기 때문에 낮은 전력소모의 증폭장치가 필요하다. The electronic circuit necessarily includes an amplifying device that amplifies the signal so that it is much larger than the noise. Therefore, the amplifying device is the most important component of the circuit, and the performance of the amplifying device also influences the overall circuit performance. All recently developed electronic circuits require low power consumption amplifiers because they seek low power consumption to meet user needs.

본 발명이 이루고자 하는 기술적 과제는 낮은 전력을 추구하는 전자회로 설계 추세에 있어서, 전류감산부를 이용하여 입력에 변화가 있을 때에만 출력에 전류를 흘려주고, 변화가 없을 때에는 전류의 흐름을 막아 낮은 전력에서 동작하며, 입력의 변화가 충분히 커서 출력에 많은 전류가 흘러야 할 때에는 출력의 전류 생성이 가속화되어 낮은 전력에서 동작하는 전류차를 이용한 클래스 AB 증폭 장치 및 방법을 제공하는 데 있다. SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a method for designing a low-power electronic circuit, which uses a current subtractor to flow a current only when there is a change in input, And a class AB amplifying apparatus and method using a current difference that operates at a low power when an input change is sufficiently large and a large amount of current flows through the output, so that generation of an output current is accelerated.

기술적 과제를 이루기 위한 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 일실시예는 제1 입력신호를 인가받아 전압을 전류로 변환한 제1 내부신호 및 제3 내부신호를 출력하는 제1 전압전류변환부, 제2 입력신호를 인가받아 전압을 전류로 변환한 제2 내부신호 및 제4 내부신호를 출력하는 제2 전압전류변환부, 제2 내부신호와 제3 내부신호의 전류차를 제5 내부신호 및 제7 내부신호로 출력하는 제1 전류감산부, 제1 내부신호와 제4 내부신호의 전류차를 제6 내부신호 및 제8 내부신호로 출력하는 제2 전류감산부, 제5 내부신호 및 제7 내부신호를 인가받아 전압으로 변환한 제1 출력신호를 출력하는 제1 출력부, 제6 내부신호 및 제8 내부신호를 인가받아 전압으로 변환한 제2 출력신호를 출력하는 제2 출력부 및 제1 전압전류변환부 및 제2 전압전류변환부의 동작기준점을 제공하는 바이어스부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a class AB amplifying apparatus using a current difference according to the present invention includes a first internal signal obtained by converting a voltage to a current and receiving a first input signal, A second voltage-current conversion unit that receives a second input signal and converts a voltage into a current and outputs a fourth internal signal, and a second voltage-current conversion unit that outputs a current difference between the second internal signal and the third internal signal, A second current subtracter for outputting a current difference between the first internal signal and the fourth internal signal as a sixth internal signal and an eighth internal signal, An internal signal and a seventh internal signal, and a first output unit for outputting a first output signal obtained by converting the internal signal and the seventh internal signal into a voltage, a sixth internal signal and a second output signal obtained by converting the eighth internal signal into a voltage, 2 output section and the first voltage current conversion section and the second voltage current It characterized in that it comprises a bias to provide a reference point for switching operations.

본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 다른 일실시예는 제1 입력신호를 인가받아 전압을 전류로 변환한 제1 내부신호 및 제3 내부신호를 출력하는 제1 전압전류변환부, 제2 입력신호를 인가받아 전압을 전류로 변환한 제2 내부신호 및 제4 내부신호를 출력하는 제2 전압전류변환부, 제2 내부신호와 제3 내부신호의 전류차를 제5 내부신호 및 제7 내부신호로 출력하는 제1 전류감산부, 제1 내부신호와 제4 내부신호의 전류차를 제6 내부신호 및 제8 내부신호로 출력하는 제2 전류감산부, 제5 내부신호 및 제7 내부신호를 인가받아 전압으로 변환한 제1 출력신호를 출력하는 제1 출력부, 제6 내부신호 및 제8 내부신호를 인가받아 전압으로 변환한 제2 출력신호를 출력하는 제2 출력부, 제1 전압전류변환부 및 제2 전압전류변환부의 동작기준점을 제공하는 바이어스부 및 제1 입력신호, 제2 입력신호, 제1 내부신호 및 제2 내부신호를 인가받고 제1 억제신호를 제1 전압전류변환부에 인가하고, 제2 억제신호를 제2 전압전류변환부에 인가하여 제1 전압전류변환부 및 제2 전압전류변환부의 공통모드 전류를 감소하는 공통모드 전류억제회로를 포함하는 것을 특징으로 한다.Another embodiment of the class AB amplifying apparatus using the current difference according to the present invention includes a first voltage-to-current converter for receiving a first input signal and outputting a first internal signal and a third internal signal, A second voltage-current conversion unit that receives a second input signal and converts a voltage into a current and a fourth internal signal, and a second internal-signal conversion unit that converts a voltage difference between the second internal signal and the third internal signal into a fifth internal signal, A second current subtracting unit for outputting a current difference between the first internal signal and the fourth internal signal as a sixth internal signal and an eighth internal signal, A second output unit for outputting a sixth internal signal and a second output signal obtained by converting an eighth internal signal into a voltage and outputting a first output signal obtained by converting an internal signal into a voltage, The operation control points of the first voltage-current conversion unit and the second voltage- A first internal signal, and a second internal signal, and applies a first suppression signal to the first voltage-current conversion unit, and applies a second suppression signal to the second voltage And a common mode current suppression circuit for reducing the common mode current of the first voltage-current conversion unit and the second voltage-current conversion unit by applying the current to the current conversion unit.

본 발명에 따른 전류차를 이용한 클래스 AB 증폭 방법의 일실시예는 제1 입력신호 및 제2 입력신호를 인가받아 전압을 전류로 변환하는 변환단계, 제1 입력신호를 인가받아 전압을 변환하여 만든 전류를 트랜지스터의 게이트에 인가하여 제1 내부신호 및 제3 내부신호를 생성하고, 제2 입력신호를 인가받아 전압을 변환하여 만든 전류를 다른 트랜지스터의 게이트에 인가하여 제2 내부신호 및 제4 내부신호를 생성하는 전류생성단계, 제2 내부신호와 제3 내부신호의 전류차를 제5 내부신호 및 제7 내부신호로 생성하고, 제1 내부신호와 제4 내부신호의 전류차를 제6 내부신호 및 제8 내부신호로 생성하는 전류차생성단계 및 제5 내부신호 및 제7 내부신호를 인가받아 전압으로 변환한 제1 출력신호를 출력하고, 제6 내부신호 및 제8 내부신호를 인가받아 전압으로 변환한 제2 출력신호를 출력하는 출력단계를 포함하는 것을 특징으로 한다.One embodiment of the class AB amplification method using a current difference according to the present invention includes a conversion step of converting a voltage into a current by receiving a first input signal and a second input signal, A first internal signal and a third internal signal are generated by applying a current to a gate of a transistor, a current generated by converting a voltage by receiving a second input signal is applied to the gate of another transistor, Generating a current difference between the second internal signal and the third internal signal as a fifth internal signal and a seventh internal signal, and generating a current difference between the first internal signal and the fourth internal signal as a sixth internal signal, Signal and an eighth internal signal, and a first output signal obtained by converting a fifth internal signal and a seventh internal signal into a voltage and outputs a sixth internal signal and an eighth internal signal, Voltage Characterized by an output step of outputting the converted second output signal.

본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치 및 방법은 전류감산부를 이용하여 입력에 변화가 있을 때에만 출력에 충분한 양의 전류를 빠르게 흘려주고, 변화가 없을 때에는 전류의 흐름을 막아 저전력을 추구하는 전자회로 설계를 할 수 있는 장점이 있다.A class AB amplifying apparatus and method using a current difference according to the present invention uses a current subtracting unit to rapidly flow a sufficient amount of current to an output only when there is a change in input, The design of the electronic circuit is advantageous.

도 1은 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치를 나타내는 블록도의 일실시예이다.
도 2는 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치를 나타내는 블록도의 다른 일실시예이다.
도 3은 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 전압전류변환부를 상세히 나타낸 일실시 예이다.
도 4는 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 전류 감산부 및 출력부를 상세히 나타낸 일실시 예이다.
도 5는 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 전압전류변환부를 상세히 나타낸 다른 일실시 예이다.
도 6은 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 방법을 나타내는 순서도의 일실시예이다.1 is a block diagram showing a class AB amplifying apparatus using a current difference according to the present invention.
2 is another embodiment of a block diagram showing a class AB amplifying apparatus using a current difference according to the present invention.
3 is a detailed circuit diagram of a voltage-current converter of a class AB amplifying apparatus using a current difference according to the present invention.
4 is a detailed circuit diagram illustrating a current subtraction unit and an output unit of a class AB amplification apparatus using a current difference according to the present invention.
FIG. 5 shows another embodiment of the voltage-current conversion unit of the class AB amplifying apparatus using the current difference according to the present invention in detail.
6 is an exemplary flowchart of a class AB amplification method using a current difference according to the present invention.

이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치를 나타내는 블록도의 일실시예이다.1 is a block diagram showing a class AB amplifying apparatus using a current difference according to the present invention.

본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치는 제1 전압전류변환부(110), 제2 전압전류변환부(120), 제1 전류감산부(130), 제2 전류감산부(140), 제1 출력부(150), 제2 출력부(160) 및 바이어스부(170)로 구성한다.The class AB amplifying apparatus using the current difference according to the present invention includes a first voltage current conversion unit 110, a second voltage current conversion unit 120, a first current subtraction unit 130, a second current subtraction unit 140, A first output unit 150, a second output unit 160, and a bias unit 170.

제1 전압전류변환부(110)는 제1 입력신호를 인가받아 전압을 전류로 변환한 제1 내부신호 및 제3 내부신호를 출력한다.The first voltage-current conversion unit 110 receives the first input signal and outputs a first internal signal and a third internal signal, which are obtained by converting a voltage to a current.

제2 전압전류변환부(120)는 제2 입력신호를 인가받아 전압을 전류로 변환한 제2 내부신호 및 제4 내부신호를 출력한다.The second voltage-current converter 120 receives the second input signal and outputs a second internal signal and a fourth internal signal, which are obtained by converting a voltage to a current.

제1 전류감산부(130)는 제2 내부신호 및 제3 내부신호의 전류차를 제5 내부신호 및 제7 내부신호로 출력한다.The first current subtractor 130 outputs the current difference between the second internal signal and the third internal signal as a fifth internal signal and a seventh internal signal.

제2 전류감산부(140)는 제1 내부신호 및 제4 내부신호의 전류차를 제6 내부신호 및 제8 내부신호로 출력한다.The second current subtractor 140 outputs the current difference between the first internal signal and the fourth internal signal as a sixth internal signal and an eighth internal signal.

제1 출력부(150)는 제5 내부신호 및 제7 내부신호를 인가받아 전압으로 변환한 제1 출력신호를 출력한다.The first output unit 150 receives the fifth internal signal and the seventh internal signal and outputs a first output signal obtained by converting the fifth internal signal and the seventh internal signal into a voltage.

제2 출력부(160)는 제6 내부신호 및 제8 내부신호를 인가받아 전압으로 변환한 제2 출력신호를 출력한다.The second output unit 160 receives the sixth internal signal and the eighth internal signal and outputs a second output signal obtained by converting the sixth internal signal and the eighth internal signal into a voltage.

바이어스부(170)는 제1 전압전류변환부(110) 및 제2 전압전류변환부(120)의 동작기준점을 제공한다.The bias unit 170 provides operation reference points for the first voltage current conversion unit 110 and the second voltage current conversion unit 120.

제1 입력신호가 트랜지스터의 게이트에 입력되고, 제1 입력신호에 의하여 제어되어 트랜지스터에 흐르는 전류가 제1 내부신호이다.The first input signal is input to the gate of the transistor, and the current flowing through the transistor is controlled by the first input signal, which is the first internal signal.

제2 입력신호가 트랜지스터의 게이트에 입력되고, 제1 입력신호에 의하여 제어되어 트랜지스터에 흐르는 전류가 제2 내부신호이다.The second input signal is input to the gate of the transistor, and the current flowing through the transistor is controlled by the first input signal, which is the second internal signal.

제1 내부신호가 다른 트랜지스터의 게이트에 입력되고, 제1 내부신호에 의하여 제어되어 다른 트랜지스터에 흐르는 전류가 제3 내부신호이다.The first internal signal is input to the gate of the other transistor, and the current that is controlled by the first internal signal and flows to the other transistor is the third internal signal.

제2 내부신호가 다른 트랜지스터의 게이트에 입력되고, 제2 내부신호에 의하여 제어되어 다른 트랜지스터에 흐르는 전류가 제4 내부신호이다. The second internal signal is input to the gate of the other transistor, and the current that is controlled by the second internal signal and flows to the other transistor is the fourth internal signal.

제5 내부신호는 제2 내부신호와 제3 내부신호의 전류차이며, 제1 출력부(150)에 구비된 모든 N형 트랜지스터의 게이트에 인가된다.The fifth internal signal is a current difference between the second internal signal and the third internal signal, and is applied to the gates of all the N-type transistors provided in the first output section 150.

또한, 제5 내부신호는 제1 출력부(150)에 구비된 N형 트랜지스터의 드레인에 인가된다. 이때, 제1 출력신호가 출력되는 N형 트랜지스터는 제외한다.Also, the fifth internal signal is applied to the drain of the N-type transistor provided in the first output section 150. At this time, the N-type transistor from which the first output signal is outputted is excluded.

제6 내부신호는 제1 내부신호와 제4 내부신호의 전류차이며, 제2 출력부(160)에 구비된 모든 N형 트랜지스터의 게이트에 인가된다.The sixth internal signal is a current difference between the first internal signal and the fourth internal signal, and is applied to the gates of all the N-type transistors provided in the second output section 160.

또한, 제6 내부신호는 제2 출력부(160)에 구비된 N형 트랜지스터의 드레인에 인가된다. 이때, 제2 출력신호가 출력되는 N형 트랜지스터는 제외한다.The sixth internal signal is applied to the drain of the N-type transistor provided in the second output unit 160. At this time, the N-type transistor from which the second output signal is outputted is excluded.

제7 내부신호는 제2 내부신호와 제3 내부신호의 전류차이며, 제1 출력부(150)에 구비된 모든 P형 트랜지스터의 게이트에 인가된다.The seventh internal signal is a current difference between the second internal signal and the third internal signal and is applied to the gates of all P-type transistors provided in the first output section 150. [

또한, 제7 내부신호는 제1 출력신호가 출력되는 P형 트랜지스터를 제외한 다른 P형 트랜지스터의 소스에 인가된다.The seventh internal signal is applied to the source of the other P-type transistor except for the P-type transistor for outputting the first output signal.

제8 내부신호는 제1 내부신호와 제4 내부신호의 전류차이며, 제2 출력부(160)에 구비된 모든 P형 트랜지스터의 게이트에 인가된다.The eighth internal signal is a current difference between the first internal signal and the fourth internal signal, and is applied to the gates of all p-type transistors provided in the second output section 160.

또한, 제8 내부신호는 제2 출력신호가 출력되는 P형 트랜지스터를 제외한 다른 P형 트랜지스터의 소스에 인가된다.
Also, the eighth internal signal is applied to the source of the other P-type transistor except for the P-type transistor for outputting the second output signal.

도 2는 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치를 나타내는 블록도의 다른 일실시예이다.2 is another embodiment of a block diagram showing a class AB amplifying apparatus using a current difference according to the present invention.

본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 다른 실시 예는 제1 전압전류변환부(210), 제2 전압전류변환부(220), 제1 전류감산부(230), 제2 전류감산부(240), 제1 출력부(250), 제2 출력부(260) 및 바이어스부(270)로 구성되며, 공통모드 전류억제회로(280)를 추가로 구비할 수 있다.Another embodiment of the class AB amplifying apparatus using a current difference according to the present invention is a class AB amplifying apparatus using a first voltage-current converting unit 210, a second voltage-current converting unit 220, a first current subtracting unit 230, The first output unit 250, the second output unit 260 and the bias unit 270. The common mode current suppression circuit 280 may further include a common mode current suppression circuit 280,

제1 전압전류변환부(210)는 제1 입력신호를 인가받아 전압을 전류로 변환한 제1 내부신호 및 제3 내부신호를 출력한다.The first voltage-to-current converter 210 receives the first input signal and outputs a first internal signal and a third internal signal, which are obtained by converting a voltage to a current.

제2 전압전류변환부(220)는 제2 입력신호를 인가받아 전압을 전류로 변환한 제2 내부신호 및 제4 내부신호를 출력한다.The second voltage-current conversion unit 220 receives the second input signal and outputs a second internal signal and a fourth internal signal, which are obtained by converting a voltage to a current.

제1 전류감산부(230)는 제2 내부신호 및 제3 내부신호의 전류차를 제5 내부신호 및 제7 내부신호로 출력한다.The first current subtractor 230 outputs the current difference between the second internal signal and the third internal signal as a fifth internal signal and a seventh internal signal.

제2 전류감산부(240)는 제1 내부신호와 제4 내부신호의 전류차를 제6 내부신호 및 제8 내부신호로 출력한다.The second current subtractor 240 outputs a current difference between the first internal signal and the fourth internal signal as a sixth internal signal and an eighth internal signal.

제1 출력부(250)는 제5 내부신호 및 제7 내부신호를 인가받아 전압으로 변환한 제1 출력신호를 출력한다.The first output unit 250 receives the fifth internal signal and the seventh internal signal, and outputs a first output signal obtained by converting the fifth internal signal and the seventh internal signal into a voltage.

제2 출력부(260)는 제6 내부신호 및 제8 내부신호를 인가받아 전압으로 변환한 제2 출력신호를 출력한다.The second output unit 260 receives the sixth internal signal and the eighth internal signal, and outputs a second output signal obtained by converting the sixth internal signal and the eighth internal signal into a voltage.

바이어스부(270)는 제1 전압전류변환부(210) 및 제2 전압전류변환부(220)의 동작기준점을 제공한다.The bias unit 270 provides operation reference points for the first voltage-current conversion unit 210 and the second voltage-current conversion unit 220.

공통모드 전류억제회로(280)는 제1 입력신호, 제2 입력신호, 제1 내부신호 및 제2 내부신호를 인가받고 제1 억제신호를 제1 전압전류변환부(210)에 인가하고, 제2 억제신호를 제2 전압전류변환부(220)에 인가하여 제1 전압전류변환부(210) 및 제2 전압전류변환부(220)의 공통모드 전류를 감소시킨다.The common mode current suppression circuit 280 receives the first input signal, the second input signal, the first internal signal, and the second internal signal and applies the first suppression signal to the first voltage current conversion unit 210, 2 suppression signal to the second voltage-current conversion unit 220 to reduce the common-mode currents of the first voltage-current conversion unit 210 and the second voltage-current conversion unit 220.

제1 억제신호는 제1 전압전류변환부(210)의 제1 내부신호에 더해지고, 제2 억제신호는 제2 전압전류변환부(220)의 제2 내부신호에 더해진다.The first suppression signal is added to the first internal signal of the first voltage-current conversion unit 210, and the second suppression signal is added to the second internal signal of the second voltage-current conversion unit 220.

도2에 도시된 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 다른 실시 예는 도1에 도시된 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치와 비교할 때 공통모드 전류억제회로(280)을 제외하고 같은 회로와 구성으로 구비된다.
Another embodiment of the class AB amplifying apparatus using the current difference according to the present invention shown in FIG. 2 is the same as the class AB amplifying apparatus using the current difference according to the present invention shown in FIG. 1, The same circuit and configuration are provided.

도 3은 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 전압전류변환부를 상세히 나타낸 일실시 예이다.3 is a detailed circuit diagram of a voltage-current converter of a class AB amplifying apparatus using a current difference according to the present invention.

본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 제1 전압전류변환부(110)는 제1 트랜지스터(M1n), 제3 트랜지스터(M3), 제4 트랜지스터(M3p) 및 제5 트랜지스터(M3n)를 포함한다.The first voltage-current conversion unit 110 of the class AB amplifying apparatus using the current difference according to the present invention includes a first transistor M1n, a third transistor M3, a fourth transistor M3p, and a fifth transistor M3n. .

제3 트랜지스터(M3)는 전원전압(VDD)이 제1 단자로 인가되고 제1 내부신호가 제2 단자로 인가되고 제 3단자는 제2 단자와 연결된다.The power source voltage VDD is applied to the first terminal of the third transistor M3, the first internal signal is applied to the second terminal, and the third terminal is connected to the second terminal.

제1 트랜지스터(M1n)는 제3 트랜지스터(M3)의 제3 단자와 제1 단자가 연결되고, 제1 입력신호가 제2 단자로 입력된다.The first transistor M1n is connected to the third terminal of the third transistor M3 and the first terminal, and the first input signal is input to the second terminal.

제4 트랜지스터(M3p)는 전원전압(VDD)이 제1 단자로 인가되고 제1 내부신호가 제2 단자로 인가된다.The power source voltage VDD is applied to the first terminal and the first internal signal is applied to the second terminal of the fourth transistor M3p.

제5 트랜지스터(M3n)는 제4 트랜지스터(M3p)의 제3 단자와 제1 단자 및 제2 단자가 연결되고 제3 단자는 접지된다.The fifth transistor M3n is connected to the third terminal of the fourth transistor M3p, the first terminal and the second terminal, and the third terminal is grounded.

본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 제2 전압전류변환부(120)는 제6 트랜지스터(M4), 제2 트랜지스터(M2n), 제7 트랜지스터(M4p) 및 제8 트랜지스터(M4n)를 포함한다.The second voltage-current conversion unit 120 of the class AB amplifying apparatus using the current difference according to the present invention includes a sixth transistor M4, a second transistor M2n, a seventh transistor M4p, and an eighth transistor M4n. .

제6 트랜지스터(M4)는 전원전압(VDD)이 제1 단자로 인가되고 제2 내부신호가 제2 단자로 인가되고 제 3단자는 제2 단자와 연결된다.The sixth transistor M4 is supplied with the power source voltage VDD to the first terminal, the second internal signal to the second terminal, and the third terminal to the second terminal.

제2 트랜지스터(M2n)는 제6 트랜지스터(M4)의 제3 단자와 제1 단자가 연결되고, 제2 입력신호가 제2 단자로 입력된다.The second transistor M2n is connected to the third terminal of the sixth transistor M4 and the first terminal, and the second input signal is input to the second terminal.

제7 트랜지스터(M4p)는 전원전압(VDD)이 제1 단자로 인가되고 제2 내부신호가 제2 단자로 인가된다.The seventh transistor M4p is supplied with the power supply voltage VDD to the first terminal and the second internal signal to the second terminal.

제8 트랜지스터(M4n)는 제7 트랜지스터(M4p)의 제3 단자와 제1 단자 및 제2 단자가 연결되고 제3 단자는 접지된다.
The eighth transistor M4n is connected to the third terminal of the seventh transistor M4p, the first terminal and the second terminal, and the third terminal is grounded.

제1 트랜지스터(M1n), 제3 트랜지스터(M3), 제4 트랜지스터(M3p) 및 제5 트랜지스터(M3n)에는 제1 입력신호에 따라 양의전류(I+)가 흐른다.A positive current I + flows through the first transistor M1n, the third transistor M3, the fourth transistor M3p, and the fifth transistor M3n according to the first input signal.

제1 트랜지스터(M1n)에서 제1 입력신호는 게이트를 통해 제1 내부신호의 변화를 제어하고, 제1 내부신호는 제3 트랜지스터(M3) 및 제4 트랜지스터(M3p)의 게이트를 통해 제5 트랜지스터(M3n)에 입력되는 제3 내부신호의 변화를 제어한다.The first input signal in the first transistor M1n controls the change of the first internal signal through the gate and the first internal signal is applied to the fifth transistor M3n through the gates of the third transistor M3 and the fourth transistor M3p. And controls the change of the third internal signal inputted to the third internal signal M3n.

제2 트랜지스터(M2n), 제6 트랜지스터(M4), 제7 트랜지스터(M4p) 및 제8 트랜지스터(M4n)에는 제2 입력신호에 따라 음의전류(I-)가 흐른다.A second transistor (M2n), the sixth transistor (M4), a seventh transistor (M4p) and eighth transistor (M4n), the negative current (I -) in accordance with the second input signal flows.

제2 트랜지스터(M2n)에서 제2 입력신호는 게이트를 통해 제2 내부신호의 변화를 제어하고, 제2 내부신호는 제6 트랜지스터(M4) 및 제7 트랜지스터(M4p)의 게이트를 통해 제8 트랜지스터(M4n)에 입력되는 제4 내부신호의 변화를 제어한다.
The second input signal of the second transistor M2n controls the change of the second internal signal through the gate and the second internal signal of the sixth transistor M4 and the fourth transistor M4p through the gate of the seventh transistor M4p. And controls the change of the fourth internal signal that is input to the fourth internal signal M4n.

제1 내부신호 및 제3 내부신호는 양의전류(I+)이고, 제2 내부신호 및 제4 내부신호는 음의전류(I-)이다.
The first internal signal and the third internal signal are positive current (I + ), and the second internal signal and the fourth internal signal are negative current (I - ).

도 4는 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 전류 감산부 및 출력부를 상세히 나타낸 일실시 예이다.4 is a detailed circuit diagram illustrating a current subtraction unit and an output unit of a class AB amplification apparatus using a current difference according to the present invention.

본 발명에 따른 클래스 AB 증폭 장치의 제1 전류감산부(130)는 제9 트랜지스터(M6A) 내지 제12 트랜지스터(M5B)를 구비한다.The first current subtracting unit 130 of the class AB amplifying apparatus according to the present invention includes the ninth transistor M6A to the twelfth transistor M5B.

제9 트랜지스터(M6A)는 전원전압(VDD)이 제1 단자로 인가되고, 제2 내부신호가 제2 단자로 인가되어 제7 내부신호를 제3 단자로 출력한다.The ninth transistor M6A is supplied with the power supply voltage VDD to the first terminal and the second internal signal to the second terminal to output the seventh internal signal to the third terminal.

제10 트랜지스터(M6B)는 전원전압(VDD)이 제1 단자로 인가되고, 제2 내부신호가 제2 단자로 인가되어 제5 내부신호를 제3 단자로 출력한다.The tenth transistor M6B is supplied with the power supply voltage VDD to the first terminal, and the second internal signal is applied to the second terminal to output the fifth internal signal to the third terminal.

제11 트랜지스터(M5A)는 제7 내부신호가 제1 단자에 인가되고, 제3 내부신호가 제2 단자로 인가되고 제3 단자는 접지된다.The seventeenth transistor M5A has the seventh internal signal applied to the first terminal, the third internal signal applied to the second terminal, and the third terminal grounded.

제12 트랜지스터(M5B)는 제5 내부신호가 제1 단자에 인가되고, 제3 내부신호가 제2 단자로 인가되고 제3 단자는 접지된다.The twelfth transistor M5B has a fifth internal signal applied to the first terminal, a third internal signal applied to the second terminal, and a third terminal grounded.

본 발명에 따른 클래스 AB 증폭 장치의 제2 전류감산부(140)는 제13 트랜지스터(M12A) 내지 제 16 트랜지스터를 구비한다.The second current subtracting unit 140 of the class AB amplifying apparatus according to the present invention includes a thirteenth transistor M12A to a sixteenth transistor.

제15 트랜지스터(M11A)는 전원전압(VDD)이 제1 단자로 인가되고, 제4 내부신호가 제2 단자로 인가되어 제8 내부신호를 제3 단자로 출력한다.The fifteenth transistor M11A is supplied with the power supply voltage VDD to the first terminal and the fourth internal signal to the second terminal to output the eighth internal signal to the third terminal.

제16 트랜지스터(M11B)는 전원전압(VDD)이 제1 단자로 인가되고, 제4 내부신호가 제2 단자로 인가되어 제6 내부신호를 제3 단자로 출력한다.The sixteenth transistor M11B is supplied with the power supply voltage VDD to the first terminal and the fourth internal signal to the second terminal to output the sixth internal signal to the third terminal.

제13 트랜지스터(M12A)는 제8 내부신호가 제1 단자에 인가되고, 제1 내부신호가 제2 단자로 인가되고 제3 단자는 접지된다.The thirteenth transistor M12A has the eighth internal signal applied to the first terminal, the first internal signal applied to the second terminal, and the third terminal grounded.

제14 트랜지스터(M12B)는 제6 내부신호가 제1 단자에 인가되고, 제1 내부신호가 제2 단자로 인가되고 제3 단자는 접지된다.The fourteenth transistor M12B is applied with the sixth internal signal to the first terminal, the first internal signal to the second terminal, and the third terminal to the ground.

제1 전류감산부(130)에서 제11 트랜지스터(M5A) 및 제12 트랜지스터(M5B)는 제3 내부신호를 입력으로 받고, 제9 트랜지스터(M6A) 및 제10 트랜지스터(M6B)는 제2 내부신호를 입력으로 받는다.The eleventh transistor M5A and the twelfth transistor M5B in the first current subtractor 130 receive the third internal signal and the ninth transistor M6A and the tenth transistor M6B receive the third internal signal, As input.

제2 전류감산부(140)의 제15 트랜지스터(M11A) 및 제16 트랜지스터(M11B)는 제4 내부신호를 입력으로 받고, 제13 트랜지스터(M12A) 및 제14 트랜지스터(M12B)는 제1 내부신호를 입력으로 받는다.The fifteenth transistor M11A and the sixteenth transistor M11B of the second current subtractor 140 receive the fourth internal signal and the thirteenth transistor M12A and the fourteenth transistor M12B receive the first internal signal As input.

제1 전류감산부(130)는 제1 전압전류변환부(110)의 제3 내부신호를 입력으로 받아 제1 전압전류변환부(110)의 내부에 흐르는 양의전류(I+)를 복사하고, 제2 전압전류변환부(120)의 제2 내부신호를 입력으로 받아 제2 전압전류변환부(120)의 내부에 흐르는 음의전류(I-)를 복사한다.The first current subtractor 130 receives the third internal signal of the first voltage / current converter 110 and receives a positive current I + flowing in the first voltage / current converter 110, Receives the second internal signal of the second voltage-current converter 120, and copies the negative current I- flowing into the second voltage-current converter 120.

제2 전류감산부(140)는 제1 전압전류변환부(110)의 제1 내부신호를 입력으로 받아 제1 전압전류변환부(110)의 내부에 흐르는 양의전류(I+)를 복사하고, 제2 전압전류변환부(120)의 제4 내부신호를 입력으로 받아 제2 전압전류변환부(120)의 내부에 흐르는 음의전류(I-)를 복사한다.The second current subtractor 140 receives the first internal signal of the first voltage / current converter 110 and receives a positive current I + flowing in the first voltage / current converter 110, Receives the fourth internal signal of the second voltage-current converter 120, and copies the negative current I- flowing into the second voltage-current converter 120.

제1 출력부(150)는 제2 내부신호와 제3 내부신호의 전류차인 양의 전류차(ΔI+)가 제17 트랜지스터(M8)를 통해 흐르고, 음의 전류차(ΔI-)는 제19 트랜지스터(M7)를 통해 흐른다.The first output unit 150 receives the positive current difference I + as a current difference between the second internal signal and the third internal signal through the seventeenth transistor M8 and the negative current difference I - And flows through the transistor M7.

제17 트랜지스터(M8)에 흐르는 양의 전류차(ΔI+)는 제7 내부신호에 더해지고, 제19 트랜지스터(M7)에 흐르는 음의 전류차(ΔI-)는 제5 내부신호에 더해진다.The positive current difference? I + flowing in the seventeenth transistor M8 is added to the seventh internal signal and the negative current difference? I - flowing in the nineteenth transistor M7 is added to the fifth internal signal.

제2 출력부(160)는 제1 내부신호와 제4 내부신호의 전류차인 양의 전류차(ΔI+)가 제23 트랜지스터(M13)를 통해 흐르고, 음의 전류차(ΔI-)는 제21 트랜지스터(M14)를 통해 흐른다.A second output unit 160, a first of the current difference (ΔI +) positive currents a difference between the internal signals and the fourth internal signal flows through the twenty-third transistor (M13), the negative current difference (ΔI -) is 21 And flows through the transistor M14.

제23 트랜지스터(M13)에 흐르는 양의 전류차(ΔI+)는 제6 내부신호에 더해지고, 제21 트랜지스터(M14)에 흐르는 음의 전류차(ΔI-)는 제8 내부신호에 더해진다.23 transistor (M13) the amount of the current difference (ΔI +) flows in the sixth added to the internal signal, the 21 transistors negative current difference (ΔI -) flows in (M14) is added to the eighth internal signals.

본 발명에 따른 클래스 AB 증폭 장치의 제1 출력부(150)는 제17 트랜지스터(M8) 내지 제20 트랜지스터(M9)를 구비한다.The first output unit 150 of the class AB amplifying apparatus according to the present invention includes the seventeenth transistor M8 to the twentieth transistor M9.

제17 트랜지스터(M8)는 전원전압(VDD)이 제1 단자로 인가되고, 제7 내부신호가 제2 단자로 인가되며 제3 단자는 제2 단자와 연결된다.The seventeenth transistor M8 is supplied with the power supply voltage VDD to the first terminal, the seventh internal signal to the second terminal, and the third terminal to the second terminal.

제18 트랜지스터(M10)는 전원전압(VDD)이 제1 단자로 인가되고, 제7 내부신호가 제2 단자로 인가되며 제3 단자는 제1 출력신호를 출력한다.The seventeenth transistor M10 is supplied with the power source voltage VDD at the first terminal, the seventh internal signal is applied to the second terminal, and the third terminal outputs the first output signal.

제19 트랜지스터(M7)는 제5 내부신호가 제1 단자 및 제2 단자에 인가되고, 제3 단자는 접지된다.The nineteenth transistor M7 is applied with the fifth internal signal to the first terminal and the second terminal, and the third terminal is grounded.

제20 트랜지스터(M9)의 제1 단자는 제18 트랜지스터(M10)의 제3 단자와 연결되고, 제2 단자는 제5 내부신호가 인가되며, 제3 단자는 접지된다.The first terminal of the twentieth transistor M9 is connected to the third terminal of the eighteenth transistor M10, the second terminal thereof is applied a fifth internal signal, and the third terminal thereof is grounded.

본 발명에 따른 클래스 AB 증폭 장치의 제2 출력부(160)는 제21 트랜지스터(M14) 내지 제24 트랜지스터(M15)를 구비한다.The second output unit 160 of the class AB amplifying apparatus according to the present invention includes the 21st to 14th transistors M14 to M15.

제23 트랜지스터(M13)는 전원전압(VDD)이 제1 단자로 인가되고, 제6 내부신호가 제2 단자로 인가되고 제3 단자는 제2 단자와 연결된다.The 23rd transistor M13 is supplied with the power supply voltage VDD to the first terminal, the sixth internal signal to the second terminal, and the third terminal to the second terminal.

제24 트랜지스터(M15)는 전원전압(VDD)이 제1 단자로 인가되고, 제6 내부신호가 제2 단자로 인가되고 제3 단자는 제2 출력신호를 출력한다.The twenty-fourth transistor M15 is supplied with the power supply voltage VDD to the first terminal, the sixth internal signal to the second terminal, and the third terminal to output the second output signal.

제21 트랜지스터(M14)는 제8 내부신호가 제1 단자와 제2 단자에 인가되고, 제3 단자는 접지된다.The twenty-first transistor M14 is connected such that the eighth internal signal is applied to the first terminal and the second terminal, and the third terminal is grounded.

제22 트랜지스터(M16)는 제1 단자가 제24 트랜지스터(M15)의 제3 단자와 연결되고, 제2 단자는 제8 내부신호가 인가되며, 제3 단자는 접지된다.The twenty-second transistor M16 has a first terminal connected to the third terminal of the twenty-fourth transistor M15, a second terminal connected to the eighth internal signal, and a third terminal grounded.

제1 출력부(150)에서는 제18 트랜지스터(M10)가 제7 내부신호를 게이트의 입력으로 받아 양의 전류차(ΔI+) 와 같은 전류량인 양의 출력전류(IOUT +)가 흐른다. A first output unit 150 in the eighteenth transistor (M10) that flows through the seventh internal signals received by the gate input of the amount of electric current amount is the amount of output current (I OUT +) of the current difference (ΔI +).

또한, 제20 트랜지스터(M9)는 제5 내부신호를 게이트의 입력으로 받아 음의 전류차(ΔI-)와 같은 전류량인 음의 출력전류(IOUT -)가 흐른다. In addition, the 20 transistors (M9) has a fifth input of the signal inside the gate receives a negative current difference (ΔI -) - flows to the output current of the sound such as the amount of current (I OUT).

제2 출력부(160)에서는 제24 트랜지스터(M15)가 제6 내부신호를 게이트의 입력으로 받아 양의 전류차(ΔI+) 와 같은 전류량인 양의 출력전류(IOUT +)가 흐른다.A second output unit 160, the 24th transistor (M15) that flows through the sixth received signal to the inside of the gate input of the amount of current in both the output current (I OUT +) of the current difference (ΔI +).

또한, 제22 트랜지스터(M16)는 제8 내부신호를 게이트의 입력으로 받아 음의 전류차(ΔI-) 와 같은 전류량인 음의 출력전류(IOUT -)가 흐른다. Further, the transistor 22 (M16) is the eighth internal signals of the sound received by the gate input current difference (ΔI -) - flows to the output current of the sound such as the amount of current (I OUT).

따라서 제1 출력부(150)의 제1 출력신호와 제2 출력부(160)의 제2 출력신호는 두 전류인 양의 출력전류(IOUT +) 및 음의 출력전류(IOUT -)에 따라 증가 또는 감소하며 그 값이 결정된다.Accordingly, the first output signal of the first output unit 150 and the second output signal of the second output unit 160 are connected to the positive output current I OUT + and the negative output current I OUT - And the value is determined.

그리고 본 발명에 도시되지는 않았지만 제1 출력부(150)의 제18 트랜지스터(M10)와 제20 트랜지스터(M9)의 사이와 제2 출력부(160)의 제22 트랜지스터(M16)와 제24 트랜지스터(M15)의 사이에는 저항, 커패시터 및 인덕터 등이 연결될 수 있다.Although not shown in the present invention, the seventeenth transistor M10 and the twentieth transistor M9 of the first output unit 150, the twenty-second transistor M16 of the second output unit 160, A resistor, a capacitor, and an inductor may be connected between the first and second transistors M15 and M15.

정상상태(steady state)는 제1 전압전류변환부(110)의 제1 입력신호와 제2 전압전류변환부(120)의 제2 입력신호가 변화 없이 같은 값을 유지하고 있는 상태이다.The steady state is a state in which the first input signal of the first voltage-current conversion unit 110 and the second input signal of the second voltage-current conversion unit 120 maintain the same value without change.

정상상태(steady state)에서는 내부 전류인 양의전류(I+) 및 음의전류(I-) 역시 변화 없이 같은 값을 유지하며, 제1 내부신호 내지 제4 내부신호 역시 변화 없이 같은 값을 유지한다. In the steady state, positive current (I + ) and negative current (I - ), which are internal currents, remain unchanged, and the first to fourth internal signals also maintain the same value do.

정상상태(steady state)에서는 내부 전류인 양의전류(I+) 및 음의전류(I-)가 동일한 값을 가지고 있으므로 양의 전류차(ΔI+) 및 음의 전류차(ΔI-)의 전류값은 0(Zero)이 된다.Steady state (steady state) the internal current in the positive current (I +) and a negative current (I -) is because it has the same value as the amount of the current difference (ΔI +) and a negative current difference (ΔI -) current of the The value is 0 (zero).

제1 전류감산부 및 제2 전류감산부의 출력을 입력으로 받아 제1 출력부 및 제2 출력부에 흐르는 양의 출력전류(IOUT +) 및 음의 출력전류(IOUT -)도 전류값이 0(Zero)이 된다.The positive output current (I OUT + ) and the negative output current (I OUT - ) flowing through the first output unit and the second output unit by taking the output of the first current subtraction unit and the second current subtraction unit as inputs also have current values It becomes 0 (zero).

그러므로 제1 출력신호와 제2 출력신호의 값은 변화가 없게 된다.Therefore, the values of the first output signal and the second output signal are unchanged.

본 발명에 따른 전류차를 이용한 클래스 AB 증폭장치는 정상상태일 때 제1 전압전류변환부(110)의 제1 입력신호와 제2 전압전류변환부(120)의 제2 입력신호가 같아져서 출력에 변화가 없다. 그러므로 제1 출력부 및 제2 출력부에 전류가 흐르지 않게 함으로써 저전력 설계가 가능하다.The first and second input signals of the first voltage-current conversion unit 110 and the second voltage-current conversion unit 120 are equal to each other in the steady state, There is no change. Therefore, a low power design is possible by preventing current from flowing through the first output section and the second output section.

과도 상태(transient state)는 제1 입력신호와 제2 입력신호에 변화가 발생하여 제1 입력신호와 제2 입력신호간에 차이가 발생한 상태이다.The transient state is a state in which a difference occurs between the first input signal and the second input signal due to a change in the first input signal and the second input signal.

과도 상태(transient state)에서는 전류차를 이용한 클래스 AB 증폭장치의 내부에 일련의 동작 과정을 거쳐, 제1 출력신호와 제2 출력신호가 각각 증가 또는 감소한다.In the transient state, the first output signal and the second output signal are respectively increased or decreased through a series of operations in the class AB amplifying apparatus using the current difference.

제1 전압전류변환부 및 제2 전압전류변환부에 입력되는 전압의 입력조건이 제1 입력신호 > 제2 입력신호인 과도 상태(transient state)에서 내부 전류는 양의전류(I+) > 음의전류(I-)의 상태가 된다.When the input condition of the voltage inputted to the first voltage-current conversion unit and the second voltage-current conversion unit is transient state in which the first input signal is the second input signal, the internal current is the positive current (I + )> Of the current (I - ).

제1 전압전류변환부 및 제2 전압전류변환부의 출력신호는 제1 내부신호 < 제2 내부신호, 그리고 제3 내부신호 > 제4 내부신호의 상태가 된다. The output signals of the first voltage-current conversion unit and the second voltage-current conversion unit become the states of the first internal signal <the second internal signal and the third internal signal> the fourth internal signal.

제1 전압전류변환부 및 제2 전압전류변환부의 출력을 입력으로 받는 제1 전류감산부 및 제2 전류감산부의 내부 전류는 양의 전류차(ΔI+) > 0(Zero)인 상태가 되며, 음의 전류차(ΔI-)는 완전히 0(Zero)이 된다. The internal currents of the first current subtracting unit and the second current subtracting unit, which receive the outputs of the first voltage-current converting unit and the second voltage-current converting unit, are in a state in which the positive current difference? I + > 0 (zero) The negative current difference (? I - ) is completely zero.

따라서 제1 출력부 및 제2 출력부에서는 제18 트랜지스터(M10) 및 제24 트랜지스터(M15)를 통해 양의 전류차(ΔI+) 가 흐르고, 양의 전류차(ΔI+) 와 같은 전류량인 양의 출력전류(IOUT +)가 흐른다.Therefore, in the first output unit and the second output unit, a positive current difference I1 + flows through the eighteenth transistor M10 and the twenty fourth transistor M15, and a positive current difference I1 + The output current I OUT + flows.

제20 트랜지스터(M9), 제22 트랜지스터(M16)에는 전류가 흐르지 않아, 제1 출력신호와 제2 출력신호가 각각 빠르게 증가하고 감소하여 원하는 값에 이르게 된다. Current does not flow through the twentieth transistor M9 and the twenty second transistor M16, so that the first output signal and the second output signal rapidly increase and decrease to reach a desired value, respectively.

제1 전압전류변환부 및 제2 전압전류변환부에 입력되는 전압의 입력조건이 제1 입력신호 < 제2 입력신호인 경우에는 반대의 동작을 보인다. When the input condition of the voltage input to the first voltage-current conversion unit and the second voltage-current conversion unit is the first input signal <the second input signal, the opposite operation is performed.

본 발명에 따른 전류차를 이용한 클래스 AB 증폭장치는 과도상태에서 제1 입력신호와 제2 입력신호의 차이가 발생하여 출력이 변화해야 할 때에도 출력부에 흐르는 모든 전류에 대하여 전류차를 이용한 클래스 AB 증폭장치가 사용하는 양은 전혀 없고, 출력 전압 생성에만 사용함으로 저전력 설계가 가능하게 된다.
The class AB amplifying apparatus using the current difference according to the present invention generates the difference between the first input signal and the second input signal in the transient state and thus the class AB There is no amount of amplification device used, and it is only used for output voltage generation, which enables low power design.

도 5는 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치의 전압전류변환부를 상세히 나타낸 다른 일실시 예이다.FIG. 5 shows another embodiment of the voltage-current conversion unit of the class AB amplifying apparatus using the current difference according to the present invention in detail.

본 발명에 따른 클래스 AB 증폭 장치의 공통모드 전류억제회로(280)는 제27 트랜지스터(M1p), 제28 트랜지스터(M2p), 제25 트랜지스터(M3B) 및 제26 트랜지스터(M4B)로 구성한다. The common mode current suppression circuit 280 of the class AB amplifying device according to the present invention includes a 27th transistor M1p, a 28th transistor M2p, a 25th transistor M3B and a 26th transistor M4B.

제25 트랜지스터(M3B)는 제1 단자에 전원전압(VDD)이 인가되고 제2 단자에 제1 내부신호가 인가된다.The power supply voltage VDD is applied to the first terminal and the first internal signal is applied to the second terminal of the twenty-fifth transistor M3B.

제26 트랜지스터(M4B)는 제1 단자에 전원전압(VDD)이 인가되고, 제2 단자에 제2 내부신호가 인가되며 제3 단자에는 제25 트랜지스터(M3B)의 제3 단자가 연결된다.The 26th transistor M4B is supplied with the power source voltage VDD at the first terminal, the second internal signal at the second terminal, and the third terminal of the 25th transistor M3B at the third terminal.

제27 트랜지스터(M1p)는 제25 트랜지스터(M3B)의 제3 단자에 제1 단자가 연결되고, 제2 단자는 제1 입력신호가 인가되고, 제3 단자에는 제1 트랜지스터(M1n)의 제1 단자에 연결된다.The 27th transistor M1p has a first terminal connected to the third terminal of the twenty-fifth transistor M3B, a second terminal connected to the first input signal, and a third terminal connected to the first terminal M1n of the first transistor M1n Terminal.

제27 트랜지스터(M1p)는 제3 단자를 통해 제1 억제신호를 출력한다.The twenty-seventh transistor M1p outputs the first suppression signal through the third terminal.

제28 트랜지스터(M2p)는 제25 트랜지스터(M3B)의 제3 단자에 제1 단자가 연결되고, 제2 단자는 제2 입력신호가 인가되고, 제3 단자에는 제2 트랜지스터(M2n)의 제1 단자에 연결된다.The twenty-second transistor M2p has a first terminal connected to a third terminal of the twenty-fifth transistor M3B, a second terminal supplied with a second input signal, and a third terminal connected to the first terminal of the second transistor M2n Terminal.

제28 트랜지스터(M2p)는 제3 단자를 통해 제2 억제신호를 출력한다.The twenty-second transistor M2p outputs the second suppression signal through the third terminal.

제25 트랜지스터(M3B)는 제3A 트랜지스터(M3A)에 흐르는 양의 공통전류(IA +)를 복사하여 제27 트랜지스터(M1p)에 전류를 공급한다.The twenty-fifth transistor M3B radiates a positive common current I A + to the third transistor M3A and supplies a current to the twenty-seventh transistor M1p.

제26 트랜지스터(M4B)는 제6A 트랜지스터(M4A)에 흐르는 음의 공통전류(IA -)를 복사하여 제28 트랜지스터(M2p)에 전류를 공급한다. The 26th transistor M4B radiates the negative common current I A &lt; - &gt; flowing to the 6A transistor M4A and supplies the current to the 28th transistor M2p.

제27 트랜지스터(M1p)는 제1 입력신호를 받아 양의 제어전류(IB +)가 흐르고, 제28 트랜지스터(M2p)는 제2 입력신호를 받아 음의 제어전류(IB -)가 흐른다.27th transistor (M1p) has a first input receiving the signal is the amount of control current (I B +) flows, the 28th transistor (M2p) is the negative of the control current received a second input signal flows (I B).

본 발명에 따른 전류차를 이용한 클래스 AB 증폭 장치가 공통모드 전류억제회로(280)를 포함한 경우와 포함하지 않는 경우에 있어서, 각각 전압전류변환부의 출력 전류인 양의 공통전류(IA +) 및 음의 공통전류(IA -)의 공통모드 전류 (IA,CM)는 다음과 같다.In the case where the class AB amplifying apparatus using the current difference according to the present invention includes the common mode current suppressing circuit 280 and the case where the common current suppressing circuit 280 includes the positive common current I A + The common mode current (I A, CM ) of the negative common current (I A - ) is:

전압전류변환부는 제1 전압전류변환부와 제2 전압전류변환부를 통합한 명칭이다.The voltage-current conversion unit is a name combining the first voltage-current conversion unit and the second voltage-current conversion unit.

[수학식 1][Equation 1]

Figure pat00001
Figure pat00001

[수학식 2]&Quot; (2) &quot;

Figure pat00002
Figure pat00002

수학식 1은 공통모드 전류억제회로(280)를 전압전류변환부가 포함한 경우의 공통모드 전류 (IA,CM)를 구하는 식이다.Equation 1 is an equation for obtaining the common mode current I A, CM when the common-mode current suppression circuit 280 includes the voltage-current conversion portion.

수학식 2는 공통모드 전류억제회로(280)를 전압전류변환부가 포함하지 않는 경우의 공통모드 전류 (IA,CM)를 구하는 식이다.Equation (2) is an equation for obtaining the common mode current (I A, CM ) when the voltage-current conversion section does not include the common-mode current suppression circuit 280.

공통모드 전류억제회로(280)를 포함한 경우 및 포함하지 않는 경우, 각각 전류차를 이용한 클래스 AB 증폭장치 전체에서 소모하는 정전류(static current, IDC)는 다음과 같다.When the common mode current suppressing circuit 280 is included or not included, the static current (I DC ) consumed by the entirety of the class AB amplifying device using the current difference is as follows.

[수학식 3]&Quot; (3) &quot;

Figure pat00003
Figure pat00003

[수학식 4]&Quot; (4) &quot;

Figure pat00004
Figure pat00004

수학식 3은 공통모드 전류억제회로(280)를 전압전류변환부가 포함한 경우의 정전류(static current, IDC)를 구하는 식이다.Equation (3) is a formula for obtaining a static current (I DC ) when the common-mode current suppression circuit 280 includes the voltage-current conversion portion.

수학식 3은 공통모드 전류억제회로(280)를 전압전류변환부가 포함하지 않는 경우의 정전류(static current, IDC)를 구하는 식이다.Equation (3) is an equation for obtaining a static current (I DC ) when the voltage-current conversion section does not include the common-mode current suppression circuit 280.

공통모드 전류억제회로(280)의 제25 트랜지스터(M3B), 제26 트랜지스터(M4B)의 W/L 크기 및 전압전류변환부의 제3A 트랜지스터(M3A), 제6A 트랜지스터(M4A)의 W/L 크기 비율을 1:a로 설계하는 경우, 전압전류변환부의 공통모드 출력 전류는

Figure pat00005
만큼 감소하고, 전류차를 이용한 클래스 AB 증폭장치 전체에서 소모하는 정전류(static current)는
Figure pat00006
만큼 감소한다. The W / L size of the 25th transistor M3B and the 26th transistor M4B of the common mode current suppression circuit 280 and the W / L size of the 6A transistor M4A of the voltage- When the ratio is designed as 1: a, the common mode output current of the voltage-current conversion section is
Figure pat00005
, And the static current consumed in the entirety of the Class AB amplifiers using the current difference is
Figure pat00006
.

일실시예로, 제25 트랜지스터(M3B) 및 제26 트랜지스터(M4B)의 W/L 크기와 제3A 트랜지스터(M3A) 및 제6A 트랜지스터(M4A)의 W/L 크기에 대한 비율을 1:1로 설계하는 경우, 제1 전압전류변환부 및 제2 전압전류변환부의 공통모드 출력 전류는 50%만큼 감소하고, 전류차를 이용한 클래스 AB 증폭장치에서 소모하는 정전류(static current)는 37.5%만큼 감소한다.In one embodiment, the ratio of the W / L size of the twenty-fifth transistor M3B and the twenty-sixth transistor M4B to the W / L size of the third transistor M3A and the sixth transistor M4A is set to 1: 1 In designing, the common mode output current of the first voltage-current converter and the second voltage-current converter is reduced by 50%, and the static current consumed by the class AB amplifier using the current difference is reduced by 37.5% .

본 발명에 따른 공통모드 전류억제회로(280)는 전류차를 이용한 클래스 AB 증폭장치의 내에서 차동모드 전류를 감소시키지 않으면서 공통모드 전류만 감소시켜 저전력 설계를 가능하게 한다.
The common mode current suppression circuit 280 according to the present invention enables a low power design by reducing only the common mode current without decreasing the differential mode current in the class AB amplifier using the current difference.

도 6은 본 발명에 따른 전류차를 이용한 클래스 AB 증폭 방법을 나타내는 순서도의 일실시예이다.6 is an exemplary flowchart of a class AB amplification method using a current difference according to the present invention.

본 발명에 따른 전류차를 이용한 클래스 AB 증폭 방법은 변환단계(S610), 전류생성단계(S620), 전류차생성단계(S630) 및 출력단계(S640)를 포함하며, 전류억제단계(S611)을 더 포함할 수 있다.The class AB amplification method using the current difference according to the present invention includes a conversion step S610, a current generation step S620, a current difference generation step S630 and an output step S640, and the current suppression step S611 .

변환단계(S610)는 제1 입력신호 및 제2 입력신호를 인가받아 전압을 전류로 변환한다.The converting step S610 receives the first input signal and the second input signal and converts the voltage to a current.

전류생성단계(S620)는 제1 입력신호를 인가받아 전압을 변환하여 만든 전류를 트랜지스터의 게이트에 인가하여 제1 내부신호 및 제3 내부신호를 생성하고, 제2 입력신호를 인가받아 전압을 변환하여 만든 전류를 다른 트랜지스터의 게이트에 인가하여 제2 내부신호 및 제4 내부신호를 생성한다.In the current generating step S620, a first internal signal and a third internal signal are generated by applying a current generated by converting the voltage by receiving the first input signal to the gate of the transistor, receiving the second input signal, And generates a second internal signal and a fourth internal signal by applying the current generated by the second transistor to the gate of the other transistor.

전류차생성단계(S630)는 제2 내부신호와 제3 내부신호의 전류차를 제5 내부신호 및 제7 내부신호로 생성하고, 제1 내부신호와 제4 내부신호의 전류차를 제6 내부신호 및 제8 내부신호로 생성한다.The current difference generation step S630 generates a current difference between the second internal signal and the third internal signal as a fifth internal signal and a seventh internal signal, Signal and an eighth internal signal.

출력단계(S640)는 제5 내부신호 및 제7 내부신호를 인가받아 전압으로 변환한 제1 출력신호를 출력하고, 제6 내부신호 및 제8 내부신호를 인가받아 전압으로 변환한 제2 출력신호를 출력한다.The output step S640 outputs a first output signal obtained by converting the fifth internal signal and the seventh internal signal into a voltage and outputs a second output signal obtained by converting the sixth internal signal and the eighth internal signal into a voltage, .

전류억제단계(S611)는 제1 입력신호 및 제1 내부신호를 인가받고 출력을 제1 내부신호로 피드백하고, 제2 입력신호 및 제2 내부신호를 인가받고 출력을 제2 내부신호로 피드백하여 전류생성단계(S620)에서 소모되는 전류를 감소시킨다.The current suppressing step S611 receives the first input signal and the first internal signal, feeds back the output to the first internal signal, receives the second input signal and the second internal signal, and feeds back the output to the second internal signal The current consumed in the current generation step S620 is reduced.

제1 내부신호 내지 제8 내부신호는 도 1에 도시된 내부신호들과 같은 성질을 가진 내부신호인 것을 기본으로 한다.The first to eighth internal signals are internal signals having the same properties as the internal signals shown in Fig.

이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다. While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the scope of the present invention.

110, 210 : 제1 전압전류변환부 120, 220 : 제2 전압전류변환부
130, 230 : 제1 전류감산부 140, 240 : 제2 전류감산부
150, 250 : 제1 출력부 160, 260 : 제2 출력부
170, 270 : 바어이스부
280 : 공통모드 전류억제회로110, 210: first voltage-current converter 120, 220: second voltage-current converter
130, 230: first current subtracting unit 140, 240: second current subtracting unit
150, 250: first output section 160, 260: second output section
170, 270:
280: Common mode current suppression circuit

Claims (28)

제1 입력신호를 인가받아 전압을 전류로 변환한 제1 내부신호 및 제3 내부신호를 출력하는 제1 전압전류변환부;
제2 입력신호를 인가받아 전압을 전류로 변환한 제2 내부신호 및 제4 내부신호를 출력하는 제2 전압전류변환부;
상기 제2 내부신호와 상기 제3 내부신호의 전류차를 제5 내부신호 및 제7 내부신호로 출력하는 제1 전류감산부;
상기 제1 내부신호와 상기 제4 내부신호의 전류차를 제6 내부신호 및 제8 내부신호로 출력하는 제2 전류감산부;
상기 제5 내부신호 및 상기 제7 내부신호를 인가받아 전압으로 변환한 제1 출력신호를 출력하는 제1 출력부;
상기 제6 내부신호 및 상기 제8 내부신호를 인가받아 전압으로 변환한 제2 출력신호를 출력하는 제2 출력부; 및
상기 제1 전압전류변환부 및 상기 제2 전압전류변환부의 동작기준점을 제공하는 바이어스부;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.A first voltage-to-current converter for receiving a first input signal and outputting a first internal signal and a third internal signal, the voltage being converted into a current;
A second voltage-to-current converter for receiving a second input signal and outputting a second internal signal and a fourth internal signal, the voltage being converted into a current;
A first current subtracter for outputting a current difference between the second internal signal and the third internal signal as a fifth internal signal and a seventh internal signal;
A second current subtracter for outputting a current difference between the first internal signal and the fourth internal signal as a sixth internal signal and an eighth internal signal;
A first output unit for outputting a first output signal obtained by converting the fifth internal signal and the seventh internal signal into a voltage;
A second output unit for outputting a second output signal obtained by converting the sixth internal signal and the eighth internal signal into a voltage; And
And a bias unit for providing an operation reference point of the first voltage-current conversion unit and the second voltage-current conversion unit. 제 1항에 있어서, 상기 제1 내부신호는
상기 제1 입력신호가 게이트에 입력된 트랜지스터에서 흐르는 전류인 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.2. The method of claim 1, wherein the first internal signal
And the first input signal is a current flowing in the transistor input to the gate. 제 2항에 있어서, 상기 제3 내부신호는
상기 제1 내부신호가 게이트에 입력된 다른 트랜지스터에서 흐르는 전류인 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.3. The method of claim 2, wherein the third internal signal
And the first internal signal is a current flowing in another transistor input to the gate. 제 1항에 있어서, 상기 제2 내부신호는
상기 제2 입력신호가 게이트에 입력된 트랜지스터에서 흐르는 전류인 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.2. The method of claim 1, wherein the second internal signal
And the second input signal is a current flowing in the transistor input to the gate. 제 4항에 있어서, 상기 제4 내부신호는
상기 제2 내부신호가 게이트에 입력된 다른 트랜지스터에서 흐르는 전류인 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.5. The method of claim 4, wherein the fourth internal signal
And the second internal signal is a current flowing in another transistor input to the gate. 제 1항에 있어서, 상기 제5 내부신호는
상기 제2 내부신호와 상기 제3 내부신호의 상기 전류차이며, 상기 제1 출력부의 N형 트랜지스터의 모든 게이트에 인가되는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.The method of claim 1, wherein the fifth internal signal
Type transistor of the first output section, and the current difference between the second internal signal and the third internal signal is applied to all the gates of the N-type transistor of the first output section. 제 6항에 있어서, 상기 제5 내부신호는
상기 제1 출력부 내에서 상기 제1 출력신호를 출력하는 N형 트랜지스터를 제외한 다른 N형 트랜지스터의 드레인에 인가되는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.7. The method of claim 6, wherein the fifth internal signal
Type transistor, except for the N-type transistor that outputs the first output signal in the first output section, to the drain of the other N-type transistor. 제 1항에 있어서, 상기 제6 내부신호는
상기 제1 내부신호와 상기 제4 내부신호의 상기 전류차이며, 상기 제2 출력부의 N형 트랜지스터의 모든 게이트에 인가되는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.The method of claim 1, wherein the sixth internal signal
Type transistor of the second output section, and the current difference between the first internal signal and the fourth internal signal is applied to all the gates of the N-type transistor of the second output section. 제 8항에 있어서, 상기 제6 내부신호는
상기 제2 출력부 내에서 상기 제2 출력신호를 출력하는 N형 트랜지스터를 제외한 다른 N형 트랜지스터의 드레인에 인가되는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.9. The method of claim 8, wherein the sixth internal signal
Type transistor except for the N-type transistor that outputs the second output signal in the second output section. 제 1항에 있어서, 상기 제7 내부신호는
상기 제2 내부신호와 상기 제3 내부신호의 상기 전류차이며, 상기 제1 출력부의 P형 트랜지스터의 모든 게이트에 인가하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.The method of claim 1, wherein the seventh internal signal
Type transistor of the first output section, the current difference between the second internal signal and the third internal signal, and applied to all the gates of the P-type transistor of the first output section. 제 10항에 있어서, 상기 제7 내부신호는
상기 제1 출력부 내에서 상기 제1 출력신호를 출력하는 P형 트랜지스터를 제외한 다른 P형 트랜지스터의 소스에 인가하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.11. The method of claim 10, wherein the seventh internal signal
Type transistor except for a P-type transistor which outputs the first output signal in the first output section, to the source of the other P-type transistor. 제 1항에 있어서, 상기 제8 내부신호는
상기 제1 내부신호와 상기 제4 내부신호의 상기 전류차이며, 상기 제2 출력부의 P형 트랜지스터의 모든 게이트에 인가하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.The method of claim 1, wherein the eighth internal signal
Type transistor of the second output section, and the current difference between the first internal signal and the fourth internal signal is applied to all the gates of the P-type transistor of the second output section. 제 12항에 있어서, 상기 제8 내부신호는
상기 제2 출력부 내에서 상기 제2 출력신호를 출력하는 P형 트랜지스터를 제외한 다른 P형 트랜지스터의 소스에 인가하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.13. The method of claim 12, wherein the eighth internal signal
Type transistor except for a P-type transistor that outputs the second output signal in the second output section. 제1 입력신호를 인가받아 전압을 전류로 변환한 제1 내부신호 및 제3 내부신호를 출력하는 제1 전압전류변환부;
제2 입력신호를 인가받아 전압을 전류로 변환한 제2 내부신호 및 제4 내부신호를 출력하는 제2 전압전류변환부;
상기 제2 내부신호와 상기 제3 내부신호의 전류차를 제5 내부신호 및 제7 내부신호로 출력하는 제1 전류감산부;
상기 제1 내부신호와 상기 제4 내부신호의 전류차를 제6 내부신호 및 제8 내부신호로 출력하는 제2 전류감산부;
상기 제5 내부신호 및 상기 제7 내부신호를 인가받아 전압으로 변환한 제1 출력신호를 출력하는 제1 출력부;
상기 제6 내부신호 및 상기 제8 내부신호를 인가받아 전압으로 변환한 제2 출력신호를 출력하는 제2 출력부;
상기 제1 전압전류변환부 및 상기 제2 전압전류변환부의 동작기준점을 제공하는 바이어스부; 및
상기 제1 입력신호, 상기 제2 입력신호, 상기 제1 내부신호 및 상기 제2 내부신호를 인가받고 제1 억제신호를 상기 제1 전압전류변환부에 인가하고, 상기 제2 억제신호를 상기 제2 전압전류변환부에 인가하여 상기 제1 전압전류변환부 및 상기 제2 전압전류변환부의 공통모드 전류를 감소하는 공통모드 전류억제회로;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.A first voltage-to-current converter for receiving a first input signal and outputting a first internal signal and a third internal signal, the voltage being converted into a current;
A second voltage-to-current converter for receiving a second input signal and outputting a second internal signal and a fourth internal signal, the voltage being converted into a current;
A first current subtracter for outputting a current difference between the second internal signal and the third internal signal as a fifth internal signal and a seventh internal signal;
A second current subtracter for outputting a current difference between the first internal signal and the fourth internal signal as a sixth internal signal and an eighth internal signal;
A first output unit for outputting a first output signal obtained by converting the fifth internal signal and the seventh internal signal into a voltage;
A second output unit for outputting a second output signal obtained by converting the sixth internal signal and the eighth internal signal into a voltage;
A bias unit for providing an operation reference point of the first voltage-current conversion unit and the second voltage-current conversion unit; And
The first internal signal and the second internal signal and applies a first suppression signal to the first voltage current conversion unit, and outputs the second suppression signal to the first voltage / current conversion unit, And a common mode current suppression circuit for applying the second voltage-current conversion unit to the second voltage-current conversion unit to reduce the common mode current of the first voltage-current conversion unit and the second voltage-current conversion unit. . 제 14항에 있어서, 상기 공통모드 전류억제회로는
전원전압이 제1 단자로 인가되고 상기 제1 내부신호가 제2 단자로 인가되는 제25 트랜지스터;
전원전압이 제1 단자로 인가되고, 상기 제2 내부신호가 제2 단자로 인가되며 제3 단자는 상기 제25 트랜지스터의 제3 단자와 연결되는 제26 트랜지스터;
상기 제25 트랜지스터의 제3 단자에 제1 단자가 연결되고, 제2 단자는 상기 제1 입력신호가 인가되고, 제3 단자에는 상기 제1 트랜지스터의 제1 단자에 연결되며, 제3 단자를 통해 상기 제1 억제신호를 출력하는 제27 트랜지스터; 및
상기 제25 트랜지스터의 제3 단자에 제1 단자가 연결되고, 제2 단자는 상기 제2 입력신호가 인가되고, 제3 단자에는 상기 제2 트랜지스터의 제1 단자에 연결되며, 제3 단자를 통해 상기 제2 억제신호를 출력하는 제28 트랜지스터;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.15. The method of claim 14, wherein the common mode current suppression circuit
A 25th transistor in which a power supply voltage is applied to a first terminal and the first internal signal is applied to a second terminal;
A 26th transistor in which a power supply voltage is applied to a first terminal, the second internal signal is applied to a second terminal, and a third terminal is connected to a third terminal of the twenty-fifth transistor;
A first terminal is connected to a third terminal of the twenty-fifth transistor, a second terminal is applied with the first input signal, a third terminal is connected to the first terminal of the first transistor, A twenty-seventh transistor for outputting the first suppression signal; And
A first terminal is connected to a third terminal of the twenty-fifth transistor, a second terminal is applied with the second input signal, a third terminal is connected to a first terminal of the second transistor, And a twenty-eighth transistor for outputting the second suppression signal. 제 1항 또는 제 14항 중 어느 하나의 항에 있어서, 상기 제1 전압전류변환부는,
전원전압이 제1 단자로 인가되고 상기 제1 내부신호가 제2 단자로 인가되고 제 3단자는 상기 제2 단자와 연결되는 제3 트랜지스터;
상기 제3 트랜지스터의 상기 제3 단자와 제1 단자가 연결되고, 상기 제1 입력신호가 제2 단자로 입력되는 제1 트랜지스터;
전원전압이 제1 단자로 인가되고 상기 제1 내부신호가 제2 단자로 인가되는 제4 트랜지스터; 및
상기 제4 트랜지스터의 제3 단자와 제1 단자 및 제2 단자가 연결되고 제3 단자는 접지되는 제5 트랜지스터;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.The voltage-to-current converter according to any one of claims 1 to 14,
A third transistor whose source voltage is applied to a first terminal, the first internal signal is applied to a second terminal, and a third terminal is connected to the second terminal;
A first transistor connected between the third terminal of the third transistor and a first terminal, and the first input signal is input to a second terminal;
A fourth transistor whose source voltage is applied to the first terminal and the first internal signal is applied to the second terminal; And
And a fifth transistor connected between a third terminal of the fourth transistor and a first terminal and a second terminal, and a third terminal grounded. 제 1항 또는 제 14항에 있어서, 상기 제2 전압전류변환부는,
전원전압이 제1 단자로 인가되고 상기 제2 내부신호가 제2 단자로 인가되고 제 3단자는 상기 제2 단자와 연결되는 제6 트랜지스터;
상기 제6 트랜지스터의 상기 제3 단자와 제1 단자가 연결되고, 상기 제2 입력신호가 제2 단자로 입력되는 제2 트랜지스터;
전원전압이 제1 단자로 인가되고 상기 제2 내부신호가 제2 단자로 인가되는 제7 트랜지스터; 및
상기 제7 트랜지스터의 제3 단자와 제1 단자 및 제2 단자가 연결되고 제3 단자는 접지되는 제8 트랜지스터;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.15. The display device according to claim 1 or 14, wherein the second voltage-
A sixth transistor whose source voltage is applied to a first terminal, the second internal signal is applied to a second terminal, and a third terminal is connected to the second terminal;
A second transistor having the third terminal coupled to the first terminal of the sixth transistor and the second input signal input to the second terminal;
A seventh transistor in which a power supply voltage is applied to a first terminal and the second internal signal is applied to a second terminal; And
And an eighth transistor connected between a third terminal of the seventh transistor and a first terminal and a second terminal, and a third terminal grounded. 제 1항 또는 제 14항에 있어서, 상기 바이어스부는,
상기 제1 트랜지스터의 제3 단자와 상기 제2 트랜지스터의 제3 단자가 모두 제1 단자에 연결되고 바이어스가 제2 단자에 입력되고 제3 단자는 접지되는 바이어스 트랜지스터;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.The apparatus according to claim 1 or 14,
And a bias transistor having a third terminal of the first transistor and a third terminal of the second transistor both connected to the first terminal, a bias being input to the second terminal, and a third terminal being grounded Class AB amplifiers using car. 제 1항 또는 제 14항에 있어서, 상기 제1 전류감산부는,
전원전압이 제1 단자로 인가되고, 상기 제2 내부신호가 제2 단자로 인가되어 상기 제7 내부신호를 제3 단자로 출력하는 제9 트랜지스터;
전원전압이 제1 단자로 인가되고, 상기 제2 내부신호가 제2 단자로 인가되어 상기 제5 내부신호를 제3 단자로 출력하는 제10 트랜지스터;
상기 제7 내부신호가 제1 단자에 인가되고, 상기 제3 내부신호가 제2 단자로 인가되고 제3 단자는 접지되는 제11 트랜지스터; 및
상기 제5 내부신호가 제1 단자에 인가되고, 상기 제3 내부신호가 제2 단자로 인가되고 제3 단자는 접지되는 제12 트랜지스터;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.15. The method of claim 1 or 14, wherein the first current subtractor comprises:
A ninth transistor for applying a power supply voltage to a first terminal and applying the second internal signal to a second terminal to output the seventh internal signal to a third terminal;
A tenth transistor for applying a power supply voltage to a first terminal and applying the second internal signal to a second terminal to output the fifth internal signal to a third terminal;
The seventh internal signal is applied to the first terminal, the third internal signal is applied to the second terminal, and the third terminal is grounded; And
And a third transistor having a third terminal coupled to the first terminal of the second transistor, the fifth internal signal being applied to the first terminal, the third internal signal being applied to the second terminal, and the third terminal grounded. . 제 1항 또는 제 14항에 있어서, 상기 제2 전류감산부는,
전원전압이 제1 단자로 인가되고, 상기 제4 내부신호가 제2 단자로 인가되어 상기 제8 내부신호를 제3 단자로 출력하는 제15 트랜지스터;
전원전압이 제1 단자로 인가되고, 상기 제4 내부신호가 제2 단자로 인가되어 상기 제6 내부신호를 제3 단자로 출력하는 제16 트랜지스터;
상기 제8 내부신호가 제1 단자에 인가되고, 상기 제1 내부신호가 제2 단자로 인가되고 제3 단자는 접지되는 제13 트랜지스터; 및
상기 제6 내부신호가 제1 단자에 인가되고, 상기 제1 내부신호가 제2 단자로 인가되고 제3 단자는 접지되는 제14 트랜지스터;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.15. The method of claim 1 or 14, wherein the second current subtractor comprises:
A fifteenth transistor for applying a power supply voltage to a first terminal, the fourth internal signal being applied to a second terminal and outputting the eighth internal signal to a third terminal;
A 16th transistor for applying a power supply voltage to a first terminal, the fourth internal signal being applied to a second terminal and outputting the sixth internal signal to a third terminal;
The eighth internal signal is applied to the first terminal, the first internal signal is applied to the second terminal, and the third terminal is grounded; And
And a fourth transistor having a sixth internal signal applied to the first terminal and a first internal signal applied to the second terminal and a third terminal grounded. . 제 1항 또는 제 14항에 있어서, 상기 제1 출력부는,
전원전압이 제1 단자로 인가되고, 상기 제7 내부신호가 제2 단자로 인가되고 제3 단자는 상기 제2 단자와 연결되는 제17 트랜지스터;
전원전압이 제1 단자로 인가되고, 상기 제7 내부신호가 제2 단자로 인가되고 제3 단자는 상기 제1 출력신호를 출력하는 제18 트랜지스터;
상기 제5 내부신호가 제1 단자와 제2 단자에 인가되고, 제3 단자는 접지되는 제19 트랜지스터; 및
제1 단자는 상기 제18 트랜지스터의 제3 단자와 연결되고, 제2 단자는 상기 제5 내부신호가 인가되며, 제3 단자는 접지되는 제20 트랜지스터;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.15. The apparatus according to claim 1 or 14,
A seventeenth transistor whose source voltage is applied to a first terminal, the seventh internal signal is applied to a second terminal, and a third terminal is connected to the second terminal;
A seventeenth transistor whose source voltage is applied to a first terminal, the seventh internal signal is applied to a second terminal, and a third terminal outputs the first output signal;
A ninth transistor in which the fifth internal signal is applied to the first terminal and the second terminal, and the third terminal is grounded; And
And a 20th transistor having a first terminal connected to the third terminal of the 18th transistor, a second terminal connected to the fifth internal signal, and a third terminal grounded. Class AB amplifier. 제 1항 또는 제 14항에 있어서, 상기 제2 출력부는,
전원전압이 제1 단자로 인가되고, 상기 제6 내부신호가 제2 단자로 인가되고 제3 단자는 상기 제2 단자와 연결되는 제23 트랜지스터;
전원전압이 제1 단자로 인가되고, 상기 제6 내부신호가 제2 단자로 인가되고 제3 단자는 상기 제2 출력신호를 출력하는 제24 트랜지스터;
상기 제8 내부신호가 제1 단자와 제2 단자에 인가되고, 제3 단자는 접지되는 제21 트랜지스터; 및
제1 단자가 제24 트랜지스터(M15)의 제3 단자와 연결되고, 제2 단자는 제8 내부신호가 인가되며, 제3 단자는 접지되는 제22 트랜지스터;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 장치.The apparatus as claimed in claim 1 or 14,
A 23rd transistor in which a power supply voltage is applied to a first terminal, the sixth internal signal is applied to a second terminal, and a third terminal is connected to the second terminal;
A twenty-fourth transistor having a power supply voltage applied to the first terminal, the sixth internal signal applied to the second terminal, and a third terminal outputting the second output signal;
The eighth internal signal is applied to the first terminal and the second terminal, and the third terminal is grounded; And
And a second transistor having a first terminal connected to the third terminal of the twenty fourth transistor M15, a second terminal connected to the eighth internal signal, and a third terminal grounded. Class AB amplification device used. 제1 입력신호 및 제2 입력신호를 인가받아 전압을 전류로 변환하는 변환단계;
상기 제1 입력신호를 인가받아 전압을 변환하여 만든 전류를 트랜지스터의 게이트에 인가하여 제1 내부신호 및 제3 내부신호를 생성하고, 상기 제2 입력신호를 인가받아 전압을 변환하여 만든 전류를 다른 트랜지스터의 게이트에 인가하여 제2 내부신호 및 제4 내부신호를 생성하는 전류생성단계;
상기 제2 내부신호와 상기 제3 내부신호의 전류차를 제5 내부신호 및 제7 내부신호로 생성하고, 상기 제1 내부신호와 상기 제4 내부신호의 전류차를 제6 내부신호 및 제8 내부신호로 생성하는 전류차생성단계; 및
상기 제5 내부신호 및 상기 제7 내부신호를 인가받아 전압으로 변환한 제1 출력신호를 출력하고, 상기 제6 내부신호 및 상기 제8 내부신호를 인가받아 전압으로 변환한 제2 출력신호를 출력하는 출력단계;를 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 방법.A converting step of receiving a first input signal and a second input signal and converting a voltage into a current;
A first internal signal and a third internal signal are generated by applying a current generated by converting the voltage received by the first input signal to the gate of the transistor, Generating a second internal signal and a fourth internal signal by applying the first internal signal to the gate of the transistor;
And generates a fifth internal signal and a seventh internal signal by generating a current difference between the second internal signal and the third internal signal as a fifth internal signal and a seventh internal signal and outputs a current difference between the first internal signal and the fourth internal signal as a sixth internal signal, A current difference generation step of generating an internal signal; And
And outputs a first output signal obtained by converting the fifth internal signal and the seventh internal signal into a voltage and converting a second output signal obtained by converting the sixth internal signal and the eighth internal signal into a voltage, And outputting the amplified signal to the class AB amplifier. 제 23항에 있어서, 상기 제1 내부신호는
상기 제1 입력신호가 게이트에 입력된 트랜지스터에 흐르는 전류인 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 방법.24. The method of claim 23, wherein the first internal signal is
And the first input signal is a current flowing in the transistor input to the gate. 제 24항에 있어서, 상기 제3 내부신호는
상기 제1 내부신호가 게이트에 입력된 다른 트랜지스터에 흐르는 전류인 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 방법.25. The method of claim 24, wherein the third internal signal is
And the first internal signal is a current flowing in another transistor input to the gate. 제 23항에 있어서, 상기 제2 내부신호는
상기 제2 입력신호가 게이트에 입력된 트랜지스터에 흐르는 전류인 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 방법.24. The method of claim 23, wherein the second internal signal
And the second input signal is a current flowing through the transistor input to the gate. 제 26항에 있어서, 상기 제4 내부신호는
상기 제2 내부신호가 게이트에 입력된 다른 트랜지스터에 흐르는 전류인 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 방법.27. The method of claim 26, wherein the fourth internal signal
And the second internal signal is a current flowing in another transistor input to the gate. 제 23항에 있어서,
상기 제1 입력신호 및 상기 제1 내부신호를 인가받고 출력을 상기 제1 내부신호로 피드백하고, 상기 제2 입력신호 및 상기 제2 내부신호를 인가받고 출력을 상기 제2 내부신호로 피드백하여 상기 전류생성단계에서 소모되는 전류를 감소하는 전류억제단계;를 더 포함하는 것을 특징으로 하는 전류차를 이용한 클래스 AB 증폭 방법.24. The method of claim 23,
Wherein the first internal signal and the first internal signal are fed back to the first internal signal, the second internal signal and the second internal signal are fed back to the second internal signal, And a current suppressing step of reducing a current consumed in the current generating step.
KR1020140049498A 2014-04-24 2014-04-24 Class-AB amplifier apparatus and method using the current difference KR101596674B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140049498A KR101596674B1 (en) 2014-04-24 2014-04-24 Class-AB amplifier apparatus and method using the current difference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140049498A KR101596674B1 (en) 2014-04-24 2014-04-24 Class-AB amplifier apparatus and method using the current difference

Publications (2)

Publication Number Publication Date
KR20150123411A true KR20150123411A (en) 2015-11-04
KR101596674B1 KR101596674B1 (en) 2016-02-24

Family

ID=54599894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140049498A KR101596674B1 (en) 2014-04-24 2014-04-24 Class-AB amplifier apparatus and method using the current difference

Country Status (1)

Country Link
KR (1) KR101596674B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504458A (en) * 1994-09-30 1996-04-02 Apple Computer, Inc. CMOS class AB amplifier for driving capacitive and resistive loads
KR20060028120A (en) * 2004-09-24 2006-03-29 삼성전자주식회사 Differential amplifier having cascode class ab control stage
KR100771858B1 (en) * 2004-07-13 2007-11-01 삼성전자주식회사 Class AB amplifier capable of easily controlling quiescent current and output current
KR20080097680A (en) * 2007-05-02 2008-11-06 삼성전자주식회사 Class ab amplifier and input stage circuit for the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504458A (en) * 1994-09-30 1996-04-02 Apple Computer, Inc. CMOS class AB amplifier for driving capacitive and resistive loads
KR100771858B1 (en) * 2004-07-13 2007-11-01 삼성전자주식회사 Class AB amplifier capable of easily controlling quiescent current and output current
KR20060028120A (en) * 2004-09-24 2006-03-29 삼성전자주식회사 Differential amplifier having cascode class ab control stage
KR20080097680A (en) * 2007-05-02 2008-11-06 삼성전자주식회사 Class ab amplifier and input stage circuit for the same

Also Published As

Publication number Publication date
KR101596674B1 (en) 2016-02-24

Similar Documents

Publication Publication Date Title
US7176760B2 (en) CMOS class AB folded cascode operational amplifier for high-speed applications
EP2498398B1 (en) Amplifier circuit and method
US7944303B2 (en) Super source follower output impedance enhancement
JP2002542703A (en) Apparatus and method for converting single-ended signal to differential signal
US7271663B2 (en) Operational amplifier output stage and method
JP4528394B2 (en) Increased active compensation capacitance
KR20100063494A (en) Low power operational amplifier
KR100877626B1 (en) Class AB Amplifier and Input stage circuit for the same
CN107896095B (en) Fully differential operational amplifier
US20100109779A1 (en) Hybrid class ab super follower
JP2004248014A (en) Current source and amplifier
US20190363679A1 (en) Negative capacitance circuits including temperature-compensation biasings
US7573302B2 (en) Differential signal comparator
US8890612B2 (en) Dynamically biased output structure
US20090115524A1 (en) Output stage circuit and operational amplifier thereof
Rajput et al. Design of low-power high-gain operational amplifier for bio-medical applications
KR101596674B1 (en) Class-AB amplifier apparatus and method using the current difference
CN101309070A (en) Operational amplifier and dynamic current supply circuit
CN110417383B (en) Comparator with a comparator circuit
US10367458B2 (en) Signal amplifier
Viswanathan Design and Analysis of Operational Transconductance Amplifier (OTA) Under 180nm Technology Using LTspice
CN115097893B (en) LDO circuit and MCU chip capable of outputting capacitor without plug-in
US9337789B2 (en) Differential receiver
CN112825003B (en) Amplifier device and voltage-current conversion device
CN108155882B (en) Operational amplifier and differential amplification circuit thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 5