KR20150122672A - 전압 조절기의 펄스―스키핑 모드에서의 고―주파수 잡음의 감소 - Google Patents

전압 조절기의 펄스―스키핑 모드에서의 고―주파수 잡음의 감소 Download PDF

Info

Publication number
KR20150122672A
KR20150122672A KR1020157024200A KR20157024200A KR20150122672A KR 20150122672 A KR20150122672 A KR 20150122672A KR 1020157024200 A KR1020157024200 A KR 1020157024200A KR 20157024200 A KR20157024200 A KR 20157024200A KR 20150122672 A KR20150122672 A KR 20150122672A
Authority
KR
South Korea
Prior art keywords
switch element
divided
state
shunt
serial
Prior art date
Application number
KR1020157024200A
Other languages
English (en)
Inventor
제임스 이. 씨. 브라운
파블로 모레노 갈비스
존 오’ 보일 써드
Original Assignee
알투 세미컨턱터, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알투 세미컨턱터, 인코포레이티드 filed Critical 알투 세미컨턱터, 인코포레이티드
Publication of KR20150122672A publication Critical patent/KR20150122672A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • H02M2001/0029—
    • H02M2001/0035—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y02B70/16—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

전압 조절기의 시스템들, 방법들, 및 장치들의 실시예들이 개시된다. 전압 조절기의 하나의 장치는 복수의 분할된 직렬 스위치 요소들을 포함하는 직렬 스위치 요소, 션트 스위치 요소, 및 스위칭 제어기를 포함한다. 스위칭 제어기는 유휴 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 복수의 분할된 직렬 스위치 요소들 중 어느 것도 활성이 아닌, 상기 유휴 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하고, 버스트 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 복수의 분할된 직렬 스위치 요소들 중 N개가 활성인, 상기 버스트 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하며, 전이 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 복수의 분할된 직렬 스위치 요소들 중 M개가 활성인, 상기 전이 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하도록 동작하고, M은 N 미만이다.

Description

전압 조절기의 펄스―스키핑 모드에서의 고―주파수 잡음의 감소{REDUCING HIGH-FREQUENCY NOISE IN PULSE-SKIPPING MODE OF A VOLTAGE REGULATOR}
본 특허 출원은, 본 명세서에 참조로써 통합되는 2013년 3월 7일에 출원된 미국 가 특허 출원 번호 제 61/773,884 호에 대한 우선권을 주장한다.
설명된 실시예들은 일반적으로 전력 변환에 관한 것이다. 특히, 설명된 실시예들은 펄스-스키핑 모드(pulse-skipping mode)로 동작하는 동안 고-주파수 잡음을 감소시키기 위한 시스템들, 방법들 및 장치들에 관한 것이다.
스위칭된 DC-DC 변환기는 스위치들의 세트 및 에너지 저장 요소들(인덕터들 및 커패시터들)로 구성될 수 있다. 벅(buck) 변환기(101)의 단순화된 예는 도 1에 주어진다. 직렬 스위치(SW1)는 PMOS 트랜지스터를 이용할 때 도 1에 도시되지만, 적절한 신호 레벨들을 갖는, NMOS 트랜지스터가 또한 이용될 수 있다. 도 2는 도 1의 스위칭-모드 DC-DC 변환기의 스위치들에 대한 스위치 제어 파형들(210, 220)의 예들을 보여준다. 펄스-폭-변조(PWM) 동작에서, 각각의 스위칭 사이클(cycle) 동안, 직렬 스위치(SW1)는 기간(TSW1=DTsw) 동안 턴 온되고, 여기서 D는 듀티 사이클이고 Tsw는 스위칭 기간이다(도 2). 직렬 스위치는 그 다음, 턴 오프되고 션트 스위치(shunt switch)는 시간(TSW2=(1-D)Tsw-Tdead) 동안 턴 온되며, 여기서 Tdead는 스위치들 둘 모두가 오프로 유지되는 낭비 시간(dead time)이다(낭비 시간들은, 2개의 스위치들이 동시에 온이 아님을 보장하기 위해 개재되고, 이는 초과 전력 손실 및 가능한 신뢰도 손상을 갖는, 결과로 일어나는 전류가 전원으로부터 접지로 직접적으로 흐르도록 허용할 것이다). 이상적인 변환기의 출력 전압은 DVIN이고, 여기서 VIN은 입력 공급 전압이다. 실제 변환기에서, 출력 전압은 유한 기생 저항, 인덕턴스, 및 커패시턴스의 존재로 인해 이상적인 값으로부터 감소된다.
일정 클록 주파수에 따른 PWM 동작에서, 스위치들의 상태는 매 클록마다 변화된다. 스위치 상태의 변화는 전형적으로 트랜지스터 게이트의 커패시턴스를 충전 및 방전함으로써 성취된다; 비-공진 구현들에서, 게이트로부터 제거된 전하는 그 다음, 접지로 전송되고 분실된다(lost). 따라서, PWM 모드로 각각의 스위치를 동작시키기 위해 적어도 CgateVgate 2fSW의 구동기 전력 소비가 존재하고, 여기서 Cgate는 스위치의 게이트 커패시턴스이고, Vgate는 스위치를 오프 상태로부터 온 상태로 변경하기 위해 필요한 전압의 변화이며, fSW는 스위칭 주파수이다. 전형적으로, 제어 신호들을 스위칭 트랜지스터들에 제공하기 위한 구동기 회로에 대한 요구조건은 1.5 내지 2배 만큼 전체 전력 소비를 증가시킨다. 게다가, 트랜지스터 내의 스위칭 손실들은, 스위칭 동안 트랜지스터에 걸친 전류 및 전압 둘 모두가 비-제로인 각각의 스위칭 전이에서 발생한다. 따라서, 실질 전력은 PWM 모드로 동작하기 위해 요구된다. 부하 전력이 적을 때, DC-DC 변환 처리의 효율성은, 특히 고 스위칭 주파수가 고 부하 상태들에서의 빠른 제어 응답을 보장하기 위해 이용되면 매우 불량할 수 있다.
경 부하 효율성을 개선하기 위해, 스위치들이 고정 상태(전형적으로 둘 모두 오프)에서 많은 시간을 소비하는 더 낮은 전력 모드를 제공하는 것이 잘 공지된다. 감소된 전력 동작은 이 모드로 변환기를 제어하기 위해 이용된 정확한 접근법에 의존하여, 펄스-주파수 모드, 펄스-스키핑 모드, 불연속 모드, 등으로서 다양하게 공지된다. 예를 들면, 변환기가 고정 주파수로 스위칭 펄스들의 버스트(burst)들을 생성하는 펄스-스키핑 모드(PSM)가 이용될 수 있고, 그 다음 어떠한 스위칭도 발생하지 않는 기간들이 뒤따른다. 이 유형의 동작의 이상화된 예는 도 3에 도시된다. 자취(310)는 스위칭 노드 전압(VSW)을 보여준다. 시간(tburst) 동안, SW1 및 SW2는 상기 언급된 바와 같이 활성이고, 스위칭 노드는 (SW1이 온일 때) 입력 전압에 가까운 전압과 (SW2가 온일 때) 접지에 가까운 전압 사이에서 교번한다. 출력 전압이 충분히 높게 상승할 때, 버스트는 스위치들 둘 모두를 턴 오프함으로써 종료된다. 스위치 노드는 출력 전압으로 정착한다(일부 링잉(ringing) 후에, 도면에서 도시되지 않음). VSW 자취(310)가 VOUT 자취(320)보다 훨씬 더 큰 수직 눈금을 이용하고, 이는
Figure pct00001
가 전형적으로 VOUT보다 훨씬 적기 때문이라는 것임을 주의한다. 시간(tidle) 동안, 스위치들 둘 모두가 오프되고, 스위칭 전압은 출력 전압과 같다. 출력 전압은 자취(320)로 도시된 바와 같이, 이 시간 동안 강하하지만, 변화들은 작고 자취(310)를 위해 이용된 더 큰 눈금에서 용이하게 보이지 않는다. 대부분의 애플리케이션들에서, 최적의 전력 절약들을 성취하기 위해 시간 tidle >>tburst이다.
자취(320)로 도시된 바와 같이, 버스트 시간 동안, 출력 전압은 듀티 사이클이 버스트의 시작에서 출력 전압을 제공하기 위해 요구된 것보다 높게 되도록 선택되면 원하는대로 상승할 것이다. 예를 들면, PSM 동작 동안, 듀티 사이클 제어기는 실제 출력으로부터 대신에, 작은 스위치들 및 출력 필터로 구성되는, 에뮬레이팅(emulating)된 "복제" 변환기로부터 피드백을 수신할 수 있다. 실제 전압보다 약간 높은 타겟 출력 전압 예로서, 듀티 인자(Df>1)인 Dtarget=DfVout/Vin을 부과함으로써, 듀티 사이클은 공칭 출력 전압(Vout)을 유지하기 위해 요구된 것보다 높은 값으로 상승한다. 전압 변동(δVh)의 폭은 주어진 애플리케이션의 요구조건들을 충족시키기 위해 선택된다. 기준 전압(Vref), 또는 감지된 전압(Vsense)에 대한 직렬 오프셋 전압의 삽입과 같은, 다양한 대안적인 수단들이 또한 사용될 수 있다.
실제 변환기(변환기(401)와 같은)에서, 출력 커패시터는 도 4에 개략적으로 도시된, 연관된 등가 직렬 저항(ESR) 및 등가 직렬 인덕턴스(ESL)를 갖는다. 버스트 동안의 출력 전압은 커패시턴스(Cout)의 충전 전압으로 인한 저항(ESR)에 걸친 전압으로부터의 기여를 포함한다. 출력 전압은 또한, 인덕턴스(ESL)에 걸친 이 전류의 변화의 시간 레이트로 인한 기여를 포함한다. 인덕턴스(ESL)가 일반적으로 출력 인덕턴스보다 훨씬 적기 때문에, 2개의 인덕터들(Lout 및 ESL)은, VSW의 부분(ESL/Lout)이 부하에 걸쳐 나타나도록 전압 분할기로서 간주될 수 있다. 결과적으로, 출력 전압은 도 3에 도시된 바와 같이 단순한 삼각형 램프(ramp)가 아니지만, 더 높은-주파수 기여들을 포함한다.
유한 ESL 및 ESR의 존재는 출력 전압에서의 원하지 않는 고-주파수 구성요소들을 야기한다. ESL로 인한 출력 전압 변동은 실질적으로 스위칭 주파수 및 더 높은 고조파들에서 일어난다. 예를 들면, US 8,145,149에서 설명된 바와 같이, 스위칭 주파수의 신중한 선택에 의해, 변환기에 의해 구동된 전력 증폭기의 임의의 결과로 발생하는 스퓨리어스 출력(spurious output)은 관심 있는 특정 채널들 및 대역들에서 최소화될 수 있다. 그러나, 출력 전압에서의 ESR-관련 급격 변화의 효과는 불편한(inconvenient) 주파수 범위들에서의 전력을 포함할 수 있는 광역 출력 스펙트럼을 생성하는 것이다. 변환기가 라디오-주파수 전력 증폭기를 구동하기 위해 사용될 때, 변환기로부터의 공급 전압에서의 고-주파수 고조파들의 존재는, 송신된 채널의 내부에 있을 때 증가된 에러-벡터 크기(EVM), 및 송신된 채널 밖에 있을 때 증가된 인접-채널 전력 비(ACPR)를 야기할 수 있다.
아날로그 청취가능한 고조파 콘텐트를 감소시키기 위해 더 낮은-스위칭-주파수 변환기들에서의 PSM 펄스들을 형상화하는 방법들이 보고되었다. 일부 방법들은 버스트 동안 각각의 스위칭 펄스를 갖는 선형으로 증가하는 피크 전류를 이용한다. 이들 방법들은 가지변형(magnetostriction)으로 인한 청취가능한 잡음 결합에 대해 의도되고, 펄스의 종료로부터 ESR-관련 고조파들을 감소시키는데 도움이 되지 않는다. 고-주파수 변환기들에 대해, 10MHz 및 그 이상의 스위칭 주파수로 인해, 전류-모드 제어를 이용하기에 충분한 피크 전류를 빨리 감지하는 것이 어렵고, 따라서 전압-모드 제어가 바람직하다.
일부 방법들은 전류 피크들을 최소화할 뿐만 아니라, 청취가능한 잡음을 감소시키기 위해 이용된, PSM 버스트의 시작 및 끝에서의 하나 이상의 짧아진(감소된-듀티-사이클) 펄스들의 배치를 포함한다. 이들 방법들은 고조파 감소에 적용가능하지만, 개별적인 펄스 지속기간들의 조정은 고-주파수 변환기에서 구현하는데 도전일 수 있다. 따라서, 출력 ESR로 인한 고조파 콘텐트를 감소시키는 일 대안적인 방법을 이용하는 것이 유용하다.
일 실시예는 전압 조절기를 포함한다. 전압 조절기는 제 1 전압 공급장치와 공통 노드 사이에 접속된 직렬 스위치 요소로서, 복수의 분할된 직렬 스위치 요소들을 포함하는, 상기 직렬 스위치 요소, 제 2 전압 공급장치와 공통 노드 사이에 접속된 션트 스위치 요소, 및 직렬 스위치 요소 및 션트 스위치 요소의 폐쇄 및 개방을 제어하여, 공통 노드에서 스위칭 전압을 생성하는 스위칭 제어기를 포함한다. 스위칭 제어기는 유휴 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 복수의 분할된 직렬 스위치 요소들 중 어느 것도 활성이 아닌, 상기 유휴 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하고, 버스트 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 복수의 분할된 직렬 스위치 요소들 중 N개가 활성인, 상기 버스트 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하며, 전이 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 복수의 분할된 직렬 스위치 요소들 중 M개가 활성인, 상기 전이 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하도록 동작하고, M은 N 미만이다.
또 다른 실시예는 전압 조절기를 포함한다. 전압 조절기는 제 1 전압 공급장치와 공통 노드 사이에 접속된 직렬 스위치 요소로서, 복수의 분할된 직렬 스위치 요소들을 포함하는, 상기 직렬 스위치 요소, 제 2 전압 공급장치와 공통 노드 사이에 접속된 션트 스위치 요소, 및 직렬 스위치 요소 및 션트 스위치 요소의 폐쇄 및 개방을 제어하여, 공통 노드에서 스위칭 전압을 생성하는 스위칭 제어기를 포함한다. 스위칭 제어기는 유휴 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 복수의 분할된 직렬 스위치 요소들 중 어느 것도 활성이 아니고, 직렬 스위치 요소의 직렬 저항은 값(Roff)인, 상기 유휴 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하고, 버스트 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 직렬 스위치 요소의 직렬 저항은 값(Ron)인, 상기 버스트 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하며, 전이 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 직렬 스위치 요소의 직렬 저항은 값(Ron1)이고, Ron1은 Ron보다 크고, Ron1은 Roff 미만인, 상기 전이 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하도록 동작한다.
또 다른 실시예는 전압 조절기를 포함한다. 전압 조절기는 제 1 전압 공급장치와 공통 노드 사이에 접속된 직렬 스위치 요소, 제 2 전압 공급장치와 공통 노드 사이에 접속된 션트 스위치 요소로서, 복수의 분할된 션트 스위치 요소들을 포함하는, 상기 션트 스위치 요소, 및 직렬 스위치 요소 및 션트 스위치 요소의 폐쇄 및 개방을 제어하여, 공통 노드에서 스위칭 전압을 생성하는 스위칭 제어기를 포함한다. 스위칭 제어기는 유휴 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 복수의 분할된 션트 스위치 요소들 중 어느 것도 활성이 아닌, 상기 유휴 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하고, 버스트 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 복수의 분할된 션트 스위치 요소들 중 L개가 활성인, 상기 버스트 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하며, 전이 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하는 것으로서, 복수의 분할된 션트 스위치 요소들 중 K개가 활성이고, K는 L 미만인, 상기 전이 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하도록 동작한다.
또 다른 실시예는 조절된 전압을 생성하는 방법을 포함한다. 방법은 직렬 스위치 요소 및 션트 스위치 요소의 제어된 폐쇄 및 개방을 통해 조절된 전압을 생성하는 단계로서, 직렬 스위치 요소는 제 1 전압 공급장치와 공통 노드 사이에 접속되고, 션트 스위치는 공통 노드와 제 2 공급 전압 사이에 접속되는, 상기 조절된 전압을 생성하는 단계를 포함하고, 직렬 스위치 요소는 복수의 분할된 직렬 스위치 요소들을 포함한다. 직렬 스위치 요소 및 션트 스위치 요소의 제어된 폐쇄 및 개방은 복수의 분할된 직렬 스위치 요소들 중 어느 것도 활성이 아닌 유휴 상태, 복수의 분할된 직렬 스위치 요소들 중 N개가 활성인 버스트 상태, 및 복수의 분할된 직렬 스위치 요소들 중 M개가 활성인 전이 상태를 포함하며, M은 N 미만이다.
도 1은 스위칭된-모드 DC-DC 변환기의 일 실시예의 일례를 도시한 도면.
도 2는 도 1의 스위칭된-모드 DC-DC 변환기의 스위치들에 대한 스위치 제어 파형들의 예들을 도시한 도면.
도 3은 PSM 동작 동안 스위치 노드 전압의 시간-의존 변동을 단순화된 형태로 도시하고, 또한 결과로 발생하는 평균 출력 전압을 도시한 도면.
도 4는 출력 커패시터와 연관된 등가 직렬 저항(ESR) 및 인덕턴스(ESL)를 포함하는 일 예시적인 스위칭된-모드 DC-DC 변환기를 도시한 도면.
도 5는 48MHz 스위칭 주파수를 갖는 벅 변환기에 대한 펄스-스키핑 모드 버스트 동안 측정된 출력 전압을 도시한 도면.
도 6은 어떠한 ESL 또는 ESR 효과들도 갖지 않은 이상적인 PSM 변환기와 비교하여, 도 5에 묘사된 충전 파형을 갖는 PSM 동작으로부터 야기된 출력 잡음 스펙트럼의 단순화된 분석 추정치를 도시한 도면.
도 7은 일 실시예에 따라, 복수의 분할된 직렬 스위치 요소들을 포함하는 직렬 스위치 요소와 션트 스위치 요소를 포함하는 벅 변환기를 도시한 도면.
도 8은 일 실시예에 따라, 버스트 모드, 전이 모드 및 유휴 모드에 대한 PSM 동작 동안 스위치 노드 전압의 시간-의존 변동을 단순화된 형태로 도시하고, 버스트 모드, 전이 모드 및 유휴 모드에 대한 결과로 발생하는 평균 출력 전압을 도시한 도면.
도 9는 분할에서의 변화들이 버스트 거동(behavior)을 제어하는, PSM 버스트 관리의 일 실시예를 묘사하는 흐름도.
도 10은 분할에서의 변화들 및 듀티 사이클이 버스트 거동을 제어하는, 제 2 실시예를 묘사하는 흐름도.
도 11은 설명된 실시예들에 따라, 버스트 거동을 제어하기 위해 활성 SW1 및 SW2 세그먼트들의 수의 변화들을 이용하여, 펄스-스키핑 모드에서 70MHz 변환기의 시뮬레이팅된 출력 전압을 도시한 도면.
도 12는 설명된 실시예들에 따라 및 상기 설명된 실시예들 없이, 70MHz 변환기에 대한 측정된 상대 출력 전압을 도시한 도면.
도 13은 설명된 실시예들에 따라 및 상기 설명된 실시예들 없이, 70MHz 스위칭된-모드 변환기의 출력 스펙트럼의 분석 추정치들을 도시한 도면.
도 14는 설명된 실시예들에 따라 및 상기 설명된 실시예들 없이, 70MHz 스위칭된-모드 변환기를 전압 소스로서 이용하여, 라디오-주파수 전력 증폭기의 측정된 출력 스펙트럼들을 도시한 도면.
설명된 실시예들은 전압 조절기의 하나 이상의 스위치 요소들의 분할을 포함한다. 스위치 요소들의 분할들은 출력 등가 직렬 저항(ESR)으로 인한 고조파 콘텐트를 감소시키기 위해 선택적으로 활성화된다.
약 48MHz의 스위칭 주파수를 갖는 변환기에 대한 측정된 버스트 출력 전압의 일례가 도 5에 묘사된다. 다른 필터링 구성요소들의 효과들에 의해 어느 정도 왜곡된 개별적인 스위칭 전이들은 필터링 구성요소들의 유한 ESL로 인한, 기간 약 21nsec 동안 출력 전압(510)의 변동들로 보여질 수 있다. 또한, 출력 전압은 점선(520)으로서 도시된 바와 같이, 커패시터 ESR을 통해 흐르는 충전 전류로 인한, 출력 커패시터로 전달된 전하에 대응하는 값 이상으로 상승한다. 버스트의 끝에서, 스위치들이 턴 오프하고, 충전 전류는 제로로 빠르게 강하하고, 이는 출력 전압에서의 갑작스런 변화(530)를 야기한다.
결과로 발생하는 갑작스런 스텝은 변환기 출력에서의 광대역 잡음의 증가를 생성한다. 삽도(610)로 도시된, 이상화된 PSM 삼각파에 대한 전력 스펙트럼의 분석 추정치들, 및 삽도(620)로 도시된, 갑작스런 스텝을 갖는 삼각파는 도 6에 묘사된다. ESR 램프의 부가는 PSM 기간에 비해 고 주파수들에서의 고조파 콘텐트의 실질적인 증가를 생성한다. 설명된 실시예들은 도 5에서 관측된 출력 전압에서의 갑작스런 스텝의 억제를 제공하고, 그에 의해 도 6에 도시된 것과 같은 광대역 잡음을 감소시키거나 제거한다.
일 실시예에서, 적어도 직렬 스위치(SW1)는 복수의 세그먼트들로 분할되고, 그들 각각은 스위칭에 참석할 수 있거나(활성) 그 세그먼트가, 다른 세그먼트들이 개방 및 폐쇄(유휴) 사이에서 교번할 때 개방된 상태로 남는 비활성 상태로 남을 수 있다; 션트 스위치(SW2)는 또한 유사한 방식으로 분할될 수 있다.
도 7은 직렬 스위치 요소(710) 및 션트 스위치 요소(712)를 포함하는 벅 변환기를 보여주고, 직렬 스위치 요소(710)는 일 실시예에 따라 복수의 분할된 직렬 스위치 요소들(s1-0, s1-1, s1-2, s1-3)을 포함한다. 도시된 바와 같이, 직렬 스위치 요소(710)는 제 1 전압 공급장치(720)와 공통 노드(721) 사이에 접속된다. 션트 스위치 요소(712)는 제 2 전압 공급장치(722)와 공통 노드(721) 사이에 접속된다. 스위칭 제어기(730)는 직렬 스위치 요소(710) 및 션트 스위치 요소(712)의 폐쇄 및 개방을 제어하여, 공통 노드(721)에서 스위칭 전압(VSW)을 생성한다.
이 유형의 분할된 스위치는 US 8,233,250에 설명되고, 단순화된 예는 도 7에 개략적으로 묘사된다. 도 7에서, s1-0 내지 s1-4는 SW1의 4개의 독립적으로 어드레싱가능한 세그먼트들을 나타내고, s2-0 내지 s2-4는 SW2의 4개의 독립적으로 어드레싱가능한 세그먼트들을 나타낸다. 도 7은 SW1에서 이용되는 NMOS 디바이스들을 보여주지만, PMOS 디바이스들이 또한 이용될 수 있다. 각각의 세그먼트는, 특정 세그먼트가 활성이 아닐 때, 연관된 구동기 회로를 유휴로 유지하기 위해 제어 회로(도시되지 않음)로, 독립적으로 구동된다. 도 7에서, 4개의 세그먼트들이 묘사되지만, 더 많거나 더 적은 세그먼트들이 이용될 수 있고, 세그먼트들의 수는 SW1 및 SW2에 대해 상이할 수 있다. SW1이 PMOS 트랜지스터들을 이용하여 구현되고, SW2가 NMOS 트랜지스터들을 이용하여 구현되는 경우에서, SW1 및 SW2에 대해 상이한 수들의 활성 세그먼트들을 이용하는 것이 이로울 수 있다.
적어도 일부 실시예들에 대해, 스위칭 제어기(730)는 유휴 상태에서 직렬 스위치 요소(710) 및 션트 스위치 요소(712)를 제어하도록 동작하고, 복수의 분할된 직렬 스위치 요소들(s1-0, s1-1, s1-2, s1-3) 중 어느 것도 활성이 아니다. 게다가, 스위칭 제어기(730)는 버스트 상태에서 직렬 스위치 요소(710) 및 션트 스위치 요소(712)를 제어하도록 동작하고, 복수의 분할된 직렬 스위치 요소들(s1-0, s1-1, s1-2, s1-3) 중 N개가 활성이다. 게다가, 스위칭 제어기(730)는 전이 상태에서 직렬 스위치 요소 및 션트 스위치 요소를 제어하도록 동작하고, 복수의 분할된 직렬 스위치 요소들 중 M개가 활성이고, M은 N 미만이다. 설명된 실시예들에 대해, 분할된 활성 직렬 스위치 요소들은 직렬 스위치 요소의 폐쇄 및 개방을 위해 제어가능하다. 출력 전압(VOUT)은 전압 조절기의 부하(Rload)에서 생성된다.
도 8은 일 실시예에 따라, 버스트 모드, 전이 모드 및 유휴 모드에 대한 PSM 동작 동안 스위치 노드 전압(자취(810))의 시간-의존 변동을 단순화된 형태로 보여준다. 부가적으로, 도 8은 일 실시예에 따라, 버스트 모드, 전이 모드 및 유휴 모드에 대한 결과로 발생하는 평균 출력 전압(자취(820))을 보여준다. 도시된 바와 같이, 스위칭 전압(Vsw)은 유휴 상태 동안이 아닌, 버스트 상태 및 전이 상태 동안 스위칭 제어기(730) 스위치들에 의해 제어된다. 게다가, 스위칭 제어기(730)는 버스트 상태보다 전이 상태 동안 상이한 수의 분할된 직렬 스위치 요소들(s1-0, s1-1, s1-2, s1-3)을 활성인 것으로 선택한다. 예를 들면, 스위칭 제어기(730)는 버스트 상태 동안 모든 분할된 직렬 스위치 요소들(s1-0, s1-1, s1-2, s1-3)을 활성인 것으로 선택할 수 있지만, 전이 상태 동안 분할된 직렬 스위치 요소들(s1-0, s1-1, s1-2, s1-3) 중 2개를 활성인 것으로 단지 선택할 수 있다.
적어도 일부 실시예들에 대해, 스위칭 제어기(730)는, 출력 전압(VOUT)이 VMIN 임계치 미만일 때 전압 조절기를 유휴 상태로부터 버스트 상태로 전이시키도록 동작한다. 적어도 일부 실시예들에 대해, 스위칭 제어기(730)는, 출력 전압(VOUT)이 VMAX 임계치보다 클 때 버스트 상태로부터 전이 상태로 전이시키도록 동작한다. 적어도 일부 실시예들에 대해, 스위칭 제어기(730)는 미리 결정된 수의 스위칭 사이클들 후에 전이 상태로부터 유휴 상태로 전이시키도록 동작한다. 적어도 일부 실시예들에 대해, 스위칭 제어기(730)는 미리 결정된 양의 시간 후에 전이 상태로부터 유휴 상태로 전이시키도록 동작한다.
적어도 일부 실시예들에 대해, 전이 상태는 복수의 단계들을 포함하고(단계는 전이 상태의 시간의 일부이다), 각각의 단계들은 활성인 상이한 수의 분할된 직렬 스위치 요소들의 선택을 포함한다. 일 실시예에 대해, 활성인 상이한 수의 분할된 직렬 스위치 요소들은 버스트 상태와 유휴 상태 사이의 시간을 감소시킨다.
적어도 일부 실시예들에 대해, 직렬 스위치 요소 및 션트 스위치 요소의 폐쇄 및 개방의 듀티 사이클(기본적으로, 스위칭 전압(VSW))은 전이 상태 동안 감소한다. 게다가, 적어도 일부 실시예들에 대해, 직렬 스위치 요소 및 션트 스위치 요소의 폐쇄 및 개방의 듀티 사이클은 전이 상태의 복수의 단계들 각각에 대해 감소한다.
적어도 일부 실시예들에 대해, 션트 스위치 요소는 복수의 분할된 션트 스위치 요소들을 포함하고, 복수의 분할된 션트 스위치 요소들 중 어느 것도 유휴 상태 동안 활성이 아니고, 복수의 분할된 션트 스위치 요소들 중 L개는 버스트 상태 동안 활성이고, 복수의 분할된 직렬 스위치 요소들 중 K개는 전이 상태 동안 활성이며, K는 L 미만이다. 즉, 분할된 활성 션트 스위치 요소들의 수는 버스트 상태 동안 보다 전이 상태 동안에 적다.
많은 수의 세그먼트들이 활성일 때, 실질적인 구동기 전력은 이용되어 스위치 상태를 변화시키지만, 온 상태의 직렬 기생 저항(Rpar,SW)이 최소화된다. 활성 세그먼트들의 수가 감소됨에 따라, 전체 스위치의 직렬 저항이 증가된다. 스위치들이 현재 출력 전압에 대응하는 듀티 사이클보다 높은 듀티 사이클로 동작될 때, 평균 출력 전류는 대략 다음으로 시간들의 순서(times of order)(Lout/Rpar)에 따라 상승한다.
Figure pct00002
여기서, 총 기생 저항(Rpar)은 스위치 세그먼트들(Rpar ,SW)로 인한 기생 저항 및 인덕터의 등가의 직렬 저항(Rpar , ind)의 합이다(커패시터(ESR)가 또한 존재하지만, 일반적으로 Rpar , ind와 비교하여 적다). 병렬의 n개의 실질적으로 동일한 세그먼트들의 저항이 단일 세그먼트의 저항과 비교하여 대략 1/n로 감소될 것임이 예상된다. 주어진 시간에서 활성이 된 세그먼트들의 수는 전체 스위치의 기생 저항을 조정하기 위해 이용될 수 있다; 적은 수의 세그먼트들이 이용 중일 때, 저항은 증가되고, 피크 충전 전류는 감소했다. 따라서, 충전 전류, 및 결과적으로 출력 전압에 대한 커패시터(ESR)의 효과는 활성 세그먼트들의 수를 감소시킴으로써 감소될 수 있다.
일 예시적인 실시예가 도 9에 요약된다. 변환기는 사이클의 시작에서 이미 PSM 동작에 진입했다고 추정된다(단계(910)). 스위치들은 유휴로 유지되고, 이는 그 외에 스위치 상태를 변경하기 위해 이용된 전력을 절약한다. 이 유휴 상태에서, 스위치들 둘 모두는 개방되고, 입력 및 출력 노드들은 격리된다(전력 소비를 감소시키기 위한 다양한 다른 준비(provision)들은 또한, 변환기의 아키텍처 및 애플리케이션의 요구조건들에 의존하여 취해질 수 있다). 출력 전압은, 부하 전류가 출력 전압이 더 낮은 히스테리시스 임계치(hysteresis threshold)에 도달할 때까지 출력 커패시턴스를 방전할 때, 느리게 강하하는 것으로 추정된다. 이 처리는 전형적으로 스위칭 시간(TSW)에 비해 긴 시간을 요구한다. 출력 전압은 예로서, 히스테리틱(hysteretic) 비교기 또는 다른 종래의 수단에 의해 모니터링되고, 디지털 또는 아날로그 입력을 통해 변환기로부터 요청된 타겟 출력 전압과 비교된다(단계(920)).
변환기의 출력 전압이 히스테리시스 임계치 아래로 강하할 때, 스위치들은 출력 커패시턴스를 재충전하기 위해 다시 활성으로 되어야 한다(단계(930)). 변환기는 출력 커패시턴스를 충전하기 위해 충분히 높지만, 초과 인덕터 전류를 생성하기 위해서 만큼 높지 않은 듀티 사이클에서 동작해야 한다. 이 목적을 성취하기 위한 일 예시적인 방법은 입력 전압에 대한 타겟 출력 전압의 비를 D-인자(Df>1)와 곱하여, 증가된 공칭 출력 전압에 대응하는 듀티 사이클(D)을 생성한다. Df의 값은 주어진 변환기 및 애플리케이션에 대해 조정된다. 기준 입력에 대한 고정 전압의 부가와 같은, 다양한 대안적인 수단이 또한 이용될 수 있다. SW1의 고정된 수의 세그먼트들(Nseg,burst)은 단계들(930 및 940) 동안 활성이다. Nseg ,burst의 값은 효율성 및 충전 시간을 최적화하기 위해 선택된다. SW2는 또한 분할될 수 있고, 이용가능한 세그먼트들의 서브세트 또는 전부는 효율성을 최적화하기 위해 필요한 대로 단계(930) 동안 이용될 수 있다.
활성 기간 동안, 출력 전압은 상위 히스테리시스 임계치(VMAX)에 대해 비교된다(단계(940)). 출력 전압이 상위 히스테리시스 임계치에 도달할 때, 버스트 전이의 제 1 단계가 개시된다. 단계 파라미터(Stage parameter)는 1로 설정되고(단계(950)), 활성 세그먼트들의 수가 감소된다(단계(960)). 예시적인 실시예에서, 세그먼트들의 수는 각각의 새로운 단계에 대해 2의 배수만큼 감소되지만, 각각의 단계에서 활성 세그먼트들의 수에서의 선형 증가와 같은, 다른 접근법들이 또한 이용될 수 있다. 스위치들은, 본 명세서에서 m으로 표시된, 고정된 정수의 스위칭 사이클들에 대해 활성 상태로 지속된다(단계(970)). m의 값이 파라미터 단계에 의존할 수 있음에 주의한다. 고정 시간이 또한, 이용될 수 있다. 단계가 아직 최대 목표치(desired value)(Maxphase)와 같지 않으면(단계(980)), 활성 세그먼트들의 수는 다시 감소되고 또 다른 m개의 스위칭 사이클들, 또는 등가물이 수행된다. 단계=Maxphase이면, 스위치들은 유휴 상태로 리턴되고(단계(910)), 출력 전압은, 더 낮은 히스테리시스 임계치(VMIN)에 도달되거나, PSM 동작이 종료될 때까지 다시 방전하도록 허용된다.
일 대안적인 실시예에서, 세그먼트 감소는 듀티 인자(Df)의 수정을 통해, 듀티 사이클의 변화들과 조합될 수 있다. 일 예시적인 실시예는 도 10에 묘사된다. 듀티 인자는 단계 1에 진입할 때 미리 결정된 양(
Figure pct00003
)만큼 감소된다(단계(1050)). 일 실시예에서, 듀티 인자는 각각의 연속적인 단계에 대해 고정 또는 가변 증가 만큼 감소될 수 있다.
SW1 및 SW2의 실제 듀티 사이클이 각각의 단계에서 요청된 값으로 빠르게 조정하는 것을 허용하도록 전이 상태 절차(단계들(1050 내지 1080)) 동안 듀티 사이클을 제어하기 위해 이용된 수단의 응답 시간을 변경하는 것이 또한 바람직할 수 있다. 도 10의 실시예에서, 듀티 인자는 전이 상태 절차(단계(1050 내지 1080))의 시작에서 한번 감소되지만, 일 대안적인 실시예에서, 듀티 인자는, 단계 파라미터가 증가될 때마다 단계들에서 감소된다. 단계들(1010 내지 1040)은 단계들(910 내지 940)과 유사하다.
설명된 실시예들이 본 명세서에서 분할된 스위치의 세그먼트들의 활성화를 이용할지라도, 스위치 기생 온(on)-저항을 조정하는 다른 수단이 또한 이용될 수 있다. 예를 들면, MOS 트랜지스터가 스위치로서 이용될 때, 트랜지스터의 저항은, 트랜지스터가 턴 온되는 동안에 인가된 게이트 전압을 변화시킴으로써 조정될 수 있다. 적은 드레인 전압을 갖는 n-채널(NMOS) 디바이스에 대해,
Figure pct00004
이고, 여기서 Ron=Rpar ,SW는 저-장(low-field) 저항이고, μeff는 효과적 캐리어 이동도이다. W는 디바이스 폭이고, L은 게이트 길이이고, Vg는 게이트 전압이고, Vth는 임계치 전압이며, VD는 드레인 전압이다. 유사한 고려들이 PMOS 트랜지스터들, 또는 MESFET 디바이스들에 적용된다. 도 9 또는 도 10에 도시된 바와 같이 동작의 각각의 단계 동안, 복수의 활성 세그먼트들 대신에, 또는 상기 복수의 활성 세그먼트들에 더하여 게이트 전압을 변화시킴으로써, 충전 전류 및 ESR 전압의 점진적인 감소의 원하는 목적이 성취될 수 있다.
예 1
약 70MHz의 스위칭 주파수를 갖는 변환기에 대한 설명된 실시예들의 결과들의 시뮬레이팅된 예는 도 11에 묘사되고, 여기서 SW1 및 SW2 둘 모두는 16개의 세그먼트들을 갖고 구성된다. 출력 전압(1110)은 0부터 약 750nsec까지 PSM 버스트 동안 상승하도록 보여진다. 원하는 히스테리시스 레벨에 도달될 때, SW1의 활성 세그먼트들의 수는, 도 9에서 설명된 방법에 따라, 스위칭이 종료된 후에 16으로부터 8, 4, 및 2 세그먼트들까지 2의 배수들만큼 감소된다. 이 경우에, SW2의 세그먼트들의 수가 또한 조정되지만, 가능할 때 SW1에서 이용된 세그먼트들의 수보다 2배 많이 유지된다. 각각의 단계에 대한 분할의 선택은 저항과 구동기 전력 사이의 트레이드오프(tradeoff)에 의존하고, 주어진 칩 및 애플리케이션에 특정하다. 결과적으로, 출력 전압이 도 5에서 관측된 바와 같이 급격하게 강하하기보다, 고 히스테리시스 한계에서 타겟 값으로 서서히 전이함(자취(1120))이 분명하다.
예 2
도 12는 설명된 실시예들의 이용에 따라 및 상기 설명된 실시예들의 이용 없이, 70MHz 벅 변환기의 측정된 출력 전압을 보여주고, 여기서 SW1 및 SW2는 둘 모두 16개의 세그먼트들로 구성된다. 여기서의 전압들이 도 5 또는 도 11에서 이용된 시간눈금보다 큰 시간눈금 상에 디스플레이되고 저역 통과 디스플레이 필터에 영향을 받아서, 개별적인 스위칭 이벤트들로 인한 변동들이 보이지 않게 됨을 주의한다. 출력 전압 자취들(1210 및 1220)은 명료성을 위해 서로로부터 상쇄된다; 둘 모두의 경우들에 대해, DC 평균 전압은 약 1.1V이다. ("램프 없음(no ramp)"으로 라벨링된) 자취(1210)는 디폴트 구성에서의 출력 전압을 묘사하고, 여기서 모든 16개의 세그먼트들은 PSM 버스트 동안 온되고, 즉각적인 출력 전압이 공칭 타겟에 도달할 때 갑자기 스위칭 오프된다. 출력 전압이 도 5에서 관측된 거동과 유사하게, 스위칭의 종료 시에 약 40mV만큼 갑자기 강하함이 분명하다. ("램프"로 라벨링된) 자취(1220)는 다른 유사한 동작 상태들 하에서, 이용 시에 도 10에 따른 설명된 실시예들을 포함하는 동일한 변환기의 출력 전압을 보여준다. 도 10의 단계들(1050 내지 1080)의 전문용어를 이용하여, 단계들(1, 2, 및 3)은 전이 상태(1225) 동안 이용되고; 즉, Maxstage=3이다. 버스트 상태(단계들(1030 및 1040)) 동안 이용된 D-인자 값은 1.1이다; 이 값은 단계 1에서 1.0으로 감소되고(단계(1050)), 단계들(2 및 3)을 통해 그 값으로 유지된다. 버스트 상태 동작(단계들(1030 및 1040))에서, 스위치들 둘 모두의 모든 16개의 세그먼트들은 활성이다. 20 스위칭 사이클들(약 300ns) 동안 지속되는, 전이 상태의 단계 1에서, 8개의 SW1 세그먼트들이 활성이다. 단계 2에서, 4개의 SW1 세그먼트들 및 8개의 SW2 세그먼트들이 활성이고; 단계 3에서, 2개의 SW1 세그먼트들 및 4개의 SW2 세그먼트들이 활성이다. 단계들(2 및 3)은 각각 5 스위칭 사이클들 또는 약 75nsec 동안 지속된다. 복제 듀티 사이클 제어 회로의 응답 시간은 또한 전이 상태(단계들(1 내지 3)) 동안 정상 동작에서 약 300ns로부터 200nsec로 감소된다.
충전의 끝에서 큰 스텝이 제거되었고, 약 13mV의 작은 스텝이, 단계 3이 종료될 때 남아 있음이(단계(1080)) 자취(1220)로부터 분명하다. 도 13은 삽도들(1310(자취(1210)로 도시된 바와 같은 디폴트 PSM 동작에 대응하는) 및 1320(자취(1220)로 도시된 바와 같은, 설명된 실시예들의 이용을 통한))에 도시된 단순화된 삼각파형들에 기초한, 변환기의 결과로 발생하는 출력 스펙트럼의 분석 추정치를 묘사한다. 설명된 실시예들이 5 내지 20MHz의 주파수 범위의 출력 잡음에서의 약 10 내지 15dB 개선들을 제공해야함이 분명하다.
도 12의 변환기에 의해 구동된, 변조된 광대역 CDMA(WCDMA) 신호를 운반하는, 전력 증폭기의 측정된 출력 스펙트럼들이 도 14에 도시된다. 자취(1410)는 디폴트 PSM 동작 모드를 이용하여, 자취(1210)에 대응한다. 자취(1420)는 설명된 실시예들을 이용하여, 자취(1220)에 대응한다. 캐리어의 약 10MHz 내의 증폭기의 출력 스펙트럼은 의도된 신호의 비선형 왜곡에 의해 지배되고, PSM 동작의 변화에 의해 영향을 받지 않는다. 10MHz보다 큰 주파수 상쇄들에 대해, 전력 증폭기 왜곡 곱들은 더 적게 되고, PSM 동작의 개선들의 효과는 분명해진다. 설명된 실시예들(1420)의 방법은 캐리어로부터의 10과 25MHz 사이에서, 종래 동작(1410)에 비해 약 6dB 개선을 제공하도록 보여진다. 얻어진 개선들이 나머지 전력 증폭기 왜곡 곱들, 광대역 증폭기 잡음, 및 기기 잡음에 의해 제한될 수 있음이 주의되어야 한다.
특정 실시예들이 설명되고 도시되었을지라도, 실시예들은 그렇게 설명되고 도시된 특정 형태들 및 장치들로 제한되어서는 안된다.
710: 직렬 스위치 요소 712: 션트 스위치 요소
720: 제 1 전압 공급장치 721: 공통 노드
722: 제 2 전압 공급장치 730: 스위칭 제어기

Claims (24)

  1. 전압 조절기에 있어서:
    제 1 전압 공급장치와 공통 노드 사이에 접속된 직렬 스위치 요소로서, 복수의 분할된 직렬 스위치 요소들을 포함하는, 상기 직렬 스위치 요소;
    제 2 전압 공급장치와 상기 공통 노드 사이에 접속된 션트(shunt) 스위치 요소; 및
    상기 직렬 스위치 요소 및 상기 션트 스위치 요소의 폐쇄 및 개방을 제어하여, 상기 공통 노드에서 스위칭 전압을 생성하는 스위칭 제어기를 포함하고,
    상기 스위칭 제어기는:
    유휴 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하는 것으로서, 상기 복수의 분할된 직렬 스위치 요소들 중 어느 것도 활성이 아닌, 상기 유휴 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하고;
    버스트 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하는 것으로서, 상기 복수의 분할된 직렬 스위치 요소들 중 N개가 활성인, 상기 버스트 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하며;
    전이 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하는 것으로서, 상기 복수의 분할된 직렬 스위치 요소들 중 M개가 활성인, 상기 전이 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하도록 동작하고, M은 N 미만인, 전압 조절기.
  2. 제 1 항에 있어서,
    단지 분할된 활성 직렬 스위치 요소들은 상기 직렬 스위치 요소의 폐쇄 및 개방을 위해 제어가능한, 전압 조절기.
  3. 제 1 항에 있어서,
    출력 전압은 상기 전압 조절기의 부하에서 생성되는, 전압 조절기.
  4. 제 3 항에 있어서,
    상기 스위칭 제어기는, 상기 출력 전압이 VMIN 임계치 미만일 때 상기 유휴 상태로부터 상기 버스트 상태로 전이시키도록 동작하는, 전압 조절기.
  5. 제 3 항에 있어서,
    상기 스위칭 제어기는, 상기 출력 전압이 VMAX 임계치보다 클 때 상기 버스트 상태로부터 상기 전이 상태로 전이시키도록 동작하는, 전압 조절기.
  6. 제 3 항에 있어서,
    상기 스위칭 제어기는 미리 결정된 수의 스위칭 사이클들 후에 상기 전이 상태로부터 상기 유휴 상태로 전이시키도록 동작하는, 전압 조절기.
  7. 제 3 항에 있어서,
    상기 스위칭 제어기는 미리 결정된 양의 시간 후에 상기 전이 상태로부터 상기 유휴 상태로 전이시키도록 동작하는, 전압 조절기.
  8. 제 1 항에 있어서,
    상기 전이 상태는 복수의 단계들을 포함하고, 각각의 단계들은 활성인 상이한 수의 분할된 직렬 스위치 요소들의 선택을 포함하고, 상이한 수는 상기 버스트 상태와 상기 유휴 상태 사이의 시간을 감소시키는, 전압 조절기.
  9. 제 1 항에 있어서,
    상기 직렬 스위치 요소 및 상기 션트 스위치 요소의 폐쇄 및 개방의 듀티 사이클은 상기 전이 상태 동안 감소하는, 전압 조절기.
  10. 제 9 항에 있어서,
    상기 직렬 스위치 요소 및 상기 션트 스위치 요소의 폐쇄 및 개방의 듀티 사이클은 상기 전이 상태의 복수의 단계들 각각에 대해 감소하는, 전압 조절기.
  11. 제 1 항에 있어서,
    상기 션트 스위치 요소는 복수의 분할된 션트 스위치 요소들을 포함하고, 상기 복수의 분할된 션트 스위치 요소들 중 어느 것도 상기 유휴 상태 동안 활성이 아니고, 상기 복수의 분할된 션트 스위치 요소들 중 L개는 상기 버스트 상태 동안 활성이고, 상기 복수의 분할된 직렬 스위치 요소들 중 K개는 상기 전이 상태 동안 활성이며, K는 L 미만인, 전압 조절기.
  12. 전압 조절기에 있어서:
    제 1 전압 공급장치와 공통 노드 사이에 접속된 직렬 스위치 요소로서, 복수의 분할된 직렬 스위치 요소들을 포함하는, 상기 직렬 스위치 요소;
    제 2 전압 공급장치와 상기 공통 노드 사이에 접속된 션트 스위치 요소, 및
    상기 직렬 스위치 요소 및 상기 션트 스위치 요소의 폐쇄 및 개방을 제어하여, 상기 공통 노드에서 스위칭 전압을 생성하는 스위칭 제어기를 포함하고,
    상기 스위칭 제어기는:
    유휴 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하는 것으로서, 상기 복수의 분할된 직렬 스위치 요소들 중 어느 것도 활성이 아니고, 직렬 스위치 요소의 직렬 저항은 값(Roff)인, 상기 유휴 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하고;
    버스트 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하는 것으로서, 상기 직렬 스위치 요소의 직렬 저항은 값(Ron)인, 상기 버스트 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하며;
    전이 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하는 것으로서, 상기 직렬 스위치 요소의 직렬 저항은 값(Ron1)이고, Ron1은 Ron보다 크고, Ron1은 Roff 미만인, 상기 전이 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하도록 동작하는, 전압 조절기.
  13. 전압 조절기에 있어서:
    제 1 전압 공급장치와 공통 노드 사이에 접속된 직렬 스위치 요소;
    제 2 전압 공급장치와 상기 공통 노드 사이에 접속된 션트 스위치 요소로서, 복수의 분할된 션트 스위치 요소들을 포함하는, 상기 션트 스위치 요소; 및
    상기 직렬 스위치 요소 및 상기 션트 스위치 요소의 폐쇄 및 개방을 제어하여, 상기 공통 노드에서 스위칭 전압을 생성하는 스위칭 제어기를 포함하고,
    상기 스위칭 제어기는:
    유휴 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하는 것으로서, 상기 복수의 분할된 션트 스위치 요소들 중 어느 것도 활성이 아닌, 상기 유휴 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하고;
    버스트 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하는 것으로서, 상기 복수의 분할된 션트 스위치 요소들 중 L개가 활성인, 상기 버스트 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하며;
    전이 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하는 것으로서, 상기 복수의 분할된 션트 스위치 요소들 중 K개가 활성이고, K는 L 미만인, 상기 전이 상태에서 상기 직렬 스위치 요소 및 상기 션트 스위치 요소를 제어하도록 동작하는, 전압 조절기.
  14. 조절된 전압을 생성하는 방법에 있어서:
    직렬 스위치 요소 및 션트 스위치 요소의 제어된 폐쇄 및 개방을 통해 상기 조절된 전압을 생성하는 단계로서, 상기 직렬 스위치 요소는 제 1 전압 공급장치와 공통 노드 사이에 접속되고, 상기 션트 스위치는 상기 공통 노드와 제 2 공급 전압 사이에 접속되는, 상기 조절된 전압을 생성하는 단계를 포함하고,
    상기 직렬 스위치 요소는 복수의 분할된 직렬 스위치 요소들을 포함하고;
    직렬 스위치 요소 및 션트 스위치 요소의 상기 제어된 폐쇄 및 개방은:
    상기 복수의 분할된 직렬 스위치 요소들 중 어느 것도 활성이 아닌 유휴 상태;
    상기 복수의 분할된 직렬 스위치 요소들 중 N개가 활성인 버스트 상태; 및
    상기 복수의 분할된 직렬 스위치 요소들 중 M개가 활성인 전이 상태를 포함하고, M은 N 미만인, 조절된 전압을 생성하는 방법.
  15. 제 14 항에 있어서,
    단지 분할된 활성 직렬 스위치 요소들은 상기 직렬 스위치 요소의 폐쇄 및 개방을 위해 제어가능한, 조절된 전압을 생성하는 방법.
  16. 제 14 항에 있어서,
    출력 전압은 상기 전압 조절기의 부하에서 생성되는, 조절된 전압을 생성하는 방법.
  17. 제 16 항에 있어서,
    상기 출력 전압이 VMIN 임계치 미만일 때 상기 유휴 상태로부터 상기 버스트 상태로 전이시키는 단계를 포함하는, 조절된 전압을 생성하는 방법.
  18. 제 16 항에 있어서,
    상기 출력 전압이 VMAX 임계치보다 클 때 상기 버스트 상태로부터 상기 전이 상태로 전이시키는 단계를 포함하는, 조절된 전압을 생성하는 방법.
  19. 제 16 항에 있어서,
    미리 결정된 수의 스위칭 사이클들 후에 상기 전이 상태로부터 상기 유휴 상태로 전이시키는 단계를 포함하는, 조절된 전압을 생성하는 방법.
  20. 제 16 항에 있어서,
    미리 결정된 양의 시간 후에 상기 전이 상태로부터 상기 유휴 상태로 전이시키는 단계를 포함하는, 조절된 전압을 생성하는 방법.
  21. 제 14 항에 있어서,
    상기 전이 상태는 복수의 단계들을 포함하고, 각각의 단계들은 활성인 상이한 수의 분할된 직렬 스위치 요소들의 선택을 포함하고, 상기 상이한 수는 상기 버스트 상태와 상기 유휴 상태 사이의 시간을 감소시키는, 조절된 전압을 생성하는 방법.
  22. 제 14 항에 있어서,
    상기 직렬 스위치 요소 및 상기 션트 스위치 요소의 폐쇄 및 개방의 듀티 사이클은 상기 전이 상태 동안 감소하는, 조절된 전압을 생성하는 방법.
  23. 제 14 항에 있어서,
    상기 직렬 스위치 요소 및 상기 션트 스위치 요소의 폐쇄 및 개방의 듀티 사이클은 상기 전이 상태의 복수의 단계들 각각에 대해 감소하는, 조절된 전압을 생성하는 방법.
  24. 제 14 항에 있어서,
    상기 션트 스위치 요소는 복수의 분할된 션트 스위치 요소들을 포함하고, 상기 복수의 분할된 션트 스위치 요소들 중 어느 것도 상기 유휴 상태 동안 활성이 아니고, 상기 복수의 분할된 션트 스위치 요소들 중 L개는 상기 버스트 상태 동안 활성이고, 상기 복수의 분할된 직렬 스위치 요소들 중 K개는 상기 전이 상태 동안 활성이며, K는 L 미만인, 조절된 전압을 생성하는 방법.
KR1020157024200A 2013-03-07 2014-02-27 전압 조절기의 펄스―스키핑 모드에서의 고―주파수 잡음의 감소 KR20150122672A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361773884P 2013-03-07 2013-03-07
US61/773,884 2013-03-07
US13/947,077 2013-07-21
US13/947,077 US20140253065A1 (en) 2013-03-07 2013-07-21 Reducing high-frequency noise in pulse-skipping mode of a voltage regulator
PCT/US2014/019159 WO2014137763A1 (en) 2013-03-07 2014-02-27 Reducing high-frequency noise in pulse-skipping mode of a voltage regulator

Publications (1)

Publication Number Publication Date
KR20150122672A true KR20150122672A (ko) 2015-11-02

Family

ID=51487049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157024200A KR20150122672A (ko) 2013-03-07 2014-02-27 전압 조절기의 펄스―스키핑 모드에서의 고―주파수 잡음의 감소

Country Status (4)

Country Link
US (1) US20140253065A1 (ko)
EP (1) EP2965162A1 (ko)
KR (1) KR20150122672A (ko)
WO (1) WO2014137763A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035625B2 (en) * 2009-12-23 2015-05-19 R2 Semiconductor Common cascode routing bus for high-efficiency DC-to-DC conversion
US9401645B1 (en) * 2015-03-29 2016-07-26 Jeng-Jye Shau Electrical voltage converter circuits
US10186961B2 (en) * 2016-09-26 2019-01-22 Maxim Integrated Products, Inc. System and method for output voltage overshoot suppression
CN107370504B (zh) * 2017-06-14 2020-02-21 华讯方舟科技（湖北）有限公司 一种微波变频电路及变频器
TWI719511B (zh) * 2019-06-24 2021-02-21 國立中山大學 Psm/pwm雙模式降壓轉換器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984569B2 (ja) * 2005-03-18 2012-07-25 富士通株式会社 スイッチングコンバータ
DE102006022845B4 (de) * 2005-05-23 2016-01-07 Infineon Technologies Ag Ansteuerschaltung für eine Schaltereinheit einer getakteten Leistungsversorgungsschaltung und Resonanzkonverter
US7492131B2 (en) * 2006-03-29 2009-02-17 Nvidia Corporation Variable drive switching regulator architecture
US9035625B2 (en) * 2009-12-23 2015-05-19 R2 Semiconductor Common cascode routing bus for high-efficiency DC-to-DC conversion
US8725218B2 (en) * 2011-03-25 2014-05-13 R2 Semiconductor, Inc. Multimode operation DC-DC converter

Also Published As

Publication number Publication date
EP2965162A1 (en) 2016-01-13
WO2014137763A1 (en) 2014-09-12
US20140253065A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
US10892686B2 (en) Hysteretic control for transformer based power converters
US8063615B2 (en) Synchronous rectifier control for synchronous boost converter
CN102077449B (zh) 电压转换器
US6215288B1 (en) Ultra-low power switching regulator method and apparatus
US7560909B2 (en) Power converter using extrapolative conductance mode control
US10778231B2 (en) Clock dividing frequency circuit, control circuit and power management integrated circuit
EP3320607B1 (en) Systems and methods for reducing switch stress in switched mode power supplies
US7271573B2 (en) Low loss DC/DC converter including a multi-level controller that applies a monotonic sequence of voltage levels
KR20150122672A (ko) 전압 조절기의 펄스―스키핑 모드에서의 고―주파수 잡음의 감소
CN104937847A (zh) 斜率补偿模块
US20140320104A1 (en) Advanced control circuit for switched-mode dc-dc converter
EP2378648A1 (en) Charge pump circuit with current peak noise reduction
US8089254B2 (en) Digital control of power converters
CN109997301B (zh) 用于控制dc-dc电压转换器的功率级的装置和方法
US10305377B2 (en) Digital controller for switched capacitor DC-DC converter
CN107370381A (zh) 多相位功率变换器及其相位对齐方法
CN104009630A (zh) 用于dc-dc转换器的经改进仿真电流斜坡
US20110204862A1 (en) Digital control method for improving heavy-to-light (step down) load transient response of switch mode power supplies
US20190013733A1 (en) Spread Spectrum Control Apparatus and Method
KR20090063135A (ko) 벅 스위칭 레귤레이터 및 방법
US20130106382A1 (en) Digital controller for switched capacitor dc-dc converter
US8861233B2 (en) Programmable switching for switched capacitor DC-DC converter
US10243460B2 (en) Method and apparatus for dynamic voltage transition control in semi-resonant and resonant converters
EP3312982B1 (en) Step-up/step-down dc/dc converter
US8847568B2 (en) Sample-point adjustment in a switching converter

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid