KR20150118167A - 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하는 시스템 및 방법 - Google Patents

다중 데이터 패킷 신호 트랜시버를 동시에 테스트하는 시스템 및 방법 Download PDF

Info

Publication number
KR20150118167A
KR20150118167A KR1020157023071A KR20157023071A KR20150118167A KR 20150118167 A KR20150118167 A KR 20150118167A KR 1020157023071 A KR1020157023071 A KR 1020157023071A KR 20157023071 A KR20157023071 A KR 20157023071A KR 20150118167 A KR20150118167 A KR 20150118167A
Authority
KR
South Korea
Prior art keywords
signal
data packet
signals
circuit
power
Prior art date
Application number
KR1020157023071A
Other languages
English (en)
Other versions
KR102097786B1 (ko
Inventor
크리스티안 볼프 올가아드
Original Assignee
라이트포인트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이트포인트 코포레이션 filed Critical 라이트포인트 코포레이션
Publication of KR20150118167A publication Critical patent/KR20150118167A/ko
Application granted granted Critical
Publication of KR102097786B1 publication Critical patent/KR102097786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Environmental & Geological Engineering (AREA)

Abstract

스칼라 및 벡터 신호 테스트가 분리되는, 다중 데이터 패킷 신호 트랜시버를 동시에 테스트 하는 시스템 및 방법. 다중 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 부분들의 벡터 신호 특성의 테스트를 수행하면서, 데이터 패킷 신호 트랜시버로부터 다중 데이터 패킷 신호의 스칼라 신호 특성을 동시에 테스트 하는 것이 수행되어, 모든 원하는 신호 테스트 수행을 위한 테스트 시간 감소를 요구할 수 있다.

Description

다중 데이터 패킷 신호 트랜시버를 동시에 테스트하는 시스템 및 방법{SYSTEM AND METHOD FOR TESTING MULTIPLE DATA PACKET SIGNAL TRANSCEIVERS CONCURRENTLY}
본 발명은 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하는 시스템 및 방법에 관한 것으로, 특히 최소한의 테스트 장비와 감소된 테스트 시간으로 이러한 피시험 장치(DUT)를 테스트하는 시스템 및 방법에 관한 것이다.
오늘날의 전자 장치의 다수는 접속 및 통신 목적 모두를 위해 무선 기술을 사용한다. 무선 장치가 전자기 에너지를 송수신하고 두 개 이상의 무선 장치가 자신의 신호 주파수 및 파워 스펙트럼 밀도에 의해 서로의 동작에 간섭할 가능성이 있기 때문에, 이들 장치들과 그 장치들의 무선 기술은 다양한 무선 기술 표준 규격을 준수해야 한다.
이러한 장치들을 설계할 때, 엔지니어들은 장치들에 포함된 무선 기술의 상술한 표준 기반 규격 각각을 이러한 장치들이 만족시키거나 또는 그것을 능가할 것을 보장하도록 특별히 유의한다. 추가로, 이들 장치가 추후에 대량으로 제조될 때, 이들 장치는, 장치들에 포함된 무선 기술 표준 기반 규격에 대해 상기 장치들이 따르는 것을 포함하면서, 제조 결함이 부적절한 동작을 일으키지 않는 것을 보장하도록 테스트된다.
이들 제조 및 조립에 후속하는 이들 장치의 테스트에 대해, 현재 무선 장치 테스트 시스템은 각각의 장치로부터 수신된 신호를 분석하는 서브시스템을 채용한다. 이러한 서브시스템은 일반적으로 적어도 장치에 의해 산출된 신호를 분석하기 위한 벡터 신호 분석기(VSA), 및 장치에 의해 수신되는 신호를 생성하는 벡터 신호 생성기(VSG)를 포함한다. VSA에 의해 수행되는 분석과 VSG에 의해 생성된 신호는 일반적으로 상이한 주파수 범위, 대역폭 및 신호 변조 특성을 가진 다양한 무선 기술 표준에 따라 다양한 장치를 테스트하는 데에 각각 이용될 수 있도록 프로그래밍가능하다.
무선 통신 장치 제조의 일부로서, 제품 비용 중 한 가지 중요한 구성 요소는 제조 테스트 비용이다. 일반적으로, 테스트 비용과 이러한 테스트를 수행하는데 필요한 시간 사이에는 직접적인 상관관계가 있다. 따라서, 시험의 정확성을 손상시키거나 또는 자본 설비 비용을 증가(예를 들면 테스트 장비, 또는 테스터의 복잡도 증가에 기인한 비용 증가)시키지 않고, 테스트 시간을 단축 시킬 수 있는 혁신이 중요하며, 특히 다수의 이러한 장치들이 제조되고 테스트 된다는 측면에서 상당한 비용 절감을 제공 할 수 있다.
본 발명에 따르면, 스칼라 및 벡터 신호 테스트가 분리되는 동시에 다중 데이터 패킷 신호 트랜시버를 테스트하는 시스템 및 방법이 제공된다. 다중 데이터 패킷 신호의 각각의 부분들의 벡터 신호 특성 테스트를 수행하면서, 상기 데이터 패킷 신호 트랜시버로부터 다중 데이터 패킷 신호의 스칼라 신호 특성을 동시에 테스트하는 것이 수행될 수 있고, 그에 의해 모든 원하는 신호 테스트를 수행하기 위해 더 적은 테스트 시간을 필요하도록 한다.
본 발명의 예시적인 실시예에 따르면, 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 테스트 시스템은: 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 적어도 각각의 스칼라 신호 특성을 나타내는 하나 이상의 제1 분석 신호를 제공함으로써 복수의 데이터 패킷 신호 트랜시버로부터의 복수의 데이터 패킷 신호에 응답하는 제1 신호 분석회로로서, 상기 복수의 데이터 패킷 신호의 각각은 복수의 데이터 패킷의 시퀀스의 각각의 부분들이 서로 상이한 신호 특성을 가지는 상기 복수의 데이터 패킷의 시퀀스를 포함하는 상기 제1 신호 분석회로; 상기 제1 신호 분석 회로에 결합되고, 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 각각의 부분들의 시퀀스를 포함하는 라우팅된 신호를 제공함으로써 상기 복수의 데이터 패킷 신호와 하나 이상의 제어 신호에 응답하는 신호 라우팅 회로; 및 상기 신호 라우팅 회로에 결합되고, 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 각각의 부분들의 적어도 각각의 벡터 신호 특성을 나타내는 하나 이상의 제2 분석 신호를 제공함으로써 상기 라우팅된 신호에 응답하는 제2 신호 분석 회로;를 포함한다.
본 발명의 또다른 예시적인 실시예에 따르면, 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하는 방법은: 복수의 데이터 패킷 신호 트랜시버로부터의 복수의 데이터 패킷 신호를 수신하는 단계로서, 상기 복수의 데이터 패킷 신호의 각각은 복수의 데이터 패킷의 시퀀스의 각각의 부분들이 서로 상이한 신호 특성을 가지는 상기 복수의 데이터 패킷의 시퀀스를 포함하는 상기 복수의 데이터 패킷 신호를 수신하는 단계; 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 각각의 스칼라 신호 특성을 나타내는 하나 이상의 제1 분석 신호를 제공하도록 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 적어도 각각의 스칼라 신호 특성을 측정하는 단계; 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 각각의 부분들의 시퀀스를 포함하는 라우팅된 신호를 제공하도록 상기 복수의 데이터 패킷 신호를 라우팅하는 단계; 및 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 각각의 부분들 중 각각의 적어도 각각의 벡터 신호 특성을 나타내는 하나 이상의 제2 분석 신호를 제공하도록 상기 라우팅된 신호를 분석하는 단계;를 포함한다.
도 1은 다중 데이터 패킷 신호 트랜시버를 테스트하기 위한 테스트 환경을 도시한다.
도 2는 도 1의 테스트 환경을 위한 데이터 패킷 신호 흐름을 나타낸다.
도 3은 본 발명의 예시적인 실시예에 따라 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 테스트 환경을 도시한다.
도 4는 도 3의 테스트 환경을 위한 데이터 패킷 신호의 흐름을 도시한다.
도 5는 도 3의 테스트 환경에 대한 또 다른 데이터 패킷의 신호 흐름을 도시한다.
도 6은 도 3의 테스트 환경을 사용하여 파워 스펙트럼 테스트를 수행할 때의 테스트 시간을 얼마나 감소시킬 수 있는지를 도시한다.
하기의 상세한 설명은 첨부 도면을 참조한 본 발명의 예시이다. 이러한 설명은 본 발명의 범위에 대한 예시이고 그에 대해 한정하는 것을 의도하지 않는다. 이러한 실시예들은 당업자로 하여금 본 발명을 실시할 수 있도록 충분히 상세히 기술되고, 다른 실시예들은 본 발명의 범위 및 취지를 벗어나지 않고서 일부 변형을 가지고 실시될 수 있다는 것이 이해될 것이다.
문맥으로부터 명시적으로 반대로 지시하지 않는다면 본 명세서 전체에서, 기술된 바와 같은 개별 회로 엘리먼트는 단수이거나 복수일 수 있다는 것이 이해될 것이다. 예를 들면, "circuit" 및 "circuitry"와 같은 용어들은 단일한 컴포넌트 또는 복수의 컴포넌트 중 어느 하나를 포함할 수 있으며, 이는 능동 및/또는 수동이고, 연결되거나 또는 그렇지 않으면 함께 결합되어(예를 들면 하나 이상의 집적회로 칩으로서) 기술된 기능을 제공한다. 추가로, "신호"라는 용어는 하나 이상의 전류, 하나 이상의 전압 또는 데이터 신호를 가리킨다. 도면 내에서, 유사하거나 연관된 엘리먼트들은 유사하거나 연관된 문자, 숫자 또는 문자숫자 지시어를 가질 것이다. 추가로, 본 발명은 이산 전자 회로(바람직하게는 하나 이상의 집적회로 칩의 형태로 된)를 이용하는 실시의 측면에서 개시되었지만, 신호 주파수 또는 처리될 데이터 속도에 따라 이러한 회로의 임의의 부분의 기능은 대안적으로 하나 이상의 적절하게 프로그래밍된 프로세서를 이용하여 구현될 수 있다. 추가로, 도면이 다양한 실시예의 기능 블록도의 다이어그램을 예시하는 정도로, 기능 블록은 필수적으로 하드웨어 회로 사이의 분할을 지시하지는 않는다.
하기의 논의는 4개의 DUT의 동시 테스트를 포함한다. 그러나, 용이하게 이해하는 바와 같이, 본 발명의 예시적인 실시예에 따라 동시에 다중 DUT를 테스트하기 위한 하기에 기술된 시스템, 기술 및 원리는 다른 다중 DUT들에 대해 크기가 커지거나 작아질 수 있다. 즉, 2개 이상의 DUT가 본 발명에 따라 동시에 테스트될 수 있다.
도 1을 참조하면, 다중 DUT(20)를 테스트 하기 위한 테스트 환경(10)은 신호 소스(44)(예를 들면 벡터 신호 분석기(VSG)) 및 수신된 신호 분석기(42)(예를 들면, 벡터 분석기(VSA))를 포함하는 테스터(40) 및 제1(30) 및 제2(32) 신호 라우팅 회로를 포함할 수 있는 신호 라우팅 회로(30, 32)를 포함한다. 예를 들면, 하기에 더 상술하는 바와 같이, 제1 신호 라우팅 회로(30)는 회로의 멀티플렉싱, 스위칭, 스플리팅 및/또는 결합 중 하나 이상 또는 그의 조합으로서 구현될 수 있고, 제2 신호 라우팅 회로(32)는 신호 스위칭 회로로서 구현될 수 있다. (대안으로, 제2 신호 라우팅 회로(32)는 제1 신호 라우팅 회로(30)의 일부로서 포함될 수 있다. 또한, DUT 측에서, 제1 신호 라우팅 회로(30)는 바람직하게는 자신들의 병렬 또는 동시 동작 동안 각각의 DUT(20a, 20b, 20c, 20d)의 분리를 허용하는 신호 스위칭 회로를 포함한다.)
용이하게 이해되는 바와 같이, DUT(20)는 일반적으로 무선 신호 트랜시버이지만, DUT(20)와 신호 라우팅 회로(30, 32) 사이의 다양한 신호 경로(22)는 일반적으로 신뢰할 수 있고 실질적으로 손실이 없는 신호 연결을 보장하기 위한 케이블로 연결된 신호 경로이다.
본 예시에서 도시된 바와 같이, 테스터(40)는 신호 소스(44) 및 신호 분석기(42)를 포함하는 반면, 외부 회로는 신호 라우팅 회로(30, 32) 및 임의의 필요한 신호 연결(예를 들면, 케이블 및 커넥터)을 포함한다. 따라서, 완전한 테스트 시스템은 테스터(40) 및 라우팅 회로(30, 32) 뿐만이 아니라, 필요하거나 원하는 경우 외부 컨트롤러(50)도 포함한다. 그러나, 용이하게 이해되는 바와 같이, 테스터(40)는 또한 신호 라우팅 회로(30, 32) 및 컨트롤러(50)의 기능 또는 그 회로 중 어느 하나 또는 그 모두를 원하는 대로 포함할 수 있다.
DUT(20)의 송신(TX) 테스트 수행시, 테스트 데이터 패킷의 신호 흐름(21)은 DUT(20)로부터 제1 라우팅 회로(30)로 이루어지고, 각각의 개별 DUT(20a, 20b, 20c, 20d)는 자신의 각각의 케이블로 연결된 테스트 연결(22a, 22b, 22c, 22d)을 통해 자신의 각각의 테스트 데이터 패킷 신호(21a, 21b, 21c, 21d)를 제공한다. 이러한 순 방향(forward) 신호 흐름에 대해, 제1 신호 라우팅 회로(30)는 멀티플렉싱된 신호(31)를 제공하기 위해 이들 신호(21a, 21b, 21c, 21d)를 멀티플렉싱(또는 스위칭)하고, 멀티플렉싱된 신호는 스위치(32) 및 스위치 커넥션(33)을 통해 테스터(40) 내의 수신 신호 테스터(42)로 라우팅된다.
도 2를 참조하면, DUT(20)에 대한 일반적인 TX 테스트는 3개의 신호 파워 레벨(PL1, PL2, PL3)의 각각에서의 3개의 테스트 데이터 패킷 신호(21a, 21b, 21c, 21d)의 시퀀스 중 각각의 DUT(20a, 20b, 20c, 20d)에 의한 전송을 포함한다. 신호 라우팅 회로(30)는 이들을 단일한 신호 시퀀스로 멀티플렉싱하고, 도시된 바와 같이 이는 총 36개의 테스트 데이터 패킷을 포함한다. 따라서, 이들 4개의 DUT(20)가 동시에 연결되는 동안, 그들 각각의 신호 특성의 테스트는 4개의 테스트 신호(21a, 21b, 21c, 21d) 모두를 수신 신호 분석기(42)에 의한 분석을 위해 단일한 멀티플렉싱 테스트 신호(31)로 멀티플렉싱할 필요가 있기 때문에 동시에 수행될 수 없다.
DUT(20)의 수신(RX) 신호 테스트 수행시, 이러한 테스트는 동시에 수행될 수 있다. 테스터 신호 소스(44)는 스위치(32)를 통해 제1 신호 라우팅 회로(30)로 라우팅되는 테스트 신호(35)를 제공한다. 제1 신호 라우팅 회로(30)는 이들 신호(35)를 복제한다(예를 들면, 공지된 기술에 따라 신호(35)를 스플리팅 또는 전력 분할함(power dividing)으로써). 그 결과 이 테스트 신호(35)는 DUT(20)에 대한 4개의 대응하는 수신 테스트 신호로서 복제되고, 이는 이들 복제된 테스트 신호를 수신하고 원하는 RX 테스트를 동시에 수행한다. 따라서, 다중 DUT(20)의 RX 테스트는 실질적으로 단일한 DUT(20)의 테스트와 시간과 같은 시간이 걸려 달성될 수 있다.
하기에 보다 상세히 기술된 바와 같이, 그리고 상술한 바와 같이, 테스트 설비 비용을 최소화하는 한 가지 방법은 다중 DUT를 테스트하도록 적용된 단일 신호 소스(VSG)를 가진 테스터를 이용하는 것이다. 상술한 바와 같이, 이는 소스 신호를 신호 복제기에 적용시킴으로써 수행되어, 복제된 테스트 신호들이 동시에 다중 DUT에 적용되어 다중 DUT의 RX 테스트가 예를 들면 동시에 병렬로 수행될 수 있도록 할 수 있다. 다중 DUT의 TX 테스트에 대해, 오류 벡터 크기(EVM: error vector magnitude)와 같은 일부 TX 신호 분석이 VSA의 기능성 및 성능을 요구하는 반면, 다른 TX 신호 분석은 더 간단한 테스트 설비를 이용하여 수행될 수 있다. 예를 들면, 신호 파워와 같은 스칼라 신호 특성에 대한 테스트 수행은 더 간단하고 더 저비용의 신호 측정 서브시스템을 이용하여 수행될 수 있는 반면, 벡터 신호 특성에 대한 테스트는 VSA에 의해 수행된다. (이 논의의 목적에 대해, "스칼라" 신호 특성은 예를 들면 신호 파워와 같은 크기만 있는 파라미터와 같은, 측정될 단일 신호 파라미터를 가지는 신호 특성값을 가리키는 반면, "벡터" 신호 특성은 예를 들면 신호 크기 및 위상이 측정되는 EVM 및/또는 파워가 선택된 대역폭에 대해 측정되는 스펙트럼 마스크와 같은, 측정될 다중 신호 파라미터를 가지는 신호 특성 값을 가리킨다.)
본 발명의 예시적인 실시예에 따르면, 다중 DUT의 TX 테스트 수행을 위한 파워-관련 측정과 분석이 공유된 VSA의 테스트 기능과 개별적으로 수행되어, 더 낮은 비용의 파워 측정 서브시스템의 사용이 이러한 파워 관련 측정 및 분석을 병렬로 수행하도록 할 수 있다. 하나의 실시예에 따르면, 다중 DUT에 의해 송신된 테스트 신호는 감쇄되고, 멀티플렉싱되고, VSA 서브시스템으로 전달되는 반면, 동시에 DUT TX 신호는 하나 이상의 파워 측정 서브시스템에 의해 검출, 측정 및 분석된 자신들 각각의 아날로그 신호 파워 레벨을 가진다. 이는 테스트 환경이 EVM 분석과 같은 VSA에 의해 수행되는 다른 순차적(예를 들면 멀티플렉싱된 신호) 분석과 병렬로 파워 측정을 수행하도록 한다. 그 결과 더 적은 테스트 시간이 요구된다.
또다른 실시예에 따르면, 테스트 데이터 패킷 신호의 병렬 측정은 상이한 파워 레벨에서 이루어져, 다수의 파워 레벨에 걸쳐서 파워-레벨 평균화 및 분석이 EVM 분석과 같은 순차적 VSA 신호 분석과 동시에 수행될 수 있도록 한다. 다시, 이는 더 짧은 테스트 시간을 가져온다.
도 3을 참조하면, 본 발명의 예시적인 실시예에 따라, 추가적인 신호 테스트 회로(62, 64, 66)가 파워 측정과 같은 DUT(20a, 20b, 20c, 20d)로부터의 TX 신호(21a, 21b, 21c, 21d)의 하나 이상의 스칼라 신호 특성의 분석을 수행하는 테스트 환경(60)에 추가된다. 이러한 테스트는 테스터(40)에 의해 서로 동시에 수행될 뿐만 아니라, (하기에 더 상술됨) EVM과 같은 벡터 신호 특성의 테스트와 동시에 수행될 수 있다.
예를 들면, 예시된 실시예에 따라, 각각의 DUT 신호(21a, 21b, 21c, 21d)의 파워 레벨 측정은 아날로그 파워 검출 신호(63a, 63b, 63c, 63d)를 산출하는 각각의 파워 검출기(62a, 62b, 62c, 62d)에 의해 수행된다. 이들 신호(63)는 대응하는 디지털 파워 검출 신호(65a, 65b, 65c, 65d)를 산출하는 각각의 아날로그-디지털 컨버터(ADC)(64a, 64b, 64c, 64d)에 의해 변환된다. 이들 검출된 파워 검출 신호(65)에 포함된 데이터는 또한 그 결과를 저장하기 위한 메모리 회로를 포함할 수 있는 각각의 파워 미터 논리 회로(66a, 66b, 66c, 66d)에 의해 분석된다. 예를 들면, 당업자에 명확한 바와 같이, 파워 미터 논리 회로(66a, 66b, 66c, 66d)는 개별 데이터 패킷 및 타임 슬롯을 식별하고, 특정한 데이터 패킷 및/또는 타임 슬롯 내의 특정 포인트에서의 신호 파워를 측정하기 위해 사용될 수 있다. 추가로, 시퀀싱 기능은 또한 파워 미터 논리 회로(66a, 66b, 66c, 66d)의 일부로서 통합될 수 있다. 추가로, 결과인 측정 파워 데이터는 저장 및/또는 추가적인 분석을 위해 테스터(40) 또는 외부 컨트롤러(50)로 제공될 수 있는 각각의 측정 파워 데이터 신호(67a, 67b, 67c, 67d)로서 제공될 수 있다.
도 4를 참조하면, 예시적인 실시예에 따라, 각각의 DUT(20a, 20b, 20c, 20d)는, 그 각각이 자신의 각각의 파워 레벨(23a, 23b, 23c, 23d)에서 전송되는 후속(sub-sequences) 다중 데이터 패킷(예를 들면 3개의 데이터 패킷)과 자신의 TX 테스트 신호(21a, 21b, 21c, 21d)를 전송한다. 상술된 바와 같이, 이들 테스트 데이터 패킷 시퀀스(21a, 21b, 21c, 21d)는 파워 측정 회로(62, 64, 66)의 자신의 각각의 부분에 의해 신호 파워 레벨에 대해 측정된다. 이러한 파워 레벨 테스트는 동시에 수행되어, 예를 들면 본 예시에서 오직 9의 데이터 패킷 시간 간격과 같은 더 적은 후속 테스트 데이터 패킷과 등가인 시간을 필요로 할 수 있다. 이는 이러한 파워 레벨 측정이 테스터(40)에 제공된 멀티플렉싱된 신호(33)를 이용하여 수행되어야만 할 때 요구되는 36 데이터 패킷 시간 간격(도 2)과 반대이다.(당업자에 의해 이해되는 바와 같이, 파워 미터 논리 회로(66a, 66b, 66c, 66d)는 바람직하게는 측정된 파워 데이터의 후속 분석에서 사용하기 위해, 예를 들면 타임 스탬프 측정 형태로, 시간 정보를 기록하는 기능을 포함할 것이다. 대안으로, 예를 들면 평균, 최소 및 최대인 각각의 측정된 세그먼트에 대한 측정 데이터 및/또는 보고서를 분리하기 위한 순차적인 로직이 포함될 수 있다.)
도 5를 참조하면, 또 다른 예시적인 실시예에 따라, DUT(20)의 보다 철저한 테스트(예를 들면, 스칼라 및 벡터 신호 특성 모두에 대한)가 추가적인 후속 시간 간격(25)의 추가(예를 들면 하나의 추가적인 데이터 패킷 시간 간격과 같은)에 의해 달성될 수 있다. 이는 DUT TX 신호 시퀀스(21a, 21b, 21c, 21d)의 파워 측정(PM1, PM2, PM3, PM4)이 상술한 바와 같이 다중 파워 레벨(23a, 23b, 23c, 23d)에서 수행되도록 하는 반면, 또한 멀티플렉싱된 테스트 데이터 패킷 신호(33)를 위한 시간이 테스터(40) 내의 VSA(42)에 제공되도록 하고, 이러한 멀티플렉싱된 데이터 패킷 신호(33)는 각각의 DUT(20a, 20b, 20c, 20d)로부터의 적어도 하나의 후속 데이터 패킷(예를 들면, 하나의 데이터 패킷)을 포함한다. 따라서, 이전의 테스트 환경(10)(도 1)에 의해 요구되는 36개의 후속 데이터 패킷(도 2)에 비해, 오직 하나의 추가적인 후속 데이터 패킷(예를 들면, 본 예시에서 총 10개) 만이 총 TX 신호 테스트를 수행하는 데에 필요하다.
본 예시의 목적을 위해, 제1 파워 레벨(23a)은 바람직하게는 최고 파워 레벨이고, 이는 각각의 DUT(20a, 20b, 20c, 20d)에 대해 정확한 검증을 보장해야 한다. 또한, 최종 테스트 데이터 패킷 시퀀스(21d)내에서의 제1 파워 레벨(23a)의 마지막 후속 데이터 패킷(31d)은 다른 대응하는 후속 테스트 데이터 패킷(31a, 31b, 31c)을 가지고 자신이 멀티플렉싱될 수 있도록 하는 제1 라우팅 회로(30) 내의 메모리 회로에 임시로 저장될 수 있다.
도 6을 참조하면, 테스트 환경(60)(도 3)이 표준적인 상술된 마스크에 대해 신호 파워 스펙트럼 밀도를 비교하는 데에 이용될 때, 단순히 테스트 데이터 패킷 신호(21a, 21b, 21c, 21d)가 DUT(20a, 20b, 20c, 20d)로부터 VSA(42)로 이동하는 것이 적절하게 될 것이다. 그러나, 폭넓은 스펙트럼 마스크 뿐만 아니라 파워에 대해 3개의 데이터 패킷을 측정할 때, VSA(42)를 이용하는 것은 파워 측정을 위해 3개의 데이터 패킷을 요구할 것이다(상술한 바와 같이). VSA(42)는 자신의 테스트 대역폭에 제한되기 때문에, 그것은 단일한 신호 캡처시 마스크(70)의 전체 폭을 측정할 수 없다. 따라서, 총 3개의 신호 캡처(71, 72, 73)가 스펙트럼 마스크 측정을 생성하기 위해 요구된다. 따라서, 5개의 후속 데이터 패킷 신호가 요구되며, 3개는 파워 측정 캡처(71(23a), 71(23b), 71(23c))에 요구되며 2개는 마스크(70)의 에지 또는 "스커트"(72, 73)를 캡처하는 데에 요구된다.(VSA(42)의 대역폭은 제한되기 때문에, 모든 실제 목적에 대해, 전송된 파워의 약 99.9%가 측정될 수 있을지라도, 테스트 데이터 패킷 신호의 전체 파워가 측정될 수는 없다. 따라서, 다른 신호 손상에 기인한 오류는 손실된 파워에 비해 임의의 변형에 현저하게 될 것이다.)
그러나, 상술한 바와 같이, 본 발명에 따르면, VSA(42)는 전용 파워 측정 회로(62, 64, 66)가 임의의 원하는 파워 측정에 이용될 수 있기 때문에 스펙트럼 마스크(70) 측정에만 이용될 것을 요구한다. 따라서, 오직 3개의 후속 데이터 패킷만이 요구되며: 신호 마스크(71(23a))의 중심부에 대해서 하나, 그리고 마스크 에지(72, 73)에 대해서 2개가 요구된다.(이는 또한 이롭게도 파워 측정 회로(62, 64, 66)가 VSA(42)와 동일한 대역폭 제한을 겪지 않기 때문에 전체 전송 신호 파워의 보다 정확한 측정을 가능하게 한다. 또한, 이들 4개의 DUT(20a, 20b, 20c, 20d)를 테스트하는 예시에 대해, 이는 각각의 DUT(20)로부터 요구되는 데이터 패킷의 수를 20(4개의 DUT(20)의 각각으로부터 5개의 패킷)에서 12(4개의 DUT(20)의 각각으로부터 3개의 패킷)로 감소시키고, 요구되는 패킷의 최소 수를 VSA(42)의 대역폭 제한에 의해 판정하도록 한다.)
본 발명의 동작의 구조 및 방법에서의 다양한 기타 변형 및 변경은 본 발명의 범위 및 취지를 벗어나지 않고 당업자에게 명확할 것이다. 본 발명이 특정한 바람직한 실시예와 관련하여 설명되었지만, 본 발명은 이러한 특정한 실시예에 과도하게 한정되지 않는다는 것이 이해되어야 한다. 하기의 청구 범위는 본 발명의 범위를 정의하고, 하기의 특허 청구범위 및 그 등가물의 범위 내에서의 구조 및 방법이 그에 의해 커버되는 것으로 의도된다.

Claims (18)

  1. 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 테스트 시스템을 포함하는 장치로서:
    복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 적어도 각각의 스칼라 신호 특성을 나타내는 하나 이상의 분석 신호를 제공함으로써 복수의 데이터 패킷 신호 트랜시버로부터의 상기 복수의 데이터 패킷 신호에 응답하는 제1 신호 분석회로로서, 상기 복수의 데이터 패킷 신호의 각각은 복수의 데이터 패킷의 시퀀스의 각각의 부분들이 서로 상이한 신호 특성을 가지는 상기 복수의 데이터 패킷의 시퀀스를 구비하는 상기 제1 신호 분석회로;
    상기 제1 신호 분석 회로에 결합되고, 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 각각의 부분들의 시퀀스를 포함하는 라우팅된 신호를 제공함으로써 상기 복수의 데이터 패킷 신호와 하나 이상의 제어 신호에 응답하는 신호 라우팅 회로; 및
    상기 신호 라우팅 회로에 결합되고, 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 각각의 부분들 각각의 적어도 각각의 벡터 신호 특성을 나타내는 하나 이상의 제2 분석 신호를 제공함으로써 상기 라우팅된 신호에 응답하는 제2 신호 분석 회로;
    를 포함하는 것을 특징으로 하는 장치.
  2. 제1 항에 있어서, 상기 스칼라 신호 특성은 신호 파워 레벨을 포함하는 것을 특징으로 하는 장치.
  3. 제1 항에 있어서, 상기 벡터 신호 특성은 오류 벡터 크기(EVM)를 포함하는 것을 특징으로 하는 장치.
  4. 제1 항에 있어서, 상기 벡터 신호 특성은 스펙트럼 마스크를 포함하는 것을 특징으로 하는 장치.
  5. 제1 항에 있어서, 상기 제1 신호 분석 회로는 신호 파워 측정 회로를 포함하는 것을 특징으로 하는 장치.
  6. 제1 항에 있어서, 상기 제1 신호 분석 회로는 복수의 검출 파워 신호를 제공함으로써 상기 복수의 데이터 패킷 신호에 응답하는 파워 검출 회로를 포함하는 것을 특징으로 하는 장치.
  7. 제1 항에 있어서, 상기 제1 신호 분석 회로는:
    복수의 검출 파워 신호를 제공함으로써 상기 복수의 데이터 패킷 신호에 응답하는 파워 검출 회로; 및
    상기 파워 검출 회로에 결합되고, 복수의 검출 파워 신호를 제공함으로써 상기 복수의 검출 파워 신호에 응답하는 아날로그-디지털 변환(ADC) 회로;
    를 포함하는 것을 특징으로 하는 장치.
  8. 제1 항에 있어서, 상기 신호 라우팅 회로는 신호 스플리팅 회로, 신호 파워 분할 회로, 신호 멀티플렉서 회로, 신호 스위칭 회로 및 신호 선택 회로 중 적어도 하나를 포함하는 것을 특징으로 하는 장치.
  9. 제1 항에 있어서, 상기 제2 신호 분석 회로는 벡터 신호 분석기(VSA)를 포함하는 것을 특징으로 하는 장치.
  10. 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 방법으로서:
    복수의 데이터 패킷 신호 트랜시버로부터의 복수의 데이터 패킷 신호를 수신하는 단계로서, 상기 복수의 데이터 패킷 신호의 각각은 복수의 데이터 패킷의 시퀀스의 각각의 부분들이 서로 상이한 신호 특성을 가지는 상기 복수의 데이터 패킷의 시퀀스를 구비하는 상기 복수의 데이터 패킷 신호를 수신하는 단계;
    스칼라 신호 특성을 나타내는 하나 이상의 제1 분석 신호를 제공하도록 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 적어도 각각의 스칼라 신호 특성을 측정하는 단계;
    상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 각각의 부분들의 시퀀스를 포함하는 라우팅된 신호를 제공하도록 상기 복수의 데이터 패킷 신호를 라우팅하는 단계; 및
    상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 상기 각각의 부분들 각각의 적어도 각각의 벡터 신호 특성을 나타내는 하나 이상의 제2 분석 신호를 제공하도록 상기 라우팅된 신호를 분석하는 단계;를
    포함하는 것을 특징으로 하는 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 방법.
  11. 제10 항에 있어서, 상기 스칼라 신호 특성은 신호 파월 레벨을 포함하는 것을 특징으로 하는 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 방법.
  12. 제10 항에 있어서, 상기 벡터 신호 특성은 오류 벡터 크기(EVM)를 포함하는 것을 특징으로 하는 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 방법.
  13. 제10 항에 있어서, 상기 벡터 신호 특성은 스펙트럼 마스크를 포함하는 것을 특징으로 하는 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 방법.
  14. 제10 항에 있어서, 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 적어도 각각의 스칼라 신호 특성을 측정하는 단계는 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 신호 파워를 측정하는 단계를 포함하는 것을 특징으로 하는 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 방법.
  15. 제10 항에 있어서, 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 적어도 각각의 스칼라 신호 특성을 측정하는 단계는 복수의 아날로그 검출 파워 신호를 제공하도록 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 신호 파워를 검출하는 단계를 포함하는 것을 특징으로 하는 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 방법.
  16. 제10 항에 있어서, 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 적어도 각각의 스칼라 신호 특성을 측정하는 단계는:
    복수의 아날로그 검출 파워 신호를 제공하기 위해 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 신호 파워를 검출하는 단계; 및
    상기 복수의 아날로그 검출 파워 신호를 복수의 디지털 검출 파워 신호로 변환시키는 단계;
    를 포함하는 것을 특징으로 하는 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 방법.
  17. 제10 항에 있어서, 상기 복수의 데이터 패킷 신호 중 각각의 데이터 패킷 신호의 각각의 부분들의 시퀀스를 포함하는 라우팅된 신호를 제공하도록 상기 복수의 데이터 패킷 신호를 라우팅하는 단계는 스플리팅, 파워 분할, 멀티플렉싱, 스위칭 및 상기 복수의 데이터 패킷 신호 중 선택하는 단계 중 적어도 하나를 포함하는 것을 특징으로 하는 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 방법.
  18. 제10 항에 있어서, 상기 라우팅된 신호를 분석하는 단계는 벡터 신호 분석기(VSA)로 상기 라우팅된 신호를 처리하는 단계를 포함하는 것을 특징으로 하는 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하기 위한 방법.
KR1020157023071A 2013-02-21 2013-11-25 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하는 시스템 및 방법 KR102097786B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/772,422 US9088521B2 (en) 2013-02-21 2013-02-21 System and method for testing multiple data packet signal transceivers concurrently
US13/772,422 2013-02-21
PCT/US2013/071658 WO2014130114A1 (en) 2013-02-21 2013-11-25 System and method for testing multiple data packet signal transceivers concurrently

Publications (2)

Publication Number Publication Date
KR20150118167A true KR20150118167A (ko) 2015-10-21
KR102097786B1 KR102097786B1 (ko) 2020-04-07

Family

ID=51351081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023071A KR102097786B1 (ko) 2013-02-21 2013-11-25 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하는 시스템 및 방법

Country Status (6)

Country Link
US (1) US9088521B2 (ko)
JP (1) JP6424176B2 (ko)
KR (1) KR102097786B1 (ko)
CN (1) CN105075181B (ko)
TW (1) TWI551067B (ko)
WO (1) WO2014130114A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10976359B2 (en) 2012-09-01 2021-04-13 Promptlink Communications, Inc. Functional verification process and universal platform for high-volume reverse logistics of CPE devices
US11284063B2 (en) 2012-12-28 2022-03-22 Promptlink Communications, Inc. Video quality analysis and detection of blockiness, artifacts and color variation for high-volume testing of devices using automated video testing system
US10419957B2 (en) 2014-05-15 2019-09-17 Promptlink Communications, Inc. High-volume wireless device testing
US10931557B2 (en) * 2014-12-31 2021-02-23 Promptlink Communications, Inc. High-volume wireless device testing
US9749065B2 (en) * 2015-09-14 2017-08-29 Litepoint Corporation Method for testing a low power radio frequency (RF) data packet signal transceiver
US9871601B2 (en) * 2015-09-14 2018-01-16 Litepoint Corporation Method for testing a low power radio frequency (RF) data packet signal transceiver
US9755766B2 (en) * 2015-12-07 2017-09-05 Teradyne, Inc. Front end module for automatic test equipment
CN106357352B (zh) * 2016-08-27 2019-02-26 成都秦川物联网科技股份有限公司 无线射频模块性能测试方法及装置
US20180143230A1 (en) * 2016-11-22 2018-05-24 Google Inc. System and method for parallel power monitoring
EP3910351B1 (en) 2020-05-13 2024-03-20 NXP USA, Inc. Integrated circuit and method of performing a bist procedure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060252419A1 (en) * 2005-05-03 2006-11-09 Arcadyan Technology Corporation Signal testing system
US20080172588A1 (en) * 2006-06-06 2008-07-17 Litepoint Corp. System and method for testing multiple packet data transmitters
US20090092053A1 (en) * 2007-10-04 2009-04-09 Litepoint Corp. Apparatus and Method for Testing a Wireless Transceiver
US20100008237A1 (en) * 2008-07-10 2010-01-14 Litepoint Corporation Method for testing data packet transceiver using loop back packet generation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002058246A2 (en) 2001-01-17 2002-07-25 Koninklijke Philips Electronics N.V. Robust checksums
US7218624B2 (en) 2001-11-14 2007-05-15 Interdigital Technology Corporation User equipment and base station performing data detection using a scalar array
US7143015B1 (en) 2002-11-07 2006-11-28 Bbn Technologies Corp. Method and system for rapid identification of multiple input systems
US7564896B2 (en) * 2005-08-12 2009-07-21 Litepoint Corp. Method for measuring multiple parameters of a signal transmitted by a signal generator
US7567521B2 (en) * 2006-06-06 2009-07-28 Litepoint Corp. Apparatus for capturing multiple data packets in a data signal for analysis
US7484146B2 (en) * 2006-06-06 2009-01-27 Litepoint Corp. Method for capturing multiple data packets in a data signal for analysis
US7948254B2 (en) * 2008-11-20 2011-05-24 Litepoint Corporation Digital communications test system for multiple input, multiple output (MIMO) systems
US8184750B2 (en) 2009-01-22 2012-05-22 Freescale Semiconductor, Inc. Techniques for increasing decoding reliability in an adaptive minimum mean squared error with successive interference cancellation (MMSE/SIC) decoder
US8170490B2 (en) * 2009-04-08 2012-05-01 Litepoint Corporation Method and apparatus for testing multiple data signal transceivers substantially simultaneously with common transceiver tester
US8085685B2 (en) * 2009-09-21 2011-12-27 Litepoint Corporation Method and system for testing multiple data packet transceivers together during a predetermined time interval
US8116208B2 (en) * 2009-10-19 2012-02-14 Litepoint Corporation System and method for testing multiple digital signal transceivers in parallel
EP2362550B1 (en) 2010-02-18 2012-08-29 Imec Digital front-end circuit and method for using the same
US8811192B2 (en) * 2011-02-10 2014-08-19 Apple Inc. Methods for testing wireless local area network transceivers in wireless electronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060252419A1 (en) * 2005-05-03 2006-11-09 Arcadyan Technology Corporation Signal testing system
US20080172588A1 (en) * 2006-06-06 2008-07-17 Litepoint Corp. System and method for testing multiple packet data transmitters
US20090092053A1 (en) * 2007-10-04 2009-04-09 Litepoint Corp. Apparatus and Method for Testing a Wireless Transceiver
US20100008237A1 (en) * 2008-07-10 2010-01-14 Litepoint Corporation Method for testing data packet transceiver using loop back packet generation

Also Published As

Publication number Publication date
WO2014130114A1 (en) 2014-08-28
TW201434277A (zh) 2014-09-01
US9088521B2 (en) 2015-07-21
CN105075181B (zh) 2018-08-07
JP2016514397A (ja) 2016-05-19
JP6424176B2 (ja) 2018-11-14
TWI551067B (zh) 2016-09-21
KR102097786B1 (ko) 2020-04-07
CN105075181A (zh) 2015-11-18
US20140233405A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
KR102097786B1 (ko) 다중 데이터 패킷 신호 트랜시버를 동시에 테스트하는 시스템 및 방법
KR102153978B1 (ko) 다수의 데이터 패킷 신호 트랜시버를 동시에 검사하는 방법
US9167459B2 (en) System and method for confirming radio frequency (RF) signal connection integrity with multiple devices under test (DUTs) to be tested concurrently
US7313496B2 (en) Test apparatus and test method for testing a device under test
US7395060B2 (en) Signal testing system
KR102021920B1 (ko) Ｍｉｍｏ 송수신기를 검사하기 위한 검사 기기의 동기화된 트리거링 시스템 및 방법
US7263286B2 (en) Fast testing system for optical transceiver and testing method thereof
US7856578B2 (en) Strobe technique for test of digital signal timing
KR101637625B1 (ko) 다수의 디지털 신호 송수신기를 병렬로 시험하는 시스템 및 방법
KR101236769B1 (ko) 디지털 신호 타이밍의 테스트를 위한 스트로브 기술
US9325435B2 (en) System and method for facilitating comparison of radio frequency (RF) data signals transmitted by a device under test (DUT) and received by a test system
JP6473747B2 (ja) データパケット信号送受信器の試験中の動的な信号干渉検出のためのシステムと方法
US9319298B2 (en) System and method for data packet transceiver testing after signal calibration and power settling to minimize test time
US7522835B1 (en) Method of testing bit error rates for a wavelength division multiplexed optical communication system
JP7265373B2 (ja) 試験システム、インタフェースユニット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant