KR20150108007A - All digital semi-blind oversampling clock data recovery circuitry and method therein - Google Patents

All digital semi-blind oversampling clock data recovery circuitry and method therein Download PDF

Info

Publication number
KR20150108007A
KR20150108007A KR1020140030563A KR20140030563A KR20150108007A KR 20150108007 A KR20150108007 A KR 20150108007A KR 1020140030563 A KR1020140030563 A KR 1020140030563A KR 20140030563 A KR20140030563 A KR 20140030563A KR 20150108007 A KR20150108007 A KR 20150108007A
Authority
KR
South Korea
Prior art keywords
digital
blind
oversampling
controlled oscillator
phase
Prior art date
Application number
KR1020140030563A
Other languages
Korean (ko)
Other versions
KR101666709B1 (en
Inventor
이강윤
김상윤
박형구
오성진
김인성
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020140030563A priority Critical patent/KR101666709B1/en
Publication of KR20150108007A publication Critical patent/KR20150108007A/en
Application granted granted Critical
Publication of KR101666709B1 publication Critical patent/KR101666709B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

According to embodiments of the present invention, a semi-blind oversampling clock data recovery device includes a blind oversampling part and a digital phase fixing loop. The digital phase fixing loop includes a digital control oscillator and a digital filter part. In an approximate phase fixing step, an approximate oscillation signal is generated when an approximate oscillation signal generated in the digital control oscillator is synchronized with a reference clock. In a fine phase tracing step, the digital control oscillator provides oversampling clocks to the blind oversampling part. Based on FIFO usage information on the storage speed of data extracted from an FIFO register in the blind oversampling part, the digital control oscillator controls the phase and frequency of the oversampling clock according to a fine phase control signal generated by a digital filter part.

Description

세미 블라인드 오버샘플링 방식의 올 디지털 클럭 데이터 복원 장치 및 방법{ALL DIGITAL SEMI-BLIND OVERSAMPLING CLOCK DATA RECOVERY CIRCUITRY AND METHOD THEREIN}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and a method for restoring all-digital clock data in a semi-

본 발명은 클럭 데이터 복원 기술에 관한 것으로, 더욱 상세하게는, 세미 블라인드 오버샘플링 방식의 클럭 데이터 복원 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock data restoration technique, and more particularly, to a clock data restoration technique using a semi-blind oversampling method.

클럭 데이터 복원(CDR, Clock Data Recovery) 기술은 수신되는 직렬 데이터 스트림으로부터 클럭 동기 시점을 추출하고 추출된 클럭 동기 시점으로 생성한 클럭 신호를 가지고 수신 데이터 스트림을 샘플링하여 데이터를 재구성하는 기술이다.The clock data recovery (CDR) technique is a technique of extracting a clock synchronization point from a received serial data stream and sampling the received data stream with a clock signal generated at the extracted clock synchronization point to reconstruct the data.

통상적으로, 송신기와 수신기 사이에서 신호의 전달이 정확히 동기화되기는 어렵고, 동기화를 시도하는 것이 비경제적일 뿐 아니라 반드시 동기화되어야 하는 것은 아니다. 송신 측에서 생성한 직렬 비트 스트림 내에 송신되는 데이터의 타이밍 정보가 포함되어 있으므로, 직렬 비트 스트림이 스위칭되는 시점을 추적하면 안정적으로 타이밍 정보를 추출할 수 있다.Typically, the transmission of signals between the transmitter and the receiver is difficult to precisely synchronize, and attempting to synchronize is not only uneconomical, but necessarily synchronized. Since timing information of data transmitted in the serial bit stream generated by the transmission side is included, timing information can be stably extracted by tracking the timing of switching the serial bit stream.

이렇게 추출된 타이밍 정보로서 클럭 신호를 생성하고 수신 데이터 스트림을 샘플링하면 송신 측에서 비트 스트림에 탑재한 데이터를 수신 측에서 정확히 복원할 수 있다.If the clock signal is generated as the extracted timing information and the received data stream is sampled, the data on the bit stream at the transmitting end can be accurately restored at the receiving end.

이러한 클럭 데이터 복원 기술은 크게 두 가지로 구분되는데, 하나는 수신 측에서 기준 클럭을 사용하는 방식으로서 블라인드 오버샘플링(blind-oversampling) 방식이라고 부르고, 다른 기준 클럭을 사용하지 않는 방식으로서 위상 추적(Phase tracking) 방식이라고 부른다. There are two main types of clock data restoration techniques. One is a blind-oversampling method that uses a reference clock on the receiving side, and the other is a method that does not use another reference clock. tracking method.

블라인드 오버샘플링 방식은 오버샘플링 후에 다운샘플링하고 다운샘플링된 후보들을 FIFO(first in first out)에 저장한 다음에 정확한 위상과 데이터를 결정한다. PLL이 없기 때문에 좀더 간단하고 면적과 소비 전력을 줄일 수 있는 장점이 있지만, 기준 클럭 주파수에 제한되고 오버샘플링의 부담이 있다.The blind oversampling scheme downsamples after oversampling and stores the downsampled candidates in first in first out (FIFO) and then determines the correct phase and data. There is no PLL, which is simpler and has the advantage of reducing the area and power consumption, but it is limited to the reference clock frequency and there is a burden of oversampling.

이에 비해 위상 추적 방식은 기준 클럭에 의존하지 않고 PLL을 이용하여 비트 스트림의 위상을 추적하여 클럭과 데이터를 동시에 추출할 수 있다. 수신 비트 스트림의 주파수에 대해 유연하지만 PLL이 면적과 소비 전력을 많이 차지하는 문제가 있다.In contrast, the phase tracking method can extract the clock and data simultaneously by tracking the phase of the bit stream using the PLL without depending on the reference clock. There is a problem that the PLL is very flexible with respect to the frequency of the received bit stream but occupies a large area and power consumption.

본 발명이 해결하고자 하는 과제는 세미 블라인드 오버샘플링 클럭 데이터 복원 장치 및 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an apparatus and a method for restoring semblanged oversampling clock data.

본 발명이 해결하고자 하는 과제는 위상 추적 기능을 디지털로 처리함으로써 아날로그 위상 고정 루프의 면적 및 소비 전력 문제를 해결할 수 있는 세미 블라인드 오버샘플링 클럭 데이터 복원 장치 및 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide an apparatus and method for recovering a semi-blind oversampled clock data that can solve the problem of the area and power consumption of an analog phase locked loop by digitally processing the phase tracking function.

본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.The solution to the problem of the present invention is not limited to those mentioned above, and other solutions not mentioned can be clearly understood by those skilled in the art from the following description.

본 발명의 일 측면에 따른 블라인드 오버샘플링 파트 및 디지털 위상 고정 루프를 포함하는 세미 블라인드 오버샘플링 클럭 데이터 복원 장치로서,An apparatus for restoring a semblanged oversampled clock data comprising a blind oversampling part and a digital phase locked loop in accordance with an aspect of the present invention,

상기 디지털 위상 고정 루프는, 디지털 제어 발진기 및 디지털 필터부를 포함하고,The digital phase locked loop includes a digital controlled oscillator and a digital filter section,

대략적 위상 고정 단계에서 상기 디지털 제어 발진기에서 생성되는 대략적 발진 신호가 기준 클럭에 동기화되면 대략적 발진 고정 신호를 생성하고,When the coarse oscillation signal generated in the digital controlled oscillator is synchronized with the reference clock in the coarse phase fixing step, a coarse oscillation locked signal is generated,

미세 위상 추적 단계에서 상기 디지털 제어 발진기가 상기 블라인드 오버샘플링 파트에 복수의 오버샘플링 클럭들을 제공하고, 상기 블라인드 오버샘플링 파트 내의 선입선출(FIFO) 레지스터에 추출된 데이터가 저장되는 속도에 관한 FIFO 사용량 정보에 기초하여 상기 디지털 필터부가 생성하는 미세 위상 제어 신호에 따라 상기 디지털 제어 발진기가 오버샘플링 클럭의 위상과 주파수를 제어하도록 동작할 수 있다.In the fine phase tracking step, the digitally controlled oscillator provides a plurality of oversampling clocks to the blind-over sampling part, and FIFO usage information about the speed at which extracted data is stored in a first-in first-out (FIFO) register in the blind- The digital controlled oscillator may be operable to control the phase and frequency of the oversampling clock according to the fine phase control signal generated by the digital filter unit.

일 실시예에 따라, 상기 디지털 위상 고정 루프는 디지털 주파수 검출부를 더 포함하고,According to one embodiment, the digital phase lock loop further comprises a digital frequency detector,

상기 디지털 주파수 검출부는, 상기 디지털 제어 발진기로부터 대략적 발진 신호를 수신하고, 기준 클럭과 상기 대략적 발진 신호 사이의 위상 차에 기초하여 n 비트의 대략적 발진 제어 신호를 생성하며, 생성된 대략적 발진 제어 신호를 상기 디지털 제어 발진기에 인가하고, 상기 대략적 발진 신호가 기준 클럭에 동기화되면, 대략적 발진 고정 신호 신호를 상기 블라인드 오버샘플링 파트의 FIFO 레지스터부로 전달하도록 동작할 수 있다.Wherein the digital frequency detector receives the rough oscillation signal from the digital controlled oscillator and generates an n rough oscillation control signal based on the phase difference between the reference clock and the rough oscillation signal, To the digitally controlled oscillator and, when the coarse oscillation signal is synchronized to the reference clock, to deliver a coarse oscillation locked signal to the FIFO register portion of the blind oversampling portion.

본 발명의 다른 측면에 따른 블라인드 오버샘플링 파트 및 디지털 위상 고정 루프를 포함하는 세미 블라인드 오버샘플링 클럭 데이터 복원 장치를 이용한 클럭 데이터 복원 방법으로서,There is provided a clock data restoration method using a semblanged oversampling clock data restoration apparatus including a blind oversampling part and a digital phase locked loop according to another aspect of the present invention,

상기 디지털 위상 고정 루프는, 디지털 제어 발진기 및 디지털 필터부를 포함하고,The digital phase locked loop includes a digital controlled oscillator and a digital filter section,

상기 디지털 제어 발진기를 n 비트의 대략적 발진 제어 신호에 따라 발진하고, 발진된 대략적 발진 신호를 기준 클럭에 동기화되면, 대략적 발진 고정 신호를 생성하는 단계;Generating a coarse oscillation locked signal when the oscillation of the digitally controlled oscillator is synchronized with a reference clock, oscillating the digitally controlled oscillator according to an n-bit coarse oscillation control signal;

상기 블라인드 오버샘플링 파트가 상기 디지털 제어 발진기에서 생성된 복수의 오버샘플링 클럭들을 기초로 입력 비트 스트림을 오버샘플링하고, 에지를 검출하며, 검출된 에지를 기초로 오버샘플링된 샘플들 중에서 데이터를 추출하여 FIFO 레지스터에 저장하는 단계; 및The blind-over-sampling part over-samples an input bit stream based on a plurality of over-sampling clocks generated by the digitally controlled oscillator, detects an edge, extracts data from oversampled samples based on the detected edge Storing in a FIFO register; And

상기 디지털 필터부가 상기 FIFO 레지스터에 데이터가 저장되는 속도에 기초하여 생성되는 m 비트의 미세 발진 제어 신호에 따라 디지털 제어 발진기를 설정하는 단계를 포함할 수 있다.And configuring the digitally controlled oscillator according to the m-bit micro-oscillation control signal generated based on the rate at which the digital filter unit stores data in the FIFO register.

일 실시예에 따라, 상기 디지털 위상 고정 루프는 디지털 주파수 검출부를 더 포함하고,According to one embodiment, the digital phase lock loop further comprises a digital frequency detector,

상기 클럭 데이터 복원 방법은,The clock data recovery method includes:

상기 디지털 주파수 검출부가 상기 디지털 제어 발진기로부터 대략적 발진 신호를 수신하는 단계;The digital frequency detector receiving a rough oscillation signal from the digitally controlled oscillator;

기준 클럭과 상기 대략적 발진 신호 사이의 위상 차에 기초하여 n 비트의 대략적 발진 제어 신호를 생성하는 단계;Generating an n-bit coarse oscillation control signal based on a phase difference between the reference clock and the coarse oscillation signal;

생성된 대략적 발진 제어 신호를 상기 디지털 제어 발진기에 인가하고, 상기 대략적 발진 신호가 기준 클럭에 동기화되면, 대략적 발진 고정 신호 신호를 상기 블라인드 오버샘플링 파트의 FIFO 레지스터부로 전달하는 단계를 포함할 수 있다.And transmitting the coarse oscillation control signal to the FIFO register unit of the blind oversampling part when the coarse oscillation signal is synchronized with the reference clock.

본 발명의 세미 블라인드 오버샘플링 클럭 데이터 복원 장치 및 방법에 따르면, 위상 추적 기능을 디지털로 처리함으로써, 아날로그 위상 고정 루프의 면적 및 소비 전력 문제를 해결할 수 있다.According to the apparatus and method for recovering semblanged oversampling clock data of the present invention, the area and power consumption problem of the analog phase locked loop can be solved by digitally processing the phase tracking function.

본 발명의 세미 블라인드 오버샘플링 클럭 데이터 복원 장치 및 방법에 따르면, 블라인드 오버샘플링 방식에 없는 클럭 위상 추적 기능을 가지므로 블라인드 오버 샘플링 방식에 비해 좀더 정교하게 동작할 수 있다.According to the apparatus and method for recovering the semblanged oversampling clock data of the present invention, since it has a clock phase tracking function that is not in the blind oversampling method, it can operate more precisely than the blind oversampling method.

본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to those mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 일 실시예에 따른 세미 블라인드 오버샘플링 클럭 데이터 복원 장치를 예시한 개념도이다.
도 2는 본 발명의 일 실시예에 따른 세미 블라인드 오버샘플링 클럭 데이터 복원 방법을 예시한 순서도이다.1 is a conceptual diagram illustrating an apparatus for recovering a semblanged oversampled clock data according to an embodiment of the present invention.
FIG. 2 is a flowchart illustrating a method of recovering a semblanged oversampling clock data according to an embodiment of the present invention. Referring to FIG.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, The present invention should not be construed as limited to the embodiments described in Figs.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명의 일 실시예에 따른 세미 블라인드 오버샘플링 클럭 데이터 복원 장치를 예시한 개념도이다.1 is a conceptual diagram illustrating an apparatus for recovering a semblanged oversampled clock data according to an embodiment of the present invention.

도 1을 참조하면, 세미 블라인드 오버샘플링 클럭 데이터 복원 장치(10)는 기본적으로 블라인드 오버샘플링 기법을 기본으로 하므로, 비트 스트림의 입력으로부터 데이터의 최종 출력에 이르는 기본 원리는 종래의 블라인드 오버샘플링 기법을 참조할 수 있다.Referring to FIG. 1, since the apparatus for restoring semisynchronous oversampled clock data 10 basically uses a blind oversampling technique, the basic principle from the input of a bitstream to the final output of data is a conventional blind oversampling technique Can be referenced.

블라인드 오버샘플링 방식은 수신된 비트 스트림 내에 내재된 클럭 정보를 추적하지 않고 수신기 내부의 기준 클럭 신호를 이용한다. 대신에, 이 방식은 수신되는 비트 스트림을 오버샘플링하여 샘플들 중에 천이가 일어나는, 즉 에지가 있는 샘플을 검출함으로써, 수신된 비트 스트림 내의 데이터를 복원한다.The blind oversampling scheme utilizes the reference clock signal inside the receiver without tracking the embedded clock information in the received bitstream. Instead, this scheme over-samples the received bit stream to recover the data in the received bit stream by detecting the samples where a transition occurs, i. E., An edge, among the samples.

반면에, 세미 블라인드 오버샘플링 클럭 데이터 복원 장치(10)는, 수신기 기준 클럭 신호를 이용하는 대신에, 디지털 위상 고정 루프(PLL)를 이용하여 클럭을 복원하고 오버샘플링 위상을 제공할 수 있다.On the other hand, the semi-blind oversampling clock data restoration apparatus 10 may use a digital phase locked loop (PLL) to restore the clock and provide an oversampling phase, instead of using the receiver reference clock signal.

구체적으로, 세미 블라인드 오버샘플링 클럭 데이터 복원 장치(10)는 블라인드 오버샘플링 파트(11)와 디지털 위상 고정 루프(12)를 포함할 수 있다.Specifically, the semi- blind oversampling clock data restoration apparatus 10 may include a blind oversampling part 11 and a digital phase lock loop 12.

블라인드 오버샘플링 파트(11)는 비트 스트림을 수신하고, 디지털 위상 고정 루프(12)로부터 제공되는 복수의 오버샘플링 클럭들을 이용하여 오버샘플링부(111), 오버샘플링된 샘플들의 동기를 조절하는 동기화부(112), 오버샘플링된 샘플들에서 천이가 일어나는 샘플들을 검출하는 에지 검출부(113), 에지가 검출된 샘플들을 기초로 오버샘플링된 샘플들을 다운샘플링하여 데이터를 추출하는 다운샘플링부(114), 디지털 위상 고정 루프(12)에서 대략적 발진 고정 신호(COARSE_LOCK)가 인가된 후부터, 다운샘플링부(114)에서 추출된 데이터를 저장하고 저장된 데이터를 출력하며 데이터가 선입선출(FIFO, First In First Out) 레지스터에 입력되는 속도에 관한 FIFO 사용량 정보(FIFO Utilization)를 디지털 위상 고정 루프(12)에 제공하는 FIFO 레지스터부(115) 및 출력되는 데이터에서 일정한 워드 패턴을 검출하여 실제 데이터의 시작을 판단하는 컴마 검출부(comma detector)(116)를 포함할 수 있다.The blind oversampling part 11 receives the bit stream, and uses an oversampling part 111 using a plurality of oversampling clocks provided from the digital phase locked loop 12, a synchronization part 11 for adjusting the synchronization of the oversampled samples, A downsampling unit 114 for downsampling the oversampled samples based on the detected samples of the edges to extract data, and a downsampling unit 114 for sampling the oversampled samples, After the coarse oscillation locked signal COARSE_LOCK is applied in the digital phase locked loop 12, the data extracted from the downsampling unit 114 is stored, the stored data is output, the data is first in first out (FIFO) A FIFO register unit 115 for providing FIFO usage information (FIFO Utilization) regarding the speed input to the register to the digital phase locked loop 12, By detecting a certain word patterns comma detector (comma detector) for determining the start of the actual data may include 116.

디지털 위상 고정 루프(12)는 디지털 제어 발진기(121), 디지털 주파수 검출부(122) 및 디지털 필터부(123)를 포함할 수 있고, 2 단계의 위상 고정 단계를 가지고 동작한다.The digital phase locked loop 12 may include a digitally controlled oscillator 121, a digital frequency detector 122 and a digital filter unit 123 and operates with a two phase phase locking step.

디지털 제어 발진기(121)는 예를 들어 디지털 주파수 검출부(122)에서 입력되는 대략적 발진 제어 신호(OSC_C)에 따라 대략적으로 발진 주파수를 변경하고 또한 디지털 필터부(123)에서 입력되는 미세 발진 제어 신호(OSC_F)에 따라 미세하게 발진 주파수를 조정할 수 있다.The digital controlled oscillator 121 changes the oscillation frequency roughly according to the rough oscillation control signal OSC_C input from the digital frequency detector 122 and outputs the micro oscillation control signal It is possible to finely adjust the oscillation frequency according to the OSC_F.

이를 위해 디지털 제어 발진기(121)는 예를 들어 복수의 지연 셀들이 피드포워드 연결된 링 발진기로 구현될 수 있다. 예를 들어 지연 셀들 각각은 예를 들어 대략적 발진 제어 신호(OSC_C)에 의해서 바이어스 전류의 크기가 이진적으로 결정되고, 미세 발진 제어 신호(OSC_F)에 의해 커패시터가 이진적으로 결정됨으로써, 각 지연 셀의 지연 시간이 조절될 수 있다. 이러한 지연 셀들을 이용하여, 발진 주파수가 변경되도록 구현될 수 있다.For this purpose, the digitally controlled oscillator 121 may be embodied as a ring oscillator in which, for example, a plurality of delay cells are feed forward connected. For example, in each of the delay cells, the magnitude of the bias current is determined, for example, by the coarse oscillation control signal OSC_C, and the capacitors are binary determined by the fine oscillation control signal OSC_F, Can be adjusted. By using these delay cells, the oscillation frequency can be changed to be changed.

한편, 디지털 위상 고정 루프(12)는 대략적 위상 고정 단계와 미세 위상 추적 단계로 구성되는 2 단계의 위상 고정 단계를 가지고 동작한다.On the other hand, the digital phase locked loop 12 operates with a two-phase phase-locking step consisting of an approximate phase locking step and a fine phase tracking step.

먼저, 디지털 제어 발진기(121)는, 오버샘플링부(111)에 오버샘플링 클럭들을 제공하기 전에, 디지털 주파수 검출부(122)에서 입력되는 n 비트의 대략적 발진 제어 신호(OSC_C)에 따라 대략적 발진 주파수로 발진하는 대략적 발진 신호(V_OSC)를 디지털 주파수 검출부(122)에 인가한다.First, the digital controlled oscillator 121 oscillates at an approximate oscillation frequency according to the n-bit coarse oscillation control signal OSC_C input from the digital frequency detector 122, before providing the oversampling clocks to the oversampling unit 111 And applies the rough oscillation signal (V_OSC) oscillating to the digital frequency detector (122).

디지털 주파수 검출부(122)는 디지털 제어 발진기(121)로부터 대략적 발진 신호를 수신하고, 기준 클럭과 위상을 비교하여 위상 차에 따라 n 비트의 대략적 발진 제어 신호(OSC_C)를 조절하며, 대략적 발진 신호가 기준 클럭과 동기화됨으로써 정착(settling)되면, 대략적 발진 고정 신호(COARSE_LOCK) 신호를 블라인드 오버샘플링 파트(11)의 FIFO 레지스터부(115)로 전달한다.The digital frequency detector 122 receives the rough oscillation signal from the digital controlled oscillator 121 and compares the reference clock with the phase to adjust the n-bit coarse oscillation control signal OSC_C according to the phase difference, And transmits a coarse oscillation locked signal (COARSE_LOCK) signal to the FIFO register unit 115 of the blind oversampling part 11 when it is settled by being synchronized with the reference clock.

대략적 발진 고정 신호(COARSE_LOCK)의 생성에 따라, 디지털 제어 발진기(121)는 오버샘플링 클럭들을 생성하여 오버샘플링부(111)에 제공한다.In response to generation of the coarse oscillation locked signal COARSE_LOCK, the digitally controlled oscillator 121 generates and provides oversampling clocks to the oversampling unit 111.

이렇게 대략적 발진 고정 신호(COARSE_LOCK)과 오버샘플링 클럭들의 제공과 함께, 블라인드 오버샘플링 파트(11)가 데이터의 복원 동작을 시작하고, 디지털 주파수 검출부(122)는 동작을 중지한다.With the coarse oscillation locked signal COARSE_LOCK and the provision of the oversampling clocks, the blind oversampling part 11 starts the data restoration operation, and the digital frequency detection part 122 stops the operation.

이어서 디지털 필터부(123)는 블라인드 오버샘플링 파트(11)의 FIFO 레지스터부(115)로부터 FIFO 사용량 정보를 지속적으로 수신하고 필터링하여 m 비트의 미세 발진 제어 신호(OSC_F)를 생성하고, 생성된 m 비트의 미세 발진 제어 신호(OSC_F)를 디지털 제어 발진기(121)에 제공한다.The digital filter unit 123 continuously receives and filters the FIFO usage amount information from the FIFO register unit 115 of the blind-over sampling unit 11 to generate an m-bit micro oscillation control signal OSC_F, Bit fine oscillation control signal OSC_F to the digitally controlled oscillator 121. [

FIFO 사용량 정보가 FIFO 레지스터부(115)의 사용량이 늘어나고 있음을 가리킨다면, 이는 입력 비트 스트림의 주파수와 위상이 빨라져서 오버샘플링 클럭들의 위상, 즉 디지털 제어 발진기(121)의 발진 신호의 위상을 앞당겨야 한다는 의미이다. 반대로, FIFO 사용량 정보가 FIFO 레지스터부(115)의 사용량이 낮아지고 있음을 가리킨다면, 이는 입력 비트 스트림의 주파수와 위상이 느려져서 오버샘플링 클럭들의 위상, 즉 디지털 제어 발진기(121)의 발진 신호의 위상을 늦춰야 한다는 의미이다.If the FIFO usage information indicates that the amount of FIFO register unit 115 is being used, it is necessary to advance the frequency and phase of the input bitstream so as to advance the phase of the oversampling clocks, that is, the phase of the oscillation signal of the digitally controlled oscillator 121 . On the contrary, if the FIFO usage amount information indicates that the amount of usage of the FIFO register unit 115 is lowered, it means that the frequency and phase of the input bit stream become slow and the phase of the oversampling clocks, that is, the phase of the oscillation signal of the digital controlled oscillator 121 It is necessary to slow down.

이렇듯, FIFO 사용량 정보에 따라, 디지털 필터부(123)는 FIFO 사용량 정보를 기초로 m 비트의 미세 발진 제어 신호(OSC_F)를 생성하고, 생성된 m 비트의 미세 발진 제어 신호(OSC_F)를 디지털 제어 발진기(121)에 제공함으로써, 올 디지털 위상 고정 루프(ADPLL, All Digital Phase Locked Loop)를 구현할 수 있다.In accordance with the FIFO usage amount information, the digital filter unit 123 generates the m-bit micro oscillation control signal OSC_F based on the FIFO usage amount information, and outputs the generated m-bit micro oscillation control signal OSC_F to the digital control Oscillator 121, thereby realizing an all digital phase locked loop (ADPLL).

도 2는 본 발명의 일 실시예에 따른 세미 블라인드 오버샘플링 클럭 데이터 복원 방법을 예시한 순서도이다.FIG. 2 is a flowchart illustrating a method of recovering a semblanged oversampling clock data according to an embodiment of the present invention. Referring to FIG.

도 2를 참조하면, 세미 블라인드 오버샘플링 클럭 데이터 복원 방법은 단계(S21)에서, 디지털 제어 발진기(121)를 n 비트의 대략적 발진 제어 신호(OSC_C)에 따라 발진하고, 발진된 대략적 발진 신호가 기준 클럭에 동기화되면, 대략적 발진 고정 신호(COARSE_LOCK)를 생성한다.2, in the step S21, the method for restoring the semblanged oversampled clock data includes the steps of oscillating the digitally controlled oscillator 121 according to the n-bit coarse oscillation control signal OSC_C, When synchronized to the clock, a coarse oscillation locked signal (COARSE_LOCK) is generated.

단계(S22)에서, 블라인드 오버샘플링 파트(11)가 디지털 제어 발진기(121)에서 생성된 복수의 오버샘플링 클럭들을 기초로 입력 비트 스트림을 오버샘플링하고, 에지를 검출하며, 검출된 에지를 기초로 오버샘플링된 샘플들 중에서 데이터를 추출하여 FIFO 레지스터에 저장한다.In step S22, the blind oversampling part 11 oversamples the input bit stream based on the plurality of oversampling clocks generated in the digitally controlled oscillator 121, detects an edge, and based on the detected edge The data is extracted from the oversampled samples and stored in the FIFO register.

단계(S23)에서, 디지털 필터부(123)가 FIFO 레지스터에 데이터가 저장되는 속도에 기초하여 생성되는 m 비트의 미세 발진 제어 신호(OSC_F)에 따라 디지털 제어 발진기(121)를 발진시킨다.In step S23, the digital filter unit 123 oscillates the digitally controlled oscillator 121 in accordance with the m-bit micro oscillation control signal OSC_F generated based on the rate at which data is stored in the FIFO register.

본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.It is to be understood that both the foregoing general description and the following detailed description of the present invention are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. It will be understood that variations and specific embodiments which may occur to those skilled in the art are included within the scope of the present invention.

10 세미 블라인드 오버샘플링 클럭 데이터 복원 장치
11 블라인드 오버샘플링 파트
111 오버샘플링부
112 동기화부
113 에지 검출부
114 다운샘플링부
115 FIFO 레지스터부
116 컴마 검출부
12 디지털 위상 고정 루프
121 디지털 제어 발진기
122 디지털 주파수 검출부
123 디지털 필터부10 Semi-blind oversampling clock data recovery device
11 blind oversampling parts
111 oversampling unit
112 synchronization section
113 edge detector
114 downsampling unit
115 FIFO register section
116 comma detector
12 digital phase locked loops
121 digitally controlled oscillator
122 digital frequency detector
123 digital filter section

Claims (4)

블라인드 오버샘플링 파트 및 디지털 위상 고정 루프를 포함하는 세미 블라인드 오버샘플링 클럭 데이터 복원 장치로서,
상기 디지털 위상 고정 루프는, 디지털 제어 발진기 및 디지털 필터부를 포함하고,
대략적 위상 고정 단계에서 상기 디지털 제어 발진기에서 생성되는 대략적 발진 신호가 기준 클럭에 동기화되면 대략적 발진 고정 신호를 생성하고,
미세 위상 추적 단계에서 상기 디지털 제어 발진기가 상기 블라인드 오버샘플링 파트에 복수의 오버샘플링 클럭들을 제공하고, 상기 블라인드 오버샘플링 파트 내의 선입선출(FIFO) 레지스터에 추출된 데이터가 저장되는 속도에 관한 FIFO 사용량 정보에 기초하여 상기 디지털 필터부가 생성하는 미세 위상 제어 신호에 따라 상기 디지털 제어 발진기가 오버샘플링 클럭의 위상과 주파수를 제어하도록 동작하는 것을 특징으로 하는 세미 블라인드 오버샘플링 클럭 데이터 복원 장치.CLAIMS: 1. An apparatus for restoring semi- blind, oversampled clock data comprising a blind oversampling part and a digital phase locked loop,
The digital phase locked loop includes a digital controlled oscillator and a digital filter section,
When the coarse oscillation signal generated in the digital controlled oscillator is synchronized with the reference clock in the coarse phase fixing step, a coarse oscillation locked signal is generated,
In the fine phase tracking step, the digitally controlled oscillator provides a plurality of oversampling clocks to the blind-over sampling part, and FIFO usage information about the speed at which extracted data is stored in a first-in first-out (FIFO) register in the blind- Wherein the digital controlled oscillator operates to control a phase and a frequency of an oversampling clock according to a fine phase control signal generated by the digital filter unit. 청구항 1에 있어서, 상기 디지털 위상 고정 루프는 디지털 주파수 검출부를 더 포함하고,
상기 디지털 주파수 검출부는, 상기 디지털 제어 발진기로부터 대략적 발진 신호를 수신하고, 기준 클럭과 상기 대략적 발진 신호 사이의 위상 차에 기초하여 n 비트의 대략적 발진 제어 신호를 생성하며, 생성된 대략적 발진 제어 신호를 상기 디지털 제어 발진기에 인가하고, 상기 대략적 발진 신호가 기준 클럭에 동기화되면, 대략적 발진 고정 신호 신호를 상기 블라인드 오버샘플링 파트의 FIFO 레지스터부로 전달하도록 동작하는 것을 특징으로 하는 세미 블라인드 오버샘플링 클럭 데이터 복원 장치.The digital phase locked loop of claim 1, further comprising a digital frequency detector,
Wherein the digital frequency detector receives the rough oscillation signal from the digital controlled oscillator and generates an n rough oscillation control signal based on the phase difference between the reference clock and the rough oscillation signal, Wherein the clock generator is operative to apply a substantially oscillating fixed signal to the FIFO register of the blind oversampling part when the coarse oscillation signal is synchronized to the reference clock, . 블라인드 오버샘플링 파트 및 디지털 위상 고정 루프를 포함하는 세미 블라인드 오버샘플링 클럭 데이터 복원 장치를 이용한 클럭 데이터 복원 방법으로서,
상기 디지털 위상 고정 루프는, 디지털 제어 발진기 및 디지털 필터부를 포함하고,
상기 디지털 제어 발진기를 n 비트의 대략적 발진 제어 신호에 따라 발진하고, 발진된 대략적 발진 신호를 기준 클럭에 동기화되면, 대략적 발진 고정 신호를 생성하는 단계;
상기 블라인드 오버샘플링 파트가 상기 디지털 제어 발진기에서 생성된 복수의 오버샘플링 클럭들을 기초로 입력 비트 스트림을 오버샘플링하고, 에지를 검출하며, 검출된 에지를 기초로 오버샘플링된 샘플들 중에서 데이터를 추출하여 FIFO 레지스터에 저장하는 단계; 및
상기 디지털 필터부가 상기 FIFO 레지스터에 데이터가 저장되는 속도에 기초하여 생성되는 m 비트의 미세 발진 제어 신호에 따라 디지털 제어 발진기를 설정하는 단계를 포함하는 것을 특징으로 하는 세미 블라인드 오버샘플링 클럭 데이터 복원 장치를 이용한 클럭 데이터 복원 방법.CLAIMS 1. A method for recovering clock data using a semi- blind oversampling clock data recovery apparatus comprising a blind oversampling part and a digital phase locked loop,
The digital phase locked loop includes a digital controlled oscillator and a digital filter section,
Generating a coarse oscillation locked signal when the oscillation of the digitally controlled oscillator is synchronized with a reference clock, oscillating the digitally controlled oscillator according to an n-bit coarse oscillation control signal;
The blind-over-sampling part over-samples an input bit stream based on a plurality of over-sampling clocks generated by the digitally controlled oscillator, detects an edge, extracts data from oversampled samples based on the detected edge Storing in a FIFO register; And
And setting the digitally controlled oscillator according to an m-bit micro-oscillation control signal generated based on a rate at which the digital filter unit stores data in the FIFO register. A method of recovering clock data using the method. 청구항 3에 있어서, 상기 디지털 위상 고정 루프는 디지털 주파수 검출부를 더 포함하고,
상기 클럭 데이터 복원 방법은,
상기 디지털 주파수 검출부가 상기 디지털 제어 발진기로부터 대략적 발진 신호를 수신하는 단계;
기준 클럭과 상기 대략적 발진 신호 사이의 위상 차에 기초하여 n 비트의 대략적 발진 제어 신호를 생성하는 단계;
생성된 대략적 발진 제어 신호를 상기 디지털 제어 발진기에 인가하고, 상기 대략적 발진 신호가 기준 클럭에 동기화되면, 대략적 발진 고정 신호 신호를 상기 블라인드 오버샘플링 파트의 FIFO 레지스터부로 전달하는 단계를 포함하는 것을 특징으로 하는 세미 블라인드 오버샘플링 클럭 데이터 복원 장치를 이용한 클럭 데이터 복원 방법.4. The digital phase lock loop of claim 3, wherein the digital phase lock loop further comprises a digital frequency detector,
The clock data recovery method includes:
The digital frequency detector receiving a rough oscillation signal from the digitally controlled oscillator;
Generating an n-bit coarse oscillation control signal based on a phase difference between the reference clock and the coarse oscillation signal;
And transmitting the generated coarse oscillation control signal to the FIFO register unit of the blind oversampling part when the coarse oscillation signal is synchronized with the reference clock. A method for recovering clock data using a semi-blind oversampling clock data recovery apparatus.
KR1020140030563A 2014-03-14 2014-03-14 All digital semi-blind oversampling clock data recovery circuitry and method therein KR101666709B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140030563A KR101666709B1 (en) 2014-03-14 2014-03-14 All digital semi-blind oversampling clock data recovery circuitry and method therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140030563A KR101666709B1 (en) 2014-03-14 2014-03-14 All digital semi-blind oversampling clock data recovery circuitry and method therein

Publications (2)

Publication Number Publication Date
KR20150108007A true KR20150108007A (en) 2015-09-24
KR101666709B1 KR101666709B1 (en) 2016-10-17

Family

ID=54246148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140030563A KR101666709B1 (en) 2014-03-14 2014-03-14 All digital semi-blind oversampling clock data recovery circuitry and method therein

Country Status (1)

Country Link
KR (1) KR101666709B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210103823A (en) 2020-02-14 2021-08-24 에스케이하이닉스 주식회사 Clock and data recovery device using machine learning technology and training method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 3.2 Gb/s CDR Using Semi-Blind Oversampling to Achieve High Jitter Tolerance(2007.10. 공개) *

Also Published As

Publication number Publication date
KR101666709B1 (en) 2016-10-17

Similar Documents

Publication Publication Date Title
JP5579625B2 (en) Receiving section device having clock restoration section based on delay locked loop
US7283000B2 (en) Auto-adjusting high accuracy oscillator
US8063986B2 (en) Audio clock regenerator with precisely tracking mechanism
US8422615B2 (en) Fast powering-up of data communication system
WO2011123635A3 (en) Synchronous transfer of streaming data in a distributed antenna system
CN109120246B (en) Clock synchronization apparatus
KR20040110209A (en) Clock and Data Recovery Apparatus For Variable Data Rate
KR101419892B1 (en) Receiver and communication system having the same
JP6703364B2 (en) Receiver
KR101438478B1 (en) Data receiving method of receiver having clock recovery unit based on delay locked loop
US20130173949A1 (en) Hs-can bus clock recovery using a tracking oscillator circuit
KR101666709B1 (en) All digital semi-blind oversampling clock data recovery circuitry and method therein
EP3975456B1 (en) Clock synchronization device, optical transmitter and method
TW201703439A (en) Glitch-free digitally controlled oscillator code update
US10574242B2 (en) Phase locked loop sampler and restorer
KR101671568B1 (en) Dual phase frequency detector circuit for preventing false locking, method of operating the same and clock data recovery circuit employing the same
CN111049516A (en) Integrated circuit and clock and data recovery circuit including the same
JP2004343770A (en) Clock restoration method using user clock code of time-division multiplexed video signal and transmitting/receiving apparatus used for method
TWI768690B (en) Reference-less clock and data recovery (cdr) device and method thereof
KR100261287B1 (en) Signal dege-triggered phase comparator and the method
TW200742262A (en) Phase-locked loop apparatus having aligning unit and method using the same
KR100287887B1 (en) Data/clock recovery circuit
Lee et al. A tracked oversampling digital data recovery for low latency, fast acquisition, and high jitter tolerance
KR100191821B1 (en) Synchronizing adaptive clock recovery circuit
KR101364171B1 (en) Apparatus and method for clock recovery of mobile terminal in wireless transmission system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant