KR20150087151A - 전기도금 및 시드 층 검출을 위한 방법들 및 장치들 - Google Patents
전기도금 및 시드 층 검출을 위한 방법들 및 장치들 Download PDFInfo
- Publication number
- KR20150087151A KR20150087151A KR1020150010136A KR20150010136A KR20150087151A KR 20150087151 A KR20150087151 A KR 20150087151A KR 1020150010136 A KR1020150010136 A KR 1020150010136A KR 20150010136 A KR20150010136 A KR 20150010136A KR 20150087151 A KR20150087151 A KR 20150087151A
- Authority
- KR
- South Korea
- Prior art keywords
- color
- wafer
- electroplating
- color signals
- seed layer
- Prior art date
Links
- 238000009713 electroplating Methods 0.000 title claims abstract description 253
- 238000000034 method Methods 0.000 title claims abstract description 162
- 238000001514 detection method Methods 0.000 title abstract description 20
- 235000012431 wafers Nutrition 0.000 claims abstract description 436
- 238000004458 analytical method Methods 0.000 claims description 74
- 238000005259 measurement Methods 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000012546 transfer Methods 0.000 claims description 16
- 230000007246 mechanism Effects 0.000 claims description 13
- 238000005240 physical vapour deposition Methods 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 238000011068 loading method Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims 2
- 238000012545 processing Methods 0.000 abstract description 14
- 239000000523 sample Substances 0.000 description 42
- 238000012360 testing method Methods 0.000 description 23
- 239000000243 solution Substances 0.000 description 22
- 230000006870 function Effects 0.000 description 15
- 239000012528 membrane Substances 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 239000003792 electrolyte Substances 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000000977 initiatory effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000007620 mathematical function Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000013515 script Methods 0.000 description 2
- UPMXNNIRAGDFEH-UHFFFAOYSA-N 3,5-dibromo-4-hydroxybenzonitrile Chemical compound OC1=C(Br)C=C(C#N)C=C1Br UPMXNNIRAGDFEH-UHFFFAOYSA-N 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000000205 computational method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/16—Apparatus for electrolytic coating of small objects in bulk
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
시드 층 검출을 채용하는 전기도금 방법들 및 장치들이 본 명세서에서 개시된다. 이 방법들 및 장치들은 프로세싱할 웨이퍼를 선택하고; 하나 이상의 컬러 컴포넌트들을 갖는 하나 이상의 프로세스-중 컬러 신호들을 상기 웨이퍼의 표면으로부터 측정하고; 하나 이상의 계측치들-계측치들 각각은 상기 프로세스-중 컬러 신호들 중 하나와 이에 대응하는 기준 컬러 신호들의 세트 간의 차를 나타냄-을 계산하고; 허용가능한 시드 층이 상기 웨이퍼의 표면 상에 존재하는지의 여부를, 미리 결정된 개수의 상기 하나 이상의 계측치들이 해당 계측치에 개별적으로 대응하는 연관된 미리 결정된 범위 내에 있는지의 여부에 기초하여서, 결정하고, 허용가능한 시드 층이 존재한다면 상기 웨이퍼를 전기도금하고, 그렇지 않으면 상기 웨이퍼를 전기도금에 대해서 허용가능하지 않는 것으로 지정함으로써 동작할 수 있다. 이어서, 전술한 동작들이 상기 웨이퍼들의 세트들로부터의 하나 이상의 추가 웨이퍼들에 대해서 반복될 수 있다.
Description
이 개시는 전자적 디바이스들의 제조, 반도체 기판들의 전기도금, 프로세싱 동안에 반도체 웨이퍼들을 검사하기 위한 통합된 및/또는 인 시츄 계측 시스템들을 갖는 전기도금 시스템들 및 장치들, 및 프로세싱 동안에 반도체 웨이퍼들의 계측 및 검사를 수행하는 방법에 관한 것이다.
집적 회로들의 제조는 때로 반도체 웨이퍼의 표면 상에 도전성 금속 층을 전기도금하는 하나 이상의 단계들을 수반한다. 예를 들어서, 일부 IC 제조 절차들에서, 전기도금 동작은 예를 들어서 다양한 회로 요소들 간의 도전성 경로들로서 사용된 트렌치들 및 비아들과 같은, 반도체 웨이퍼의 표면에 형성된 다양한 피처들을 금속으로 충진하는데 사용될 수 있다.
통상적인 전기도금 동작 시에, 웨이퍼의 표면은 전기도금될 금속의 해리된 해리된 이온들을 포함하는 전기도금 욕 유체에 노출되며, 전기적 회로가 (캐소드 역할을 하는) 웨이퍼의 표면과 (애노드 역할을 하는) 전기도금 욕 내의 전극 간에서 생성된다. 인가된 전압 인가 시에 이 회로를 통한 전류의 흐름은 캐소드 표면으로 전자들이 흐르게 하고 그 근방에서의 해리된 금속 이온들을 줄이며 이로써 중성 원소적 금속의 용액으로부터 웨이퍼 표면으로의 도금이 발생한다.
그러나, 이러한 전기적 회로가 완성되고 해리된 금속 이온들의 전기화학적 감소가 발생하기 위해서는, (이 회로의 캐소드 역할을 하는) 웨이퍼의 표면이 적어도 어느 정도로 상대적으로 도전성이 되어야 한다. 따라서, 웨이퍼의 순수한 (bare) 표면은 대체적으로 실질적으로 도전성이 아니기 때문에, 전기도금 동작 시의 실제 전기도금 단계 이전에 때로 필요한 도전성 표면을 제공하는 도전성 시드 층의 증착이 선행된다. 이러한 시드 층 증착은 시드 재료를 증착하는 임의의 구현가능한 방법에 의해서 달성될 수 있다. 적합한 방법들은 예를 들어서, PVD (physical vapor deposition), CVD (chemical vapor deposition), PECVD (plasma-enhanced chemical vapor deposition), CFD (conformal film deposition), ALD (atomic layer deposition), 등을 포함한다. 때로, 시드 층 증착 및 전기도금 이후에 에지 베벨 제거 (EBR) 동작이 후행하여서 웨이퍼의 에지에 증착된 시드 금속을 제거하는데, 만일에 웨이퍼의 에지에 금속 시드가 존재하는 것은 바람직하지 않으며, 이러한 BER 동작은 웨이퍼의 에지에 걸쳐서 에천트 용액의 얇은 점성 유동을 적용함으로써 이루어진다.
반도체 웨이퍼들의 세트로부터의 복수의 웨이퍼들을 전기도금하는 방법들이 본 명세서에서 개시된다. 이 방법들은 세트로부터 프로세싱할 웨이퍼를 선택하는 단계; 하나 이상의 컬러 컴포넌트들을 갖는 하나 이상의 프로세스-중 컬러 신호들을 웨이퍼의 표면으로부터 측정하는 단계; 및 하나 이상의 계측치들 (metrics) 을 계산하는 단계를 포함하며, 계측치들 각각은 프로세스-중 컬러 신호들 중 하나와 이에 대응하는 기준 컬러 신호들의 세트 간의 차를 나타낸다.
상기 하나 이상의 프로세스-중 컬러 신호들은 웨이퍼의 표면 상의 일 지점에서 측정된 제 1 컬러 신호를 포함할 수 있다. 일부 실시예들에서, 하나 이상의 프로세스-중 컬러 신호들은 웨이퍼의 표면 상의 일 지점에서 측정된 제 2 컬러 신호를 더 포함할 수 있다. 이러한 특정 실시예들에서, 제 1 컬러는 웨이퍼의 표면의 내부 영역 내의 일 지점으로부터 측정되고, 제 2 컬러는 웨이퍼의 표면의 에지 영역 내의 일 지점으로부터 측정될 수 있다.
상기 하나 이상의 계측치들은 제 1 프로세스-중 컬러 신호와 이에 대응하는, 하나 이상의 컬러 컴포넌트들을 갖는 제 1 기준 컬러 신호들의 세트로부터 계산되는 제 1 계측치를 포함한다. 일부 실시예들에서, 하나 이상의 계측치들은 제 2 프로세스-중 컬러 신호와 이에 대응하는, 하나 이상의 컬러 컴포넌트들을 갖는 제 2 기준 컬러 신호들의 세트로부터 계산되는 제 2 계측치를 포함한다.
하나 이상의 계측치들로부터, 방법들은 허용가능한 시드 층이 웨이퍼의 표면 상에 존재하는지의 여부를, 미리 결정된 개수의 하나 이상의 계측치들이 해당 계측치에 개별적으로 대응하는 연관된 미리 결정된 범위 내에 있는지의 여부에 기초하여서, 결정하고, 허용가능한 시드 층이 존재한다면 웨이퍼를 전기도금하고, 그렇지 않으면 웨이퍼를 전기도금에 대해서 허용가능하지 않는 것으로 지정하는 단계를 더 포함할 수 있다. 이러한 단계들은 웨이퍼들의 세트들로부터의 하나 이상의 추가 웨이퍼들에 대해서 반복될 수 있다.
전기도금 시스템이 본 명세서에서 또한 개시되며, 이 시스템은 웨이퍼들을 저장, 로딩 및 언로딩하기 위한 하나 이상의 웨이퍼 저장 디바이스들, 전기도금 모듈 및 시드 층 분석 시스템을 포함할 수 있다. 전기도금 모듈은 전기도금 동안에 애노드 및 전기도금 용액을 수용하기 위한 셀; 전기도금 동안에 웨이퍼를 홀딩 및 회전시키기 위한 웨이퍼 홀더; 및 전기도금 동안에 전류를 웨이퍼로 공급하기 위한 전력 공급부를 포함할 수 있다. 일부 실시예들에서, 전기도금 시스템은 웨이퍼들을 웨이퍼 저장 디바이스, 전기도금 모듈 및/또는 시드 층 분석 시스템으로/으로부터 전달하기 위한 로봇 웨이퍼 전달 메카니즘을 더 포함할 수 있다.
시드 층 분석 시스템은 하나 이상의 컬러 컴포넌트들을 갖는 하나 이상의 프로세스-중 컬러 신호들을 프로세싱되고 있는 웨이퍼의 표면으로부터 측정하기 위한 컬러 센서를 포함할 수 있으며 또한 컬러 분석 로직을 더 포함할 수 있다. 컬러 분석 로직은 하나 이상의 프로세스-중 컬러 신호들을 분석하고 허용가능한 시드 층이 존재하는지의 여부를 결정할 수 있다. 컬러 분석 로직은 하나 이상의 계측치들 (metrics) 을 계산하기 위한 로직으로서, 계측치들 각각은 프로세스-중 컬러 신호들 중 하나와 이에 대응하는 기준 컬러 신호들의 세트 간의 차를 나타내며, 하나 이상의 계측치들은 제 1 프로세스-중 컬러 신호와 이에 대응하는, 하나 이상의 컬러 컴포넌트들을 갖는 제 1 기준 컬러 신호들의 세트로부터 계산되는 제 1 계측치를 포함하는, 하나 이상의 계측치들을 계산하기 위한 로직; 및 허용가능한 시드 층이 웨이퍼의 표면 상에 존재하는지의 여부를, 각 프로세스-중 컬러 신호에 대응하는 각 계측치가 해당 계측치에 대응하는 미리 결정된 범위 내에 있는지의 여부에 기초하여서 결정하기 위한 로직을 포함할 수 있다. 이러한 특정 실시예들에서, 컬러 분석 로직은 허용가능한 시드 층이 존재하지 않는 때에 웨이퍼는 전기도금에 대해서 허용가능하지 않는다는 것을 알리기 위한 로직을 더 포함할 수 있다.
전기도금 시스템은 전기도금 시스템을 동작시키기 위한 시스템 제어기를 더 포함할 수 있다. 시스템 제어기는 시드 층 분석 시스템으로부터 신호들을 수신하도록 구성되고, 시드 층 분석 시스템이 웨이퍼가 전기도금에 대해서 허용가능하지 않다는 것을 알릴 때에 웨이퍼의 전기도금을 방지하도록 로봇 웨이퍼 전달 메카니즘을 동작시키게 더 구성된다.
반도체 웨이퍼들의 세트로부터의 복수의 웨이퍼들을 전기도금하는 방법들이 또한 본 명세서에서 더 개시되며, 이 방법들은 세트로부터 프로세싱할 웨이퍼를 선택하는 단계; 하나 이상의 프로세스-중 컬러 신호들의 제 1 세트를 웨이퍼의 표면의 내부 영역 내의 하나 이상의 지점들로부터 측정하는 단계로서, 하나 이상의 프로세스-중 컬러 신호들 각각은 하나 이상의 컬러 컴포넌트들을 갖는, 하나 이상의 프로세스-중 컬러 신호들의 제 1 세트를 측정하는 단계; 및 하나 이상의 프로세스-중 컬러 신호들의 제 2 세트를 웨이퍼의 표면의 에지 영역 내의 하나 이상의 지점들로부터 측정하는 단계로서, 하나 이상의 프로세스-중 컬러 신호들 각각은 하나 이상의 컬러 컴포넌트들을 갖는, 하나 이상의 프로세스-중 컬러 신호들의 제 2 세트를 측정하는 단계를 포함할 수 있다. 이러한 특정한 실시예들에서, 하나 이상의 프로세스-중 컬러 신호들의 제 1 세트 내의 컬러 신호와 하나 이상의 프로세스-중 컬러 신호들의 제 2 세트 내의 컬러 신호 간의 차를 표시하는 계측치가 계산될 수 있으며, 이 방법들은 허용가능한 시드 층이 웨이퍼의 표면 상에 존재하는지의 여부를, 계측치가 미리 결정된 범위 내에 있는지의 여부에 기초하여서, 결정하고, 허용가능한 시드 층이 존재한다면 웨이퍼를 전기도금하고, 그렇지 않으면 웨이퍼를 전기도금에 대해서 허용가능하지 않는 것으로 지정함으로써 계속될 수 있다. 이어서, 이러한 단계들이 웨이퍼들의 세트들로부터의 하나 이상의 추가 웨이퍼들에 대해서 반복될 수 있다.
도 1은 웨이퍼의 에지와 내부 영역 간에 위치한, 내부 능동 회로 영역 및 에지 영역을 갖는 통상적인 웨이퍼의 상단 표면을 개략적으로 예시한다.
도 2는 "a*", "b*" 및 "L*" 컬러 컴포넌트들을 사용하여서 3 개의 컬러 컴포넌트 컬러 공간을 개략적으로 예시한다.
도 3a는 그들의 표면들 상에 존재하는 상이한 두께들을 갖는 시드 층들을 갖는 6 개의 웨이퍼들에 대해서 수행된 컬러 신호 측정 테스트들의 결과들을 예시하며, 측정치들은 6 개의 웨이퍼들의 내부 영역들 및 에지 영역들 내에서 취해진다.
도 3b는 6 개의 웨이퍼들에 대한 도 3a에서 플롯팅된 개별 컬러 컴포넌트들의 벡터 차를 플롯팅한다.
도 4는 다수의 전기도금 모듈들을 포함하는 전기도금 시스템을 개략적으로 예시한다.
도 5는 도 4에서 나타난 전기도금 시스템 내의 전기도금 모듈 역할을 할 수 있는 전기도금 모듈을 개략적인 단면도를 예시한다.
도 6a는 컬러 센서, 추가 컬러 센서, 및 컬러 분석 로직 (780) 을 갖는 시드 층 분석 시스템을 개략적으로 예시한다.
도 6b는 시드 층 분석 시스템의 다른 실시예를 개략적으로 예시한다.
도 7a는 시드 층 존재 검출 기법을 채용하여서 웨이퍼들의 세트로부터의 복수의 웨이퍼들을 전기도금하기 위한 방법들을 개략적으로 예시한다.
도 7b는 도 7a에 존재한 것들과 유사한 전기도금 방법들을 개략적으로 예시하지만, 각기 프로세싱되는 웨이퍼들의 표면들의 내부 영역 및 에지 영역 내에서의 지점들에서 측정된 제 1 컬러 신호 및 제 2 컬러 신호의 사용을 개략적으로 예시한다.
도 7c는 도 7b에서 예시된 것들과 유사한 전기도금 방법들을 개략적으로 예시하지만, 프로세스-중 측정된 에지 영역 컬러 신호 및 내부 영역 컬러 신호의 서로 간의 비교를 통해서 계산된 검출 계측 사용을 개략적으로 예시한다.
도 8은 도 7a 및 도 7b에 존재하는 것들과 유사하지만, 컬러 신호들의 기준 세트들을 수정하기 위한 메카니즘을 추가적으로 제공하는 전기도금 방법들을 개략적으로 예시한다.
도 9는 본 명세서에서 개시된 시드 층 검출 방법 및 두께 결정 방법을 이용하는 전기도금 방법들의 다른 부류를 제공한다.
도 2는 "a*", "b*" 및 "L*" 컬러 컴포넌트들을 사용하여서 3 개의 컬러 컴포넌트 컬러 공간을 개략적으로 예시한다.
도 3a는 그들의 표면들 상에 존재하는 상이한 두께들을 갖는 시드 층들을 갖는 6 개의 웨이퍼들에 대해서 수행된 컬러 신호 측정 테스트들의 결과들을 예시하며, 측정치들은 6 개의 웨이퍼들의 내부 영역들 및 에지 영역들 내에서 취해진다.
도 3b는 6 개의 웨이퍼들에 대한 도 3a에서 플롯팅된 개별 컬러 컴포넌트들의 벡터 차를 플롯팅한다.
도 4는 다수의 전기도금 모듈들을 포함하는 전기도금 시스템을 개략적으로 예시한다.
도 5는 도 4에서 나타난 전기도금 시스템 내의 전기도금 모듈 역할을 할 수 있는 전기도금 모듈을 개략적인 단면도를 예시한다.
도 6a는 컬러 센서, 추가 컬러 센서, 및 컬러 분석 로직 (780) 을 갖는 시드 층 분석 시스템을 개략적으로 예시한다.
도 6b는 시드 층 분석 시스템의 다른 실시예를 개략적으로 예시한다.
도 7a는 시드 층 존재 검출 기법을 채용하여서 웨이퍼들의 세트로부터의 복수의 웨이퍼들을 전기도금하기 위한 방법들을 개략적으로 예시한다.
도 7b는 도 7a에 존재한 것들과 유사한 전기도금 방법들을 개략적으로 예시하지만, 각기 프로세싱되는 웨이퍼들의 표면들의 내부 영역 및 에지 영역 내에서의 지점들에서 측정된 제 1 컬러 신호 및 제 2 컬러 신호의 사용을 개략적으로 예시한다.
도 7c는 도 7b에서 예시된 것들과 유사한 전기도금 방법들을 개략적으로 예시하지만, 프로세스-중 측정된 에지 영역 컬러 신호 및 내부 영역 컬러 신호의 서로 간의 비교를 통해서 계산된 검출 계측 사용을 개략적으로 예시한다.
도 8은 도 7a 및 도 7b에 존재하는 것들과 유사하지만, 컬러 신호들의 기준 세트들을 수정하기 위한 메카니즘을 추가적으로 제공하는 전기도금 방법들을 개략적으로 예시한다.
도 9는 본 명세서에서 개시된 시드 층 검출 방법 및 두께 결정 방법을 이용하는 전기도금 방법들의 다른 부류를 제공한다.
다음의 개시에서, 다수의 특정 실시예들이 본 명세서에서 개시된 창의적인 개념들의 철저한 이해를 제공하기 위해서 제시된다. 그러나, 본 명세서에서 개시된 창의적인 개념은 다수의 경우들에서 본 명세서에서 개시된 창의적인 개념의 범위 및 사상 내에서 유지되면서, 이러한 특정 세부사항들 중 어떤 것이 없이도 또는 이 어떠한 것과 함께, 예를 들어서 특정 요소들 또는 단계들의 생략 또는 다른 요소들 또는 단계들의 치환에 의해서 실시될 수도 있다는 것이 본 기술 분야의 당업자에게 이해될 것이다. 또한, 특정 프로세스들, 절차들, 동작들, 단계들, 요소들, 모듈들, 컴포넌트들 및/또는 시스템들이 이미 본 기술 분야의 당업자에게 알려진 경우에, 이들은, 본 개시된 창의적인 개념들의 중요한 측면들이 불필요하게 모호하게 되지 않도록, 필요하면 가능한 한 세부적으로 본 명세서에서 기술되지 않는다.
시드 층 존재 검출 방법 및 수용성 결정 방법
시드 층 없이 반도체 웨이퍼를 전기도금하는 시도는 대체적으로 거의 목표된 도전성 금속 층을 디포지션 (deposition) 할 수 없을 뿐만 아니라, 자주 웨이퍼 자체의 심각한 손상을 낳을 수 있다. 따라서, 다수의 상황들에서, 시드 층이 없는 웨이퍼는 다른 시도를 위해서 이전의 시드 층 증착 단계로 단순히 돌려보내질 수 없으며, 대신에 버려져야 하며 이로써 잠재적으로 누적되어서 반도체 제조 절차의 순 웨이퍼 생산에 대한 큰 손실을 낳는다. 따라서, 시드 층이 없는 반도체 웨이퍼들의 전기도금 시도를 방지하기 위한 방법들 및 장치들 및 이러한 방법들 및 장치들을 포함하는 전기도금 시스템들이 요구된다.
이러한 이유로 해서, 웨이퍼에 대하여 전기도금 동작을 개시하기 이전에 반도체 웨이퍼 상에 시드 층의 존재 또는 부재를 검출하는 것이 바람직하며 이러한 능력을 전기도금 동작들 및 장치들에 내에 통합시키는 것이 가치있다. 또한, 시드 층의 존재의 확정을 넘어서, 그의 두께를 추정하기 위해서 시드 층을 분석하는 능력이 또한 유리한데, 그 이유는 특정 두께의 시드 층들이 전기도금 동작들에서 대체적으로 목표 및/또는 요구되기 때문이다.
따라서, 후속하는 전기도금 동작들을 위한 기초 역할을 하도록 웨이퍼 상의 시드 층의 존재 또는 부재를 결정하는 방법 및 일부 실시예들에서 추가적으로 추가적인 전기도금 진단 역할을 하도록 시드 층의 근사 두께를 결정하는 방법이 본 명세서에서 개시된다. 이러한 방법들은 시드 층이 발견되는 것으로 (존재한다면) 예상되는 웨이퍼의 표면 상의 하나 이상의 지점들로부터 측정된 하나 이상의 컬러 신호들의 사용을 통해서 시드 층의 존재를 검출함으로써 동작할 수 있다. 실시예에 따라서, 컬러 신호는 이하에서 보다 상세하게 기술되는 단일 컬러 컴포넌트 또는 다수의 컬러 컴포넌트를 포함할 수 있다. 또한, 실시예에 따라서, 하나 이상의 컬러 신호들은 웨이퍼의 표면의 내부 영역 내의 하나 이상의 지점들, 웨이퍼의 표면의 에지 영역 내의 하나 이상의 지점들 또는 이 두 영역으로부터 측정될 수 있다. 예를 들어서, 일부 실시예들에서, 하나 이상의 컬러 신호들은 웨이퍼 표면의 내부 영역 내의 일 지점에서 측정된 제 1 컬러 신호 및/또는 웨이퍼 표면의 에지 영역 내의 일 지점에서 측정된 제 2 컬러 신호일 수 있다. 일부 실시예들에서, 제 2 컬러 신호는 웨이퍼 표면의 내부 영역 내의 일 지점에서 측정될 수도 있다. 일부 실시예들에서, 하나 이상의 컬러 신호들은 제 3, 제 4, 제 5, 제 6, 제 7, 제 8, 제 9 및 제 10 컬러 신호들 등을 포함하며, 이들 중 임의의 것은 실시예에 따라서 웨이퍼의 표면의 에지 영역 또는 내부 영역 내의 일 지점에서 측정될 수 있다.
하나 이상의 계측 값들은 테스트되는 웨이퍼의 표면으로부터 측정된 하나 이상의 컬러 신호들-"프로브" 신호들로서 지칭될 수 있음-테스트 웨이퍼 상에서의 시드 층의 존재 또는 부재를 표시하도록 의도됨-로부터 계산될 수 있다. 예를 들어서, 각 계측치는 측정된 컬러 신호들과 이에 대응하는 기준 컬러 신호들의 세트 간의 차를 표시할 수도 있다. 따라서, 일부 실시예들에서, 계측치들은 하나 이상의 컬러 컴포넌트들을 갖는, 제 1 측정된 컬러 신호와 이에 대응하는 기준 컬러 신호들의 제 1 세트로부터 계산된 제 1 계측치를 포함할 수 있으며; 특정한 이러한 실시예들에서, 계측치들은 하나 이상의 컬러 컴포넌트들을 갖는, 제 2 측정된 컬러 신호와 이에 대응하는 기준 컬러 신호들의 제 2 세트로부터 계산된 제 2 계측치를 더 포함할 수 있으며; 특정한 이러한 실시예들에서, 계측치들은 하나 이상의 컬러 컴포넌트들을 갖는, 제 3 측정된 컬러 신호와 이에 대응하는 기준 컬러 신호들의 제 3 세트로부터 계산된 제 3 계측치를 더 포함할 수 있으며; 이러한 바가 선택사양적인 제 4, 제 5, 제 6, 제 7, 제 8, 제 9 및 제 10 프로브 컬러 신호들 등 및 이에 대응하는 기준 컬러 신호들의 대응하는 세트들 및 계산된 계측치들에 대해서도 동일하다. 물론, 제 1 및 제 2 측정된 프로브 컬러 신호들이, 시드 층이 존재하는 경우에, 유사한 컬러 신호들을 나타내는 것으로 예상되는 웨이퍼 상의 위치들에 대응하면, 양 제 1 및 제 2 컬러 신호들은 모두 동일한 기준 컬러 신호들의 세트와 비교될 수 있으며, 이 동일한 기준 컬러 신호들의 세트는 이어서 위의 용어를 사용하여서 제 1 기준 컬러 신호 세트 및 제 2 기준 컬러 신호 세트 양자 역할을 할 수 있다는 것이 이해되어야 한다. 마찬가지로, 동일한 바가 3 개 이상의 기준 컬러 신호 세트들과 관련하여서 기술된 실시예들에 대해서도 적용될 수 있다.
하나 이상의 기준 컬러 신호들은 측정이 수행된 때에 시드 층이 위치하는 것으로 알려진 하나 이상의 기준 웨이퍼들의 표면 상의 지점들로부터 측정된 컬러 신호들로서 저장될 수 있다. 일부 실시예들에서, 하나 이상의 기준 컬러 신호들은 이전에 프로세싱되고 이하에서 보다 상세하게 기술될 바와 같이, 시드 층이 존재하는 것으로 결정된 하나 이상의 웨이퍼들의 표면 상의 지점들로부터 이전에 측정된 컬러 신호들로서 저장될 수 있다. 프로브 컬러 신호들에서와 같이, 기준 컬러 신호들은 시드 층이 존재하는 웨이퍼들의 내부 영역들 또는 에지 영역들 내의 지점들에서 측정될 수 있다. 일반적으로, 기준 컬러 신호 세트는 이에 비교되는 프로브 컬러 신호들에 대응할 것이다. 따라서, 일부 실시예들에서, 웨이퍼가 그의 표면의 내부 영역으로부터 제 1 컬러 신호를 측정함으로써 테스트되면, 이 컬러 신호가 비교되는 제 1 기준 컬러 신호 세트도 또한 허용가능한 시드 층이 존재하는 것으로 알려진 하나 이상의 웨이퍼들의 내부 영역으로부터 측정되었을 것이다. 마찬가지로, 예를 들어서, 웨이퍼가 또한 그의 표면의 에지 영역으로부터 제 2 컬러 신호를 측정함으로써 테스트되면, 이 테스트 신호가 비교되는 제 2 기준 컬러 신호 세트도 또한 허용가능한 시드 층이 존재하는 것으로 알려진 하나 이상의 웨이퍼들의 에지 영역으로부터 측정되었을 것이다. 다른 실시예들에서, 양 제 1 및 제 2 프로브 컬러 신호들이 웨이퍼의 내부 영역으로부터 측정되면, 이들은 허용가능한 시드 층이 존재하는 것으로 알려진 하나 이상의 웨이퍼들의 내부 영역으로부터 측정된 기준 세트와 비교될 수 있으며, 상술한 바와 같이, 일부 실시예들에서, 동일한 측정치 세트가 양 측정된 프로브 신호들을 비교하기 위한 기준들 역할을 할 수 있다.
프로브 및 기준 컬러 신호들 간의 비교의 기본 역할을 하는 계측치는 측정된 프로브 컬러 신호와 기준 컬러 신호들 중 하나 또는 이의 세트 간의 차의 정량적 평가를 제공할 수 있다. 기준 컬러 신호들의 세트가 허용가능한 시드 층이 존재하는 웨이퍼들의 특성들이고, 이 계측치의 값이 사전결정된 범위 내에 있으면, 해당 테스트 웨이퍼는 허용가능한 시드 층이 존재하는 것으로 추정될 수 있다. 예를 들어서, 일부 실시예들에서, 계측치는 측정된 프로브 컬러 신호와 이에 대응하는 기준 컬러 신호 세트의 벡터 평균 간의 벡터 차의 크기를 표시할 수 있으며, 이 계측치가 벡터 평균과 연관된 평균 편차를 나타내는 사전결정된 범위 내에 있으면, 해당 웨이퍼는 허용가능한 시드 층이 존재하는 것으로 추정될 수 있다. 특정 실시예들에서, 사전결정된 범위는 벡터 평균과 연관된 평균 편차이거나, 벡터 평균과 연관된 평균 편차의 2 배 또는 벡터 평균과 연관된 평균 편차의 3 배, 또는 벡터 평균과 연관된 평균 편차의 몇 배에 따라서 설정된 엔드포인트를 갖는 임의의 사전결정된 범위일 수 있다.
추가적으로, 일부 실시예들에서, 계산된 계측치는 또한 시드 층이 존재한다면 시드 층의 근사 두께를 추정하는데 사용될 수도 있다는 것이 주목된다. 이는 예를 들어서, 가변 두께들을 갖는 시드 층들이 존재하는 웨이퍼들에 대응하는 몇 개의 기준 컬러 신호 세트들이 존재하며 이로써 비교 계측치가 테스트 웨이퍼 상의 시드 층의 두께를 또한 표시할 수 있는 기회를 제공할 수도 있는 실시예들에서이다.
비교 계측치를 나타내는 수학적 함수는 컬러 신호들의 분석 함수로서 구현될 수 있거나, 룩업 테이블로 구현될 수 있거나, 잠재적으로 일부 다른 계산적 방법 (예를 들어서, 분석 함수 평가와 룩업 테이블의 혼합) 을 사용하여서 구현될 수 있다. 방금 기술된 실례에서, 적합한 계산 계측치 역할을 할 수 있는 컬러 신호들의 일 적합한 수학적 함수는 프로브 컬러 신호의 하나 이상의 컬러 컴포넌트들과 기준 컬러 신호들의 평균 벡터 간의 벡터 차의 크기이다. 프로브 및 기준 컬러 신호들이 단일 컬러 컴포넌트 (예를 들어서, 단일 컬러 컴포넌트는 청색 광의 협 대역의 강도를 나타낼 수 있음) 로 구성되면, 벡터 차는 프로브 컬러 신호와 기준 컬러 신호들의 세트의 스칼라 평균 간의 스칼라 차의 절대 값으로 환원된다. 2 개 이상의 컴포넌트들이 존재하면, 전술한 벡터 차의 크기는 대체적으로 다음과 같이 기록될 것이다:
여기서, c i 는 프로브 및 기준 컬러 신호들의 i 번째 컴포넌트이며, N 은 컬러 신호 컴포넌트들의 개수이며, n 은 기준 세트 내의 컬러 신호들의 개수이다 (이는 본 기술 분야의 당업자에게 용이하게 이해됨). 물론, 이 벡터 차의 크기의 스케일된 버전으로 구성된 계측치 (예를 들어서, 스케일링은 가능하게는 단위 변환으로 인한 것임) 는, 벡터 차 크기의 다양한 단조 (monotonic) 함수들이 그러한 것과 같이, 유사하게 작용할 것이다. 본 기술 분야의 당업자는 계측치의 특정 함수 형태는, 그것이 프로브 컬러 신호들과 기준 컬러 신호들의 세트 간의 차를 나타내는 값을 낳는 한, 중요하지 않음을 용이하게 이해할 것이다. 계측치가, 프로브 컬러 신호와 기준 컬러 신호들의 세트의 벡터 평균 간의 벡터 차의 크기의 단조 방식으로 증가하는 함수가 되게 선택되면, 이 계측치의 계산된 값은 사전결정된 값과 비교될 수 있으며, 이 계측치의 값이 사전결정된 값보다 작으면, 측정된 컬러 신호가 시드 층이 테스트 웨이퍼 상에 존재하는 것을 표시한다고 결정될 수 있다. 상술한 바와 같이, 임계치는 예를 들어서 벡터 평균과 연관된 평균 편차의 배수를 표시할 수 있다. 본 개시의 맥락에서, 다수의 컬러 컴포넌트들을 갖는 몇 개의 기준 컬러 신호들의 세트의 벡터 평균과 연관된 평균 편차는 다음에 의해서 주어진다는 것이 주목된다:
여기서,
(이는 본 기술 분야의 당업자에게 용이하게 이해되며), 이로써 ┃···┃은 벡터 노름 (norm) 을 지정한다.
기준 웨이퍼의 시드 층의 근사 두께가 알려지면, 기준 웨이퍼로부터의 컬러 신호 측정치와의 측정된 프로브 컬러 신호의 유사도가 사용되어서 테스트 웨이퍼의 시드 층의 근사 두께를 측정할 수 있다. 예를 들어서, 비교 계측치가 프로브 신호가 알려진 두께들을 갖는 기준 웨이퍼들의 세트로부터 측정된 컬러 신호들의 세트와 충분하게 유사하다고 표시하면, 테스트 웨이퍼의 시드 층은 기준 웨이퍼들의 세트의 평균의 두께와 근사적으로 동일한 두께를 갖는다고 추론될 수 있다. 그러나, 비교를 위해서 가용한 다수의 세트의 기준 컬러 신호들이 존재하고, 각 세트는 해당 세트 내의 근사적으로 동일한 두께들의 시드 층들을 갖는 기준 웨이퍼들의 상이한 세트들로부터 측정되고, 세트 간에서 두께가 상이하면, 이 추가적 정보가 분석 및 활용되어서 테스트 웨이퍼 상의 근사 시드 층 두께를 보다 양호하게 추정할 수 있다. 따라서, 예를 들어서, 이 정보를 활용하기 위해서, 웨이퍼 시드 층 두께 결정 방법은 테스트 웨이퍼로부터 측정된 프로브 컬러 신호와 알려진 두께들을 갖는 시드 층들을 갖는 기준 웨이퍼들의 각 세트로부터 측정된 프로브 컬러 신호들 간의 차들을 표시하는 추가적 계측치들의 값을 계산하는 것을 포함할 수 있다. 상술한 바와 같이, 프로브 컬러 신호의 컴포넌트들과 기준 컬러 신호들의 각 세트 내의 컬러 신호들의 컴포넌트들의 벡터 평균 간의 벡터 차의 크기의 단조 함수가 상이한 기준 웨이퍼들에 대응하는 이러한 상이한 계측치들의 함수 형태로서 사용될 수 있다. 이들이 비교된 후에, 프로브 컬러 신호와 (특정 평균 두께들을 갖는) 기준 웨이퍼들의 각 세트 간의 비교와 연관된 계측치들이 분석되어서 테스트 웨이퍼 상의 시드 층의 근사 두께의 추정치를 생성할 수 있다.
이러한 다수의-기준 웨이퍼 기반 두께 결정 분석을 위해서 다수의 방식들이 채용될 수 있다. 일 방법은 프로브 컬러 신호와 기준 컬러 신호들의 세트들 간의 차들을 표시하는 모든 계측치들의 값들을 검토하고 이러한 값들로부터, 기준 웨이퍼들의 어느 세트가 테스트 웨이퍼로부터 측정된 컬러 신호에 가장 가까운 측정된 컬러 신호를 갖는지를 식별하는 것이다. 또는, 보다 구체적으로, 기준 웨이퍼들의 특정 세트와 연관된 일부 통계적 편차 내에서 이루어진다. 물론, 일부 실시예들에서, 기준 컬러 신호들의 세트는 알려진 두께의 단일 기준 웨이퍼로부터 측정된 단일 컬러 신호로만 구성되고 이로써 이 기준 신호와의 비교만이 사용되어서 이 기준 세트와의 유사도를 결정할 수 있다. 임의의 이벤트 시에, 테스트 웨이퍼의 시드 층 두께는 가장 유사하다고 판정된 기준 웨이퍼들의 세트의 시드 층들의 평균 두께들과 근사적으로 동일할 전술한 비교 계측치들에 기초하여서 결정될 수 있다. 그러나, 보다 복잡한 방식들이 또한 채용될 수 있다. 예를 들어서, 알려진 시드 층 두께들을 갖는 기준 웨이퍼들의 다수의 세트들로부터 측정된 컬러 신호들의 다수의 세트들이 사용되어서 컬러 신호와 시드 층 두께 간의 함수적 관계를 생성하고 이러한 관계가 사용되어서 그의 표면으로부터 측정된 컬러 신호에 기초하여서 테스트 웨이퍼의 시드 층 두께를 추정할 수 있다. 시드 두께와 컬러 신호 간의 이러한 함수적 관계는 시나리오에 따라서 선형이거나 또는 대략 선형이거나 비선형일 수 있다. 이러한 함수적 관계는 물론 정확하지 않을 것이지만, 최상의 적합한 함수적 관계가 소정의 데이터 세트 (즉, 알려진 시드 층 두께들을 갖는 기준 웨이퍼들로부터의 컬러 신호 측정치들) 에 적합한 하나 이상의 시험 함수적 형태들로부터 선택 또는 결정될 수 있다. 가장 적합한 것이 본 기술 분야의 당업자에게 용이하게 이해될 바와 같이 함수적 형태와 연관된 하나 이상의 파라미터들에 대한 값들을 추정적으로 확정할 것이다 (예를 들어서, 함수적 관계가 선형이다고 가정되면 그 값들은 라인의 기울기 및 절편임). 물론, 또한 본 기술 분야의 당업자에게 이해될 바와 같이, 일단 컬러 신호와 시드 두께 간의 함수적 관계가 (선형이든 비선형이든 상관없이) 결정되면, 이 함수가 분석 함수 평가, 룩업 테이블 등을 통해서 측정된 컬러 신호에 적용되어서 근사 시드 층 두께를 계산할 수 있다. 시드 층 두께 측정된 컬러 신호에 연관시키는 함수의 전개는 기준 웨이퍼들의 세트들에서 보여지는 시드 두께 값들 간에 있는 근사 시드 두께들의 결정을 가능하게 한다. 따라서, 바로 기술된 실시예들은 기준 웨이퍼들의 하나 이상의 세트들로부터 잠재적으로 측정되어서 이후에 테스트 웨이퍼 상의 일 지점으로부터 측정된 컬러 신호와의 비교를 위한 기초로서 저장되는 기준 컬러 신호들의 하나 이상의 세트들의 사용에 의존한다.
본 명세서에서 기술된 방법들에 의해서 검출될 수 있는 시드 층-일부 실시예들에서는 이러한 시드 층의 두께는 근사적으로 결정됨-을 갖는 웨이퍼는 도 1에서 개략적으로 예시된다. 도 1은 내부 "능동 회로" 영역 (102) 및 웨이퍼의 에지 (101) 와 이 내부 영역 (102) 간에 위치한 에지 영역 (103) 을 갖는 전형적인 테스트 웨이퍼 (100) 의 상단 표면을 개략적으로 예시한다.
(통상적으로 PVD를 통한) 시드 층의 증착-이 시드 층은 그 상이 후속하는 전기도금 동작들에서 전기도금될 것임-은 통상적으로 일부 실시예들에서 에지 영역 (103) 에서보다 웨이퍼의 내부 영역 (102) 내에서 보다 균일하며, 일부 실시예들에서, 프로브 컬러 신호는, 저장된 기준 컬러 신호(들)와의 비교를 위한 신뢰할만한 값(들)을 제공하도록, 이 내부 영역 (103) 내의 일 지점으로부터 측정된다. 그러나, 일부 실시예들에서, 테스트되고 있는 웨이퍼의 에지 영역 내에서의 일 지점에서의 프로브 컬러 신호의 측정치가 추가적 이점을 제공할 수도 있다. 이는, 이러한 에지 영역으로부터 측정된 컬러 신호가 (또는 적합하게 시드 처리된 웨이퍼들의 에지 영역으로부터 측정된) 기준 세트 내의 것들과 실질적으로 상이하면, 이는 에지 베벨 제거 (EBR) 가 이미 이 특정 웨이퍼 상에서 수행되었음을 나타내며, EBR이 통상적으로 전기도금 이후에 수행된다는 사실로 인해서, 이는, 기술적인 견지에서 볼 때에, 시드 층이 전기도금된 층 바로 아래에 존재한다는 사실에도 불구하고, 이 특정 웨이퍼가 이미 전기도금되었으며, 따라서 이 특정 웨이퍼는 전기도금에 적합하지 않다는 사실을 나타낼 수 있기 때문이다. 이로써, 에지 영역 내에서의 프로브 신호 측정은 웨이퍼가 후속 프로세싱에 적합하지 않게 할 가능성이 있는 임의의 복제적 전기도금 동작 (및 복제적 EBR 동작) 을 방지하는 효과적인 방식일 수 있다.
하나 이상의 컬러 신호 컴포넌트들을 사용하여서 반도체 웨이퍼의 표면으로부터의 시드 층 존재를 검출하고/하거나 시드 층 두께를 측정하는 구현가능성을 예시하기 위해서, 테스트 실례로부터의 데이터가 도 3a 및 도 3b에서 나타난다. 이러한 테스트들에서 측정된 컬러 신호는 도 3a에서 "a*", "b*" 및 "L*"로서 참조부호가 부여된 3 개의 컬러 컴포넌트들로 구성된다. 컬러 공간에 대한 이러한 특정 표현이 도 2에서 개략적으로 예시된다. 도 2에 도시된 바와 같이, "a*"컬러 컴포넌트는 컬러 신호에서 적색에 대한 녹색의 상대적 비율을 나타내며, "b*" 컬러 컴포넌트는 컬러 신호에서 황색에 대한 청색의 상대적 비율을 나타내며, "L*" 컬러 컴포넌트는 컬러 신호의 전체 휘도 또는 밝기를 나타낸다. 값들 (a*,b*,L*) 이 이러한 특정 컬러 공간 내에서의 위치를 지정하지만, 본 기술 분야의 당업자는 컬러 공간의 다른 표현들도 역시 구현가능하며 이러한 컬러 공간 내에서 특정 (a*,b*,L*) 삼중항에 의해서 지정된 실제 물리적 컬러는 잠재적으로 상이한 컬러 공간 내에서의 컬러 컴포넌트들의 상이한 삼중항 값에 의해서도 지정될 것임을 이해할 것이다. 또한, 본 기술 분야의 당업자는 본 명세서에서 개시된 창의적인 개념들이 이렇게 컬러 공간을 a*,b*, 및 L* 컴포넌트들로 특정하게 표현하는 것으로 한정되지 않음도 이해할 것이다.
도 3a로 돌아가서, 이 도면에서 도시된 바와 같이, 컬러 신호들이 그들의 표면들 상에서 존재하는 상이한 두께들을 갖는 시드 층들을 갖는 6 개의 웨이퍼들의 내부 영역들 및 에지 영역들 내에서의 지점들에서 측정되었다. 각 웨이퍼 상의 시드 층의 일부가 그의 에지 영역 근처에서 제거되며 이로써 증착된 시드 층이 웨이퍼들의 내부 영역들 내에서 존재하지만 에지 영역들 내에서는 존재하지 않는 시나리오가 설정되었다. 이는 다양한 시드 층 두께들에 대한 측정된 컬러 신호들의 감도를 평가하여서 시드 층 두께 등에 기초하여서 컬러 차를 평가하기 위한 테스트 수단을 제공하였다. 도 3a에서 지정사항 "50A_EBR"은 테스트된 웨이퍼의 표면에 50 Å 시드 층이 존재한다는 것을 표시하며, 지정사항 "100A_EBR"은 테스트된 웨이퍼의 표면에 100 Å 시드 층이 존재한다는 것을 표시하며, 이러한 방식이 계속된다. 각 웨이퍼에 있어서, 도 3a에서 플롯팅된 데이터는 이 특정 웨이퍼의 에지 영역으로부터 측정된 3 개의 컬러 신호 컴포넌트들 (a*,b*,L*) 및 이 특정 웨이퍼의 내부 영역 (도 3a에서는 "필드"로서 지칭됨) 으로부터 측정된 다른 3 개의 컬러 신호 컴포넌트들 (a*,b*,L*) 로 구성된다.
도 3a 및 도 3b에서 도시된 다양한 웨이퍼들에 걸친 측정된 컬러 컴포넌트 강도들 (a*,b*,L*) 에서의 변화는 이러한 컬러 컴포넌트를 사용하여서 시드 층 존재를 검출하고 일부 실시예들에서 그의 두께를 추정할 수 있는 구현가능성을 예시한다. 예를 들어서, a* 및 b* 컬러 컴포넌트들은 50 및 100 Å에서도, 에지 영역과 내부 영역 간에서의 큰 차를 나타내며, 또한 개별 a* 및 b* 컬러 컴포넌트들 간에서의 이러한 에지-대-내부 차는 시드 층 두께가 증가할수록 대체적으로 증가하는 것으로 보여진다. 따라서, 일부 실시예들에서, 본 명세서에서 개시된 방법들 및 장치들은 약 200 Å들보다 작은 두께를 갖는 허용가능한 구리 시드 층을 검출하고 특정 이러한 실시예들에서 약 50 내지 150 Å의 두께를 갖는 허용가능한 시드 층을 검출하는데 사용될 수 있다.
시드 층 존재 및/또는 두께를 검출하기 위해서 컬러 차를 사용하는 것이 도 3b에서 더 예시된다. 정확하게는, 도 3b는 각 웨이퍼의 내부 영역 내에서 측정된 3 개의 컬러 컴포넌트들과 각 웨이퍼의 에지 영역 내에서 측정된 3 개의 컬러 컴포넌트들 간의 벡터 차 △E의 크기를 플롯팅한다. 즉, 도 3b는 도 3a에서 플롯팅된 개별 a*, b*, L* 컬러 컴포넌트들의 벡터 차 △E를 플롯팅한다. 도 3b는, 시드 층 두께가 증가할수록, 시드 층이 존재하지 않는 웨이퍼 에지 영역과 내부 영역 간의 컬러 차 △E가 또한 거의 선형으로 증가함을 나타낸다. (1000 Å 시드 층을 갖는 웨이퍼에 대응하는 플롯 상의 바가 다른 측정된 웨이퍼들이 보이는 선형 관계로부터 일부 편차를 보이지만, 이는 웨이퍼의 에지로부터 구리를 에칭할 시에 보다 두꺼운 1000 Å 시드 층과 관련된 과제들로 인해서 보다 작은 에지 영역이 생성되며 컬러 신호 측정을 위해서 프로브를 위치시키는 것이 보다 어렵기 때문이라고 사료된다는 것이 주목된다. 이는 에천트가 보다 두꺼운 시드 에지들과 만나는 증가된 레벨들의 구리와 반응하는데 보다 많은 시간을 소비하기 때문이다.)
임의의 이벤트 시에, 시드 층이 존재하지 않는 웨이퍼 (도 3b 상의 가장 좌측의 바) 에 대응하는 거의 제로의 컬러 차 (△E) 와 대조하여서, 시드 층이 오직 50 Å로 존재하는 웨이퍼의 에지 영역과 내부 영역 간에 상당한 측정가능한 컬러 차 (△E) 가 존재한다는 사실이 도 3b에서 중요하다. 어떠한 시드 층도 가지지 않는 이러한 웨이퍼에 대한 거의 제로의 컬러 차 (△E) 는 컬러 신호 차 기법의 민감도 및 아무것도 존재하지 않을 때에 무 컬러 차를 식별할 시의 그의 신뢰성을 입증한다. 인 시츄 시드 층 검출의 종래 방법들은 웨이퍼의 내부 영역 내의 지점으로부터 측정된 그레이스케일 강도를 프로세싱 챔버 내에 셋업된 기준 타겟으로부터 측정된 그레이스케일 강도와 비교함으로써 동작하였다. 이러한 종래 방법들은 통상적으로 200 Å보다 작은 두께들을 갖는 시드 층들을 신뢰할만하게 검출할 수 없었다. 도 3b는 본 명세서에서 개시된 방법들을 사용함으로써, 200 Å보다 작은 두께를 갖는 얇은 시드 층들이 명확하게 검출될 수 있으며, 일부 실시예들에서, 오직 50 Å의 두께를 갖는 시드 층들이 정확하게 검출될 수 있다는 것을 입증한다. 실제로, 데이터는 일부 실시예들에서, 25 Å 두께보다 얇은 또는 심지어 약 10 Å 두께에 달하는 구리 시드 층들을 검출하는 것이 구현가능함을 제시한다 (하지만, 이러한 실험은 여기에서는 수행되지 않았다). 따라서, 일부 실시예들에서, 본 명세서에서 개시된 방법들 및 장치들은 컬러 차 (△E) 를 사용하여서 약 50 Å 보다 작은, 또는 약 25 Å 보다 작은, 또는 심지어 약 10 Å 보다 작은 두께를 갖는 허용가능한 얇은 구리 시드 층의 존재 또는 부재를 검출할 수 있다.
도 3a에 의해서 예시된 본 개시의 다른 중요한 측면은 웨이퍼 시드 층 검출 및/또는 두께 결정 방법에서 사용할 컬러 컴포넌트들의 선택과 관련된다. 도 3b에서 플롯팅된 벡터 차들은 도 3b에서 플롯팅된 컬러 컴포넌트들 (a*,b*,L*) 3 개 모두를 사용하여서 계산되었지만, 도 3a는 모든 컴포넌트들이 동등하게 유용하지 않음을 예시한다. 예를 들어서, L* 컴포넌트에서의 (에지와 내부 간의) 편차는 200 Å 두께 및 그 보다 작은 두께를 갖는 시드 층들을 갖는 웨이퍼들에 대해서는 매우 작다. 따라서, L* 컬러 컴포넌트는 a* 및 b* 컬러 컴포넌트들보다 컬러-차 기반 검출 기법에 대체적으로 덜 적합하다고 사료된다. L* 컴포넌트는 컬러 신호의 휘도 또는 전체적 밝기를 나타내기 때문에, 이는 표준 그레이스케일 시드 검출 방법이 200 Å 보다 작은 두께를 갖는 시드 층들의 존재 또는 부재를 식별하기 어렵다는 것을 설명할 수 있다.
따라서, 도 3a로부터 명백한 하나의 최적화는 오직 a* 및 b* 컬러 컴포넌트들을 사용하여서 컬러 차 △E를 계산하는 것이며, 추가적 최적화는 전혀 L* 컴포넌트를 측정하지 않는 것이 될 것이다. 한 단계 더 나아가, 특정 방법 실시예들은 오직 다수의-컴포넌트 컬러 신호의 단일 컬러 컴포넌트만을 분석하거나, 이와 마찬가지로, 오직 단일 컬러 컴포넌트로 구성된 컬러 신호를 분석할 수도 있다. 도 3a 및 도 3b의 경우에, 이는 다양한 시드 층 두께들에 걸쳐서 가장 큰 변화를 어느 것이 보이느냐에 따라서 a* 또는 b* 컬러 컴포넌트 중 어느 하나를 선택하는 것을 의미할 수 있다. 이와 관련하여서, 도 3a는 오직 하나의 컬러 컴포넌트가 사용된 경우에 b* 컴포넌트가 우수한 선택 컴포넌트일 것임을 표시할 수도 있다. 상술한 바와 같이, 컬러 차 △E가 단일 컬러 컴포넌트에 기초하여서 계산되면, 위에서 도시된 컬러 차 △E에 대한 등식은 다음과 같이 프로브의 일 컬러 컴포넌트와 기준 컬러 신호들의 세트에 걸친 해당 컬러 컴포넌트의 평균 간의 차의 절대 값으로 단순하게 환원된다:
여기서, "reference"은 다시 한번 저장된 컬러 신호 및/또는 기준 웨이퍼에 대해서 동시에 측정된 컬러 신호를 말할 수 있다. 따라서, 이 개시에서, 측정된 컬러 신호의 컬러 컴포넌트들과 기준 컬러 신호들의 세트의 평균 간의 벡터 차의 크기를 통한 △E의 계산은 각 컬러 신호가 단일 컬러 컴포넌트를 포함하고 해당 공식이 2 개의 항들 간의 차의 절대 값으로 환원되는 경우를 포함하는 것으로 의도된다.
따라서, 반도체 웨이퍼 상에서의 시드 층의 존재 및/또는 시드 층의 근사 두께를 결정하기 위한 본 명세서에서 개시된 방법들 및 장치들은 단일 (제 1) 컬러 컴포넌트들, 2 개의 (제 1 및 제 2) 컬러 컴포넌트들, 또는 3 개의 (제 1, 제 2, 및 제 3) 컬러 컴포넌트들을 갖는 컬러 신호들-웨이퍼 표면들로부터 측정됨-을 측정할 수 있다. 계측치들이 계산되고 이 계측치들은 이러한 컬러 신호들-하나의 또는 2 개의 또는 3 개의 컬러 컴포넌트들을 갖든 상관없이-간의 컬러 차를 나타낼 수 있으며, 시드 층의 존재 또는 부재 및 선택사양적으로 시드 층의 두께가 이러한 계측치들의 값에 기초하여서 추정될 수 있다. 또한, 측정들 및 분석 시에 4, 5, 6, 7, 8, 9, 10, 또는 16 개의 컬러 컴포넌트들과 같이 4 개 이상의 컬러 컴포넌트들 또는 8 내지 16 개의 컬러 컴포넌트들, 또는 16 내지 32 개의 컬러 컴포넌트들, 또는 32 내지 64 개의 컬러 컴포넌트들, 또는 64 내지 128 개의 컬러 컴포넌트들, 또는 128 내지 256 개의 컬러 컴포넌트들에 이르는 범위에 있는 다수의 컬러 컴포넌트들을 사용할 수 있음도 원칙적으로 가능하다. 3 개 또는 그 보다 적은 컬러 컴포넌트들이 사용되면, 이러한 컬러 컴포넌트들은 도 2에서 개략적으로 예시되고 도 3a에서 테스트 웨이퍼들에 대해서 플롯팅된 a*, b*, 또는 L* 컬러 컴포넌트들의 임의의 조합이 되도록 또는 다른 타입들의 컬러 컴포넌트들 (1 개, 2 개, 또는 3 개이든 상관없이), 예를 들어서, RGB (red, green, blue) 컬러 컴포넌트들의 조합이 되도록 선택될 수 있다.
마지막으로, 프로브 및 기준 컬러 신호들이 동일한 타입 및 개수의 컬러 컴포넌트들을 포함하는 것은 일반적인 경우이지만, 반드시 그래야만 하는 것은 아닌 것도 또한 주목되어야 한다. 상이한 개수들의 컬러 컴포넌트들을 갖는 2 개의 컬러 신호들 간의 (또는 측정된 신호와 벡터 평균 간의) 차를 나타내는 계측치는 여전히 예를 들어서 추가 컬러 컴포넌트들을 무시함으로써 산출될 수 있다. 또 다른 실시예들에서, 프로브 컬러 신호의 컴포넌트들은 하나 이상의 기준 컬러 신호들의 컴포넌트들과 상이한 컬러 공간 컴포넌트들을 나타낼 수 있다. 이러한 경우에, 다양한 컬러 공간 벡터 투영 방법들이 사용되어서 의미있는 비교 계측치를 형성할 수 있다.
통합된 시드 층 분석 시스템들 및 컬러 센서들을 갖는 전기도금 시스템들
상술된 이유들로 인해서, 전기도금 장치가, 실제로 전기도금을 위해서 지정된 웨이퍼가 전기도금 동작을 개시하기 이전에 그의 표면 상에 존재하는 요구된 시드 층을 갖는지의 여부를 결정할 수 있는 능력을 갖는 것이 유리하다. 따라서, 이전 섹션에서 개시된 시드 층 존재 검출 및 선택사양적 두께 결정의 방법들을 구현하는 시드 층 분석 시스템들을 갖는 전기도금 모듈들 및 시스템들이 본 명세서에서 개시된다. 그러나, 이러한 장치들은 전기도금 동작들을 수행하기 위한 첫 번째의 최선두의 디바이스들이기 때문에, 그들의 전기도금 기능과 관련된 이러한 디바이스들의 일반적인 특성들이 먼저 기술될 것이다. 예를 들어서, 이러한 시드 층 분석 시스템의 통합으로부터 잠재적으로 이점을 얻을 수 있는 전기도금 시스템의 일 실례는 Lam Research Corp.로부터 입수가능한 SABRETM 시스템이며, 이의 측면들은 미국 특허 번호 6,156,167, "CLAMSHELL APPARATUS FOR ELECTROCHEMICALLY TREATING SEMICONDUCTOR WAFERS"에 기술되며, 이 문헌은 모든 목적들을 위해서 그 전체 내용이 본 명세서에서 참조로서 통합된다.
따라서, 본 명세서에서 개시된 다양한 개념들의 이해를 돕기 위해서, 도 4 및 도 5 및 이에 따르는 기술이 일 전기도금 시스템 및 이 시스템 내에 채용될 수 있는 전기도금 모듈의 상세한 설명들 및 관련 전기도금 동작들의 간략한 설명을 제공한다. 이 도면들 및 첨부된 기술들이 본 명세서에서 기술된 창의적인 개념들의 구체적 예시를 제공하기 위해서 제공되지만, 이들은 물론 이러한 창의적인 개념들을 이러한 특정 실시예들로 한정하는 것으로 해석되지 말아야 한다.
전기도금 시스템들
도 4는 다수의 전기도금 모듈들, 본 경우에서는 3 개의 개별 모듈들 (309, 311, 및 313) 을 포함할 수 있는 전기도금 시스템 (307) 을 개략적으로 예시한다. 이하에서 보다 완전하게 기술될 바와 같이, 각 전기도금 모듈은 통상적으로 전기도금 동안에 애노드 및 전기도금 용액을 수용하기 위한 셀, 및 전기도금 동안에 전기도금 용액 내에 웨이퍼를 홀딩하고 웨이퍼를 회전시키기 위한 웨이퍼 홀더를 포함한다. 도 4에 도시된 전기도금 시스템 (307) 은 3 개의 별도의 PEM들 (post-electrofill modules) (315, 317 및 319) 을 더 포함한다. 실시예에 따라서, 이들 각각은 다음의 기능들 중 임의의 것을 수행하도록 채용될 수 있다: 웨이퍼들이 모듈들 (309, 311, 및 313) 중 하나에 의해서 전기충진된 후의 웨이퍼들의 에지 베벨 제거 (EBR), 후측면 에칭 및 산성 세정들. 에지 베벨 제거 (EBR) 를 수행하는 PEM은 대신에 본 명세서에서 간단하게 EBR 모듈로서 지칭될 것이라는 것을 주목하라. 전기도금 시스템 (307) 은 화학적 희석 모듈 (321) 및 중앙 전기충진 욕 (323) 을 더 포함할 수도 있다. 후자는 전기충진 모듈들 내의 전기도금 욕로서 사용되는 화학적 용액을 유지하는 탱크일 수도 있다. 전기도금 시스템 (307) 은 전기도금 욕을 위한 화학적 첨가제들을 저장 및 전달하는 도징 시스템 (dosing system) (333) 을 더 포함할 수도 있다. 존재하면, 화학적 희석 모듈 (321) 은 PEM들 내에서 에천트로서 사용될 화학제들을 저장 및 혼합할 수도 있다. 몇몇 실시예들에서, 여과 및 펌핑 유닛 (337) 이 중앙 욕 (323) 용의 도금 용액을 여과하고 이를 전기충진 모듈들로 펌핑한다.
마지막으로, 몇몇 실시예들에서, 전자 유닛 (339) 은 전기도금 시스템 (307) 을 동작시키는데 요구되는 전자적 제어 및 인터페이스 제어를 제공하는 시스템 제어기로서 역할을 할 수도 있다. 시스템 제어기는 통상적으로 전기도금 시스템이 그의 의도된 프로세스 동작들을 수행할 수 있게 하는 인스트럭션들을 실행하도록 구성된 하나 이상의 프로세서 및 하나 이상의 메모리 디바이스들을 포함한다. 본 명세서에서 설명된 구현예들에 따라서 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 머신 판독가능한 매체가 시스템 제어기에 접속될 수 있다. 유닛 (339) 은 또한 시스템을 위한 전원을 제공할 수도 있다.
동작 시에, 웨이퍼들을 하나 이상의 웨이퍼 저장 디바이스, 하나 이상의 전기도금 모듈 및 하나 이상의 시드 층 분석 시스템으로/으로부터 전달하기 위하여 로봇 웨이퍼 전달 메카니즘이 사용될 수 있다 (하지만, 일부 실시예들에서, 시드 층 분석 시스템은 전기도금 모듈의 웨이퍼 홀더 내에서 유지되면서 웨이퍼들을 분석할 수도 있다). 예를 들어서, 다시 도 4를 참조하면, 백-엔드 로봇 암 (back-end robot arm) (325) 가 웨이퍼들을 저장, 로딩 및 언로딩하기 위한 웨이퍼 저장 디바이스들 역할을하는 카세트 (329A 또는 329B) 와 같은 웨이퍼 카세트로부터 웨이퍼들을 선택하는데 사용될 수도 있다. 백-엔드 로봇 암 (325) 은 진공 부착 또는 몇몇 다른 구현가능한 부착 메카니즘을 사용하여서 웨이퍼로 부착될 수도 있다.
프론트-엔드 로봇 암 (front-end robot arm) (340) 이 카세트 (329A) 또는 카세트 (329B) 와 같은 웨이퍼 카세트로부터 웨이퍼를 선택할 수도 있다. 카세트 (329A) 또는 카세트 (329B) 는 FOUP (front opening unified pod) 일 수도 있다. FOUP는 제어된 환경에서 웨이퍼들을 안전하게 안정적으로 홀딩하고 적절한 로드 포트들 (load ports) 및 로봇 핸들링 시스템들이 구비된 툴에 의해서 프로세싱 또는 측정을 위해서 웨이퍼들이 이동될 수 있게 하도록 설계된 인클로저이다. 프론트-엔드 로봇 암 (front-end robot arm) (340) 은 진공 부착 또는 몇몇 다른 부착 메카니즘을 사용하여서 웨이퍼에 부착될 수도 있다. 프론트-엔드 로봇 암 (front-end robot arm) (340) 은 카세트 (329A) 또는 카세트 (329B) 또는 이송 스테이션 (350) 또는 정렬기 (331) 와 인터페이싱할 수도 있다. 이송 스테이션 (350) 으로부터, 백-엔드 로봇 암 (325) 은 웨이퍼로의 액세스를 획득할 수도 있다. 이송 스테이션 (350) 은 프론트-엔드 로봇 암 (340) 및 백-엔드 로봇 암 (325) 이 정렬기 (331) 를 통과하지 않고서 웨이퍼들을 전달하고 전달받을 수 있는 슬롯 또는 포지션 (position) 일 수도 있다. 그러나, 일부 구현예에서, 웨이퍼가 전기도금 모듈로의 정밀 전달을 위해서 백-엔드 로봇 암 (325) 상에 적절하게 정렬되는 것을 보장하기 위해서, 백-엔드 로봇 암 (325) 은 웨이퍼를 정렬기 (331) 에 정렬시킬 수도 있다. 백-엔드 로봇 암 (325) 은 또한 웨이퍼를 전기충진 모듈들 중 하나 (309,311,또는 313) 또는 3 개의 PEM들 중 하나 (315,317 및 319) 에 전달할 수도 있다.
웨이퍼가 전기도금 모듈 (309,311 또는 313) 또는 EBR 모듈 (315,317, 또는 319) (PEM들이 EBR을 수행한다고 가정함) 로의 정밀 전달을 위해서 백-엔드 로봇 암 (325) 상에 적절하게 정렬되는 것을 보장하기 위해서 정렬기 모듈 (331) 이 사용될 상황들에서, 백-엔드 로봇 암 (325) 은 웨이퍼를 정렬기 모듈 (331) 에 전송한다. 특정 실시예들에서, 정렬기 모듈 (331) 은 백-엔드 로봇 암 (325) 이 웨이퍼를 그에 대하여 미는 (push) 정렬 암들을 포함한다. 웨이퍼가 정렬 암들에 대하여 적절하게 정렬된 때에, 백-엔드 로봇 암 (325) 은 정렬 암들에 대해서 사전설정된 위치로 이동한다. 다른 실시예들에서, 정렬기 모듈 (331) 은 백-엔드 로봇 암 (325) 이 새로운 위치로부터 웨이퍼를 집어 올리도록 웨이퍼 중앙을 결정한다. 이어서, 이 로봇 암이 웨이퍼에 재부착되며 웨이퍼를 전기도금 모듈 (309,311 또는 313) 또는 EBR 모듈 (315,317, 또는 319) 로 전달한다.
이로써, 전기도금 시스템 (307) 을 사용하여서 웨이퍼 상에 금속 층을 형성하는 통상적인 동작에서, 백-엔드 로봇 암 (325) 은 전기도금 전의 센터링 조절을 위해서 웨이퍼를 웨이퍼 카세트 (329A 또는 329B) 로부터 정렬기 모듈 (331) 로 이송하고 이어서 전기도금을 위해서 전기도금 모듈 (309,311 또는 313) 로 이송하고 이어서 EBR 전의 센터링 조절을 위해서 웨이퍼를 정렬기 모듈 (331) 로 다시 이송하고 이어서 에지 베벨 제거를 위해서 웨이퍼를 EBR 모듈 (315,317, 또는 319) 로 전달한다. 물론, 몇몇 실시예들에서, 웨이퍼의 재정렬이 통상적으로 필요하지 않는다면, 센터링/정렬 단계는 생략될 수도 있다.
이하에서 보다 완벽하게 기술될 바와 같이, 전기도금 동작은 클램쉘 타입 웨이퍼 홀더 내에 웨이퍼를 로딩하는 동작 및 전기도금이 수행되는 전기도금 모듈들 중 하나 (309,311 또는 313) 의 셀 내에 포함된 전기도금 욕 내로 클램쉘을 하강시키는 동작을 포함할 수도 있다. 이 셀은 때로 (애노드가 떨어져 있을 수도 있지만) 도금될 금속의 소스 역할을 하는 애노드 및 도징 시스템 (333) 으로부터의 선택적 화학 첨가제들과 함께 때로 중앙 전기충진 욕 저장부 (323) 에 의해서 공급되는 전기도금 조 용액을 포함한다. 전기도금 동작 이후의 EBR 동작은 통상적으로 화학적 희석 모듈 (321) 에 의해서 제공되는 에천트 용액을 도포함으로써 웨이퍼의 에지 베벨 영역 및 가능하게는 후측면으로부터 원치않는 전기도금된 금속을 제거하는 것을 수반한다. 선택적 EBR 후에, 웨이퍼는 통상적으로 세정, 린싱 및 건조된다.
마지막으로, 전기충진-후 프로세싱은 완료된 후에, 백-엔드 로봇 암 (325) 은 웨이퍼를 찾아서 이를 카세트 (329A 또는 329B) 로 복귀시킨다. 거기로부터 카세트 (329A 또는 329B) 가 예를 들어서 화학적 기계적 폴리싱 시스템과 같은 다른 반도체 웨이퍼 프로세싱 시스템들로 제공될 수도 있다.
전기도금 모듈들
전기도금 모듈-여기서 전기도금의 실제 동작이 수행됨-의 특정 실시예가 도 5에서 그 단면도가 개략적으로 예시된다. 이러한 실시예는 상술한 바와 같고 도 4에서 도시된 전기도금 시스템 (307) 의 전기도금 모듈들 (309, 311, 및/또는 313) 중 임의의 것으로서 역할을 할 수 있다. 도 5를 다시 참조하면, 예시된 전기도금 모듈 (401) 은 전기도금 동작 동안에 레벨 (405) 로 도시된 전기도금 용액 및 애노드를 수용하는 전기도금 셀 (403) 을 포함한다. 웨이퍼 (407) 가 "클램쉘" 홀딩 픽스처 (409) 에 의해서 홀딩되면서 전기도금 용액 내에 침지될 수 있으며, 클램쉘은 회전가능한 스핀들 (411) 상에 장착된다. 회전가능한 스핀들은 클램쉘 (409) 이 웨이퍼 (407) 와 함께 회전가능하게 한다. 다시 한번, 그 여러 측면들이 미국 특허 번호 6,156,167에 기술된 Lam Research Corp.로부터 입수가능한 SABRETM 시스템은 클램쉘 타입 전기도금 장치를 포함한다. 클램쉘 타입 전기도금 장치의 측면들은 미국 특허 번호 6,800,187에 더 기술된다. 이 2 개의 전술한 특허들은 모두 모든 목적을 위해서 그 전체 내용이 본 명세서에서 참조로서 통합된다. 물론, 클램쉘 타입 픽스처가 아닌 웨이퍼 홀더들이 이와 달리 채용될 수도 있다.
애노드 (413) 는 전기도금 셀 (403) 내에서 웨이퍼 (407) 아래에 배치되고 몇몇 구현예들에서 이온 선택성 멤브레인인 애노드 멤브레인 (415) 에 의해서 웨이퍼 영역으로부터 분리된다. 애노드 멤브레인 아래의 영역은 때로 "애노드 영역" 또는 "애노드 챔버"로 지칭되며, 이 챔버 내의 전해질은 "애노드액 (anolyte)"으로서 지칭되는 한편, 애노드 멤브레인 위의 영역은 때로 "캐소드 영역" 또는 "캐소드 챔버"로 지칭되며, 이 챔버 내의 전해질은 "캐소드액 (catholyte)"으로서 지칭된다. 애노드 멤브레인 (415) 은 애노드에서 생성된 임의의 입자들이 웨이퍼 근방으로 들어가서 웨이퍼를 오염시키는 것을 방지하면서 전기도금 셀의 애노드 영역과 캐소드 영역 간의 이온성 연통 (ionic communication) 을 가능하게 한다. 이 애노드 멤브레인은 또한 전기도금 프로세스 동안에 전류 흐름을 재분배하여서 전기도금 균일성을 개선시키는데 유용할 수도 있다. 애노드 멤브레인들은 미국 특허 번호 6,126,798 및 미국 특허 번호 6,569,299에 더 설명되며, 이 특허 문헌들은 본 명세서에서 참조로서 인용된다.
전기도금 용액은 펌프 (417) 에 의해서 전기도금 셀 (403) 로 연속적으로 제공될 수도 있다. 일반적으로, 전기도금 용액은 위로 애노드 멤브레인 (415) 을 통과하고 저항성 요소 (419) 를 통과하여서 웨이퍼 (407) 의 중앙에 이르고 이어서 웨이퍼에 걸쳐서 방사상 외측으로 흐른다. 몇몇 구현예들에서, 전기도금 용액은 전기도금 셀의 측면으로부터 전기도금 셀 (403) 의 애노드 영역 내로 제공될 수도 있다. 몇몇 구현예들에서, 전기도금 용액은 전기도금 셀 (403) 의 애노드 영역 및 캐소드 영역 내로 개별 유입구들을 통해서 공급될 수도 있다.
상술한 바와 같이, 저항성 요소 (419) 는 웨이퍼에 매우 근접하게 위치하며 (예컨대, 다양한 실시예들에서, 약 10 밀리미터 내에, 또는 약 3 내지 8 밀리미터 내에서 위치함), 웨이퍼에 대해서 일정한 이온성 전류 소스 역할을 한다. 즉, 저항성 요소 (419) 는 웨이퍼 표면에 걸쳐서 상대적으로 균일한 전류 분포를 제공하도록 웨이퍼 근방의 전해질 전류를 성형한다. 이 요소는 이하에서 더 기술될 바와 같은 복수의 1차원 관통 구멍들을 포함할 수 있다. 저항성 요소들에 대한 보다 상세한 사항들은 2008년 11월 7일에 출원된 미국 특허 출원 번호 12/291,356, "METHOD AND APPARATUS FOR ELECTROPLATING"에서 찾을 수 있으며, 이 문헌은 본 명세서에서 참조로서 인용된다.
전기도금 용액은 웨이퍼의 표면에 걸쳐서 흐른 후에, 이 용액의 일부는 화살표 (423) 로 표시된 바와 같이 전기도금 셀 (403) 을 오버플로우 (overflow) 하여서 오버플로우 저장부 (421) 로 흐른다. 전기도금 용액은 필터링될 수도 있으며 (미도시) 화살표 (425) 에 의해서 표시된 바와 같이 펌프 (417) 로 복귀하며 이로써 전기도금 용액의 재순환이 완료된다.
도 4에 도시된 바와 같은 몇몇 실시예들에서, 전기도금 모듈은 전기도금 셀 (403) 의 외부에 위치하며 웨이퍼 (407) 주변에 있을 수 있는 제 2 캐소드 (429) (즉, 티프 캐소드:thief cathode) 를 포함하는 제 2 캐소드 챔버 (427) 를 채용할 수 있다. 일반적으로, 제 2 캐소드 (429) 는 전기도금 셀 내에 또는 전기도금 셀 외부에 다수의 위치들에서 위치할 수도 있다. 몇몇 실시예들에서, 전기도금 용액은 전기도금 셀 (403) 의 위어 벽 (weir wall) 을 오버플로우하여서 제 2 캐소드 챔버 (427) 내로 유입된다. 몇몇 실시예들에서, 제 2 캐소드 챔버 (427) 는 이온-침투가능한 멤브레인에 의해서 덮여진 다수의 개구들을 갖는 벽에 의해서 전기도금 셀 (403) 로부터 분리된다. 멤브레인은 전기도금 셀 (403) 과 제 2 캐소드 챔버 (427) 간의 이온성 연통을 가능하게 하며 이로써 전류가 제 2 캐소드로 전환될 수 있다. 제 2 캐소드 (429) 의 사용은 통상적으로 터미널 및 필드 효과로 기인되는 중앙-대-에지 비균일성을 실질적으로 감소시킬 수 있다. 제 2 캐소드는 단독으로 또는 다른 보조 캐소드들과 조합하여서 또는 다양한 고정된 또는 동적 쉴드들과 조합하여서 사용될 수 있다. 2 차 캐소드 및 3 차 캐소드를 포함하는 보조 캐소드들에 대한 추가 세부사항들은 2009년 6월 9일에 출원된 미국 특허 출원 번호 12/481,503 "METHOD AND APPARATUS FOR ELECTROPLATING"에서 찾을 수 있으며 이 문헌은 본 명세서에서 참조로서 인용된다. 2차 캐소드/보조 캐소드 및 이와 관련된 전력 공급부/공급부들 및 임의의 다른 관련 하드웨어 요소들은 전기도금 모듈의 선택사양적 특징부들이다는 것이 이해되어야 한다.
전기도금 동안, 물론, 도금되고 있는 임의의 금속의 전기화학적 환원 (예를 들어서, Cu2 + + 2e- → Cu) 이 발생할 수 있도록 전류가 웨이퍼 표면에 공급된다. 따라서, 2 개의 DC 전력 공급부들 (435,437) 이 각기 웨이퍼 (407) 및 제 2 캐소드 (429) 로의 전류 흐름을 제어하는데 사용될 수 있다. 전력 공급부 (435) 는 하나 이상의 슬립 링들, 브러시들, 또는 컨택트들 (미도시) 을 통해서 웨이퍼 (407) 에 전기적으로 접속된 네거티브 출력 리드 (439) 를 갖는다. 전력 공급부 (435) 의 포지티브 출력 리드 (441) 는 전기도금 셀 (403) 내에 위치한 애노드 (413) 에 전기적으로 접속된다. 전력 공급부는 예를 들어서 약 250 볼트에 달하는 출력 전압을 가질 수도 있다. 마찬가지로, 전력 공급부 (437) 는 제 2 캐소드 (429) 에 전기적으로 접속된 네거티브 출력 리드 (443) 및 애노드 (413) 에 전기적으로 접속된 포지티브 출력 리드 (445) 를 갖는다. 이와 달리, 다수의 독립적으로 제어가능한 전기 출력부를 갖는 하나의 전력 공급부가 웨이퍼 및 제 2 캐소드에 상이한 전류 레벨들을 제공하는데 사용될 수 있다. 사용 동안에, 전력 공급부 (435) 및 전력 공급부 (437) 는 애노드 (413) 에 대해 네거티브 전위를 갖도록 웨이퍼 (407) 및 제 2 캐소드 (429) 를 모두 바이어스한다. 이는 애노드 (413) 에서 웨이퍼 (407) 로 흐르는 전류가 제 2 캐소드 (429) 로 부분적으로 또는 실질적으로 전환될 수 있게 한다. 상술한 전기 회로는 전류 흐름의 역전이 바람직하지 않을 때에 이러한 전류 흐름의 역전을 방지할 하나 이상의 다이오드들을 더 포함할 수도 있다. 원하지 않은 전류 피드백이 전기도금 프로세스 동안에 발생할 수도 있는데, 그 이유는 접지 전위로 설정된 애노드 (413) 가 웨이퍼 회로 및 제 2 캐소드 회로 모두의 공통 요소이기 때문이다.
전력 공급부 (435) 및 전력 공급부 (437) 는 전기도금 모듈 (401) 의 요소들에 제공된 전류 및 전위의 조절을 가능하게 하는 제어기 (447) 에 접속될 수도 있다. 예를 들어서, 제어기는 전류-제어형 방식 또는 전위-제어형 방식으로 전기도금을 가능하게 할 수 있다. 제어기 (447) 는 전기도금 모듈의 다양한 요소들에 인가될 필요가 있는 전류 레벨 및 전압 레벨 및 이러한 레벨들이 변화될 필요가 있는 시간들을 특정하는 프로그램 인스트럭션들을 포함할 수도 있다. 예를 들어서, 제어기는 전기도금 용액 내로 웨이퍼를 침지하면 전위-제어에서 전류-제어로 전환하기 위한 프로그램 인스트럭션들을 포함할 수도 있다. 제 2 캐소드 챔버 및 티프 캐소드 (thief cathode) 가 없는 실시예들에서, 전기도금 동안에 단일 전력 공급부가 웨이퍼 (407) 로 전류를 공급하고 이를 제어하기 위해서 사용될 수 있다.
전기도금 모듈의 다른 선택적 특징부들은 저항성 요소 (419) 와 애노드 (413) 간에서 전기도금 셀 (403) 내에 위치할 수 있는 쉴드 (449) (예컨대, 웨이퍼-하향-대향 시스템들 내의 저항성 요소 아래에 있음) 와 같은 하나 이상의 쉴드이다. 이 쉴드들은 통상적으로 본 명세서에서 참조로서 인용되는 미국 특허 번호 6,027,631에 설명된 바와 같은, 전류 프로파일을 성형하고 전기도금의 균일성을 개선하기 위해 사용되는 링-형상 유전체 인서트들 (inserts) 이다. 그러나, 웨지 (wedge), 바 (bar), 원 (circle), 타원 및 다른 기하학적 설계들의 형상을 취하는 쉴드들과 같은, 본 기술 분야의 당업자에게 알려진 바와 같은 다른 쉴드 설계들 및 형상들이 사용될 수도 있다. 링-형상 인서트들은 또한 목표하는 방식으로 전류 플럭스를 성형하도록 쉴드의 능력을 개선시킬 수 있는 패턴들을 그의 내경에서 가질 수도 있다. 쉴드의 기능은 전기도금 셀 (403) 내에서 그들의 위치에 따라서 상이할 수도 있다. 전기도금 모듈은 모두가 본 명세서에서 참조로서 인용되는 미국 특허 번호 6,402,923 및 미국 특허 번호 7,070,686에서 설명된 바와 같은, 다양한 가변형 전계 성형 요소들 및 다양한 정적 쉴드들을 포함할 수도 있다. 전기도금 모듈은 또한 본 명세서에서 참조로서 인용되는 미국 특허 번호 6,497,801에서 기술된 바와 같은 다양한 세그먼트형 애노드들을 포함하거나 모두가 본 명세서에서 참조로서 인용되는 미국 특허 번호 6,755,954 및 6,773, 571에서 기술된 바와 같은 동심형 애노드들을 포함한다. 쉴드 인서트들이 전기도금 균일성을 개선하는데 유용하지만, 이들은 선택적이며 다른 쉴딩 구성 (shielding configuration) 이 채용될 수도 있다.
통합된 시드 층 분석 시스템들 및 컬러 센서들
이전 섹션에서 기술된 전기도금 모듈들 및 시스템들은 전기도금 동작을 개시하기 이전에 웨이퍼의 표면 상에 존재하는 필요한 시드 층을 전기도금을 위해서 지정된 웨이퍼가 갖는지의 여부를 결정할 수 있는 시드 층 분석 시스템의 통합으로부터 이점을 얻을 수 있다. 따라서, 전기도금 모듈, 웨이퍼들을 저장, 로딩 및 언로딩하기 위한 하나 이상의 웨이퍼 저장 디바이스들, 및 시드 층의 존재 및/또는 두께를 결정하기 위한 시드 층 분석 시스템을 포함하는, 웨이퍼의 표면 상에 도전성 층을 전기도금하기 위한 전기도금 시스템들이 본 명세서에서 개시된다. 상술한 바와 같이, 전기도금 모듈은 통상적으로 전기도금 동안에 애노드 및 전기도금 용액을 수용하기 위한 셀, 전기도금 동안에 웨이퍼를 홀딩 및 회전시키기 위한 웨이퍼 홀더 및 전기도금 동안에 웨이퍼에 전류를 공급하기 위한 전류 공급부를 포함한다. 시드 층 분석 시스템은 대표적으로 웨이퍼 홀더 (웨이퍼 홀더는 전기도금 시스템 내에 있거나, 일부 실시예들에서는 시드 층 분석 시스템과 연관된 별도의 웨이퍼 홀더임) 내에서 홀딩되면서 웨이퍼의 표면 상의 일 지점에서의 컬러 신호를 측정하기 위한 컬러 센서 및 측정된 컬러 신호를 분석하여서 시드 층이 웨이퍼 표면 상에 존재하는지의 여부를 결정하기 위한 컬러 분석 로직을 포함한다.
도 6a는 시드 층 분석 시스템 (700) 기본적 개략을 제공하며, 이 시스템은 컬러 센서 (770), 선택사양적 추가 컬러 센서 (771) (도면에서 파선들로 표시됨) 및 컬러 센서 (770) 에 전기적 접속부 (778) 를 통해서 그리고 컬러 센서 (771) 에 전기적 접속부 (779) (다시 도면에서 파선으로 표시됨) 를 통해서 전자적으로 접속된 컬러 분석 로직 (780) 을 갖는다. 컬러 센서(들)는 그들이 도 4의 전기도금 시스템 (307) 과 같은 전기도금 시스템 내에서 배향될 수 있을 때에 웨이퍼 (724) 및 웨이퍼 홀더 (726) 에 대한 이들의 관계를 나타내도록 도면에서 개략적으로 배향된다. 컬러 센서 (770) 는 상술한 바와 같은 "내부 영역" (이에 대해서는 예를 들어서 도 1의 웨이퍼 (100) 의 내부 영역 (102) 참조) 과 같은 웨이퍼 (724) 의 표면 (725) 의 내부 영역으로부터 컬러 신호를 측정하도록 배향된다. 마찬가지로, 선택사양적 컬러 센서 (771) 는 상술한 바와 같은 "에지 영역" (이에 대해서는 예를 들어서 도 1의 웨이퍼 (100) 의 에지 영역 (103) 참조) 과 같은 웨이퍼 (724) 의 표면 (725) 의 에지 영역 상으로 배향된다. 또한, 웨이퍼 홀더 (726) 는 회전 샤프트 (727) 를 통해서 모터 (728) 에 기계적으로 연결되기 때문에, 웨이퍼는 목표된 바와 같이 회전될 수 있으며, 컬러 신호들은 원칙적으로 웨이퍼의 내부 영역 및 에지 영역 내의 다수의 방위각적으로 회전되는 지점들에서 측정될 수 있다. 이러한 영역들 내에서의 다수의 측정치들이 물론 요구되지만, 이는 특정 실시예들에서 특히 시드 층 두께 결정들을 위해서 개선된 정확도 및 정밀도를 위한 기회를 제공할 수 있다.
웨이퍼 홀더는 대체적으로 도 6a에서는 도 4의 전기도금 시스템 (307) 과 같은 전기도금 시스템 내의 다양한 위치들에서 시드 층 분석 시스템 (700) 의 통합과 부합되게 도시된다. 가능한 위치들은 예를 들어서, 웨이퍼 정렬기 모듈 (331) 을 포함할 수 있거나, 전기도금 시스템 (307) 내에 도시된 전기도금 모듈들 (309 내지 313) 중 임의의 것을 포함할 수 있다. 일부 실시예들에서, 전기도금 시스템은 전기도금 이전에 시드 층을 증착하기 위한 통합된 물리적 기상 증착 (PVD) 모듈을 가질 수 있으며, 웨이퍼 시드 층 분석 시스템은, 웨이퍼들이 PVD 모듈에 의해서 프로세싱된 후에-이 시점에서는, PVD 프로세스 중에 어떠한 것이 잘못되지 않는다면 허용가능한 시드 층이 웨이퍼의 표면 상에 존재해야 함-, 시드 층 검출을 수행할 수 있도록, 전기도금 시스템 내에서 위치 및 구성될 수 있다. (마찬가지로, 일부 전기도금 방법들에서, 웨이퍼가 시드 층을 증착하기 위한 물리적 기상 증착 (PVD) 모듈 또는 툴에 의해서 프로세싱된 후에 웨이퍼가 시드 층 검출을 위해 선택된다.)
도 6a에 도시된 웨이퍼 홀더 (726) 는 전기도금 동안에 전기도금 모듈 내에서 웨이퍼를 홀딩하기 위해서 사용되는 클램쉘 타입 웨이퍼 홀더와 구체적으로 유사하지 않지만, 이러한 사용은 본 명세서에서 구체적으로 고려 및 개시된다는 것이 주목되어야 한다. 웨이퍼 홀더는, 물론, 프로세싱 모듈 타입 또는 보다 일반적으로 시드 층 분석 시스템의 통합을 위해서 설계된 전기도금 시스템 내의 위치에 따라서 변할 것이다. 클램쉘-타입 전기도금 기판 홀더들과 관련하여서, 이러한 설계들은 때로 웨이퍼가 안착하고 그의 에지 영역에서 웨이퍼와 특정하게 접촉하는 립실 요소 (lipseal element) 를 채용한다는 것이 또한 주목된다. 이로써, 특정 클램쉘-타입 웨이퍼 홀더 어셈블리들 내에서 홀딩되는 웨이퍼는 컬러 센서 (771) 가 그의 에지 영역 내의 단지 임의의 지점으로 배향되게 할 수 있으며, 일부 실시예들에서, 웨이퍼의 에지 영역 내의 어떠한 지점도 컬러 신호 측정을 위해서 노출되지 않을 수 있다. 상술한 시드 층 검출 및 두께 결정의 다양한 부류들의 방법들은 웨이퍼의 에지 영역 상의 지점에서 컬러 신호를 측정하는 것을 수반하지 않으며, 따라서, 이러한 실시예들을 위해서, 립실에 의한 방해는 문제가 되지 않지만, 그러한 측정들에 의존하는 이러한 방법들을 위해서, 그럼에도 불구하고, (i) 에지 영역의 일부 부분이 립실에도 불구하고 노출되게 유지된다면 이 에지 영역으로부터 컬러를 측정할 수 있거나, 또는 (ii) 전기도금 모듈 내에서 또는 전기도금 시스템 내의 이전 위치에서, 웨이퍼를 립실 상에 배치하기 이전에, 에지 영역으로부터 컬러 신호를 측정할 수 있다.
물론, 상술한 바와 같이, 추가 컬러 센서 (771) 의 통합은 특정 경우들에서만 유리하다. 상술한 바와 같이, 시드 층 검출 방법들은 일부 실시예들에서는 웨이퍼의 에지 영역 및 내부 영역으로부터 컬러 신호를 측정할 수 있는데, 그 이유는 에지 컬러 신호가 전기도금될 웨이퍼가 EBR 동작-이는 웨이퍼가 이미 전기도금되었음을 알리 가능성이 높음-에 의해서 아직 프로세싱되지 않았음을 입증하는데 유용할 수 있기 때문이다. 에지 영역 컬러 신호 측정에 의존하는 일부 실시예들에서, 컬러 센서 (770) 는 이러한 측정을 하도록 웨이퍼의 에지 영역 상으로 배향되도록 물리적으로 재배향되거나, 이와 달리, 웨이퍼 (724) 가 그의 에지 영역이 컬러 센서 (770) 의 시선 내에 있도록 이동되거나, 다른 대안으로서, 센서 및 웨이퍼 움직임의 조합이 채용될 수도 있다는 것이 주목된다. 이러한 실시예들에서는, 단일 컬러 센서 (770) 가 테스트 웨이퍼의 표면의 내부 영역 내의 지점에서 제 1 컬러 신호를 측정하기 위해서 사용되고 또한 테스트 웨이퍼의 표면의 에지 영역 내의 지점에서 제 2 컬러 신호를 측정하기 위해서 사용될 수 있다. 실제로, 추가 컬러 센서 (771) 의 비용 대 컬러 센서 (770) 및 웨이퍼 (724) 를 서로에 대해서 이동시키기 위해서 필요한 기계적 하드웨어와 관련된 비용은 가장 중요한 고려사항일 것이다.
시드 층 분석 시스템의 일부로서 전기도금 시스템 내로 통합되어서 사용될 컬러 센서 또는 센서들 자체들에 있어서, 실시예에 따라서, 이러한 센서들은 오직 하나의 컬러 컴포넌트를 측정할 수 있거나, 다수의 컬러 컴포넌트들을 측정할 수 있다. 일부 실시예들에서, 채용된 컬러 센서는 3 개의 컬러 컴포넌트들, 예를 들어서 도 2에서 개략적으로 예시되고 상술된 a*, b*, 및 L* 컬러 컴포넌트들을 측정하도록 구성될 수 있다. 다른 실시예들에서, 디스플레이 스크린들, 컬러 카메라들 등에서 전형적으로 사용되는 RGB (red, green, blue) 컬러 컴포넌트들의 삼중항이 다수의-컬러-컴포넌트 컬러 센서에 의해서 측정된 3 개의 컬러 컴포넌트들로서 역할을 할 수 있다. 일부 실시예들에서, 컬러 센서 대신에, 웨이퍼의 표면 상의 지점을 향하는 컬러 카메라가 채용될 수 있지만, 때로 상업적으로 입수가능한 컬러 카메라들은 상업적으로 입수가능한 컬러 센서들만큼 근소한 컬러 차들에 대해서 민감하지 않는 경우가 있다. 그러나, 원칙적으로는, 컬러 카메라도 또한 실시예 및 목표된 감도에 따라서 효과적일 수도 있다. 컬러 센서들 (및 가능하게는 또한 컬러 카메라들) 도 또한 4 개 이상의 컬러 컴포넌트들을 측정할 수 있으며, 마찬가지로, 컬러 센서들 (및 카메라) 도 또한 2 개 이하의 컬러 컴포넌트들을 측정하도록 설계 또는 구성될 수도 있다. 후자의 실례로서, 도 3a는 단지 a* 및 b* 컬러 컴포넌트들 (L* 휘도 컬러 컴포넌트 배제함) 의 2 개의 컬러 컴포넌트 측정이 시드 층 검출 및 선택사양적 두께 측정을 위해서 구현가능할 것임을 제시한다. 그리고, 일부 실시예들에서는, 도 3a의 a* 또는 b* 컬러 컴포넌트들와 같이 단일 컬러 컴포넌트 자체로도 충분할 수 있다.
도 2에 예시된 3 개의 a*, b*, 및 L* 컬러 컴포넌트들을 측정하는, 전기도금 시스템 내로 통합되기 위한 일 적합한 컬러 센서의 실례는 독일의 Micro-Epsilon에 의해서 제조된 Micro-Epsilon 모델 컬러 센서이다. 도 6b는 도 6a에 도시된 것과 유사하지만, Micro-Epsilon 컬러 센서와 셋업이 개략적으로 유사한 컬러 센서-집합적으로, (770A, 770B, 770C)-를 사용하는 시드 층 분석 시스템 (700) 을 예시한다. 이 특정 컬러 센서는 프로브 하우징 (770C) 으로서 지칭될 수있는 것에서 종단되는 단일 케이블 하우징 (770B) 에서 함께 번들링된 적어도 2 개의 광섬유 라인들에 연결된 실제 컬러 검출 전자장치들을 홀딩하는 메인 하우징 (770A) 으로 구성된다. 웨이퍼의 표면 (725) 으로부터의 컬러 신호의 측정 동안에, 프로브 하우징 (770C) 은 측정될 표면 상의 지점에 매우 근접하게 이 표면의 수평 평면에 대하여서 대략 90 도의 각도로 유지되며, 동시에 케이블 (770B) 내의 적어도 2 개의 광섬유 라인들 중 하나는 실질적으로 백색 광 (775A) 으로 컬러 감지될 표면 상의 지점을 조사하고, 케이블 (770B) 내의 적어도 2 개의 광섬유 라인들 중 다른 하나는 컬러 센서의 메인 하우징 (770A) 내에 위치한 실제 전자적 컬러 검출기로 다시 표면 상 지점으로부터 반사된 광 (775B) 을 반송한다. 물론, 컬러 센서 (770) 의 물리적 구성이 도 6a에서 개략적으로 도시된 바와 같이 단일 물리적 유닛 (770) 인지 또는 도 6b에서 개략적으로 예시된 바와 같이 메인 하우징 (770A), 케이블 하우징 (770B), 및 프로브 하우징 (770C) 을 포함하는 다수의 물리적 유닛들을 포함하는지의 여부와 상관없이, 정확한 물리적 구성은 본 명세서에서 개시된 창의적인 개념들의 동작 및 기능에 있어서 중요하지 않는 것이 명백하다.
도 6a에 도시된 컬러 센서 (770) 도 또한 표면이 컬러 센서 (770) 내의 조사 소스에 의해서 조사를 받은 후에 웨이퍼 표면 (725) 으로부터 반사된 광 (775) 을 측정함으로써 컬러 신호를 생성한다. (그리고, 선택사양적 컬러 센서 (771) 는 측정된 광 (776) 과 관련하여서 유사하게 동작되게 도시된다.) 컬러 신호 측정을 위해서 웨이퍼 표면 (725) 을 조사하도록 컬러 센서 (770) (및 선택사양적으로 771) 에 의해서 제공된 광은 실질적으로 백색 광 (도 6b를 참조하여서 상술된 바와 같음) 으로서 특성화될 수 있거나, 또는 특정 범위 또는 범위들의 파장들로 한정되는 강도를 갖는 광 또는 특정 컬러, 예를 들어서 적색의 광일 수 있다. 동일한 바가 도 6b에 도시된 프로브 하우징 (770C) 으로부터 방출된 조사광 (775A) 에 대해서도 적용된다. 또한, 대표적으로는 상술한 바와 같이 비교 계측치를 통해서 비교될 프로브 컬러 신호 및 기준 컬러 신호 (및/또는 기준 컬러 신호들의 벡터 평균) 는 동일한 특성 (예를 들어서, 적색, 실질적으로 백색 등) 및 동일한 강도를 갖는 조사광을 사용하여서 생성될 것이지만, 이는 반드시 그러한 것만은 아니다. 따라서, 예를 들어서, 내부 영역 컬러 신호 측정용 컬러 센서 (770) 및 에지 영역 컬러 신호 측정용 컬러 센서 (771) 를 포함하는 시드 층 분석 시스템들에서, 반사된 광 (775 및 776) 을 생성하는데 사용되는 조사광은 실질적으로 동일한 특성 및 강도를 갖도록 선택되거나, 상이한 특성 및/또는 강도를 갖도록 선택될 수 있다. 마찬가지로, 저장된 기준 컬러 신호는 대체적으로 프로브 컬러 신호와 동시에 측정되지 않지만, 대체적으로 실질적으로 동일한 특성 및 강도를 갖는 조사광 (예를 들어서, 실질적으로 동일한 강도를 갖는 실질적으로 백색 광) 이, 의미있는 비교들이 적합한 비교 계측치로 용이하게 이루어질 수 있도록, 양자를 측정하는데 사용될 것이다. 또한, 일부 경우들에서, 이하에서 보다 상세하게 기술될 바와 같이, 측정된 프로브 컬러 신호는, 프로브 컬러 신호가 측정된 웨이퍼가 실제로 허용가능한 시드 층을 갖고 있다고 결정되면, 대응하는 기준 컬러 신호들의 세트에 후속하여서 부가될 수 있다. 이러한 동작적 셋업 시에, 프로브 신호가 후속하여서 기준 신호로서 처리될 수 있기 때문에, 그것은 동일한 특성 및 강도를 갖는 조사광을 사용하여서 생성될 것이다.
일단 컬러 신호들이 컬러 센서들 (770 및 선택사양적으로 771) 에 의해서 생성되면, 이들은 컬러 신호들을 분석하는 컬러 분석 로직 (780) 에 의해서 프로세싱되고 이로써 허용가능한 시드 층이 웨이퍼의 표면 상에 존재하는지의 여부 및 선택사양적으로 시드 층의 두께가 결정된다. 컬러 분석 로직 (780) 에서 구현되는 이러한 분석은 하나 이상의 측정된 프로브 컬러 신호들과 하나 이상의 대응하는 하나 이상의 기준 컬러 신호들의 세트들 간의 차를 나타내는 하나 이상의 계측치들의 계산, 이어서 이 하나 이상의 계측치들이 해당 계측치에 대응하는 사전결정된 범위 내에 있는지의 여부를 결정하는 것과 같은 상술한 분석 방법들 중 임의의 것을 포함할 수 있다. 일부 실시예들에서, 컬러 분석 로직 (780) 은 또한 허용가능한 시드 층이 웨이퍼 상에 존재하지 않는 때에는 이를 알리는 로직을 포함한다.
도 6a는 컬러 센서 (770 및 선택사양적으로 771) 가 각기 전기적 접속부 (778 및 선택사양적으로 779) 를 통해서 컬러 분석 로직 (780) 과 전자적으로 통신하는 것을 도시하며; 마찬가지로, 도 6b에 예시된 컬러 센서의 메인 하우징 (770A) 도 전자적 접속부 (778) 를 통해서 컬러 분석 로직 (780) 과 전자적으로 통신한다. 따라서, 이러한 종류의 구성들에서, 컬러 분석 로직은 컬러 센서(들)와 분리된다-예를 들어서, 컬러 분석 로직은 직렬 또는 병렬 타입의 전자적 통신 메카니즘 (예를 들어서, USB 케이블) 을 통해서 컬러 센서 (770) 및/또는 (771) 로부터 컬러 신호들을 수신한 후에 적합한 컬러 분석 로직을 사용하여서 컬러 신호들을 분석하도록 구성된 범용 컴퓨터 상에 상주할 수도 있다. 그러나, 다른 실시예들에서, 컬러 센서 자체 내의 전자장치들이 컬러 분석 로직을 효과적으로 구현하고 이를 자신이 측정하는 컬러 신호들에 적용하기에 충분한 프로세싱 전력을 포함할 수 있다. 따라서, 예를 들어서, 컬러 신호 프로세싱 장치들이 컬러 검출기 전자장치들과 함께 도 6b에 도시된 컬러 센서의 메인 하우징 (770A) 내에 위치할 수도 있다.
또 다른 실시예들에서, 전기도금 시스템은 전체 전기도금 시스템을 동작시키기 위한 메인 시스템 제어기를 채용할 수 있으며, 컬러 분석 로직은 이 시스템 제어기 상에 상주할 수도 있다. 따라서, 시스템 제어기는 컬러 센서들로부터 컬러 신호들을 수신하여서 이들을 프로세싱하게 구성될 수 있다. 일부 실시예들에서, 시스템 제어기는 그의 컬러 분석이 웨이퍼의 시드 층이 존재하지 않거나 시드 층이 부적합한 두께를 가지기 때문에 전기도금을 위해서 적합하지 않다고 결정하면 웨이퍼의 전기도금을 방지하도록 더 구성될 수 있다.
컬러 분석 로직이 시스템 제어기 상에 상주하지 않고 단독형 컴포넌트이거나 컬러 센서 자체 상에 상주하는 실시예들에서, 시스템 제어기는 시드 층 분석 시스템으로부터 신호들을 수신하여서 시드 층 분석 시스템이 웨이퍼의 시드 층이 존재하지 않고/않거나 전기도금을 위해서 적합하지 않고/허용가능하지 않다고 알리면 웨이퍼의 전기도금의 방지하게 또한 구성될 수 있다. 어느 경우이든, 일단 시스템 제어기가 웨이퍼가 전기도금에 대해서 허용가능하지 않다는 신호를 수신하면, 일부 실시예들에서, 시스템 제어기는 전기도금이 허용가능하지 않도록 간주된 웨이퍼의 전기도금을 방지하도록 로봇 웨이퍼 전달 메카니즘을 동작시킬 수 있다. 이러한 특정한 실시예들에서, 로봇 웨이퍼 전달 메카니즘은 상기 허용가능하지 않은 웨이퍼를 거부된 웨이퍼들을 저장하기 위한 시스템 내의 거부된 웨이퍼 저장 구역으로 이동시키도록 동작할 수 있다.
마지막으로, 시드 층 분석 시스템은 또한 후속하는 전기도금 동작들을 위해서 적합한 반도체 웨이퍼의 표면 상에 존재하는 허용가능한 시드 층이 존재하는지의 여부를 결정하기 위해서 반도체 제조 및 프로세싱 애플리케이션들에서 채용될 단독형 장치로서 간주될 수도 있다는 것이 이해되어야 한다. 따라서, 예를 들어서, 일부 실시예들에서, 반도체 웨이퍼 상의 시드 층의 존재 (및 선택사양적으로 시드 층의 근사 두께) 를 결정하기 위한 시드 층 분석 시스템은 반도체 웨이퍼의 표면으로부터 하나 이상의 프로브 컬러 신호들을 측정하기 위한 컬러 신호, 기준 컬러 신호들의 하나 이상의 세트들을 나타내는 그 상에 저장된 데이터를 갖는 머신 판독가능한 매체 및 상술한 시드 층 검출 및/또는 특성화 기법들 및 방법들의 임의의 적합한 버전을 채용할 수 있는 컬러 분석 로직을 포함하는 디바이스일 수 있다. 실시예에 따라서, 컬러 분석 로직은 또한 웨이퍼가 허용가능한 시드 층이 존재하지 않기 때문에 전기도금에 대해서 허용가능하지 않다고 알리는, 예를 들어서 전기도금 장치의 제어기에 알리는 로직을 포함할 수도 있다.
시드 층 검출 및/또는 두께 결정 방법들을 채용한 전기도금의 추가 방법들
또한 본 명세서에서 기술된 시드 층 존재 검출 기법들을 이용하는, 반도체 웨이퍼들의 세트로부터 복수의 웨이퍼들을 전기도금하는 방법이 본 명세서에서 개시된다. 이러한 방법들은, 예를 들어서, 상술한 전기도금 장치들 및 시드 층 분석 시스템들의 맥락에서 채용될 수 있다.
특정한 이러한 방법들은 도들 7a, 7b, 및 도 8에서 개략적으로 예시된다. 도 7a를 참조하면, 실시예 방법 800은 단계 820에서 전기도금을 위해서 설계된 웨이퍼들의 세트로부터 프로세싱할 웨이퍼를 선택함으로써 시작한다. 이 방법은 이어서 단계 830에서 (예를 들어서, 도 6a의 컬러 센서 (770) 및/또는 집합적으로 도 6b의 (770A, 770B, 770C) 을 사용하여서) 선택된 웨이퍼의 표면 상의 일 지점에서 프로세스-중 컬러 신호를 프로세싱되고 있는 웨이퍼의 표면으로부터 측정하고, 단계 840 에서, 프로세스-중 컬러 신호와 이에 대응하는 기준 컬러 신호들의 세트 간의 차를 나타내는 계측치를 (예를 들어서, 도 6a 및 도 6b의 컬러 분석 로직 (780) 을 사용하여서) 계산함으로써 진행될 수 있다. 일부 실시예들에서, 프로세스-중 컬러 신호는 프로세싱되고 있는 웨이퍼의 표면의 내부 영역 내의 일 지점에서 측정될 수 있으며, 대응하는 기준 컬러 신호들의 세트는 허용가능한 시드 층들이 존재하는 몇 개의 웨이퍼들의 표면들의 내부 영역들 내의 지점들로부터 이전에 측정될 수 있음이 주목된다.
단계 850에서 결정된 바와 같이, 계측치가 해당 계측치에 대응하는 사전결정된 범위 내에 있으면, 허용가능한 시드 층은 단계 860에서 존재하는 것으로 결정되고, 이 방법은 단계 870에서 웨이퍼를 (예를 들어서, 도 5에서 예시된 전기도금 모듈 (401) 과 같은 전기도금 모듈을 채용함으로써) 전기도금을 진행시킬 수 있다. 단계 850에서, 계측치가 해당 계측치에 대응하는 사전결정된 범위 내에 있지 않다고 결정되면, 단계 865에서 허용가능한 시드 층이 존재하지 않는다고 결정되고, 웨이퍼는 단계 875에서 전기도금에 대해서 허용가능하지 않다고 지정되고, 전기도금 단계 870가 바이패스된다. 선택된 웨이퍼가 전기도금되든 안 되든 어느 경우이든, 이 방법은 단계 880으로 진행하여서 이 단계에서 분석 및 가능한 전기도금을 위해서 아직 선택되지 않은, 전기도금될 추가 웨이퍼들이 웨이퍼들의 세트 중에 남아있는지의 여부가 결정된다. 추가 선택되지 않은 웨이퍼들이 남아 있다면, 이 방법은 단계 820로 돌아가서 이러한 선택되지 않은 웨이퍼들 중 하나가 선택되고, 방법의 단계들이 계속된다. 한편, 가능한 전기도금을 위해서 지정된 웨이퍼들의 세트 내의 모든 웨이퍼들이 이미 선택되었다면, 이 방법은 종료된다.
특정 방법들에서, 다수의 프로세스-중 컬러 신호들이 프로세싱하기 위해서 선택된 웨이퍼의 표면으로부터 측정될 수 있으며, 다수의 계측치들이 계산될 수 있으며, 각 계측치는 프로세스-중 컬러 신호들 중 하나와 이에 대응하는 기준 컬러 신호들의 세트 간의 차를 나타내며, 허용가능한 시드 층이, 하나 이상의 계측치들 각각이 해당 계측치에 개별적으로 대응하는 연관된 사전결정된 범위 내에 있다면, 존재한다고 결정될 수 있다. 특정한 이러한 방법들은, 하나 이상의 측정된 프로세스-중 컬러 신호들에 대응하는 기준 컬러 신호들의 세트들을 측정하는 단계를 더 포함하며, 특정한 이러한 방법들에서, 기준 컬러 신호들의 세트들은 프로세스-중 컬러 신호들이 프로세싱되고 있는 웨이퍼들의 표면들로부터 측정되는 지점들에 실질적으로 대응하는 지점들에서 하나 이상의 기준 웨이퍼들의 표면들에서 측정될 수 있다. 일부 실시예들에서, 기준 컬러 신호들은 다수의 기준 웨이퍼들에 걸쳐서 실질적으로 동일한 위치들을 갖는 지점들으로부터 측정되거나, 이와 달리 다른 실시예들에서는, 다수의 기준 웨이퍼들의 표면들 상의 지점들의 위치들은 랜덤하게 선택될 수 있다. 특정 실시예들에서, 컬러 신호들이 측정되는 하나 이상의 기준 웨이퍼들의 표면들 상에서의 지점들의 위치들은 하나 이상의 기준 웨이퍼들 각각의 웨이퍼 에지 및 정렬 노치에 대한 반복되는 방위각상 및 방사상의 위치들의 고정된 세트이다.
도 7b는 도 7a에 제공된 것들과 유사하지만, 추가적으로 추가 진단 툴로서, 프로세싱되고 있는 웨이퍼들의 표면들의 에지 영역들 내의 지점에서 (예를 들어서, 도 6a의 컬러 센서 (771) 를 사용하여서) 측정된 제 2 컬러 신호의 사용을 채용하는 다양한 전기도금 방법들을 개략적으로 예시한다. 이러한 부류의 방법/구성에서, 때로 웨이퍼의 표면의 내부 영역 내의 일 지점에서 (예를 들어서, 도 6a의 컬러 센서 (770) 를 사용하여서) 제 1 컬러 신호가 측정될 수 있는 것이 바람직할 수 있다.
따라서, 프로세싱할 웨이퍼가 단계 820에서 선택된 후에, 방법 801은 단계 830에서 선택된 웨이퍼의 표면의 내부 영역 내의 일 지점에서 제 1 프로세스-중 컬러 신호를 측정하고, 단계 835에서 동일한 웨이퍼의 표면의 에지 영역 내의 일 지점에서 제 2 프로세스-중 컬러 신호를 측정한다. 이러한 단계들은 순차적으로 또는 직렬로 발생할 수 있거나, 도면에서 개략적으로 예시된 바와 같이 다소 동시에 또는 병렬로 발생할 수 있다. 제 1 프로세스-중 컬러 신호가 측정된 후에, 단계 840에서 (도 7a의 방법에서와 같이), 제 1 계측치가 계산되며, 이는 제 1 컬러 신호와 이에 대응하는 제 1 기준 컬러 신호들의 세트 간의 차를 나타낸다. 마찬가지로, 제 2 프로세스-중 컬러 신호가 측정된 후에, 단계 845에서, 제 2 계측치가 계산되며, 이는 제 2 컬러 신호와 이에 대응하는 제 2 기준 컬러 신호들의 세트 간의 차를 나타낸다. 특정한 이러한 실시예들에서, 제 1 기준 컬러 신호들의 세트는 허용가능한 시드 층들이 존재하는 몇 개의 웨이퍼들의 표면들의 내부 영역들 내의 지점들로부터 측정될 수 있으며, 마찬가지로, 제 2 기준 컬러 신호들의 세트는 허용가능한 시드 층들이 존재하는 몇 개의 웨이퍼들의 표면들의 에지 영역들 내의 지점들로부터 측정될 수 있다.
양 계산된 계측치들을 사용하여서, 단계 850 에서, 제 1 및 제 2 계측치들이 각각에 대응하는 적합한 사전결정된 범위 내에 있는지의 여부가 결정된다-실시예에 따라서, 예를 들어서, 일 컬러 신호는 웨이퍼의 에지 영역으로부터 측정되고 다른 컬러 신호는 웨이퍼의 내부 영역으로부터 측정되는 일부 실시예들에서는, 제 1 계측치에 대응하는 사전결정된 범위는 제 2 계측치에 대하여 적합한 사전결정된 범위와는 상이할 가능성이 높다는 것이 주목된다. 양 계측치들이 그들 각각의 기준을 만족시키면, 단계 860 에서 허용가능한 시드 층이 존재하는 것으로 결정되며, 이 방법은 웨이퍼를 전기도금하는 것으로 진행하며 (단계 870) 및 이후에 도 7a을 참조하여서 제공 및 기술된 방법과 유사하게 계속된다. 이와 달리, 어느 한 계측치가 그의 연관된 사전결정된 범위 내에 존재하지 않는다고 단계 850 에서 결정되면, 허용가능한 시드 층이 존재하지 않는 것으로 결정되고 (단계 865), 웨이퍼는 전기도금을 허용가능하지 않는 것으로 지정되며 (단계 875), 이 방법은 다시 도 7a을 참조하여서 제공 및 기술된 방법과 유사하게 계속된다.
제 1 및 제 2 계측치들은 상술한 바와 같은 제 1 및 제 2 측정된 컬러 신호들로부터 계산될 수 있음이 주목된다. 따라서, 일부 실시예들에서, 제 1 계측치는 제 1 컬러 신호 (예를 들어서, 웨이퍼의 내부 영역 내의 일 지점으로부터 측정됨) 와 제 1 기준 컬러 신호들의 세트 (예를 들어서, 허용가능한 시드 층이 존재하는 것으로 알려진 웨이퍼들의 내부 영역들 내의 지점들로부터 측정됨) 의 벡터 평균 간의 벡터 차의 크기를 나타낼 수 있다-제 1 계측치와 연관된 제 1 사전결정된 범위는 제 1 기준 컬러 신호들의 세트의 벡터 평균과 연관된 평균 편차를 나타낼 수 있다. 마찬가지로, 일부 실시예들에서, 제 2 계측치는 제 2 컬러 신호 (예를 들어서, 웨이퍼의 에지 영역 내의 일 지점으로부터 측정됨) 와 제 2 기준 컬러 신호들의 세트 (예를 들어서, 허용가능한 시드 층이 존재하는 것으로 알려진 웨이퍼들의 에지 영역들 내의 지점들로부터 측정됨) 의 벡터 평균 간의 벡터 차의 크기를 나타낼 수 있다-제 2 계측치와 연관된 제 2 사전결정된 범위는 제 2 기준 컬러 신호들의 세트의 벡터 평균과 연관된 평균 편차를 나타낼 수 있다.
제 2 컬러 신호를 진단 툴로서 사용하는 것은 전기도금에 대해서 허용가능한 시드 층이 존재하는지의 여부를 신뢰할만하게 결정하는 전기도금 방법의 능력을 증가시킬 수 있다는 것이 또한 주목된다. 또한, 테스트되는 웨이퍼의 에지 영역으로부터 측정된 제 2 컬러 신호를 사용하는 것은 웨이퍼들의 세트를 전기도금하는 방법이 이미 전기도금된 웨이퍼들을 전기도금하는 것 (그리고 잠재적으로 버리는 것) 을 방지하게 할 수 있다. 일부 실시예들에서, 이는 이미 전기도금된 웨이퍼는 EBR (에지 베벨 제거) 를 받았을 가능성이 크며 따라서 이 전기도금된 웨이퍼의 에지 영역에는 시드 재료 (및 서로 상이한 경우에는 전기도금된 재료) 가 없을 것이며 이로써 (예를 들어서, PVD 프로세스를 통해서) 도포된 허용가능한 시드 층을 갖게 된 웨이퍼와는 상이한 컬러 시그너처를 가질 것이기 때문이다. 따라서, 에지 영역에서 컬러를 측정하고 마찬가지로 에지로부터 측정된 기준 신호 세트와 비교하는 것은 유용한 진단 툴을 제공할 수 있다.
도 7c는 도 7b에서 제공된 것과 유사하지만, 2 개의 프로세스-중 컬러 신호들이 채용되되, 하나는 프로세싱하기 위해서 선택된 웨이퍼의 내부 영역으로부터 측정되고 다른 하나는 선택된 웨이퍼의 에지 영역으로부터 측정된 전기도금 방법들의 부류를 개략적으로 예시한다-하지만, 도 7에서와 같이 이러한 프로세스-중 컬러 신호들을 대응하는 기준 세트들과 비교하기보다는, 도 7c에서 예시된 방법들 802은 2 개의 프로세스-중 컬러 신호들을 서로 비교함으로써 검출 계측치를 게산하고 이 계측치를 허용가능한 값들의 사전결정된 범위에 대하여서 평가한다. 따라서, 이러한 종류의 실시예들에서, 기준 측정치들의 세트의 사용을 피할 수 있다.
따라서, 도 7c를 참조하면, 프로세싱할 웨이퍼가 단계 820에서 선택된 후에, 이 방법은 단계 831 에서 하나 이상의 제 1 프로세스-중 컬러 신호들의 세트를, 선택된 웨이퍼의 표면의 내부 영역 내의 하나 이상의 지점들로부터 측정하고, 또한 단계 836에서, 하나 이상의 제 2 프로세스-중 컬러 신호들의 세트를, 선택된 웨이퍼의 표면의 에지 영역 내의 하나 이상의 지점들로부터 측정한다. 이러한 단계들은 순차적으로 또는 직렬로 발생하거나, 도면에서 개략적으로 예시된 바와 같이, 다소 동시에 또는 병렬로 발생할 수 있다. 제 1 및 제 2 프로세스-중 컬러 신호들의 세트들이 측정된 후에, 단계 841에서, 계측치가 계산되는데, 이 계측치는 하나 이상의 제 1 프로세스-중 컬러 신호들의 세트 내의 컬러 신호와 하나 이상의 제 2 프로세스-중 컬러 신호들의 세트 내의 컬러 신호 간의 차를 나타내며, 단계 851에서, 이 계측치가 적합한 사전결정된 범위 내에 있는지의 여부가 결정된다. 계측치가 이 기준을 만족시키면, 단계 860에서, 허용가능한 시드 층이 존재하는 것으로 결정되며, 이 방법은 도 7a 및 도 7b을 참조하여서 제공 및 기술된 방법들과 유사하게 계속된다. 그렇지 않고, 이 계측치가 단계 851에서 사전결정된 범위 내에 해당되지 않으면, 허용가능한 시드 층이 존재하지 않다고 결정되며 (단계 865), 웨이퍼가 전기도금에 대해서 허용가능하지 않다고 지정되며 (단계 875), 이 방법은 도 7a 및 도 7b을 참조하여서 제공 및 기술된 방법들과 유사하게 계속된다.
특정한 이러한 실시예들에서, 컬러 신호들의 제 1 세트 및 제 2 세트가 측정된 웨이퍼들의 표면들 상의 지점들의 위치들은 각 웨이퍼의 웨이퍼 에지 및 정렬 노치에 대한 반복되는 방사상 및 방위각상 위치들의 고정된 세트임이 또한 주목된다. 특정 실시예들에서, 컬러 신호들의 제 1 세트와 제 2 세트 간의 차를 구하도록 계산된 계측치는 하나 이상의 제 1 프로세스-중 컬러 신호들의 세트의 벡터 평균과 하나 이상의 제 2 프로세스-중 컬러 신호들의 세트의 벡터 평균 간의 벡터 차의 크기와 관련되거나 이를 나타낼 수 있다는 것이 또한 주목된다.
도 8은 도 7a 및 도 7b와 유사하지만-특히 에지 영역으로부터 측정된 제 2 프로세스-중 컬러 신호가 채용되기 때문에 도 7b와 유사하지만-제 1 기준 컬러 신호 세트 및 제 2 기준 컬러 신호 세트를 수정하기 위한 메카니즘을 추가적으로 제공하는 다양한 전기도금 방법들을 개략적으로 예시한다.
도 8에 예시된 방법들은 도 7b에서 제공된 것들과 유사하게 진행하지만, 허용가능한 시드 층이 단계 860에서 존재하는 것으로 결정된 후에, 전기도금 웨이퍼를 단계 870에서 수행한 것 이외에도, 방법들 803은 단계 891에서 제 1 기준 컬러 신호들의 세트 내에 새로운 컬러 신호로서 포함시킬 제 1 프로세스-중 컬러 신호를 선택함으로써 그리고 단계 892에서 제 2 기준 컬러 신호들의 세트 내에 새로운 컬러 신호로서 포함시킬 제 2 프로세스-중 컬러 신호를 선택함으로써 기준 컬러 신호 세트를 수정한다. 또한, 일부 실시예들에서, 이러한 새로운 컬러 신호들을 기준 세트들 내로 추가한 것과 함께, 컬러 신호가 단계 893에서 제 1 기준 세트로부터 제거되고 마찬가지로, 컬러 신호가 단계 894에서 제 2 기준 세트로부터 제거될 수 있다. 일부 실시예들에서, 이 도면에서 표시된 바와 같이, 제거된 신호는 각 기준 세트 내에서 가장 오래된 컬러 신호이다. 이로써, 일부 실시예들에서, 전기도금 방법은 허용가능한 시드 층들이 존재하는 웨이퍼들로부터 가장 최근에 측정된 프로세스-중 컬러 신호들에 기초하여서 하나 이상의 기준 컬러 신호 세트들을 계속하여서 업데이트함으로써 동작할 수 있다. 기준 세트 내의 컬러 신호들의 벡터 평균이 비교 계측치를 컴퓨팅하는 기본사항으로서 사용되면, 이러한 기준 세트를 업데이트하는 것은 벡터 평균이 허용가능한 시드 층이 존재하는 것으로 결정된 최종 N 개의 웨이퍼들에 걸친 이동 평균이 되게 할 수 있으며, 여기서 N은 (일부 실시예들에서) 기준 세트 내의 컬러 신호들의 개수이다.
또한, 일부 실시예들에서, 전술한 동작들은 하나 이상의 기준 컬러 신호들의 세트들이 확립되게 하는 방법을 구성할 수 있다. 따라서, 그러한 경우가 되는 일부 실시예들에서, 기준 세트에 부가된 제 1 N 개의 컬러 신호들은 이 기준 세트 내에서 가장 오래된 컬러 신호의 대응하는 제거 시에는 참여되지 않을 것인데, 그 이유는 이 시점은 기준 세트의 크기를 크기 N으로 증가시키는 것이기 때문이다. 일단 크기 N에 도달하면, 가장 오래된 컬러 신호들이 도 8에 예시된 바와 같이 보다 많은 것이 부가되는 때에 기준 세트로부터 제거될 수 있다. 기준 세트를 확립하기 위해서 전술한 절차를 채용한 일부 실시예들에서, 제 1의 소수의 웨이퍼들이 허용가능한 시드 층들을 갖는 것으로 가정될 것인데 그 이유는 기준 세트가 확립되지 않으면, 비교 계측치가 웨이퍼의 시드 층의 존재 또는 수용가능성을 확립하도록 컴퓨팅될 수 없기 때문이라는 것이 주목된다. 그러나, 다른 실시예들에서, 일련의 웨이퍼들을 전기도금하는 이전의 "실행 (run)" 으로부터 확립된 기준 세트는 초기 기준 세트로서 사용될 수 있으며, 이 초기 기준 세트는 이어서 바로 위에서 기술된 방식으로 업데이트된다. 따라서, 일련의 웨이퍼들을 전기도금하는 방법은, 도 8에서 개략적으로 예시된 방식으로 이들을 업데이트하기 이전에, 다양한 방식들로 관련 기준 컬러 신호들의 세트들을 초기화할 수 있다.
도 9는 본 명세서에서 기술된 시드 층 검출 및 두께 결정 방법들을 사용하는 웨이퍼들의 세트를 전기도금하는 방법들의 다른 세트를 나타낸다. 이 도면에 도시된 바와 같이, 예시적 방법 900은 최소 시드 층 두께를 단계 910에서 설정하고 단계 915에서 전기도금하기로 설계된 웨이퍼를 웨이퍼들의 세트로부터 선택함으로써 시작된다. 이어서, 이 방법은 단계 920에서 선택된 웨이퍼의 표면 상의 일 지점에서 제 1 컬러 신호를 측정하고, 몇 개의 기준 웨이퍼들-기준 웨이퍼들은 상이한 두께들을 갖는 시드 층들을 가짐-의 표면들 상의 지점에서의 컬러를 나타내는 기준 컬러 신호들을 단계 930에서 평가하고, 단계 940에서, 제 1 컬러 신호와 기준 컬러 신호들 중 몇몇 간의 차를 나타내는 몇몇 계측치들의 값을 계산함으로써 진행될 수 있다. 단계 945에서, 이어서, 이러한 계측치들이 분석되어서 선택된 웨이퍼의 시드 층의 근사 두께가 결정되며, 근사 두께가 단계 950에서 결정된 바와 같은 사전 결정된 최소 두께 이상이면, 시드 층은 단계 965에서 적합한 것으로 결정되고, 단계 970에서 이 방법은 선택된 웨이퍼를 전기도금하는 것을 진행한다. 단계 950에서, 웨이퍼가 사전 결정된 최소 두께보다 작은 근사 두께를 갖는 것으로 결정되면, 시드 층은 단계 960에서 부적합한 것으로 결정되며, 전기도금 단계 970가 바이패스된다. 임의의 이벤트 시에, 선택된 웨이퍼가 전기도금되든 안되든, 방법은 단계 980로 진행하고 이 단계에서 분석 및 가능한 전기도금을 위해서 아직 선택되지 않은, 전기도금될 추가 웨이퍼들이 웨이퍼들의 세트 중에 남아있는지의 여부가 결정된다. 추가 선택되지 않은 웨이퍼들이 남아 있다면, 이 방법은 단계 915로 돌아가서 이러한 선택되지 않은 웨이퍼들 중 하나가 선택되고, 방법의 단계들이 계속된다. 한편, 가능한 전기도금을 위해서 지정된 웨이퍼들의 세트 내의 모든 웨이퍼들이 이미 선택되었다면, 이 방법은 종료된다.
시스템 제어기들
예를 들어서 도들 7a, 7b, 8, 및 9를 참조하여서 기술된 방법들 및 동작들과 같은, 본 명세서에서 기술된 시드 층 분석 방법들 및 동작들은 전기도금 시스템의 제어기 상에서 상주할 수 있고/있거나 전기도금 시스템의 제어기에 의해서 액세스되어서 판독될 수 있는 원격 비일시적 매체 상에 상주할 수 있는 프로그램 인스트럭션들로 구현될 수 있다. 예를 들어서, 일부 실시예들에서, 도 6a 및 도 6b의 컬러 분석 로직 (780) 은, 전용 하드웨어 컴포넌트로서 또는 제어기 내의 범용 프로세서 상에서 실행되는 소프트웨어로서 또는 시스템 제어기 내의 비일시적 컴퓨터 판독가능한 매체로부터 로딩되거나 이로부터 액세스가능한 소프트웨어로서, 전기도금 시스템 제어기 내로 직접적으로 통합될 수 있다. 도 4는, 예를 들어서, 전용 하드웨어로서 또는 제어기 (339) 상에서 실행되는 소프트웨어로서, 전기도금 시스템 (307) 의 제어기 (339) 내로 컬러 분석 로직 (780) 이 통합되는 것을 개략적으로 예시한다. 물론, 이러한 통합은 선택사양적이며 실시예의 특정 세부사항들에 의존한다. 상술한 바와 같이, 일부 실시예들에서, 컬러 분석 로직은 단독형 컴포넌트이거나 또는 하드웨어로서 또는 컴퓨터 판독가능한 매체로부터 로딩된 소프트웨어로서, 컬러 센서의 내부 전자장치 및/또는 프로세서(들) 내로 통합될 수 있다.
컬러 분석 로직이 어디에 상주하든, 본 명세서에서 기술된 시드 층 분석 시스템은 적어도 특정 실시예들에서, 별도의 시스템으로서 간주될 수 있으며, 이러한 특정 실시예들에서, 이는 전기도금 시스템의 시스템 제어기에 의해서 제어 및 동작된다. 따라서, 전기도금 시스템의 시스템 제어기는 시드 층 분석 시스템과 통신하고, 신호들을 이로부터 수신하고 이로 전송할 수 있다. 또한, 시스템 제어기는 전기도금 시스템의 다양한 컴포넌트들, 모듈들, 서브시스템들, 등으로/으로부터 신호들을 송신/수신할 수 있으며 동일한 또는 다른 컴포넌트들, 모듈들, 또는 서브시스템들을 제어 신호들 등을 공급함으로써 제어할 수 있다. 예를 들어서, 시스템 제어기는 전기도금 시스템의 부분인 전기도금 기판 홀더들, 로봇들, 세정 시스템들, PEM들, 등의 동작을 제어할 수 있다. 특정 실시예들에서, 제어기는 다양한 모듈들 간에 웨이퍼들을 이동시키는 로봇들 및 다양한 프로세싱 모듈들의 동작을 동기화시킬 수 있다. 프로세스들을 모니터링하기 위한 신호들은 제어기의 아날로그 및/또는 디지털 입력 접속부들에 의해서 제공될 수 있다. 프로세스들을 제어하기 위한 신호들은 제어기의 아날로그 및 디지털 출력 접속부들 상의 출력이다.
제어기는 대표적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 수 있다. 프로세서는 CPU, 또는 컴퓨터, 아날로그 및/또는 디지털 입출력 접속부들, 스텝퍼 모터 제어기 보드들 및 다른 유사한 컴포넌트들을 포함할 수 있다. 적합한 제어 동작들을 구현하기 위한 머신 판독가능한 프로그램 인스트럭션들이 프로세서 상에서 실행된다. 머신 판독가능한 인스트럭션들은 제어기와 연관된 메모리 디바이스 상에 저장될 수 있거나, 네트워크를 통해서 제공될 수 있다.
특정 실시예들에서, 제어기는 상술된 시드 층 분석 시스템들을 동작들을 포함하여서 상술된 전기도금 시스템들의 모든 또는 대부분의 활동들을 제어한다. 제어기는 프로세싱 단계들의 타이밍, 압력 레벨들, 가스 플로우 레이트들, 및 특정 동작들의 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트를 포함하는 시스템 제어 소프트웨어를 실행한다. 제어기와 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들, 스크립트들, 또는 루틴들이 일부 실시예들에서 채용될 수 있다.
대표적으로, 시스템 제어기와 연관된 사용자 인터페이스가 존재한다. 사용자 인터페이스는 컬러 신호 분석으로부터의 결과들, 프로세스 조건들, 등을 디스플레이하기 위한 디스플레이 스크린 및 그래픽 소프트웨어를 포함할 수 있다. 또한, 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들 및 다른 유사한 컴포넌트들과 같은 사용자 입력 디바이스들이 포함될 수 있다.
위의 동작들을 제어하기 위한 컴퓨터 프로그램 코드는 임의의 통상적인 컴퓨터 판독가능한 프로그래밍 언어: 예를 들어서, 어셈블리 언어, C, C++, Pascal, Fortran 또는 기타로 기록될 수 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램에서 식별된 태스크들을 수행하도록 프로세서에 의해서 실행된다.
포토리소그래픽
패터닝
본 명세서에서 상술한 장치/프로세스는 예를 들어서 반도체 디바이스, 디스플레이, LED, 광전 패널 등의 제조 또는 가공을 위한 리소그래피 패터닝 툴 또는 프로세스와 함께 사용될 수 있다. 통상적으로, 이러한 툴들/프로세스들은 반드시 그러한 것은 아니지만 공통 제조 시설 내에서 함께 사용 또는 수행될 수 있다. 막 리소그래피 패터닝은 통상적으로 각각 다수의 가능한 툴을 사용하여서 실현되는 다음의 단계들 중 몇몇 또는 모두를 포함하며, 이 단계들은 (1) 스핀 온 또는 스프레이 온 툴을 사용하여서, 기판과 같은 작업 피스 상에 포토레지스트를 도포하는 단계, (2) 고온 플레이트 또는 퍼니스 또는 UV 경화 툴을 사용하여서 포토레지스트를 경화하는 단계, (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여서 포토레지스트를 가시광선 또는 자외선 또는 x 선 광에 노광시키는 단계, (4) 습식 벤치 (wet bench) 와 같은 툴을 사용하여서 레지스트를 선택적으로 제거하여서 이를 패터닝하도록 상기 포토레지스트를 현상하는 단계, (5) 건조 또는 플라즈마-지원형 에칭 툴을 사용하여서 아래에 놓인 막 또는 작업 피스에 레지스트 패턴을 전사하는 단계, 및 (6) RF 또는 마이크로웨이브 플라즈마 레지스트 스트립퍼 (stripper) 와 같은 툴을 사용하여서 포토레지스트를 제거하는 단계를 포함할 수 있다.
다른
실시예들
전술한 프로세스들, 방법들, 시스템들, 및 장치들은 이해 및 명료성을 증진시키기 위해서 특정 실시예들의 맥락에서 세부적으로 기술되었지만, 본 개시의 범위 및 사상 내에 있는 이러한 프로세스들, 방법들, 시스템들 및 장치들을 구현하는 수많은 다른 방식들이 존재한다는 것은 본 기술 분야의 당업자에게 명백할 것이다. 따라서, 본 명세서에서 기술된 실시예들은 한정적으로 해석되기보다는 개시된 창의적인 개념들을 예시하는 것으로서 간주되어야 하며 첨부된 청구항들의 범위를 불합리하게 한정하기 위한 허용되지 않는 토대로서 사용되지 말아야 한다.
Claims (34)
- 반도체 웨이퍼들의 세트로부터의 복수의 웨이퍼들을 전기도금하는 방법으로서,
(a) 상기 세트로부터 프로세싱할 웨이퍼를 선택하는 단계;
(b) 하나 이상의 컬러 컴포넌트들을 갖는 하나 이상의 프로세스-중 컬러 신호들을 상기 프로세싱되는 웨이퍼의 표면으로부터 측정하는 단계로서, 상기 하나 이상의 프로세스-중 컬러 신호들은 상기 웨이퍼의 표면 상의 일 지점에서 측정된 제 1 컬러 신호를 포함하는, 상기 하나 이상의 프로세스-중 컬러 신호들을 측정하는 단계;
(c) 하나 이상의 계측치들 (metrics) 을 계산하는 단계로서, 상기 계측치들 각각은 상기 프로세스-중 컬러 신호들 중 하나와 이에 대응하는 기준 컬러 신호들의 세트 간의 차를 나타내며, 상기 하나 이상의 계측치들은 상기 제 1 프로세스-중 컬러 신호와 이에 대응하는, 하나 이상의 컬러 컴포넌트들을 갖는 제 1 기준 컬러 신호들의 세트로부터 계산되는 제 1 계측치를 포함하는, 상기 하나 이상의 계측치들을 계산하는 단계;
(d) 허용가능한 시드 층이 상기 웨이퍼의 표면 상에 존재하는지의 여부를, 미리 결정된 개수의 상기 하나 이상의 계측치들이 해당 계측치에 개별적으로 대응하는 연관된 미리 결정된 범위 내에 있는지의 여부에 기초하여서, 결정하고, 허용가능한 시드 층이 존재한다면 상기 웨이퍼를 전기도금하고, 그렇지 않으면 상기 웨이퍼를 전기도금에 대해서 허용가능하지 않는 것으로 지정하는 단계; 및
(e) 상기 웨이퍼들의 세트들로부터의 하나 이상의 추가 웨이퍼들에 대해서 상기 (a) 단계 내지 상기 (d) 단계를 반복하는 단계를 포함하는, 전기도금 방법. - 제 1 항에 있어서,
상기 하나 이상의 계측치들 각각이 해당 계측치에 개별적으로 대응하는 연관된 미리 결정된 범위 내에 있다면 허용가능한 시드 층이 존재하는 것으로 결정되는, 전기도금 방법. - 제 1 항에 있어서,
(f) 하나 이상의 측정된 프로세스-중 컬러 신호들에 대응하는 기준 컬러 신호들의 세트들을 측정하는 단계를 더 포함하는, 전기도금 방법. - 제 3 항에 있어서,
상기 기준 컬러 신호들의 세트들은 상기 단계 (f) 에서, 상기 프로세스-중 컬러 신호들이 프로세싱되고 있는 웨이퍼들의 표면들로부터 측정되는 지점들에 실질적으로 대응하는 지점들에서, 하나 이상의 기준 웨이퍼들의 표면들로부터 측정된, 전기도금 방법. - 제 4 항에 있어서,
상기 단계 (f) 에서 상기 컬러 신호들이 측정되는 상기 하나 이상의 기준 웨이퍼들의 표면들 상의 지점들의 위치들은 실질적으로 동일한, 전기도금 방법. - 제 4 항에 있어서,
상기 단계 (f) 에서 상기 컬러 신호들이 측정되는 상기 하나 이상의 기준 웨이퍼들의 표면들 상의 지점들의 위치들은 랜덤하게 선택되는, 전기도금 방법. - 제 4 항에 있어서,
상기 단계 (f) 에서 상기 컬러 신호들이 측정되는 상기 하나 이상의 기준 웨이퍼들의 표면들 상의 지점들의 위치들은 상기 하나 이상의 기준 웨이퍼들 각각에 대한 웨이퍼 에지 및 정렬 노치 (notch) 에 대한, 반복되는 방위각상 및 방사상 위치들의 고정된 세트인, 전기도금 방법. - 제 1 항에 있어서,
상기 제 1 컬러 신호는 상기 웨이퍼의 표면의 내부 영역 내의 일 지점에서 측정되며,
상기 제 1 기준 컬러 신호들의 세트는 허용가능한 시드 층들이 존재하는 몇 개의 웨이퍼들의 표면들의 내부 영역들 내의 지점들로부터 측정된, 전기도금 방법. - 제 1 항에 있어서,
상기 제 1 계측치는 상기 제 1 컬러 신호와 상기 제 1 기준 컬러 신호들의 세트의 벡터 평균 간의 벡터 차의 크기를 나타내고,
상기 제 1 미리 결정된 범위는 상기 제 1 기준 컬러 신호들의 세트의 벡터 평균과 연관된 평균 편차 (deviation) 를 나타내는, 전기도금 방법. - 제 1 항에 있어서,
상기 하나 이상의 컬러 신호들은:
상기 웨이퍼의 표면 상의 일 지점에서 측정된 제 2 컬러 신호를 더 포함하고,
상기 하나 이상의 계측치들은;
상기 제 2 컬러 신호 및 이에 대응하는, 하나 이상의 컬러 컴포넌트들을 갖는 제 2 기준 컬러 신호들의 세트로부터 계산된 제 2 계측치를 더 포함하는, 전기도금 방법. - 제 10 항에 있어서,
상기 제 1 컬러 신호는 상기 웨이퍼의 표면의 내부 영역 내의 일 지점에서 측정되고;
상기 제 2 컬러 신호는 상기 웨이퍼의 표면의 에지 영역 내의 일 지점에서 측정되고;
상기 제 1 기준 컬러 신호들의 세트는 허용가능한 시드 층들이 존재하는 몇 개의 웨이퍼들의 표면들의 내부 영역들 내의 지점들로부터 측정되고;
상기 제 2 기준 컬러 신호들의 세트는 허용가능한 시드 층들이 존재하는 몇 개의 웨이퍼들의 표면들의 에지 영역들 내의 지점들로부터 측정된, 전기도금 방법. - 제 10 항에 있어서,
상기 제 1 계측치는 상기 제 1 컬러 신호와 상기 제 1 기준 컬러 신호들의 세트의 벡터 평균 간의 벡터 차의 크기를 나타내고;
상기 제 1 미리 결정된 범위는 상기 제 1 기준 컬러 신호들의 세트의 벡터 평균과 연관된 평균 편차 (deviation) 를 나타내며;
상기 제 2 계측치는 상기 제 2 컬러 신호와 상기 제 2 기준 컬러 신호들의 세트의 벡터 평균 간의 벡터 차의 크기를 나타내고;
상기 제 2 미리 결정된 범위는 상기 제 2 기준 컬러 신호들의 세트의 벡터 평균과 연관된 평균 편차 (deviation) 를 나타내는, 전기도금 방법. - 제 1 항에 있어서,
상기 제 1 컬러 신호를 측정하는 단계는:
상기 내부 영역으로부터 광을 반사시키도록 실질적으로 백색 광으로 상기 웨이퍼의 표면의 내부 영역 내의 지점을 조사하는 단계; 및
컬러 센서로 상기 내부 영역으로부터 반사된 광을 검출하는 단계를 포함하는, 전기도금 방법. - 제 10 항에 있어서,
상기 제 1 컬러 신호를 측정하는 단계는:
상기 내부 영역으로부터 광을 반사시키도록 실질적으로 백색 광으로 상기 웨이퍼의 표면의 내부 영역 내의 지점을 조사하는 단계; 및
컬러 센서로 상기 내부 영역으로부터 반사된 광을 검출하는 단계를 포함하며,
상기 제 2 컬러 신호를 측정하는 단계는:
상기 에지 영역으로부터 광을 반사시키도록 실질적으로 백색 광으로 상기 웨이퍼의 표면의 에지 영역 내의 지점을 조사하는 단계; 및
컬러 센서로 상기 에지 영역으로부터 반사된 광을 검출하는 단계를 포함하는, 전기도금 방법. - 제 1 항에 있어서,
상기 프로세스-중 컬러 신호들 및 상기 기준 컬러 신호들의 하나 이상의 컬러 컴포넌트들은 적색 컬러 컴포넌트를 포함하는, 전기도금 방법. - 제 1 항에 있어서,
상기 프로세스-중 컬러 신호들 및 상기 기준 컬러 신호들의 하나 이상의 컬러 컴포넌트들은 제 1 컬러 컴포넌트 및 제 2 컬러 컴포넌트를 포함하는, 전기도금 방법. - 제 1 항에 있어서,
상기 프로세스-중 컬러 신호들 및 상기 기준 컬러 신호들의 하나 이상의 컬러 컴포넌트들은 해당 컬러 신호 내에서의 녹색 대 적색의 상대적 비율을 나타내는 값을 갖는 제 1 컬러 컴포넌트를 포함하는, 전기도금 방법. - 제 17 항에 있어서,
상기 프로세스-중 컬러 신호들 및 상기 기준 컬러 신호들의 하나 이상의 컬러 컴포넌트들은 해당 컬러 신호 내에서의 청색 대 황색의 상대적 비율을 나타내는 값을 갖는 제 2 컬러 컴포넌트를 포함하는, 전기도금 방법. - 제 1 항에 있어서,
상기 (d) 단계는 허용가능한 시드 층이 프로세싱되고 있는 웨이퍼 상에 존재한다고 결정되는 때에 각 프로세스-중 컬러 신호에 대응하는 기준 세트 내에 새로운 컬러 신호로서 포함시킬 각 프로세스-중 컬러 신호를 선택하는 단계를 더 포함하는, 전기도금 방법. - 제 19 항에 있어서,
상기 (d) 단계는 허용가능한 시드 층이 상기 웨이퍼 상에 존재한다고 결정되는 때에 각 기준 세트로부터 이전에 선택된 프로세스-중 컬러 신호를 제거하는 단계를 더 포함하며,
각 제거된 컬러 신호는 그의 기준 세트 내에서 가장 오래된 컬러 신호인, 전기도금 방법. - 제 1 항에 있어서,
상기 단계 (a) 이전에, 각 웨이퍼는 시드 층을 증착하기 위한 물리적 기상 증착 (PVD) 툴에 의해서 프로세싱된, 전기도금 방법. - 제 1 항에 있어서,
상기 허용가능한 시드 층은 구리 시드 층인, 전기도금 방법. - 제 22 항에 있어서,
상기 허용가능한 시드 층은 약 200 Å보다 작은 두께를 갖는 구리 시드 층인, 전기도금 방법. - 제 23 항에 있어서,
상기 허용가능한 시드 층은 약 50 내지 150 Å의 두께를 갖는 구리 시드 층인, 전기도금 방법. - 전기도금 시스템으로서,
(a) 웨이퍼들을 저장, 로딩 및 언로딩하기 위한 하나 이상의 웨이퍼 저장 디바이스들;
(b) 전기도금 모듈로서,
(i) 전기도금 동안에 애노드 및 전기도금 용액을 수용하기 위한 셀;
(ii) 전기도금 동안에 웨이퍼를 홀딩 및 회전시키기 위한 웨이퍼 홀더; 및
(iii) 전기도금 동안에 전류를 상기 웨이퍼로 공급하기 위한 전력 공급부를 포함하는, 상기 전기도금 모듈;
(c) 시드 층 분석 시스템으로서,
(i) 하나 이상의 컬러 컴포넌트들을 갖는 하나 이상의 프로세스-중 컬러 신호들을 프로세싱되고 있는 웨이퍼의 표면으로부터 측정하기 위한 컬러 센서로서, 상기 하나 이상의 프로세스-중 컬러 신호들은 상기 웨이퍼의 표면 상의 일 지점에서 측정된 제 1 컬러 신호를 포함하는, 상기 컬러 센서;
(ii) 상기 하나 이상의 프로세스-중 컬러 신호들을 분석하고 허용가능한 시드 층이 존재하는지의 여부를 결정하기 위한 컬러 분석 로직을 포함하는, 상기 시드 층 분석 시스템;
(d) 웨이퍼들을 상기 웨이퍼 저장 디바이스, 상기 전기도금 모듈 및/또는 상기 시드 층 분석 시스템으로/으로부터 전달하기 위한 로봇 웨이퍼 전달 메카니즘; 및
(e) 상기 전기도금 시스템을 동작시키기 위한 시스템 제어기를 포함하며,
상기 컬러 분석 로직은,
하나 이상의 계측치들 (metrics) 을 계산하기 위한 로직으로서, 상기 계측치들 각각은 상기 프로세스-중 컬러 신호들 중 하나와 이에 대응하는 기준 컬러 신호들의 세트 간의 차를 나타내며, 상기 하나 이상의 계측치들은 상기 제 1 프로세스-중 컬러 신호와 이에 대응하는, 하나 이상의 컬러 컴포넌트들을 갖는 제 1 기준 컬러 신호들의 세트로부터 계산되는 제 1 계측치를 포함하는, 상기 하나 이상의 계측치들을 계산하기 위한 로직;
허용가능한 시드 층이 상기 웨이퍼의 표면 상에 존재하는지의 여부를, 각 프로세스-중 컬러 신호에 대응하는 각 계측치가 해당 계측치에 대응하는 미리 결정된 범위 내에 있는지의 여부에 기초하여서 결정하기 위한 로직; 및
허용가능한 시드 층이 존재하지 않는 때에 상기 웨이퍼는 전기도금에 대해서 허용가능하지 않는다는 것을 알리기 위한 로직을 포함하며,
상기 시스템 제어기는 상기 시드 층 분석 시스템으로부터 신호들을 수신하도록 구성되고, 상기 시드 층 분석 시스템이 웨이퍼가 전기도금에 대해서 허용가능하지 않다는 것을 알릴 때에 웨이퍼의 전기도금을 방지하도록 상기 로봇 웨이퍼 전달 메카니즘을 동작시키게 더 구성되는, 전기도금 시스템. - 제 25 항에 있어서,
상기 제 1 컬러 신호는 상기 웨이퍼의 표면의 내부 영역 내의 일 지점에서 측정되는, 전기도금 시스템. - 제 25 항에 있어서,
전기도금에 대해서 허용가능하지 않는 것으로 상기 시드 층 분석 시스템에 의해서 알려진 웨이퍼의 전기도금을, 상기 웨이퍼를 거부된 웨이퍼들을 저장하기 위한 상기 전기도금 시스템 내의 거부된 웨이퍼 저장 구역으로 이동시킴으로써, 방지하도록, 상기 로봇 웨이퍼 전달 메카니즘이 상기 시스템 제어기에 의해서 동작되는, 전기도금 시스템. - 허용가능한 시드 층이 반도체 웨이퍼의 표면 상에 존재하는지의 여부를 결정하기 위한 시드 층 분석 시스템으로서,
상기 시드 층은 후속하는 전기도금 동작들에 대한 베이스 (base) 역할을 하며,
상기 시드 층 분석 시스템은,
(i) 하나 이상의 컬러 컴포넌트들을 갖는 하나 이상의 프로세스-중 컬러 신호들을 프로세싱되고 있는 웨이퍼의 표면으로부터 측정하기 위한 컬러 센서로서, 상기 하나 이상의 프로세스-중 컬러 신호들은 상기 웨이퍼의 표면 상의 일 지점에서 측정된 제 1 컬러 신호를 포함하는, 상기 컬러 센서;
(ii) 상기 하나 이상의 프로세스-중 컬러 신호들을 분석하고 허용가능한 시드 층이 존재하는지의 여부를 결정하기 위한 컬러 분석 로직을 포함하며,
상기 컬러 분석 로직은,
하나 이상의 계측치들 (metrics) 을 계산하기 위한 로직으로서, 상기 계측치들 각각은 상기 프로세스-중 컬러 신호들 중 하나와 이에 대응하는 기준 컬러 신호들의 세트 간의 차를 나타내며, 상기 하나 이상의 계측치들은 상기 제 1 프로세스-중 컬러 신호와 이에 대응하는, 하나 이상의 컬러 컴포넌트들을 갖는 제 1 기준 컬러 신호들의 세트로부터 계산되는 제 1 계측치를 포함하는, 상기 하나 이상의 계측치들을 계산하기 위한 로직;
허용가능한 시드 층이 상기 웨이퍼의 표면 상에 존재하는지의 여부를, 각 프로세스-중 컬러 신호에 대응하는 각 계측치가 해당 계측치에 대응하는 미리 결정된 범위 내에 있는지의 여부에 기초하여서 결정하기 위한 로직; 및
허용가능한 시드 층이 존재하지 않는 때에 상기 웨이퍼는 전기도금에 대해서 허용가능하지 않는다는 것을 알리기 위한 로직을 포함하는, 시드 층 분석 시스템. - 제 28 항에 있어서,
상기 제 1 컬러 신호는 상기 웨이퍼의 표면의 내부 영역 내의 일 지점에서 측정되는, 시드 층 분석 시스템. - 반도체 웨이퍼들의 세트로부터의 복수의 웨이퍼들을 전기도금하는 방법으로서,
(a) 상기 세트로부터 프로세싱할 웨이퍼를 선택하는 단계;
(b) 하나 이상의 프로세스-중 컬러 신호들의 제 1 세트를 상기 웨이퍼의 표면의 내부 영역 내의 하나 이상의 지점들로부터 측정하는 단계로서, 상기 하나 이상의 프로세스-중 컬러 신호들 각각은 하나 이상의 컬러 컴포넌트들을 갖는, 상기 하나 이상의 프로세스-중 컬러 신호들의 제 1 세트를 측정하는 단계;
(c) 하나 이상의 프로세스-중 컬러 신호들의 제 2 세트를 상기 웨이퍼의 표면의 에지 영역 내의 하나 이상의 지점들로부터 측정하는 단계로서, 상기 하나 이상의 프로세스-중 컬러 신호들 각각은 하나 이상의 컬러 컴포넌트들을 갖는, 상기 하나 이상의 프로세스-중 컬러 신호들의 제 2 세트를 측정하는 단계;
(d) 상기 하나 이상의 프로세스-중 컬러 신호들의 제 1 세트 내의 컬러 신호와 상기 하나 이상의 프로세스-중 컬러 신호들의 제 2 세트 내의 컬러 신호 간의 차를 표시하는 계측치를 계산하는 단계;
(e) 허용가능한 시드 층이 상기 웨이퍼의 표면 상에 존재하는지의 여부를, 상기 계측치가 미리 결정된 범위 내에 있는지의 여부에 기초하여서, 결정하고, 허용가능한 시드 층이 존재한다면 상기 웨이퍼를 전기도금하고, 그렇지 않으면 상기 웨이퍼를 전기도금에 대해서 허용가능하지 않는 것으로 지정하는 단계; 및
(f) 상기 웨이퍼들의 세트로부터의 하나 이상의 추가 웨이퍼들에 대해서 상기 (a) 단계 내지 상기 (e) 단계를 반복하는 단계를 포함하는, 전기도금 방법. - 제 30 항에 있어서,
상기 하나 이상의 프로세스-중 컬러 신호들의 제 1 세트 및 제 2 세트가 측정되는 상기 웨이퍼들의 표면들 상의 지점들의 위치들은 각 웨이퍼의 웨이퍼 에지 및 정렬 노치 (notch) 에 대한, 반복되는 방위각상 및 방사상 위치들의 고정된 세트인, 전기도금 방법. - 제 30 항에 있어서,
상기 계측치는 상기 하나 이상의 프로세스-중 컬러 신호들의 제 1 세트의 벡터 평균과 상기 하나 이상의 프로세스-중 컬러 신호들의 제 2 세트의 벡터 평균 간의 벡터 차의 크기를 나타내는, 전기도금 방법. - 제 30 항에 있어서,
상기 하나 이상의 프로세스-중 컬러 신호들의 제 1 세트의 각 컬러 신호를 측정하는 단계는:
상기 내부 영역으로부터 광을 반사시키도록 실질적으로 백색 광으로 상기 웨이퍼의 표면의 내부 영역 내의 지점을 조사하는 단계; 및
컬러 센서로 상기 내부 영역으로부터 반사된 광을 검출하는 단계를 포함하며,
상기 하나 이상의 프로세스-중 컬러 신호들의 제 2 세트의 각 컬러 신호를 측정하는 단계는:
상기 에지 영역으로부터 광을 반사시키도록 실질적으로 백색 광으로 상기 웨이퍼의 표면의 에지 영역 내의 지점을 조사하는 단계; 및
컬러 센서로 상기 에지 영역으로부터 반사된 광을 검출하는 단계를 포함하는, 전기도금 방법. - 제 30 항에 있어서,
상기 제 1 세트 및 상기 제 2 세트의 컬러 신호들의 하나 이상의 컬러 컴포넌트들은 해당 컬러 신호들 내에서의 녹색 대 적색의 상대적 비율을 나타내는 값을 갖는 제 1 컬러 컴포넌트를 포함하는, 전기도금 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/160,471 | 2014-01-21 | ||
| US14/160,471 US9822460B2 (en) | 2014-01-21 | 2014-01-21 | Methods and apparatuses for electroplating and seed layer detection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150087151A true KR20150087151A (ko) | 2015-07-29 |
| KR102382686B1 KR102382686B1 (ko) | 2022-04-04 |
Family
ID=53545440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150010136A KR102382686B1 (ko) | 2014-01-21 | 2015-01-21 | 전기도금 및 시드 층 검출을 위한 방법들 및 장치들 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US9822460B2 (ko) |
| KR (1) | KR102382686B1 (ko) |
| TW (1) | TWI675943B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220118367A (ko) * | 2016-04-20 | 2022-08-25 | 램 리써치 코포레이션 | 전기도금 셀 컴포넌트들의 상태를 측정하기 위한 장치 및 연관된 방법들 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI609100B (zh) | 2012-03-30 | 2017-12-21 | 諾發系統有限公司 | 使用反向電流除鍍以清洗電鍍基板夾持具 |
| US10416092B2 (en) * | 2013-02-15 | 2019-09-17 | Lam Research Corporation | Remote detection of plating on wafer holding apparatus |
| US9809898B2 (en) | 2013-06-26 | 2017-11-07 | Lam Research Corporation | Electroplating and post-electrofill systems with integrated process edge imaging and metrology systems |
| US9822460B2 (en) | 2014-01-21 | 2017-11-21 | Lam Research Corporation | Methods and apparatuses for electroplating and seed layer detection |
| US10565701B2 (en) * | 2015-11-16 | 2020-02-18 | Applied Materials, Inc. | Color imaging for CMP monitoring |
| WO2017117198A1 (en) * | 2015-12-30 | 2017-07-06 | Maxterial, Inc. | Coatings and coated surfaces with selected surface characteristics and features |
| US9735035B1 (en) | 2016-01-29 | 2017-08-15 | Lam Research Corporation | Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing |
| US10205038B2 (en) | 2016-08-02 | 2019-02-12 | Aptos Energy, LLC | Photovoltaic devices including curved sub-layers |
| US10424687B1 (en) * | 2016-08-02 | 2019-09-24 | Aptos Energy, LLC | Methods of producing uniform intrinsic layer |
| TWI784719B (zh) | 2016-08-26 | 2022-11-21 | 美商應用材料股份有限公司 | 獲得代表在基板上的層的厚度的測量的方法，及量測系統和電腦程式產品 |
| US20180142356A1 (en) * | 2016-11-22 | 2018-05-24 | Veeco Instruments Inc. | Thickness uniformity control for epitaxially-grown structures in a chemical vapor deposition system |
| US11152268B2 (en) * | 2018-03-20 | 2021-10-19 | Tokyo Electron Limited | Platform and method of operating for integrated end-to-end area-selective deposition process |
| US11100628B2 (en) | 2019-02-07 | 2021-08-24 | Applied Materials, Inc. | Thickness measurement of substrate using color metrology |
| WO2020242838A1 (en) * | 2019-05-24 | 2020-12-03 | Lam Research Corporation | Electrochemical deposition system including optical probes |
| TWI742934B (zh) * | 2020-11-20 | 2021-10-11 | 漢民測試系統股份有限公司 | 針測系統 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020084242A (ko) * | 2001-01-24 | 2002-11-04 | 가부시키 가이샤 에바라 세이사꾸쇼 | 도금장치 및 방법 |
| KR20040030428A (ko) * | 2001-08-10 | 2004-04-09 | 가부시키 가이샤 에바라 세이사꾸쇼 | 도금장치 및 방법 |
| US20080047827A1 (en) * | 2006-08-28 | 2008-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and method for preventing copper peeling in ECP |
| KR20080018774A (ko) * | 2003-09-19 | 2008-02-28 | 어플라이드 머티어리얼스, 인코포레이티드 | 무전해 증착 종료점 검출 장치 및 방법 |
Family Cites Families (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5096550A (en) * | 1990-10-15 | 1992-03-17 | The United States Of America As Represented By The United States Department Of Energy | Method and apparatus for spatially uniform electropolishing and electrolytic etching |
| US6288780B1 (en) | 1995-06-06 | 2001-09-11 | Kla-Tencor Technologies Corp. | High throughput brightfield/darkfield wafer inspection system using advanced optical techniques |
| US6156167A (en) | 1997-11-13 | 2000-12-05 | Novellus Systems, Inc. | Clamshell apparatus for electrochemically treating semiconductor wafers |
| US20050217707A1 (en) | 1998-03-13 | 2005-10-06 | Aegerter Brian K | Selective processing of microelectronic workpiece surfaces |
| US7449098B1 (en) | 1999-10-05 | 2008-11-11 | Novellus Systems, Inc. | Method for planar electroplating |
| US7160421B2 (en) * | 1999-04-13 | 2007-01-09 | Semitool, Inc. | Turning electrodes used in a reactor for electrochemically processing a microelectronic workpiece |
| US7780867B1 (en) | 1999-10-01 | 2010-08-24 | Novellus Systems, Inc. | Edge bevel removal of copper from silicon wafers |
| US6547409B2 (en) * | 2001-01-12 | 2003-04-15 | Electroglas, Inc. | Method and apparatus for illuminating projecting features on the surface of a semiconductor wafer |
| US6784104B2 (en) | 2001-07-27 | 2004-08-31 | Texas Instruments Incorporated | Method for improved cu electroplating in integrated circuit fabrication |
| US20050122509A1 (en) | 2002-07-18 | 2005-06-09 | Leica Microsystems Semiconductor Gmbh | Apparatus for wafer inspection |
| US7239737B2 (en) * | 2002-09-26 | 2007-07-03 | Lam Research Corporation | User interface for quantifying wafer non-uniformities and graphically explore significance |
| US20040253742A1 (en) | 2003-01-31 | 2004-12-16 | Affleck Rhett L. | Automated imaging system and method |
| US6930782B1 (en) * | 2003-03-28 | 2005-08-16 | Lam Research Corporation | End point detection with imaging matching in semiconductor processing |
| US7142300B2 (en) | 2003-05-05 | 2006-11-28 | Kla-Tencor Corp. Technologies | Edge bead removal inspection by reflectometry |
| WO2005008735A2 (en) | 2003-07-14 | 2005-01-27 | August Technology Corporation | Photoresist edge bead removal measurement |
| DE102004029012B4 (de) | 2004-06-16 | 2006-11-09 | Leica Microsystems Semiconductor Gmbh | Verfahren zur Inspektion eines Wafers |
| US7645364B2 (en) | 2004-06-30 | 2010-01-12 | Lam Research Corporation | Apparatus and method for plating semiconductor wafers |
| US7811424B1 (en) | 2004-06-30 | 2010-10-12 | Lam Research Corporation | Reducing mechanical resonance and improved distribution of fluids in small volume processing of semiconductor materials |
| US7423269B1 (en) | 2005-02-26 | 2008-09-09 | Kla-Tencor Technologies Corporation | Automated feature analysis with off-axis tilting |
| US7760929B2 (en) * | 2005-05-13 | 2010-07-20 | Applied Materials, Inc. | Grouping systematic defects with feedback from electrical inspection |
| US7728965B2 (en) | 2005-06-06 | 2010-06-01 | Kla-Tencor Technologies Corp. | Systems and methods for inspecting an edge of a specimen |
| KR100836501B1 (ko) * | 2005-10-11 | 2008-06-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 박막 제조 장비 |
| US7538868B2 (en) | 2005-12-19 | 2009-05-26 | Kla-Tencor Technologies Corporation | Pattern recognition matching for bright field imaging of low contrast semiconductor devices |
| US20090122304A1 (en) | 2006-05-02 | 2009-05-14 | Accretech Usa, Inc. | Apparatus and Method for Wafer Edge Exclusion Measurement |
| US20090116727A1 (en) | 2006-05-02 | 2009-05-07 | Accretech Usa, Inc. | Apparatus and Method for Wafer Edge Defects Detection |
| US7616804B2 (en) | 2006-07-11 | 2009-11-10 | Rudolph Technologies, Inc. | Wafer edge inspection and metrology |
| JP5318784B2 (ja) | 2007-02-23 | 2013-10-16 | ルドルフテクノロジーズ インコーポレイテッド | エッジビード除去プロセスを含む、ウェハ製造モニタリング・システム及び方法 |
| US7541256B2 (en) * | 2007-03-28 | 2009-06-02 | Sarnoff Corporation | Method of fabricating back-illuminated imaging sensors using a bump bonding technique |
| US7623228B1 (en) | 2007-05-21 | 2009-11-24 | Kla-Tencor Technologies Corporation | Front face and edge inspection |
| US20080293333A1 (en) | 2007-05-21 | 2008-11-27 | Applied Materials, Inc. | Methods and apparatus for controlling the size of an edge exclusion zone of a substrate |
| US7787114B2 (en) | 2007-06-06 | 2010-08-31 | Kla-Tencor Technologies Corp. | Systems and methods for inspecting a specimen with light at varying power levels |
| KR100976284B1 (ko) | 2007-06-07 | 2010-08-16 | 가부시끼가이샤 도시바 | 촬상 장치 |
| US7656519B2 (en) | 2007-08-30 | 2010-02-02 | Kla-Tencor Corporation | Wafer edge inspection |
| JP5004822B2 (ja) | 2008-02-20 | 2012-08-22 | 東京エレクトロン株式会社 | 洗浄方法及び基板処理装置 |
| US20090268953A1 (en) | 2008-04-24 | 2009-10-29 | Apteryx, Inc. | Method for the automatic adjustment of image parameter settings in an imaging system |
| US8419964B2 (en) | 2008-08-27 | 2013-04-16 | Novellus Systems, Inc. | Apparatus and method for edge bevel removal of copper from silicon wafers |
| US7977123B2 (en) | 2009-05-22 | 2011-07-12 | Lam Research Corporation | Arrangements and methods for improving bevel etch repeatability among substrates |
| US8111905B2 (en) | 2009-10-29 | 2012-02-07 | Mitutoyo Corporation | Autofocus video tool and method for precise dimensional inspection |
| US8594975B2 (en) | 2010-03-04 | 2013-11-26 | Kla-Tencor Corporation | Systems and methods for wafer edge feature detection and quantification |
| US20110147350A1 (en) | 2010-12-03 | 2011-06-23 | Uvtech Systems Inc. | Modular apparatus for wafer edge processing |
| CN102856224B (zh) | 2011-06-30 | 2015-10-07 | 细美事有限公司 | 晶圆边缘部分的处理方法和装置 |
| US20140079311A1 (en) * | 2012-09-20 | 2014-03-20 | Applied Materials Israel Ltd. | System, method and computer program product for classification |
| US9070014B2 (en) * | 2013-02-21 | 2015-06-30 | Applied Materials Israel, Ltd. | System, method and computer program product for defect detection based on multiple references |
| US9865501B2 (en) | 2013-03-06 | 2018-01-09 | Lam Research Corporation | Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer |
| US10260855B2 (en) * | 2013-06-12 | 2019-04-16 | Applied Materials, Inc. | Electroplating tool with feedback of metal thickness distribution and correction |
| US9809898B2 (en) * | 2013-06-26 | 2017-11-07 | Lam Research Corporation | Electroplating and post-electrofill systems with integrated process edge imaging and metrology systems |
| US20150001728A1 (en) | 2013-06-26 | 2015-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pre-treatment method for metal-oxide reduction and device formed |
| US9822460B2 (en) | 2014-01-21 | 2017-11-21 | Lam Research Corporation | Methods and apparatuses for electroplating and seed layer detection |
| US9735035B1 (en) | 2016-01-29 | 2017-08-15 | Lam Research Corporation | Methods and apparatuses for estimating on-wafer oxide layer reduction effectiveness via color sensing |
-
2014
- 2014-01-21 US US14/160,471 patent/US9822460B2/en active Active
-
2015
- 2015-01-20 TW TW104101740A patent/TWI675943B/zh active
- 2015-01-21 KR KR1020150010136A patent/KR102382686B1/ko active IP Right Grant
-
2017
- 2017-10-12 US US15/782,690 patent/US10196753B2/en active Active
-
2018
- 2018-12-20 US US16/228,527 patent/US10407794B2/en active Active
-
2019
- 2019-07-30 US US16/526,919 patent/US10669644B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020084242A (ko) * | 2001-01-24 | 2002-11-04 | 가부시키 가이샤 에바라 세이사꾸쇼 | 도금장치 및 방법 |
| KR20040030428A (ko) * | 2001-08-10 | 2004-04-09 | 가부시키 가이샤 에바라 세이사꾸쇼 | 도금장치 및 방법 |
| KR20080018774A (ko) * | 2003-09-19 | 2008-02-28 | 어플라이드 머티어리얼스, 인코포레이티드 | 무전해 증착 종료점 검출 장치 및 방법 |
| US20080047827A1 (en) * | 2006-08-28 | 2008-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and method for preventing copper peeling in ECP |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220118367A (ko) * | 2016-04-20 | 2022-08-25 | 램 리써치 코포레이션 | 전기도금 셀 컴포넌트들의 상태를 측정하기 위한 장치 및 연관된 방법들 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10407794B2 (en) | 2019-09-10 |
| TW201538804A (zh) | 2015-10-16 |
| US20190127873A1 (en) | 2019-05-02 |
| US10669644B2 (en) | 2020-06-02 |
| TWI675943B (zh) | 2019-11-01 |
| US20180038009A1 (en) | 2018-02-08 |
| KR102382686B1 (ko) | 2022-04-04 |
| US20150206770A1 (en) | 2015-07-23 |
| US9822460B2 (en) | 2017-11-21 |
| US20190352792A1 (en) | 2019-11-21 |
| US10196753B2 (en) | 2019-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102382686B1 (ko) | 전기도금 및 시드 층 검출을 위한 방법들 및 장치들 | |
| US9809898B2 (en) | Electroplating and post-electrofill systems with integrated process edge imaging and metrology systems | |
| US10214829B2 (en) | Control of current density in an electroplating apparatus | |
| CN107039303B (zh) | 通过颜色感测估计晶片上氧化物层还原效率的方法和装置 | |
| US11208732B2 (en) | Monitoring surface oxide on seed layers during electroplating | |
| US10358738B2 (en) | Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step | |
| US7371312B2 (en) | Using cell voltage as a monitor for deposition coverage | |
| US11225727B2 (en) | Control of current density in an electroplating apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |