KR20150085725A - 링크 신호 동기화 회로 - Google Patents

Abstract

링크 신호 동기화 회로가 개시된다. 본 발명의 일 측면에 따르면, 디스플레이포트(DisplayPort)의 싱크 디바이스(Sink device)의 각 레인(Lane)별 PHY에서 링크(Link)로 전달되는 신호를 처리함에 있어, 각 레인의 비트 정렬(Bit Alignment), 레인 간 클럭(Clock) 단일화, 레인 간 워드 데이터(Word Data) 동기화, 및 De-Skew 과정을 하나의 과정으로 수행하는 링크 신호 동기화 회로가 제공된다. 본 발명에 따르면, 싱크 디바이스의 각 레인별 PHY에서 링크로 전달되는 신호를 처리하는 과정이 하나로 통합하여 동기화 과정에 필요한 게이트(Gata) 수가 감소되고 저가 및 저전력 링크 회로의 구현이 가능하다.

Description

링크 신호 동기화 회로{A circuit for synchronizing link signal}

본 발명은 디스플레이포트에 관한 것으로, 보다 구체적으로는 싱크 디바이스의 각 레인별 PHY에서 링크로 전달되는 신호를 처리하는 과정이 하나로 통합된 링크 신호 동기화 회로에 관한 것이다.

디스플레이포트(DisplayPort)는 VESA(Video Electronics Standards Association: 영상전자표준위원회)에 정의된 디지털 디스플레이 인터페이스 표준이다.

디스플레이포트는 고해상도 디지털 비디오, 동시에 오디오의 전송이 가능하다. 뿐만아니라 AUX 채널을 통한 USB(v1.2), I2C(device간에 사용하는 통신) 등과 같은 통신을 전송할 수 있다.

디스플레이포트는 기존의 디지털방식의 DVI(Digital Visual Interface) 그리고 아날로그 방식의 VGA(Video Graphics Array)와 같이, 컴퓨터의 비디오카드와 모니터의 연결을 대체하기 위해 고안되었다.

디스플레이포트는 HDMI(High Definition Multimedia Interface)와 유사한 인터페이스이나, HDMI는 주로 가전제품(Consumer electronic devices)들 간의 인터페이스로 사용되고, 디스플레이포트는 컴퓨터와 모니터의 인터페이스, 고해상도 패널과 SOC(System on Chip)과의 인터페이스 등에 사용되고 있다.

디스플레이포트의 최대 밴드 폭(bandwidth)은 2160MBytes/sec (5.4Gbps & 4lanes)이다. 최대해상도는 이 밴드 폭에 제한이 된다. 이는 Full HD(1920x1080@60Hz)급 해상도의 4배 정도다. 단, 장거리 케이블을 사용했을 경우에 밴드 폭은 줄어들며, 이는 Full HD급의 비디오를 15m까지 전송이 가능하다.

디스플레이포트는 PC와 모니터의 연결뿐만 아니라, 연속적으로 모니터와 모니터의 연결이 가능하고, MST(Multi stream transport)가 최대 63개까지 지원하므로, HD급 4개 또는 저해상도급 최대 63개의 모니터에서 다른 화면을 볼 수 있다. SST(Single stream transport)의 경우에는 동일한 화면이 여러 모니터에 나올 수 있고, 연결 개수에 대한 제한은 없다. 이를 이용하면 멀티비전(여러 개의 모니터로 구성한 대형스크린) 구성, 동일 안내 방송을 하는 디스플레이 장치간의 연결 등에 유용하게 사용될 수 있다.

디스플레이포트(DisplayPort)의 싱크 디바이스(Sink device)는 최대 4개의 레인(Lane)을 가지며, 각 레인의 전단부 아날로그 PHY 회로는 소스 디바이스(Source device)로부터 고속의 차동 직렬 신호(Differential serial signal)를 수신하고, 이 신호로부터 동기 클럭(Clock)과 데이터를 추출하여 이를 싱크 링크(Sink Link) 회로에 전달한다. 싱크 링크 회로는 이를 디스플레이포트 스펙(Spec)에 따른 신호 처리 과정을 거쳐 비디오 및 오디오 신호로 분리하여 TV 등의 디스플레이 장치에서 재생한다.

이 때, 디스플레이포트의 각 레인의 PHY에서 링크로 전달되는 신호는 레인 간 동기화가 선행되어야 하는데, 동기화 과정이 복잡하고 동기화 로직의 크기를 축소하는데 한계가 있어 저가 및 저전력의 링크 회로를 구현함에 있어 어려움이 있다.

따라서 본 발명은 상술한 문제점을 해결하기 위해 도출된 것으로서, 싱크 디바이스의 각 레인별 PHY에서 링크로 전달되는 신호를 처리하는 과정이 하나로 통합하여 동기화 과정에 필요한 게이트(Gata) 수가 감소되고 저가 및 저전력 링크 회로의 구현이 가능한 링크 신호 동기화 회로를 제공하고자 한다.

본 발명의 일 측면에 따르면, 디스플레이포트(DisplayPort)의 싱크 디바이스(Sink device)의 각 레인(Lane)별 PHY에서 링크(Link)로 전달되는 신호를 처리함에 있어, 각 레인의 비트 정렬(Bit Alignment), 레인 간 클럭(Clock) 단일화, 레인 간 워드 데이터(Word Data) 동기화, 및 De-Skew 과정을 하나의 과정으로 수행하는 링크 신호 동기화 회로가 제공된다.

본 발명에 따르면, 싱크 디바이스의 각 레인별 PHY에서 링크로 전달되는 신호를 처리하는 과정이 하나로 통합하여 동기화 과정에 필요한 게이트(Gata) 수가 감소되고 저가 및 저전력 링크 회로의 구현이 가능하다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

이하, 첨부한 도면들을 참조하여 본 발명에 따른 실시예들을 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

본 발명에 따른 디스플레이포트(DisplayPort)의 싱크 디바이스(Sink device)는 각 레인(Lane)별 PHY에서 링크(Link)로 전달되는 신호를 처리함에 있어, 각 레인의 비트 정렬(Bit Alignment), 레인 간 클럭(Clock) 단일화, 레인 간 워드 데이터(Word Data) 동기화, 및 De-Skew 과정을 하나의 과정으로 단순화하여 수행한다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (1)

1. 디스플레이포트(DisplayPort)의 싱크 디바이스(Sink device)의 각 레인(Lane)별 PHY에서 링크(Link)로 전달되는 신호를 처리함에 있어, 각 레인의 비트 정렬(Bit Alignment), 레인 간 클럭(Clock) 단일화, 레인 간 워드 데이터(Word Data) 동기화, 및 De-Skew 과정을 하나의 과정으로 수행하는 링크 신호 동기화 회로.