KR20150074282A - Method of preparing array of thin film transistor - Google Patents

Method of preparing array of thin film transistor Download PDF

Info

Publication number
KR20150074282A
KR20150074282A KR1020130161481A KR20130161481A KR20150074282A KR 20150074282 A KR20150074282 A KR 20150074282A KR 1020130161481 A KR1020130161481 A KR 1020130161481A KR 20130161481 A KR20130161481 A KR 20130161481A KR 20150074282 A KR20150074282 A KR 20150074282A
Authority
KR
South Korea
Prior art keywords
oxide film
metal oxide
group
benzoate
forming
Prior art date
Application number
KR1020130161481A
Other languages
Korean (ko)
Inventor
김진성
이현규
정성민
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020130161481A priority Critical patent/KR20150074282A/en
Priority to TW103140359A priority patent/TWI640655B/en
Priority to CN201410815087.8A priority patent/CN104733383B/en
Publication of KR20150074282A publication Critical patent/KR20150074282A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

The present invention relates to an etchant composition of a metal oxide film, and to a method for forming an array of a thin film transistor using the same, and more specifically, to an etchant composition of a metal oxide film, which can selectively etch the metal oxide film by comprising 5 to 25 wt% of peroxide, 0.05 to 1 wt% of a fluorine-containing compound, 0.5 to 3 wt% of an aromatic organic acid or salt thereof, and residual water, and to a method for forming an array of a thin film transistor using the same.

Description

박막 트랜지스터의 어레이 형성 방법{METHOD OF PREPARING ARRAY OF THIN FILM TRANSISTOR}TECHNICAL FIELD [0001] The present invention relates to a method of forming an array of thin film transistors,

본 발명은 박막 트랜지스터의 어레이 형성 방법에 관한 것이다.
The present invention relates to a method of forming an array of thin film transistors.

오늘날, 정보통신의 발달과 더불어 표시장치는 현대인에게 있어 필수품으로 자리잡고 있다. 표시장치는 내부광을 외부로 방출하여 사용자에게 영상을 제공한다. 여기서, 내부광은 외부의 조명장치로부터 제공된 광이거나 자 체에서 형성된 광일 수 있다.Today, along with the development of information communication, display devices have become a necessity for modern people. The display device emits the internal light to the outside and provides the image to the user. Here, the internal light may be light provided from an external illuminator or light formed in itself.

표시장치의 예들로서는 액정표시장치 및 유기발광다이오드 표시장치등을 들 수 있다. 이와 같은 표시장치는 영상을 표시하기 위한 다수의 화소들을 구비한다. 여기서, 각 화소는 박막 트랜지스터를 포함하는 구동소자들이 배치되어 있다. 여기서, 박막 트랜지스터는 각 화소를 제어하는 구동 박막트랜지스터일 수 있다. 이에 더하여, 박막 트랜지스터는 상기 구동 박막 트랜지스터를 스위칭하는 스위칭 박막 트랜지스터일 수 있다.Examples of the display device include a liquid crystal display device and an organic light emitting diode display device. Such a display device has a plurality of pixels for displaying an image. Here, driving elements including thin film transistors are disposed in each pixel. Here, the thin film transistor may be a driving thin film transistor for controlling each pixel. In addition, the thin film transistor may be a switching thin film transistor for switching the driving thin film transistor.

도 1은 일반적인 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing the structure of a general thin-film transistor.

도면에 도시된 바와 같이, 일반적인 박막 트랜지스터는 소정의 기판(10) 위에 형성된 게이트전극(21), 상기 게이트전극(21) 위에 형성된 게이트 절연막(15a), 상기 게이트 절연막(15a) 위에 반도체로 형성된 활성층(24), 상기 활성층(24)의 상부에는 반도체에 n형 불순물이 고농도로 도핑된 n+도핑층(25), 상기 n+도핑층(25)의 소정영역과 전기적으로 접속하는 소스/드레인전극(22, 23), 상기 소스/ 드레인전극(22, 23) 위에 형성된 보호막(15b) 및 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)으로 이루어져 있다.A general thin film transistor includes a gate electrode 21 formed on a predetermined substrate 10, a gate insulating film 15a formed on the gate electrode 21, an active layer 15b formed on the gate insulating film 15a, An n + doping layer 25 in which an n-type impurity is heavily doped into a semiconductor and a source / drain electrode 22 electrically connected to a predetermined region of the n + doping layer 25 are formed on the active layer 24, A protective film 15b formed on the source / drain electrodes 22 and 23 and a pixel electrode 18 electrically connected to the drain electrode 23.

화소전극(18)으로는 통상적으로 금속산화물막으로 형성되는데, 일반적으로 스퍼터링 등의 방법을 통해 유리 기판 등의 위에 인듐 산화물막을 적층시키고, 그 위에 포토레지스트를 코팅하고 노광 및 현상 공정을 통하여 패턴을 형성한 후, 식각함으로써 화소 전극을 형성하게 된다.The pixel electrode 18 is typically formed of a metal oxide film. In general, an indium oxide film is deposited on a glass substrate or the like through a method such as sputtering, a photoresist is coated on the indium oxide film, And then the pixel electrode is formed by etching.

금속산화물막은 내화학성이 우수하여 화학반응으로 식각이 용이하지 않은 물질이며, 종래에는 화소전극으로서 사용되지 않던 물질이다. 따라서, 금속산화물막을 식각하기 위하여 사용되는 기술은 보고된 바 없으며, 다만, 데이터 배선으로 사용되는 몰리브덴 단일막을 식각하기 위한 식각액으로서 한국 공개특허 제2001-0100226호에 과산화수소계 식각액이 개시되어 있다.The metal oxide film is excellent in chemical resistance and is not easily etched due to a chemical reaction, and is a material that has not been used as a pixel electrode in the past. Therefore, a technique used for etching a metal oxide film has not been reported, but a hydrogen peroxide type etching solution is disclosed in Korean Patent Laid-Open No. 2001-0100226 as an etching solution for etching a molybdenum monolayer used as a data line.

그러나, 상기 식각액을 금속산화물막에 적용할 경우, 금속산화물막의 내식각성이 강하여 식각이 불가능 하며, 구리막 또는 실리콘계 화합물막과 다층막으로 형성되는 경우, 구리막 또는 실리콘계 화합물막에 손상을 가하는 문제점이 있다.
However, when the etchant is applied to the metal oxide film, corrosion resistance of the metal oxide film is strong and etching is impossible. When the etchant is formed of a copper film or a silicon compound film and a multi-layer film, the problem of damaging the copper film or the silicon- have.

본 발명은 구리막이나 실리콘계 화합물막에 손상을 가하지 않으면서 금속산화물막을 선택적으로 식각할 수 있는 식각액 조성물을 제공하는 것을 목적으로 한다.An object of the present invention is to provide an etchant composition capable of selectively etching a metal oxide film without damaging the copper film or the silicon compound film.

또한, 본 발명은 전술한 식각용 조성물을 사용하는 박막 트랜지스터의 어레이 형성 방법을 제공하는 것을 다른 목적으로 한다.
Another object of the present invention is to provide a method of forming an array of thin film transistors using the composition for etching described above.

1. a)기판 상에 게이트 전극을 형성하는 단계; b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c)상기 게이트 절연층 상에 반도체층을 형성하는 단계; d)상기 반도체층 상에 소스/드레인 전극을 형성하는 단계; 및 e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하며,1. A method comprising: a) forming a gate electrode on a substrate; b) forming a gate insulating layer on the substrate including the gate electrode; c) forming a semiconductor layer on the gate insulating layer; d) forming a source / drain electrode on the semiconductor layer; And e) forming a pixel electrode coupled to the drain electrode,

상기 e)단계는 금속산화물막으로 이루어진 층을 과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함하는 금속산화물막 식각액 조성물로 식각하는 단계를 포함하는, 박막 트랜지스터의 어레이 형성 방법.Wherein the step e) comprises the step of depositing a layer of a metal oxide film on a metal oxide film etchant containing 5 to 25% by weight of hydrogen peroxide, 0.05 to 1% by weight of a fluorine-containing compound, 0.5 to 3% by weight of an aromatic organic acid or salt thereof, And etching with the composition.

2. 위 1에 있어서, 상기 박막 트랜지스터 어레이는 데이터 배선으로 구리 배선을 포함하는, 박막 트랜지스터의 어레이 형성 방법.2. The method of claim 1, wherein the thin film transistor array comprises copper interconnects as data interconnects.

3. 위 1에 있어서, 상기 금속산화물막은 AxByCzO(A, B 및 C는 서로 독립적으로 아연(Zn), 티타늄(Ti), 카드뮴(Cd), 갈륨(Ga), 인듐(In), 주석(Sn), 하프늄(Hf), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 군에서 선택되는 금속이고; x, y 및 z는 각각의 금속의 비를 나타내는 것으로, 0 이상의 정수 또는 소수임)로 표시되는 삼성분계 또는 사성분계 산화물을 포함하여 형성된 막인, 박막 트랜지스터의 어레이 형성 방법.3. The metal oxide film of claim 1, wherein the metal oxide film comprises A x B y C z O wherein A, B and C are independently selected from the group consisting of zinc (Zn), titanium (Ti), cadmium (Cd), gallium (Ga) Wherein x, y and z represent the ratios of the respective metals and are integers of not less than 0 or not less than 0. In the present invention, the metal is selected from the group consisting of tin (In), tin (Sn), hafnium (Hf), zirconium (Zr), and tantalum Wherein the film is formed of tantalum or tetravalent oxide represented by the following formula.

4. 위 1에 있어서, 상기 불소 함유 화합물은 HF기를 포함하는 것인, 박막 트랜지스터의 어레이 형성 방법. 4. The method for forming an array of thin film transistors according to 1 above, wherein the fluorine-containing compound comprises an HF group.

5. 위 1에 있어서, 상기 불소 함유 화합물은 HF, NH4F·HF, NaF·HF 및 KF·HF 로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법. 5. The method for forming an array of thin film transistors according to 1 above, wherein the fluorine-containing compound is at least one selected from the group consisting of HF, NH 4 F · HF, NaF · HF and KF · HF.

6. 위 1에 있어서, 상기 방향족 유기산 또는 그의 염은 벤젠술폰산, 벤조산, 아미노벤조산, 살리실산, 니코틴산 및 이들의 염으로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.6. The method for forming an array of thin film transistors according to 1 above, wherein the aromatic organic acid or salt thereof is at least one selected from the group consisting of benzenesulfonic acid, benzoic acid, aminobenzoic acid, salicylic acid, nicotinic acid and salts thereof.

7. 위 6에 있어서, 상기 방향족 유기산의 염은 암모늄 벤조에이트, 소듐 벤조에이트, 포타슘 벤조에이트, 메틸 벤조에이트, 에틸 벤조에이트, 벤질 벤조에이트 및 소듐 벤젠술포네이트로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.7. The process of claim 6 wherein the salt of the aromatic organic acid is at least one selected from the group consisting of ammonium benzoate, sodium benzoate, potassium benzoate, methyl benzoate, ethyl benzoate, benzyl benzoate and sodium benzenesulfonate , A method of forming an array of thin film transistors.

8. 위 1에 있어서, 상기 금속산화물막 식각액 조성물은 계면활성제, 금속이온 봉쇄제 및 부식방지제로 이루어진 군에서 선택되는 적어도 1종인 첨가제를 더 포함하는, 박막 트랜지스터의 어레이 형성 방법.8. The method for forming an array of thin film transistors according to 1 above, wherein the metal oxide film etchant composition further comprises an additive which is at least one selected from the group consisting of a surfactant, a sequestering agent, and a corrosion inhibitor.

9. 과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함하는 금속산화물막 식각액 조성물.9. A metal oxide film etchant composition comprising 5 to 25% by weight of hydrogen peroxide, 0.05 to 1% by weight of a fluorine-containing compound, 0.5 to 3% by weight of an aromatic organic acid or salt thereof, and the balance water.

10. 위 9에 있어서, 상기 금속산화물막은 AxByCzO(A, B 및 C는 서로 독립적으로 아연(Zn), 티타늄(Ti), 카드뮴(Cd), 갈륨(Ga), 인듐(In), 주석(Sn), 하프늄(Hf), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 군에서 선택되는 금속이고; x, y 및 z는 각각의 금속의 비를 나타내는 것으로, 0 이상의 정수 또는 소수임)로 표시되는 삼성분계 또는 사성분계 산화물을 포함하여 형성된 막인, 금속산화물막 식각액 조성물.10. The method of claim 9, wherein the metal oxide film comprises A x B y C z O wherein A, B and C are independently selected from the group consisting of zinc (Zn), titanium (Ti), cadmium (Cd), gallium (Ga) Wherein x, y and z represent the ratios of the respective metals and are integers of not less than 0 or not less than 0. In the present invention, the metal is selected from the group consisting of tin (In), tin (Sn), hafnium (Hf), zirconium (Zr), and tantalum Wherein the metal oxide film is a film formed by including a ternary or tetragonal oxide represented by the following formula.

11. 위 9에 있어서, 상기 불소 함유 화합물은 HF기를 포함하는 것인, 금속산화물막 식각액 조성물. 11. The metal oxide film etchant composition according to the above 9, wherein the fluorine-containing compound comprises an HF group.

12. 위 9에 있어서, 상기 불소 함유 화합물은 HF, NH4F·HF, NaF·HF 및 KF·HF 로 이루어진 군에서 선택되는 적어도 1종인, 금속산화물막 식각액 조성물. 12. The metal oxide film etchant composition according to the above 9, wherein the fluorine-containing compound is at least one selected from the group consisting of HF, NH 4 F · HF, NaF · HF and KF · HF.

13. 위 9에 있어서, 상기 방향족 유기산 또는 그의 염은 벤젠술폰산, 벤조산, 아미노벤조산, 살리실산, 니코틴산 및 이들의 염으로 이루어진 군에서 선택되는 적어도 1종인, 금속산화물막 식각액 조성물.13. The metal oxide film etchant composition according to the above 9, wherein the aromatic organic acid or salt thereof is at least one selected from the group consisting of benzenesulfonic acid, benzoic acid, aminobenzoic acid, salicylic acid, nicotinic acid and salts thereof.

14. 위 13에 있어서, 상기 방향족 유기산의 염은 암모늄 벤조에이트, 소듐 벤조에이트, 포타슘 벤조에이트, 메틸 벤조에이트, 에틸 벤조에이트, 벤질 벤조에이트 및 소듐 벤젠술포네이트로 이루어진 군에서 선택되는 적어도 1종인, 금속산화물막 식각액 조성물.14. The composition of claim 13, wherein the salt of the aromatic organic acid is at least one selected from the group consisting of ammonium benzoate, sodium benzoate, potassium benzoate, methyl benzoate, ethyl benzoate, benzyl benzoate and sodium benzenesulfonate , A metal oxide film etchant composition.

15. 위 9에 있어서, 계면활성제, 금속이온 봉쇄제 및 부식방지제로 이루어진 군에서 선택되는 적어도 1종인 첨가제를 더 포함하는, 금속산화물막 식각액 조성물.
15. The metal oxide film etchant composition according to the above 9, further comprising an additive which is at least one selected from the group consisting of a surfactant, a sequestering agent, and a corrosion inhibitor.

본 발명의 금속산화물막 식각액 조성물은 구리막이나 실리콘계 화합물막에 손상을 가하지 않으면서 금속산화물막을 선택적으로 식각할 수 있으므로, 금속산화물막이 화소 배선에 사용되고 구리 배선이 데이터 배선으로 사용되는 경우에도 구리 배선에 손상을 가하지 않고 어레이를 형성할 수 있다.The metal oxide film etchant composition of the present invention can selectively etch the metal oxide film without damaging the copper film or the silicon based compound film so that even when the metal oxide film is used for the pixel wiring and the copper wiring is used for the data wiring, It is possible to form the array without damaging it.

또한, 본 발명의 금속산화물막 식각액 조성물은 금속산화물막에서 금속 성분이 석출되는 것을 방지할 수 있다.In addition, the metal oxide film etchant composition of the present invention can prevent metal components from being precipitated in the metal oxide film.

본 발명의 박막 트랜지스터의 어레이 형성 방법은 금속산화물막의 하부층으로 구리막 또는 실리콘계 화합물막을 사용하는 경우에도, 구리막 또는 실리콘계 화합물막의 손상 없이 금속산화물막을 식각할 수 있으며, 따라서 화소 전극으로 몰리브덴계 금속 배선을 형성하는 경우에 유용하다.
In the method of forming an array of thin film transistors according to the present invention, even when a copper film or a silicon compound film is used as a lower layer of a metal oxide film, the metal oxide film can be etched without damaging the copper film or the silicon compound film, Is formed.

도 1은 통상적인 박막 트랜지스터의 수직 단면도이다.
도 2는 실시예 2의 식각액 조성물을 사용하여 몰리브덴-티타늄 막을 식각한 경우 식각 프로파일 및 식각 직진성을 평가하기 위한 SEM 사진이다.
도 3은 실시예 2의 식각액 조성물을 사용하는 경우 구리막의 손상 여부를 평가하기 위한 SEM 사진이다.
도 4는 실시예 2의 식각액 조성물을 사용하는 경우 SiO2막의 손상 여부를 평가하기 위한 SEM 사진이다.
도 5는 비교예 1의 식각액 조성물을 사용하여 몰리브덴-티타늄 막을 식각한 경우 식각 프로파일 및 식각 직진성을 평가하기 위한 SEM 사진이다.
도 6은 비교예 1의 식각액 조성물을 사용하는 경우 구리막의 손상 여부를 평가하기 위한 SEM 사진이다.
도 7은 비교예 1의 식각액 조성물을 사용하는 경우 SiO2막의 손상 여부를 평가하기 위한 SEM 사진이다.
1 is a vertical cross-sectional view of a conventional thin film transistor.
2 is an SEM photograph for evaluating etching profile and etching straightness when a molybdenum-titanium film is etched using the etching composition of Example 2. FIG.
3 is an SEM photograph for evaluating the damage of the copper film when the etchant composition of Example 2 is used.
4 is a SEM photograph for evaluating the damage of the SiO 2 film when the etchant composition of Example 2 is used.
5 is an SEM photograph for evaluating etching profile and etching straightness when a molybdenum-titanium film is etched using the etching composition of Comparative Example 1. FIG.
6 is an SEM photograph for evaluating the damage of the copper film when the etchant composition of Comparative Example 1 is used.
7 is an SEM photograph for evaluating the damage of the SiO 2 film when the etchant composition of Comparative Example 1 is used.

본 발명은 과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함함으로써, 금속산화물막을 선택적으로 식각할 수 있는 금속산화물막 식각액 조성물 및 이를 이용한 박막 트랜지스터의 어레이 형성 방법에 관한 것이다.
The present invention relates to a metal oxide film capable of selectively etching a metal oxide film by containing 5 to 25 wt% of hydrogen peroxide, 0.05 to 1 wt% of a fluorine-containing compound, 0.5 to 3 wt% of an aromatic organic acid or a salt thereof, And a method of forming an array of thin film transistors using the same.

이하, 본 발명을 상세하게 설명하도록 한다.Hereinafter, the present invention will be described in detail.

본 발명에 있어서, 금속산화물막이란 전도성을 갖는 금속산화물로 형성된 막으로서 박막 트랜지스터의 어레이에 전극으로 제조될 수 있는 막을 의미한다. 이러한 금속산화물막으로는 예를 들면 AxByCzO(A, B 및 C는 서로 독립적으로 아연(Zn), 티타늄(Ti), 카드뮴(Cd), 갈륨(Ga), 인듐(In), 주석(Sn), 하프늄(Hf), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 군에서 선택되는 금속이고; x, y 및 z는 각각의 금속의 비를 나타내는 것으로, 0 이상의 정수 또는 소수임)로 표시되는 삼성분계 또는 사성분계 산화물로 형성된 막일 수 있다.In the present invention, a metal oxide film means a film formed of a metal oxide having conductivity, which can be produced as an electrode in an array of thin film transistors. Examples of such a metal oxide film include A x B y C z O wherein A, B and C are independently selected from the group consisting of zinc (Zn), titanium (Ti), cadmium (Cd), gallium (Ga) , Tin (Sn), hafnium (Hf), zirconium (Zr) and tantalum (Ta), x, y and z represent the ratios of the respective metals, ) ≪ / RTI >

본 발명의 식각액 조성물은 과산화수소, 불소 함유 화합물, 방향족 유기산 또는 그의 염 및 잔량의 물을 포함한다.The etchant composition of the present invention comprises hydrogen peroxide, a fluorine-containing compound, an aromatic organic acid or a salt thereof, and a residual amount of water.

과산화수소는 식각에 직접 참여하는 산화제일 뿐만 아니라 불소 함유 화합물의 활성도를 상승시키는 역할을 한다. 과산화수소(H2O2)는 조성물 총 중량에 대하여, 5 내지 25중량%로 포함되고, 바람직하게는 10 내지 20중량%로 포함된다. 함량이 5중량% 미만이면, 식각력이 부족하여 충분한 식각이 이루어지지 않을 수 있으며, 25중량% 초과이면, 식각 속도가 전체적으로 빨라지기 때문에 공정 컨트롤이 어렵고 식각액의 안정성이 감소될 수 있다.Hydrogen peroxide acts not only as an oxidizing agent that directly participates in etching, but also to increase the activity of fluorine-containing compounds. Hydrogen peroxide (H 2 O 2 ) is included in an amount of 5 to 25% by weight, preferably 10 to 20% by weight, based on the total weight of the composition. If the content is less than 5% by weight, the etching force may be insufficient and sufficient etching may not be performed. If the content is more than 25% by weight, the etching speed may be entirely accelerated, which may make process control difficult and reduce the stability of the etching solution.

불소 함유 화합물은 물에 해리되어 F-이온을 낼 수 있는 화합물을 의미한다. 상기 불소 함유 화합물은 금속산화물막의 식각 속도에 영향을 주는 보조 산화제 성분이며, 식각 과정 중에 발생하는 잔사를 제거하는 성분이다. The fluorine-containing compound means a compound capable of releasing F - ions by being dissolved in water. The fluorine-containing compound is a co-oxidant component that affects the etching rate of the metal oxide film, and is a component that removes residues generated during the etching process.

불소 함유 화합물은 조성물 총 중량에 대하여, 0.5 내지 1중량%, 바람직하게는 0.1 내지 0.5중량%로 포함될 수 있다. 그 함량이 0.5중량% 미만이면 금속산화물막에 대한 식각 속도가 저하되어 부분적으로 식각이 되지 않거나 잔사가 발생할 수 있으며, 1중량% 초과이면 실리콘계 화합물층의 손상이 확대될 수 있다.The fluorine-containing compound may be contained in an amount of 0.5 to 1% by weight, preferably 0.1 to 0.5% by weight, based on the total weight of the composition. If the content is less than 0.5% by weight, the etching rate with respect to the metal oxide film may be lowered to cause partial etching or residue, and if it exceeds 1% by weight, the damage of the silicon compound layer may be enlarged.

불소 함유 화합물은 F-이온을 낼 수 있는 화합물이라면 특별한 제한없이 사용될 수 있으나, 바람직하게는 HF기를 포함하는 화합물을 사용할 수 있다. HF기를 포함하는 화합물을 사용하게 되면 별도의 pH 조절제 첨가 없이 금속산화물막의 식각이 가능하다. HF기를 포함하는 화합물의 예를 들면, HF, NH4F·HF, NaF·HF, KF·HF 등을 각각 단독으로 또는 2종 이상 혼합하여 사용할 수 있으나, 이에 한정되는 것은 아니다. 순수한 HF의 경우에는 휘발성이 커 안전성이 다소 낮으므로 염 형태의 화합물이 바람직하므로, 보다 바람직하게는 NH4F·HF를 사용할 수 있다.The fluorine-containing compound can be used without particular limitation as long as it is a compound capable of emitting F - ions, but preferably a compound containing an HF group can be used. When a compound containing an HF group is used, the metal oxide film can be etched without adding a separate pH adjusting agent. Examples of the compound including an HF group include HF, NH 4 F · HF, NaF · HF, KF · HF and the like. These compounds may be used singly or in combination of two or more. In the case of pure HF, since the compound is highly volatile and the safety is somewhat low, a compound in the form of a salt is preferable, so NH 4 F.HF can be used more preferably.

방향족 유기산 또는 그의 염은 금속산화물막의 식각 속도를 조절하고, 구리막 또는 실리콘계 화합물막의 손상을 최소화한다.The aromatic organic acid or salt thereof controls the etching rate of the metal oxide film and minimizes the damage of the copper film or the silicon compound film.

방향족 유기산 또는 그의 염의 함량은 조성물 총 중량에 대하여, 0.5 내지 3중량%, 바람직하게는 1 내지 1.5중량%로 포함될 수 있다. 상기 함량이 0.5중량% 미만으로 포함되면 구리막 또는 실리콘계 화합물막의 손상이 발생할 수 있다. 또한 3중량%를 초과하면 금속산화물막의 식각속도가 감소하게 되므로 공정시간 손실이 있을 수 있다.The content of the aromatic organic acid or its salt may be in the range of 0.5 to 3 wt%, preferably 1 to 1.5 wt%, based on the total weight of the composition. If the content is less than 0.5% by weight, damage of the copper film or the silicon compound film may occur. On the other hand, when the amount exceeds 3% by weight, the etching rate of the metal oxide film is decreased, so that the process time may be lost.

사용가능한 방향족 유기산 화합물 또는 그의 염으로는 예를 들면, 염은 벤젠술폰산, 벤조산, 아미노벤조산, 살리실산, 니코틴산 등과 이들의 염을 각각 단독으로 또는 2종 이상 혼합하여 사용할 수 있다. As the aromatic organic acid compound or its salt that can be used, for example, salts of benzenesulfonic acid, benzoic acid, aminobenzoic acid, salicylic acid, nicotinic acid, etc. and their salts may be used singly or in combination of two or more.

방향족 유기산의 염 화합물의 보다 구체적인 예를 들면, 암모늄 벤조에이트, 소듐 벤조에이트, 포타슘 벤조에이트, 메틸 벤조에이트, 에틸 벤조에이트, 벤질 벤조에이트 및 소듐 벤젠술포네이트 등을 각각 단독으로 또는 2종 이상 혼합하여 사용할 수 있다. More specific examples of the salt compound of the aromatic organic acid include ammonium benzoate, sodium benzoate, potassium benzoate, methyl benzoate, ethyl benzoate, benzyl benzoate and sodium benzenesulfonate, Can be used.

바람직하게는 벤조산염을 사용할 수 있으며, 보다 바람직하게는 소듐 벤조에이트를 사용할 수 있다.Preferably, a benzoate can be used, and more preferably sodium benzoate can be used.

본 발명에서 사용되는 식각액 조성물에 있어서, 물은 조성물 총 중량이 100 중량%가 되도록 상기 성분들의 함량 외의 잔량으로 포함된다. 상기 물은 특별히 한정하지 않으나, 탈이온수를 이용하는 것이 바람직하다. 그리고, 상기 물은 물속에 이온이 제거된 정도를 보여주는 물의 비저항값이 18㏁·㎝ 이상인 탈이온수를 이용하는 것이 보다 바람직하다.In the etchant composition used in the present invention, water is included as the balance other than the content of the components so that the total weight of the composition is 100% by weight. The water is not particularly limited, but it is preferable to use deionized water. Further, it is more preferable to use deionized water having a specific resistance of water of 18 M OMEGA. Or more to show the degree of removal of ions in water.

본 발명에서 사용되는 식각액 조성물은 전술한 성분 이외에 통상의 첨가제를 더 포함할 수 있으며, 예를 들면 계면활성제를 더 포함할 수 있다. 계면활성제는 표면장력을 저하시켜 식각의 균일성을 증가시키는 역할을 한다. 상기 계면활성제는 본 발명에 따른 식각액 조성물에 견딜 수 있고, 상용성이 있는 것이라면 특별히 한정되지 않으나, 음이온성 계면활성제, 양이온성 계면활성제, 양쪽 이온성 계면활성제, 비이온성 계면활성제 및 다가알코올형 계면활성제로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.The etchant composition used in the present invention may further contain conventional additives in addition to the above-mentioned components, and may further include, for example, a surfactant. Surfactants decrease the surface tension and increase the uniformity of etching. The surfactant is not particularly limited as long as it is compatible with the etchant composition according to the present invention and is compatible with the surfactant. However, it is preferable that the surfactant is an anionic surfactant, a cationic surfactant, an amphoteric surfactant, a nonionic surfactant and a polyhydric alcohol- And at least one selected from the group consisting of active agents.

상기 계면 활성제 외에도 금속 이온 봉쇄제, 및 부식 방지제 등을 첨가제로서 더 포함할 수 있다.In addition to the above surfactants, metal ion sequestrants and corrosion inhibitors may further be included as additives.

이와 같이 본 발명의 금속산화물막 식각용 조성물은 금속산화물막을 선택적으로 식각할 수 있으므로, 전도성 금속산화물로 화소 전극을 형성하는 박막 트랜지스터의 어레이의 제조에 유용하게 사용될 수 있다.As described above, the composition for etching a metal oxide film of the present invention can be selectively used for etching a metal oxide film, and thus can be usefully used for manufacturing an array of thin film transistors which form a pixel electrode as a conductive metal oxide.

이에 따라, 본 발명은 박막 트랜지스터의 어레이 형성 방법을 제공한다. 본 발명에 따른 박막 트랜지스터의 어레이 형성 방법의 일 구현예는 a)기판 상에 게이트 전극을 형성하는 단계; b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c)상기 게이트 절연층 상에 반도체층을 형성하는 단계; d)상기 반도체층 상에 소스/드레인 전극을 형성하는 단계; 및 e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하며, 상기 e)단계는 금속산화물막으로 이루어진 층을 전술한 본 발명의 식각액 조성물로 식각하는 단계를 포함한다.Accordingly, the present invention provides a method of forming an array of thin film transistors. One embodiment of a method of forming an array of thin film transistors according to the present invention comprises the steps of: a) forming a gate electrode on a substrate; b) forming a gate insulating layer on the substrate including the gate electrode; c) forming a semiconductor layer on the gate insulating layer; d) forming a source / drain electrode on the semiconductor layer; And e) forming a pixel electrode connected to the drain electrode, wherein step e) comprises etching the layer of the metal oxide film with the etchant composition of the present invention as described above.

상기 (a) 단계는 (a1) 기상증착법이나 스퍼터링(sputtering)법을 이용하여 기판 상에 금속막을 증착시키는 단계; 및 (a2) 상기 금속막을 패터닝하여 게이트 전극을 형성하는 단계를 포함한다.The step (a) may include: (a1) depositing a metal film on a substrate using a vapor deposition method or a sputtering method; And (a2) patterning the metal film to form a gate electrode.

여기서, 금속막은 알루미늄, 알루미늄합금, 몰리브덴 및 몰리브덴합금으로 이루어진 그룹으로부터 선택되는 하나 이상으로 구성되는 단일막 또는 다층막으로 준비될 수 있다. 금속막을 기판 상에 형성하는 방법과 금속막의 재료는 상기에 예시된 범위로 한정되는 것은 아니다. 예를 들어, 이후 공정에서 비정질 실리콘으로 형성되는 액티브층이 결정화될 때 발생하는 열에 의해 변화하지 않도록 높은 융점을 가지는 금속으로 형성될 수 있다.Here, the metal film may be prepared as a single film or a multilayer film composed of at least one selected from the group consisting of aluminum, aluminum alloy, molybdenum and molybdenum alloy. The method of forming the metal film on the substrate and the material of the metal film are not limited to the range exemplified above. For example, the active layer formed of amorphous silicon in a subsequent process may be formed of a metal having a high melting point so as not to be changed by heat generated when the amorphous silicon is crystallized.

(b) 단계에서는 기판 상에 형성된 게이트전극 상부에 질화실리콘(SiNX)을 증착하여 게이트 절연층을 형성한다. 여기서, 게이트 절연층을 질화실리콘(SiNX)으로 형성한다고 설명하였으나 이에 한정되는 것이 아니라 산화실리콘 (SiO2)을 포함하는 각종 무기절연물질 중에서 선택되는 물질을 사용하여 게이트 절연층을 형성할 수 있다.In step (b), silicon nitride (SiN x ) is deposited on the gate electrode formed on the substrate to form a gate insulating layer. Here, it is described that the gate insulating layer is formed of silicon nitride (SiN x ), but the gate insulating layer can be formed using a material selected from various inorganic insulating materials including silicon oxide (SiO 2 ) .

(c) 단계에서는 게이트 절연층 상에 화학기상증착법(CVD)을 이용하여 반도체층을 형성한다. 즉, 순차적으로 액티브층 (active layer)과 오믹콘택층 (ohmic contact layer)을 형성한 후, 건식식각을 통해 패터닝한다.In the step (c), a semiconductor layer is formed on the gate insulating layer by chemical vapor deposition (CVD). That is, an active layer and an ohmic contact layer are sequentially formed, and patterned through dry etching.

여기서, 액티브층은 일반적으로 순수한 비정질 실리콘(a-Si:H)으로 형성하고, 오믹콘택층은 불순물이 포함된 비정질 실리콘(n+ a-Si:H)으로 형성한다. 이러한 액티브층과 오믹콘택층을 형성할 때 화학기상증착법(CVD)을 이용한다고 설명하였으나 이에 한정되는 것은 아니다.Here, the active layer is generally formed of pure amorphous silicon (a-Si: H), and the ohmic contact layer is formed of amorphous silicon (n + a-Si: H) containing impurities. Although the chemical vapor deposition (CVD) is used to form the active layer and the ohmic contact layer, the present invention is not limited thereto.

상기 (d) 단계는, (d1) 상기 반도체층 상에 소스 및 드레인전극을 형성하는 단계, 및 (d2) 상기 소스 및 드레인 전극 상에 절연층을 형성하는 단계를 포함한다.The step (d) includes the steps of: (d1) forming source and drain electrodes on the semiconductor layer; and (d2) forming an insulating layer on the source and drain electrodes.

상기 (d1) 단계에서는 오믹콘택층 위에 스퍼터링법을 통해 금속막을 증착하고 식각하여 소스전극과 드레인전극 을 형성한다.In the step (d1), a metal film is deposited on the ohmic contact layer by a sputtering method and etched to form a source electrode and a drain electrode.

여기서 소스전극과 드레인전극은 구리/몰리브덴합금 이중막으로 마련되는 것이 바람직하다. 다만, 금속막을 형성하는 방법과 금속막의 재료는 상기에서 예시된 것에 한정되는 것은 아니다.The source electrode and the drain electrode are preferably formed of a copper / molybdenum alloy double layer. However, the method of forming the metal film and the material of the metal film are not limited to those exemplified above.

상기 (d2) 단계에서는 소스 전극과 드레인 전극 상에 질화 실리콘(SiNX)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 또는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연물질 그룹 중 선택하여 단층 또는 이중층으로 절연층을 형성할 수 있다. 절연층의 재료는 상기에 예시된 것에 한정되는 것은 아니다.A (d2) step, the inorganic insulating material group, or benzocyclobutene (BCB) and acrylic (acryl) resins (resin) containing silicon nitride (SiN X) and silicon oxide (SiO 2) on the source and drain electrodes The insulating layer may be formed of a single layer or a double layer. The material of the insulating layer is not limited to those exemplified above.

상기 (e) 단계에서는 상기 드레인전극에 연결된 화소전극을 형성한다.In the step (e), a pixel electrode connected to the drain electrode is formed.

예컨대, 스퍼터링법을 통해 금속산화물막을 증착하고, 본 발명의 식각액 조성물로 식각하여, 화소전극을 형성한다. 상기의 막을 증착하는 방법은 스퍼터링법에 한정되는 것은 아니다. 이와 같은, 액정표시장치용 TFT 어레이 기판 제조방법에 있어서, 본 발명의 금속산화물막 식각액 조성물을 사용하여 금속산화물막을 식각하는 경우 하부의 구리막 또는 실리콘계 화합물막의 손상을 최소화할 수 있다. 이에 따라, 구리막으로 형성된 데이터 라인에 대한 손상을 최소화시킬 수 있기 때문에, 구동 특성이 향상된 박막 트랜지스터 어레이 기판을 제조할 수 있다.
For example, a metal oxide film is deposited by a sputtering method and is etched with the etching solution composition of the present invention to form a pixel electrode. The method of depositing the above film is not limited to the sputtering method. In such a method of manufacturing a TFT array substrate for a liquid crystal display, when the metal oxide film is etched by using the metal oxide film etchant composition of the present invention, the damage of the underlying copper film or silicon compound film can be minimized. Thus, since the damage to the data line formed of the copper film can be minimized, a thin film transistor array substrate with improved driving characteristics can be manufactured.

이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 이들 실시예는 본 발명을 예시하는 것일 뿐 첨부된 특허청구범위를 제한하는 것이 아니며, 본 발명의 범주 및 기술사상 범위 내에서 실시예에 대한 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다. It is to be understood that both the foregoing general description and the following detailed description of the present invention are exemplary and explanatory and are intended to be illustrative of the invention and are not intended to limit the scope of the claims. It will be apparent to those skilled in the art that such variations and modifications are within the scope of the appended claims.

실시예Example

하기 표 1에 나타낸 조성에 따라 식각액 조성물을 제조하였다(전체 100중량%).The etchant compositions were prepared according to the compositions shown in Table 1 below (100 wt% total).

H2O2 H 2 O 2 불소 함유 화합물Fluorine-containing compound 방향족 유기산 또는 그의 염Aromatic organic acids or salts thereof 탈이온수Deionized water 종류Kinds 함량content 종류Kinds 함량content 실시예1Example 1 2020 A-1A-1 0.10.1 C-1C-1 1.01.0 잔량Balance 실시예2Example 2 1515 A-1A-1 0.30.3 C-1C-1 1.01.0 잔량Balance 실시예3Example 3 1515 A-1A-1 0.50.5 C-1C-1 1.51.5 잔량Balance 실시예4Example 4 1010 A-1A-1 1.01.0 C-1C-1 1.51.5 잔량Balance 실시예5Example 5 1515 A-1A-1 0.50.5 C-1C-1 0.50.5 잔량Balance 실시예6Example 6 1515 A-1A-1 0.50.5 C-1C-1 1.01.0 잔량Balance 실시예7Example 7 2020 A-2A-2 0.20.2 C-2C-2 1.01.0 잔량Balance 실시예8Example 8 2525 A-3A-3 0.20.2 C-3C-3 1.01.0 잔량Balance 비교예1Comparative Example 1 1515 A-1A-1 0.50.5 C-4C-4 0.50.5 잔량Balance 비교예2Comparative Example 2 1515 A-1A-1 0.50.5 C-5C-5 1.01.0 잔량Balance 비교예3Comparative Example 3 1515 A-1A-1 0.50.5 C-1C-1 0.10.1 잔량Balance 비교예4Comparative Example 4 1515 A-1A-1 0.50.5 C-1C-1 5.05.0 잔량Balance A-1: 중불화암모늄
A-2: 중불화칼륨
A-3: 불산
C-1:소듐벤조에이트
C-2:암모늄벤조에이트
C-3:포타슘벤조에이트
C-4:5-아미노테트라졸
C-5:1,2,3-벤조트리아졸
A-1: Ammonium fluoride
A-2: Potassium bisulfite
A-3: Foshan
C-1: sodium benzoate
C-2: Ammonium benzoate
C-3: Potassium benzoate
C-4: 5-Aminotetrazole
C-5: 1,2,3-benzotriazole

시험예Test Example

실시예 및 비교예의 식각액 조성물을 각각 사용하여 IGZO 금속산화물막(인듐-갈륨-아연 산화물막)에 대한 식각 공정을 실시하였다. 분사식 식각 방식의 실험장비(모델명: ETCHER(TFT), SEMES사)를 이용하였고, 식각 공정시 식각액 조성물의 온도는 약 35℃ 내외로 하였다. 식각 시간은 식각 온도에 따라서 다를 수 있으나, 금속산화물막은 LCD Etching 공정에서 통상 80 내지 100초 정도로 진행하였으며, 한편 Cu Damage는 100sec, SiO2 Damage는 200sec로 진행하였다. An etching process was performed on the IGZO metal oxide film (indium-gallium-zinc oxide film) using the etchant compositions of Examples and Comparative Examples, respectively. A spray-type etching system (model name: ETCHER (TFT), manufactured by SEMES) was used, and the temperature of the etchant composition was set at about 35 ° C during the etching process. The etch time may vary depending on the etch temperature, but the metal oxide film typically proceeds in the LCD etching process for about 80 to 100 seconds, while the Cu damage is 100 seconds and the SiO 2 damage is 200 seconds.

상기 식각 공정에서 식각된 금속산화물막의 프로파일, Cu Damage, SiO2 Damage의 단면 SEM(Hitachi사 제품, 모델명 S-4700)을 사용하여 검사하였고, 결과를 하기 표2에 기재하였다. 식각공정에 사용된 금속산화물막의 경우 ITO 400Å 박막 기판을 사용하였다.The profile of the etched metal oxide film, the Cu Damage, and the cross-sectional SEM of the SiO 2 Damage (manufactured by Hitachi, model name S-4700) were used for the etching process. The results are shown in Table 2 below. For the metal oxide film used in the etching process, ITO 400 Å thin film substrate was used.

<< 식각Etching 프로파일 평가 기준> Profile evaluation criteria>

○: 좋음, 배선형성각도(T/A)45~55°Good: Good wiring formation angle (T / A) 45 to 55 degrees

△: 보통, 배선형성각도(40이상~45°미만, 55초과~60°이하)DELTA: Normally, the wiring formation angle (less than 40 to less than 45, more than 55 to less than 60)

Х: 나쁨, (식각프로파일: 배선형성각도(40°미만, 60°초과), 배선폭 산포: 10%초과)Х: poor, (etching profile: wiring forming angle (less than 40 °, more than 60 °), wiring width dispersion: more than 10%)

Unetch : 식각불가Unetch: No etching

<< 식각Etching 직진성 평가 기준> Straightness evaluation standard>

○: 좋음(배선폭 산포 5%이하)○: Good (wiring width dispersion 5% or less)

△: 보통(배선폭 산포 5% 초과 내지 10%이하)DELTA: Normal (More than 5% to 10% of the wiring width distribution)

Х: 나쁨(배선폭 산포: 10%초과)Х: Poor (wiring width dispersion: more than 10%)

Unetch : 식각불가Unetch: No etching

<< 구리막Copper membrane 손상 평가 기준> Damage assessment criteria>

○: 좋음(Cu Damage 無)○: Good (without Cu Damage)

△: 보통(Cu 표면의 Morphology 변화)△: Normal (Morphology change of Cu surface)

Х: 나쁨(Cu가 식각되어 하부막(SiO2)이 드러남)Х: Bad (Cu is etched to reveal the underlying film (SiO 2 ))

식각 프로파일Etching profile 식각 직진성Etching straightness 구리막 손상Copper membrane damage SiO2막 손상SiO 2 film damage 실시예1Example 1 <0.1Å/sec&Lt; 0.1 A / sec 실시예2Example 2 <0.1Å/sec&Lt; 0.1 A / sec 실시예3Example 3 <0.1Å/sec&Lt; 0.1 A / sec 실시예4Example 4 <0.1Å/sec&Lt; 0.1 A / sec 실시예5Example 5 <0.1Å/sec&Lt; 0.1 A / sec 실시예6Example 6 <0.1Å/sec&Lt; 0.1 A / sec 실시예7Example 7 <0.1Å/sec&Lt; 0.1 A / sec 실시예8Example 8 <0.1Å/sec&Lt; 0.1 A / sec 비교예1Comparative Example 1 3~6 Å/sec3 ~ 6 Å / sec 비교예2Comparative Example 2 3~6 Å/sec3 ~ 6 Å / sec 비교예3Comparative Example 3 XX 3~6 Å/sec3 ~ 6 Å / sec 비교예4Comparative Example 4 <0.1Å/sec&Lt; 0.1 A / sec

상기 표 2를 참고하면, 표 2에서 알수 있듯이 실시예들의 식각액 조성물은 모두 양호한 식각 특성을 나타내었다. Referring to Table 2 above, as can be seen from Table 2, the etching solution compositions of the Examples all exhibited good etching properties.

참고로, 실시예 2의 식각액 조성물을 이용하여 IGZO 금속산화물막(인듐-갈륨-아연 산화물막)을 식각한 경우의 SEM 사진을 도 2(식각 프로파일 및 직진성), 도 3(구리막 손상 여부) 및 도 4(실리콘계 화합물막 손상 여부)에 나타내었다.2 (etching profile and linearity), FIG. 3 (copper film damage or not), SEM image when the IGZO metal oxide film (indium-gallium-zinc oxide film) was etched using the etching composition of Example 2, And Fig. 4 (whether or not the silicon compound film is damaged).

도 2, 도 3 및 도 4를 보면, 실시예 2의 식각액 조성물을 사용한 경우, 식각 프로파일 및 직진성이 우수하고 구리막에 손상이 발생하지 않았음을 알 수 있다. 또한, SiO2막의 경우 0.1Å/sec 이하 수준의 손상 정도를 나타내었다. 2, 3, and 4, when the etchant composition of Example 2 was used, it was found that the etching profile and the straightness were excellent and the copper film was not damaged. In addition, the SiO 2 film showed a degree of damage of less than 0.1 Å / sec.

하지만, 5-아미노테트라졸을 적용한 비교예 1의 경우 도 5에 나타난 바와 같이 같이 식각 프로파일 및 직진성은 우수하였으나, 도 6과 같이 구리막에는 손상이 발생한 것을 확인하였다. 또한 SiO2막의 경우 도 7과 같이 손상 감소 효과가 전혀 없는 것으로 나타났다. However, in the case of Comparative Example 1 using 5-aminotetrazole, as shown in FIG. 5, the etching profile and straightness were excellent, but it was confirmed that the copper film was damaged as shown in FIG. In the case of the SiO 2 film, as shown in FIG. 7, no damage reduction effect was found.

1,2,3-벤조트리아졸을 적용한 비교예 2의 경우에도 식각 프로파일 및 식각 직진성이 우수하였으며 구리막 손상도 나타내지 않았지만, SiO2막의 손상 감소 측면에서는 효과가 없는 것으로 확인됐다.In Comparative Example 2 using 1,2,3-benzotriazole, the etching profile and the etching straightness were excellent and the copper film was not damaged, but it was found to be ineffective in terms of reducing the damage of the SiO 2 film.

또한, 방향족 유기산(염) 화합물의 함량이 본 발명의 범위를 벗어나 소량 사용된 비교예 3은 구리막 및 SiO2막에 손상이 발생하였으며, 과량 사용된 비교예 4는 식각 속도가 감소하여 다른 실시예 및 비교예보다 측면 에칭량이 감소하였다.In Comparative Example 3, in which the content of the aromatic organic acid (salt) compound was outside the range of the present invention, the copper film and the SiO 2 film were damaged. In Comparative Example 4, which was used in an excessive amount, The amount of side etching was reduced compared with the example and the comparative example.

Claims (15)

a)기판 상에 게이트 전극을 형성하는 단계;
b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계;
c)상기 게이트 절연층 상에 반도체층을 형성하는 단계;
d)상기 반도체층 상에 소스/드레인 전극을 형성하는 단계; 및
e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하며,
상기 e)단계는 금속산화물막으로 이루어진 층을 과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함하는 금속산화물막 식각액 조성물로 식각하는 단계를 포함하는, 박막 트랜지스터의 어레이 형성 방법.
a) forming a gate electrode on a substrate;
b) forming a gate insulating layer on the substrate including the gate electrode;
c) forming a semiconductor layer on the gate insulating layer;
d) forming a source / drain electrode on the semiconductor layer; And
e) forming a pixel electrode connected to the drain electrode,
Wherein the step e) comprises the step of depositing a layer of a metal oxide film on a metal oxide film etchant containing 5 to 25% by weight of hydrogen peroxide, 0.05 to 1% by weight of a fluorine-containing compound, 0.5 to 3% by weight of an aromatic organic acid or salt thereof, And etching with the composition.
청구항 1에 있어서, 상기 박막 트랜지스터 어레이는 데이터 배선으로 구리 배선을 포함하는, 박막 트랜지스터의 어레이 형성 방법.
The method of claim 1, wherein the thin film transistor array comprises copper interconnects as data interconnects.
청구항 1에 있어서, 상기 금속산화물막은 AxByCzO(A, B 및 C는 서로 독립적으로 아연(Zn), 티타늄(Ti), 카드뮴(Cd), 갈륨(Ga), 인듐(In), 주석(Sn), 하프늄(Hf), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 군에서 선택되는 금속이고; x, y 및 z는 각각의 금속의 비를 나타내는 것으로, 0 이상의 정수 또는 소수임)로 표시되는 삼성분계 또는 사성분계 산화물을 포함하여 형성된 막인, 박막 트랜지스터의 어레이 형성 방법.
The metal oxide film according to claim 1, wherein the metal oxide film comprises A x B y C z O, where A, B, and C are independently selected from the group consisting of zinc (Zn), titanium (Ti), cadmium (Cd), gallium (Ga) , Tin (Sn), hafnium (Hf), zirconium (Zr) and tantalum (Ta), x, y and z represent the ratios of the respective metals, Wherein the thin film transistor is a film formed by including a ternary or quaternary oxide represented by the following formula.
청구항 1에 있어서, 상기 불소 함유 화합물은 HF기를 포함하는 것인, 박막 트랜지스터의 어레이 형성 방법.
The method according to claim 1, wherein the fluorine-containing compound comprises an HF group.
청구항 1에 있어서, 상기 불소 함유 화합물은 HF, NH4F·HF, NaF·HF 및 KF·HF 로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.
The method for forming an array of thin film transistors according to claim 1, wherein the fluorine-containing compound is at least one selected from the group consisting of HF, NH 4 F · HF, NaF · HF and KF · HF.
청구항 1에 있어서, 상기 방향족 유기산 또는 그의 염은 벤젠술폰산, 벤조산, 아미노벤조산, 살리실산, 니코틴산 및 이들의 염으로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.
The method according to claim 1, wherein the aromatic organic acid or salt thereof is at least one selected from the group consisting of benzenesulfonic acid, benzoic acid, aminobenzoic acid, salicylic acid, nicotinic acid, and salts thereof.
청구항 6에 있어서, 상기 방향족 유기산의 염은 암모늄 벤조에이트, 소듐 벤조에이트, 포타슘 벤조에이트, 메틸 벤조에이트, 에틸 벤조에이트, 벤질 벤조에이트 및 소듐 벤젠술포네이트로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.
7. The method of claim 6, wherein the salt of the aromatic organic acid is at least one selected from the group consisting of ammonium benzoate, sodium benzoate, potassium benzoate, methyl benzoate, ethyl benzoate, benzyl benzoate and sodium benzenesulfonate. A method of forming an array of transistors.
청구항 1에 있어서, 상기 금속산화물막 식각액 조성물은 계면활성제, 금속이온 봉쇄제 및 부식방지제로 이루어진 군에서 선택되는 적어도 1종인 첨가제를 더 포함하는, 박막 트랜지스터의 어레이 형성 방법.
The method according to claim 1, wherein the metal oxide film etchant composition further comprises an additive that is at least one selected from the group consisting of a surfactant, a sequestering agent, and a corrosion inhibitor.
과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함하는 금속산화물막 식각액 조성물.
5 to 25% by weight of hydrogen peroxide, 0.05 to 1% by weight of a fluorine-containing compound, 0.5 to 3% by weight of an aromatic organic acid or a salt thereof, and the balance water.
청구항 9에 있어서, 상기 금속산화물막은 AxByCzO(A, B 및 C는 서로 독립적으로 아연(Zn), 티타늄(Ti), 카드뮴(Cd), 갈륨(Ga), 인듐(In), 주석(Sn), 하프늄(Hf), 지르코늄(Zr) 및 탄탈륨(Ta)으로 이루어진 군에서 선택되는 금속이고; x, y 및 z는 각각의 금속의 비를 나타내는 것으로, 0 이상의 정수 또는 소수임)로 표시되는 삼성분계 또는 사성분계 산화물을 포함하여 형성된 막인, 금속산화물막 식각액 조성물.
The method according to claim 9, wherein the metal oxide film is formed of a material selected from the group consisting of A x B y C z O (where A, B, and C are independently selected from the group consisting of zinc (Zn), titanium (Ti), cadmium (Cd), gallium (Ga) , Tin (Sn), hafnium (Hf), zirconium (Zr) and tantalum (Ta), x, y and z represent the ratios of the respective metals, ) &Lt; / RTI &gt; oxide having a ternary or tetravalent component.
청구항 9에 있어서, 상기 불소 함유 화합물은 HF기를 포함하는 것인, 금속산화물막 식각액 조성물.
The metal oxide film etchant composition according to claim 9, wherein the fluorine-containing compound comprises an HF group.
청구항 9에 있어서, 상기 불소 함유 화합물은 HF, NH4F·HF, NaF·HF 및 KF·HF 로 이루어진 군에서 선택되는 적어도 1종인, 금속산화물막 식각액 조성물.
The metal oxide film etchant composition according to claim 9, wherein the fluorine-containing compound is at least one selected from the group consisting of HF, NH 4 F · HF, NaF · HF, and KF · HF.
청구항 9에 있어서, 상기 방향족 유기산 또는 그의 염은 벤젠술폰산, 벤조산, 아미노벤조산, 살리실산, 니코틴산 및 이들의 염으로 이루어진 군에서 선택되는 적어도 1종인, 금속산화물막 식각액 조성물.
[Claim 11] The composition of claim 9, wherein the aromatic organic acid or salt thereof is at least one selected from the group consisting of benzenesulfonic acid, benzoic acid, aminobenzoic acid, salicylic acid, nicotinic acid, and salts thereof.
청구항 13에 있어서, 상기 방향족 유기산의 염은 암모늄 벤조에이트, 소듐 벤조에이트, 포타슘 벤조에이트, 메틸 벤조에이트, 에틸 벤조에이트, 벤질 벤조에이트 및 소듐 벤젠술포네이트로 이루어진 군에서 선택되는 적어도 1종인, 금속산화물막 식각액 조성물.
14. The method of claim 13, wherein the salt of the aromatic organic acid is at least one metal selected from the group consisting of ammonium benzoate, sodium benzoate, potassium benzoate, methyl benzoate, ethyl benzoate, benzyl benzoate and sodium benzenesulfonate. Oxide film etchant composition.
청구항 9에 있어서, 계면활성제, 금속이온 봉쇄제 및 부식방지제로 이루어진 군에서 선택되는 적어도 1종인 첨가제를 더 포함하는, 금속산화물막 식각액 조성물.The metal oxide film etchant composition according to claim 9, further comprising an additive that is at least one selected from the group consisting of a surfactant, a sequestering agent, and a corrosion inhibitor.
KR1020130161481A 2013-12-23 2013-12-23 Method of preparing array of thin film transistor KR20150074282A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130161481A KR20150074282A (en) 2013-12-23 2013-12-23 Method of preparing array of thin film transistor
TW103140359A TWI640655B (en) 2013-12-23 2014-11-21 Method of preparing array of thin film transistor and etchant composition for molybdenum-based metal film/metal oxide film
CN201410815087.8A CN104733383B (en) 2013-12-23 2014-12-23 The preparation method of thin film transistor (TFT) array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130161481A KR20150074282A (en) 2013-12-23 2013-12-23 Method of preparing array of thin film transistor

Publications (1)

Publication Number Publication Date
KR20150074282A true KR20150074282A (en) 2015-07-02

Family

ID=53787446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130161481A KR20150074282A (en) 2013-12-23 2013-12-23 Method of preparing array of thin film transistor

Country Status (1)

Country Link
KR (1) KR20150074282A (en)

Similar Documents

Publication Publication Date Title
KR101905195B1 (en) Etchant composition for Ag thin layer and method for fabricating metal pattern using the same
KR101960342B1 (en) Echaing composition, method of preparing metal line and method of manufacturing array substrate using the same
TWI598467B (en) Etching composition for preparing channel of thin film transistor and method of preparing channel of thin film transistor
US20160053382A1 (en) Etchant composition
US8617944B2 (en) Method of etching a pixel electrode
KR20030046851A (en) Etchant and method of fabricating metal wiring and thin film transistor using the same
KR102048022B1 (en) Composition for etching metal layer and method for etching using the same
KR20100040352A (en) Cu or cu alloy ething liquid with high selectivity and method for fabricating lcd thereof
KR20180066764A (en) Etching solution composition, etching method using thereof and preparing method of an array substrate for display using the same
KR20090095181A (en) Etchant composition for a patterned metal layer, method of patterning a conductive layer using the same and method of manufacturing a flat panel display using the same
KR101939385B1 (en) Method of preparing array of thin film transistor
US8623773B2 (en) Etchant for metal layer including copper or a copper alloy, method of manufacturing a display substrate using the same and display substrate
KR20090014474A (en) Manufacturing method of array substrate for liquid crystal display
KR20200112673A (en) Etching composition and etching method using the same
TW201324781A (en) Method of manufacturing array substrate for liquid crystal display, method of forming metal wirings, etching solution composition for metal oxide semiconductor layer, and array substrate for liquid crystal display
TWI640655B (en) Method of preparing array of thin film transistor and etchant composition for molybdenum-based metal film/metal oxide film
KR20090086694A (en) Fabrication method of thin film transistor, etching solution composition used the method
KR102323942B1 (en) Etching solution composition for indium oxide layer and method for etching copper-based metal layer using the same
KR20150074282A (en) Method of preparing array of thin film transistor
KR20170047921A (en) Manufacturing method of an array substrate for liquid crystal display
KR102282955B1 (en) Etching solution composition for indium oxide layer and manufacturing method of an array substrate for Liquid crystal display using the same
KR20150074281A (en) Method of preparing array of thin film transistor
US20130115770A1 (en) Etching composition, method of forming a metal pattern and method of manufacturing a display substrate
KR20140042121A (en) Etchant composition for etching double layer of metal layer and indium oxide layer and method for etching using the same
KR20180086622A (en) Etching solution composition and manufacturing method of an array substrate for display device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application