KR20150074281A - 박막 트랜지스터의 어레이 형성 방법 - Google Patents

박막 트랜지스터의 어레이 형성 방법 Download PDF

Info

Publication number
KR20150074281A
KR20150074281A KR1020130161480A KR20130161480A KR20150074281A KR 20150074281 A KR20150074281 A KR 20150074281A KR 1020130161480 A KR1020130161480 A KR 1020130161480A KR 20130161480 A KR20130161480 A KR 20130161480A KR 20150074281 A KR20150074281 A KR 20150074281A
Authority
KR
South Korea
Prior art keywords
molybdenum
group
based metal
benzoate
metal film
Prior art date
Application number
KR1020130161480A
Other languages
English (en)
Inventor
김진성
양규형
이현규
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020130161480A priority Critical patent/KR20150074281A/ko
Priority to TW103140359A priority patent/TWI640655B/zh
Priority to CN201410815087.8A priority patent/CN104733383B/zh
Publication of KR20150074281A publication Critical patent/KR20150074281A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 몰리브덴계 금속막 식각액 조성물 및 이를 이용한 박막 트랜지스터의 어레이 형성 방법에 관한 것으로서, 보다 상세하게는 본 발명은 과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함함으로써, 몰리브덴계 금속막을 선택적으로 식각할 수 있는 몰리브덴계 금속막 식각액 조성물 및 이를 이용한 박막 트랜지스터의 어레이 형성 방법에 관한 것이다.

Description

박막 트랜지스터의 어레이 형성 방법{METHOD OF PREPARING ARRAY OF THIN FILM TRANSISTOR}
본 발명은 박막 트랜지스터의 어레이 형성 방법에 관한 것이다.
오늘날, 정보통신의 발달과 더불어 표시장치는 현대인에게 있어 필수품으로 자리잡고 있다. 표시장치는 내부광을 외부로 방출하여 사용자에게 영상을 제공한다. 여기서, 내부광은 외부의 조명장치로부터 제공된 광이거나 자 체에서 형성된 광일 수 있다.
표시장치의 예들로서는 액정표시장치 및 유기발광다이오드 표시장치등을 들 수 있다. 이와 같은 표시장치는 영상을 표시하기 위한 다수의 화소들을 구비한다. 여기서, 각 화소는 박막 트랜지스터를 포함하는 구동소자들이 배치되어 있다. 여기서, 박막 트랜지스터는 각 화소를 제어하는 구동 박막트랜지스터일 수 있다. 이에 더하여, 박막 트랜지스터는 상기 구동 박막 트랜지스터를 스위칭하는 스위칭 박막 트랜지스터일 수 있다.
도 1은 일반적인 박막 트랜지스터의 구조를 개략적으로 나타내는 단면도이다.
도면에 도시된 바와 같이, 일반적인 박막 트랜지스터는 소정의 기판(10) 위에 형성된 게이트전극(21), 상기 게이트전극(21) 위에 형성된 게이트 절연막(15a), 상기 게이트 절연막(15a) 위에 반도체로 형성된 활성층(24), 상기 활성층(24)의 상부에는 반도체에 n형 불순물이 고농도로 도핑된 n+도핑층(25), 상기 n+도핑층(25)의 소정영역과 전기적으로 접속하는 소스/드레인전극(22, 23), 상기 소스/ 드레인전극(22, 23) 위에 형성된 보호막(15b) 및 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)으로 이루어져 있다.
화소전극(18)으로는 통상적으로 몰리브덴계 금속막으로 형성되는데, 일반적으로 스퍼터링 등의 방법을 통해 유리 기판 등의 위에 몰리브덴-티타늄 합금막 또는 인듐 산화막을 적층시키고, 그 위에 포토레지스트를 코팅하고 노광 및 현상 공정을 통하여 패턴을 형성한 후, 식각함으로써 화소 전극을 형성하게 된다.
몰리브덴계 금속막은 내화학성이 우수하여 화학반응으로 식각이 용이하지 않은 물질이며, 종래에는 화소전극으로서 사용되지 않던 물질이다. 따라서, 몰리브덴계 금속막을 식각하기 위하여 사용되는 기술은 보고된 바 없으며, 다만, 데이터 배선으로 사용되는 몰리브덴 단일막을 식각하기 위한 식각액으로서 한국 공개특허 제2001-0100226호에 과산화수소계 식각액이 개시되어 있다.
그러나, 상기 식각액을 몰리브덴계 금속막에 적용할 경우, 몰리브덴계 금속막의 내식각성이 강하여 식각이 불가능 하며, 구리막 또는 실리콘계 화합물막과 다층막으로 형성되는 경우, 구리막 또는 실리콘계 화합물막에 손상을 가하는 문제점이 있다.
본 발명은 구리막이나 실리콘계 화합물막에 손상을 가하지 않으면서 몰리브덴계 금속막을 선택적으로 식각할 수 있는 식각액 조성물을 제공하는 것을 목적으로 한다.
또한, 본 발명은 전술한 식각용 조성물을 사용하는 박막 트랜지스터의 어레이 형성 방법을 제공하는 것을 다른 목적으로 한다.
1. a)기판 상에 게이트 전극을 형성하는 단계; b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c)상기 게이트 절연층 상에 반도체층을 형성하는 단계; d)상기 반도체층 상에 소스/드레인 전극을 형성하는 단계; 및 e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하며,
상기 e)단계는 몰리브덴계 금속막으로 이루어진 층을 과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함하는 몰리브덴계 금속막 식각액 조성물로 식각하는 단계를 포함하는, 박막 트랜지스터의 어레이 형성 방법.
2. 위 1에 있어서, 상기 박막 트랜지스터 어레이는 데이터 배선으로 구리 배선을 포함하는, 박막 트랜지스터의 어레이 형성 방법.
3. 위 1에 있어서, 상기 몰리브덴계 금속막은 몰리브덴 또는 몰리브덴 합금으로 형성된 막인, 박막 트랜지스터의 어레이 형성 방법.
4. 위 3에 있어서, 상기 몰리브덴 합금은 몰리브덴과 Ti, Ta, Cr, Ni, Nd 및 In으로 이루어진 군에서 선택되는 적어도 1종의 금속과의 합금인, 박막 트랜지스터의 어레이 형성 방법.
5. 위 1에 있어서, 상기 불소 함유 화합물은 HF, NaF, NH4F, NH4BF4, NH4FHF, NaFHF, KF, KHF2, CaF2, AlF3, H2SiF6 및 HBF4로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.
6. 위 1에 있어서, 상기 방향족 유기산 또는 그의 염은 벤젠술폰산, 벤조산, 아미노벤조산, 살리실산, 니코틴산 및 이들의 염으로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.
7. 위 6에 있어서, 상기 방향족 유기산의 염은 암모늄 벤조에이트, 소듐 벤조에이트, 포타슘 벤조에이트, 메틸 벤조에이트, 에틸 벤조에이트, 벤질 벤조에이트 및 소듐 벤젠술포네이트로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.
8. 위 1에 있어서, 상기 몰리브덴계 금속막 식각액 조성물은 계면활성제, 금속이온 봉쇄제 및 부식방지제로 이루어진 군에서 선택되는 적어도 1종인 첨가제를 더 포함하는, 박막 트랜지스터의 어레이 형성 방법.
9. 과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함하는 몰리브덴계 금속막 식각액 조성물.
10. 위 9에 있어서, 상기 몰리브덴계 금속막은 몰리브덴 또는 몰리브덴 합금으로 형성된 막인, 몰리브덴계 금속막 식각액 조성물.
11. 위 10에 있어서, 상기 몰리브덴 합금은 몰리브덴과 Ti, Ta, Cr, Ni, Nd 및 In으로 이루어진 군에서 선택되는 적어도 1종의 금속과의 합금인, 몰리브덴계 금속막 식각액 조성물.
12. 위 9에 있어서, 상기 불소 함유 화합물은 HF, NaF, NH4F, NH4BF4, NH4FHF, NaFHF, KF, KHF2, CaF2, AlF3, H2SiF6 및 HBF4로 이루어진 군에서 선택되는 적어도 1종인, 몰리브덴계 금속막 식각액 조성물.
13. 위 9에 있어서, 상기 방향족 유기산 또는 그의 염은 벤젠술폰산, 벤조산, 아미노벤조산, 살리실산, 니코틴산 및 이들의 염으로 이루어진 군에서 선택되는 적어도 1종인, 몰리브덴계 금속막 식각액 조성물.
14. 위 13에 있어서, 상기 방향족 유기산의 염은 암모늄 벤조에이트, 소듐 벤조에이트, 포타슘 벤조에이트, 메틸 벤조에이트, 에틸 벤조에이트, 벤질 벤조에이트 및 소듐 벤젠술포네이트로 이루어진 군에서 선택되는 적어도 1종인, 몰리브덴계 금속막 식각액 조성물.
15. 위 9에 있어서, 계면활성제, 금속이온 봉쇄제 및 부식방지제로 이루어진 군에서 선택되는 적어도 1종인 첨가제를 더 포함하는, 몰리브덴계 금속막 식각액 조성물.
본 발명의 몰리브덴계 금속막 식각액 조성물은 구리막이나 실리콘계 화합물막에 손상을 가하지 않으면서 몰리브덴계 금속막을 선택적으로 식각할 수 있으므로, 몰리브덴계 금속막이 화소 배선에 사용되고 구리 배선이 데이터 배선으로 사용되는 경우에도 구리 배선에 손상을 가하지 않고 어레이를 형성할 수 있다.
본 발명의 박막 트랜지스터의 어레이 형성 방법은 몰리브덴계 금속막의 하부층으로 구리막 또는 실리콘계 화합물막을 사용하는 경우에도, 구리막 또는 실리콘계 화합물막의 손상 없이 몰리브덴계 금속막을 식각할 수 있으며, 따라서 화소 전극으로 몰리브덴계 금속 배선을 형성하는 경우에 유용하다.
도 1은 통상적인 박막 트랜지스터의 수직 단면도이다.
도 2는 실시예 2의 식각액 조성물을 사용하여 몰리브덴-티타늄 막을 식각한 경우 식각 프로파일 및 식각 직진성을 평가하기 위한 SEM 사진이다.
도 3은 실시예 2의 식각액 조성물을 사용하는 경우 구리막의 손상 여부를 평가하기 위한 SEM 사진이다.
도 4는 실시예 2의 식각액 조성물을 사용하는 경우 SiO2막의 손상 여부를 평가하기 위한 SEM 사진이다.
도 5는 비교예 1의 식각액 조성물을 사용하여 몰리브덴-티타늄 막을 식각한 경우 식각 프로파일 및 식각 직진성을 평가하기 위한 SEM 사진이다.
도 6은 비교예 1의 식각액 조성물을 사용하는 경우 구리막의 손상 여부를 평가하기 위한 SEM 사진이다.
도 7은 비교예 1의 식각액 조성물을 사용하는 경우 SiO2막의 손상 여부를 평가하기 위한 SEM 사진이다.
본 발명은 과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함함으로써, 몰리브덴계 금속막을 선택적으로 식각할 수 있는 몰리브덴계 금속막 식각액 조성물 및 이를 이용한 박막 트랜지스터의 어레이 형성 방법에 관한 것이다.
이하, 본 발명을 상세하게 설명하도록 한다.
본 발명에 있어서 몰리브덴계 금속막이란 몰리브덴을 포함하는 금속 물질로 형성된 막을 의미한다. 예를 들면, 몰리브덴 또는 몰리브덴 합금으로 형성된 막일 수 있다.
본 발명의 식각액 조성물은 과산화수소, 불소 함유 화합물, 방향족 유기산 또는 그의 염 및 잔량의 물을 포함한다.
과산화수소는 식각에 직접 참여하는 산화제일 뿐만 아니라 불소 함유 화합물의 활성도를 상승시키는 역할을 한다. 과산화수소(H2O2)는 조성물 총 중량에 대하여, 5 내지 25중량%로 포함되고, 바람직하게는 10 내지 20중량%로 포함된다. 함량이 5중량% 미만이면, 식각력이 부족하여 충분한 식각이 이루어지지 않을 수 있으며, 25중량% 초과이면, 식각 속도가 전체적으로 빨라지기 때문에 공정 컨트롤이 어렵고 식각액의 안정성이 감소될 수 있다.
불소 함유 화합물은 물에 해리되어 F-이온을 낼 수 있는 화합물을 의미한다. 상기 불소 함유 화합물은 몰리브덴계 금속막의 식각 속도에 영향을 주는 보조 산화제 성분이며, 식각 과정 중에 발생하는 잔사를 제거하는 성분이다.
불소 함유 화합물은 조성물 총 중량에 대하여, 0.5 내지 1중량%, 바람직하게는 0.1 내지 0.5중량%로 포함될 수 있다. 그 함량이 0.5중량% 미만이면 몰리브덴계 금속막에 대한 식각 속도가 저하되어 부분적으로 식각이 되지 않거나 잔사가 발생할 수 있으며, 1중량% 초과이면 실리콘계 화합물층의 손상이 확대될 수 있다.
불소 함유 화합물은 F-이온을 낼 수 있는 화합물이라면 특별한 제한없이 사용될 수 있다. 예를 들면, HF, NaF, NH4F, NH4BF4, NH4FHF, NaFHF, KF, KHF2, CaF2, AlF3, H2SiF6, HBF4 등을 각각 단독으로 또는 2종 이상 혼합하여 사용할 수 있으며, 바람직하게는 실리콘계 화합물의 손상을 방지하는 측면에서 HF기가 없는 NH4F를 사용할 수 있다.
방향족 유기산 또는 그의 염은 몰리브덴계 금속막의 식각 속도를 조절하고, 구리막 또는 실리콘계 화합물막의 손상을 최소화한다.
방향족 유기산 또는 그의 염의 함량은 조성물 총 중량에 대하여, 0.5 내지 3중량%, 바람직하게는 1 내지 2중량%로 포함될 수 있다. 상기 함량이 0.5중량% 미만으로 포함되면 구리막 또는 실리콘계 화합물막의 손상이 발생할 수 있다. 또한 3중량%를 초과하면 몰리브덴계 금속막의 식각속도가 감소하게 되므로 공정시간 손실이 있을 수 있다.
사용가능한 방향족 유기산 화합물 또는 그의 염으로는 예를 들면, 염은 벤젠술폰산, 벤조산, 아미노벤조산, 살리실산, 니코틴산 등과 이들의 염을 각각 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
방향족 유기산의 염 화합물의 보다 구체적인 예를 들면, 암모늄 벤조에이트, 소듐 벤조에이트, 포타슘 벤조에이트, 메틸 벤조에이트, 에틸 벤조에이트, 벤질 벤조에이트 및 소듐 벤젠술포네이트 등을 각각 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
바람직하게는 벤조산염을 사용할 수 있으며, 보다 바람직하게는 소듐 벤조에이트를 사용할 수 있다.
본 발명에서 사용되는 식각액 조성물에 있어서, 물은 조성물 총 중량이 100 중량%가 되도록 상기 성분들의 함량 외의 잔량으로 포함된다. 상기 물은 특별히 한정하지 않으나, 탈이온수를 이용하는 것이 바람직하다. 그리고, 상기 물은 물속에 이온이 제거된 정도를 보여주는 물의 비저항값이 18㏁·㎝ 이상인 탈이온수를 이용하는 것이 보다 바람직하다.
본 발명에서 사용되는 식각액 조성물은 전술한 성분 이외에 통상의 첨가제를 더 포함할 수 있으며, 예를 들면 계면활성제를 더 포함할 수 있다. 계면활성제는 표면장력을 저하시켜 식각의 균일성을 증가시키는 역할을 한다. 상기 계면활성제는 본 발명에 따른 식각액 조성물에 견딜 수 있고, 상용성이 있는 것이라면 특별히 한정되지 않으나, 음이온성 계면활성제, 양이온성 계면활성제, 양쪽 이온성 계면활성제, 비이온성 계면활성제 및 다가알코올형 계면활성제로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
상기 계면 활성제 외에도 금속 이온 봉쇄제, 및 부식 방지제 등을 첨가제로서 더 포함할 수 있다.
이와 같이 본 발명의 몰리브덴계 금속막 식각용 조성물은 몰리브덴계 금속막을 선택적으로 식각할 수 있으므로, 몰리브덴계 금속으로 화소 전극을 형성하는 박막 트랜지스터의 어레이의 제조에 유용하게 사용될 수 있다.
이에 따라, 본 발명은 박막 트랜지스터의 어레이 형성 방법을 제공한다. 본 발명에 따른 박막 트랜지스터의 어레이 형성 방법의 일 구현예는 a)기판 상에 게이트 전극을 형성하는 단계; b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c)상기 게이트 절연층 상에 반도체층을 형성하는 단계; d)상기 반도체층 상에 소스/드레인 전극을 형성하는 단계; 및 e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하며, 상기 e)단계는 몰리브덴계 금속막으로 이루어진 층을 전술한 본 발명의 식각액 조성물로 식각하는 단계를 포함한다.
상기 (a) 단계는 (a1) 기상증착법이나 스퍼터링(sputtering)법을 이용하여 기판 상에 금속막을 증착시키는 단계; 및 (a2) 상기 금속막을 패터닝하여 게이트 전극을 형성하는 단계를 포함한다.
여기서, 금속막은 알루미늄, 알루미늄합금, 몰리브덴 및 몰리브덴합금으로 이루어진 그룹으로부터 선택되는 하나 이상으로 구성되는 단일막 또는 다층막으로 준비될 수 있다. 금속막을 기판 상에 형성하는 방법과 금속막의 재료는 상기에 예시된 범위로 한정되는 것은 아니다. 예를 들어, 이후 공정에서 비정질 실리콘으로 형성되는 액티브층이 결정화될 때 발생하는 열에 의해 변화하지 않도록 높은 융점을 가지는 금속으로 형성될 수 있다.
(b) 단계에서는 기판 상에 형성된 게이트전극 상부에 질화실리콘(SiNX)을 증착하여 게이트 절연층을 형성한다. 여기서, 게이트 절연층을 질화실리콘(SiNX)으로 형성한다고 설명하였으나 이에 한정되는 것이 아니라 산화실리콘 (SiO2)을 포함하는 각종 무기절연물질 중에서 선택되는 물질을 사용하여 게이트 절연층을 형성할 수 있다.
(c) 단계에서는 게이트 절연층 상에 화학기상증착법(CVD)을 이용하여 반도체층을 형성한다. 즉, 순차적으로 액티브층 (active layer)과 오믹콘택층 (ohmic contact layer)을 형성한 후, 건식식각을 통해 패터닝한다.
여기서, 액티브층은 일반적으로 순수한 비정질 실리콘(a-Si:H)으로 형성하고, 오믹콘택층은 불순물이 포함된 비정질 실리콘(n+ a-Si:H)으로 형성한다. 이러한 액티브층과 오믹콘택층을 형성할 때 화학기상증착법(CVD)을 이용한다고 설명하였으나 이에 한정되는 것은 아니다.
상기 (d) 단계는, (d1) 상기 반도체층 상에 소스 및 드레인전극을 형성하는 단계, 및 (d2) 상기 소스 및 드레인 전극 상에 절연층을 형성하는 단계를 포함한다.
상기 (d1) 단계에서는 오믹콘택층 위에 스퍼터링법을 통해 금속막을 증착하고 식각하여 소스전극과 드레인전극 을 형성한다.
여기서 소스전극과 드레인전극은 구리/몰리브덴합금 이중막으로 마련되는 것이 바람직하다. 다만, 금속막을 형성하는 방법과 금속막의 재료는 상기에서 예시된 것에 한정되는 것은 아니다.
상기 (d2) 단계에서는 소스 전극과 드레인 전극 상에 질화 실리콘(SiNX)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 또는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연물질 그룹 중 선택하여 단층 또는 이중층으로 절연층을 형성할 수 있다. 절연층의 재료는 상기에 예시된 것에 한정되는 것은 아니다.
상기 (e) 단계에서는 상기 드레인전극에 연결된 화소전극을 형성한다.
예컨대, 스퍼터링법을 통해 몰리브덴계 금속막을 증착하고, 본 발명의 식각액 조성물로 식각하여, 화소전극을 형성한다. 상기의 막을 증착하는 방법은 스퍼터링법에 한정되는 것은 아니다. 이와 같은, 액정표시장치용 TFT 어레이 기판 제조방법에 있어서, 본 발명의 몰리브덴계 금속막 식각액 조성물을 사용하여 몰리브덴계 금속막을 식각하는 경우 하부의 구리막 또는 실리콘계 화합물막의 손상을 최소화할 수 있다. 이에 따라, 구리막으로 형성된 데이터 라인에 대한 손상을 최소화시킬 수 있기 때문에, 구동 특성이 향상된 박막 트랜지스터 어레이 기판을 제조할 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 이들 실시예는 본 발명을 예시하는 것일 뿐 첨부된 특허청구범위를 제한하는 것이 아니며, 본 발명의 범주 및 기술사상 범위 내에서 실시예에 대한 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
실시예
하기 표 1에 나타낸 조성에 따라 식각액 조성물을 제조하였다(전체 100중량%).
H2O2 불소 함유 화합물 방향족 유기산 또는 그의 염 탈이온수
종류 함량 종류 함량
실시예1 10 A-1 0.3 C-1 0.5 잔량
실시예2 15 A-1 0.2 C-1 1.0 잔량
실시예3 20 A-1 0.2 C-1 1.5 잔량
실시예4 25 A-1 0.1 C-1 2.0 잔량
실시예5 15 A-1 0.2 C-1 0.5 잔량
실시예6 20 A-2 0.2 C-2 1.0 잔량
실시예7 25 A-3 0.2 C-3 1.0 잔량
비교예1 15 A-1 0.2 C-4 0.5 잔량
비교예2 15 A-1 0.2 C-5 0.5 잔량
비교예3 15 A-1 0.2 C-1 0.1 잔량
비교예4 15 A-1 0.2 C-1 5.0 잔량
A-1: 중불화암모늄
A-2: 중불화칼륨
A-3: 불산

C-1:소듐벤조에이트
C-2:암모늄벤조에이트
C-3:포타슘벤조에이트
C-4:5-아미노테트라졸
C-5:1,2,3-벤조트리아졸
시험예
실시예 및 비교예의 식각액 조성물을 각각 사용하여 막에 대한 식각 공정을 실시하였다. 분사식 식각 방식의 실험장비(모델명: ETCHER(TFT), SEMES사)를 이용하였고, 식각 공정시 식각액 조성물의 온도는 약 35℃ 내외로 하였다. 식각 시간은 식각 온도에 따라서 다를 수 있으나, 몰리브덴계 금속막은 LCD Etching 공정에서 통상 80 내지 100초 정도로 진행하였고, 한편 Cu Damage는 100sec, SiO2 Damage는 200sec로 진행하였다.
상기 식각 공정에서 식각된 몰리브덴계 금속막의 프로파일, Cu Damage, SiO2 Damage의 단면 SEM(Hitachi사 제품, 모델명 S-4700)을 사용하여 검사하였고, 결과를 하기 표2에 기재하였다. 식각공정에 사용된 몰리브덴계 금속막의 경우 Mo-Ti 300Å 박막 기판을 사용하였다.
< 식각 프로파일 평가 기준>
○: 좋음, 배선형성각도(T/A)45~55°
△: 보통, 배선형성각도(40이상~45°미만, 55초과~60°이하)
Х: 나쁨, (식각프로파일: 배선형성각도(40°미만, 60°초과), 배선폭 산포: 10%초과)
Unetch : 식각불가
< 식각 직진성 평가 기준>
○: 좋음(배선폭 산포 5%이하)
△: 보통(배선폭 산포 5% 초과 내지 10%이하)
Х: 나쁨(배선폭 산포: 10%초과)
Unetch : 식각불가
< 구리막 손상 평가 기준>
○: 좋음(Cu Damage 無)
△: 보통(Cu 표면의 Morphology 변화)
Х: 나쁨(Cu가 식각되어 하부막(SiO2)이 드러남)
식각 프로파일 식각 직진성 구리막 손상 SiO2 막 손상
실시예1 ○ ○ ○ <0.1Å/sec
실시예2 ○ ○ ○ <0.1Å/sec
실시예3 ○ ○ ○ <0.1Å/sec
실시예4 ○ ○ ○ <0.1Å/sec
실시예5 ○ ○ ○ <0.1Å/sec
실시예6 ○ ○ ○ <0.1Å/sec
실시예7 ○ ○ ○ <0.1Å/sec
비교예1 ○ ○ △ 3~6 Å/sec
비교예2 ○ ○ ○ 3~6 Å/sec
비교예3 ○ ○ X 3~6 Å/sec
비교예4 △ △ ○ <0.1Å/sec
상기 표 2를 참고하면, 표 2에서 알수 있듯이 실시예들의 식각액 조성물은 모두 양호한 식각 특성을 나타내었다.
참고로, 실시예 2의 식각액 조성물을 이용하여 Mo-Ti 금속막을 식각한 경우의 SEM 사진을 도 2(식각 프로파일 및 직진성), 도 3(구리막 손상 여부) 및 도 4(실리콘계 화합물막 손상 여부)에 나타내었다.
도 2, 도 3 및 도 4를 보면, 실시예 2의 식각액 조성물을 사용한 경우, 식각 프로파일 및 직진성이 우수하고 구리막에 손상이 발생하지 않았음을 알 수 있다. 또한, SiO2막의 경우 0.1Å/sec 이하 수준의 손상 정도를 나타내었다.
하지만, 5-Aminotetrazole을 적용한 비교예 1의 경우 도 5에 나타난 바와 같이 같이 식각 프로파일 및 직진성은 우수하였으나, 도 6과 같이 구리막에는 손상이 발생한 것을 확인하였다. 또한 SiO2막의 경우 도 7과 같이 손상 감소 효과가 전혀 없는 것으로 나타났다.
1,2,3-Benzotriazole을 적용한 비교예 2의 경우에도 식각 프로파일 및 식각 직진성이 우수하였으며 구리막 손상도 나타내지 않았지만, SiO2막의 손상 감소 측면에서는 효과가 없는 것으로 확인됐다.
또한, 방향족 유기산(염) 화합물의 함량이 본 발명의 범위를 벗어나 소량 사용된 비교예 3은 구리막 및 SiO2막에 손상이 발생하였으며, 과량 사용된 비교예 4는 식각 속도가 감소하여 다른 실시예 및 비교예보다 측면 에칭량(side etch)이 감소하였다.

Claims (15)

  1. a)기판 상에 게이트 전극을 형성하는 단계;
    b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계;
    c)상기 게이트 절연층 상에 반도체층을 형성하는 단계;
    d)상기 반도체층 상에 소스/드레인 전극을 형성하는 단계; 및
    e)상기 드레인 전극에 연결된 화소전극을 형성하는 단계를 포함하며,
    상기 e)단계는 몰리브덴계 금속막으로 이루어진 층을 과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함하는 몰리브덴계 금속막 식각액 조성물로 식각하는 단계를 포함하는, 박막 트랜지스터의 어레이 형성 방법.
  2. 청구항 1에 있어서, 상기 박막 트랜지스터 어레이는 데이터 배선으로 구리 배선을 포함하는, 박막 트랜지스터의 어레이 형성 방법.
  3. 청구항 1에 있어서, 상기 몰리브덴계 금속막은 몰리브덴 또는 몰리브덴 합금으로 형성된 막인, 박막 트랜지스터의 어레이 형성 방법.
  4. 청구항 3에 있어서, 상기 몰리브덴 합금은 몰리브덴과 Ti, Ta, Cr, Ni, Nd 및 In으로 이루어진 군에서 선택되는 적어도 1종의 금속과의 합금인, 박막 트랜지스터의 어레이 형성 방법.
  5. 청구항 1에 있어서, 상기 불소 함유 화합물은 HF, NaF, NH4F, NH4BF4, NH4FHF, NaFHF, KF, KHF2, CaF2, AlF3, H2SiF6 및 HBF4로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.
  6. 청구항 1에 있어서, 상기 방향족 유기산 또는 그의 염은 벤젠술폰산, 벤조산, 아미노벤조산, 살리실산, 니코틴산 및 이들의 염으로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.
  7. 청구항 6에 있어서, 상기 방향족 유기산의 염은 암모늄 벤조에이트, 소듐 벤조에이트, 포타슘 벤조에이트, 메틸 벤조에이트, 에틸 벤조에이트, 벤질 벤조에이트 및 소듐 벤젠술포네이트로 이루어진 군에서 선택되는 적어도 1종인, 박막 트랜지스터의 어레이 형성 방법.
  8. 청구항 1에 있어서, 상기 몰리브덴계 금속막 식각액 조성물은 계면활성제, 금속이온 봉쇄제 및 부식방지제로 이루어진 군에서 선택되는 적어도 1종인 첨가제를 더 포함하는, 박막 트랜지스터의 어레이 형성 방법.
  9. 과산화수소 5 내지 25중량%, 불소 함유 화합물 0.05 내지 1중량%, 방향족 유기산 또는 그의 염 0.5 내지 3중량%, 및 잔량의 물을 포함하는 몰리브덴계 금속막 식각액 조성물.
  10. 청구항 9에 있어서, 상기 몰리브덴계 금속막은 몰리브덴 또는 몰리브덴 합금으로 형성된 막인, 몰리브덴계 금속막 식각액 조성물.
  11. 청구항 10에 있어서, 상기 몰리브덴 합금은 몰리브덴과 Ti, Ta, Cr, Ni, Nd 및 In으로 이루어진 군에서 선택되는 적어도 1종의 금속과의 합금인, 몰리브덴계 금속막 식각액 조성물.
  12. 청구항 9에 있어서, 상기 불소 함유 화합물은 HF, NaF, NH4F, NH4BF4, NH4FHF, NaFHF, KF, KHF2, CaF2, AlF3, H2SiF6 및 HBF4로 이루어진 군에서 선택되는 적어도 1종인, 몰리브덴계 금속막 식각액 조성물.
  13. 청구항 9에 있어서, 상기 방향족 유기산 또는 그의 염은 벤젠술폰산, 벤조산, 아미노벤조산, 살리실산, 니코틴산 및 이들의 염으로 이루어진 군에서 선택되는 적어도 1종인, 몰리브덴계 금속막 식각액 조성물.
  14. 청구항 13에 있어서, 상기 방향족 유기산의 염은 암모늄 벤조에이트, 소듐 벤조에이트, 포타슘 벤조에이트, 메틸 벤조에이트, 에틸 벤조에이트, 벤질 벤조에이트 및 소듐 벤젠술포네이트로 이루어진 군에서 선택되는 적어도 1종인, 몰리브덴계 금속막 식각액 조성물.
  15. 청구항 9에 있어서, 계면활성제, 금속이온 봉쇄제 및 부식방지제로 이루어진 군에서 선택되는 적어도 1종인 첨가제를 더 포함하는, 몰리브덴계 금속막 식각액 조성물.
KR1020130161480A 2013-12-23 2013-12-23 박막 트랜지스터의 어레이 형성 방법 KR20150074281A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130161480A KR20150074281A (ko) 2013-12-23 2013-12-23 박막 트랜지스터의 어레이 형성 방법
TW103140359A TWI640655B (zh) 2013-12-23 2014-11-21 製備薄膜電晶體陣列之方法及用於鉬基金屬膜/金屬氧化物膜之蝕刻劑組成物
CN201410815087.8A CN104733383B (zh) 2013-12-23 2014-12-23 薄膜晶体管阵列的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130161480A KR20150074281A (ko) 2013-12-23 2013-12-23 박막 트랜지스터의 어레이 형성 방법

Publications (1)

Publication Number Publication Date
KR20150074281A true KR20150074281A (ko) 2015-07-02

Family

ID=53787445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130161480A KR20150074281A (ko) 2013-12-23 2013-12-23 박막 트랜지스터의 어레이 형성 방법

Country Status (1)

Country Link
KR (1) KR20150074281A (ko)

Similar Documents

Publication Publication Date Title
KR101960342B1 (ko) 식각액 조성물, 이를 이용한 배선 형성 방법 및 어레이 기판의 제조 방법
TWI598467B (zh) 製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法
KR101905195B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
US20160053382A1 (en) Etchant composition
KR20090014750A (ko) 액정표시장치용 어레이 기판의 제조 방법
KR102293675B1 (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102269327B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR101939385B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR101647838B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
US8623773B2 (en) Etchant for metal layer including copper or a copper alloy, method of manufacturing a display substrate using the same and display substrate
KR20090095181A (ko) 금속배선 형성용 식각액 조성물, 이 조성물을 이용한도전막의 패터닝 방법 및 평판 표시 장치의 제조방법
TW202035794A (zh) 蝕刻組合物及利用其的蝕刻方法
TW201324781A (zh) 製造用於液晶顯示器的陣列基板的方法，形成金屬配線的方法，用於金屬氧化物半導體層的蝕刻液組合物，以及用於液晶顯示器的陣列基板
KR20090086694A (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR102028578B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR101342051B1 (ko) 금속배선 형성을 위한 저점도 식각용액
KR20150074281A (ko) 박막 트랜지스터의 어레이 형성 방법
TWI640655B (zh) 製備薄膜電晶體陣列之方法及用於鉬基金屬膜/金屬氧化物膜之蝕刻劑組成物
KR102282955B1 (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR20080107502A (ko) 몰리브덴늄-티타늄 합금막 및 인듐 산화막 식각액 조성물,이를 이용한 식각방법 및 이를 이용한 평판표시장치의제조방법
KR20160090575A (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102384564B1 (ko) 인듐 산화막 및 몰리브덴막용 식각 조성물
KR20150074282A (ko) 박막 트랜지스터의 어레이 형성 방법
KR20180086622A (ko) 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
TWI840532B (zh) 蝕刻組合物及利用其的蝕刻方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application