KR20150072791A - Voltage regulator of low-drop-output - Google Patents

Voltage regulator of low-drop-output Download PDF

Info

Publication number
KR20150072791A
KR20150072791A KR1020130160333A KR20130160333A KR20150072791A KR 20150072791 A KR20150072791 A KR 20150072791A KR 1020130160333 A KR1020130160333 A KR 1020130160333A KR 20130160333 A KR20130160333 A KR 20130160333A KR 20150072791 A KR20150072791 A KR 20150072791A
Authority
KR
South Korea
Prior art keywords
voltage
output
detection
feedback
semiconductor switch
Prior art date
Application number
KR1020130160333A
Other languages
Korean (ko)
Other versions
KR101558063B1 (en
Inventor
이수웅
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130160333A priority Critical patent/KR101558063B1/en
Publication of KR20150072791A publication Critical patent/KR20150072791A/en
Application granted granted Critical
Publication of KR101558063B1 publication Critical patent/KR101558063B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

The present invention relates to a low-drop-output voltage regulator. The voltage regulator comprises: an error amplifying unit which provides a gate signal according to a differential voltage between a reference voltage and a feedback voltage; a semiconductor switch which adjusts an electric current between an input terminal receiving an input voltage and a ground according to the gate signal; a feedback circuit unit which divisionally detects a detection voltage at a detection node between the semiconductor switch and the ground and provides a feedback voltage; a voltage drop unit which is connected between the detection node and an output terminal and drops an output voltage according to an output current provided to the output terminal; and an overcurrent protection circuit which turns off the semiconductor switch when a differential voltage between the detection voltage and the output voltage is higher than a set voltage.

Description

로우 드롭 출력 타입의 전압 레귤레이터{VOLTAGE REGULATOR OF LOW-DROP-OUTPUT}[0001] VOLTAGE REGULATOR OF LOW-DROP-OUTPUT [0002]

본 발명은 로우 드롭 출력 타입의 레귤레이터에 관한 것이다.
The present invention relates to a regulator of a low drop output type.

일반적으로, 이동통신의 지속적인 발전에 따라 이동통신 단말기의 RF 단에서 RF 신호의 출력을 증폭하기 위해 전력 증폭기가 사용되고 있으며, 특히 경박 단소화, 집적화에 적합한 CMOS 기술을 적용한 전력 증폭기에 관해 연구가 활발하게 진행되고 있다.Generally, a power amplifier is used to amplify the output of an RF signal at the RF end of a mobile communication terminal in accordance with the continuous development of mobile communication. Particularly, a power amplifier using CMOS technology suitable for thinning, shortening, and integration is actively studied .

또한, 전력 증폭기의 동작을 안정적으로 제어하기 위해서 전력 증폭기에는 전압 레귤레이터가 이용될 수 있다. 특히 전압 레귤레이터중에서, 전원 전압을 하향 변환할 수 있고, 간단히 설계 가능하고 전류 소모를 줄일 수 있는 로우 드롭 아웃(Low Drop Output: LDO) 타입의 전압 레귤레이터가 이용될 수 있다.In addition, a voltage regulator may be used for the power amplifier in order to stably control the operation of the power amplifier. Particularly, among voltage regulators, a voltage regulator of a low drop output (LDO) type which can downconvert the power supply voltage, and is simple in design and can reduce current consumption, can be used.

이와 같은, LDO는 칩내 다른 회로의 전원전압을 제공하므로 전류 로딩(Loading) 능력이 매우 중요하다. 즉 LDO 전압을 전원전압으로 사용하는 회로에 과전류가 발생하면, LDO 및 LDO와 연결된 다른 회로들에 손상을 발생시킬 확률이 매우 높다. 또한 LDO는 안정도(Stability)를 확보하기 위하여 출력에 큰 캐패시터를 추가하는 경우가 있다. 이때 캐패시터에 충전해야 하는 전류가 증가함에 의해서 순간적인 과전류 뿐아니라 과전압이 발생할 수도 있다.
Since the LDO provides the power supply voltage of other circuits in the chip, the ability to load the current is very important. That is, if an overcurrent occurs in a circuit that uses the LDO voltage as the supply voltage, there is a high probability of causing damage to the LDO and other circuits connected to the LDO. In addition, the LDO may add a large capacitor to its output to ensure stability. At this time, an instantaneous overcurrent as well as an overvoltage may occur due to an increase in the current to be charged in the capacitor.

기존 LDO 타입의 전압 레귤레이터는, 오차 증폭기, PMOS 트랜지스터 및 저항 회로부를 포함할 수 있다.Conventional LDO type voltage regulators may include an error amplifier, a PMOS transistor, and a resistor circuit.

상기 오차 증폭기는, 반전 입력단을 통해 기준전압(Vref)을 입력받으면, 이 기준전압과 동일한 제1 전압이 비반전 입력단에 나타난다.When the error amplifier receives the reference voltage Vref through the inverting input terminal, a first voltage equal to the reference voltage appears at the non-inverting input terminal.

상기 PMOS 트랜지스터는 전원 전압 단에 연결된 소스, 상기 오차 증폭기의 출력단에 연결된 게이트 및 드레인을 포함하고, 상기 오차 증폭기의 출력전압에 따라 동작하며, 상기 오차 증폭기의 출력전압 크기에 대응하는 전류를 제공할 수 있다.The PMOS transistor includes a source connected to the power supply voltage terminal, a gate connected to the output terminal of the error amplifier, and a drain. The PMOS transistor operates in accordance with the output voltage of the error amplifier and provides a current corresponding to the output voltage magnitude of the error amplifier. .

상기 저항 회로부는, 상기 PMOS 트랜지스터의 드레인과 접지 사이에 직렬로 연결된 복수의 저항을 포함하고, 상기 오차 증폭기의 비반전 입력단에 나타나는 제1 전압을 고정 설정된 저항 비율로 증배된 출력 전압이 제공될 수 있다.
Wherein the resistance circuit portion includes a plurality of resistors connected in series between a drain of the PMOS transistor and a ground and a first voltage appearing at a noninverting input terminal of the error amplifier is provided with an output voltage multiplied by a fixed resistance ratio have.

그런데, 기존 LDO 타입의 전압 레귤레이터에서, 출력단으로 과전류가 발생할 수 있는데, 여기서 과전류라 함은 트랜지스터의 신뢰성에 문제를 가할 수 있는 수준의 전류를 의미한다. 이와 같은 과전류가 발생되면, 출력전압은 초기에 매우 불안정하게 20% 이상의 오버슛팅(overshoot)을 나타내고, 전류 또한 수uF의 캐패시터에 단시간에 수십mA의 전류를 충방전하기 위해 매우 큰 전류를 단시간이지만 흐르게 된다.
However, in a conventional LDO type voltage regulator, an overcurrent may be generated at the output terminal. Here, the term "overcurrent" means a current at a level that may cause a problem in reliability of the transistor. When such an overcurrent occurs, the output voltage shows an overshoot of 20% or more in a very unstable state at the beginning, and a very large current is short for charging and discharging several tens mA of current to a capacitor of several uF in a short time Flow.

이에 따라, 과전류를 방지할 수 있는 LDO 타입의 전압 레귤레이터가 연구 및 개발되고 있으며, 그중에서는 입력전압 및 전류에 따라 PMOS 트랜지스터를 제어하는 LDO 타입의 전압 레귤레이터도 있다. Accordingly, an LDO type voltage regulator capable of preventing an overcurrent has been researched and developed. Among them, there is an LDO type voltage regulator which controls a PMOS transistor according to an input voltage and a current.

이러한 기존의 LDO 타입의 전압 레귤레이터에서는, 보다 안정적인 초기 전압 및 전류를 얻을 수 있다.In the conventional LDO type voltage regulator, a more stable initial voltage and current can be obtained.

그러나, 출력전압이나 출력전류에 기초하지 않고, 입력전압에 기초하는 경우에는, 입력전압과 설정된 출력전압간의 차이가 크지 않을 경우에는 오차 증폭기의 옵셋으로 인하여 과전류 발생시 출력전압을 원하는 수준으로 조절할 수 없게 되는 문제점이 있다.However, when the input voltage is not based on the output voltage or the output current and the difference between the input voltage and the set output voltage is not large, the output voltage can not be adjusted to a desired level due to the offset of the error amplifier when an over- .

하기 선행기술문헌에 기재된 특허문헌 1은, 저전압 레귤레이터의 과전류 보호회로에 관한 것으로, 출력전압에 기초해 과전류를 판단하여 과전류 보호 기능을 수행하는 기술적 사항을 개시하고 있지 않다.
Patent Document 1 described in the following prior art documents relates to an overcurrent protection circuit for a low voltage regulator and does not disclose technical matters for determining an overcurrent based on an output voltage to perform an overcurrent protection function.

한국 특허공개공보 제2010-0083871호Korean Patent Laid-Open Publication No. 2010-0083871

본 발명은, 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 낮은 입력전압인 경우에도 출력전압에 기초해 과전류 보호 기능을 수행할 수 있는 로우 드롭 출력 타입의 레귤레이터를 제공한다.
The present invention provides a regulator of a low drop output type capable of performing an overcurrent protection function based on an output voltage even in the case of a low input voltage.

본 발명의 제1 기술적인 측면으로써, 본 발명은, 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부; 상기 게이트 신호에 따라 입력 전압을 입력받는 입력단과 접지간의 전류를 조절하는 반도체 스위치; 상기 반도체 스위치와 접지간의 검출노드에서 검출전압을 분할 검출하여 피드백 전압을 제공하는 피드백 회로부; 상기 검출노드와 출력단사이에 접속되어, 상기 출력단으로 제공되는 출력전류에 따라 출력전압을 강하시키는 전압 강하부; 및 상기 검출전압과 출력전압의 차전압이 설정 전압보다 크면 상기 반도체 스위치를 오프시키는 과전류 보호 회로부; 를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터를 제안한다.
According to a first technical aspect of the present invention, there is provided an error amplifier comprising: an error amplifier for providing a gate signal according to a difference voltage between a reference voltage and a feedback voltage; A semiconductor switch for adjusting a current between an input terminal and an earth ground according to the gate signal; A feedback circuit for detecting a detection voltage at a detection node between the semiconductor switch and the ground to provide a feedback voltage; A voltage drop lower part connected between the detection node and the output terminal and dropping the output voltage according to an output current provided to the output terminal; And an overcurrent protection circuit for turning off the semiconductor switch if the difference voltage between the detection voltage and the output voltage is greater than a set voltage; A voltage regulator of a low drop output type is proposed.

또한, 본 발명의 제2 기술적인 측면으로써, 본 발명은, 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부; 상기 게이트 신호에 따라 입력 전압을 입력받는 입력단과 접지간의 전류를 조절하는 반도체 스위치; 상기 반도체 스위치와 접지간의 검출노드에서 검출전압을 분할 검출하여 피드백 전압을 제공하는 피드백 회로부; 상기 검출노드와 출력단사이에 접속되어, 상기 출력단으로 제공되는 출력전류에 따라 출력전압을 강하(드롭)시키는 전압 강하부; 및 상기 검출전압과 출력전압의 차전압에 따라 상기 반도체 스위치를 제어하는 과전류 보호 회로부; 를 포함하고, 상기 과전류 보호 회로부는, 상기 출력전압이 상기 검출전압보다 상기 설정전압보다 낮으면 상기 반도체 스위치의 게이트에 상기 검출전압을 제공하여, 성기 반도체 스위치를 턴오프시키는 로우 드롭 출력 타입의 전압 레귤레이터를 제안한다.According to a second technical aspect of the present invention, the present invention provides an error amplifier comprising: an error amplifier for providing a gate signal according to a difference voltage between a reference voltage and a feedback voltage; A semiconductor switch for adjusting a current between an input terminal and an earth ground according to the gate signal; A feedback circuit for detecting a detection voltage at a detection node between the semiconductor switch and the ground to provide a feedback voltage; A voltage lower part connected between the detection node and the output terminal and dropping the output voltage according to an output current provided to the output terminal; And an overcurrent protection circuit for controlling the semiconductor switch according to a difference voltage between the detection voltage and the output voltage; Wherein the overcurrent protection circuit part supplies the detection voltage to the gate of the semiconductor switch when the output voltage is lower than the set voltage to set the voltage of the low drop output type that turns off the genetic semiconductor switch Regulator.

본 발명의 제1 및 제2 기술적인 측면에서, 상기 전압 강하부는, 상기 검출노드와 출력단사이에 접속된 저항을 포함할 수 있다.In the first and second technical aspects of the present invention, the voltage drop section may include a resistor connected between the detection node and the output terminal.

상기 과전류 보호 회로부는, 상기 검출전압을 제공받는 소스, 상기 출력전압을 입력받는 게이트 및 상기 반도체 스위치의 게이트에 연결된 드레인을 갖는 제2 PMOS 트랜지스터를 포함할 수 있다.
The overcurrent protection circuit may include a second PMOS transistor having a source receiving the detection voltage, a gate receiving the output voltage, and a drain coupled to a gate of the semiconductor switch.

또한, 본 발명의 제3 기술적인 측면으로써, 본 발명은, 기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부; 상기 게이트 신호에 따라 입력 전압을 입력받는 입력단과 접지간의 전류를 조절하는 반도체 스위치; 상기 반도체 스위치와 접지간의 검출노드에서 검출전압을 분할 검출하여 피드백 전압을 제공하는 피드백 회로부; 상기 검출노드와 출력단사이에 접속되어, 상기 출력단으로 제공되는 출력전류에 따라 출력전압을 강하(드롭)시키는 전압 강하부; 및 상기 검출전압과 출력전압의 차전압이 설정 전압보다 크면 상기 반도체 스위치를 오프시키는 과전류 보호 회로부; 를 포함하고, 상기 전압 강하부는, 상기 검출노드와 출력단사이에 접속된 저항을 포함하고, 상기 과전류 보호 회로부는, 상기 검출전압을 제공받는 소스, 상기 출력전압을 입력받는 게이트 및 상기 반도체 스위치의 게이트에 연결된 드레인을 갖는 제2 PMOS 트랜지스터를 포함하여, 상기 제2 PMOS 트랜지스터는, 상기 출력전압이 상기 검출전압보다 턴온전압보다 낮으면 턴온되어 상기 반도체 스위치의 게이트에 상기 검출전압을 제공하여, 성기 반도체 스위치를 턴오프시키는 로우 드롭 출력 타입의 전압 레귤레이터를 제안한다.According to a third aspect of the present invention, the present invention provides an error amplifier comprising: an error amplifier for providing a gate signal according to a difference voltage between a reference voltage and a feedback voltage; A semiconductor switch for adjusting a current between an input terminal and an earth ground according to the gate signal; A feedback circuit for detecting a detection voltage at a detection node between the semiconductor switch and the ground to provide a feedback voltage; A voltage lower part connected between the detection node and the output terminal and dropping the output voltage according to an output current provided to the output terminal; And an overcurrent protection circuit for turning off the semiconductor switch if the difference voltage between the detection voltage and the output voltage is greater than a set voltage; Wherein the voltage drop unit includes a resistor connected between the detection node and the output terminal, and the overcurrent protection circuit unit includes: a source to which the detection voltage is supplied; a gate to receive the output voltage; And the second PMOS transistor is turned on when the output voltage is lower than the turn-on voltage to provide the detection voltage to the gate of the semiconductor switch, A voltage regulator of the low drop output type which turns off the switch is proposed.

본 발명의 제1 내지 제3 기술적인 측면에서, 상기 오차 증폭부는, 상기 기준전압을 입력받는 반전 입력단과, 상기 피드백 전압을 입력받는 비반전 입력단과, 상기 게이트 신호를 제공하기 위해 상기 반도체 스위치에 연결된 출력단을 갖는 연산 증폭기를 포함하고, 상기 게이트 신호는, 상기 기준 전압과 상기 피드백 전압과의 차 전압의 크기에 대응되는 레벨을 갖도록 이루어질 수 있다.In the first to third technical aspects of the present invention, the error amplifier may further include: an inverting input terminal receiving the reference voltage; a non-inverting input terminal receiving the feedback voltage; And an operational amplifier having a connected output terminal, wherein the gate signal may have a level corresponding to a magnitude of a difference voltage between the reference voltage and the feedback voltage.

상기 반도체 스위치는, 상기 입력 전압 단에 연결된 소스와, 상기 오차 증폭부의 출력단에 연결된 게이트와, 상기 피드백 회로부에 연결된 드레인을 갖는 제1 PMOS 트랜지스터를 포함하고, 상기 PMOS 트랜지스터는, 상기 게이트 신호에 따라 소스-드레인 전류를 조절하도록 이루어질 수 있다.Wherein the semiconductor switch includes a first PMOS transistor having a source connected to the input voltage terminal, a gate connected to an output terminal of the error amplifier, and a drain connected to the feedback circuit portion, To adjust the source-drain current.

상기 피드백 회로부는, 상기 검출노드와 접지 사이에 연결된 적어도 2개의 제1 검출 저항 및 제2 검출 저항을 포함하고, 상기 제1 검출 저항 및 제2 검출 저항의 피드백 노드에서 상기 피드백 전압을 제공하도록 이루어질 수 있다.
Wherein the feedback circuit portion includes at least two first detection resistors and a second detection resistor connected between the detection node and ground and configured to provide the feedback voltage at a feedback node of the first detection resistor and the second detection resistor .

본 발명에 의하면, 낮은 입력전압인 경우에도 출력전압에 기초해 과전류 보호 기능을 수행하도록 함으로써, 오차 증폭기의 옵셋을 줄일 수 있고, 과전류 제어를 안정적으로 수행할 수 있다.
According to the present invention, even when the input voltage is low, the overcurrent protection function is performed based on the output voltage, so that the offset of the error amplifier can be reduced and the overcurrent control can be stably performed.

도 1은 본 발명의 실시 예에 따른 전압 레귤레이터의 블록도이다.
도 2는 본 발명의 실시 예에 따른 전압 레귤레이터의 회로도이다.
도 3은 본 발명의 실시 예에 따른 입력전류의 예시도이다.
도 4는 본 발명의 실시 예에 따른 출력전압의 예시도이다.
도 5는 본 발명의 실시 예에 따른 출력전류의 예시도이다.1 is a block diagram of a voltage regulator according to an embodiment of the present invention.
2 is a circuit diagram of a voltage regulator according to an embodiment of the present invention.
3 is an illustration of an input current according to an embodiment of the present invention.
4 is an illustration of an output voltage according to an embodiment of the present invention.
5 is an exemplary view of an output current according to an embodiment of the present invention.

이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.It should be understood that the present invention is not limited to the embodiments described and that various changes may be made without departing from the spirit and scope of the present invention.

또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 여러 가지 새로운 실시 예가 이루어질 수 있다.In addition, in each embodiment of the present invention, the structure, shape, and numerical values described as an example are merely examples for helping understanding of the technical matters of the present invention, so that the spirit and scope of the present invention are not limited thereto. It should be understood that various changes may be made without departing from the spirit of the invention. The embodiments of the present invention may be combined with one another to form various new embodiments.

그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
In the drawings referred to in the present invention, components having substantially the same configuration and function as those of the present invention will be denoted by the same reference numerals.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.

도 1은 본 발명의 실시 예에 따른 전압 레귤레이터의 블록도이고, 도 2는 본 발명의 실시 예에 따른 전압 레귤레이터의 회로도이다.
FIG. 1 is a block diagram of a voltage regulator according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a voltage regulator according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 실시 예에 따른 전압 레귤레이터는, 오차 증폭부(100), 반도체 스위치(200), 피드백 회로부(300), 전압 강하부(400) 및 과전류 보호 회로부(500)를 포함할 수 있다.
1 and 2, a voltage regulator according to an embodiment of the present invention includes an error amplifier 100, a semiconductor switch 200, a feedback circuit unit 300, a voltage lower part 400 and an overcurrent protection circuit part 500).

상기 오차 증폭부(100)는, 기준 전압(Vref)과 피드백 전압(Vfb)과의 차 전압에 따라 게이트 신호(SG)를 상기 반도체 스위치(200)에 제공할 수 있다.The error amplifier 100 may provide the gate signal SG to the semiconductor switch 200 according to the difference between the reference voltage Vref and the feedback voltage Vfb.

예를 들어, 상기 오차 증폭부(100)는, 상기 기준전압(Vref)을 입력받는 반전 입력단과, 상기 피드백 전압(Vfb)을 입력받는 비반전 입력단과, 상기 게이트 신호(SG)를 제공하기 위해 상기 반도체 스위치(200)에 연결된 출력단을 갖는 연산 증폭기(OP1)를 포함할 수 있다. For example, the error amplifier 100 may include an inverting input terminal receiving the reference voltage Vref, a non-inverting input terminal receiving the feedback voltage Vfb, And an operational amplifier (OP1) having an output terminal connected to the semiconductor switch (200).

이때, 상기 연산 증폭기(OP1)는, 상기 기준전압(Vref)과 상기 피드백 전압(Vfb)의 차전압에 해당되는 레벨을 갖는 게이트 신호(SG)를 제공하여, 상기 기준전압(Vref)과 상기 피드백 전압(Vfb)이 같아지도록 제어한다.
At this time, the operational amplifier OP1 provides a gate signal SG having a level corresponding to the difference voltage between the reference voltage Vref and the feedback voltage Vfb, so that the reference voltage Vref and the feedback So that the voltage Vfb is equalized.

상기 반도체 스위치(200)는, 상기 게이트 신호(SG)에 따라 입력 전압(Vin)을 입력받는 입력단(IN)과 접지간의 전류를 조절할 수 있다.The semiconductor switch 200 may adjust a current between an input terminal IN and an earth ground according to the gate signal SG.

예를 들어, 상기 반도체 스위치(200)는, 상기 입력 전압 단(IN)에 연결된 소스와, 상기 오차 증폭부(100)의 출력단에 연결된 게이트와, 상기 피드백 회로부(300)에 연결된 드레인을 갖는 제1 PMOS 트랜지스터(PM1)를 포함할 수 있다.For example, the semiconductor switch 200 includes a source connected to the input voltage terminal IN, a gate connected to the output terminal of the error amplifier 100, and a drain connected to the feedback circuit unit 300. 1 PMOS transistor PM1.

이때, 상기 PMOS 트랜지스터(PM1)는, 상기 게이트 신호(SG)에 따라 소스-드레인 전류를 조절할 수 있다.
At this time, the PMOS transistor PM1 can adjust the source-drain current according to the gate signal SG.

상기 피드백 회로부(300)는, 상기 반도체 스위치(200)와 접지간의 검출노드(Nd)에서 검출전압(Vdet)을 분할 검출하여 피드백 전압(Vfb)을 상기 오차 증폭부(100)에 제공할 수 있다.The feedback circuit unit 300 may detect the detection voltage Vdet at the detection node Nd between the semiconductor switch 200 and the ground and provide the feedback voltage Vfb to the error amplifier unit 100 .

예를 들어, 상기 피드백 회로부(300)는, 상기 검출노드(Nd)와 접지 사이에 연결된 적어도 2개의 제1 검출 저항(R1) 및 제2 검출 저항(R2)을 포함할 수 있다.For example, the feedback circuit unit 300 may include at least two first detection resistors R1 and a second detection resistor R2 connected between the detection node Nd and ground.

상기 제1 검출 저항(R1) 및 제2 검출 저항(R2)의 피드백 노드(Nf)에서 상기 피드백 전압(Vfb)이 제공될 수 있다. 여기서, 상기 제1 검출 저항(R1) 및 제2 검출 저항(R2)의 저항값을 동일하게 설정하면, 상기 피드백 전압(Vfb)은 상기 검출전압(Vdet)의 1/2 크기에 해당될 수 있고, 환언하면, 상기 검출전압(Vdet)은 상기 피드백 전압(Vfb)의 2배 전압이 될 수 있다.
The feedback voltage Vfb may be provided at the feedback node Nf of the first detection resistor R1 and the second detection resistor R2. Here, if the resistance values of the first detection resistor R1 and the second detection resistor R2 are set to the same value, the feedback voltage Vfb may correspond to 1/2 of the detection voltage Vdet In other words, the detection voltage Vdet may be twice the feedback voltage Vfb.

상기 전압 강하부(400)는, 상기 검출노드(Nd)와 출력단(OUT)사이에 접속되어, 상기 출력단(OUT)으로 제공되는 출력전류(Io)에 따라 전압을 강하(드롭)시킬 수 있다.The voltage lower part 400 is connected between the detection node Nd and the output terminal OUT and can drop the voltage according to the output current Io provided to the output terminal OUT.

이에 따라, 상기 검출노드(Nd)에서 상기 출력단(OUT)으로 제공되는 출력전류(Io)가 증가하면 전압강하가 상승하게 되어, 결국 상기 검출전압(Vdet)과 출력전압(Vout)의 차전압이 상승하게 된다.Accordingly, when the output current Io supplied from the detection node Nd to the output terminal OUT increases, the voltage drop increases. As a result, the difference voltage between the detection voltage Vdet and the output voltage Vout .

예를 들어, 상기 전압 강하부(400)는, 상기 검출노드(Nd)와 출력단(OUT)사이에 접속된 저항(Rdet)을 포함할 수 있다.
For example, the voltage lower portion 400 may include a resistor Rdet connected between the detection node Nd and the output OUT.

이때, 상기 과전류 보호 회로부(500)는, 상기 검출전압(Vdet)과 출력전압(Vout)의 차전압에 따라 상기 반도체 스위치(200)를 제어할 수 있다.At this time, the overcurrent protection circuit unit 500 can control the semiconductor switch 200 according to the difference voltage between the detection voltage Vdet and the output voltage Vout.

예를 들어, 상기 검출전압(Vdet)과 출력전압(Vout)의 차전압이 설정 전압보다 크면, 과전류 발생으로 판단될 수 있으며, 이 경우에는 상기 반도체 스위치(200)를 오프시킬 수 있다.For example, if the difference voltage between the detection voltage Vdet and the output voltage Vout is larger than the set voltage, it can be determined that an overcurrent is generated. In this case, the semiconductor switch 200 can be turned off.

환언하면, 상기 과전류 보호 회로부(500)는, 상기 출력전압(Vout)이 상기 검출전압(Vdet)보다 상기 설정전압보다 낮으면 상기 반도체 스위치(200)의 게이트에 상기 검출전압(Vdet)을 제공하여, 성기 반도체 스위치(200)를 턴오프시킬 수 있다.
In other words, if the output voltage Vout is lower than the detection voltage Vdet, the overcurrent protection circuit unit 500 provides the detection voltage Vdet to the gate of the semiconductor switch 200 , The genitalsemiconductor switch 200 can be turned off.

또한, 도 2를 참조하면, 상기 과전류 보호 회로부(500)는, 상기 검출전압(Vdet)을 제공받는 소스, 상기 출력전압(Vout)을 입력받는 게이트 및 상기 반도체 스위치(200)의 게이트에 연결된 드레인을 갖는 제2 PMOS 트랜지스터(PM2)를 포함할 수 있다.2, the overcurrent protection circuit 500 includes a source receiving the detection voltage Vdet, a gate receiving the output voltage Vout, and a drain coupled to the gate of the semiconductor switch 200. [ And a second PMOS transistor PM2 having a second PMOS transistor PM2.

이때, 상기 제2 PMOS 트랜지스터(PM2)는, 상기 출력전압(Vout)이 상기 검출전압(Vdet)보다 턴온전압보다 낮으면 턴온되어 상기 반도체 스위치(200)의 게이트에 상기 검출전압(Vdet)을 제공하여, 성기 반도체 스위치(200)를 턴오프시킬 수 있다.
The second PMOS transistor PM2 is turned on when the output voltage Vout is lower than the turn-on voltage Vdet to provide the detection voltage Vdet to the gate of the semiconductor switch 200 So that the genital semen semiconductor switch 200 can be turned off.

도 3은 본 발명의 실시 예에 따른 입력전류의 예시도이고, 도 4는 본 발명의 실시 예에 따른 출력전압의 예시도이며, 도 5는 본 발명의 실시 예에 따른 출력전류의 예시도이다.FIG. 3 is a view illustrating an input current according to an exemplary embodiment of the present invention, FIG. 4 is an exemplary view of an output voltage according to an exemplary embodiment of the present invention, and FIG. 5 is an exemplary view of an output current according to an exemplary embodiment of the present invention .

도 3에 도시한 바와 같은 입력전압이 로딩된 경우에, 출력전압 및 출력전류 각각은 도 4 및 도 5에 도시한 바와 같이 되었으며, 도 3 내지 도 5를 참조하면, 기존 레귤레이터에서는 출력전압 및 출력전류가 순간적으로 높은 변동이 있었으나, 본 발명의 실시 예에 따른 레귤레이터에 의하면 높다 안정된 출력전압 및 출력전류를 보이고 있다.
When the input voltage as shown in Fig. 3 is loaded, the output voltage and the output current are respectively as shown in Figs. 4 and 5, and with reference to Figs. 3 to 5, in the conventional regulator, Although the current fluctuates instantaneously, the regulator according to the embodiment of the present invention shows a high and stable output voltage and output current.

100: 오차 증폭부
200: 반도체 스위치
300: 피드백 회로부
400: 전압 강하부
500: 과전류 보호 회로부
OP1: 연산 증폭기
PM1: 제1 PMOS 트랜지스터
PM2: 제2 PMOS 트랜지스터
Vref: 기준 전압
Vfb: 피드백 전압
SG: 게이트 신호
Vin: 입력 전압
Vdet: 검출전압
Vfb: 피드백 전압
Vout: 출력전압
Nd: 검출노드
IN: 입력단
OUT: 출력단
Io: 출력전류
R1,R2: 제1 및 제2 검출 저항
Rdet: 저항100:
200: semiconductor switch
300: feedback circuit
400: voltage lower part
500: Overcurrent protection circuit
OP1: Op Amp
PM1: first PMOS transistor
PM2: Second PMOS transistor
Vref: Reference voltage
Vfb: Feedback voltage
SG: gate signal
Vin: Input voltage
Vdet: detection voltage
Vfb: Feedback voltage
Vout: Output voltage
Nd: detection node
IN: input stage
OUT: Output stage
Io: Output current
R1, R2: first and second detection resistors
Rdet: Resistance

Claims (16)

기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부;
상기 게이트 신호에 따라 입력 전압을 입력받는 입력단과 접지간의 전류를 조절하는 반도체 스위치;
상기 반도체 스위치와 접지간의 검출노드에서 검출전압을 분할 검출하여 피드백 전압을 제공하는 피드백 회로부;
상기 검출노드와 출력단사이에 접속되어, 상기 출력단으로 제공되는 출력전류에 따라 출력전압을 강하(드롭)시키는 전압 강하부; 및
상기 검출전압과 출력전압의 차전압이 설정 전압보다 크면 상기 반도체 스위치를 오프시키는 과전류 보호 회로부;
를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터.
An error amplifier for providing a gate signal according to a difference voltage between a reference voltage and a feedback voltage;
A semiconductor switch for adjusting a current between an input terminal and an earth ground according to the gate signal;
A feedback circuit for detecting a detection voltage at a detection node between the semiconductor switch and the ground to provide a feedback voltage;
A voltage lower part connected between the detection node and the output terminal and dropping the output voltage according to an output current provided to the output terminal; And
An overcurrent protection circuit for turning off the semiconductor switch if the difference voltage between the detection voltage and the output voltage is greater than a set voltage;
Voltage regulator of the low drop output type.
제1항에 있어서, 상기 오차 증폭부는,
상기 기준전압을 입력받는 반전 입력단과, 상기 피드백 전압을 입력받는 비반전 입력단과, 상기 게이트 신호를 제공하기 위해 상기 반도체 스위치에 연결된 출력단을 갖는 연산 증폭기를 포함하고,
상기 게이트 신호는, 상기 기준 전압과 상기 피드백 전압과의 차 전압의 크기에 대응되는 레벨을 갖는 로우 드롭 출력 타입의 전압 레귤레이터.
The apparatus of claim 1, wherein the error amplifier comprises:
And an operational amplifier having an inverting input for receiving the reference voltage, a non-inverting input for receiving the feedback voltage, and an output connected to the semiconductor switch for providing the gate signal,
And the gate signal has a level corresponding to a magnitude of a difference voltage between the reference voltage and the feedback voltage.
제1항에 있어서, 상기 반도체 스위치는,
상기 입력 전압 단에 연결된 소스와, 상기 오차 증폭부의 출력단에 연결된 게이트와, 상기 피드백 회로부에 연결된 드레인을 갖는 제1 PMOS 트랜지스터를 포함하고,
상기 PMOS 트랜지스터는, 상기 게이트 신호에 따라 소스-드레인 전류를 조절하는 로우 드롭 출력 타입의 전압 레귤레이터.
2. The semiconductor device according to claim 1,
A first PMOS transistor having a source connected to the input voltage terminal, a gate connected to the output terminal of the error amplifier, and a drain connected to the feedback circuit,
Wherein the PMOS transistor regulates a source-drain current in accordance with the gate signal.
제1항에 있어서, 상기 피드백 회로부는,
상기 검출노드와 접지 사이에 연결된 적어도 2개의 제1 검출 저항 및 제2 검출 저항을 포함하고,
상기 제1 검출 저항 및 제2 검출 저항의 피드백 노드에서 상기 피드백 전압을 제공하는 로우 드롭 출력 타입의 전압 레귤레이터.
2. The image pickup apparatus according to claim 1,
At least two first detection resistors and a second detection resistor connected between the detection node and ground,
And a low drop output type voltage regulator providing the feedback voltage at a feedback node of the first sense resistor and the second sense resistor.
제1항에 있어서, 상기 전압 강하부는,
상기 검출노드와 출력단 사이에 접속된 저항을 포함하는 로우 드롭 출력 타입의 전압 레귤레이터.
The voltage drop circuit according to claim 1,
And a resistor connected between the detection node and the output terminal.
제1항에 있어서, 상기 과전류 보호 회로부는,
상기 검출전압을 제공받는 소스, 상기 출력전압을 입력받는 게이트 및 상기 반도체 스위치의 게이트에 연결된 드레인을 갖는 제2 PMOS 트랜지스터를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터.
The overcurrent protection circuit according to claim 1,
And a second PMOS transistor having a source receiving the detection voltage, a gate receiving the output voltage, and a drain coupled to a gate of the semiconductor switch.
기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부;
상기 게이트 신호에 따라 입력 전압을 입력받는 입력단과 접지간의 전류를 조절하는 반도체 스위치;
상기 반도체 스위치와 접지간의 검출노드에서 검출전압을 분할 검출하여 피드백 전압을 제공하는 피드백 회로부;
상기 검출노드와 출력단사이에 접속되어, 상기 출력단으로 제공되는 출력전류에 따라 출력전압을 강하(드롭)시키는 전압 강하부; 및
상기 검출전압과 출력전압의 차전압에 따라 상기 반도체 스위치를 제어하는 과전류 보호 회로부; 를 포함하고,
상기 과전류 보호 회로부는, 상기 출력전압이 상기 검출전압보다 상기 설정전압보다 낮으면 상기 반도체 스위치의 게이트에 상기 검출전압을 제공하여, 성기 반도체 스위치를 턴오프시키는 로우 드롭 출력 타입의 전압 레귤레이터.
An error amplifier for providing a gate signal according to a difference voltage between a reference voltage and a feedback voltage;
A semiconductor switch for adjusting a current between an input terminal and an earth ground according to the gate signal;
A feedback circuit for detecting a detection voltage at a detection node between the semiconductor switch and the ground to provide a feedback voltage;
A voltage lower part connected between the detection node and the output terminal and dropping the output voltage according to an output current provided to the output terminal; And
An overcurrent protection circuit for controlling the semiconductor switch according to a difference voltage between the detection voltage and the output voltage; Lt; / RTI >
And the overcurrent protection circuit part supplies the detection voltage to the gate of the semiconductor switch when the output voltage is lower than the set voltage to turn off the genuine semiconductor switch.
제7항에 있어서, 상기 오차 증폭부는,
상기 기준전압을 입력받는 반전 입력단과, 상기 피드백 전압을 입력받는 비반전 입력단과, 상기 게이트 신호를 제공하기 위해 상기 반도체 스위치에 연결된 출력단을 갖는 연산 증폭기를 포함하고,
상기 게이트 신호는, 상기 기준 전압과 상기 피드백 전압과의 차 전압의 크기에 대응되는 레벨을 갖는 로우 드롭 출력 타입의 전압 레귤레이터.
8. The apparatus of claim 7,
And an operational amplifier having an inverting input for receiving the reference voltage, a non-inverting input for receiving the feedback voltage, and an output connected to the semiconductor switch for providing the gate signal,
And the gate signal has a level corresponding to a magnitude of a difference voltage between the reference voltage and the feedback voltage.
제7항에 있어서, 상기 반도체 스위치는,
상기 입력 전압 단에 연결된 소스와, 상기 오차 증폭부의 출력단에 연결된 게이트와, 상기 피드백 회로부에 연결된 드레인을 갖는 제1 PMOS 트랜지스터를 포함하고,
상기 PMOS 트랜지스터는, 상기 게이트 신호에 따라 소스-드레인 전류를 조절하는 로우 드롭 출력 타입의 전압 레귤레이터.
8. The semiconductor device according to claim 7,
A first PMOS transistor having a source connected to the input voltage terminal, a gate connected to the output terminal of the error amplifier, and a drain connected to the feedback circuit,
Wherein the PMOS transistor regulates a source-drain current in accordance with the gate signal.
제7항에 있어서, 상기 피드백 회로부는,
상기 검출노드와 접지 사이에 연결된 적어도 2개의 제1 검출 저항 및 제2 검출 저항을 포함하고,
상기 제1 검출 저항 및 제2 검출 저항의 피드백 노드에서 상기 피드백 전압을 제공하는 로우 드롭 출력 타입의 전압 레귤레이터.
8. The apparatus according to claim 7,
At least two first detection resistors and a second detection resistor connected between the detection node and ground,
And a low drop output type voltage regulator providing the feedback voltage at a feedback node of the first sense resistor and the second sense resistor.
제7항에 있어서, 상기 전압 강하부는,
상기 검출노드와 출력단사이에 접속된 저항을 포함하는 로우 드롭 출력 타입의 전압 레귤레이터.
8. The voltage regulator according to claim 7,
And a resistor connected between the detection node and the output terminal.
제7항에 있어서, 상기 과전류 보호 회로부는,
상기 검출전압을 제공받는 소스, 상기 출력전압을 입력받는 게이트 및 상기 반도체 스위치의 게이트에 연결된 드레인을 갖는 제2 PMOS 트랜지스터를 포함하는 로우 드롭 출력 타입의 전압 레귤레이터.
8. The overcurrent protection circuit according to claim 7,
And a second PMOS transistor having a source receiving the detection voltage, a gate receiving the output voltage, and a drain coupled to a gate of the semiconductor switch.
기준 전압과 피드백 전압과의 차 전압에 따라 게이트 신호를 제공하는 오차 증폭부;
상기 게이트 신호에 따라 입력 전압을 입력받는 입력단과 접지간의 전류를 조절하는 반도체 스위치;
상기 반도체 스위치와 접지간의 검출노드에서 검출전압을 분할 검출하여 피드백 전압을 제공하는 피드백 회로부;
상기 검출노드와 출력단사이에 접속되어, 상기 출력단으로 제공되는 출력전류에 따라 출력전압을 강하(드롭)시키는 전압 강하부; 및
상기 검출전압과 출력전압의 차전압이 설정 전압보다 크면 상기 반도체 스위치를 오프시키는 과전류 보호 회로부; 를 포함하고,
상기 전압 강하부는, 상기 검출노드와 출력단사이에 접속된 저항을 포함하고,
상기 과전류 보호 회로부는, 상기 검출전압을 제공받는 소스, 상기 출력전압을 입력받는 게이트 및 상기 반도체 스위치의 게이트에 연결된 드레인을 갖는 제2 PMOS 트랜지스터를 포함하여, 상기 제2 PMOS 트랜지스터는, 상기 출력전압이 상기 검출전압보다 턴온전압보다 낮으면 턴온되어 상기 반도체 스위치의 게이트에 상기 검출전압을 제공하여, 성기 반도체 스위치를 턴오프시키는 로우 드롭 출력 타입의 전압 레귤레이터.
An error amplifier for providing a gate signal according to a difference voltage between a reference voltage and a feedback voltage;
A semiconductor switch for adjusting a current between an input terminal and an earth ground according to the gate signal;
A feedback circuit for detecting a detection voltage at a detection node between the semiconductor switch and the ground to provide a feedback voltage;
A voltage lower part connected between the detection node and the output terminal and dropping the output voltage according to an output current provided to the output terminal; And
An overcurrent protection circuit for turning off the semiconductor switch if the difference voltage between the detection voltage and the output voltage is greater than a set voltage; Lt; / RTI >
Wherein the voltage drop section includes a resistor connected between the detection node and the output terminal,
The overcurrent protection circuit portion includes a second PMOS transistor having a source receiving the detection voltage, a gate receiving the output voltage, and a drain coupled to a gate of the semiconductor switch, wherein the second PMOS transistor has the output voltage Is turned on when the detected voltage is lower than the turn-on voltage and provides the detection voltage to the gate of the semiconductor switch to turn off the genuine semiconductor switch.
제13항에 있어서, 상기 오차 증폭부는,
상기 기준전압을 입력받는 반전 입력단과, 상기 피드백 전압을 입력받는 비반전 입력단과, 상기 게이트 신호를 제공하기 위해 상기 반도체 스위치에 연결된 출력단을 갖는 연산 증폭기를 포함하고,
상기 게이트 신호는, 상기 기준 전압과 상기 피드백 전압과의 차 전압의 크기에 대응되는 레벨을 갖는 로우 드롭 출력 타입의 전압 레귤레이터.
14. The apparatus of claim 13, wherein the error amplifier comprises:
And an operational amplifier having an inverting input for receiving the reference voltage, a non-inverting input for receiving the feedback voltage, and an output connected to the semiconductor switch for providing the gate signal,
And the gate signal has a level corresponding to a magnitude of a difference voltage between the reference voltage and the feedback voltage.
제13항에 있어서, 상기 반도체 스위치는,
상기 입력 전압 단에 연결된 소스와, 상기 오차 증폭부의 출력단에 연결된 게이트와, 상기 피드백 회로부에 연결된 드레인을 갖는 제1 PMOS 트랜지스터를 포함하고,
상기 PMOS 트랜지스터는, 상기 게이트 신호에 따라 소스-드레인 전류를 조절하는 로우 드롭 출력 타입의 전압 레귤레이터.
14. The semiconductor switch according to claim 13,
A first PMOS transistor having a source connected to the input voltage terminal, a gate connected to the output terminal of the error amplifier, and a drain connected to the feedback circuit,
Wherein the PMOS transistor regulates a source-drain current in accordance with the gate signal.
제13항에 있어서, 상기 피드백 회로부는,
상기 검출노드와 접지 사이에 연결된 적어도 2개의 제1 검출 저항 및 제2 검출 저항을 포함하고,
상기 제1 검출 저항 및 제2 검출 저항의 피드백 노드에서 상기 피드백 전압을 제공하는 로우 드롭 출력 타입의 전압 레귤레이터.
14. The image pickup apparatus according to claim 13,
At least two first detection resistors and a second detection resistor connected between the detection node and ground,
And a low drop output type voltage regulator providing the feedback voltage at a feedback node of the first sense resistor and the second sense resistor.
KR1020130160333A 2013-12-20 2013-12-20 Voltage regulator of low-drop-output KR101558063B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130160333A KR101558063B1 (en) 2013-12-20 2013-12-20 Voltage regulator of low-drop-output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130160333A KR101558063B1 (en) 2013-12-20 2013-12-20 Voltage regulator of low-drop-output

Publications (2)

Publication Number Publication Date
KR20150072791A true KR20150072791A (en) 2015-06-30
KR101558063B1 KR101558063B1 (en) 2015-10-19

Family

ID=53518664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130160333A KR101558063B1 (en) 2013-12-20 2013-12-20 Voltage regulator of low-drop-output

Country Status (1)

Country Link
KR (1) KR101558063B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107450649A (en) * 2016-05-31 2017-12-08 展讯通信（上海）有限公司 The peak point current suppressing method and circuit of power gating circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180084290A (en) 2017-01-16 2018-07-25 주식회사 실리콘웍스 Thermal dispersion circuit and regulator control circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666383B2 (en) 2000-11-13 2005-06-29 株式会社デンソー Voltage regulator
CN102111070B (en) 2009-12-28 2015-09-09 意法半导体研发(深圳)有限公司 The regulator over-voltage protection circuit that standby current reduces
JP2013012000A (en) 2011-06-29 2013-01-17 Mitsumi Electric Co Ltd Semiconductor integrated circuit for regulator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107450649A (en) * 2016-05-31 2017-12-08 展讯通信（上海）有限公司 The peak point current suppressing method and circuit of power gating circuit
CN107450649B (en) * 2016-05-31 2018-11-16 展讯通信（上海）有限公司 The peak point current suppressing method and circuit of power gating circuit

Also Published As

Publication number Publication date
KR101558063B1 (en) 2015-10-19

Similar Documents

Publication Publication Date Title
US9594387B2 (en) Voltage regulator stabilization for operation with a wide range of output capacitances
JP5014194B2 (en) Voltage regulator
US7362080B2 (en) Power regulator having over-current protection circuit and method of providing over-current protection thereof
US9459641B2 (en) Voltage regulator
US9323258B2 (en) Voltage regulator
US9429971B2 (en) Short-circuit protection for voltage regulators
CN106558987B (en) Low quiescent current linear regulator circuit
US9170591B2 (en) Low drop-out regulator with a current control circuit
US20150137781A1 (en) Low dropout circuit capable of controlled startup and method of controlling same
US8253404B2 (en) Constant voltage circuit
CN108021177B (en) NMOS-based voltage regulator
EP3012706B1 (en) Voltage regulator
JP6292859B2 (en) Voltage regulator
US9342085B2 (en) Circuit for regulating startup and operation voltage of an electronic device
US20130002216A1 (en) Power supply module,electronic device including the same and power supply method
US10175708B2 (en) Power supply device
KR20160022829A (en) Voltage regulator
US7012791B2 (en) Constant-voltage power supply unit
KR20160026558A (en) Voltage regulator of low-drop-output and rf switch controll device having the same
US9886052B2 (en) Voltage regulator
CN107305399B (en) PMOS power electric crystal linear voltage decreasing regulator circuits
KR101558063B1 (en) Voltage regulator of low-drop-output
US11442480B2 (en) Power supply circuit alternately switching between normal operation and sleep operation
KR101394272B1 (en) Low dropout Voltage regulator with Current Limiter
US9367073B2 (en) Voltage regulator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee