KR20150072213A

KR20150072213A - Organic light emitting diode display

Info

Publication number: KR20150072213A
Application number: KR1020130159624A
Authority: KR
Inventors: 정진구
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-12-19
Filing date: 2013-12-19
Publication date: 2015-06-29
Also published as: KR102115474B1

Abstract

An organic light emitting display device comprises: a substrate; a scan line formed on the substrate and transmitting a scan signal; a data line crossing with the scan line and transmitting a data signal; a driving voltage line crossing with the data line and transmitting a driving voltage; a switching transistor connected with the scan line and the data line; a driving transistor including a driving semiconductor layer which is respectively connected with the switching transistor and the driving voltage line, and is formed on the same layer with a switching semiconductor layer of the switching transistor; and an organic light emitting diode connected to the driving transistor.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light-

본 발명은 유기 발광 표시 장치에 관한 것이다.The present invention relates to an organic light emitting display.

유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.An organic light emitting display includes two electrodes and an organic light emitting layer disposed therebetween. Electrons injected from one electrode and holes injected from the other electrode are combined in an organic light emitting layer to form excitons. And the excitons emit energy and emit light.

이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 스토리지 커패시터(Storage capacitor)가 형성되어 있다. 복수개의 트랜지스터는 기본적으로 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다.The organic light emitting display includes a plurality of pixels including an organic light emitting diode (OLED), and each pixel includes a plurality of transistors and a storage capacitor for driving the organic light emitting diode. The plurality of transistors basically include a switching transistor and a driving transistor.

유기 발광 다이오드에 흐르는 구동 전류(Id)에 따라 유기 발광 다이오드가 발광하는 빛이 검은색(black)에서 흰색(white)으로 표현될 때, 검은색을 표현하는 게이트 전압과 흰색을 표현하는 게이트 전압간의 간격을 게이트 전압의 구동 범위로 정의한다. 유기 발광 표시 장치는 고해상도로 갈수록 하나의 화소의 크기가 작아지므로 화소당 흐르는 전류량이 감소하여 구동 트랜지스터의 게이트 전극에 인가되는 게이트 전압의 구동 범위(driving range)가 좁아지게 된다. 따라서, 풍부한 계조를 가지도록 구동 트랜지스터에 인가되는 게이트 전압(Vgs)의 크기를 조절하는 것은 어렵게 된다.When the light emitted from the organic light emitting diode is expressed in black to white according to the driving current Id flowing through the organic light emitting diode, a gate voltage representing black and a gate voltage representing white The interval is defined as the driving range of the gate voltage. Since the size of one pixel is reduced as the resolution of the organic light emitting display increases, the amount of current flowing per pixel decreases, and the driving range of the gate voltage applied to the gate electrode of the driving transistor becomes narrow. Therefore, it is difficult to control the magnitude of the gate voltage (Vgs) applied to the driving transistor so as to have a rich gradation.

또한, 유기 발광 표시 장치는 고해상도로 갈수록 하나의 화소의 크기가 작아져서 이웃하는 배선간의 간격이 좁아져 이웃하는 배선간에 단락(short) 등의 불량이 발생하기 쉽다. Further, the size of one pixel of the organic light emitting display device becomes smaller as the resolution increases, so that a distance between neighboring wirings becomes narrow, and a defect such as a short is easily generated between neighboring wirings.

본 발명의 과제는, 고해상도 구현이 가능한 유기 발광 표시 장치를 제공하는 것이다.An object of the present invention is to provide an organic light emitting display device capable of realizing a high resolution.

본 발명의 일 측면은 기판, 상기 기판 위에 형성되어 있으며 스캔 신호를 전달하는 스캔선, 상기 스캔선과 교차하며 데이터 신호를 전달하는 데이터선, 상기 데이터선과 교차하며 구동 전압을 전달하는 구동 전압선, 상기 스캔선 및 상기 데이터선과 연결되어 있는 스위칭 트랜지스터, 상기 스위칭 트랜지스터 및 상기 구동 전압선 각각과 연결되어 있으며 상기 스위칭 트랜지스터의 스위칭 반도체층과 동일한 층에 형성되어 있는 구동 반도체층을 포함하는 구동 트랜지스터, 상기 구동 트랜지스터에 연결되어 있는 유기 발광 다이오드를 포함하는 유기 발광 표시 장치를 제공한다.According to an aspect of the present invention, there is provided a plasma display panel including a substrate, a scan line for transferring a scan signal, a data line for crossing the scan line and transmitting a data signal, a drive voltage line crossing the data line, And a driving transistor connected to the switching transistor, the driving transistor, and the driving voltage line, the driving transistor including a driving semiconductor layer formed on the same layer as the switching semiconductor layer of the switching transistor, And an organic light emitting diode (OLED) including the organic light emitting diode.

상기 구동 전압선은 상기 데이터선 및 상기 스캔선 각각과 다른 층에 위치할 수 있다.The driving voltage line may be located on a different layer from the data line and the scan line, respectively.

상기 구동 전압선은, 상기 데이터선의 일 부분과 교차하는 제1 서브 제어선, 상기 데이터선의 타 부분과 교차하는 제2 서브 제어선, 상기 제1 서브 제어선과 상기 제2 서브 제어선 사이를 연결하는 연결선을 포함할 수 있다.The driving voltage line includes a first sub-control line crossing a portion of the data line, a second sub-control line crossing another portion of the data line, a connection line connecting the first sub-control line and the second sub- . &Lt; / RTI >

상기 구동 트랜지스터와 상기 유기 발광 다이오드 사이에 연결되어 있으며, 상기 유기 발광 표시 장치는 상기 구동 반도체층과 동일한 층에 형성되어 있는 바이패스 반도체층을 포함하는 바이패스 트랜지스터, 상기 스캔선과 다른 층에 형성되며, 상기 바이패스 트랜지스터의 바이패스 게이트 전극과 연결되어 바이패스 신호를 전달하는 바이패스 제어선을 더 포함할 수 있다.The organic light emitting display includes a bypass transistor including a bypass semiconductor layer formed on the same layer as the driving semiconductor layer, and a bypass transistor formed on a different layer from the scan line. And a bypass control line connected to the bypass gate electrode of the bypass transistor for transmitting a bypass signal.

상기 바이패스 제어선은 상기 구동 전압선과 동일한 층에 형성될 수 있다.The bypass control line may be formed in the same layer as the driving voltage line.

상기 바이패스 게이트 전극은 상기 바이패스 반도체층과 상기 기판 사이에 위치할 수 있다.The bypass gate electrode may be located between the bypass semiconductor layer and the substrate.

상기 바이패스 게이트 전극을 덮고 있는 제1 게이트 절연막, 상기 바이패스 반도체층 및 상기 스위칭 반도체층을 덮고 있는 제2 게이트 절연막, 상기 스위칭 반도체층 상에 위치하는 상기 스위칭 박막트랜지스터의 스위칭 게이트 전극을 순차적으로 덮고 있는 제3 게이트 절연막 및 층간 절연막을 더 포함하고, 상기 데이터선은 상기 층간 절연막 상에 위치할 수 있다.A first gate insulating film covering the bypass gate electrode, a second gate insulating film covering the bypass semiconductor layer and the switching semiconductor layer, and a switching gate electrode of the switching thin film transistor located on the switching semiconductor layer, A third gate insulating film and an interlayer insulating film covering the data line, and the data line may be located on the interlayer insulating film.

상기 제1 게이트 절연막은 상기 바이패스 제어선 및 상기 구동 전압선을 직접 덮을 수 있다.The first gate insulating layer may directly cover the bypass control line and the driving voltage line.

상기 제3 게이트 절연막은 상기 스캔선을 직접 덮을 수 있다.The third gate insulating layer may directly cover the scan line.

상기 제2 게이트 절연막 상에 형성되어 있으며 상기 구동 반도체층과 중첩하고 있는 제1 스토리지 축전판, 상기 제1 스토리지 축전판을 덮고 있는 상기 제3 게이트 절연막 상에 형성되어 있으며 상기 제1 스토리지 축전판과 중첩하고 있는 제2 스토리지 축전판을 포함하는 스토리지 커패시터를 더 포함하고, 상기 제1 스토리지 축전판은 상기 구동 트랜지스터의 구동 게이트 전극일 수 있다.A first storage capacitor plate formed on the second gate insulating film and overlapped with the driving semiconductor layer, a second storage capacitor plate formed on the third gate insulating film covering the first storage capacitor plate, Wherein the first storage capacitor plate is a driving gate electrode of the driving transistor, and the first storage capacitor plate is a driving gate electrode of the driving transistor.

상기 제2 스토리지 축전판은 상기 구동 전압선의 상기 연결선과 연결될 수 있다.And the second storage capacitor plate may be connected to the connection line of the driving voltage line.

상기 제2 스토리지 축전판은 상기 제1 스토리지 축전판 대비 큰 면적을 가지고 있으며, 상기 연결선과 연결되는 상기 제2 스토리지 축전판의 일 부분은 상기 제1 스토리지 축전판과 비중첩될 수 있다.The second storage capacitor plate has a larger area than the first storage capacitor plate and a part of the second storage capacitor plate connected to the connection line may not be overlapped with the first storage capacitor plate.

상기 스캔 신호에 따라 턴온되어 상기 구동 트랜지스터의 문턱 전압을 보상하며 상기 구동 트랜지스터에 연결되어 있는 보상 트랜지스터, 상기 층간 절연막 위에 형성되어 있으며 상기 보상 트랜지스터의 보상 반도체층과 상기 구동 게이트 전극을 서로 연결하고 있는 연결 부재를 더 포함할 수 있다.A compensating transistor formed on the interlayer insulating layer and connected to the compensating semiconductor layer of the compensating transistor and the driving gate electrode, the compensating transistor being turned on according to the scan signal to compensate a threshold voltage of the driving transistor and being connected to the driving transistor And may further include a connecting member.

상기 연결 부재는 상기 데이터선과 동일한 층에 위치할 수 있다.The connection member may be located on the same layer as the data line.

상기 층간 절연막 위에 형성되어 있으며 상기 구동 트랜지스터를 초기화시키는 초기화 전압을 전달하는 초기화 전압선, 상기 이전 스캔 신호에 따라 턴온되어 상기 초기화 전압을 상기 구동 게이트 전극에 전달하는 초기화 트랜지스터를 더 포함할 수 있다.An initializing voltage line formed on the interlayer insulating layer to transmit an initializing voltage for initializing the driving transistor, and an initializing transistor for turning on the previous scanning signal and transmitting the initializing voltage to the driving gate electrode.

발광 제어 신호를 전달하는 발광 제어선을 더 포함하며, 상기 발광 제어선에 의해 전달된 상기 발광 제어 신호에 의해 턴온되어 상기 구동 전압을 상기 구동 트랜지스터로 전달하는 동작 제어 트랜지스터, 상기 발광 제어 신호에 의해 턴온되어 상기 구동 전압을 상기 구동 트랜지스터에서 상기 유기 발광 다이오드로 전달하는 발광 제어 트랜지스터를 더 포함할 수 있다.An emission control line for transmitting an emission control signal, an operation control transistor which is turned on by the emission control signal transmitted by the emission control line and transmits the driving voltage to the driving transistor, And an emission control transistor which is turned on to transfer the driving voltage from the driving transistor to the organic light emitting diode.

본 발명의 일 실시예에 따르면, 고해상도 구현이 가능한 유기 발광 표시 장치가 제공된다.According to an embodiment of the present invention, an organic light emitting display capable of realizing high resolution is provided.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수개의 트랜지스터 및 커패시터를 개략적으로 도시한 도면이다.
도 3은 도 2의 구체적인 배치도이다.
도 4는 도 3의 유기 발광 표시 장치를 IV-IV선을 따라 자른 단면도이다.
도 5는 도 3의 유기 발광 표시 장치를 V-V'선 및 V'-V"선을 따라 자른 단면도이다.1 is an equivalent circuit diagram of one pixel of an organic light emitting display according to an embodiment of the present invention.
2 is a schematic view illustrating a plurality of transistors and capacitors of an OLED display according to an exemplary embodiment of the present invention.
Fig. 3 is a detailed layout diagram of Fig.
FIG. 4 is a cross-sectional view of the organic light emitting diode display of FIG. 3 taken along line IV-IV.
5 is a cross-sectional view of the organic light emitting diode display of FIG. 3 taken along line V-V 'and line V'-V'.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention may be embodied in many different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly illustrate the present invention, parts not related to the description are omitted, and the same or similar components are denoted by the same reference numerals throughout the specification.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In addition, since the sizes and thicknesses of the respective components shown in the drawings are arbitrarily shown for convenience of explanation, the present invention is not necessarily limited to those shown in the drawings.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. In the drawings, for the convenience of explanation, the thicknesses of some layers and regions are exaggerated. Whenever a portion such as a layer, film, region, plate, or the like is referred to as being "on" or "on" another portion, it includes not only the case where it is "directly on" another portion but also the case where there is another portion in between.

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.Also, throughout the specification, when an element is referred to as "including" an element, it is understood that the element may include other elements as well, without departing from the other elements unless specifically stated otherwise. Also, throughout the specification, the term "on " means to be located above or below a target portion, and does not necessarily mean that the target portion is located on the image side with respect to the gravitational direction.

또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.Also, in the entire specification, when it is referred to as "planar ", it means that the object portion is viewed from above, and when it is called" sectional image, " this means that the object portion is viewed from the side.

그러면 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 대하여 도 1 내지 도 5를 참고로 상세하게 설명한다.An organic light emitting display according to an embodiment of the present invention will now be described in detail with reference to FIGS. 1 to 5. FIG.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다. 여기서 화소란 이미지를 표시하는 최소 단위를 의미한다.1 is an equivalent circuit diagram of one pixel of an organic light emitting display according to an embodiment of the present invention. Here, a pixel means a minimum unit for displaying an image.

도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소(1)는 복수의 신호선(121, 122, 123, 124, 118, 171, 112), 복수의 신호선에 연결되어 있는 복수개의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다.1, one pixel 1 of an organic light emitting display according to an exemplary embodiment of the present invention includes a plurality of signal lines 121, 122, 123, 124, 118, 171 and 112, A plurality of transistors T1, T2, T3, T4, T5, T6, and T7, a storage capacitor Cst, and an organic light emitting diode (OLED)

트랜지스터는 구동 트랜지스터(driving thin film transistor)(T1), 스위칭 트랜지스터(switching thin film transistor)(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)를 포함한다.The transistor includes a driving thin film transistor T1, a switching thin film transistor T2, a compensation transistor T3, an initialization transistor T4, an operation control transistor T5, a light emission control transistor T6 And a bypass transistor T7.

신호선은 스캔 신호(Sn)를 전달하는 스캔선(121), 초기화 트랜지스터(T4)에 이전 스캔 신호(Sn-1)를 전달하는 이전 스캔선(122), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(123), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(124), 바이패스 트랜지스터(T7)에 바이패스 신호(BP)를 전달하는 바이패스 제어선(118), 스캔선(121)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 교차하는 구동 전압선(112)을 포함한다. The signal line includes a scan line 121 for transmitting a scan signal Sn, a previous scan line 122 for transferring a previous scan signal Sn-1 to the initialization transistor T4, an operation control transistor T5, An initializing voltage line 124 for transferring an initializing voltage Vint for initializing the driving transistor Tl and an initializing voltage line 124 for transmitting a light emitting control signal 123 for transmitting the light emitting control signal En to the bypass transistor T7, A bypass control line 118 for transmitting a pass signal BP, a data line 171 for crossing the scan line 121 and transmitting the data signal Dm, a drive voltage ELVDD, (Not shown).

구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(112)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류(Id)를 공급한다.The gate electrode G1 of the driving transistor T1 is connected to one end Cst1 of the storage capacitor Cst and the source electrode S1 of the driving transistor Tl is connected to the driving voltage line Vcc via the operation control transistor T5. And the drain electrode D1 of the driving transistor T1 is electrically connected to the anode of the organic light emitting diode OLED via the emission control transistor T6. The driving transistor Tl receives the data signal Dm according to the switching operation of the switching transistor T2 and supplies the driving current Id to the organic light emitting diode OLED.

스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(121)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(112)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극으로 전달하는 스위칭 동작을 수행한다.The gate electrode G2 of the switching transistor T2 is connected to the scan line 121. The source electrode S2 of the switching transistor T2 is connected to the data line 171, The drain electrode D2 is connected to the source electrode S1 of the driving transistor T1 and is connected to the driving voltage line 112 via the operation control transistor T5. The switching transistor T2 is turned on in response to the scan signal Sn transmitted through the scan line 121 and transfers the data signal Dm transferred to the data line 171 to the source electrode of the drive transistor T1 And performs a switching operation.

보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(121)과 직접 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 스토리지 커패시터(Cst)의 일단(Cst1), 초기화 트랜지스터(T4)의 드레인 전극(D4) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 스캔선(121)을 통해 전달받은 스캔 신호(Sn)에 따라 턴온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다. The gate electrode G3 of the compensating transistor T3 is directly connected to the scan line 121 and the source electrode S3 of the compensating transistor T3 is connected to the drain electrode D1 of the driving transistor T1 The drain electrode D3 of the compensating transistor T3 is connected to the one end Cst1 of the storage capacitor Cst1 and the drain electrode D2 of the initializing transistor T3 through the emission control transistor T6 and to the anode of the organic light emitting diode OLED, The drain electrode D4 of the transistor T4 and the gate electrode G1 of the driving transistor Tl. The compensating transistor T3 is turned on in response to the scan signal Sn transmitted through the scan line 121 to connect the gate electrode G1 and the drain electrode D1 of the driving transistor T1 to each other, ) Is diode-connected.

초기화 트랜지스터(T4)의 게이트 전극(G4)은 이전 스캔선(122)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(124)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 스토리지 커패시터(Cst)의 일단(Cst1), 보상 트랜지스터(T3)의 드레인 전극(D3) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 이전 스캔선(122)을 통해 전달받은 이전 스캔 신호(Sn-1)에 따라 턴온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다. The source electrode S4 of the initializing transistor T4 is connected to the initializing voltage line 124 and the initializing transistor T4 is connected to the initializing transistor T4. The gate electrode G4 of the initializing transistor T4 is connected to the previous scan line 122, The drain electrode D4 of the storage capacitor Cst is connected together to one end Cst1 of the storage capacitor Cst and the drain electrode D3 of the compensating transistor T3 and the gate electrode G1 of the driving transistor Tl. The initialization transistor T4 is turned on in response to the previous scan signal Sn-1 transferred through the previous scan line 122 to transfer the initialization voltage Vint to the gate electrode G1 of the drive transistor T1, The initialization operation for initializing the voltage of the gate electrode G1 of the transistor T1 is performed.

동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(123)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(112)과 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(S2)에 연결되어 있다.The gate electrode G5 of the operation control transistor T5 is connected to the emission control line 123 and the source electrode S5 of the operation control transistor T5 is connected to the drive voltage line 112, The drain electrode D5 of the switching transistor T5 is connected to the source electrode S1 of the driving transistor T1 and the drain electrode S2 of the switching transistor T2.

발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(123)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(123)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴온되어 구동 전압(ELVDD)이 유기 발광 다이오드(OLED)에 전달되어 유기 발광 다이오드(OLED)에 발광 전류(Ioled)가 흐르게 된다.The gate electrode G6 of the emission control transistor T6 is connected to the emission control line 123 and the source electrode S6 of the emission control transistor T6 is connected to the drain electrode D1 of the driving transistor T1, And the drain electrode D6 of the emission control transistor T6 is electrically connected to the anode of the organic light emitting diode OLED. The operation control transistor T5 and the emission control transistor T6 are simultaneously turned on in response to the emission control signal En transmitted through the emission control line 123 to transmit the driving voltage ELVDD to the organic light emitting diode OLED And the light emission current Ioled flows through the organic light emitting diode OLED.

바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(118)과 연결되어 있고, 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드와 함께 연결되어 있고, 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(124) 및 초기화 박막 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다. The gate electrode G7 of the bypass transistor T7 is connected to the bypass control line 118 and the source electrode S7 of the bypass transistor T7 is connected to the drain electrode D6 of the emission control thin film transistor T6 And the drain electrode D7 of the bypass transistor T7 is connected together with the initialization voltage line 124 and the source electrode S4 of the initialization thin film transistor T4 together with the anode of the organic light emitting diode OLED. .

스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(112)과 연결되어 있으며, 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)과 연결되어 있다. 이에 따라, 유기 발광 다이오드(OLED)는 구동 트랜지스터(T1)로부터 발광 전류(Ioled)를 전달받아 발광함으로써 화상을 표시한다.The other end Cst2 of the storage capacitor Cst is connected to the driving voltage line 112 and the cathode of the organic light emitting diode OLED is connected to the common voltage ELVSS. Accordingly, the organic light emitting diode OLED receives the light emission current Ioled from the driving transistor T1 and emits light to display an image.

이하에서 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 상세히 설명한다.Hereinafter, a detailed operation of one pixel of the OLED display according to an embodiment of the present invention will be described in detail.

우선, 초기화 기간 동안 이전 스캔선(122)을 통해 로우 레벨(low level)의 이전 스캔 신호(Sn-1)가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호(Sn-1)에 대응하여 초기화 트랜지스터(T4)가 턴온(Turn on)되며, 초기화 전압선(124)으로부터 초기화 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 트랜지스터(T1)의 게이트 전극에 연결되고, 초기화 전압(Vint)에 의해 구동 트랜지스터(T1)가 초기화된다. First, the previous scan signal Sn-1 of a low level is supplied through the previous scan line 122 during the initialization period. The initialization transistor T4 is turned on in response to the previous scan signal Sn-1 of low level and the initialization voltage Vint is supplied from the initialization voltage line 124 through the initialization transistor T4. Is connected to the gate electrode of the transistor T1 and the drive transistor T1 is initialized by the initialization voltage Vint.

이 후, 데이터 프로그래밍 기간 중 스캔선(121)을 통해 로우 레벨의 스캔 신호(Sn)가 공급된다. 그러면, 로우 레벨의 스캔 신호(Sn)에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴온된다.Thereafter, a low level scan signal Sn is supplied through the scan line 121 during a data programming period. Then, the switching transistor T2 and the compensation transistor T3 are turned on in response to the low level scan signal Sn.

이 때, 구동 트랜지스터(T1)는 턴온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다.At this time, the driving transistor Tl is diode-connected by the turned-on compensating transistor T3, and is biased in the forward direction.

그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 게이트 전극에 인가된다. Then, the compensation voltage Dm + Vth, which is decreased by the threshold voltage (Vth) of the driving transistor Tl in the data signal Dm supplied from the data line 171, Is applied to the gate electrode of the transistor T1.

스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다. 이 후, 발광 기간 동안 발광 제어선(123)으로부터 공급되는 발광 제어 신호(En)가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(En)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴온된다.The drive voltage ELVDD and the compensation voltage Dm + Vth are applied to both ends of the storage capacitor Cst and the charge corresponding to the voltage difference between both ends is stored in the storage capacitor Cst. Thereafter, the emission control signal En supplied from the emission control line 123 during the emission period is changed from the high level to the low level. Then, the operation control transistor T5 and the emission control transistor T6 are turned on by the low level emission control signal En during the emission period.

그러면, 구동 트랜지스터(T1)의 게이트 전극의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 발광 제어 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 다이오드(OLED)에 공급된다. 발광 기간 동안 스토리지 커패시터(Cst)에 의해 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 소스-게이트 전압에서 문턱 전압을 차감한 값의 제곱 '(Dm-ELVDD)²'에 비례한다. 따라서 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정된다.A driving current Id corresponding to the voltage difference between the voltage of the gate electrode of the driving transistor Tl and the driving voltage ELVDD is generated and the driving current Id is supplied to the organic light emitting diode OLED. The gate-source voltage Vgs of the driving transistor Tl is maintained at '(Dm + Vth) -ELVDD' by the storage capacitor Cst during the light emission period, and according to the current-voltage relationship of the driving transistor Tl, The driving current Id is proportional to the square of the value obtained by subtracting the threshold voltage from the source-gate voltage '(Dm-ELVDD) ² '. Therefore, the driving current Id is determined regardless of the threshold voltage Vth of the driving transistor Tl.

이 때, 바이패스 트랜지스터(T7)는 바이패스 제어선(118)으로부터 바이패스 신호(BP)를 전달받는다. 바이패스 신호(BP)는 바이패스 트랜지스터(T7)를 항상 오프시킬 수 있는 소정 레벨의 전압으로서, 바이패스 트랜지스터(T7)는 트랜지스터 오프 레벨의 전압을 게이트 전극(G7)에 전달받게 됨으로써, 바이패스 트랜지스터(T7)가 항상 오프되고, 오프된 상태에서 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로 바이패스 트랜지스터(T7)를 통해 빠져나가게 된다.At this time, the bypass transistor T7 receives the bypass signal BP from the bypass control line 118. The bypass signal BP is a voltage of a predetermined level that can always turn off the bypass transistor T7 and the bypass transistor T7 receives the voltage of the transistor off level to the gate electrode G7, The transistor T7 is always turned off and part of the driving current Id is passed through the bypass transistor T7 with the bypass current Ibp in the off state.

따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 바이패스 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 유기 발광 다이오드의 발광 전류(Ioled)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 바이패스 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다.Accordingly, the light emission current Ioled of the organic light emitting diode, which is reduced by the amount of the bypass current Ibp exiting through the bypass transistor T7 from the drive current Id when the drive current for displaying the black image flows, The minimum amount of current is obtained at a level that can reliably express the black image. Accordingly, it is possible to realize an accurate black luminance image using the bypass transistor T7, thereby improving the contrast ratio.

그러면 도 1에 도시한 유기 발광 표시 장치의 화소의 상세 구조에 대하여 도 2 내지 도 5를 도 1과 함께 참고하여 상세하게 설명한다.The detailed structure of the pixel of the organic light emitting display shown in FIG. 1 will be described in detail with reference to FIG. 2 through FIG. 5 with reference to FIG.

도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수개의 트랜지스터 및 커패시터를 개략적으로 도시한 도면이고, 도 3은 도 2의 구체적인 배치도이고, 도 4는 도 3의 유기 발광 표시 장치를 IV-IV선을 따라 자른 단면도이고, 도 5는 도 3의 유기 발광 표시 장치를 V-V'선 및 V'-V"선을 따라 자른 단면도이다.FIG. 2 is a view schematically showing a plurality of transistors and capacitors of the OLED display according to an embodiment of the present invention. FIG. 3 is a specific layout diagram of FIG. 2, and FIG. And FIG. 5 is a cross-sectional view of the organic light emitting diode display of FIG. 3 taken along line V-V 'and line V'-V'.

도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 스캔 신호(Sn), 이전 스캔 신호(Sn-1), 발광 제어 신호(En), 바이패스 신호(BP), 구동 전압(ELVDD) 각각을 인가하며 행 방향을 따라 형성되어 있는 스캔선(121), 이전 스캔선(122), 발광 제어선(123), 바이패스 제어선(118), 구동 전압선(112) 각각을 포함하고, 스캔선(121), 이전 스캔선(122), 발광 제어선(123), 바이패스 제어선(118), 구동 전압선(112)과 교차하고 있으며 화소에 데이터 신호(Dm)를 인가하는 데이터선(171)을 포함한다. 초기화 전압(Vint)은 초기화 전압선(124)을 통해 유기 발광 다이오드(OLED)로부터 초기화 트랜지스터(T4)를 거쳐 구동 트랜지스터(T1)로 전달된다. 2, the OLED display includes a scan signal Sn, a previous scan signal Sn-1, a light emission control signal En, a bypass signal BP, The scan line 121, the previous scan line 122, the emission control line 123, the bypass control line 118, and the drive voltage line 112, which are formed along the row direction by applying the drive voltage ELVDD, And intersects the scan line 121, the previous scan line 122, the emission control line 123, the bypass control line 118, and the drive voltage line 112, and applies a data signal Dm to the pixel And a data line 171. The initializing voltage Vint is transferred from the organic light emitting diode OLED through the initializing voltage line 124 to the driving transistor Tl through the initializing transistor T4.

구동 전압선(112)은 데이터선(171)과 교차하고 있으며, 데이터선(171), 스캔선(121), 이전 스캔선(121) 각각과 다른 층에 위치하고 있다. 구동 전압선(112)은 데이터선(171)의 일 부분과 교차하는 제1 서브 제어선(112a), 데이터선(171)의 타 부분과 교차하는 제2 서브 제어선(112b), 제1 서브 제어선(112a)과 제2 서브 제어선(112b) 사이를 연결하는 연결선(112c)을 포함한다. The driving voltage line 112 intersects the data line 171 and is located on a different layer from the data line 171, the scanning line 121, and the previous scanning line 121, respectively. The driving voltage line 112 includes a first sub control line 112a intersecting with a part of the data line 171, a second sub control line 112b intersecting another portion of the data line 171, And a connection line 112c connecting the line 112a and the second sub-control line 112b.

제1 서브 제어선(112a), 연결선(112c), 제2 서브 제어선(112b)은 행 방향으로 사다리 형태를 이루고 있으며, 이로 인해 구동 전압선(112)을 통하는 구동 전압(ELVDD)에 전압 강하가 발생되는 것이 억제된다.The first sub-control line 112a, the connection line 112c and the second sub-control line 112b are formed in a ladder shape in the row direction. As a result, a voltage drop is applied to the drive voltage ELVDD through the drive voltage line 112 Is suppressed.

또한, 구동 전압선(112) 및 바이패스 제어선(118)은 동일한 층에 형성되는 동시에 행 방향으로 형성된 스캔선(121), 이전 스캔선(121), 발광 제어선(123) 각각과 다른 층에 형성됨으로써, 이웃하는 행 방향으로 형성된 신호선 간의 간격을 최소화할 수 있다. 이로 인해 설정된 면적에 보다 많은 개수의 화소를 형성하여 고해상도의 유기 발광 표시 장치를 형성할 수 있다.The driving voltage line 112 and the bypass control line 118 are formed on the same layer and are connected to the scan line 121, the previous scan line 121, and the emission control line 123, The interval between the signal lines formed in the neighboring row direction can be minimized. As a result, a larger number of pixels are formed in the set area, thereby forming a high-resolution organic light emitting display device.

또한, 이웃하는 행 방향으로 형성된 신호선 간의 간격을 최소화더라도, 구동 전압선(112) 및 바이패스 제어선(118)이 동일한 층에 형성되는 동시에 행 방향으로 형성된 스캔선(121), 이전 스캔선(121), 발광 제어선(123) 각각과 다른 층에 형성되어 있기 때문에, 이웃하는 신호선 간의 단락이 최소화된다.Even if the intervals between the signal lines formed in the neighboring row direction are minimized, the driving voltage line 112 and the bypass control line 118 are formed in the same layer and the scanning lines 121, ) And the light emission control lines 123, shorting between neighboring signal lines is minimized.

또한, 화소에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(OLED)가 형성되어 있다.The pixel includes a driving transistor T1, a switching transistor T2, a compensation transistor T3, an initialization transistor T4, an operation control transistor T5, a light emission control transistor T6, a bypass transistor T7, A capacitor Cst, and an organic light emitting diode (OLED).

구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)는 반도체층(131)을 따라 형성되어 있으며, 반도체층(131)은 다양한 형상으로 굴곡되어 형성되어 있다. 이러한 반도체층(131)은 폴리 실리콘 또는 산화물 반도체로 이루어질 수 있다. 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다. 반도체층(131)이 산화물 반도체로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다. The driving transistor T1, the switching transistor T2, the compensating transistor T3, the initializing transistor T4, the operation control transistor T5, the emission control transistor T6 and the bypass transistor T7 are connected to the semiconductor layer 131, And the semiconductor layer 131 is formed by bending in various shapes. The semiconductor layer 131 may be formed of polysilicon or an oxide semiconductor. The oxide semiconductor may be at least one selected from the group consisting of Ti, Hf, Zr, Al, Ta, Ge, Zn, Ga, (Zn-In-O), zinc-tin oxide (Zn-Sn-Zn), indium- Zr-O) indium-gallium oxide (In-Ga-O), indium-tin oxide (In-Sn-O), indium-zirconium oxide Zr-Ga-O), indium-aluminum oxide (In-Al-O), indium-zirconium-tin oxide (In- In-Zn-Al-O, indium-tin-aluminum oxide, indium-aluminum-gallium oxide, indium-tantalum oxide (In-Ta-O), indium-tantalum-gallium oxide (In-Ta-Zn-O), indium-tantalum- -Ga-O), indium Germanium-gallium oxide (In-Ge-Zn-O), indium-germanium-tin oxide (In-Ge-Sn-O) In-Ge-Ga-O), titanium-indium-zinc oxide (Ti-In-Zn-O), and hafnium-indium-zinc oxide (Hf-In-Zn-O). In the case where the semiconductor layer 131 is made of an oxide semiconductor, a separate protective layer may be added to protect the oxide semiconductor, which is vulnerable to an external environment such as a high temperature.

반도체층(131)은 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널 영역과, 채널 영역의 양 옆에 형성되어 있으며 채널 영역에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. The semiconductor layer 131 may include a channel region doped with an N-type impurity or a P-type impurity, a source region formed on both sides of the channel region, doped with a doping impurity doped in the channel region, Region and a drain region.

이하에서 도 2 및 도 3을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구체적인 평면상 구조에 대해 우선 상세히 설명하고, 도 4 및 도 5를 참조하여 구체적인 단면상 구조에 대해 상세히 설명한다. Hereinafter, a specific planar structure of the OLED display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 2 and 3, and a detailed structure of the planar structure will be described with reference to FIGS. 4 and 5 .

우선, 도 2 및 도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소(1)는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(OLED)를 포함하며, 이들 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 반도체층(131)을 따라 형성되어 있으며, 이러한 반도체층(131)은 구동 트랜지스터(T1)에 형성되는 구동 반도체층(131a), 스위칭 트랜지스터(T2)에 형성되는 스위칭 반도체층(131b), 보상 트랜지스터(T3)에 형성되는 보상 반도체층(131c), 초기화 트랜지스터(T4)에 형성되는 초기화 반도체층(131d), 동작 제어 트랜지스터(T5)에 형성되는 동작 제어 반도체층(131e), 발광 제어 트랜지스터(T6)에 형성되는 발광 제어 반도체층(131f) 및 바이패스 트랜지스터(T7)에 형성되는 바이패스 반도체층(131g)을 포함한다. 2 and 3, a pixel 1 of an organic light emitting display according to an embodiment of the present invention includes a driving transistor T1, a switching transistor T2, a compensating transistor T3, A transistor T4, an operation control transistor T5, a light emission control transistor T6, a bypass transistor T7, a storage capacitor Cst, and an organic light emitting diode OLED. T3, T4, T5, T6 and T7 are formed along the semiconductor layer 131. The semiconductor layer 131 includes a driving semiconductor layer 131a formed on the driving transistor T1, The reset semiconductor layer 131d formed in the initialization transistor T4 and the operation control transistor T5 formed in the operation control transistor T5 are formed in the switching semiconductor layer 131b, the compensating semiconductor layer 131c formed in the compensating transistor T3, The semiconductor layer 131e, the emission control transistor T6 It includes a bypass semiconductor layer (131g) that is formed in the light emitting control semiconductor layer (131f) and the bypass transistor (T7).

구동 트랜지스터(T1)는 구동 반도체층(131a), 구동 게이트 전극(125a), 구동 소스 전극(176a) 및 구동 드레인 전극(177a)을 포함한다. The driving transistor Tl includes a driving semiconductor layer 131a, a driving gate electrode 125a, a driving source electrode 176a, and a driving drain electrode 177a.

구동 반도체층(131a)은 굴곡되어 있으며, 사행 형상 또는 지그재그 형상을 가질 수 있다. 이와 같이, 굴곡된 형상의 구동 반도체층(131a)을 형성함으로써, 좁은 공간 내에 길게 구동 반도체층(131a)을 형성할 수 있다. 따라서, 구동 반도체층(131a)의 구동 채널 영역(131a1)을 길게 형성할 수 있으므로 구동 게이트 전극(125a)에 인가되는 게이트 전압의 구동 범위(driving range)는 넓어지게 된다. 따라서, 게이트 전압의 구동 범위가 넓으므로 게이트 전압의 크기를 변화시켜 유기 발광 다이오드(OLED)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. 이러한 구동 반도체층(131a)은 그 형상을 다양하게 변형하여 '역S', 'S', 'M', 'W' 등의 다양한 실시예가 가능하다. The driving semiconductor layer 131a is curved and may have a meander shape or a zigzag shape. By forming the drive semiconductor layer 131a having a curved shape in this way, the drive semiconductor layer 131a can be formed in a narrow space. Therefore, since the driving channel region 131a1 of the driving semiconductor layer 131a can be formed long, the driving range of the gate voltage applied to the driving gate electrode 125a is widened. Therefore, since the driving range of the gate voltage is wide, the gradation of the light emitted from the organic light emitting diode OLED can be finely controlled by changing the size of the gate voltage. As a result, the resolution of the organic light emitting display device can be increased, Can be improved. The driving semiconductor layer 131a may be variously modified in various shapes such as 'reverse S', 'S', 'M', and 'W'.

구동 소스 전극(176a)은 구동 반도체층(131a)에서 불순물이 도핑된 구동 소스 영역(176a)에 해당하고, 구동 드레인 전극(177a)은 구동 반도체층(131a)에서 불순물이 도핑된 구동 드레인 영역(177a)에 해당한다. 구동 게이트 전극(125a)은 구동 반도체층(131a)과 중첩하고 있으며, 구동 게이트 전극(125a)은 스캔선(121), 이전 스캔선(122), 발광 제어선(123), 스위칭 게이트 전극(125b), 보상 게이트 전극(125c), 초기화 게이트 전극(125d), 동작 제어 게이트 전극(125e), 발광 제어 게이트 전극(125f)과 동일한 물질로 동일한 층에 형성되어 있다.The driving source electrode 176a corresponds to a driving source region 176a doped with an impurity in the driving semiconductor layer 131a and the driving drain electrode 177a corresponds to a driving drain region 177a. The driving gate electrode 125a overlaps the driving semiconductor layer 131a and the driving gate electrode 125a overlaps the scanning line 121, the previous scanning line 122, the emission control line 123, the switching gate electrode 125b The compensation gate electrode 125c, the initialization gate electrode 125d, the operation control gate electrode 125e and the light emission control gate electrode 125f.

스위칭 트랜지스터(T2)는 스위칭 반도체층(131b), 스위칭 게이트 전극(125b), 스위칭 소스 전극(176b) 및 스위칭 드레인 전극(177b)을 포함한다. 스위칭 게이트 전극(125b)은 스캔선(121)의 일부이다. The switching transistor T2 includes a switching semiconductor layer 131b, a switching gate electrode 125b, a switching source electrode 176b, and a switching drain electrode 177b. The switching gate electrode 125b is a part of the scan line 121.

데이터선(171)의 일부인 스위칭 소스 전극(176b)은 접촉구(contact hole)을 통해 스위칭 반도체층(131b)에서 불순물이 도핑된 스위칭 소스 영역(132b)와 연결되어 있으며, 스위칭 드레인 전극(177b)은 스위칭 반도체층(131b)에서 불순물이 도핑된 스위칭 드레인 영역(177b)에 해당한다. The switching source electrode 176b which is a part of the data line 171 is connected to the switching source region 132b doped with the impurity in the switching semiconductor layer 131b through a contact hole and the switching drain electrode 177b, Corresponds to the switching drain region 177b doped with impurities in the switching semiconductor layer 131b.

보상 트랜지스터(T3)는 보상 반도체층(131c), 보상 게이트 전극(125c), 보상 소스 전극(176c) 및 보상 드레인 전극(177c)을 포함하며, 보상 소스 전극(176c)은 보상 반도체층(131c)에서 불순물이 도핑된 보상 소스 영역(176c)에 해당하고, 보상 드레인 전극(177c)은 불순물이 도핑된 보상 드레인 영역(177c)에 해당한다. The compensating transistor T3 includes a compensating semiconductor layer 131c, a compensating gate electrode 125c, a compensating source electrode 176c and a compensating drain electrode 177c and the compensating source electrode 176c comprises a compensating semiconductor layer 131c. The compensating drain electrode 177c corresponds to the compensating drain region 177c doped with the impurity, and the compensating drain electrode 177c corresponds to the compensating drain region 177c doped with the impurity.

초기화 트랜지스터(T4)는 초기화 반도체층(131d), 초기화 게이트 전극(125d), 초기화 소스 전극(176d) 및 초기화 드레인 전극(177d)을 포함한다. 초기화 소스 전극(176d)은 불순물이 도핑된 초기화 소스 영역(176d)에 해당하고, 초기화 드레인 전극(177d)은 불순물이 도핑된 초기화 드레인 영역(177d)에 해당한다.The initializing transistor T4 includes an initializing semiconductor layer 131d, an initializing gate electrode 125d, an initializing source electrode 176d, and an initializing drain electrode 177d. The initializing source electrode 176d corresponds to the initialization source region 176d doped with the impurity and the initializing drain electrode 177d corresponds to the initializing drain region 177d doped with the impurity.

초기화 전압선(124)은 컨택홀을 통해 초기화 반도체층(131d)과 연결되어 있다. The initialization voltage line 124 is connected to the initializing semiconductor layer 131d through a contact hole.

동작 제어 트랜지스터(T5)는 동작 제어 반도체층(131e), 동작 제어 게이트 전극(125e), 동작 제어 소스 전극(176e) 및 동작 제어 드레인 전극(177e)을 포함한다. 구동 전압선(112)의 일부인 동작 제어 소스 전극(176e)은 컨택홀을 통해 동작 제어 반도체층(131e)과 연결되어 있고, 동작 제어 드레인 전극(177e)은 동작 제어 반도체층(131e)에서 불순물이 도핑된 동작 제어 드레인 영역(177e)에 해당한다.The operation control transistor T5 includes an operation control semiconductor layer 131e, an operation control gate electrode 125e, an operation control source electrode 176e, and an operation control drain electrode 177e. The operation control source electrode 176e which is a part of the driving voltage line 112 is connected to the operation control semiconductor layer 131e through the contact hole and the operation control drain electrode 177e is doped with impurities in the operation control semiconductor layer 131e And corresponds to the operation control drain region 177e.

발광 제어 트랜지스터(T6)는 발광 제어 반도체층(131f), 발광 제어 게이트 전극(125f), 발광 제어 소스 전극(176f) 및 발광 제어 드레인 전극(177f)을 포함한다. 발광 제어 소스 전극(176f)은 발광 제어 반도체층(131f)에서 불순물이 도핑된 발광 제어 소스 영역(176f)에 해당하고, 발광 제어 드레인 전극(177f)은 컨택홀을 통해 발광 제어 반도체층(131f)와 연결되어 있다. The emission control transistor T6 includes the emission control semiconductor layer 131f, the emission control gate electrode 125f, the emission control source electrode 176f and the emission control drain electrode 177f. The emission control source electrode 176f corresponds to the emission control source region 176f doped with the impurity in the emission control semiconductor layer 131f and the emission control drain electrode 177f corresponds to the emission control semiconductor layer 131f through the contact hole. .

바이패스 트랜지스터(T7)는 바이패스 반도체층(131g), 바이패스 게이트 전극(115g), 바이패스 소스 전극(176g) 및 바이패스 드레인 전극(177g)을 포함한다. 바이패스 소스 전극(176g)은 바이패스 반도체층(131g)에서 불순물이 도핑된 바이패스 소스 영역(176g)에 해당하고, 바이패스 드레인 전극(177g)은 바이패스 반도체층(131g)에서 불순물이 도핑된 바이패스 드레인 영역(177g)에 해당한다. 구동 트랜지스터(T1)의 구동 반도체층(131a)의 일단은 스위칭 반도체층(131b) 및 동작 제어 반도체층(131e)과 연결되어 있으며, 구동 반도체층(131a)의 타단은 보상 반도체층(131c) 및 발광 제어 반도체층(131f)과 연결되어 있다. 따라서, 구동 소스 전극(176a)은 스위칭 드레인 전극(177b) 및 동작 제어 드레인 전극(177e)과 연결되고, 구동 드레인 전극(177a)은 보상 소스 전극(176c) 및 발광 제어 소스 전극(176f)과 연결된다.스토리지 커패시터(Cst)는 제3 게이트 절연막(142)을 사이에 두고 배치되는 제1 스토리지 축전판(125a)과 제2 스토리지 축전판(126)을 포함한다. 제1 스토리지 축전판(125a)은 구동 게이트 전극(125a)이고, 제3 게이트 절연막(143)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 축전판(125a, 126) 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다.The bypass transistor T7 includes a bypass semiconductor layer 131g, a bypass gate electrode 115g, a bypass source electrode 176g, and a bypass drain electrode 177g. The bypass source electrode 176g corresponds to the bypass source region 176g doped with the impurity in the bypass semiconductor layer 131g and the bypass drain electrode 177g corresponds to the impurity doped in the bypass semiconductor layer 131g. The bypass drain region 177g. One end of the driving semiconductor layer 131a of the driving transistor T1 is connected to the switching semiconductor layer 131b and the operation control semiconductor layer 131e and the other end of the driving semiconductor layer 131a is connected to the compensating semiconductor layer 131c, Emitting control semiconductor layer 131f. The driving source electrode 176a is connected to the switching drain electrode 177b and the operation control drain electrode 177e and the driving drain electrode 177a is connected to the compensation source electrode 176c and the emission control source electrode 176f The storage capacitor Cst includes a first storage capacitor plate 125a and a second storage capacitor plate 126 disposed with a third gate insulating film 142 interposed therebetween. The first storage capacitor plate 125a is the driving gate electrode 125a and the third gate insulating film 143 is the dielectric and the voltage between the charge stored in the storage capacitor Cst and the capacitor plates 125a and 126 The storage capacitance is determined.

제2 스토리지 축전판(126)은 구동 전압선(112)의 연결선(112c)과 컨택홀을 통해 연결되어 있으며, 제1 스토리지 축전판(125a) 대비 큰 면적을 가지고 있다. 연결선(112c)과 연결되는 제2 스토리지 축전판(126)의 일 부분은 확장된 부분이며, 제1 스토리지 축전판(125a)과 비중첩되어 제1 스토리지 축전판(125a)과 기판(100) 사이를 가로지르는 연결선(112c)과 연결된다.The second storage capacitor plate 126 is connected to the connection line 112c of the driving voltage line 112 through a contact hole and has a larger area than the first storage capacitor plate 125a. One portion of the second storage capacitor plate 126 connected to the connection line 112c is an extended portion and overlaps with the first storage capacitor plate 125a and is connected between the first storage capacitor plate 125a and the substrate 100 And is connected to a connecting line 112c that crosses each other.

연결 부재(174)는 데이터선(171)과 평행하게 동일한 층에 형성되어 있으며 구동 게이트 전극(125a)과 보상 박막 트랜지스터(T3)의 보상 드레인 전극(177c)을 서로 연결하고 있다. 구동 게이트 전극(125a)인 제1 스토리지 축전판(125a)은 컨택홀을 통해 연결 부재(174)와 연결되어 있고, 보상 반도체층(131c)에서 보상 드레인 전극(177c)은 컨택홀을 통해 연결 부재(174)와 연결되어 있다. The connecting member 174 is formed on the same layer in parallel with the data line 171 and connects the driving gate electrode 125a and the compensating drain electrode 177c of the compensating thin film transistor T3 to each other. The first storage capacitor plate 125a serving as the driving gate electrode 125a is connected to the connecting member 174 through the contact hole and the compensating drain electrode 177c of the compensating semiconductor layer 131c is connected to the connection member 174 through the contact hole. (Not shown).

따라서, 스토리지 커패시터(Cst)는 구동 전압선(112)을 통해 제2 스토리지 축전판(126)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(125a)의 게이트 전압간의 차에 대응하는 스토리지 커패시턴스를 저장한다.The storage capacitor Cst stores the storage capacitance corresponding to the difference between the driving voltage ELVDD transferred to the second storage capacitor plate 126 through the driving voltage line 112 and the gate voltage of the driving gate electrode 125a do.

한편, 스위칭 트랜지스터(T2)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(125b)은 스캔선(121)에 연결되어 있고, 스위칭 소스 전극(176b)은 데이터선(171)에 연결되어 있으며, 스위칭 드레인 전극(177b)은 구동 트랜지스터(T1) 및 동작 제어 트랜지스터(T5)와 연결되어 있다. 그리고, 발광 제어 트랜지스터(T6)의 발광 제어 드레인 전극(177f)은 유기 발광 다이이드(70)의 화소 전극(191)과 직접 연결되어 있다.On the other hand, the switching transistor T2 is used as a switching element for selecting a pixel to emit light. The switching gate electrode 125b is connected to the scan line 121. The switching source electrode 176b is connected to the data line 171. The switching drain electrode 177b is connected to the driving transistor T1, (T5). The emission control drain electrode 177f of the emission control transistor T6 is directly connected to the pixel electrode 191 of the organic light emitting diode 70. [

이하, 도 4 및 도 5를 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구조에 대해 적층 순서에 따라 구체적으로 설명한다.Hereinafter, the structure of the organic light emitting diode display according to one embodiment of the present invention will be described in detail with reference to FIGS. 4 and 5. FIG.

이 때, 동작 제어 트랜지스터(T5)는 발광 제어 트랜지스터(T6)의 적층 구조와 대부분 동일하므로 상세한 설명은 생략한다.At this time, since the operation control transistor T5 is substantially the same as the lamination structure of the emission control transistor T6, detailed description is omitted.

기판(100) 위에는 바이패스 제어선(118), 구동 전압선(112), 바이패스 게이트 전극(115g)이 형성되어 있고, 그 위에 제1 게이트 절연막(143)이 직접 덮고 있다. 기판(100)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성되어 있다.A bypass control line 118, a driving voltage line 112 and a bypass gate electrode 115g are formed on the substrate 100 and a first gate insulating film 143 is directly covered thereon. The substrate 100 is formed of an insulating substrate made of glass, quartz, ceramics, plastic, or the like.

바이패스 제어선(118), 구동 전압선(112), 바이패스 게이트 전극(115g)은 반도체층(131)과 기판(100) 사이에 위치하고 있으며, 이로 인해 바이패스 게이트 전극(115g)은 바이패스 반도체층(131g)과 기판(100) 사이에 위치하고 있다. 즉, 바이패스 트랜지스터(T7)는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 각각과는 다르게 바텀 게이트(bottom gate) 구조의 트랜지스터로서 형성되며, 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 각각은 탑 게이트(top gate) 구조의 트랜지스터로서 형성된다.The bypass control line 118, the driving voltage line 112 and the bypass gate electrode 115g are located between the semiconductor layer 131 and the substrate 100. Thus, the bypass gate electrode 115g is electrically connected to the bypass semiconductor Is located between the layer 131g and the substrate 100. That is, the bypass transistor T7 is different from the driving transistor Tl, the switching transistor T2, the compensation transistor T3, the initialization transistor T4, the operation control transistor T5, and the emission control transistor T6 A reset transistor T4, an operation control transistor T5, a light emission control transistor T6, a reset transistor T4, a reset transistor T5, a reset transistor T5, Each of which is formed as a transistor of a top gate structure.

제1 게이트 절연막(143) 위에는 구동 반도체층(131a), 스위칭 반도체층(131b), 보상 반도체층(131c), 초기화 반도체층(131d), 동작 제어 반도체층(131e), 발광 제어 반도체층(131f) 및 바이패스 반도체층(131g)이 형성되어 있다.The switching semiconductor layer 131b, the compensating semiconductor layer 131c, the initialization semiconductor layer 131d, the operation control semiconductor layer 131e, the emission control semiconductor layer 131f And a bypass semiconductor layer 131g are formed.

구동 반도체층(131a)은 구동 채널 영역(131a1) 및 구동 채널 영역(131a1)을 사이에 두고 서로 마주보는 구동 소스 영역(176a) 및 구동 드레인 영역(177a)을 포함하고, 스위칭 반도체층(131b)은 스위칭 채널 영역(131b1) 및 스위칭 채널 영역(131b1)을 사이에 두고 서로 마주보는 스위칭 소스 영역(132b) 및 스위칭 드레인 영역(177b)을 포함한다. 그리고, 보상 반도체층(131c)은 보상 채널 영역(131c), 보상 소스 영역(176c) 및 보상 드레인 영역(177c)을 포함하고, 초기화 반도체층(131d)은 초기화 채널 영역(131d), 초기화 소스 영역(176d) 및 초기화 드레인 영역(177d)을 포함하며, 발광 제어 반도체층(131f)은 발광 제어 채널 영역(131f1), 발광 제어 소스 영역(176f) 및 발광 제어 드레인 영역(133f)을 포함하고, 바이패스 반도체층(131g)은 바이패스 채널 영역(131g), 바이패스 소스 영역(176g) 및 바이패스 드레인 영역(177g)을 포함한다. The driving semiconductor layer 131a includes a driving source region 176a and a driving drain region 177a facing each other with a driving channel region 131a1 and a driving channel region 131a1 interposed therebetween and the switching semiconductor layer 131b, Includes a switching source region 132b and a switching drain region 177b facing each other with a switching channel region 131b1 and a switching channel region 131b1 interposed therebetween. The compensation semiconductor layer 131c includes a compensation channel region 131c, a compensation source region 176c and a compensation drain region 177c. The initialization semiconductor layer 131d includes an initialization channel region 131d, The emission control semiconductor layer 131f includes an emission control channel region 131f1, an emission control source region 176f and an emission control drain region 133f, Pass semiconductor layer 131g includes a bypass channel region 131g, a bypass source region 176g, and a bypass drain region 177g.

구동 반도체층(131a), 스위칭 반도체층(131b), 보상 반도체층(131c), 초기화 반도체층(131d), 동작 제어 반도체층(131e), 발광 제어 반도체층(131f) 및 바이패스 반도체층(131g) 위에는 제2 게이트 절연막(141)이 형성되어 있다. The driving semiconductor layer 131a, the switching semiconductor layer 131b, the compensating semiconductor layer 131c, the initialization semiconductor layer 131d, the operation control semiconductor layer 131e, the emission control semiconductor layer 131f, and the bypass semiconductor layer 131g A second gate insulating film 141 is formed.

제2 게이트 절연막(141)은 구동 반도체층(131a), 스위칭 반도체층(131b), 보상 반도체층(131c), 초기화 반도체층(131d), 동작 제어 반도체층(131e), 발광 제어 반도체층(131f) 및 바이패스 반도체층(131g)을 포함하는 반도체층(131)을 직접 덮고 있다. 제2 게이트 절연막(141) 위에는 스위칭 게이트 전극(125b) 및 보상 게이트 전극(125c)를 포함하는 스캔선(121), 초기화 게이트 전극(125d)를 포함하는 이전 스캔선(122), 동작 제어 게이트 전극(125e) 및 발광 제어 게이트 전극(125f)을 포함하는 발광 제어선(123), 구동 게이트 전극(제1 스토리지 축전판)(125a)을 포함하는 게이트 배선(121, 122, 123, 125a, 125b, 125c, 125d, 125e, 125f)이 형성되어 있다.The second gate insulating film 141 is formed by sequentially stacking the driving semiconductor layer 131a, the switching semiconductor layer 131b, the compensating semiconductor layer 131c, the initialization semiconductor layer 131d, the operation control semiconductor layer 131e, And the bypass semiconductor layer 131g are directly covered. A scan line 121 including a switching gate electrode 125b and a compensation gate electrode 125c, a previous scan line 122 including an initialization gate electrode 125d, The gate wirings 121, 122, 123, 125a, 125b, and 125c including the light emission control line 123 and the driving gate electrode (first storage capacitor plate) 125a including the light emission control gate electrode 125e and the light emission control gate electrode 125f, 125c, 125d, 125e, and 125f are formed.

게이트 배선(121, 122, 123, 125a, 125b, 125c, 125d, 125e, 125f) 및 제2 게이트 절연막(141) 위에는 제3 게이트 절연막(142)이 형성되어 있다. A third gate insulating film 142 is formed on the gate wirings 121, 122, 123, 125a, 125b, 125c, 125d, 125e, 125f and the second gate insulating film 141. [

제3 게이트 절연막(142)은 스위칭 게이트 전극(125b) 및 보상 게이트 전극(125c)를 포함하는 스캔선(121), 초기화 게이트 전극(125d)를 포함하는 이전 스캔선(122), 동작 제어 게이트 전극(125e) 및 발광 제어 게이트 전극(125f)을 포함하는 발광 제어선(123), 구동 게이트 전극(제1 스토리지 축전판)(125a)을 직접 덮고 있다. 제2 게이트 절연막(141) 및 제3 게이트 절연막(142)은 질화 규소(SiNx) 또는 산화 규소(SiO₂) 등으로 형성되어 있다.The third gate insulating layer 142 includes a scan line 121 including a switching gate electrode 125b and a compensation gate electrode 125c, a previous scan line 122 including an initialization gate electrode 125d, (First storage capacitor plate) 125a including a light emitting control gate electrode 125e and a light emitting control gate electrode 125f. The second gate insulating film 141 and the third gate insulating film 142 are formed of silicon nitride (SiNx), silicon oxide (SiO ₂ ), or the like.

제3 게이트 절연막(142) 위에는 제1 스토리지 축전판(125a)과 중첩하는 제2 스토리지 축전판(126)이 형성되어 있다. A second storage capacitor plate 126 is formed on the third gate insulating film 142 to overlap with the first storage capacitor plate 125a.

제3 게이트 절연막(142) 및 제2 스토리지 축전판(126) 위에는 층간 절연막(160)이 형성되어 있다. 층간 절연막(160)은 질화 규소(SiNx) 또는 산화 규소(SiO₂) 등의 세라믹(ceramic) 계열의 소재를 사용하여 만들어질 수 있다.An interlayer insulating film 160 is formed on the third gate insulating film 142 and the second storage capacitor plate 126. An interlayer insulating film 160 may be made by using the ceramic (ceramic) series of materials such as silicon nitride (SiNx) or silicon oxide (SiO _2).

층간 절연막(160) 위에는 스위칭 소스 전극(176b)을 포함하는 데이터선(171), 연결 부재(174), 발광 제어 드레인 전극(177f)을 포함하는 데이터 배선(171, 174, 176b, 177f)이 형성되어 있다.Data lines 171, 174, 176b, and 177f including a data line 171 including a switching source electrode 176b, a connecting member 174, and a light emission control drain electrode 177f are formed on the interlayer insulating layer 160 .

층간 절연막(160) 상에는 데이터 배선(171, 174, 176b, 177f)을 덮는 보호막(180)이 형성되어 있고, 보호막(180) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 보호막(180)에 형성된 컨택홀을 통해 화소 전극(191)과 연결되어 있다.A protective film 180 covering the data lines 171, 174, 176b and 177f is formed on the interlayer insulating film 160. A pixel electrode 191 is formed on the protective film 180. [ The pixel electrode 191 is connected to the pixel electrode 191 through a contact hole formed in the passivation layer 180.

화소 전극(191)의 가장자리 및 보호막(180) 위에는 격벽(350)이 형성되어 있고, 격벽(350)은 화소 전극(191)을 드러내는 격벽 개구부(351)를 가진다. 격벽(350)은 폴리아크릴계 수지(polyacrylates resin) 및 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등으로 만들 수 있다.A barrier rib 350 is formed on the edge of the pixel electrode 191 and the passivation layer 180. The barrier rib 350 has a barrier opening 351 for exposing the pixel electrode 191. The barrier rib 350 may be made of a resin such as polyacrylates resin and polyimide, or a silica-based inorganic material.

격벽 개구부(351)로 노출된 화소 전극(191) 위에는 유기 발광층(370)이 형성되고, 유기 발광층(370) 상에는 공통 전극(270)이 형성된다. 이와 같이, 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)을 포함하는 유기 발광 다이오드(70)가 형성된다.An organic light emitting layer 370 is formed on the pixel electrode 191 exposed through the barrier rib opening 351 and a common electrode 270 is formed on the organic light emitting layer 370. Thus, the organic light emitting diode 70 including the pixel electrode 191, the organic light emitting layer 370, and the common electrode 270 is formed.

여기서, 화소 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드가 된다. 그러나 본 발명에 따른 일 실시예는 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치의 구동 방법에 따라 화소 전극(191)이 캐소드가 되고, 공통 전극(270)이 애노드가 될 수도 있다. 화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 유기 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.Here, the pixel electrode 191 is an anode which is a hole injection electrode, and the common electrode 270 is a cathode which is an electron injection electrode. However, the embodiment of the present invention is not necessarily limited thereto, and the pixel electrode 191 may be a cathode and the common electrode 270 may be an anode according to a driving method of an OLED display. Holes and electrons are injected from the pixel electrode 191 and the common electrode 270 into the organic light emitting layer 370 and light is emitted when an exciton formed by the injected holes and electrons falls from the excited state to the ground state .

유기 발광층(370)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어진다. 또한, 유기 발광층(370)은 발광층과, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 화소 전극(191) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.The organic light emitting layer 370 is made of a low molecular organic material or a polymer organic material such as PEDOT (Poly 3,4-ethylenedioxythiophene). The organic light emitting layer 370 includes a light emitting layer, a hole injection layer (HIL), a hole transporting layer (HTL), an electron transporting layer (ETL), and an electron injection layer , EIL). &Lt; / RTI > When both are included, a hole injection layer is disposed on the pixel electrode 191 as an anode, and a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer are sequentially stacked thereon.

유기 발광층(370)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.The organic emission layer 370 may include a red organic emission layer that emits red light, a green organic emission layer that emits green light, and a blue organic emission layer that emits blue light. The red organic emission layer, the green organic emission layer, , A green pixel and a blue pixel to realize a color image.

또한, 유기 발광층(370)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.The organic light emitting layer 370 is formed by laminating a red organic light emitting layer, a green organic light emitting layer and a blue organic light emitting layer all together in a red pixel, a green pixel, and a blue pixel, and forms a red color filter, a green color filter, So that a color image can be realized. As another example, a color image may be realized by forming a white organic light emitting layer emitting white light in both red pixels, green pixels, and blue pixels, and forming red, green, and blue color filters, respectively, for each pixel. When a color image is realized using a white organic light emitting layer and a color filter, a deposition mask for depositing a red organic light emitting layer, a green organic light emitting layer, and a blue organic light emitting layer on respective individual pixels, that is, red pixel, green pixel and blue pixel You do not have to do.

다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.The white organic light emitting layer described in other examples may be formed of one organic light emitting layer, and may include a structure in which a plurality of organic light emitting layers are stacked to emit white light. For example, a configuration in which at least one yellow organic light emitting layer and at least one blue organic light emitting layer are combined to enable white light emission, a configuration in which at least one cyan organic light emitting layer and at least one red organic light emitting layer are combined to enable white light emission, And a structure in which at least one magenta organic light emitting layer and at least one green organic light emitting layer are combined to enable white light emission.

공통 전극(270) 상에는 유기 발광 소자(70)를 보호하는 봉지 부재(도시하지 않음)가 형성될 수 있으며, 봉지 부재는 실런트에 의해 기판(100)에 밀봉될 수 있으며, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 실런트를 사용하지 않고 공통 전극(270) 상에 무기막과 유기막을 증착하여 박막 봉지층을 형성할 수도 있다.A sealing member (not shown) for protecting the organic light emitting diode 70 may be formed on the common electrode 270. The sealing member may be sealed to the substrate 100 by a sealant and may be formed of glass, quartz, ceramics, Plastic, metal, and the like. On the other hand, an inorganic film and an organic film may be deposited on the common electrode 270 without using a sealant to form a thin film sealing layer.

이상과 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 구동 전압선(112)이 행 방향으로 형성되어 데이터선(171)과 교차하고 있으며, 데이터선(171), 스캔선(121), 이전 스캔선(121) 각각과 다른 층에 위치하고 있음으로써, 이웃하는 행 방향으로 형성된 신호선 간의 간격을 최소화할 수 있다. 이로 인해 설정된 면적에 보다 많은 개수의 화소를 형성하여 고해상도의 유기 발광 표시 장치를 형성할 수 있다.As described above, in the organic light emitting display according to the embodiment of the present invention, the driving voltage line 112 is formed in the row direction and crosses the data line 171, and the data line 171, the scanning line 121, The spacing between the signal lines formed in the neighboring row direction can be minimized by being located in a layer different from each of the previous scan lines 121. [ As a result, a larger number of pixels are formed in the set area, thereby forming a high-resolution organic light emitting display device.

또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 구동 전압선(112) 및 바이패스 제어선(118)이 동일한 층에 형성되는 동시에 행 방향으로 형성된 스캔선(121), 이전 스캔선(121), 발광 제어선(123) 각각과 다른 층에 형성됨으로써, 이웃하는 행 방향으로 형성된 신호선 간의 간격을 최소화할 수 있다. 이로 인해 설정된 면적에 보다 많은 개수의 화소를 형성하여 고해상도의 유기 발광 표시 장치를 형성할 수 있다.The organic light emitting diode display according to an exemplary embodiment of the present invention includes a scan line 121 formed in the row direction and a scan line 121 formed in the same layer as the drive voltage line 112 and the bypass control line 118, And the emission control lines 123, it is possible to minimize the interval between the signal lines formed in the adjacent row direction. As a result, a larger number of pixels are formed in the set area, thereby forming a high-resolution organic light emitting display device.

또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 구동 전압선(112)이 행 방향으로 사다리 형태를 이루는 제1 서브 제어선(112a), 연결선(112c), 제2 서브 제어선(112b)을 포함함으로써, 구동 전압선(112)을 통하는 구동 전압(ELVDD)에 전압 강하가 발생되는 것을 억제한다. 이로 인해 대면적으로 형성되더라도 고품질의 이미지를 표시하는 유기 발광 표시 장치가 제공된다.The organic light emitting display according to an exemplary embodiment of the present invention includes a first sub control line 112a, a connection line 112c, a second sub control line 112b, The voltage drop in the driving voltage ELVDD through the driving voltage line 112 is suppressed. Accordingly, an organic light emitting display device capable of displaying a high quality image even if it is formed in a large area is provided.

또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 이웃하는 행 방향으로 형성된 신호선 간의 간격을 최소화더라도, 구동 전압선(112) 및 바이패스 제어선(118)이 동일한 층에 형성되는 동시에 행 방향으로 형성된 스캔선(121), 이전 스캔선(121), 발광 제어선(123) 각각과 다른 층에 형성되어 있기 때문에, 이웃하는 신호선 간의 단락이 최소화된다. 이로 인해 제조 신뢰성이 향상된 유기 발광 표시 장치가 제공된다.In addition, even if the interval between the signal lines formed in the neighboring row direction is minimized, the driving voltage line 112 and the bypass control line 118 are formed in the same layer, The scan lines 121, the scan lines 121, and the emission control lines 123 formed in the same layer, the short circuit between neighboring signal lines is minimized. Thereby, an organic light emitting display device with improved manufacturing reliability is provided.

본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the following claims. Those who are engaged in the technology field will understand easily.

100: 기판 121: 스캔선
122: 이전 스캔선 123: 발광 제어선
124: 초기화 전압선 118: 바이패스 제어선
125a: 구동 게이트 전극 125b: 스위칭 게이트 전극
131a: 구동 반도체층 132b: 스위칭 반도체층
141: 제2 게이트 절연막 142: 제3 게이트 절연막
171: 데이터선 112: 구동 전압선
174: 연결 부재 100: substrate 121: scan line
122: previous scan line 123: emission control line
124: initializing voltage line 118: bypass control line
125a: driving gate electrode 125b: switching gate electrode
131a: driving semiconductor layer 132b: switching semiconductor layer
141: second gate insulating film 142: third gate insulating film
171: Data line 112: Driving voltage line
174:

Claims

Board,
A scan line formed on the substrate and transmitting a scan signal,
A data line crossing the scan line and transmitting a data signal,
A driving voltage line crossing the data line and transmitting a driving voltage,
A switching transistor connected to the scan line and the data line,
A driving transistor including a driving semiconductor layer connected to each of the switching transistor and the driving voltage line and formed in the same layer as the switching semiconductor layer of the switching transistor,
The organic light emitting diode
And an organic light emitting diode (OLED).

The method of claim 1,
Wherein the driving voltage line is located on a different layer from the data line and the scan line, respectively.

3. The method of claim 2,
The driving voltage line
A first sub-control line crossing a portion of the data line,
A second sub-control line crossing another portion of the data line,
And a connection line connecting the first sub-control line and the second sub-
And an organic light emitting diode.

The method of claim 1,
A bypass transistor connected between the driving transistor and the organic light emitting diode and including a bypass semiconductor layer formed on the same layer as the driving semiconductor layer,
A bypass control line connected to the bypass gate electrode of the bypass transistor and transmitting a bypass signal,
Further comprising an organic light emitting diode (OLED).

5. The method of claim 4,
Wherein the bypass control line is formed in the same layer as the driving voltage line.

The method of claim 5,
Wherein the bypass gate electrode is located between the bypass semiconductor layer and the substrate.

The method of claim 6,
A first gate insulating film covering the bypass gate electrode,
A second gate insulating film covering the bypass semiconductor layer and the switching semiconductor layer,
A third gate insulating film sequentially covering a switching gate electrode of the switching thin film transistor located on the switching semiconductor layer and an interlayer insulating film
Further comprising:
And the data line is located on the interlayer insulating film.

8. The method of claim 7,
Wherein the first gate insulating layer directly covers the bypass control line and the driving voltage line.

8. The method of claim 7,
And the third gate insulating layer directly covers the scan line.

8. The method of claim 7,
A first storage capacitor plate formed on the second gate insulating film and overlapping the driving semiconductor layer,
A second storage capacitor plate formed on the third gate insulating film covering the first storage capacitor plate and overlapping the first storage capacitor plate,
And a storage capacitor,
Wherein the first storage capacitor plate is a driving gate electrode of the driving transistor.

11. The method of claim 10,
And the second storage capacitor plate is connected to the connection line of the driving voltage line.

12. The method of claim 11,
The second storage capacitor plate has a larger area than the first storage capacitor plate,
And a part of the second storage capacitor plate connected to the connection line is not overlapped with the first storage capacitor capacitor plate.

8. The method of claim 7,
A compensating transistor which is turned on according to the scan signal to compensate a threshold voltage of the driving transistor and is connected to the driving transistor,
And a gate electrode formed on the interlayer insulating film and connecting the compensating semiconductor layer of the compensating transistor and the driving gate electrode to each other,
Further comprising an organic light emitting diode (OLED).

The method of claim 13,
Wherein the connection member is located on the same layer as the data line.

8. The method of claim 7,
An initialization voltage line formed on the interlayer insulating film for transmitting an initialization voltage for initializing the driving transistor,
An initialization transistor for turning on the initialization voltage according to the previous scan signal and transmitting the initialization voltage to the driving gate electrode,
Further comprising an organic light emitting diode (OLED).

The method of claim 1,
And a light emission control line for transmitting a light emission control signal,
An operation control transistor which is turned on by the emission control signal transmitted by the emission control line and transmits the drive voltage to the drive transistor,
A light emitting control transistor for turning on the light emitting control signal to transfer the driving voltage from the driving transistor to the organic light emitting diode;
Further comprising an organic light emitting diode (OLED).