KR20150070662A - 액정표시장치용 어레이 기판 - Google Patents

액정표시장치용 어레이 기판 Download PDF

Info

Publication number
KR20150070662A
KR20150070662A KR1020130157134A KR20130157134A KR20150070662A KR 20150070662 A KR20150070662 A KR 20150070662A KR 1020130157134 A KR1020130157134 A KR 1020130157134A KR 20130157134 A KR20130157134 A KR 20130157134A KR 20150070662 A KR20150070662 A KR 20150070662A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
pixel
gate wiring
Prior art date
Application number
KR1020130157134A
Other languages
English (en)
Other versions
KR102080485B1 (ko
Inventor
신동수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130157134A priority Critical patent/KR102080485B1/ko
Publication of KR20150070662A publication Critical patent/KR20150070662A/ko
Application granted granted Critical
Publication of KR102080485B1 publication Critical patent/KR102080485B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 표시영역이 정의된 기판 상에 서로 교차하여 다수의 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선과 연결되며 상기 게이트 배선과 중첩하며 형성된 박막트랜지스터와; 상기 표시영역 전면에 형성되며, 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과; 상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 접촉하며 상기 각 화소영역에 형성된 화소전극을 포함하는 어레이 기판을 제공한다.

Description

액정표시장치용 어레이 기판{Array substrate}
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 특히 고개구율의 고해상도의 액정표시장치를 구현할 수 있는 어레이 기판에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
액정은 가늘고 긴 분자구조를 가지고 있어, 배향에 방향성을 가지며 전기장 내에 놓일 경우 그 크기 및 방향에 따라 분자배열 방향이 변화된다.
따라서, 액정표시장치는 전계생성전극이 각각 형성된 두 기판 사이에 액정층이 위치하는 액정패널을 포함하며, 두 전극 사이에 생성되는 전기장의 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고, 이에 따른 광 투과율을 변화시켜 여러 가지 화상을 표시한다.
이러한 구성을 갖는 액정표시장치는 액정의 구동 모드 또는 액정에 인가되는 전계의 특성에 따라 다양한 모드로 동작된다.
즉, 액정표시장치는 수직전계 모드, 횡전계 모드, 프린지 필드 스위칭 모드 등으로 동작된다.
이러한 다양한 구동을 하는 액정표시장치에 있어서 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터(Tr)를 구비한 어레이 기판이 구비된다.
한편, 근래 들어서는 전술한 다양한 모드 중 시야각 특성이 우수하며, 나아가 상대적으로 개구율 및 투과율이 뛰어난 프린지 필드 스위칭 모드 액정표시장치가 주로 이용되고 있다.
따라서 일례로 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 구성에 대해 설명한다.
도 1은 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역 내의 박막트랜지스터 형성된 부분에 대한 평면도이다.
도시한 바와 같이, 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(1)에는 일 방향을 따라 다수의 게이트 배선(43)이 형성되어 있으며, 상기 다수의 각 게이트 배선(43)과 교차하여 화소영역(P)을 정의하며 다수의 데이터 배선(51)이 형성되어 있다.
그리고 상기 각 게이트 배선(43)과 데이터 배선(51)에 의해 포획된 영역인 각 화소영역(P)에는 상기 게이트 배선(43) 및 데이터 배선(51)과 연결되는 박막트랜지스터(Tr)가 형성되어 있다.
상기 박막트랜지스터(Tr)는 게이트 전극(45)과 게이트 절연막(미도시)과 반도체층(미도시)과 서로 이격하는 소스 및 드레인 전극(53, 56)으로 구성되고 있다.
이때, 상기 게이트 전극(45)은 상기 게이트 배선(43)에서 분기한 형태를 이루고 있으며, 상기 소스 전극(53)은 상기 데이터 배선(51)에서 분기하여 형성되고 있으며, 상기 드레인 전극(56)은 화소전극(60)과 전기적 연결을 위해 화소영역(P)의 중앙부 또는 일 측부 즉, 상기 박막트랜지스터(Tr)의 게이트 전극(45)의 외측으로 길게 연장 형성되고 있다.
한편, 상기 박막트랜지스터(Tr)를 덮으며 보호층(미도시) 및 평탄화층(미도시)이 구비되고 있으며, 상기 평탄화층(미도시) 및 보호층(미도시)에는 상기 박막트랜지스터(Tr)의 드레인 전극(56)을 노출시키는 드레인 콘택홀(dch)이 구비되고 있다.
그리고 상기 평탄화층(미도시) 상부에는 상기 드레인 콘택홀(dch)을 통해 상기 드레인 전극(56)과 접촉하며 각 화소영역(P)에 대해 화소전극(60)이 형성되고 있다.
또한, 도면에 나타나지 않았지만, 상기 화소전극(60) 위로 절연층(미도시)을 개재하여 표시영역 전면에 상기 화소전극(60)에 대응하여 다수의 바(bar) 형태의 개구(oa)를 갖는 공통전극(70)이 형성되고 있다.
이러한 구조를 갖는 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(1)의 경우, 실질적으로 박막트랜지스터(Tr)와 드레인 콘택홀(dch)이 분리 형성되고 있다.
따라서 상기 박막트랜지스터(Tr)와 드레인 콘택홀(dch)이 형성되는 부분은 각 화소영역(P) 내에서 실제 화상을 표시하는 영역이 되지 않으며, 비표시영역을 이루게 되므로 실제 화소영역(P)에 있어 개구율을 저하시키는 요인이 되고 있다.
한편, 전술한 구성을 갖는 어레이 기판은 컬러필터층이 구비된 대향기판과 합착되어 액정표시장치를 이룸으로서 TV 등의 대형 표시장치에 이용되기도 하고, 또는 상대적으로 그 크기가 작은 표시영역을 포함하는 개인용 휴대기기 예를들면 스마트폰, 테블릿 PC 등에 이용되고 있다.
그리고 이러한 대형 및 소형 표시장치는 고해상도의 사양을 갖춤으로서 표시품질이 우수한 제품이 선호되고 있다.
표시장치에 있어서 해상도라 함은 단위 면적당 표시되는 화소수(PPI:pixel per inch)로 정의되며, 고해상도 제품이라 함은 통상 300PPI(pixel per inch) 이상인 제품을 의미하고 있으며, 최근에는 500PPI 이상의 초고해상도를 갖는 표시장치 또한 요구되고 있다.
한편, 표시장치에 있어서 고해상도를 구현하기 위해서는 단위면적당 구현되는 화소영역의 수를 늘려야 하므로 이를 실현시키기 위해서는 각 화소영역의 크기를 줄여야 하지만, 화소영역의 크기를 줄이는 것은 표시장치를 이루는 구성요소와 이들 구성요소의 배치 및 화소영역의 개구율 등이 고려되어야 하므로 어려움이 있는 실정이다.
특히, 표시장치 중 액정표시장의 경우, 개구율은 고해상도를 구현하기 위한 매우 중요한 요소가 되고 있으며, 고해상도 제품 구현을 위해선 우선적으로 고개구율 특성이 확보되어야 한다.
본 발명은 이러한 종래의 액정표시장치용 어레이 기판의 문제점을 해결하기 위해 안출된 것으로, 고해상도 구현이 가능하며 나아가 화소영역의 개구율을 향상시키며 킬 수 있는 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은, 표시영역이 정의된 기판 상에 서로 교차하여 다수의 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 데이터 배선과 연결되며 상기 게이트 배선과 중첩하며 형성된 박막트랜지스터와; 상기 표시영역 전면에 형성되며, 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과; 상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 접촉하며 상기 각 화소영역에 형성된 화소전극을 포함한다.
상기 게이트 배선은 분기된 없이 그 자체로 상기 박막트랜지스터의 게이트 전극을 이루며, 상기 데이터 배선은 분기됨 없이 그 자체로 상기 박막트랜지스터의 소스 전극을 이루는 것이 특징이다.
이때, 상기 게이트 배선은 상기 각 화소영역에 대해 동일한 제 1 폭을 가지며 형성되거나, 또는 상기 게이트 배선은 상기 각 화소영역에 대해 상기 박막트랜지스터가 형성된 부분은 제 1 폭을 가지며 상기 박막트랜지스터 외측으로 노출된 부분은 상기 제 1 폭보다 작은 제 2 폭을 가지며 형성된 것이 특징이다.
한편, 상기 게이트 배선은 상기 각 화소영역에 대해 상기 박막트랜지스터의 드레인 전극에 대응하는 부분은 상기 드레인 전극의 폭보다 작은 제 1 폭을 가지며, 상기 드레인 전극 외측에 위치하는 영역은 상기 제 1 폭보다 큰 제 2 폭을 갖도록 형성될 수도 있다.
그리고 상기 게이트 배선은 상기 박막트랜지스터의 드레인 전극에 대응하는 부분이 제거됨으로서 제 1 개구가 구비된 것이 특징이다.
또한, 상기 각 화소영역을 정의하는 데이터 배선 중 상기 박막트랜지스터와 연결된 일 데이터 배선 이외의 타 데이터 배선과 인접하며 상기 박막트랜지스터의 외측으로 상기 타 데이터 배선과 나란하게 버티컬 게이트 배선이 더 구비되며, 상기 버티컬 게이트 배선을 일대일 대응하여 상기 게이트 배선과 전기적으로 연결된 것이 특징이다.
한편, 상기 보호층 위로 그 표면이 평탄한 상태를 이루는 평탄화층이 더욱 구비되며 상기 평탄화층에는 상기 드레인 콘택홀이 연장 형성되며, 상기 화소전극은 상기 평탄화층 상에 형성되며, 상기 화소전극 상부에는 절연층이 구비되며, 상기 절연층 위로 상기 표시영역 전면에 공통전극이 구비되며, 상기 공통전극에는 상기 각 화소전극에 대응하여 바(bar) 형태를 갖는 다수의 제 2 개구가 구비된 것이 특징이다.
또한, 상기 보호층 위로 그 표면이 평탄한 상태를 이루는 평탄화층이 더욱 구비되며 상기 평탄화층 위로 공통전극이 형성되며, 상기 공통전극 위로 절연층이 구비되며, 상기 평탄화층 및 절연층에는 상기 드레인 콘택홀이 연장 형성되며, 상기 화소전극은 상기 절연층 상에 형성되며, 상기 화소전극에는 상기 각 화소영역에 있어 바(bar) 형태를 갖는 다수의 제 2 개구가 구비된 것이 특징이다.
또한, 상기 화소전극은 각 화소영역 내에서 다수의 바(bar) 형태를 이루며, 상기 보호층 위로 상기 다수의 바 형태의 화소전극과 교대하며 다수의 바 형태를 갖는 공통전극이 형성되며, 상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 이격하며 나란하게 공통배선이 더 형성되며, 상기 공통전극과 상기 공통배선은 전기적으로 연결된 것이 특징이다.
본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판은 게이트 배선과 데이터 배선이 그 자체로 각각 게이트 전극과 소스 전극을 이룸으로서 이를 구성요소로 하는 박막트랜지스터가 각 화소영역 내에서 차지하는 면적이 최소화되어 화소영역의 개구율을 향상시키는 효과를 갖는다.
나아가 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판은 개구율이 향상됨으로서 고해상도의 표시장치를 구현할 수 있는 장점이 있다.
또한, 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판은 상기 박막트랜지스터가 일 측단에 구비된 데이터 배선과 최인접하여 형성되는 구성을 가짐으로서 고해상도의 액정표시장치를 구현하기 위해 화소영역의 폭이 작아지더라도 충분히 각 화소영역 내에 형성될 수 있는 장점을 갖는다.
또한, 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판은 박막트랜지스터와 이와 연결되지 않은 타측의 데이터 배선간의 이격영역을 극대화함으로서 네로우 베젤 구현을 위해 게이트 패드부가 생략된 구성을 이루기 위한 버티컬 게이트 배선까지 충분히 형성될 수 있는 구성을 가짐으로서 네로우 베젤의 액정표시장치 구현을 가능하도록 하는 장점을 갖는다.
도 1은 종래의 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 하나의 화소영역 내의 박막트랜지스터 형성된 부분에 대한 평면도.
도 2는 본 발명의 일 실시예에 따른 액정표시장치의 하나의 화소영역에 있어 박막트랜지스터가 형성된 부분에 대한 평면도.
도 3은 본 발명의 일 실시예예의 제 1 변형예에 따른 액정표시장치의 하나의 화소영역에 있어 박막트랜지스터가 형성된 부분에 대한 평면도.
도 4는 본 발명의 실시예의 제 2 변형예에 따른 어레이 기판의 하나의 화소영역 내의 박막트랜지스터가 형성된 부분에 대한 평면도.
도 5는 본 발명의 실시예의 제 3 변형예에 따른 어레이 기판의 하나의 화소영역 내의 박막트랜지스터가 형성된 부분에 대한 평면도.
도 6은 도 2를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치의 하나의 화소영역에 있어 박막트랜지스터가 형성된 부분에 대한 평면도이며, 도 3은 본 발명의 일 실시예예의 제 1 변형예에 따른 액정표시장치의 하나의 화소영역에 있어 박막트랜지스터가 형성된 부분에 대한 평면도이다.
설명의 편의를 위해 각 화소영역(P)에 있어 박막트랜지스터(Tr)가 형성되는 부분을 소자영역(TrA)이라 정의하고, 나아가 박막트랜지스터(Tr)의 구성요소 중 데이터 배선(130)과 연결된 전극을 소스 전극(133)이라 정의하고, 이러한 소스 전극(133)과 이격하여 화소전극(160)과 전기적으로 연결된 전극을 드레인 전극(136)이라 정의한다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판(101)에는 제 1 방향으로 연장하며 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 다수의 게이트 배선(105)이 일정간격 이격하며 형성되어 있으며, 상기 저저항 특성을 갖는 금속물질로 이루어지며 상기 제 1 방향과 교차하는 제 2 방향으로 연장하며 다수의 데이터 배선(130)이 일정간격 이격하며 형성되고 있다.
이때, 다수의 상기 게이트 배선(105)과 데이터 배선(130)이 교차함으로서 포획되는 영역이 화소영역(P)이라 정의되고 있다.
다음, 상기 다수의 각 화소영역(P) 내의 소자영역(TrA)에는 상기 게이트 배선(105) 및 데이터 배선(130)과 연결되며, 게이트 전극(108)과, 게이트 절연막(미도시)과, 순수 비정질 실리콘의 액티브층(미도시)과 불순물 비정질 실리콘의 오믹콘택층(미도시)으로 이루어진 반도체층(미도시)과, 서로 이격하는 소스 및 드레인 전극(133, 136)으로 구성된 박막트랜지스터(Tr)가 형성되고 있다.
이때, 상기 반도체층(미도시)은 비정질 실리콘 재질로 이루어진 액티브층(미도시)과 오믹콘택층(미도시)으로 이루어진 것을 일례로 나타내었지만, 상기 반도체층(미도시)은 산화물 반도체 재질로서 이루어져 단일층 구조를 이룰 수도 있다.
다음, 상기 박막트랜지스터(Tr)를 덮으며 평탄화층(미도시)이 구비되고 있으며, 상기 평탄화층(미도시)에는 상기 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(dch)이 구비되고 있다.
그리고 상기 평탄화층 위로 각 화소영역(P)에는 상기 드레인 콘택홀(dch)을 통해 상기 드레인 전극(136)과 접촉하며 화소전극(160)이 형성되고 있다.
상기 화소전극(160) 상부 또는 하부로 절연층(미도시)을 개재하여 공통전극(170)이 더욱 구비될 수 있다.
이때, 추가 구비되는 상기 절연층(미도시)을 사이에 두고 서로 중첩하는 화소전극(160) 및 공통전극(미도시) 중 상기 절연층(미도시)의 상부에 위치하는 전극에는 다수의 바(bar) 형태의 개구(op2)가 구비된 구성을 이룬다.
이러한 구성을 갖는 본 발명의 일 실시예에 따른 액정표시장치용 어레이 기판(101)은 실질적으로 프린지 필드 스위칭 모드로 구동되는 액정표시장치용 어레이 기판(101)을 일례로 나타낸 것이며, 상기 평탄화층의 유무와 화소전극(160) 형태와 공통전극(170)의 형성 위치는 액정표시장치의 구동 모드에 따라 다양하게 변형될 수 있다.
즉, 전술한 구성을 갖는 어레이 기판(101)에 있어서, 상기 평탄화층(미도시)을 대신하여 보호층(미도시)이 형성되고, 상기 보호층(미도시) 상에 상기 화소전극(160)까지만 형성되는 경우 TN(twist nematic)모드로 구동하는 액정표시장치용 어레이 기판이 되며, 상기 어레이 기판(101)이 횡전계형 액정표시장치용 어레이 기판을 이룰 경우, 상기 평탄화층을 대신하여 보호층이 구비되며 상기 보호층 상에 구비되는 화소전극은 다수의 바(bar) 형태를 이루며, 상기 보호층 위로 상기 바(bar) 형태의 화소전극과 교대하며 바 형태의 공통전극이 더욱 구비될 수 있다. 이때, 상기 이러한 공통전극은 상기 게이트 배선(105)과 나란하게 이와 이격하여 더욱 구비되는 공통배선(미도시)과 전기적으로 연결된 구성을 이룬다.
한편, 전술한 구성을 갖는 본 발명의 실시에에 따른 어레이 기판(101)에 있어서 가장 특징적인 것은 상기 박막트랜지스터(Tr) 및 상기 드레인 콘택홀(dch)의 평면 구성에 있다.
액정표시장치용 어레이 기판이 고해상도를 구현하기 위해서는 단위 면적당 화소영역의 개수가 일반적인 해상도 대비 증가하며, 통상 300 내지 500PPI(pixel per inch)를 고해상도, 500PPI를 초과하는 것을 초고해상도라 정의하고 있다.
이러한 고해상도 및 초고해상도의 액정표시장치의 경우, 하나의 화소영역(P)의 폭(게이트 배선(105)의 연장방향으로 화소영역(P)의 길이)이 30 내지 50㎛ 정도가 됨으로서 각 화소영역(P) 내에서 비표시영역을 이루는 박막트랜지스터(Tr)와 드레인 콘택홀(dch)의 면적은 고해상도 및 고개구율 구현을 위한 매우 중요한 인자가 된다.
본 발명의 실시예에 따른 어레이 기판(101)에 있어서는 각 화소영역(P) 내에서 박막트랜지스터(Tr)의 면적과 드레인 콘택홀(dch)이 차지하는 면적을 최소화할 수 있는 평면 구조를 제안함으로서 고개율 구조를 갖는 고해상도의 액정표시장치를 구현하도록 한는 것이 특징이라 할 것이다.
각 화소영역(P) 내에서 박막트랜지스터(Tr)와 드레인 콘택홀(dch)이 차지하는 면적을 최소화하기 위해 상기 박막트랜지스터(Tr)는 게이트 배선(105)과 데이터 배선(130) 각각을 그 자체로서 게이트 전극(108)과 소스 전극으로 이용하고 있는 것이 특징이다.
즉, 본 발명의 실시예에 따른 어레이 기판(101)은 각 화소영역(P)에 구비되는 박막트랜지스터(Tr) 및 드레인 콘택홀(dch)이 게이트 배선(105)과 중첩된 평면 구성을 이루는 것이 특징이다.
따라서 본 발명의 일 실시예에 따른 어레이 기판(101)은 박막트랜지스터(Tr)의 이러한 평면 구조적 특징에 의해 상기 박막트랜지스터(Tr) 및 드레인 콘택홀(dch)이 각 화소영역(P) 내부로 연장되는 부분이 전혀 없으므로 화소영역(P) 내에서 비표시영역의 면적을 줄이게 됨으로서 개구율을 향상시킬 수 있는 것이다.
종래의 어레이 기판(도 1의 1)의 경우, 박막트랜지스터(Tr)의 소스 전극(도 1의 53)은 데이터 배선(도 1의 51)에서 분기하여 화소영역(도 1의 P)의 내부로 연장 형성되며, 게이트 전극(도 1의 45) 또한 게이트 배선(도 1의 43)에서 화소영역(도 1의 P) 내부로 연장 형성되었다.
따라서 이러한 종래의 어레이 기판(도 1의 1)의 경우, 박막트랜지스터(도 1의 Tr)의 구조적 특성 상 각 화소영역(도 1의 P) 내에서 박막트랜지스터(도 1의 Tr)가 차지하는 면적이 증가되었으며, 나아가 드레인 전극(도 1의 56) 또한 실제 박막트랜지스터(도 1의 Tr)를 이루는 부분에서 별도로 화소영역(도 1의 P) 내부 중앙부 또는 일 측부를 향해 연장 형성되고, 이렇게 화소영역(도 1의 P) 내부로 연장 형성된 부분에 대응하여 드레인 콘택홀(도 1의 dch)이 구비됨으로서 더욱더 각 화소영역(도 1의 P) 내에서 이들 박막트랜지스터(도 1의 Tr)와 드레인 콘택홀(도 1의 dch)이 차지하는 면적이 상대적으로 큰 비율이 되었다.
하지만, 본 발명의 실시예에 따른 어레이 기판(101)의 경우, 데이터 배선(130)과 게이트 배선(105)을 그 자체로 각각 소스 전극(133)과 게이트 전극(108)으로 이용함으로서 이들 배선(105, 130)에서 별도로 연장되는 부분이 없으므로 박막트랜지스터(Tr)의 면적을 최소화함으로서 화소영역(P)의 개구율을 향상시킬 수 있는 것이며, 나아가 드레인 콘택홀(dch) 또한 게이트 배선(105)과 중첩하여 형성된 드레인 전극(136)에 대응하여 형성됨으로서 이 또한 화소영역(P) 내부로 연장되는 부분이 없거나 그 면적이 최소화됨으로서 더욱더 각 화소영역(P)의 개구율을 향상시킬 수 있는 것이다.
나아가 본 발명의 실시예에 따른 어레이 기판(101)의 경우, 상기 각 화소영역(P) 내에서 데이터 배선(130) 자체를 소스 전극(133)으로 이용함으로서 박막트랜지스터(Tr)는 이와 연결된 데이터 배선(130)을 기준으로 이에 대해 최대한 인접하여 형성되므로 300PPI 이상의 고해상도 구현을 위해 화소영역(P)이 폭이 일반적인 해상도(300PPI 미만)를 갖는 어레이 기판(101)의 화소영역(P)의 폭 대비 줄어든다 하더라도 충분히 각 화소영역(P)의 폭 내부에 형성될 수 있다.
또한, 박막트랜지스터(Tr)가 일 데이터 배선(130a)과 인접하여 형성됨으로서 타 데이터 배선(130b)과 인접하는 화소영역(P)에 대해서는 상기 박막트랜지스터(Tr)와 타 데이터 배선(130b) 간의 이격영역이 구비될 수 있다.
이때, 본 발명의 실시예에 따른 어레이 기판(101)의 특성 상 이러한 박막트랜지스터(Tr)와 타 데이터 배선(130b)간의 이격영역 또한 화소영역(P) 내에서 최대화 될 수 있다.
그리고 도 3에 도시한 바와같이, 이러한 각 화소영역(P)에 구비된 박막트랜지스터(Tr)와 타 데이터 배선(130b)간의 이격영역을 이용하여 추가적인 구성요소 일례로 버티컬 게이트 배선(vgl) 등이 더욱 추가 구성될 수 있는 구성을 이루게 된다.
버티컬 게이트 배선(vgl)은 데이터 배선(130)과 나란하게 형성됨으로서 상기 데이터 배선(130)의 일 끝단이 위치하는 데이터 패드부(미도시)에 대해 게이트 배선(105)과 전기적으로 연결되는 게이트 패드(미도시)를 형성할 수 있도록 해 주는 구성요소로서 각 게이트 배선(105)과 일대일 대응하여 게이트 콘택홀(미도시) 등을 통해 전기적으로 연결된 구성을 이룬다.
이러한 버티컬 게이트 배선(vgl)이 구비된 어레이 기판(101)의 경우, 게이트 패드(미도시)와 데이터 패드(미도시)를 모두 동일한 표시영역의 일측에 형성할 수 있으므로 표시영역 외측으로 구비되는 비표시영역 중 게이트 배선(105)과 연결되어 이의 일 끝단이 위치하는 게이트 패드부(미도시)를 생략할 수 있으므로 네로우 베젤을 구현 할 수 있는 장점을 갖는다.
이러한 버티컬 게이트 배선(vgl)은 데이터 배선(130)과 나란하게 형성되어야 함으로서 데이터 배선(130)과 박막트랜지스터(Tr) 간의 이격영역이 필요로 되며, 특히 화소영역(P)의 폭이 상대적으로 작아지는 고해상도 또는 초고해상도를 구현하는 경우, 종래의 액정표시장치용 어레이 기판(도 1의 1)에서는 각 화소영역(도 1의 P) 내에서 박막트랜지스터(도 1의 Tr)의 면적이 크게 되어 박막트랜지스터(도 1의 Tr)와 데이터 배선(도 1의 51)간의 이격영역의 폭이 충분치 않아 구성할 수 없었다.
하지만, 본 발명의 일 실시예의 제 1 변형예에 따른 어레이 기판(101)의 경우, 앞서 설명한 바와같이 박막트랜지스터(Tr) 자체의 면적이 상대적으로 작아지며, 나아가 상기 박막트랜지스터(Tr)와 연결되는 일 데이터 배선(130a)과 최대한 인접하여 형성되는 구성을 이룸으로서 각 화소영역(P) 내에 박막트랜지스터(Tr)와 타 데이터 배선(130b)간의 이격영역이 상기 버티컬 게이트 배선(vgl)을 형성할 수 있을 정도로 확보될 수 있으므로 상기 버티컬 게이트 배선(vgl)을 구비하여 네로우 베젤을 구현할 수 있다.
이때, 이러한 버티컬 게이트 배선(vgl)은 상기 게이트 배선(105)을 노출시키는 게이트 콘택홀(gch)을 통해 상기 게이트 배선(105)과 일대일 대응하며 접촉하는 구성을 이룸으로서 전기적으로 연결되도록 하고 있다.
한편, 전술한 구성을 갖는 본 발명의 일 실시예 및 이의 제 1 변형예에 따른 어레이 기판(101)에 있어서 상기 박막트랜지스터(Tr)와 중첩하는 게이트 배선(105)의 형태는 다양하게 변형될 수 있다.
도 2 및 도 3에 있어서는 상기 게이트 배선(105)의 경우, 각 화소영역(P)에 대응하여 상기 박막트랜지스터(Tr)가 형성되는 부분은 제 1 폭을 갖고 그 이외의 영역은 상기 제 1 폭보다 작은 폭을 가지며, 상기 제 1 폭은 상기 박막트랜지스터(Tr)의 드레인 전극(136)의 폭보다 큰 폭을 갖도록 형성됨을 일례로 보이고 있지만, 도 4(본 발명의 실시예의 제 2 변형예에 따른 어레이 기판의 하나의 화소영역 내의 박막트랜지스터가 형성된 부분에 대한 평면도)에 도시한 바와같이 상기 게이트 배선(105)은 화상을 표시하는 표시영역 전면에 있어 동일한 폭을 갖도록 형성될 수도 있다.
한편, 본 발명의 실시예 및 이의 제 1 변형예에 따른 어레이 기판(101)에 있어서는 상기 게이트 배선(105) 중 상기 드레인 전극(136)이 형성된 부분에 대응하여 제 1 개구(op1)를 갖도록 형성된 것이 특징이다.
이렇게 게이트 배선(105)에 대해 상기 드레인 전극(136)과 중첩되는 부분에 대해 제 1 개구(op1)를 형성한 것은 상기 게이트 배선(105)과 드레인 전극(136)이 중첩함에 기인하는 기생용량(Cgd)을 최소화하기 위함이다.
하지만, 상기 게이트 배선(105)에 상기 각 드레인 전극(136)에 대응하여 형성되는 제 1 개구(op1)는 반드시 형성될 필요는 없으며 생략될 수도 있다.
한편, 도 5(본 발명의 실시예의 제 3 변형예에 따른 어레이 기판의 하나의 화소영역 내의 박막트랜지스터가 형성된 부분에 대한 평면도)에 도시된 본 발명의 실시예의 제 3 변형예에 따른 어레이 기판(101)에서와 같이, 상기 게이트 배선(105)은 실제 게이트 전극(108)을 이루는 부분은 제 1 폭을 가지며, 상기 드레인 전극(136)과 중첩하는 부분에 대해서는 상기 제 1 폭보다 작으며 나아가 상기 드레인 전극(136)의 폭보다도 작은 폭을 갖도록 형성될 수도 있다.
이러한 본 발명의 일 실시예의 제 3 변형예에 따른 어레이 기판(101)의 경우도 드레인 전극(136)과 게이트 배선(105)간의 중첩하는 영역을 줄여 이들 두 구성요소(105, 136)에 의해 발생되는 기생용량(Cgd)을 줄이기 위함이다.
이후에는 전술한 평면 구성을 갖는 본 발명의 일 실시예에 따른 어레이 기판(101)의 단면 구성에 대해 설명한다.
본 발명의 실시예에 따른 다양한 변형예에 따른 어레이 기판(101) 중 버티컬 게이트 배선(도 3의 vgl)이 구비된 제 1 변형예에 따른 어레이 기판(도 3의 101)을 제외하고는 게이트 배선(105)에 개구의 형성 여부 또는 게이트 배선(105)의 폭의 크기만이 차이가 있으므로 본 발명의 일 실시예에 따른 어레이 기판(101)의 단면 구성을 위주로 설명한다.
도 6은 도 2를 절단선 Ⅵ-Ⅵ을 따라 절단한 부분에 대한 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내에 박막트랜지스터(Tr)가 형성되는 영역을 소자영역(TrA)이라 정의하였다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 어레이 기판(101)은, 베이스가 되는 투명한 절연기판(101) 상에 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 선택되는 하나 또는 둘 이상의 물질로써 제 1 방향으로 연장하는 게이트 배선(105)이 형성되어 있으며, 상기 소자영역(TrA)에 있어서는 상기 게이트 배선(105)이 그 자체로 게이트 전극(108)을 이루고 있다.
그리고 상기 게이트 배선(105)에는 이와 중첩되는 드레인 전극(136)에 대응하여 제 1 개구(op1)가 구비되고 있는 것이 특징이다.
본 발명의 일 실시예에 따른 어레이 기판(101)의 경우 상기 게이트 배선(105)에 상기 제 1 개구(op1)가 구비되고 있지만, 이러한 제 1 개구(op1)는 생략될 수 있다.
그리고 상기 게이트 배선(105)은 표시영역 전면에 동일한 폭을 가지고 형성될 수도 있으며, 또는 각 화소영역(P)에 있어 부분적으로 서로 다른 폭(도 4 참조)을 갖도록 형성될 수도 있다.
일례로 상기 게이트 배선(105)은 박막트랜지스터(Tr)가 형성되는 소자영역(TrA)에 대응해서는 제 1 폭을 갖고 그 이외의 영역에 대해서는 상기 제 1 폭보다 작은 제 2 폭을 갖도록 형성(도 2 및 도 3 참조)될 수도 있으며, 또는 상기 제 1 폭과 제 2 폭을 갖는 동시에 상기 소자영역(TrA) 중 드레인 전극(136)과 중첩되는 부분에 대해서는 상기 드레인 전극(136)의 폭보다 작은 제 3 폭을 갖도록 형성(도 5 참조)될 수도 있다.
다음, 상기 게이트 배선(105)과 게이트 전극(108) 위로 상기 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로서 게이트 절연막(115)이 형성되어 있다.
또한, 상기 게이트 절연막(115) 위로 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 선택되는 하나 또는 둘 이상의 물질로써 이루어지며, 상기 게이트 배선(105)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)이 제 2 방향으로 연장하며 형성되고 있다.
또한, 상기 소자영역(TrA)에는 상기 게이트 절연막(115) 위로 상기 게이트 전극(108)에 대응하여 순수 비정질 실리콘의 액티브층(120a)과 불순물 비정질 실리콘의 오믹콘택층(120b)으로 이루어진 반도체층(120)이 형성되어 있으며, 상기 반도체층(120) 상부로 서로 이격하며 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때, 상기 서로 이격하는 소스 및 드레인 전극(133, 136) 사이로는 상기 액티브층(120a)이 노출되고 있다.
이때, 상기 소스 및 드레인 전극(133, 136)은 상기 데이터 배선(130)과 동일한 물질로 이루지며, 나아가 상기 소스 전극(133)은 상기 데이터 배선(130)의 일부가 그 자체로서 상기 소스 전극(133)을 이루는 것이 특징이며, 나아가 상기 드레인 전극(136)은 상기 게이트 배선(105)과 중첩하며 형성되는 것이 또 다른 특징이다.
상기 게이트 배선(105)에 제 1 개구(op1)가 구비된 경우, 상기 드레인 전극(136)은 상기 게이트 배선(105)에 구비된 상기 제 1 개구(op1)와 중첩되도록 형성되는 것이 특징이다.
한편, 상기 소자영역(TrA)에 순차 적층된 상기 게이트 전극(108)과 게이트 절연막(115)과 반도체층(120)과 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
이때, 상기 데이터 배선(130) 하부에는 상기 액티브층(120a)과 오믹콘택층(120b)을 이루는 동일한 물질로 제 1 및 제 2 반도체 패턴(121a, 121b)으로 이루어진 더미패턴(121)이 형성됨을 보이고 있지만, 이는 상기 반도체층(120)과 데이터 배선(130)을 동일한 마스크 공정에 의해 제조하는 제조 방법에 기인한 것으로 반도체층(120)과 데이터 배선(130)을 서로 다른 마스크 공정을 통해 형성한다면 상기 더미패턴(121)은 생략된다.
한편, 상기 반도체층(120)은 비정질 실리콘으로 이루어짐으로서 이중층 구조를 이루고 있지만, 상기 반도체층(120)은 산화물 반도체 물질로 이루어지는 경우 단일층 구조를 이룰 수도 있다.
이러한 구성을 갖는 박막트랜지스터(Tr)는 게이트 배선(105)과 데이터 배선(130)이 그 자체로 게이트 전극(108)과 소스 전극(133)을 이룸으로서 각 화소영역(P) 내에서 차지하는 면적이 최소화되어 화소영역(P)의 개구율을 향상시키는 효과를 가지며, 나아가 상기 박막트랜지스터(Tr)는 일 측단에 구비된 데이터 배선(130a)과 최 인접하여 구비됨으로서 고해상도의 액정표시장치를 구현하기 위해 화소영역(P)의 폭이 작아지더라도 충분히 각 화소영역(P) 내에 형성될 수 있으며, 나아가 박막트랜지스터(Tr)와 이와 연결되지 않은 타측의 데이터 배선(130)간의 이격영역을 극대화할 수 있다.
이렇게 상기 박막트랜지스터(Tr)와 이와 연결되지 않은 타측의 데이터 배선(130b)간의 이격영역이 극대화되는 경우, 이 이격영역에 버티컬 게이트 배선(도 3의 vgl)을 구비함으로서 본 발명의 실시예의 제 1 변형예에 따른 어레이 기판(도 3의 101)을 이루도록 할 수 있다.
한편, 상기 데이터 배선(130)과 소스 및 드레인 전극(133, 136) 위로 상기 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 보호층(140)이 형성되어 있다.
이러한 무기절연물질로 이루어지는 보호층(140)은 상기 반도체층(120)에 구현되는 채널(channel)이 이의 상부로 포토아크릴(photo acryl)로 이루어진 평탄화층(150)이 구비되는 경우 이와 접촉됨에 의해 오염될 수 있으므로 이를 방지하기 위해 형성된 것으로 생략될 수도 있다.
한편, 상기 평탄화층(150)은 상기 어레이 기판(101)이 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)을 이룰 경우 형성되는 것으로, TN모드 및 횡전계형 액정표시장치용 어레이 기판인 경우 생략될 수 있다.
다음, 상기 보호층(140) 위로 포토아크릴(photo acryl)로서 하부의 구성요소에 의한 단차를 극복하여 평탄한 표면을 갖는 평탄화층(150)이 형성되어 있다.
이때, 상기 평탄화층(150)과 더불어 상기 보호층(140)에는 상기 박막트랜지스터(Tr)의 드레인 전극(136)을 노출시키는 드레인 콘택홀(dch)이 형성되고 있다.
이러한 드레인 콘택홀(dch)은 본 발명의 일 실시예에 따른 어레이 기판(101)의 특성 상 게이트 배선(105)에 구비된 제 1 개구(op1)와 드레인 전극(136)이 중첩되거나, 또는 게이트 배선(105) 자체와 상기 드레인 전극(136)이 중첩하며 형성됨으로서 상기 드레인 콘택홀(dch) 역시 게이트 배선(105)에 구비된 제 1 개구(op1) 또는 상기 게이트 배선(105) 자체와 중첩하도록 형성되는 것이 특징이다.
따라서 이러한 이유로 본 발명의 일 실시예에 따른 어레이 기판(101)의 특성 상 상기 드레인 콘택홀(dch) 또한 화소영역(P) 내부에 형성되지 않고 화소영역(P)을 정의하는 게이트 배선(105)이 형성되는 부분에 위치하게 됨으로서 각 화소영역(P)의 개구율을 향상시키는데 일조하게 된다.
다음, 상기 드레인 콘택홀(dch)이 구비된 상기 평탄화층(150) 상부에는 상기 드레인 콘택홀(dch)을 통해 노출된 드레인 전극(136)과 접촉하며 각 화소영역(P) 내에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 판 형태의 화소전극(160)이 형성되어 있다.
다음, 상기 화소전극(160)을 덮으며 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 절연층(165)이 형성되어 있다.
또한, 상기 절연층(165) 위로 투명 도전성 물질 예를들면 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로써 바(bar) 형태의 다수의 제 2 개구(op2)를 갖는 공통전극(170)이 표시영역 전면에 형성되어 있다.
이때, 상기 공통전극(170)은 상기 각 화소영역(P)에 구비된 다수의 제 2 개구(op2) 이외에 상기 박막트랜지스터(Tr)가 형성된 부분에 대응하여 제 3 개구(op3)가 형성되고 있는 것이 특징이다.
이때, 상기 공통전극(170)은 도면에 나타나지 않았지만 표시영역 외측의 비표시영역에 상기 게이트 배선(105)이 형성된 동일한 층에 형성된 공통배선(미도시)과 공통 콘택홀(미도시) 등을 통해 접촉함으로써 전기적으로 연결되고 있는 것이 특징이다.
한편, 도면에 있어서는 상기 평탄화층(150) 상부로 화소전극(160), 절연층(165), 다수의 바 형태의 제 2 개구(op2)를 갖는 공통전극(170)의 적층 구성을 갖는 것을 일례로 보이고 있지만, 상기 평탄화층(150) 위로 공통전극(170), 절연층(165), 다수의 바(bar) 형태의 제 2 개구(op2)를 갖는 화소전극(160)의 구성을 이룰 수도 있으며, 이 경우, 상기 드레인 콘택홀(dch)은 상기 보호층(140)과 평탄화층(150) 이외에 상기 절연층(165)까지 연장 형성된다.
한편, 전술한 적층 구성을 갖는 어레이 기판(101)은 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판(101)이 되며, 상기 다수의 바(bar) 형태의 제 2 개구(op2)를 갖는 공통전극(170)과 이의 하부에 위치하는 절연층(165)이 생략되는 경우 TN모드 액정표시장치용 어레이 기판을 이루게 된다.
나아가 상기 화소전극(160)이 바(bar) 형태를 이루도록 형성하고, 상기 바(bar) 형태의 화소전극(160)이 형성된 동일한 층의 각 화소영역(P) 내에 상기 바(bar) 형태의 화소전극(160)과 교대하며 다수의 바(bar) 형태의 공통전극(미도시)이 형성된 구성을 이루도록 하면 횡전계 모드 액정표시장치용 어레이 기판을 이루게 된다. 이 경우 상기 게이트 배선(105)이 형성된 동일한 층에 상기 게이트 배선(105)과 이격하며 나란하게 공통배선(미도시)이 더욱 형성되며, 이러한 공통배선(미도시)과 상기 바(bar) 형태의 공통전극(미도시)은 공통 콘택홀(미도시) 등을 통해 서로 접촉하는 구성을 이룬다.
전술한 구성을 갖는 본 발명의 일 실시예에 따른 어레이 기판(101)은 게이트 배선(105)과 데이터 배선(130)이 그 자체로 각각 게이트 전극(108)과 소스 전극(133)을 이룸으로서 이를 구성요소로 하는 박막트랜지스터(Tr)가 각 화소영역(P) 내에서 차지하는 면적이 최소화되어 화소영역(P)의 개구율을 향상시키는 효과를 갖는다.
나아가 상기 박막트랜지스터(Tr)는 일 측단에 구비된 데이터 배선(130)과 최인접하여 형성되는 구성을 가짐으로서 고해상도의 액정표시장치를 구현하기 위해 화소영역(P)의 폭이 작아지더라도 충분히 각 화소영역(P) 내에 형성될 수 있는 장점을 갖는다.
또한, 박막트랜지스터(Tr)와 이와 연결되지 않은 타측의 데이터 배선(130)간의 이격영역을 극대화함으로서 네로우 베젤 구현을 위해 게이트 패드부(미도시)가 생략된 구성을 이루기 위한 버티컬 게이트 배선(도 3의 vgl)까지 충분히 형성될 수 있는 구성을 가짐으로서 네로우 베젤의 액정표시장치 구현을 가능하도록 하는 장점을 갖는다.
본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
101 : 어레이 기판
105 : 게이트 배선
108 : 게이트 전극
130 : 데이터 배선
130a, 130b : 일측 및 타측 데이터 배선
133 : 소스 전극
136 : 드레인 전극
160 : 화소전극
170 : 공통전극
op1, op2 : 제 1 및 제 2 개구
P : 화소영역
Tr : 박막트랜지스터
TrA : 소자영역

Claims (10)

  1. 표시영역이 정의된 기판 상에 서로 교차하여 다수의 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과;
    상기 게이트 배선 및 데이터 배선과 연결되며 상기 게이트 배선과 중첩하며 형성된 박막트랜지스터와;
    상기 표시영역 전면에 형성되며, 상기 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 구비하며 형성된 보호층과;
    상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 접촉하며 상기 각 화소영역에 형성된 화소전극
    을 포함하는 어레이 기판.
  2. 제 1 항에 있어서,
    상기 게이트 배선은 분기된 없이 그 자체로 상기 박막트랜지스터의 게이트 전극을 이루며, 상기 데이터 배선은 분기됨 없이 그 자체로 상기 박막트랜지스터의 소스 전극을 이루는 것이 특징인 어레이 기판.
  3. 제 2 항에 있어서,
    상기 게이트 배선은 상기 각 화소영역에 대해 동일한 제 1 폭을 가지며 형성된 것이 특징인 어레이 기판.
  4. 제 2 항에 있어서,
    상기 게이트 배선은 상기 각 화소영역에 대해 상기 박막트랜지스터가 형성된 부분은 제 1 폭을 가지며 상기 박막트랜지스터 외측으로 노출된 부분은 상기 제 1 폭보다 작은 제 2 폭을 가지며 형성된 것이 특징인 어레이 기판.
  5. 제 2 항에 있어서,
    상기 게이트 배선은 상기 각 화소영역에 대해 상기 박막트랜지스터의 드레인 전극에 대응하는 부분은 상기 드레인 전극의 폭보다 작은 제 1 폭을 가지며, 상기 드레인 전극 외측에 위치하는 영역은 상기 제 1 폭보다 큰 제 2 폭을 갖는 것이 특징인 어레이 기판.
  6. 제 2 항에 있어서,
    상기 게이트 배선은 상기 박막트랜지스터의 드레인 전극에 대응하는 부분이 제거됨으로서 제 1 개구가 구비된 것이 특징인 어레이 기판.
  7. 제 2 항에 있어서,
    상기 각 화소영역을 정의하는 데이터 배선 중 상기 박막트랜지스터와 연결된 일 데이터 배선 이외의 타 데이터 배선과 인접하며 상기 박막트랜지스터의 외측으로 상기 타 데이터 배선과 나란하게 버티컬 게이트 배선이 더 구비되며, 상기 버티컬 게이트 배선을 일대일 대응하여 상기 게이트 배선과 전기적으로 연결된 것이 특징인 어레이 기판.
  8. 제 2 항, 제 5 항 및 제 6 항 중 어느 하나의 항에 있어서,
    상기 보호층 위로 그 표면이 평탄한 상태를 이루는 평탄화층이 더욱 구비되며 상기 평탄화층에는 상기 드레인 콘택홀이 연장 형성되며, 상기 화소전극은 상기 평탄화층 상에 형성되며,
    상기 화소전극 상부에는 절연층이 구비되며,
    상기 절연층 위로 상기 표시영역 전면에 공통전극이 구비되며, 상기 공통전극에는 상기 각 화소전극에 대응하여 바(bar) 형태를 갖는 다수의 제 2 개구가 구비된 것이 특징인 어레이 기판.
  9. 제 2 항, 제 5 항 및 제 6 항 중 어느 하나의 항에 있어서,
    상기 보호층 위로 그 표면이 평탄한 상태를 이루는 평탄화층이 더욱 구비되며 상기 평탄화층 위로 공통전극이 형성되며,
    상기 공통전극 위로 절연층이 구비되며, 상기 평탄화층 및 절연층에는 상기 드레인 콘택홀이 연장 형성되며, 상기 화소전극은 상기 절연층 상에 형성되며, 상기 화소전극에는 상기 각 화소영역에 있어 바(bar) 형태를 갖는 다수의 제 2 개구가 구비된 것이 특징인 어레이 기판.
  10. 제 2 항, 제 5 항 및 제 6 항 중 어느 하나의 항에 있어서,
    상기 화소전극은 각 화소영역 내에서 다수의 바(bar) 형태를 이루며,
    상기 보호층 위로 상기 다수의 바 형태의 화소전극과 교대하며 다수의 바 형태를 갖는 공통전극이 형성되며,
    상기 게이트 배선이 형성된 동일한 층에 상기 게이트 배선과 이격하며 나란하게 공통배선이 더 형성되며,
    상기 공통전극과 상기 공통배선은 전기적으로 연결된 것이 특징인 어레이 기판.
KR1020130157134A 2013-12-17 2013-12-17 액정표시장치용 어레이 기판 KR102080485B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130157134A KR102080485B1 (ko) 2013-12-17 2013-12-17 액정표시장치용 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130157134A KR102080485B1 (ko) 2013-12-17 2013-12-17 액정표시장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20150070662A true KR20150070662A (ko) 2015-06-25
KR102080485B1 KR102080485B1 (ko) 2020-02-24

Family

ID=53517175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130157134A KR102080485B1 (ko) 2013-12-17 2013-12-17 액정표시장치용 어레이 기판

Country Status (1)

Country Link
KR (1) KR102080485B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10042218B2 (en) 2015-11-20 2018-08-07 Samsung Display Co., Ltd. Liquid-crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001938A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20130037036A (ko) * 2011-10-05 2013-04-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR20130069121A (ko) * 2011-12-16 2013-06-26 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치 제조방법
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001938A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20130037036A (ko) * 2011-10-05 2013-04-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR20130069121A (ko) * 2011-12-16 2013-06-26 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치 제조방법
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10042218B2 (en) 2015-11-20 2018-08-07 Samsung Display Co., Ltd. Liquid-crystal display device

Also Published As

Publication number Publication date
KR102080485B1 (ko) 2020-02-24

Similar Documents

Publication Publication Date Title
US8987746B2 (en) Array substrate for liquid crystal display device
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
US11435636B2 (en) Method of manufacturing liquid crystal display device using first and second photoresists
KR20080097793A (ko) 액정 표시 장치
TWI539608B (zh) Semiconductor device and display device
US9853164B2 (en) Semiconductor device and display device
JP2009186869A (ja) 液晶表示装置
KR20190112228A (ko) 표시 장치
US20130240916A1 (en) Liquid crystal display device and method of fabricating the same
KR20110139829A (ko) 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101784447B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
JP2007316643A (ja) 液晶表示装置
CN108490705B (zh) 阵列基板、液晶显示面板与显示装置
US9703152B2 (en) Liquid crystal display device
KR101904979B1 (ko) 네로우 베젤 타입 액정표시장치
KR20160095700A (ko) 액정 표시 장치
KR20080051536A (ko) 액정 표시 장치
KR20090054194A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR102080485B1 (ko) 액정표시장치용 어레이 기판
KR20180013594A (ko) 액정 표시 장치
KR101971144B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20150073610A (ko) 액정표시장치
KR20150037302A (ko) 액정표시장치용 어레이 기판
KR20150072118A (ko) 콘택홀 형성 방법 및 이를 적용한 어레이 기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant